有機ＥＬ装置及びその駆動方法並びに電子機器
【課題】 走査線選択の周期性に基づくちらつきを抑制して、良好な画像表示を行うことができる有機ＥＬ装置及びその駆動方法、並びに当該有機ＥＬ装置を備える電子機器を提供する。
【解決手段】 有機ＥＬ装置は、複数の走査線と、走査線に対して直交する方向に延びる複数のデータ線と、走査線とデータ線との交点に対応して配設された発光素子、及びその駆動装置を備えている。駆動装置は、データ線に供給する画像信号により表現される階調数に応じて１フレームを複数のサブフレームＳＦ１〜ＳＦ４及び補助サブフレームＳＦ５に分割し、これらのサブフレームを単位として発光素子の発光を制御するとともに、走査線毎のサブフレーム各々の選択タイミングが不規則となるように走査線を非順次選択駆動する。
【解決手段】 有機ＥＬ装置は、複数の走査線と、走査線に対して直交する方向に延びる複数のデータ線と、走査線とデータ線との交点に対応して配設された発光素子、及びその駆動装置を備えている。駆動装置は、データ線に供給する画像信号により表現される階調数に応じて１フレームを複数のサブフレームＳＦ１〜ＳＦ４及び補助サブフレームＳＦ５に分割し、これらのサブフレームを単位として発光素子の発光を制御するとともに、走査線毎のサブフレーム各々の選択タイミングが不規則となるように走査線を非順次選択駆動する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機ＥＬ装置及びその駆動方法並びに電子機器に関する。
【背景技術】
【０００２】
バックライト等を必要としない自発光素子として、近年、有機エレクトロルミネッセンス（以下、有機ＥＬという）素子を備えた有機ＥＬ装置が注目されている。有機ＥＬ素子は、対向する一対の電極間に有機ＥＬ層、即ち発光素子を備えて構成されたものであり、フルカラー表示を行う有機ＥＬ装置は、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の各色に対応する発光波長帯域を有する発光素子を備えている。対向する一対の電極間に電圧が印加されると、注入された電子と正孔とが発光素子内で再結合し、これにより発光素子が発光する。このような有機ＥＬ装置に形成される発光素子は、通常１μｍを下回るほどの薄膜で形成される。また、有機ＥＬ装置は、発光素子そのものが発光するため、従来の液晶表示装置に用いられているようなバックライトも必要ない。従って、有機ＥＬ装置は、その厚みを極めて薄型化することができるという利点を有する。
【０００３】
上記の有機ＥＬ装置は、複数の走査線、各走査線に対して直交する方向に延びる複数のデータ線、及び各データ線に並列に延びて上記の一対の電極の一方の電極に接続された複数の電源線、並びにこれらの各線に接続されたスイッチング素子等を備えており、走査線とデータ線との各交点付近に上記の発光素子をマトリクス状に配列した構成である。走査線の何れかが選択されると、選択された走査線に接続されたスイッチング素子がオン状態になり、そのスイッチング素子を介してデータ線から供給される画像信号に応じた電流が電源線から発光素子に流れて発光素子が発光する。走査線を順次走査しつつ各データ線に画像信号を供給することにより、有機ＥＬ装置には画像信号に応じた画像が表示される。
【０００４】
ところで、有機ＥＬ装置の駆動方法は、アナログ駆動とデジタル駆動に大別される。アナログ駆動は、上記のデータ線にアナログ信号を供給して階調を表現する駆動方法である。一方、デジタル駆動は、上記のデータ線にデジタル信号を供給するとともに１フレームを複数のサブフレームに分割して、サブフレームの発光／非発光をデジタル信号により制御することで階調を表現する駆動方法である。このデジタル駆動においては、表現可能な階調数を増やすにはサブフレーム数を増加させなければならないため、階調数の増加に伴って周辺駆動装置の動作周波数が大幅に高くなってしまう。
【０００５】
周辺回路の動作周波数を高くせずに多階調化を実現する駆動方法として、以下の特許文献１には、非順次選択駆動方法（飛び越し駆動方法）が開示されている。この非順次選択駆動方法は、走査線を順次走査するのではなく、所定本数の走査線を飛び越して走査する駆動方法である。
【特許文献１】特開２００１−１６６７３０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記の特許文献１に開示された非順次選択駆動方法では、飛び越す走査線の数に規則性があるため発光素子の発光タイミングも規則性が生じてしまい、有機ＥＬ装置に表示させる画像によってはちらつきが生じることがあるという問題があった。
【０００７】
本発明は、上記事情に鑑みてなされたものであり、走査線選択の周期性に基づくちらつきを抑制して、良好な画像表示を行うことができる有機ＥＬ装置及びその駆動方法、並びに当該有機ＥＬ装置を備える電子機器を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、本発明の有機ＥＬ装置は、複数の走査線と、当該走査線に対して直交する方向に延びる複数のデータ線と、前記走査線と前記データ線との交点に対応して配設された発光素子と、前記データ線に供給する画像信号により表現される階調数に応じて１フレームを複数のサブフレームに分割し、当該サブフレームを単位として前記発光素子の発光を制御するとともに、前記走査線を非順次選択駆動する駆動装置とを備える有機ＥＬ装置において、前記駆動装置は、前記走査線毎の前記サブフレーム各々の選択タイミングが不規則となるように前記走査線を非順次選択駆動することを特徴としている。
この発明によると、走査線毎のサブフレーム各々の選択タイミングが不規則となるように走査線が非順次選択駆動される。このため、走査線選択の周期性に基づくちらつきを抑制することができ、この結果として良好な画像表示を行うことができる。
また、本発明の有機ＥＬ装置は、前記駆動装置が、前記走査線毎の前記サブフレーム各々の選択タイミングが１フレーム内の少なくとも一部において不規則となるように前記走査線を非順次選択駆動することが望ましい。
非順次走査駆動を行った場合には、画像に必ずちらつきが生ずる訳ではなく表示する画像に応じてちらつきが生ずる。このため、例えば画像の中央部にちらつきが生じやすい画像の場合には、画像の中央部のみについてちらつきを抑制するための駆動を行いその他の部分は従来の方法で駆動するといった柔軟な運用を行うことができる。
また、本発明の有機ＥＬ装置は、前記駆動装置が、前記走査線毎の前記サブフレーム各々の選択タイミングを不規則にするテーブルを備え、当該テーブルの内容に従って前記走査線を非順次選択駆動することを特徴としている。
この発明によるとテーブルの内容に従って走査線毎のサブフレーム各々の選択タイミングを不規則にしているため、装置構成の複雑化及びコスト上昇をさほど招かずにちらつきを抑制することができる。また、テーブルの内容を変更するだけで走査線の非順次選択の仕方を変えることができるため、装置構成の大幅な変更を招くこともない。
また、本発明の有機ＥＬ装置は、前記駆動装置が、前のフレームの状態に応じて次のフレームについて前記非順次選択駆動を行うか否かを制御することを特徴としている。
この発明によると、前のフレームの状態に応じて次のフレームについて非順次選択駆動を行うか否かが制御されるため、例えば静止画を表示するときにちらつきが生ずる可能性が大きい場合には本発明による非順次選択駆動を行い、動画を表示するときにちらつきが生ずる可能性が大きい場合には従来の非順次選択駆動を行うといった柔軟な運用を行うことができる。
更に、本発明の有機ＥＬ装置は、前記駆動装置が、隣接する走査線における前記サブフレーム各々の選択タイミングが規則性を有しないように前記非順次選択駆動を行うことを特徴としている。
隣接した走査線におけるサブフレーム各々の選択タイミングが規則性を有する場合にはちらつきが生じやすいため、隣接する走査線におけるサブフレーム各々の選択タイミングが規則性を有しないように非順次選択駆動を行うことでちらつきを効果的に抑制することができる。
上記課題を解決するために、本発明の有機ＥＬ装置の駆動方法は、複数の走査線と、当該走査線に対して直交する方向に延びる複数のデータ線と、前記走査線と前記データ線との交点に対応して配設された発光素子とを備える有機ＥＬ装置の駆動方法であって、前記データ線に供給する画像信号により表現される階調数に応じて１フレームを複数のサブフレームに分割し、当該サブフレームを単位として前記発光素子の発光を制御するとともに、前記走査線毎の前記サブフレーム各々の選択タイミングが不規則となるように前記走査線を非順次選択駆動することを特徴としている。
この発明によると、走査線毎のサブフレーム各々の選択タイミングが不規則となるように走査線が非順次選択駆動される。このため、走査線選択の周期性に基づくちらつきを抑制することができ、この結果として良好な画像表示を行うことができる。
また、本発明の有機ＥＬ装置の駆動方法は、前記走査線の非順次選択駆動が、前記走査線毎の前記サブフレーム各々の選択タイミングが１フレーム内の少なくとも一部において不規則となるように行われることを特徴としている。
非順次走査駆動を行った場合には、画像に必ずちらつきが生ずる訳ではなく表示する画像に応じてちらつきが生ずる。このため、例えば画像の中央部にちらつきが生じやすい画像の場合には、画像の中央部のみについてちらつきを抑制するための駆動を行いその他の部分は従来の方法で駆動するといった柔軟な運用を行うことができる。
また、本発明の有機ＥＬ装置の駆動方法は、前記走査線の非順次選択駆動が、前記走査線毎の前記サブフレーム各々の選択タイミングを不規則にするテーブルの内容に従って行われることを特徴としている。
この発明によるとテーブルの内容に従って走査線毎のサブフレーム各々の選択タイミングを不規則にしているため、テーブルの内容を変更するだけで走査線の非順次選択の仕方を変えることができる。
また、本発明の有機ＥＬ装置の駆動方法は、前記走査線の非順次選択駆動が、前のフレームの状態に応じて行われることを特徴としている。
この発明によると、前のフレームの状態に応じて次のフレームについて非順次選択駆動を行うか否かが制御されるため、例えば静止画を表示するときにちらつきが生ずる可能性が大きい場合には本発明による非順次選択駆動を行い、動画を表示するときにちらつきが生ずる可能性が大きい場合には従来の非順次選択駆動を行うといった柔軟な運用を行うことができる。
更に、本発明の有機ＥＬ装置の駆動方法は、前記走査線の非順次選択駆動が、隣接する走査線における前記サブフレーム各々の選択タイミングが規則性を有しないように行われることを特徴としている。
隣接した走査線におけるサブフレーム各々の選択タイミングが規則性を有する場合にはちらつきが生じやすいため、隣接する走査線におけるサブフレーム各々の選択タイミングが規則性を有しないように非順次選択駆動を行うことでちらつきを効果的に抑制することができる。
本発明の電子機器は、上記の何れかに記載の有機ＥＬ装置を備えたことを特徴としている。
この構成によれば、良好な表示特性を有する電子機器を提供することができる。
【発明を実施するための最良の形態】
【０００９】
以下、図面を参照して本発明の一実施形態による有機ＥＬ装置及びその駆動方法並びに電子機器について詳細に説明する。尚、以下に説明する実施形態は、本発明の一部の態様を示すものであり、本発明を限定するものではなく、本発明の技術的思想の範囲内で任意に変更可能である。また、以下に示す各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならせてある。
【００１０】
〔有機ＥＬ装置〕
図１は、本発明の一実施形態による有機ＥＬ装置の電気的構成を示すブロック図である。本実施形態の有機ＥＬ装置１は、１フレームを時間比の異なる５つのサブフレームに分割し、発光させるサブフレームを適宜選択することによって中間調を表現する時分割階調方式を採用している。
【００１１】
図１に示す通り、本実施形態の有機ＥＬ装置１は、周辺駆動装置２と表示パネル部３とを含んで構成される。周辺駆動装置２は、ＣＰＵ（中央処理装置）４、主記憶部５、グラフィックコントローラ６、ルックアップテーブル（ＬＵＴ）７、タイミングコントローラ８、及びビデオＲＡＭ（ＶＲＡＭ）９を含んで構成される。尚、ＣＰＵ４に変えてＭＰＵ（演算処理装置）を備える構成であっても良い。また、表示パネル部３は、表示パネル１１、行選択ドライバ１３、及びデータドライバ１４を含んで構成される。
【００１２】
周辺駆動装置２が備えるＣＰＵ（中央処理装置）は、主記憶部５に記憶された画像データを読み出し、主記憶部５を用いて展開処理等の各種処理を行ってグラフィックコントローラ６に出力する。グラフィックコントローラ６は、ＣＰＵ４から出力された画像データを元に表示パネル部３に対応した画像データ及び同期信号（垂直同期信号、水平同期信号）を生成する。グラフィックコントローラ６は生成した画像データをＶＲＡＭ９に転送し、生成した同期信号をタイミングコントローラ８に出力する。
【００１３】
ＶＲＡＭ９は、グラフィックコントローラ６から出力された画像データを表示パネル部３のデータドライバ１４に出力し、タイミングコントローラ８は水平同期信号を表示パネル部３のデータドライバ１４に出力するとともに、垂直同期信号を表示パネル部３の行選択ドライバ１３に出力する。尚、ＶＲＡＭ９からの画像データとタイミングコントローラ８からの同期信号（水平同期信号及び垂直同期信号）とは同期が取られて表示パネル１１に出力される。
【００１４】
ルックアップテーブル７には、画像データの転送順を規定するデータが格納されている。グラフィックコントローラ６は、ルックアップテーブル７に格納されているデータを参照し、このデータに基づいた順番でＶＲＡＭ９に画像データを転送する。尚、ルックアップテーブル７に格納されたデータに基づいた画像データの転送についての詳細は後述する。
【００１５】
〔表示パネル部３〕
図２は、表示パネル部３の構成を示すブロック図である。図２に示す通り、表示パネル部３の表示パネル１１は、行方向に沿って延びるｎ本（ｎは自然数）の走査線Ｙ１〜Ｙｎと、行方向に直交する列方向に沿って延びる３ｍ本（ｍは自然数）のデータ線Ｘ１〜Ｘ３ｍとを備えている。また、表示パネル１１には、走査線Ｙ１〜Ｙｎとデータ線Ｘ１〜Ｘ３ｍとの交差部に対応する位置に複数の画素２０を有している。つまり、各画素２０は、行方向に沿って延びる複数の走査線Ｙ１〜Ｙｎと、列方向に沿って延びる複数のデータ線Ｘ１〜Ｘ３ｍとの交点にそれぞれ配置され電気的に接続されることによりマトリクス状に配列されている。
【００１６】
図３は、表示パネル１１の左上隅に位置する画素２０の構成を示す回路図である。図３に示す通り、表示パネル１１の左上隅に位置する画素２０は、赤色の光を放射する画素２０Ｒと、発光層から緑色の光を放射する画素２０Ｇと、発光層から青色の光を放射する画素２０Ｂを有している。画素２０Ｒには、走査線Ｙ１を介して走査信号がゲート電極に供給されるスイッチング用ＴＦＴ２１と、このスイッチング用ＴＦＴ２１を介してデータ線Ｘ１から供給される画素信号を保持する保持容量２２と、保持容量２２によって保持された画素信号がゲート電極に供給される駆動用ＴＦＴ２３と、この駆動用ＴＦＴ２３を介して赤用電源線Ｌｒに電気的に接続したときに赤用電源線Ｌｒから駆動電流が流れ込む画素電極（電極）２４と、この画素電極２４と共通陰極（電極）２６との間に挟み込まれた有機ＥＬ素子２５Ｒとが設けられている。
【００１７】
画素２０Ｇには、走査線Ｙ１を介して走査信号がゲート電極に供給されるスイッチング用ＴＦＴ２１と、このスイッチング用ＴＦＴ２１を介してデータ線Ｘ２から供給される画素信号を保持する保持容量２２と、保持容量２２によって保持された画素信号がゲート電極に供給される駆動用ＴＦＴ２３と、この駆動用ＴＦＴ２３を介して緑用電源線Ｌｇに電気的に接続したときに緑用電源線Ｌｇから駆動電流が流れ込む画素電極（電極）２４と、この画素電極２４と共通陰極（電極）２６との間に挟み込まれた有機ＥＬ素子２５Ｇとが設けられている。
【００１８】
同様に、画素２０Ｂには、走査線Ｙ１を介して走査信号がゲート電極に供給されるスイッチング用ＴＦＴ２１と、このスイッチング用ＴＦＴ２１を介してデータ線Ｘ３から供給される画素信号を保持する保持容量２２と、保持容量２２によって保持された画素信号がゲート電極に供給される駆動用ＴＦＴ２３と、この駆動用ＴＦＴ２３を介して青用電源線Ｌｂに電気的に接続したときに青用電源線Ｌｂから駆動電流が流れ込む画素電極（電極）２４と、この画素電極２４と共通陰極（電極）２６との間に挟み込まれた有機ＥＬ素子２５Ｂとが設けられている。表示パネル１１に設けられる他の画素も同様に、画素２０Ｒ，２０Ｇ，２０Ｂから構成されている。
【００１９】
上記構成の画素２０において、走査線Ｙ１が駆動されてスイッチング用ＴＦＴ２１がオン状態になると、そのときのデータ線Ｘ１〜Ｘ３の電位が画素２０Ｒ，２０Ｇ，２０Ｂの保持容量２２にそれぞれ保持される。次いで、各保持容量２２の状態に応じて、画素２０Ｒ，２０Ｇ，２０Ｂに設けられた駆動用ＴＦＴ２３各々のオン・オフ状態が決まる。そして、駆動用ＴＦＴ２３のチャネルを介して赤用電源線Ｌｒ，緑用電源線Ｌｇ、青用電源線Ｌｂの各々から各画素２０Ｒ，２０Ｇ，２０Ｂの画素電極２４にそれぞれ電流が流れ、有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂの各々を介して共通陰極５０に電流が流れる。すると、有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂは流れる電流量に応じて発光する。
【００２０】
図２に戻り、表示パネル１１には、列方向に沿って複数の赤用電源線Ｌｒ、緑用電源線Ｌｇ、及び青用電源線Ｌｂが対応する画素２０Ｒ，２０Ｇ，２０Ｂに隣接して配線されている。赤用電源線Ｌｒ、緑用電源線Ｌｇ、及び青用電源線Ｌｂには、それぞれ対応する赤用電源供給線ＬＲ、緑用電源供給線ＬＧ、及び青用電源供給線ＬＢを介して赤用駆動電圧ＶＲ、緑用駆動電圧ＶＧ、青用駆動電圧ＶＢが供給される。後述するように、本実施形態では、非順次選択駆動により走査線Ｙ１〜Ｙｎを駆動するとともに、１フレームをサブフレームに分割し、発光させるサブフレームを適宜選択することのより１フレームの画像を表示パネル１１上に表示している。
【００２１】
〔周辺駆動装置２〕
次に、周辺駆動装置２について説明する。前述した通り、周辺駆動装置２は、表示パネル部３に対して画像データ及び同期信号を出力する訳であるが、これらを基本クロック信号ＣＬＫに同期させて出力する。図４は、周辺駆動装置２から表示パネル部３に出力される各信号のタイミングチャートである。図４に示す通り、周辺駆動装置２は、データドライバスタートパルスＳＰＸ、データドライバクロック信号ＣＬＸ、及びデータドライバクロック反転信号ＣＢＸを生成して表示パネル部３に設けられたデータドライバ１４に出力する。
【００２２】
データドライバスタートパルスＳＰＸは、走査線Ｙ１〜Ｙｎの一つを選択する毎に出力され、その選択した一つの走査線Ｙ１〜Ｙｎ上の各画素２０を図２において左から右へ点順次で選択するための信号である。データドライバクロック信号ＣＬＸ及びデータドライバクロック反転信号ＣＢＸは、相補信号であって上記のデータドライバスタートパルスＳＰＸを順番にシフトさせるための信号である。本実施形態では、画素２０は、赤用の画素２０Ｒ、緑用の画素２０Ｇ、青用の画素２０Ｂを一つの組としている。
【００２３】
そして、データドライバクロック信号ＣＬＸ、データドライバクロック反転信号ＣＢＸに応答して１組を１単位としてデータドライバスタートパルスＳＰＸがシフトされて、図２において左から右に順番に１組の画素２０Ｒ，２０Ｇ，２０Ｂを選択するようになっている。また、周辺駆動装置２は、基本クロック信号ＣＬＫに基づいてラッチ転送信号ＬＡＴを生成してデータドライバ１４に出力する。ラッチ転送信号ＬＡＴは、選択された走査線上の各画素２０において点順次で書き込まれたデジタルデータ信号ＶＤＲ，ＶＤＧ，ＶＤＢを所定のタイミングで保持（ラッチ）するための信号である。
【００２４】
また、図４に示す通り、周辺駆動装置２は、ｋビット（ｋは自然数）の行選択ドライバアドレス信号ＡＹ０〜ＡＹｋ−１、行選択ドライバ出力制御信号ＩＮＨＹ、及び行選択ドライバラッチ転送信号ＬＡＴＹを生成して表示パネル部３に設けられた行選択ドライバ１３に出力する。行選択ドライバアドレス信号ＡＹ０〜ＡＹｋ−１は、それぞれ走査線Ｙ１〜Ｙｎを特定するアドレス信号であって、その行選択ドライバアドレス信号ＡＹ０〜ＡＹｋ−１が出力される順番は非順次であって、周辺駆動装置２に設けられたグラフィックコントローラ６によって制御される。従って、周辺駆動装置２は、非順次に出力される行選択ドライバアドレス信号ＡＹ０〜ＡＹｋ−１に対して、その行選択ドライバアドレス信号ＡＹ０〜ＡＹｋ−１に対応して選択される走査線Ｙ１〜Ｙｎ上の各画素２０のためのデジタルデータ信号ＶＤＲ，ＶＤＧ，ＶＤＢをこれに合わせてデータドライバ１４に出力するようになっている。
【００２５】
行選択ドライバラッチ転送信号ＬＡＴＹは、図４に示す通り、行選択ドライバアドレス信号ＡＹ０〜ＡＹｋ−１が入力される毎に出力される信号である。また、行選択ドライバ出力制御信号ＩＮＨＹは、図４に示す通り、各サブフレームにおいて最初の走査線を選択する際に１回だけＨレベルとなり、以後はＬレベルとなる信号である。
【００２６】
周辺駆動装置２は、主記憶部５に記憶されている画像データに基づいて、各画素２０（２０Ｒ，２０Ｇ，２０Ｂ）の赤用デジタルデータ信号ＶＤＲ、緑用デジタルデータ信号ＶＤＧ、青用デジタルデータ信号ＶＤＢを生成する。周辺駆動装置２は、生成したこれらデジタルデータ信号ＶＤＲ，ＶＤＧ，ＶＤＢを前述したデータドライバクロック信号ＣＬＸ及びデータドライバクロック反転信号ＣＢＸに同期してデータドライバ１４に出力する。
【００２７】
つまり、周辺駆動装置２は、データドライバクロック信号ＣＬＸ及びデータドライバクロック反転信号ＣＢＸに同期して選択された走査線上の各画素２０（２０Ｒ，２０Ｇ，２０Ｂ）であって左から右に順番に点順次に選択画素のデジタルデータ信号ＶＤＲ，ＶＤＧ，ＶＤＢを出力する。デジタルデータ信号ＶＤＲ，ＶＤＧ，ＶＤＢは、２値のデジタルデータであって、対応する画素２０の有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｇを発光させるか否かを決定するデータである。そして、デジタルデータ信号ＶＤＲ，ＶＤＧ，ＶＤＢがＨレベルの場合には発光させるデータで、デジタルデータ信号ＶＤＲ，ＶＤＧ，ＶＤＢがＬレベルの場合には発光させないデータとしている。
【００２８】
ところで、周辺駆動装置２は、１フレームを４つの時間比の異なるサブフレーム及び１つの補助フレームに分割し、発光させるサブフレームを適宜選択するとともに非順次選択駆動により走査線Ｙ１〜Ｙｎを駆動することによって階調を表現している。尚、ここでの補助サブフレームは、各画素２０（２０Ｒ，２０Ｇ，２０Ｂ）の有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂを発光させない場合に用いられるサブフレームである。図５は、サブフレームの概念を説明するための図である。
【００２９】
図５に示す通り、画像データの階調を１６階調で表現するため、１フレームを４つの第１〜第４サブフレームＳＦ１〜ＳＦ４及び１つの補助サブフレームＳＦ５に分割し、第１〜第４サブフレームＳＦ１〜ＳＦ４及び補助サブフレームＳＦ５の期間ＴＬ１〜ＴＬ４及び期間ＴＬ５を、ＴＬ１：ＴＬ２：ＴＬ３：ＴＬ４：ＴＬ５＝１：２：４：８：２となる時間比で設定されている。尚、この時間比はあくまでも一例であって、適宜任意の時間比に設定することができる。
【００３０】
そして、階調データＤが「１５」階調の場合、第１〜第４サブフレームＳＦ１〜ＳＦ４の全てを選択し、発光期間Ｔ（＝ＴＬ１＋ＴＬ２＋ＴＬ３＋ＴＬ４）でだけ発光させて、「１５」階調の画像データの輝度の発光が得られるようにする。また、例えば画像データが「６」階調の場合、第２サブフレームＳＦ２及び第３サブフレームＳＦ３のみを選択して、その発光期間Ｔ（＝ＴＬ２＋ＴＬ３）だけ発光させることによって、画素２０を「６」階調の輝度で発光をさせる。つまり、データ線Ｘ１〜Ｘ３ｍに「１５」階調に対応する最も大きなデータ電流Ｉｍａｘを供給し、画像データの階調に応じて発光期間Ｔを変更することによって、画素２０をその画像データの階調に対応する輝度で発光させる。
【００３１】
このため、周辺駆動装置２、各画素２０毎にその画素２０の画像データに基づいて１フレームの各サブフレームＳＦ１〜ＳＦ４におけるデジタルデータ信号ＶＤＲ，ＶＤＧ，ＶＤＢを作成する。つまり、周辺駆動装置２は、各サブフレームＳＦ１〜ＳＦ４において有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂの発光・非発光を決める２値からなるデジタルデータ信号ＶＤＲ，ＶＤＧ，ＶＤＢを作成する。更に、周辺駆動装置２は、非順次選択駆動を行うに際してルックアップテーブル７に格納されたデータに基づいた順で作成したデジタルデータ信号ＶＤＲ，ＶＤＧ，ＶＤＢの転送を行っている。
【００３２】
〔行選択ドライバ１３〕
次に、行選択ドライバ１３について説明する。図６は、行選択ドライバ１３の構成を示す回路図である。図６に示す通り、行選択ドライバ１３は、周辺駆動装置２からの行選択ドライバアドレス信号ＡＹ０〜ＡＹｋ−１、行選択ドライバ出力制御信号ＩＮＨＹ、及び行選択ドライバラッチ転送信号ＬＡＴＹを入力としている。行選択ドライバ１３は、デコーダ１３ｆ、選択回路１３ｇ、及びレベルシフタ１３ｈを含んで構成されている。
【００３３】
デコーダ１３ｆは、複数のインバータ回路８０、複数のＮＡＮＤ回路８１、及び走査線Ｙ１〜Ｙｎに対応して設けられたｎ個のＮＯＲ回路８２を有し、ｋビットの行選択ドライバアドレス信号ＡＹ０〜ＡＹｋ−１を入力する。このデコーダ１３ｆは、入力したｋビットの行選択ドライバアドレス信号ＡＹ０〜ＡＹｋ−１に基づいてｎ本の走査線Ｙ１〜Ｙｎの中の１本の走査線を特定し、その特定した走査線に対応するＮＯＲ回路８２からＬレベルの出力信号を出力する。従って、行選択ドライバアドレス信号ＡＹ０〜ＡＹｋ−１が入力されるごとに、ｎ個のＮＯＲ回路８２の中のいずれか一つからＨレベルの出力信号を次段の選択回路１３ｇに出力する。
【００３４】
選択回路１３ｇは、走査線Ｙ１〜Ｙｎに対応してｎ個の保持回路８５を有している。各保持回路８５は、スイッチ８５ａ、ラッチ部８５ｂ、ＮＯＲ回路８５ｃ，８５ｄ、及びインバータ回路８５ｅを有している。スイッチ８５ａはＮチャネルＭＯＳトランジスタからなり、対応するＮＯＲ回路８２とラッチ部８５ｂとの間に接続されていて、そのゲートにＨレベルの行選択ドライバラッチ転送信号ＬＡＴＹが入力されると、ＮＯＲ回路８２からの出力信号をラッチ部８５ｂにラッチさせる。
【００３５】
Ｈレベルの行選択ドライバラッチ転送信号ＬＡＴＹは、図４に示す通り、行選択ドライバアドレス信号ＡＹ０〜ＡＹｋ−１が入力される毎に出力される。従って、全ての保持回路８５のラッチ部８５ｂうちの対応する一つのラッチ部８５ｂのみがＨレベルの出力信号をラッチし残る全てのラッチ部８５ｂはＬレベルの出力信号をラッチすることになる。
【００３６】
ラッチ部８５ｂは２個のインバータ回路からなり、ＮＯＲ回路８２からの出力信号をラッチする。ラッチ部８５ｂがラッチした出力信号は、ＮＯＲ回路８５ｃに出力される。ＮＯＲ回路８５ｃは、２入力端子のＮＯＲ回路であって、一方の入力端子にはラッチ部８５ｂがラッチした出力信号が入力され、他方の入力端子には、行選択ドライバ出力制御信号ＩＮＨＹが入力される。行選択ドライバ出力制御信号ＩＮＨＹは、図４に示す通り、各サブフレームＳＦ１〜ＳＦ５において、最初の走査線を選択する際に、１回だけＨレベルとなり、以後はＬレベルとなる信号である。
【００３７】
従って、ＮＯＲ回路８５ｃは、行選択ドライバ出力制御信号ＩＮＨＹがＬレベルで、ラッチ部８５ｂからＬレベルの信号が出力されると、次段のインバータ回路８５ｅからＬレベルの信号を出力する。また、ＮＯＲ回路８５ｃは、行選択ドライバ出力制御信号ＩＮＨＹがＬレベルで、ラッチ部８５ｂからＨレベルの信号が出力されると、次段のインバータ回路８５ｅからＨレベルの信号を出力する。この信号は、走査信号ＳＣ１〜ＳＣｎとしてレベルシフタ１３ｈのバッファ回路８７を介して対応する走査線Ｙ１〜Ｙｎに出力される。
【００３８】
以上の構成により、第１サブフレームＳＦ１において、例えば上から第１番目の走査線Ｙ１→第２４番目の走査線Ｙ２４→第１００番目の走査線Ｙ１００→第２００番目の走査線Ｙ２００→第２番目の走査線Ｙ２→…といった、非順次の選択が、周辺駆動装置２から出力される行選択ドライバアドレス信号ＡＹ０〜ＡＹｋ−１に基づいて行われる。このとき、周辺駆動装置２は、データドライバ１４に対して、走査線Ｙ１上の各画素２０→走査線Ｙ２４の各画素２０→走査線Ｙ１００の各画素２０→走査線Ｙ２００の各画素２０→走査線Ｙ２の各画素２０→……の順でその各画素２０のデジタルデータ信号ＶＤＲ，ＶＤＧ，ＶＤＢが点順次で出力する。そして、選択された走査線上の各画素２０がデジタルデータ信号ＶＤＲ，ＶＤＧ，ＶＤＢに基づいてデータ電流ＩＤＲ，ＩＤＧ，ＩＤＢに相対した供給電流Ｉｏｌｅｄで発光動作する。
【００３９】
〔データドライバ１４〕
次に、データドライバ１４について説明する。図７は、データドライバ１４の構成を示す回路図である。図７に示す通り、データドライバ１４は、周辺駆動装置２からのデータドライバスタートパルスＳＰＸ、データドライバクロック信号ＣＬＸ、及びデータドライバクロック反転信号ＣＢＸを入力する。また、データドライバ１４は、周辺駆動装置２から赤用デジタルデータ信号ＶＤＲ、緑用デジタルデータ信号ＶＤＧ、青用デジタルデータ信号ＶＤＢを入力する。更に、データドライバ１４は、周辺駆動装置２からラッチ転送信号ＬＡＴを入力する。そして、データドライバ１４は、これら各信号に基づいて各データ線Ｘ１〜Ｘ３ｍに走査線Ｙ１〜Ｙｎの選択動作に同期してデータ線Ｘ１〜Ｘ３ｍの各々を駆動するためのデータ電流Ｉｄ１〜Ｉｄ３ｍを供給する。
【００４０】
データドライバ１４は、シフトレジスタ１４ａ、第１ラッチ回路１４ｂ、及び第２ラッチ回路１４ｃを含んで構成されている。以下、これらの構成について順に説明する。
【００４１】
［シフトレジスタ１４ａ］
図７に示す通り、シフトレジスタ１４ａは、３ｍ本のデータ線Ｘ１〜Ｘ３ｍであって３本のデータ線を１組としその組数に対応した数（ｍ個）の保持回路４０を有している。尚、図７では、説明の便宜上、３個の保持回路４０のみを図示している。各保持回路４０は、インバータ回路４１、ラッチ部４２、ＮＡＮＤ回路４３、及びインバータ回路４４から構成されている。
【００４２】
各保持回路４０のインバータ回路４１は、奇数段目の保持回路４０のインバータ回路４１にはデータドライバクロック信号ＣＬＸが、偶数段目の保持回路４０のインバータ回路４１にはデータドライバクロック反転信号ＣＢＸが同期信号として入力される。奇数段目の保持回路４０のインバータ回路４１は、データドライバクロック信号ＣＬＸの立ち上がりに応答してデータドライバスタートパルスＳＰＸを入力しラッチ部４２に出力する。偶数段目の保持回路４０のインバータ回路４１は、データドライバクロック反転信号ＣＢＸの立ち上がりに応答してデータドライバスタートパルスＳＰＸを入力しラッチ部４２に出力する。
【００４３】
各保持回路４０のラッチ部４２は、２個のインバータ回路からなり、奇数段目の保持回路４０のラッチ部４２にはデータドライバクロック反転信号ＣＢＸが、偶数段目の保持回路４０のラッチ部４２にはデータドライバクロック信号ＣＬＸが同期信号として入力される。奇数段目の保持回路４０のラッチ部４２は、データドライバクロック反転信号ＣＢＸの立ち上がりに応答してインバータ回路４１からのデータドライバスタートパルスＳＰＸを入力し保持する。偶数段目の保持回路４０のラッチ部４２は、データドライバクロック信号ＣＬＸの立ち上がりに応答してインバータ回路４１からのデータドライバスタートパルスＳＰＸを入力し保持する。各ラッチ部４２は、保持したデータドライバスタートパルスＳＰＸを次段の保持回路４０のインバータ回路４１に出力する。
【００４４】
従って、周辺駆動装置２から出力されたＨレベルのデータドライバスタートパルスＳＰＸは、データドライバクロック信号ＣＬＸ及びデータドライバクロック反転信号ＣＢＸに同期して、３本のデータ線Ｘ１〜Ｘ３に対応する保持回路４０から順番にデータ線Ｘ３ｍ−２〜Ｘ３ｍに対応する保持回路４０までシフトされていく。
【００４５】
保持回路４０のＮＡＮＤ回路４３は、その入力端子の一方がラッチ部４２の出力端子に接続され、他方が次段の保持回路４０に設けられたラッチ部４２の出力端子に接続されている。従って、各保持回路４０のＮＡＮＤ回路４３は、その保持回路４０のラッチ部４２及び次段の保持回路４０のラッチ部４２が共にＨレベルのデータドライバスタートパルスＳＰＸを保持すると、Ｌレベルの信号を出力する。そして、ＮＡＮＤ回路４３は、その保持回路４０のラッチ部４２がそのデータドライバスタートパルスＳＰＸをシフトさせるとＨレベルの信号を出力する。以後、新たなデータドライバスタートパルスＳＰＸをラッチ部４２がそれぞれ保持するまで、ＮＡＮＤ回路４３はＨレベルの信号を出力する。
【００４６】
尚、保持回路４０（ＮＡＮＤ回路４３）から出力される信号がＬレベルに立ち下がってからＨレベルに立ち上がるまでの期間は、データドライバクロック信号ＣＬＸ（走査ドライバクロック反転信号ＣＢＸ）の１／２周期となる。各保持回路４０に設けられたＮＡＮＤ回路４３の出力信号は、インバータ回路４４を介してレベル反転されて反転出力信号ＵＢＸとして第１ラッチ回路１４ｂに出力される。尚、図４では、ｍ個のＮＡＮＤ回路４３に基づく反転出力信号ＵＢＸを、図７中の左側から順にＵＢＸ１，ＵＢＸ２，ＵＢＸ３，…，ＵＢＸｍ−１，ＵＢＸｍと表記している。
【００４７】
［第１ラッチ回路１４ｂ］
第１ラッチ回路１４ｂは、シフトレジスタ１４ａに設けられる各保持回路４０から順番に出力される反転出力信号ＵＢＸを入力している。また、第１ラッチ回路１４ｂは、各画素２０Ｒ，２０Ｇ，２０Ｂ毎の赤用デジタルデータ信号ＶＤＲ、緑用デジタルデータ信号ＶＤＧ、青用デジタルデータ信号ＶＤＢを、各保持回路４０から順番に出力される反転出力信号ＵＢＸに同期して入力する。
【００４８】
第１ラッチ回路１４ｂは、各保持回路４０に対応した数の第１メモリ部４５を有している。各第１メモリ部４５は、３個のラッチ部４５Ｒ，４５Ｇ，４５Ｂと３個のＮチャネルＭＯＳトランジスタからなるスイッチＱＲ１，ＱＧ１，ＱＢ１を有している。スイッチＱＲ１，ＱＧ１，ＱＢ１は、そのゲートに反転出力信号ＵＢＸが入力されており、Ｈレベルの反転出力信号ＵＢＸが入力されるとオン状態となる。
【００４９】
ラッチ部４５Ｒは、２個のインバータ回路からなり、スイッチＱＲ１を介して赤用デジタルデータ信号ＶＤＲが入力されるようになっている。また、ラッチ部４５Ｇは、２個のインバータ回路からなり、スイッチＱＧ１を介して緑用デジタルデータ信号ＶＤＧが入力されるようになっている。同様に、ラッチ部４５Ｂは、２個のインバータ回路からなり、スイッチＱＢ１を介して青用デジタルデータ信号ＶＤＢが入力されるようになっている。
【００５０】
そして、各ラッチ部４５Ｒ，４５Ｇ，４５Ｂは、対応する保持回路４０からのＬレベルの反転出力信号ＵＢＸに応答して、その時の周辺駆動装置２から出力された赤用デジタルデータ信号ＶＤＲ、緑用デジタルデータ信号ＶＤＧ、青用デジタルデータ信号ＶＤＢをそれぞれ保持する。つまり、第１ラッチ回路１４ｂの各第１メモリ部４５は、図中左側から順番に対応する保持回路４０から出力される反転出力信号ＵＢＸに応答して、赤用デジタルデータ信号ＶＤＲ、緑用デジタルデータ信号ＶＤＧ及び青用デジタルデータ信号ＶＤＢを記憶する。そして、各第１メモリ部４５に記憶された各デジタルデータ信号ＶＤＲ，ＶＤＧ，ＶＤＢは第２ラッチ回路１４ｃに出力される。
【００５１】
［第２ラッチ回路１４ｃ］
第２ラッチ回路１４ｃは、各第１メモリ部４５に対応した数の第２メモリ部４６を有している。各第２メモリ部４６は、３個のラッチ部４６Ｒ，４６Ｇ，４６Ｂと３個のＮチャネルＭＯＳトランジスタからなるスイッチＱＲ２，ＱＧ２，ＱＢ２を有している。スイッチＱＲ２，ＱＧ２，ＱＢ２は、そのゲートにラッチ転送信号ＬＡＴが入力されており、Ｈレベルのラッチ転送信号ＬＡＴが入力されるとオン状態となる。
【００５２】
ラッチ部４６Ｒは、２個のインバータ回路からなり、スイッチＱＲ２を介して前段のラッチ部４５Ｒが保持した赤用デジタルデータ信号ＶＤＲが入力されるようになっている。また、ラッチ部４６Ｇは、２個のインバータ回路からなり、スイッチＱＧ２を介して前段のラッチ部４５Ｇが保持した緑用デジタルデータ信号ＶＤＧが入力されるようになっている。同様に、ラッチ部４６Ｂは、２個のインバータ回路からなり、スイッチＱＢ２を介して前段のラッチ部４５Ｂが保持した青用デジタルデータ信号ＶＤＢが入力されるようになっている。
【００５３】
そして、第２メモリ部４６の各ラッチ部４６Ｒ，４６Ｇ，４６Ｂは、Ｈレベルのラッチ転送信号ＬＡＴに応答して、対応する第１メモリ部４５の各ラッチ部４６Ｒ，４６Ｇ，４６Ｂから赤用デジタルデータ信号ＶＤＲ、緑用デジタルデータ信号ＶＤＧ、青用デジタルデータ信号ＶＤＢをそれぞれ保持する。このＨレベルのラッチ転送信号ＬＡＴは、第２ラッチ回路１４ｃの全ての第２メモリ部４６に同時に出力される。従って、第１ラッチ回路１４ｂの全ての第１メモリ部４５に記憶された各デジタルデータ信号ＶＤＲ，ＶＤＧ，ＶＤＢは、一斉に対応する第２ラッチ回路１４ｃの第２メモリ部４６に記憶される。そして、第２ラッチ回路１４ｃの各第２メモリ部４６に記憶された各デジタルデータ信号ＶＤＲ，ＶＤＧ，ＶＤＢは、データ線Ｘ１〜Ｘ３ｍにデータ電流Ｉｄ１〜Ｉｄ３ｍとして出力される。
【００５４】
次に、上記構成における有機ＥＬ表示装置１の動作について説明する。まず、周辺駆動装置２が備えるＣＰＵ（中央処理装置）は、主記憶部５に記憶された画像データを読み出し、主記憶部５を用いて展開処理等の各種処理を行ってグラフィックコントローラ６に出力する。１フレーム分の画像データがグラフィックコントローラ６に入力されると、グラフィックコントローラ６は、各画素２０毎に第１〜第４サブフレームＳＦ１〜ＳＦ４及び補助サブフレームＳＦ５におけるデジタルデータ信号ＶＤＲ，ＶＤＧ，ＶＤＢを作成する
。
【００５５】
そして、１フレーム分の各画素２０の第１〜第４サブフレームＳＦ１〜ＳＦ４及び補助サブフレームＳＦ５におけるデジタルデータ信号ＶＤＲ，ＶＤＧ，ＶＤＢが作成されると、グラフィックコントローラ６は、ルックアップテーブル７に格納されたデータを読み出して、デジタルデータ信号ＶＤＲ，ＶＤＧ，ＶＤＢの転送順を入れ替える。また、グラフィックコントローラ６は、デジタルデータ信号ＶＤＲ，ＶＤＧ，ＶＤＢの転送順の入れ替えとともに、行選択ドライバアドレス信号ＡＹ０〜ＡＹｋ−１の入れ替えも行う。ここで、グラフィックコントローラ６は、走査線Ｙ１〜Ｙｎ毎の第１〜第４サブフレームＳＦ１〜ＳＦ４及び補助サブフレームＳＦ５の選択タイミングが不規則となるようにデジタルデータ信号ＶＤＲ，ＶＤＧ，ＶＤＢの転送順及び行選択ドライバアドレス信号ＡＹ０〜ＡＹｋ−１の入れ替えを行う。
【００５６】
以上の処理が終了すると、グラフィックコントローラ６は、入れ替えを行ったデジタルデータ信号ＶＤＲ，ＶＤＧ，ＶＤＢをＶＲＡＭ９に出力するとともに、入れ替えを行った行選択ドライバアドレス信号ＡＹ０〜ＡＹｋ−１を同期信号とともにタイミングコントローラ８に出力する。そして、デジタルデータ信号ＶＤＲ，ＶＤＧ，ＶＤＢは、図４に示すデータドライバスタートパルスＳＰＸ、データドライバクロック信号ＣＬＸ、及びデータドライバクロック反転信号ＣＢＸ並びにラッチ転送信号ＬＡＴとともにデータドライバ１４へ出力され、行選択ドライバアドレス信号ＡＹ０〜ＡＹｋ−１は、行選択ドライバ出力制御信号ＩＮＨＹ及び行選択ドライバラッチ転送信号ＬＡＴＹとともに行選択ドライバ１３へ出力されて表示パネル１１の表示が行われる。
【００５７】
図８は、本実施形態による有機ＥＬ装置の駆動方法を説明するための図であって、（ａ）は、従来の駆動方法を示す図であり、（ｂ）は本発明を適用した駆動方法を示す図である。図８（ａ）の左側縦方向沿って記されている番号（「１」〜「１０」）は走査線Ｙ１〜Ｙｎの番号（行番号）を表しており、横方向に時間を取ってある。行番号「１」の走査線を参照すると、１フレーム期間が４つのサブフレームＳＦ１〜ＳＦ４と１つの補助サブフレームＳＦ５とに分割されていることが分かる。
【００５８】
尚、図８（ａ）においては理解を容易にするため、サブフレームＳＦ１の１／３の時間を単位として時間方向に時間を区切って図示している。このため、例えば行番号「１」の走査線を参照すると、サブフレームＳＦ１については時間方向に３つのマスに区切られており、サブフレームＳＦ１の２倍の時間比に設定されたサブフレームＳＦ２については、時間方向に６つのマスに区切られていることが分かる。
【００５９】
図８（ａ）に示す通り、従来の駆動方法においては、まず行番号「１」の走査線、行番号「７」の走査線、及び行番号「３」の走査線の順で非順次選択駆動される。ここで、行番号「１」の走査線が駆動されたときにはサブフレームＳＦ１が選択され、行番号「７」の走査線が選択されたときにはサブフレームＳＦ４が選択され、行番号「３」の走査線が選択されたときには補助サブフレームＳＦ５が選択されている。
【００６０】
次に、行番号「１」の走査線、行番号「１０」の走査線、行番号「２」の走査線、行番号「８」の走査線、行番号「４」の走査線、及び行番号「２」の走査線の順で非順次選択駆動される。ここで、行番号「１」の走査線が駆動されたときにはサブフレームＳＦ２が選択され、行番号「１０」の走査線が駆動されたときにはサブフレームＳＦ３が選択され、先に行番号「２」の走査線が駆動されたときにはサブフレームＳＦ１が選択され、行番号「８」の走査線が駆動されたときにはサブフレームＳＦ４が選択され、行番号「４」の走査線が駆動されたときには補助サブフレームＳＦ５が選択され後に行番号「２」の走査線が駆動されたときにはサブフレームＳＦ２が選択される。以下、図８（ａ）に示す通りの非順次選択駆動が行われる。
【００６１】
以上の走査及びサブフレームの選択を行うと、図８（ａ）に示す通り、１フレーム内において、選択したサブフレームが時間方向及び走査線の並び方向（図８（ａ）中の縦方向）に規則性を有する。これによって、各画素２０に設けられた有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂの発光タイミングに規則性が生じて有機ＥＬ装置１に表示させる画像によってはちらつきが生じることがある。これに対し、本発明を適用した駆動方法では、走査線毎の第１〜第４サブフレームＳＦ１〜ＳＦ４及び補助サブフレームＳＦ５の選択タイミングが不規則となるようにデジタルデータ信号ＶＤＲ，ＶＤＧ，ＶＤＢの転送順及び行選択ドライバアドレス信号ＡＹ０〜ＡＹｋ−１の入れ替えを行っている。
【００６２】
図８（ｂ）においては、図８（ａ）と同様に、図左側縦方向沿って走査線Ｙ１〜Ｙｎの番号（行番号）を番号「１」〜「１０」として表している。尚、図８（ａ）中の走査線に相当するサブフレームの選択を行っている走査線の行番号を括弧書きで表している。図８（ｂ）においても、行番号「１」の走査線を参照すると、１フレーム期間が４つのサブフレームＳＦ１〜ＳＦ４と１つの補助サブフレームＳＦ５とに分割されていることが分かる。尚、図８（ｂ）においても、理解を容易にするため、サブフレームＳＦ１の１／３の時間を単位として時間方向に時間を区切って図示している。
【００６３】
図８（ｂ）に示す通り、本発明を適用した駆動方法においては、まず行番号「１」の走査線、行番号「５」の走査線、及び行番号「１０」の走査線の順で非順次選択駆動される。ここで、行番号「１」の走査線が駆動されたときにはサブフレームＳＦ１が選択され、行番号「５」の走査線が選択されたときにはサブフレームＳＦ４が選択され、行番号「１０」の走査線が選択されたときには補助サブフレームＳＦ５が選択されている。
【００６４】
次に、行番号「１」の走査線、行番号「９」の走査線、行番号「６」の走査線、行番号「８」の走査線、行番号「３」の走査線、及び行番号「６」の走査線の順で非順次選択駆動される。ここで、行番号「１」の走査線が駆動されたときにはサブフレームＳＦ２が選択され、行番号「９」の走査線が駆動されたときにはサブフレームＳＦ３が選択され、先に行番号「６」の走査線が駆動されたときにはサブフレームＳＦ１が選択され、行番号「８」の走査線が駆動されたときにはサブフレームＳＦ４が選択され、行番号「３」の走査線が駆動されたときには補助サブフレームＳＦ５が選択され後に行番号「６」の走査線が駆動されたときにはサブフレームＳＦ２が選択される。以下、図８（ｂ）に示す通りの非順次選択駆動が行われる。
【００６５】
図８（ｂ）を参照すると、走査線の選択順は変わっているもののサブフレームの選択順は変わってないことが分かる。つまり、本実施形態の駆動方法では、走査線の選択及びサブフレームの選択に関しては隣接する走査線におけるサブフレーム各々の選択タイミングが規則性を有しないように図８（ａ）の走査線の順番を入れ替える駆動と等価な駆動が行われている。以上の走査及びサブフレームの選択を行うと、図８（ｂ）に示す通り走査線毎の第１〜第４サブフレームＳＦ１〜ＳＦ４及び補助サブフレームＳＦ５の選択タイミングが不規則になっていることが分かる。このため、表示画像のちらつきを抑制することができ、この結果として良好な画像表示を行うことができる。
【００６６】
尚、以上説明した実施形態では、１フレーム内において走査線毎の第１〜第４サブフレームＳＦ１〜ＳＦ４及び補助サブフレームＳＦ５の選択タイミングが不規則となるようにデジタルデータ信号ＶＤＲ，ＶＤＧ，ＶＤＢの転送順及び行選択ドライバアドレス信号ＡＹ０〜ＡＹｋ−１の入れ替えを行う場合を例に挙げて説明したが、１フレーム内の一部のみについて入れ替えを行うようにしても良い。
【００６７】
本実施形態では、走査線の選択及びサブフレームの選択に関しては図８（ａ）の走査線の順番を入れ替える駆動と等価な駆動を行っているため、例えば画像の中央部のみについてちらつきを抑制するための駆動を行いその他の部分は従来の方法で駆動するといった柔軟な運用を容易に行うことができる。また、駆動方法を変更するには、ルックアップテーブル７に格納されたデータの内容を変更するだけで良いため、装置構成の複雑化及びコスト上昇をさほど招かずにちらつきを抑制することができる。また、テーブルの内容を変更するだけで走査線の非順次選択の仕方を変えることができるため、装置構成の大幅な変更を招くこともない。
【００６８】
更に、前のフレームの状態に応じて次のフレームについて本実施形態の駆動方法を適用するか否かを制御するようにしても良い。かかる駆動を行うことにより、例えば静止画を表示するときにちらつきが生ずる可能性が大きい場合には本発明による非順次選択駆動を行い、動画を表示するときにちらつきが生ずる可能性が大きい場合には従来の非順次選択駆動を行うといった柔軟な運用を行うことができる。
【００６９】
尚、上記実施形態では、１６階調の階調表示を行う場合を例に挙げて説明したが、３２階調、１２８階調、２５６階調等の階調表示を行う場合にも本発明を適用することができる。また、上記実施形態では、電気光学素子として有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂについて具体化したが、無機エレクトロルミネッセンス素子に具体化してもよい。つまり、無機エレクトロルミネッセンス素子からなる無機エレクトロルミネッセンス表示装置に応用してもよい。更に、上記実施形態では、有機ＥＬ素子を用いた例について説明したが、本発明はこれに限定されるものではなく、液晶素子、デジタルマイクロミラーデバイス（ＤＭＤ）ＦＥＤ（Field Emission Display）やＳＥＤ（Surface-Conductive Electron-Emitter Display）等にも適用可能である。
【００７０】
〔電子機器〕
次に、本発明の電子機器について説明する。本発明の電子機器は、上述したＥＬ表示装置１を表示部として備えるものであり、具体的には図９に示すものが挙げられる。図９は、本発明の電子機器の例を示す図である。図９（ａ）は、携帯電話の一例を示した斜視図である。図９（ａ）において、携帯電話１０００は、上述したＥＬ表示装置１を用いた表示部１００１を備える。図９（ｂ）は、腕時計型電子機器の一例を示した斜視図である。図９（ｂ）において、時計１１００は、上述したＥＬ表示装置１を用いた表示部１１０１を備える。図９（ｃ）は、ワープロ、パソコン等の携帯型情報処理装置の一例を示した斜視図である。図９（ｃ）において、情報処理装置１２００は、キーボードなどの入力部１２０２、上述したＥＬ表示装置１を用いた表示部１２０６、情報処理装置本体（筐体）１２０４を備える。図９（ａ）〜（ｃ）に示すそれぞれの電子機器は、上述したＥＬ表示装置１を有した表示部１００１，１１０１，１２０６を備えているので、表示部を構成するＥＬ表示装置の発光素子の長寿命化が図られたものとなる。
【００７１】
尚、本実施形態の有機ＥＬ装置１は、上記の電子機器以外に、ビューワ、ゲーム機等の携帯情報端末、電子書籍、電子ペーパ等種々の電子機器に適応できる。また、有機ＥＬ装置１は、ビデオカメラ、デジタルカメラ、カーナビゲーション、カーステレオ、運転操作パネル、パーソナルコンピュータ、プリンタ、スキャナ、テレビ、ビデオプレーヤー等種々の電子機器にも適応できる。
【図面の簡単な説明】
【００７２】
【図１】本発明の一実施形態による有機ＥＬ装置の電気的構成を示すブロック図である。
【図２】表示パネル部３の構成を示すブロック図である。
【図３】表示パネル１１の左上隅に位置する画素２０の構成を示す回路図である。
【図４】周辺駆動装置２から表示パネル部３に出力される各信号のタイミングチャートである。
【図５】サブフレームの概念を説明するための図である。
【図６】行選択ドライバ１３の構成を示す回路図である。
【図７】データドライバ１４の構成を示す回路図である。
【図８】本実施形態による有機ＥＬ装置の駆動方法を説明するための図である。
【図９】本発明の電子機器の例を示す図である。
【符号の説明】
【００７３】
１……有機ＥＬ装置
２……周辺駆動装置（駆動装置）
７……ルックアップテーブル（テーブル）
２５Ｒ，２５Ｇ，２５Ｂ……有機ＥＬ素子（発光素子）
ＳＦ１〜ＳＦ４……サブフレーム
ＳＦ５……補助サブフレーム
Ｘ１〜Ｘ３ｍ……データ線
Ｙ１〜Ｙｎ……走査線
【技術分野】
【０００１】
本発明は、有機ＥＬ装置及びその駆動方法並びに電子機器に関する。
【背景技術】
【０００２】
バックライト等を必要としない自発光素子として、近年、有機エレクトロルミネッセンス（以下、有機ＥＬという）素子を備えた有機ＥＬ装置が注目されている。有機ＥＬ素子は、対向する一対の電極間に有機ＥＬ層、即ち発光素子を備えて構成されたものであり、フルカラー表示を行う有機ＥＬ装置は、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の各色に対応する発光波長帯域を有する発光素子を備えている。対向する一対の電極間に電圧が印加されると、注入された電子と正孔とが発光素子内で再結合し、これにより発光素子が発光する。このような有機ＥＬ装置に形成される発光素子は、通常１μｍを下回るほどの薄膜で形成される。また、有機ＥＬ装置は、発光素子そのものが発光するため、従来の液晶表示装置に用いられているようなバックライトも必要ない。従って、有機ＥＬ装置は、その厚みを極めて薄型化することができるという利点を有する。
【０００３】
上記の有機ＥＬ装置は、複数の走査線、各走査線に対して直交する方向に延びる複数のデータ線、及び各データ線に並列に延びて上記の一対の電極の一方の電極に接続された複数の電源線、並びにこれらの各線に接続されたスイッチング素子等を備えており、走査線とデータ線との各交点付近に上記の発光素子をマトリクス状に配列した構成である。走査線の何れかが選択されると、選択された走査線に接続されたスイッチング素子がオン状態になり、そのスイッチング素子を介してデータ線から供給される画像信号に応じた電流が電源線から発光素子に流れて発光素子が発光する。走査線を順次走査しつつ各データ線に画像信号を供給することにより、有機ＥＬ装置には画像信号に応じた画像が表示される。
【０００４】
ところで、有機ＥＬ装置の駆動方法は、アナログ駆動とデジタル駆動に大別される。アナログ駆動は、上記のデータ線にアナログ信号を供給して階調を表現する駆動方法である。一方、デジタル駆動は、上記のデータ線にデジタル信号を供給するとともに１フレームを複数のサブフレームに分割して、サブフレームの発光／非発光をデジタル信号により制御することで階調を表現する駆動方法である。このデジタル駆動においては、表現可能な階調数を増やすにはサブフレーム数を増加させなければならないため、階調数の増加に伴って周辺駆動装置の動作周波数が大幅に高くなってしまう。
【０００５】
周辺回路の動作周波数を高くせずに多階調化を実現する駆動方法として、以下の特許文献１には、非順次選択駆動方法（飛び越し駆動方法）が開示されている。この非順次選択駆動方法は、走査線を順次走査するのではなく、所定本数の走査線を飛び越して走査する駆動方法である。
【特許文献１】特開２００１−１６６７３０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記の特許文献１に開示された非順次選択駆動方法では、飛び越す走査線の数に規則性があるため発光素子の発光タイミングも規則性が生じてしまい、有機ＥＬ装置に表示させる画像によってはちらつきが生じることがあるという問題があった。
【０００７】
本発明は、上記事情に鑑みてなされたものであり、走査線選択の周期性に基づくちらつきを抑制して、良好な画像表示を行うことができる有機ＥＬ装置及びその駆動方法、並びに当該有機ＥＬ装置を備える電子機器を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、本発明の有機ＥＬ装置は、複数の走査線と、当該走査線に対して直交する方向に延びる複数のデータ線と、前記走査線と前記データ線との交点に対応して配設された発光素子と、前記データ線に供給する画像信号により表現される階調数に応じて１フレームを複数のサブフレームに分割し、当該サブフレームを単位として前記発光素子の発光を制御するとともに、前記走査線を非順次選択駆動する駆動装置とを備える有機ＥＬ装置において、前記駆動装置は、前記走査線毎の前記サブフレーム各々の選択タイミングが不規則となるように前記走査線を非順次選択駆動することを特徴としている。
この発明によると、走査線毎のサブフレーム各々の選択タイミングが不規則となるように走査線が非順次選択駆動される。このため、走査線選択の周期性に基づくちらつきを抑制することができ、この結果として良好な画像表示を行うことができる。
また、本発明の有機ＥＬ装置は、前記駆動装置が、前記走査線毎の前記サブフレーム各々の選択タイミングが１フレーム内の少なくとも一部において不規則となるように前記走査線を非順次選択駆動することが望ましい。
非順次走査駆動を行った場合には、画像に必ずちらつきが生ずる訳ではなく表示する画像に応じてちらつきが生ずる。このため、例えば画像の中央部にちらつきが生じやすい画像の場合には、画像の中央部のみについてちらつきを抑制するための駆動を行いその他の部分は従来の方法で駆動するといった柔軟な運用を行うことができる。
また、本発明の有機ＥＬ装置は、前記駆動装置が、前記走査線毎の前記サブフレーム各々の選択タイミングを不規則にするテーブルを備え、当該テーブルの内容に従って前記走査線を非順次選択駆動することを特徴としている。
この発明によるとテーブルの内容に従って走査線毎のサブフレーム各々の選択タイミングを不規則にしているため、装置構成の複雑化及びコスト上昇をさほど招かずにちらつきを抑制することができる。また、テーブルの内容を変更するだけで走査線の非順次選択の仕方を変えることができるため、装置構成の大幅な変更を招くこともない。
また、本発明の有機ＥＬ装置は、前記駆動装置が、前のフレームの状態に応じて次のフレームについて前記非順次選択駆動を行うか否かを制御することを特徴としている。
この発明によると、前のフレームの状態に応じて次のフレームについて非順次選択駆動を行うか否かが制御されるため、例えば静止画を表示するときにちらつきが生ずる可能性が大きい場合には本発明による非順次選択駆動を行い、動画を表示するときにちらつきが生ずる可能性が大きい場合には従来の非順次選択駆動を行うといった柔軟な運用を行うことができる。
更に、本発明の有機ＥＬ装置は、前記駆動装置が、隣接する走査線における前記サブフレーム各々の選択タイミングが規則性を有しないように前記非順次選択駆動を行うことを特徴としている。
隣接した走査線におけるサブフレーム各々の選択タイミングが規則性を有する場合にはちらつきが生じやすいため、隣接する走査線におけるサブフレーム各々の選択タイミングが規則性を有しないように非順次選択駆動を行うことでちらつきを効果的に抑制することができる。
上記課題を解決するために、本発明の有機ＥＬ装置の駆動方法は、複数の走査線と、当該走査線に対して直交する方向に延びる複数のデータ線と、前記走査線と前記データ線との交点に対応して配設された発光素子とを備える有機ＥＬ装置の駆動方法であって、前記データ線に供給する画像信号により表現される階調数に応じて１フレームを複数のサブフレームに分割し、当該サブフレームを単位として前記発光素子の発光を制御するとともに、前記走査線毎の前記サブフレーム各々の選択タイミングが不規則となるように前記走査線を非順次選択駆動することを特徴としている。
この発明によると、走査線毎のサブフレーム各々の選択タイミングが不規則となるように走査線が非順次選択駆動される。このため、走査線選択の周期性に基づくちらつきを抑制することができ、この結果として良好な画像表示を行うことができる。
また、本発明の有機ＥＬ装置の駆動方法は、前記走査線の非順次選択駆動が、前記走査線毎の前記サブフレーム各々の選択タイミングが１フレーム内の少なくとも一部において不規則となるように行われることを特徴としている。
非順次走査駆動を行った場合には、画像に必ずちらつきが生ずる訳ではなく表示する画像に応じてちらつきが生ずる。このため、例えば画像の中央部にちらつきが生じやすい画像の場合には、画像の中央部のみについてちらつきを抑制するための駆動を行いその他の部分は従来の方法で駆動するといった柔軟な運用を行うことができる。
また、本発明の有機ＥＬ装置の駆動方法は、前記走査線の非順次選択駆動が、前記走査線毎の前記サブフレーム各々の選択タイミングを不規則にするテーブルの内容に従って行われることを特徴としている。
この発明によるとテーブルの内容に従って走査線毎のサブフレーム各々の選択タイミングを不規則にしているため、テーブルの内容を変更するだけで走査線の非順次選択の仕方を変えることができる。
また、本発明の有機ＥＬ装置の駆動方法は、前記走査線の非順次選択駆動が、前のフレームの状態に応じて行われることを特徴としている。
この発明によると、前のフレームの状態に応じて次のフレームについて非順次選択駆動を行うか否かが制御されるため、例えば静止画を表示するときにちらつきが生ずる可能性が大きい場合には本発明による非順次選択駆動を行い、動画を表示するときにちらつきが生ずる可能性が大きい場合には従来の非順次選択駆動を行うといった柔軟な運用を行うことができる。
更に、本発明の有機ＥＬ装置の駆動方法は、前記走査線の非順次選択駆動が、隣接する走査線における前記サブフレーム各々の選択タイミングが規則性を有しないように行われることを特徴としている。
隣接した走査線におけるサブフレーム各々の選択タイミングが規則性を有する場合にはちらつきが生じやすいため、隣接する走査線におけるサブフレーム各々の選択タイミングが規則性を有しないように非順次選択駆動を行うことでちらつきを効果的に抑制することができる。
本発明の電子機器は、上記の何れかに記載の有機ＥＬ装置を備えたことを特徴としている。
この構成によれば、良好な表示特性を有する電子機器を提供することができる。
【発明を実施するための最良の形態】
【０００９】
以下、図面を参照して本発明の一実施形態による有機ＥＬ装置及びその駆動方法並びに電子機器について詳細に説明する。尚、以下に説明する実施形態は、本発明の一部の態様を示すものであり、本発明を限定するものではなく、本発明の技術的思想の範囲内で任意に変更可能である。また、以下に示す各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならせてある。
【００１０】
〔有機ＥＬ装置〕
図１は、本発明の一実施形態による有機ＥＬ装置の電気的構成を示すブロック図である。本実施形態の有機ＥＬ装置１は、１フレームを時間比の異なる５つのサブフレームに分割し、発光させるサブフレームを適宜選択することによって中間調を表現する時分割階調方式を採用している。
【００１１】
図１に示す通り、本実施形態の有機ＥＬ装置１は、周辺駆動装置２と表示パネル部３とを含んで構成される。周辺駆動装置２は、ＣＰＵ（中央処理装置）４、主記憶部５、グラフィックコントローラ６、ルックアップテーブル（ＬＵＴ）７、タイミングコントローラ８、及びビデオＲＡＭ（ＶＲＡＭ）９を含んで構成される。尚、ＣＰＵ４に変えてＭＰＵ（演算処理装置）を備える構成であっても良い。また、表示パネル部３は、表示パネル１１、行選択ドライバ１３、及びデータドライバ１４を含んで構成される。
【００１２】
周辺駆動装置２が備えるＣＰＵ（中央処理装置）は、主記憶部５に記憶された画像データを読み出し、主記憶部５を用いて展開処理等の各種処理を行ってグラフィックコントローラ６に出力する。グラフィックコントローラ６は、ＣＰＵ４から出力された画像データを元に表示パネル部３に対応した画像データ及び同期信号（垂直同期信号、水平同期信号）を生成する。グラフィックコントローラ６は生成した画像データをＶＲＡＭ９に転送し、生成した同期信号をタイミングコントローラ８に出力する。
【００１３】
ＶＲＡＭ９は、グラフィックコントローラ６から出力された画像データを表示パネル部３のデータドライバ１４に出力し、タイミングコントローラ８は水平同期信号を表示パネル部３のデータドライバ１４に出力するとともに、垂直同期信号を表示パネル部３の行選択ドライバ１３に出力する。尚、ＶＲＡＭ９からの画像データとタイミングコントローラ８からの同期信号（水平同期信号及び垂直同期信号）とは同期が取られて表示パネル１１に出力される。
【００１４】
ルックアップテーブル７には、画像データの転送順を規定するデータが格納されている。グラフィックコントローラ６は、ルックアップテーブル７に格納されているデータを参照し、このデータに基づいた順番でＶＲＡＭ９に画像データを転送する。尚、ルックアップテーブル７に格納されたデータに基づいた画像データの転送についての詳細は後述する。
【００１５】
〔表示パネル部３〕
図２は、表示パネル部３の構成を示すブロック図である。図２に示す通り、表示パネル部３の表示パネル１１は、行方向に沿って延びるｎ本（ｎは自然数）の走査線Ｙ１〜Ｙｎと、行方向に直交する列方向に沿って延びる３ｍ本（ｍは自然数）のデータ線Ｘ１〜Ｘ３ｍとを備えている。また、表示パネル１１には、走査線Ｙ１〜Ｙｎとデータ線Ｘ１〜Ｘ３ｍとの交差部に対応する位置に複数の画素２０を有している。つまり、各画素２０は、行方向に沿って延びる複数の走査線Ｙ１〜Ｙｎと、列方向に沿って延びる複数のデータ線Ｘ１〜Ｘ３ｍとの交点にそれぞれ配置され電気的に接続されることによりマトリクス状に配列されている。
【００１６】
図３は、表示パネル１１の左上隅に位置する画素２０の構成を示す回路図である。図３に示す通り、表示パネル１１の左上隅に位置する画素２０は、赤色の光を放射する画素２０Ｒと、発光層から緑色の光を放射する画素２０Ｇと、発光層から青色の光を放射する画素２０Ｂを有している。画素２０Ｒには、走査線Ｙ１を介して走査信号がゲート電極に供給されるスイッチング用ＴＦＴ２１と、このスイッチング用ＴＦＴ２１を介してデータ線Ｘ１から供給される画素信号を保持する保持容量２２と、保持容量２２によって保持された画素信号がゲート電極に供給される駆動用ＴＦＴ２３と、この駆動用ＴＦＴ２３を介して赤用電源線Ｌｒに電気的に接続したときに赤用電源線Ｌｒから駆動電流が流れ込む画素電極（電極）２４と、この画素電極２４と共通陰極（電極）２６との間に挟み込まれた有機ＥＬ素子２５Ｒとが設けられている。
【００１７】
画素２０Ｇには、走査線Ｙ１を介して走査信号がゲート電極に供給されるスイッチング用ＴＦＴ２１と、このスイッチング用ＴＦＴ２１を介してデータ線Ｘ２から供給される画素信号を保持する保持容量２２と、保持容量２２によって保持された画素信号がゲート電極に供給される駆動用ＴＦＴ２３と、この駆動用ＴＦＴ２３を介して緑用電源線Ｌｇに電気的に接続したときに緑用電源線Ｌｇから駆動電流が流れ込む画素電極（電極）２４と、この画素電極２４と共通陰極（電極）２６との間に挟み込まれた有機ＥＬ素子２５Ｇとが設けられている。
【００１８】
同様に、画素２０Ｂには、走査線Ｙ１を介して走査信号がゲート電極に供給されるスイッチング用ＴＦＴ２１と、このスイッチング用ＴＦＴ２１を介してデータ線Ｘ３から供給される画素信号を保持する保持容量２２と、保持容量２２によって保持された画素信号がゲート電極に供給される駆動用ＴＦＴ２３と、この駆動用ＴＦＴ２３を介して青用電源線Ｌｂに電気的に接続したときに青用電源線Ｌｂから駆動電流が流れ込む画素電極（電極）２４と、この画素電極２４と共通陰極（電極）２６との間に挟み込まれた有機ＥＬ素子２５Ｂとが設けられている。表示パネル１１に設けられる他の画素も同様に、画素２０Ｒ，２０Ｇ，２０Ｂから構成されている。
【００１９】
上記構成の画素２０において、走査線Ｙ１が駆動されてスイッチング用ＴＦＴ２１がオン状態になると、そのときのデータ線Ｘ１〜Ｘ３の電位が画素２０Ｒ，２０Ｇ，２０Ｂの保持容量２２にそれぞれ保持される。次いで、各保持容量２２の状態に応じて、画素２０Ｒ，２０Ｇ，２０Ｂに設けられた駆動用ＴＦＴ２３各々のオン・オフ状態が決まる。そして、駆動用ＴＦＴ２３のチャネルを介して赤用電源線Ｌｒ，緑用電源線Ｌｇ、青用電源線Ｌｂの各々から各画素２０Ｒ，２０Ｇ，２０Ｂの画素電極２４にそれぞれ電流が流れ、有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂの各々を介して共通陰極５０に電流が流れる。すると、有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂは流れる電流量に応じて発光する。
【００２０】
図２に戻り、表示パネル１１には、列方向に沿って複数の赤用電源線Ｌｒ、緑用電源線Ｌｇ、及び青用電源線Ｌｂが対応する画素２０Ｒ，２０Ｇ，２０Ｂに隣接して配線されている。赤用電源線Ｌｒ、緑用電源線Ｌｇ、及び青用電源線Ｌｂには、それぞれ対応する赤用電源供給線ＬＲ、緑用電源供給線ＬＧ、及び青用電源供給線ＬＢを介して赤用駆動電圧ＶＲ、緑用駆動電圧ＶＧ、青用駆動電圧ＶＢが供給される。後述するように、本実施形態では、非順次選択駆動により走査線Ｙ１〜Ｙｎを駆動するとともに、１フレームをサブフレームに分割し、発光させるサブフレームを適宜選択することのより１フレームの画像を表示パネル１１上に表示している。
【００２１】
〔周辺駆動装置２〕
次に、周辺駆動装置２について説明する。前述した通り、周辺駆動装置２は、表示パネル部３に対して画像データ及び同期信号を出力する訳であるが、これらを基本クロック信号ＣＬＫに同期させて出力する。図４は、周辺駆動装置２から表示パネル部３に出力される各信号のタイミングチャートである。図４に示す通り、周辺駆動装置２は、データドライバスタートパルスＳＰＸ、データドライバクロック信号ＣＬＸ、及びデータドライバクロック反転信号ＣＢＸを生成して表示パネル部３に設けられたデータドライバ１４に出力する。
【００２２】
データドライバスタートパルスＳＰＸは、走査線Ｙ１〜Ｙｎの一つを選択する毎に出力され、その選択した一つの走査線Ｙ１〜Ｙｎ上の各画素２０を図２において左から右へ点順次で選択するための信号である。データドライバクロック信号ＣＬＸ及びデータドライバクロック反転信号ＣＢＸは、相補信号であって上記のデータドライバスタートパルスＳＰＸを順番にシフトさせるための信号である。本実施形態では、画素２０は、赤用の画素２０Ｒ、緑用の画素２０Ｇ、青用の画素２０Ｂを一つの組としている。
【００２３】
そして、データドライバクロック信号ＣＬＸ、データドライバクロック反転信号ＣＢＸに応答して１組を１単位としてデータドライバスタートパルスＳＰＸがシフトされて、図２において左から右に順番に１組の画素２０Ｒ，２０Ｇ，２０Ｂを選択するようになっている。また、周辺駆動装置２は、基本クロック信号ＣＬＫに基づいてラッチ転送信号ＬＡＴを生成してデータドライバ１４に出力する。ラッチ転送信号ＬＡＴは、選択された走査線上の各画素２０において点順次で書き込まれたデジタルデータ信号ＶＤＲ，ＶＤＧ，ＶＤＢを所定のタイミングで保持（ラッチ）するための信号である。
【００２４】
また、図４に示す通り、周辺駆動装置２は、ｋビット（ｋは自然数）の行選択ドライバアドレス信号ＡＹ０〜ＡＹｋ−１、行選択ドライバ出力制御信号ＩＮＨＹ、及び行選択ドライバラッチ転送信号ＬＡＴＹを生成して表示パネル部３に設けられた行選択ドライバ１３に出力する。行選択ドライバアドレス信号ＡＹ０〜ＡＹｋ−１は、それぞれ走査線Ｙ１〜Ｙｎを特定するアドレス信号であって、その行選択ドライバアドレス信号ＡＹ０〜ＡＹｋ−１が出力される順番は非順次であって、周辺駆動装置２に設けられたグラフィックコントローラ６によって制御される。従って、周辺駆動装置２は、非順次に出力される行選択ドライバアドレス信号ＡＹ０〜ＡＹｋ−１に対して、その行選択ドライバアドレス信号ＡＹ０〜ＡＹｋ−１に対応して選択される走査線Ｙ１〜Ｙｎ上の各画素２０のためのデジタルデータ信号ＶＤＲ，ＶＤＧ，ＶＤＢをこれに合わせてデータドライバ１４に出力するようになっている。
【００２５】
行選択ドライバラッチ転送信号ＬＡＴＹは、図４に示す通り、行選択ドライバアドレス信号ＡＹ０〜ＡＹｋ−１が入力される毎に出力される信号である。また、行選択ドライバ出力制御信号ＩＮＨＹは、図４に示す通り、各サブフレームにおいて最初の走査線を選択する際に１回だけＨレベルとなり、以後はＬレベルとなる信号である。
【００２６】
周辺駆動装置２は、主記憶部５に記憶されている画像データに基づいて、各画素２０（２０Ｒ，２０Ｇ，２０Ｂ）の赤用デジタルデータ信号ＶＤＲ、緑用デジタルデータ信号ＶＤＧ、青用デジタルデータ信号ＶＤＢを生成する。周辺駆動装置２は、生成したこれらデジタルデータ信号ＶＤＲ，ＶＤＧ，ＶＤＢを前述したデータドライバクロック信号ＣＬＸ及びデータドライバクロック反転信号ＣＢＸに同期してデータドライバ１４に出力する。
【００２７】
つまり、周辺駆動装置２は、データドライバクロック信号ＣＬＸ及びデータドライバクロック反転信号ＣＢＸに同期して選択された走査線上の各画素２０（２０Ｒ，２０Ｇ，２０Ｂ）であって左から右に順番に点順次に選択画素のデジタルデータ信号ＶＤＲ，ＶＤＧ，ＶＤＢを出力する。デジタルデータ信号ＶＤＲ，ＶＤＧ，ＶＤＢは、２値のデジタルデータであって、対応する画素２０の有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｇを発光させるか否かを決定するデータである。そして、デジタルデータ信号ＶＤＲ，ＶＤＧ，ＶＤＢがＨレベルの場合には発光させるデータで、デジタルデータ信号ＶＤＲ，ＶＤＧ，ＶＤＢがＬレベルの場合には発光させないデータとしている。
【００２８】
ところで、周辺駆動装置２は、１フレームを４つの時間比の異なるサブフレーム及び１つの補助フレームに分割し、発光させるサブフレームを適宜選択するとともに非順次選択駆動により走査線Ｙ１〜Ｙｎを駆動することによって階調を表現している。尚、ここでの補助サブフレームは、各画素２０（２０Ｒ，２０Ｇ，２０Ｂ）の有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂを発光させない場合に用いられるサブフレームである。図５は、サブフレームの概念を説明するための図である。
【００２９】
図５に示す通り、画像データの階調を１６階調で表現するため、１フレームを４つの第１〜第４サブフレームＳＦ１〜ＳＦ４及び１つの補助サブフレームＳＦ５に分割し、第１〜第４サブフレームＳＦ１〜ＳＦ４及び補助サブフレームＳＦ５の期間ＴＬ１〜ＴＬ４及び期間ＴＬ５を、ＴＬ１：ＴＬ２：ＴＬ３：ＴＬ４：ＴＬ５＝１：２：４：８：２となる時間比で設定されている。尚、この時間比はあくまでも一例であって、適宜任意の時間比に設定することができる。
【００３０】
そして、階調データＤが「１５」階調の場合、第１〜第４サブフレームＳＦ１〜ＳＦ４の全てを選択し、発光期間Ｔ（＝ＴＬ１＋ＴＬ２＋ＴＬ３＋ＴＬ４）でだけ発光させて、「１５」階調の画像データの輝度の発光が得られるようにする。また、例えば画像データが「６」階調の場合、第２サブフレームＳＦ２及び第３サブフレームＳＦ３のみを選択して、その発光期間Ｔ（＝ＴＬ２＋ＴＬ３）だけ発光させることによって、画素２０を「６」階調の輝度で発光をさせる。つまり、データ線Ｘ１〜Ｘ３ｍに「１５」階調に対応する最も大きなデータ電流Ｉｍａｘを供給し、画像データの階調に応じて発光期間Ｔを変更することによって、画素２０をその画像データの階調に対応する輝度で発光させる。
【００３１】
このため、周辺駆動装置２、各画素２０毎にその画素２０の画像データに基づいて１フレームの各サブフレームＳＦ１〜ＳＦ４におけるデジタルデータ信号ＶＤＲ，ＶＤＧ，ＶＤＢを作成する。つまり、周辺駆動装置２は、各サブフレームＳＦ１〜ＳＦ４において有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂの発光・非発光を決める２値からなるデジタルデータ信号ＶＤＲ，ＶＤＧ，ＶＤＢを作成する。更に、周辺駆動装置２は、非順次選択駆動を行うに際してルックアップテーブル７に格納されたデータに基づいた順で作成したデジタルデータ信号ＶＤＲ，ＶＤＧ，ＶＤＢの転送を行っている。
【００３２】
〔行選択ドライバ１３〕
次に、行選択ドライバ１３について説明する。図６は、行選択ドライバ１３の構成を示す回路図である。図６に示す通り、行選択ドライバ１３は、周辺駆動装置２からの行選択ドライバアドレス信号ＡＹ０〜ＡＹｋ−１、行選択ドライバ出力制御信号ＩＮＨＹ、及び行選択ドライバラッチ転送信号ＬＡＴＹを入力としている。行選択ドライバ１３は、デコーダ１３ｆ、選択回路１３ｇ、及びレベルシフタ１３ｈを含んで構成されている。
【００３３】
デコーダ１３ｆは、複数のインバータ回路８０、複数のＮＡＮＤ回路８１、及び走査線Ｙ１〜Ｙｎに対応して設けられたｎ個のＮＯＲ回路８２を有し、ｋビットの行選択ドライバアドレス信号ＡＹ０〜ＡＹｋ−１を入力する。このデコーダ１３ｆは、入力したｋビットの行選択ドライバアドレス信号ＡＹ０〜ＡＹｋ−１に基づいてｎ本の走査線Ｙ１〜Ｙｎの中の１本の走査線を特定し、その特定した走査線に対応するＮＯＲ回路８２からＬレベルの出力信号を出力する。従って、行選択ドライバアドレス信号ＡＹ０〜ＡＹｋ−１が入力されるごとに、ｎ個のＮＯＲ回路８２の中のいずれか一つからＨレベルの出力信号を次段の選択回路１３ｇに出力する。
【００３４】
選択回路１３ｇは、走査線Ｙ１〜Ｙｎに対応してｎ個の保持回路８５を有している。各保持回路８５は、スイッチ８５ａ、ラッチ部８５ｂ、ＮＯＲ回路８５ｃ，８５ｄ、及びインバータ回路８５ｅを有している。スイッチ８５ａはＮチャネルＭＯＳトランジスタからなり、対応するＮＯＲ回路８２とラッチ部８５ｂとの間に接続されていて、そのゲートにＨレベルの行選択ドライバラッチ転送信号ＬＡＴＹが入力されると、ＮＯＲ回路８２からの出力信号をラッチ部８５ｂにラッチさせる。
【００３５】
Ｈレベルの行選択ドライバラッチ転送信号ＬＡＴＹは、図４に示す通り、行選択ドライバアドレス信号ＡＹ０〜ＡＹｋ−１が入力される毎に出力される。従って、全ての保持回路８５のラッチ部８５ｂうちの対応する一つのラッチ部８５ｂのみがＨレベルの出力信号をラッチし残る全てのラッチ部８５ｂはＬレベルの出力信号をラッチすることになる。
【００３６】
ラッチ部８５ｂは２個のインバータ回路からなり、ＮＯＲ回路８２からの出力信号をラッチする。ラッチ部８５ｂがラッチした出力信号は、ＮＯＲ回路８５ｃに出力される。ＮＯＲ回路８５ｃは、２入力端子のＮＯＲ回路であって、一方の入力端子にはラッチ部８５ｂがラッチした出力信号が入力され、他方の入力端子には、行選択ドライバ出力制御信号ＩＮＨＹが入力される。行選択ドライバ出力制御信号ＩＮＨＹは、図４に示す通り、各サブフレームＳＦ１〜ＳＦ５において、最初の走査線を選択する際に、１回だけＨレベルとなり、以後はＬレベルとなる信号である。
【００３７】
従って、ＮＯＲ回路８５ｃは、行選択ドライバ出力制御信号ＩＮＨＹがＬレベルで、ラッチ部８５ｂからＬレベルの信号が出力されると、次段のインバータ回路８５ｅからＬレベルの信号を出力する。また、ＮＯＲ回路８５ｃは、行選択ドライバ出力制御信号ＩＮＨＹがＬレベルで、ラッチ部８５ｂからＨレベルの信号が出力されると、次段のインバータ回路８５ｅからＨレベルの信号を出力する。この信号は、走査信号ＳＣ１〜ＳＣｎとしてレベルシフタ１３ｈのバッファ回路８７を介して対応する走査線Ｙ１〜Ｙｎに出力される。
【００３８】
以上の構成により、第１サブフレームＳＦ１において、例えば上から第１番目の走査線Ｙ１→第２４番目の走査線Ｙ２４→第１００番目の走査線Ｙ１００→第２００番目の走査線Ｙ２００→第２番目の走査線Ｙ２→…といった、非順次の選択が、周辺駆動装置２から出力される行選択ドライバアドレス信号ＡＹ０〜ＡＹｋ−１に基づいて行われる。このとき、周辺駆動装置２は、データドライバ１４に対して、走査線Ｙ１上の各画素２０→走査線Ｙ２４の各画素２０→走査線Ｙ１００の各画素２０→走査線Ｙ２００の各画素２０→走査線Ｙ２の各画素２０→……の順でその各画素２０のデジタルデータ信号ＶＤＲ，ＶＤＧ，ＶＤＢが点順次で出力する。そして、選択された走査線上の各画素２０がデジタルデータ信号ＶＤＲ，ＶＤＧ，ＶＤＢに基づいてデータ電流ＩＤＲ，ＩＤＧ，ＩＤＢに相対した供給電流Ｉｏｌｅｄで発光動作する。
【００３９】
〔データドライバ１４〕
次に、データドライバ１４について説明する。図７は、データドライバ１４の構成を示す回路図である。図７に示す通り、データドライバ１４は、周辺駆動装置２からのデータドライバスタートパルスＳＰＸ、データドライバクロック信号ＣＬＸ、及びデータドライバクロック反転信号ＣＢＸを入力する。また、データドライバ１４は、周辺駆動装置２から赤用デジタルデータ信号ＶＤＲ、緑用デジタルデータ信号ＶＤＧ、青用デジタルデータ信号ＶＤＢを入力する。更に、データドライバ１４は、周辺駆動装置２からラッチ転送信号ＬＡＴを入力する。そして、データドライバ１４は、これら各信号に基づいて各データ線Ｘ１〜Ｘ３ｍに走査線Ｙ１〜Ｙｎの選択動作に同期してデータ線Ｘ１〜Ｘ３ｍの各々を駆動するためのデータ電流Ｉｄ１〜Ｉｄ３ｍを供給する。
【００４０】
データドライバ１４は、シフトレジスタ１４ａ、第１ラッチ回路１４ｂ、及び第２ラッチ回路１４ｃを含んで構成されている。以下、これらの構成について順に説明する。
【００４１】
［シフトレジスタ１４ａ］
図７に示す通り、シフトレジスタ１４ａは、３ｍ本のデータ線Ｘ１〜Ｘ３ｍであって３本のデータ線を１組としその組数に対応した数（ｍ個）の保持回路４０を有している。尚、図７では、説明の便宜上、３個の保持回路４０のみを図示している。各保持回路４０は、インバータ回路４１、ラッチ部４２、ＮＡＮＤ回路４３、及びインバータ回路４４から構成されている。
【００４２】
各保持回路４０のインバータ回路４１は、奇数段目の保持回路４０のインバータ回路４１にはデータドライバクロック信号ＣＬＸが、偶数段目の保持回路４０のインバータ回路４１にはデータドライバクロック反転信号ＣＢＸが同期信号として入力される。奇数段目の保持回路４０のインバータ回路４１は、データドライバクロック信号ＣＬＸの立ち上がりに応答してデータドライバスタートパルスＳＰＸを入力しラッチ部４２に出力する。偶数段目の保持回路４０のインバータ回路４１は、データドライバクロック反転信号ＣＢＸの立ち上がりに応答してデータドライバスタートパルスＳＰＸを入力しラッチ部４２に出力する。
【００４３】
各保持回路４０のラッチ部４２は、２個のインバータ回路からなり、奇数段目の保持回路４０のラッチ部４２にはデータドライバクロック反転信号ＣＢＸが、偶数段目の保持回路４０のラッチ部４２にはデータドライバクロック信号ＣＬＸが同期信号として入力される。奇数段目の保持回路４０のラッチ部４２は、データドライバクロック反転信号ＣＢＸの立ち上がりに応答してインバータ回路４１からのデータドライバスタートパルスＳＰＸを入力し保持する。偶数段目の保持回路４０のラッチ部４２は、データドライバクロック信号ＣＬＸの立ち上がりに応答してインバータ回路４１からのデータドライバスタートパルスＳＰＸを入力し保持する。各ラッチ部４２は、保持したデータドライバスタートパルスＳＰＸを次段の保持回路４０のインバータ回路４１に出力する。
【００４４】
従って、周辺駆動装置２から出力されたＨレベルのデータドライバスタートパルスＳＰＸは、データドライバクロック信号ＣＬＸ及びデータドライバクロック反転信号ＣＢＸに同期して、３本のデータ線Ｘ１〜Ｘ３に対応する保持回路４０から順番にデータ線Ｘ３ｍ−２〜Ｘ３ｍに対応する保持回路４０までシフトされていく。
【００４５】
保持回路４０のＮＡＮＤ回路４３は、その入力端子の一方がラッチ部４２の出力端子に接続され、他方が次段の保持回路４０に設けられたラッチ部４２の出力端子に接続されている。従って、各保持回路４０のＮＡＮＤ回路４３は、その保持回路４０のラッチ部４２及び次段の保持回路４０のラッチ部４２が共にＨレベルのデータドライバスタートパルスＳＰＸを保持すると、Ｌレベルの信号を出力する。そして、ＮＡＮＤ回路４３は、その保持回路４０のラッチ部４２がそのデータドライバスタートパルスＳＰＸをシフトさせるとＨレベルの信号を出力する。以後、新たなデータドライバスタートパルスＳＰＸをラッチ部４２がそれぞれ保持するまで、ＮＡＮＤ回路４３はＨレベルの信号を出力する。
【００４６】
尚、保持回路４０（ＮＡＮＤ回路４３）から出力される信号がＬレベルに立ち下がってからＨレベルに立ち上がるまでの期間は、データドライバクロック信号ＣＬＸ（走査ドライバクロック反転信号ＣＢＸ）の１／２周期となる。各保持回路４０に設けられたＮＡＮＤ回路４３の出力信号は、インバータ回路４４を介してレベル反転されて反転出力信号ＵＢＸとして第１ラッチ回路１４ｂに出力される。尚、図４では、ｍ個のＮＡＮＤ回路４３に基づく反転出力信号ＵＢＸを、図７中の左側から順にＵＢＸ１，ＵＢＸ２，ＵＢＸ３，…，ＵＢＸｍ−１，ＵＢＸｍと表記している。
【００４７】
［第１ラッチ回路１４ｂ］
第１ラッチ回路１４ｂは、シフトレジスタ１４ａに設けられる各保持回路４０から順番に出力される反転出力信号ＵＢＸを入力している。また、第１ラッチ回路１４ｂは、各画素２０Ｒ，２０Ｇ，２０Ｂ毎の赤用デジタルデータ信号ＶＤＲ、緑用デジタルデータ信号ＶＤＧ、青用デジタルデータ信号ＶＤＢを、各保持回路４０から順番に出力される反転出力信号ＵＢＸに同期して入力する。
【００４８】
第１ラッチ回路１４ｂは、各保持回路４０に対応した数の第１メモリ部４５を有している。各第１メモリ部４５は、３個のラッチ部４５Ｒ，４５Ｇ，４５Ｂと３個のＮチャネルＭＯＳトランジスタからなるスイッチＱＲ１，ＱＧ１，ＱＢ１を有している。スイッチＱＲ１，ＱＧ１，ＱＢ１は、そのゲートに反転出力信号ＵＢＸが入力されており、Ｈレベルの反転出力信号ＵＢＸが入力されるとオン状態となる。
【００４９】
ラッチ部４５Ｒは、２個のインバータ回路からなり、スイッチＱＲ１を介して赤用デジタルデータ信号ＶＤＲが入力されるようになっている。また、ラッチ部４５Ｇは、２個のインバータ回路からなり、スイッチＱＧ１を介して緑用デジタルデータ信号ＶＤＧが入力されるようになっている。同様に、ラッチ部４５Ｂは、２個のインバータ回路からなり、スイッチＱＢ１を介して青用デジタルデータ信号ＶＤＢが入力されるようになっている。
【００５０】
そして、各ラッチ部４５Ｒ，４５Ｇ，４５Ｂは、対応する保持回路４０からのＬレベルの反転出力信号ＵＢＸに応答して、その時の周辺駆動装置２から出力された赤用デジタルデータ信号ＶＤＲ、緑用デジタルデータ信号ＶＤＧ、青用デジタルデータ信号ＶＤＢをそれぞれ保持する。つまり、第１ラッチ回路１４ｂの各第１メモリ部４５は、図中左側から順番に対応する保持回路４０から出力される反転出力信号ＵＢＸに応答して、赤用デジタルデータ信号ＶＤＲ、緑用デジタルデータ信号ＶＤＧ及び青用デジタルデータ信号ＶＤＢを記憶する。そして、各第１メモリ部４５に記憶された各デジタルデータ信号ＶＤＲ，ＶＤＧ，ＶＤＢは第２ラッチ回路１４ｃに出力される。
【００５１】
［第２ラッチ回路１４ｃ］
第２ラッチ回路１４ｃは、各第１メモリ部４５に対応した数の第２メモリ部４６を有している。各第２メモリ部４６は、３個のラッチ部４６Ｒ，４６Ｇ，４６Ｂと３個のＮチャネルＭＯＳトランジスタからなるスイッチＱＲ２，ＱＧ２，ＱＢ２を有している。スイッチＱＲ２，ＱＧ２，ＱＢ２は、そのゲートにラッチ転送信号ＬＡＴが入力されており、Ｈレベルのラッチ転送信号ＬＡＴが入力されるとオン状態となる。
【００５２】
ラッチ部４６Ｒは、２個のインバータ回路からなり、スイッチＱＲ２を介して前段のラッチ部４５Ｒが保持した赤用デジタルデータ信号ＶＤＲが入力されるようになっている。また、ラッチ部４６Ｇは、２個のインバータ回路からなり、スイッチＱＧ２を介して前段のラッチ部４５Ｇが保持した緑用デジタルデータ信号ＶＤＧが入力されるようになっている。同様に、ラッチ部４６Ｂは、２個のインバータ回路からなり、スイッチＱＢ２を介して前段のラッチ部４５Ｂが保持した青用デジタルデータ信号ＶＤＢが入力されるようになっている。
【００５３】
そして、第２メモリ部４６の各ラッチ部４６Ｒ，４６Ｇ，４６Ｂは、Ｈレベルのラッチ転送信号ＬＡＴに応答して、対応する第１メモリ部４５の各ラッチ部４６Ｒ，４６Ｇ，４６Ｂから赤用デジタルデータ信号ＶＤＲ、緑用デジタルデータ信号ＶＤＧ、青用デジタルデータ信号ＶＤＢをそれぞれ保持する。このＨレベルのラッチ転送信号ＬＡＴは、第２ラッチ回路１４ｃの全ての第２メモリ部４６に同時に出力される。従って、第１ラッチ回路１４ｂの全ての第１メモリ部４５に記憶された各デジタルデータ信号ＶＤＲ，ＶＤＧ，ＶＤＢは、一斉に対応する第２ラッチ回路１４ｃの第２メモリ部４６に記憶される。そして、第２ラッチ回路１４ｃの各第２メモリ部４６に記憶された各デジタルデータ信号ＶＤＲ，ＶＤＧ，ＶＤＢは、データ線Ｘ１〜Ｘ３ｍにデータ電流Ｉｄ１〜Ｉｄ３ｍとして出力される。
【００５４】
次に、上記構成における有機ＥＬ表示装置１の動作について説明する。まず、周辺駆動装置２が備えるＣＰＵ（中央処理装置）は、主記憶部５に記憶された画像データを読み出し、主記憶部５を用いて展開処理等の各種処理を行ってグラフィックコントローラ６に出力する。１フレーム分の画像データがグラフィックコントローラ６に入力されると、グラフィックコントローラ６は、各画素２０毎に第１〜第４サブフレームＳＦ１〜ＳＦ４及び補助サブフレームＳＦ５におけるデジタルデータ信号ＶＤＲ，ＶＤＧ，ＶＤＢを作成する
。
【００５５】
そして、１フレーム分の各画素２０の第１〜第４サブフレームＳＦ１〜ＳＦ４及び補助サブフレームＳＦ５におけるデジタルデータ信号ＶＤＲ，ＶＤＧ，ＶＤＢが作成されると、グラフィックコントローラ６は、ルックアップテーブル７に格納されたデータを読み出して、デジタルデータ信号ＶＤＲ，ＶＤＧ，ＶＤＢの転送順を入れ替える。また、グラフィックコントローラ６は、デジタルデータ信号ＶＤＲ，ＶＤＧ，ＶＤＢの転送順の入れ替えとともに、行選択ドライバアドレス信号ＡＹ０〜ＡＹｋ−１の入れ替えも行う。ここで、グラフィックコントローラ６は、走査線Ｙ１〜Ｙｎ毎の第１〜第４サブフレームＳＦ１〜ＳＦ４及び補助サブフレームＳＦ５の選択タイミングが不規則となるようにデジタルデータ信号ＶＤＲ，ＶＤＧ，ＶＤＢの転送順及び行選択ドライバアドレス信号ＡＹ０〜ＡＹｋ−１の入れ替えを行う。
【００５６】
以上の処理が終了すると、グラフィックコントローラ６は、入れ替えを行ったデジタルデータ信号ＶＤＲ，ＶＤＧ，ＶＤＢをＶＲＡＭ９に出力するとともに、入れ替えを行った行選択ドライバアドレス信号ＡＹ０〜ＡＹｋ−１を同期信号とともにタイミングコントローラ８に出力する。そして、デジタルデータ信号ＶＤＲ，ＶＤＧ，ＶＤＢは、図４に示すデータドライバスタートパルスＳＰＸ、データドライバクロック信号ＣＬＸ、及びデータドライバクロック反転信号ＣＢＸ並びにラッチ転送信号ＬＡＴとともにデータドライバ１４へ出力され、行選択ドライバアドレス信号ＡＹ０〜ＡＹｋ−１は、行選択ドライバ出力制御信号ＩＮＨＹ及び行選択ドライバラッチ転送信号ＬＡＴＹとともに行選択ドライバ１３へ出力されて表示パネル１１の表示が行われる。
【００５７】
図８は、本実施形態による有機ＥＬ装置の駆動方法を説明するための図であって、（ａ）は、従来の駆動方法を示す図であり、（ｂ）は本発明を適用した駆動方法を示す図である。図８（ａ）の左側縦方向沿って記されている番号（「１」〜「１０」）は走査線Ｙ１〜Ｙｎの番号（行番号）を表しており、横方向に時間を取ってある。行番号「１」の走査線を参照すると、１フレーム期間が４つのサブフレームＳＦ１〜ＳＦ４と１つの補助サブフレームＳＦ５とに分割されていることが分かる。
【００５８】
尚、図８（ａ）においては理解を容易にするため、サブフレームＳＦ１の１／３の時間を単位として時間方向に時間を区切って図示している。このため、例えば行番号「１」の走査線を参照すると、サブフレームＳＦ１については時間方向に３つのマスに区切られており、サブフレームＳＦ１の２倍の時間比に設定されたサブフレームＳＦ２については、時間方向に６つのマスに区切られていることが分かる。
【００５９】
図８（ａ）に示す通り、従来の駆動方法においては、まず行番号「１」の走査線、行番号「７」の走査線、及び行番号「３」の走査線の順で非順次選択駆動される。ここで、行番号「１」の走査線が駆動されたときにはサブフレームＳＦ１が選択され、行番号「７」の走査線が選択されたときにはサブフレームＳＦ４が選択され、行番号「３」の走査線が選択されたときには補助サブフレームＳＦ５が選択されている。
【００６０】
次に、行番号「１」の走査線、行番号「１０」の走査線、行番号「２」の走査線、行番号「８」の走査線、行番号「４」の走査線、及び行番号「２」の走査線の順で非順次選択駆動される。ここで、行番号「１」の走査線が駆動されたときにはサブフレームＳＦ２が選択され、行番号「１０」の走査線が駆動されたときにはサブフレームＳＦ３が選択され、先に行番号「２」の走査線が駆動されたときにはサブフレームＳＦ１が選択され、行番号「８」の走査線が駆動されたときにはサブフレームＳＦ４が選択され、行番号「４」の走査線が駆動されたときには補助サブフレームＳＦ５が選択され後に行番号「２」の走査線が駆動されたときにはサブフレームＳＦ２が選択される。以下、図８（ａ）に示す通りの非順次選択駆動が行われる。
【００６１】
以上の走査及びサブフレームの選択を行うと、図８（ａ）に示す通り、１フレーム内において、選択したサブフレームが時間方向及び走査線の並び方向（図８（ａ）中の縦方向）に規則性を有する。これによって、各画素２０に設けられた有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂの発光タイミングに規則性が生じて有機ＥＬ装置１に表示させる画像によってはちらつきが生じることがある。これに対し、本発明を適用した駆動方法では、走査線毎の第１〜第４サブフレームＳＦ１〜ＳＦ４及び補助サブフレームＳＦ５の選択タイミングが不規則となるようにデジタルデータ信号ＶＤＲ，ＶＤＧ，ＶＤＢの転送順及び行選択ドライバアドレス信号ＡＹ０〜ＡＹｋ−１の入れ替えを行っている。
【００６２】
図８（ｂ）においては、図８（ａ）と同様に、図左側縦方向沿って走査線Ｙ１〜Ｙｎの番号（行番号）を番号「１」〜「１０」として表している。尚、図８（ａ）中の走査線に相当するサブフレームの選択を行っている走査線の行番号を括弧書きで表している。図８（ｂ）においても、行番号「１」の走査線を参照すると、１フレーム期間が４つのサブフレームＳＦ１〜ＳＦ４と１つの補助サブフレームＳＦ５とに分割されていることが分かる。尚、図８（ｂ）においても、理解を容易にするため、サブフレームＳＦ１の１／３の時間を単位として時間方向に時間を区切って図示している。
【００６３】
図８（ｂ）に示す通り、本発明を適用した駆動方法においては、まず行番号「１」の走査線、行番号「５」の走査線、及び行番号「１０」の走査線の順で非順次選択駆動される。ここで、行番号「１」の走査線が駆動されたときにはサブフレームＳＦ１が選択され、行番号「５」の走査線が選択されたときにはサブフレームＳＦ４が選択され、行番号「１０」の走査線が選択されたときには補助サブフレームＳＦ５が選択されている。
【００６４】
次に、行番号「１」の走査線、行番号「９」の走査線、行番号「６」の走査線、行番号「８」の走査線、行番号「３」の走査線、及び行番号「６」の走査線の順で非順次選択駆動される。ここで、行番号「１」の走査線が駆動されたときにはサブフレームＳＦ２が選択され、行番号「９」の走査線が駆動されたときにはサブフレームＳＦ３が選択され、先に行番号「６」の走査線が駆動されたときにはサブフレームＳＦ１が選択され、行番号「８」の走査線が駆動されたときにはサブフレームＳＦ４が選択され、行番号「３」の走査線が駆動されたときには補助サブフレームＳＦ５が選択され後に行番号「６」の走査線が駆動されたときにはサブフレームＳＦ２が選択される。以下、図８（ｂ）に示す通りの非順次選択駆動が行われる。
【００６５】
図８（ｂ）を参照すると、走査線の選択順は変わっているもののサブフレームの選択順は変わってないことが分かる。つまり、本実施形態の駆動方法では、走査線の選択及びサブフレームの選択に関しては隣接する走査線におけるサブフレーム各々の選択タイミングが規則性を有しないように図８（ａ）の走査線の順番を入れ替える駆動と等価な駆動が行われている。以上の走査及びサブフレームの選択を行うと、図８（ｂ）に示す通り走査線毎の第１〜第４サブフレームＳＦ１〜ＳＦ４及び補助サブフレームＳＦ５の選択タイミングが不規則になっていることが分かる。このため、表示画像のちらつきを抑制することができ、この結果として良好な画像表示を行うことができる。
【００６６】
尚、以上説明した実施形態では、１フレーム内において走査線毎の第１〜第４サブフレームＳＦ１〜ＳＦ４及び補助サブフレームＳＦ５の選択タイミングが不規則となるようにデジタルデータ信号ＶＤＲ，ＶＤＧ，ＶＤＢの転送順及び行選択ドライバアドレス信号ＡＹ０〜ＡＹｋ−１の入れ替えを行う場合を例に挙げて説明したが、１フレーム内の一部のみについて入れ替えを行うようにしても良い。
【００６７】
本実施形態では、走査線の選択及びサブフレームの選択に関しては図８（ａ）の走査線の順番を入れ替える駆動と等価な駆動を行っているため、例えば画像の中央部のみについてちらつきを抑制するための駆動を行いその他の部分は従来の方法で駆動するといった柔軟な運用を容易に行うことができる。また、駆動方法を変更するには、ルックアップテーブル７に格納されたデータの内容を変更するだけで良いため、装置構成の複雑化及びコスト上昇をさほど招かずにちらつきを抑制することができる。また、テーブルの内容を変更するだけで走査線の非順次選択の仕方を変えることができるため、装置構成の大幅な変更を招くこともない。
【００６８】
更に、前のフレームの状態に応じて次のフレームについて本実施形態の駆動方法を適用するか否かを制御するようにしても良い。かかる駆動を行うことにより、例えば静止画を表示するときにちらつきが生ずる可能性が大きい場合には本発明による非順次選択駆動を行い、動画を表示するときにちらつきが生ずる可能性が大きい場合には従来の非順次選択駆動を行うといった柔軟な運用を行うことができる。
【００６９】
尚、上記実施形態では、１６階調の階調表示を行う場合を例に挙げて説明したが、３２階調、１２８階調、２５６階調等の階調表示を行う場合にも本発明を適用することができる。また、上記実施形態では、電気光学素子として有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂについて具体化したが、無機エレクトロルミネッセンス素子に具体化してもよい。つまり、無機エレクトロルミネッセンス素子からなる無機エレクトロルミネッセンス表示装置に応用してもよい。更に、上記実施形態では、有機ＥＬ素子を用いた例について説明したが、本発明はこれに限定されるものではなく、液晶素子、デジタルマイクロミラーデバイス（ＤＭＤ）ＦＥＤ（Field Emission Display）やＳＥＤ（Surface-Conductive Electron-Emitter Display）等にも適用可能である。
【００７０】
〔電子機器〕
次に、本発明の電子機器について説明する。本発明の電子機器は、上述したＥＬ表示装置１を表示部として備えるものであり、具体的には図９に示すものが挙げられる。図９は、本発明の電子機器の例を示す図である。図９（ａ）は、携帯電話の一例を示した斜視図である。図９（ａ）において、携帯電話１０００は、上述したＥＬ表示装置１を用いた表示部１００１を備える。図９（ｂ）は、腕時計型電子機器の一例を示した斜視図である。図９（ｂ）において、時計１１００は、上述したＥＬ表示装置１を用いた表示部１１０１を備える。図９（ｃ）は、ワープロ、パソコン等の携帯型情報処理装置の一例を示した斜視図である。図９（ｃ）において、情報処理装置１２００は、キーボードなどの入力部１２０２、上述したＥＬ表示装置１を用いた表示部１２０６、情報処理装置本体（筐体）１２０４を備える。図９（ａ）〜（ｃ）に示すそれぞれの電子機器は、上述したＥＬ表示装置１を有した表示部１００１，１１０１，１２０６を備えているので、表示部を構成するＥＬ表示装置の発光素子の長寿命化が図られたものとなる。
【００７１】
尚、本実施形態の有機ＥＬ装置１は、上記の電子機器以外に、ビューワ、ゲーム機等の携帯情報端末、電子書籍、電子ペーパ等種々の電子機器に適応できる。また、有機ＥＬ装置１は、ビデオカメラ、デジタルカメラ、カーナビゲーション、カーステレオ、運転操作パネル、パーソナルコンピュータ、プリンタ、スキャナ、テレビ、ビデオプレーヤー等種々の電子機器にも適応できる。
【図面の簡単な説明】
【００７２】
【図１】本発明の一実施形態による有機ＥＬ装置の電気的構成を示すブロック図である。
【図２】表示パネル部３の構成を示すブロック図である。
【図３】表示パネル１１の左上隅に位置する画素２０の構成を示す回路図である。
【図４】周辺駆動装置２から表示パネル部３に出力される各信号のタイミングチャートである。
【図５】サブフレームの概念を説明するための図である。
【図６】行選択ドライバ１３の構成を示す回路図である。
【図７】データドライバ１４の構成を示す回路図である。
【図８】本実施形態による有機ＥＬ装置の駆動方法を説明するための図である。
【図９】本発明の電子機器の例を示す図である。
【符号の説明】
【００７３】
１……有機ＥＬ装置
２……周辺駆動装置（駆動装置）
７……ルックアップテーブル（テーブル）
２５Ｒ，２５Ｇ，２５Ｂ……有機ＥＬ素子（発光素子）
ＳＦ１〜ＳＦ４……サブフレーム
ＳＦ５……補助サブフレーム
Ｘ１〜Ｘ３ｍ……データ線
Ｙ１〜Ｙｎ……走査線
【特許請求の範囲】
【請求項１】
複数の走査線と、当該走査線に対して直交する方向に延びる複数のデータ線と、前記走査線と前記データ線との交点に対応して配設された発光素子と、前記データ線に供給する画像信号により表現される階調数に応じて１フレームを複数のサブフレームに分割し、当該サブフレームを単位として前記発光素子の発光を制御するとともに、前記走査線を非順次選択駆動する駆動装置とを備える有機ＥＬ装置において、
前記駆動装置は、前記走査線毎の前記サブフレーム各々の選択タイミングが不規則となるように前記走査線を非順次選択駆動することを特徴とする有機ＥＬ装置。
【請求項２】
前記駆動装置は、前記走査線毎の前記サブフレーム各々の選択タイミングが１フレーム内の少なくとも一部において不規則となるように前記走査線を非順次選択駆動することを特徴とする請求項１記載の有機ＥＬ装置。
【請求項３】
前記駆動装置は、前記走査線毎の前記サブフレーム各々の選択タイミングを不規則にするテーブルを備え、当該テーブルの内容に従って前記走査線を非順次選択駆動することを特徴とする請求項１又は請求項２記載の有機ＥＬ装置。
【請求項４】
前記駆動装置は、前のフレームの状態に応じて次のフレームについて前記非順次選択駆動を行うか否かを制御することを特徴とする請求項１から請求項３の何れか一項に記載の有機ＥＬ装置。
【請求項５】
前記駆動装置は、隣接する走査線における前記サブフレーム各々の選択タイミングが規則性を有しないように前記非順次選択駆動を行うことを特徴とする請求項１から請求項４の何れか一項に記載の有機ＥＬ装置。
【請求項６】
複数の走査線と、当該走査線に対して直交する方向に延びる複数のデータ線と、前記走査線と前記データ線との交点に対応して配設された発光素子とを備える有機ＥＬ装置の駆動方法であって、
前記データ線に供給する画像信号により表現される階調数に応じて１フレームを複数のサブフレームに分割し、当該サブフレームを単位として前記発光素子の発光を制御するとともに、前記走査線毎の前記サブフレーム各々の選択タイミングが不規則となるように前記走査線を非順次選択駆動することを特徴とする有機ＥＬ装置の駆動方法。
【請求項７】
前記走査線の非順次選択駆動は、前記走査線毎の前記サブフレーム各々の選択タイミングが１フレーム内の少なくとも一部において不規則となるように行われることを特徴とする請求項６記載の有機ＥＬ装置の駆動方法。
【請求項８】
前記走査線の非順次選択駆動は、前記走査線毎の前記サブフレーム各々の選択タイミングを不規則にするテーブルの内容に従って行われることを特徴とする請求項６又は請求項７記載の有機ＥＬ装置の駆動方法。
【請求項９】
前記走査線の非順次選択駆動は、前のフレームの状態に応じて行われることを特徴とする請求項６から請求項８の何れか一項に記載の有機ＥＬ装置の駆動方法。
【請求項１０】
前記走査線の非順次選択駆動は、隣接する走査線における前記サブフレーム各々の選択タイミングが規則性を有しないように行われることを特徴とする請求項６から請求項９の何れか一項に記載の有機ＥＬ装置の駆動方法。
【請求項１１】
請求項１から請求項５の何れか一項に記載の有機ＥＬ装置を備えたことを特徴とする電子機器。
【請求項１】
複数の走査線と、当該走査線に対して直交する方向に延びる複数のデータ線と、前記走査線と前記データ線との交点に対応して配設された発光素子と、前記データ線に供給する画像信号により表現される階調数に応じて１フレームを複数のサブフレームに分割し、当該サブフレームを単位として前記発光素子の発光を制御するとともに、前記走査線を非順次選択駆動する駆動装置とを備える有機ＥＬ装置において、
前記駆動装置は、前記走査線毎の前記サブフレーム各々の選択タイミングが不規則となるように前記走査線を非順次選択駆動することを特徴とする有機ＥＬ装置。
【請求項２】
前記駆動装置は、前記走査線毎の前記サブフレーム各々の選択タイミングが１フレーム内の少なくとも一部において不規則となるように前記走査線を非順次選択駆動することを特徴とする請求項１記載の有機ＥＬ装置。
【請求項３】
前記駆動装置は、前記走査線毎の前記サブフレーム各々の選択タイミングを不規則にするテーブルを備え、当該テーブルの内容に従って前記走査線を非順次選択駆動することを特徴とする請求項１又は請求項２記載の有機ＥＬ装置。
【請求項４】
前記駆動装置は、前のフレームの状態に応じて次のフレームについて前記非順次選択駆動を行うか否かを制御することを特徴とする請求項１から請求項３の何れか一項に記載の有機ＥＬ装置。
【請求項５】
前記駆動装置は、隣接する走査線における前記サブフレーム各々の選択タイミングが規則性を有しないように前記非順次選択駆動を行うことを特徴とする請求項１から請求項４の何れか一項に記載の有機ＥＬ装置。
【請求項６】
複数の走査線と、当該走査線に対して直交する方向に延びる複数のデータ線と、前記走査線と前記データ線との交点に対応して配設された発光素子とを備える有機ＥＬ装置の駆動方法であって、
前記データ線に供給する画像信号により表現される階調数に応じて１フレームを複数のサブフレームに分割し、当該サブフレームを単位として前記発光素子の発光を制御するとともに、前記走査線毎の前記サブフレーム各々の選択タイミングが不規則となるように前記走査線を非順次選択駆動することを特徴とする有機ＥＬ装置の駆動方法。
【請求項７】
前記走査線の非順次選択駆動は、前記走査線毎の前記サブフレーム各々の選択タイミングが１フレーム内の少なくとも一部において不規則となるように行われることを特徴とする請求項６記載の有機ＥＬ装置の駆動方法。
【請求項８】
前記走査線の非順次選択駆動は、前記走査線毎の前記サブフレーム各々の選択タイミングを不規則にするテーブルの内容に従って行われることを特徴とする請求項６又は請求項７記載の有機ＥＬ装置の駆動方法。
【請求項９】
前記走査線の非順次選択駆動は、前のフレームの状態に応じて行われることを特徴とする請求項６から請求項８の何れか一項に記載の有機ＥＬ装置の駆動方法。
【請求項１０】
前記走査線の非順次選択駆動は、隣接する走査線における前記サブフレーム各々の選択タイミングが規則性を有しないように行われることを特徴とする請求項６から請求項９の何れか一項に記載の有機ＥＬ装置の駆動方法。
【請求項１１】
請求項１から請求項５の何れか一項に記載の有機ＥＬ装置を備えたことを特徴とする電子機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２００６−２５１３１５（Ｐ２００６−２５１３１５Ａ）
【公開日】平成１８年９月２１日（２００６．９．２１）
【国際特許分類】
【出願番号】特願２００５−６７１８７（Ｐ２００５−６７１８７）
【出願日】平成１７年３月１０日（２００５．３．１０）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成１８年９月２１日（２００６．９．２１）
【国際特許分類】
【出願日】平成１７年３月１０日（２００５．３．１０）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]