歪制御機能付き増幅装置
【課題】歪補償後の相互変調歪のばらつきを吸収でき、効率を限界まで引き出すことができる歪制御機能付き増幅装置を提供する。
【解決手段】キャリア増幅回路及びピーク増幅回路を備えたドハティ増幅器20とプリディストーション歪補償回路100とを組み合わせて高効率の増幅装置を構成すると共に、前記ピーク増幅回路の増幅素子にゲート端子を設け、プリディストーション歪補償回路100の制御部117から出力される信号をD/A変換器116によりアナログ信号に変換して前記ゲート端子にゲート制御電圧として供給し、歪補償後の相互変調歪が目標値になるように前記ゲート電圧を変化させて歪のばらつきを吸収する。
【解決手段】キャリア増幅回路及びピーク増幅回路を備えたドハティ増幅器20とプリディストーション歪補償回路100とを組み合わせて高効率の増幅装置を構成すると共に、前記ピーク増幅回路の増幅素子にゲート端子を設け、プリディストーション歪補償回路100の制御部117から出力される信号をD/A変換器116によりアナログ信号に変換して前記ゲート端子にゲート制御電圧として供給し、歪補償後の相互変調歪が目標値になるように前記ゲート電圧を変化させて歪のばらつきを吸収する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、携帯電話システム等の基地局において用いられる増幅装置に係り、特にドハティ増幅器(Doherty増幅器)の歪補償後の相互変調歪を一定にする歪制御機能付き増幅装置に関する。
【背景技術】
【0002】
従来、CDMA信号やマルチキャリア信号を電力増幅する場合、共通増幅器に歪補償手段を付加し、共通増幅器の動作範囲を飽和領域付近まで広げることで低消費電力化を図っていた。歪補償手段として、フィードフォワード歪補償やプリディストーション歪補償などがあるが、歪補償だけでは低消費電力化に限界が近づいている。そのため近年、高効率増幅器としてドハティ増幅器が注目されている。
【0003】
ここで、従来のプリディストーション歪補償を行なった電力増幅装置について、図11に示すブロック図を参照して説明する。
【0004】
図11において、102は非線形歪を補償するプリディストータで、入力端子101から入力される信号の歪補償を行ない、D/A変換器103へ出力する。このD/A変換器103は、クロック信号CLK1に同期してデジタル信号をアナログ信号に変換し、直交変調器104へ出力する。この直交変調器104は、発信器105からの信号によって入力信号を直交変調する。上記直交変調器104で変調された信号は、電力増幅器106で増幅され、出力端子107から出力される。
【0005】
又、電力増幅器106の出力信号の一部は、方向性結合器108を介して取り出され、ミキサ109に入力される。ミキサ109は、方向性結合器108により取り出された信号を発信器110からの発信周波数に基づいてIF周波数にダウンコンバートし、A/D変換器111へ出力する。A/D変換器111は、IF信号をクロック信号CLK2に同期してデジタル信号に変換し、歪検出部112へ出力する。歪検出部112は、高速フーリエ変換回路(FFT:Fast Fourier Transform)113及びIM(intermodulation:相互変調)演算回路114からなり、上記電力増幅器106から出力される信号の歪値を求め、制御部115へ出力する。制御部115は、歪検出部112で検出された歪値が小さくなるようにプリディストータ102を適応的に制御する。
【0006】
上記の構成において、電力増幅器106から出力される信号の一部が方向性結合器108を介して取り出され、ミキサ109によりIF周波数にダウンコンバートされた後、A/D変換器111でデジタル信号に変換されて歪検出部112へ送られる。歪検出部112は、高速フーリエ変換回路113でIF信号のスペクトラムを求め、次いでIM演算回路114にて変調信号のキャリア数とその離調周波数から計算されるIM3(3次の相互変調歪)、IM5(5次の相互変調歪)の周波数における電力値を歪値とする。制御部115は、歪検出部112で検出された歪値が小さくなるようにプリディストータ102を適応的に制御する。そして、プリディストータ102で歪補償された信号がD/A変換器103でアナログ信号に変換された後、直交変調器104で直交変調され、電力増幅器106で増幅されて出力端子107から出力される。
【0007】
次に、上記プリディストータ102の構成を図12に示すブロック図を参照して説明する。
【0008】
電力増幅器106の非線形特性が相互変調歪として現れるのは、奇数次歪であるため、電力増幅器106の非線形の逆特性を付加するプリディストータ102は、[式1]で近似できる。
【0009】
[式1]
y=α*x3+β*x5+γ*x7
ここで、x、yはプリディストータ102の入力信号及び出力信号で複素数である。制御部115は、歪検出部112で得られた歪値が小さくなるように摂動法を用いて、α、β、γの値を制御する。また、α、β、γは複素数で、
[式2]
α=A3*exp(j*φ3)
β=A5*exp(j*φ5)
γ=A7*exp(j*φ7)
と表され、αはA3とφ3で、βはA5とφ5で、γはA7とφ7で決まる。これらの係数をφ3→A3→φ5→A5→φ7→A7→φ3…という順番で変化させ、歪値が小さくなるようにα、β、γの値を更新する。
【0010】
上記のようにプリディストータ102は、上記[式1]で近似できるので、図12のように構成される。すなわち、入力端子101に入力される信号xに対し、「α*x3」の演算を行なう第1の演算系120、「β*x5」の演算を行なう第2の演算系130、「γ*x7」の演算を行なう第3の演算系140を設け、上記第1、第2、第3の演算系120、130、140の演算結果と入力信号xとを加算器150で加算し、その加算結果yを出力端子151から出力する。
【0011】
第1の演算系120は、入力信号xと定数器121の出力|x|2を乗算する乗算器122、及びこの乗算器122の出力と係数αとを乗算する乗算器123により構成される。
【0012】
第2の演算系130は、入力信号xと定数器131の出力|x|4を乗算する乗算器132、及びこの乗算器132の出力と係数βとを乗算する乗算器133により構成される。
【0013】
第3の演算系140は、入力信号xと定数器141の出力|x|6を乗算する乗算器142、及びこの乗算器142の出力と係数γとを乗算する乗算器143により構成される。
【0014】
次に、上記制御部115の詳細な動作を図13のフローチャートを参照して説明する。
【0015】
先ず、更新対象係数、設定回数、前回の歪値等について初期設定を行なう(ステップA1)。例えば更新する対象の係数Kをφ3に設定し、歪検出部112で計算された歪値を、前回の歪値と比較する(ステップA2)。歪値が前回の値より小さくなっていれば、更に同じ方向に係数を更新し、すなわち、「K=K+Step」の処理により係数を更新し(ステップA4)、歪値が大きくなっていれば「Step=Step * (−1)」の処理により更新方向を反転させ(ステップA3)、その後、ステップA4に進んで係数の更新を行なう。次に同じ係数φ3を連続して何回更新したかをカウントし(ステップA5)、検出した歪値を保存する(ステップA6)。この保存した歪値は、次回の歪値比較で用いる。
【0016】
次に、更新回数と予め設定した設定回数を比較し(ステップA7)、更新回数が設定回数以下であればステップA2に戻ってφ3の係数更新を繰り返す。また、更新回数が設定回数を超えると、更新対象係数を変更する(ステップA8)。つまり、係数Kをφ3からA3に変更し、更新回数をクリアする(ステップA9)。その後、ステップA2に戻り、上記の動作を繰り返して実行する。制御部115は、このような制御の流れで歪値が小さくなるようにプリディストータ102の係数を制御する。
【0017】
上記のような摂動法によって電力増幅器106における非線形の逆特性を、べき級数を用いたプリディストータ102で近似することにより、歪補償が可能となる。
【0018】
しかし、上記プリディストーション歪補償を行なった増幅器は、上記したように歪補償だけでは低消費電力化に限界が近づいており、そのため近年、高効率増幅器としてドハティ増幅器が注目されている。
【0019】
図14は、従来のドハティ増幅器の構成を示すブロック図である。
入力端子1に入力された信号は、分配器2で分配され、その一方の信号はキャリア増幅回路4に入力される。キャリア増幅回路4は、増幅素子42と、この増幅素子42の入力側と整合を取る入力整合回路41と、増幅素子42の出力側と整合を取る出力整合回路43から構成されている。キャリア増幅回路4の出力は、λ/4変成器61でインピーダンス変換される。
【0020】
上記分配器2で分配されたもう一方の信号は、移相器3で位相が90度遅延されてピーク増幅回路5に入力される。ピーク増幅回路5はキャリア増幅回路4と同様に、入力整合回路51と、増幅素子52と、出力整合回路53から構成されている。λ/4変成器61及びピーク増幅回路5の出力はノード(合成点)62において合成される。λ/4変成器61とノード62とを合わせて、ドハティ合成部6と呼ぶ。合成された信号は、出力負荷Z0に整合するため、λ/4変成器7でインピーダンス変換され、出力端子8を介して負荷9に供給される。
【0021】
キャリア増幅回路4とピーク増幅回路5は、増幅素子42がAB級にバイアスされ、増幅素子52がB又はC級にバイアスされている点で異なる。そのため、増幅素子52が動作する入力までは増幅素子42は単独で動作し、増幅素子42が飽和領域に入り、増幅素子42の線形性が崩れ始めると、増幅素子52が動作し始め、増幅素子52の出力が負荷9に供給され、増幅素子42とともに負荷9を駆動する。このとき出力整合回路43の負荷線は、高い抵抗から低い抵抗へ移動するが、増幅素子42は飽和領域にあるので効率は良い。入力端子1からの入力が更に増加すると、ピーク増幅回路5の増幅素子52も飽和し始めるが、増幅素子42、52ともに飽和しているので、このときも効率は良い。
【0022】
また、本発明に関連する公知技術として、ドハティ増幅器において、ピーク増幅器における増幅素子のバイアスを制御し、あるいはキャリア増幅器及びピーク増幅器における両増幅素子のバイアスを制御し、歪の発生を低減するようにした歪制御機能付き増幅器が考えられている(例えば、特許文献1〜3参照。)。
【特許文献1】特開2005−117599号公報
【特許文献2】特開2002−50933号公報
【特許文献3】特表2005−516524号公報
【発明の開示】
【発明が解決しようとする課題】
【0023】
上記したように従来のフィードフォワード歪補償やプリディストーション歪補償を備えた増幅装置では、歪を補償しきれない状態になるという問題や、歪補償後の相互変調歪にばらつきがあり、それを補うためにマージンを大きくとると効率が劣化し、結果的に効率を限界まで引き出せない状態になる。
【0024】
また、従来のドハティ増幅器は、効率を良好にすればするほど、AM−AM(入力振幅レベル対出力振幅レベル)変換特性及びAM−PM(入力振幅レベル対出力位相回転量)変換特性が劣化し、また、歪制御機能付き増幅器においても歪の低減が十分でなく、効率を限界まで引き出すことができないという問題がある。
【0025】
本発明は上記の課題を解決するためになされたもので、AM−AM変換特性及びAM−PM変換特性を良好に保つと共に歪補償後の相互変調歪にばらつきを吸収でき、効率を限界まで引き出すことができる歪制御機能付き増幅装置を提供することを目的とする。
【課題を解決するための手段】
【0026】
本発明の歪制御機能付き増幅装置は、AB級で動作する増幅素子を備えたキャリア増幅回路と、制御端子から入力される制御信号により増幅動作が制御される増幅素子を備えたピーク増幅回路と、前記キャリア増幅回路及びピーク増幅回路で増幅された信号を合成して出力する合成手段とからなるドハティ増幅器と、
前記ドハティ増幅器の非線形歪を補償するプリディストータと、前記ドハティ増幅器の出力信号に含まれる相互変調歪を検出する歪検出部と、前記歪検出部で検出された歪値が小さくなるように前記プリディストータを制御すると共に、前記歪検出部で検出された相互変調歪が目標値になるように前記ピーク増幅回路内の増幅素子を制御する制御部とからなるプリディストーション歪補償回路とを具備することを特徴とする。
【発明の効果】
【0027】
本発明によれば、ドハティ増幅器における相互変調歪を目標の相互変調歪に収束させることが可能になり、相互変調歪のばらつきを吸収でき、且つ相互変調歪の目標値を適切な値に設定することで効率を限界まで引き出すことが可能となる。
【発明を実施するための最良の形態】
【0028】
以下、図面を参照して本発明の一実施形態を説明する。
図1は本発明の一実施形態に係る歪制御機能付き増幅装置の構成を示すブロック図であり、プリディストーション歪補償回路100とドハティ増幅器20を組み合わせて構成したものである。図2はドハティ増幅器20の詳細な構成を示すブロック図である。
【0029】
図1に示すように、プリディストーション歪補償回路100の入力端子101には、信号が入力される。この入力信号は、プリディストータ102で非線形歪が補償され、D/A変換器103へ送られる。上記プリディストータ102は、上記図12に示したものと同様に構成される。上記D/A変換器103は、クロック信号CLK1に同期してデジタル信号をアナログ信号に変換し、直交変調器104へ出力する。この直交変調器104は、発信器105からの信号によって入力信号を直交変調する。上記直交変調器104で変調された信号は、ドハティ増幅器20で増幅され、出力端子107から出力される。
【0030】
又、ドハティ増幅器20の出力信号の一部は、方向性結合器108を介して取り出され、ミキサ109に入力される。ミキサ109は、方向性結合器108から取り出された信号を発信器110からの発信周波数に基づいてIF周波数にダウンコンバートする。ミキサ109でダウンコンバートされたIF信号は、A/D変換器111でデジタル信号に変換されて歪検出部112へ送られる。この歪検出部112は、高速フーリエ変換回路(FFT)113及びIM演算回路114からなり、上記電力増幅器106から出力される信号の歪値を求め、制御部117へ出力する。制御部117は、歪検出部112で検出された歪値が小さくなるようにプリディストータ102を適応的に制御すると共に、歪検出部112で検出された相互変調歪が目標値になるようにドハティ増幅器20を制御する。この場合、制御部117から出力されるドハティ増幅器20に対する制御信号は、D/A変換器116によりアナログ信号に変換されてドハティ増幅器20へ送られ、図2に示すようにピーク増幅回路5内の増幅素子52のゲート端子11に入力される。
【0031】
上記ドハティ増幅器20は、図2に示すように構成される。
ドハティ増幅器20の入力端子1には、図1に示した直交変調器104で変調された信号が入力端子1に入力される。この入力端子1に入力された信号は、分配器2で分配され、その一方の信号はキャリア増幅回路4に入力される。キャリア増幅回路4は、増幅素子42と、この増幅素子42の入力側と整合を取る入力整合回路41と、増幅素子42の出力側と整合を取る出力整合回路43から構成されている。キャリア増幅回路4の出力は、λ/4変成器61でインピーダンス変換される。
【0032】
上記分配器2で分配されたもう一方の信号は、移相器3で位相が90度遅延されてピーク増幅回路5に入力される。ピーク増幅回路5は、増幅素子52と、この増幅素子52の入力側と整合を取る入力整合回路51と、増幅素子52の出力側と整合を取る出力整合回路53から構成される。上記増幅素子52は、制御端子であるゲート端子11を備え、このゲート端子11に上記図1に示したD/A変換器116から出力されるゲート電圧が入力される。上記増幅素子42、52としては、通常、LD−MOS(Lateral Diffused MOS)、GaAs−FET、HEMT、HBT等の半導体デバイスが用いられる。なお、増幅素子52としてFETを用いた場合は、ゲート電圧により動作が制御されるが、増幅素子52としてトランジスタを用いた場合はベース電圧により動作が制御される。
【0033】
そして、上記λ/4変成器61及びピーク増幅回路5の出力は、ノード62において合成される。上記λ/4変成器61及びノード62によりドハティ合成部6を構成している。ノード62で合成された信号は、出力負荷Z0に整合するため、λ/4変成器7でインピーダンス変換され、出力端子8を介して図1に示した出力端子107へ送られる。
【0034】
上記の構成において、ドハティ増幅器20から出力される信号の一部が方向性結合器108を介して取り出され、ミキサ109によりIF周波数にダウンコンバートされた後、A/D変換器111でデジタル信号に変換されて歪検出部112へ送られる。歪検出部112は、高速フーリエ変換回路113でIF信号のスペクトラムを求め、次いでIM演算回路114にて変調信号のキャリア数とその離調周波数から計算されるIM3(3次の相互変調歪)、IM5(5次の相互変調歪)の周波数における電力値を歪値とする。制御部117は、歪検出部112で検出された歪値が小さくなるようにプリディストータ102を適応的に制御すると共に、歪検出部112で検出された相互変調歪が目標値になるようにD/A変換器116を介してドハティ増幅器20内のピーク増幅回路5を制御する。
【0035】
上記プリディストータ102で歪補償された信号は、D/A変換器103でアナログ信号に変換された後、直交変調器104で直交変調され、ドハティ増幅器20へ送られて増幅される。このときドハティ増幅器20は、制御部117からD/A変換器116を介してゲート端子11に与えられるゲート電圧によってピーク増幅回路5における増幅素子52のゲートが制御され、相互変調歪の発生が抑制される。そして、上記ドハティ増幅器20で増幅された信号が出力端子107から出力される。
【0036】
次に、上記図1における制御部117の動作を図3に示すフローチャートを参照して説明する。
【0037】
先ず、更新対象係数、設定回数、前回の歪値を設定すると共に、ピーク増幅回路5の増幅素子52のゲート電圧VgをBに設定する等の初期設定を行なう(ステップB1)。例えば、更新する対象の係数Kをφ3に設定し、歪検出部112で計算された歪値を、前回の歪値と比較する(ステップB2)。歪値が前回の値より小さくなっていれば、更に同じ方向に係数を更新し、すなわち、「K=K+Step」の処理により係数を更新し(ステップB4)、歪値が大きくなっていれば「Step=Step * (−1)」の処理により更新方向を反転させ(ステップB3)、その後、ステップB4に進んで係数の更新を行なう。次に同じ係数φ3を連続して何回更新したかをカウントし(ステップB5)、検出した歪値を保存する(ステップB6)。この保存した歪値は、次回の歪値比較で用いる。
【0038】
次に、更新回数と予め設定した設定回数を比較し(ステップB7)、更新回数が設定回数以下であればステップB2に戻ってφ3の係数更新を繰り返す。また、更新回数が設定回数を超えると、更新対象係数を変更する(ステップB8)。つまり、係数Kをφ3からA3に変更し、更新回数をクリアする(ステップB9)。
【0039】
次に、歪が収束(安定)したかどうかを判定し(ステップB10)、上記ステップB2〜B9の作業を継続させるかどうかを判断する。歪が収束しない場合はステップB2に戻ってステップB2〜B10の処理を繰り返して実行する。
【0040】
上記ステップB10で歪が収束したと判定された場合は、現状の歪値と目標の歪値を比較する(ステップB11)。すなわち、
a:目標の歪値=現在の歪値
b:目標の歪値<現在の歪値
c:目標の歪値>現在の歪値
の何れであるかを判定する。
【0041】
判定の結果、現状の歪値と目標の歪値が同等(a)であれば、ピーク増幅回路5内の増幅素子52のゲート電圧を「Vg=Vg」とし(ステップB12)、現状の歪値が目標の歪値以上(b)のときはピーク増幅回路5内の増幅素子52のゲート電圧を「Vg=Vg+Vステップ(変化させる電圧のステップ幅)」に変更し(ステップB13)、また、現状の歪値が目標の歪値以下(c)のときはピーク増幅回路5内の増幅素子52のゲート電圧Vgを「Vg=Vg−Vステップ」と変更する(ステップB14)。その後、ステップB2に戻って処理を継続する。また、このゲート電圧Vgの変化幅(ピーク増幅回路5の動作点の範囲)は、下限をA、上限をCとする。
【0042】
この様にすることにより自動的に規定値の歪以下にすることができるので、調整が容易となる。また、増幅素子52のゲート電圧Vgを手動で変えても良い。
【0043】
図4〜図6は、図1に示したピーク増幅回路5における増幅素子52のゲート電圧Vgを変化させた場合の歪補償特性であり、図4ははゲート電圧VgをAとした場合の3次相互変調歪特性、図5はゲート電圧VgをBとした場合の3次相互変調歪特性、図6はゲート電圧VgをCとした場合の3次相互変調歪特性である。
【0044】
図4〜図6は、横軸に周波数をとり、縦軸に信号レベルをとって示した。図中のaは歪補償前の特性、bは歪補償後の特性である。
【0045】
上記歪制御機能付き増幅装置は、図4に示すようにゲート電圧VgをAとすると効率40%・3次相互変調歪(歪補償後)−40dBc、図5に示すようにゲート電圧VgをBとすると効率30%・3次相互変調歪(歪補償後)−45dBc、図6に示すようにゲート電圧VgをCとすると効率20%・3次相互変調歪(歪補償後)−50dBcが得られた。このように効率と歪補償後の相互変調歪はトレードオフの関係であり、相互変調歪(歪補償後)の目標値を適切な値(設計値)に設定することで効率を限界まで引き出すことが可能である。
【0046】
以上の説明から明らかなように、増幅素子52のゲート電圧Vgを調整することによって目標とする相互変調歪値とすることができる。例えば目標の相互変調歪値を−45dBcと決めた場合、ゲート電圧はBに設定する。但し、増幅器の仕様によっては、3次相互変調歪値が−40dBcで良い場合もあり、その時はゲート電圧をAに設定する。従って、目標の相互変調歪になるように、ゲート電圧Vgを変化させることで歪補償後の相互変調歪をコントロールすることができる。すなわち、現状の相互変調歪(歪補償後)を目標の相互変調歪(歪補償後)に収束させることが可能になり、相互変調歪(歪補償後)のばらつきを吸収できる。
【0047】
一例として、上記歪制御機能付き増幅装置のAM−PM変換特性について説明する。図7(a)〜(d)は、ピーク増幅回路5の増幅素子52に供給するゲート電圧Vgを変化させた場合のAM−PM変換特性で、(a)はゲート電圧Vg=Aとした場合、(b)はゲート電圧Vg=Bとした場合、(c)はゲート電圧Vg=Cとした場合、(d)はゲート電圧Vgをキャリア増幅回路4の増幅素子42のゲート電圧Vgと等しくした場合の特性である。なお、上記図7のAM−PM変換特性は、横軸に入力をとり、縦軸に位相(°)をとって示した。
【0048】
上記のように増幅素子52に供給するゲート電圧Vgを上げていくとAB級の2合成のAM−PM変換特性に近づいていき最終的にAB級と同等の性能になる。このためドハティ増幅器をAB級の2合成回路としても使用でき、従来のAB級2合成回路をドハティ回路で置き換えることが可能である。
【0049】
なお、上記実施形態におけるプリディストーション歪補償回路100は、一例を示したものであり、他の構成であっても良い。
また、ドハティ増幅器20も一例を示したもので、他の構成であっても良い。
上記ドハティ増幅器20の他の構成例について以下に説明する。
(第1構成例)
図8は、ドハティ増幅器20の第1構成例を示すブロック図である。このドハティ増幅器20は、図2におけるλ/4変成器61を任意の電気長の伝送線路からなるインピーダンス変換器64に置き換えると共に移相器3を移相器31に置き換えたもので、その他の構成は定数等の違いはあるものの基本的に同じである。
【0050】
インピーダンス変換器64は、長さl=0〜λ/2或いは以上の電気長を有する伝送線路により構成される。
移相器31は、原理的にはインピーダンス変換器64に相当する遅延を発生する伝送線路である。移相器31は合成を同相で行なうためのものであり、キャリア増幅回路4とピーク増幅回路5の位相差も吸収しなければならないので、インピーダンス変換器64の遅延と異なることもある。その他の構成は、定数等の違いはあるものの図2に示した増幅器と基本的に同じである。
【0051】
上記の構成によれば、インピーダンス変換器64を構成する伝送線路の長さを調整することにより、増幅素子の種類などに依存することなく回路のインピーダンスを最適値に設定でき、増幅装置の性能を向上することができる。
【0052】
(第2構成例)
図9は、ドハティ増幅器20の第2構成例を示すブロック図である。この第2構成例は、図8に示したドハティ増幅器20において、ピーク増幅回路5とノード62との間にインピーダンス変換器65を設けると共に、移相器31を移相器33に置き換えたもので、その他の構成は基本的に同じである。
【0053】
上記ノード62は、出力整合回路43及び53からの出力信号をインピーダンス変換器64とインピーダンス変換器65を介して結合する。インピーダンス変換器65は、例えばインピーダンス変換器64と同様の任意長の伝送線路からなり、入力信号のレベルが低く増幅素子52が動作していないときキャリア増幅回路4の信号が流れないように、出力整合回路53の出力インピーダンスを、より大きなインピーダンスに変換する。
【0054】
移相器33は、インピーダンス変換器65と同じ位相回転(遅延)を発生するもので、インピーダンス変換器64の影響やキャリア増幅回路4とピーク増幅回路5の位相が異なったときに位相調整を行なう。
【0055】
上記のようにインピーダンス変換器65を設けることにより、ノード62側からピーク増幅回路5をみたインピーダンスをより大きな値とすることができ、入力信号のレベルが小さくて出力整合回路53の出力インピーダンスが十分大きくならないような場合であっても、キャリア増幅回路4の損失を抑えて高効率な増幅器を構成することができる。
【0056】
(第3構成例)
図10(a)、(b)は、ドハティ増幅器20の第3構成例を示すブロック図である。この第3構成例は、図9に示したドハティ増幅器20において、移相器33、インピーダンス変換器64、65に代えて移相器34、インピーダンス変換器66、67を使用したもので、その他の構成は基本的に同じである。
【0057】
上記移相器34、インピーダンス変換器66、67は、何れも長さの異なる複数の伝送線路(ここでは3種類)とスイッチとを組み合わせたものである。
【0058】
各伝送線路は、予め使用が予想される複数の周波数に合わせて増幅器の性能が最も良くなるよう最適化された長さとなっており、また、配線板上に導体パターンをして形成されるものに限らず、装置毎に長さの微調整が容易なセミリジッドケーブルを用いてもよい。
【0059】
移相器34には、スイッチa、b及び端子A、Bが設けられ、インピーダンス変換器66には、スイッチc、d及び端子C、Dが設けられ、インピーダンス変換器67には、スイッチe、f及び端子E、Fが設けられており、各スイッチa〜fは、それぞれ対応する端子A〜Fから入力される制御信号に従って何れかの伝送線路に接続するよう切り替えられるようになっている。
【0060】
更に、図10(a)に示した増幅器の制御を行なう制御部は、図10(b)に示すように、制御信号を発生するCPU(又はROM)12と、I/Oコントローラ13とを備えており、図10(a)に示した増幅器の各端子A〜Fは、I/Oコントローラ13に接続されている。また、CPU(又はROM)12には、図示は省略するが、例えばテーブルとして、予め使用が予想される周波数とそれに対応する長さの伝送線路に接続するための各端子毎の制御信号のデータが記憶されている。
【0061】
そして、CPU(又はROM)12に、周波数を指定する信号が入力されると、CPU(又はROM)12が、指定された周波数に対応して記憶されている制御信号を読み出して、端子A〜Fに出力する。そして、スイッチa〜fは、それぞれ端子A〜Fに入力された制御信号に基づいて切り替えられ、使用される周波数に応じた最適な長さの伝送線路が選択されるものである。
【0062】
第3構成例に係るドハティ増幅器20によれば、使用周波数に応じて容易に最適な長さの伝送線路を選択して移相器34、インピーダンス変換器66、67を構成するので、移相器34、インピーダンス変換器66、67の周波数特性に起因する最適値からのずれが緩和され、周波数にかかわらず最適な整合を行なってドハティ増幅器の増幅効率を向上させることができ、適用可能な周波数帯を拡大できる効果があり、また、各周波数帯用に専用の配線板を準備する場合に比べ、コストを大幅に削減できる効果がある。
【0063】
なお、本発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できるものである。
【図面の簡単な説明】
【0064】
【図1】本発明の一実施形態に係る歪制御機能付き増幅装置の全体の構成を示すブロック図である。
【図2】同実施形態におけるドハティ増幅器の詳細な構成を示すブロック図である。
【図3】同実施形態における制御部の処理動作を示すフローチャートである。
【図4】同実施形態におけるピーク増幅器のゲート電圧VgをAとした場合の3次相互変調歪特性を示す図である。
【図5】同実施形態におけるピーク増幅器のゲート電圧VgをBとした場合の3次相互変調歪特性を示す図である。
【図6】同実施形態におけるピーク増幅器のゲート電圧VgをCとした場合の3次相互変調歪特性を示す図である。
【図7】ピーク増幅器に供給するゲート電圧Vgを変化させた場合のAM−PM変換特性を示し、(a)はゲート電圧Vg=Aとした場合、(b)はゲート電圧Vg=Bとした場合、(c)はゲート電圧Vg=Cとした場合、(d)はゲート電圧Vgをキャリア増幅器のゲート電圧Vgと等しくした場合の特性図である。
【図8】同実施形態におけるドハティ増幅器の第1構成例を示すブロック図である。
【図9】同実施形態におけるドハティ増幅器の第2構成例を示すブロック図である。
【図10】同実施形態におけるドハティ増幅器の第3構成例を示すブロック図である。
【図11】従来のプリディストーション歪補償を行なった電力増幅装置の構成を示すブロック図である。
【図12】図11におけるプリディストータの構成を示すブロック図である。
【図13】図11における制御部の処理動作を示すフローチャートである。
【図14】従来のドハティ増幅器の構成を示すブロック図である。
【符号の説明】
【0065】
1…入力端子、2…分配器、3…移相器、4…キャリア増幅回路、5…ピーク増幅回路、6…ドハティ合成部、7…変成器、8…出力端子、9…負荷、11…ゲート端子、12…CPU、13…I/Oコントローラ、20…ドハティ増幅器、31、33、34…移相器、41…入力整合回路、42…増幅素子、43…出力整合回路、51…入力整合回路、52…増幅素子、53…出力整合回路、61…変成器、62…ノード(合成点)、64、65、66、67…インピーダンス変換器、100…プリディストーション歪補償回路、101…入力端子、102…プリディストータ、103…D/A変換器、104…直交変調器、105…発信器、106…電力増幅器、107…出力端子、108…方向性結合器、109…ミキサ、110…発信器、111…A/D変換器、112…歪検出部、113…高速フーリエ変換回路(FFT)、114…IM演算回路、115…制御部、116…D/A変換器、117…制御部。
【技術分野】
【0001】
本発明は、携帯電話システム等の基地局において用いられる増幅装置に係り、特にドハティ増幅器(Doherty増幅器)の歪補償後の相互変調歪を一定にする歪制御機能付き増幅装置に関する。
【背景技術】
【0002】
従来、CDMA信号やマルチキャリア信号を電力増幅する場合、共通増幅器に歪補償手段を付加し、共通増幅器の動作範囲を飽和領域付近まで広げることで低消費電力化を図っていた。歪補償手段として、フィードフォワード歪補償やプリディストーション歪補償などがあるが、歪補償だけでは低消費電力化に限界が近づいている。そのため近年、高効率増幅器としてドハティ増幅器が注目されている。
【0003】
ここで、従来のプリディストーション歪補償を行なった電力増幅装置について、図11に示すブロック図を参照して説明する。
【0004】
図11において、102は非線形歪を補償するプリディストータで、入力端子101から入力される信号の歪補償を行ない、D/A変換器103へ出力する。このD/A変換器103は、クロック信号CLK1に同期してデジタル信号をアナログ信号に変換し、直交変調器104へ出力する。この直交変調器104は、発信器105からの信号によって入力信号を直交変調する。上記直交変調器104で変調された信号は、電力増幅器106で増幅され、出力端子107から出力される。
【0005】
又、電力増幅器106の出力信号の一部は、方向性結合器108を介して取り出され、ミキサ109に入力される。ミキサ109は、方向性結合器108により取り出された信号を発信器110からの発信周波数に基づいてIF周波数にダウンコンバートし、A/D変換器111へ出力する。A/D変換器111は、IF信号をクロック信号CLK2に同期してデジタル信号に変換し、歪検出部112へ出力する。歪検出部112は、高速フーリエ変換回路(FFT:Fast Fourier Transform)113及びIM(intermodulation:相互変調)演算回路114からなり、上記電力増幅器106から出力される信号の歪値を求め、制御部115へ出力する。制御部115は、歪検出部112で検出された歪値が小さくなるようにプリディストータ102を適応的に制御する。
【0006】
上記の構成において、電力増幅器106から出力される信号の一部が方向性結合器108を介して取り出され、ミキサ109によりIF周波数にダウンコンバートされた後、A/D変換器111でデジタル信号に変換されて歪検出部112へ送られる。歪検出部112は、高速フーリエ変換回路113でIF信号のスペクトラムを求め、次いでIM演算回路114にて変調信号のキャリア数とその離調周波数から計算されるIM3(3次の相互変調歪)、IM5(5次の相互変調歪)の周波数における電力値を歪値とする。制御部115は、歪検出部112で検出された歪値が小さくなるようにプリディストータ102を適応的に制御する。そして、プリディストータ102で歪補償された信号がD/A変換器103でアナログ信号に変換された後、直交変調器104で直交変調され、電力増幅器106で増幅されて出力端子107から出力される。
【0007】
次に、上記プリディストータ102の構成を図12に示すブロック図を参照して説明する。
【0008】
電力増幅器106の非線形特性が相互変調歪として現れるのは、奇数次歪であるため、電力増幅器106の非線形の逆特性を付加するプリディストータ102は、[式1]で近似できる。
【0009】
[式1]
y=α*x3+β*x5+γ*x7
ここで、x、yはプリディストータ102の入力信号及び出力信号で複素数である。制御部115は、歪検出部112で得られた歪値が小さくなるように摂動法を用いて、α、β、γの値を制御する。また、α、β、γは複素数で、
[式2]
α=A3*exp(j*φ3)
β=A5*exp(j*φ5)
γ=A7*exp(j*φ7)
と表され、αはA3とφ3で、βはA5とφ5で、γはA7とφ7で決まる。これらの係数をφ3→A3→φ5→A5→φ7→A7→φ3…という順番で変化させ、歪値が小さくなるようにα、β、γの値を更新する。
【0010】
上記のようにプリディストータ102は、上記[式1]で近似できるので、図12のように構成される。すなわち、入力端子101に入力される信号xに対し、「α*x3」の演算を行なう第1の演算系120、「β*x5」の演算を行なう第2の演算系130、「γ*x7」の演算を行なう第3の演算系140を設け、上記第1、第2、第3の演算系120、130、140の演算結果と入力信号xとを加算器150で加算し、その加算結果yを出力端子151から出力する。
【0011】
第1の演算系120は、入力信号xと定数器121の出力|x|2を乗算する乗算器122、及びこの乗算器122の出力と係数αとを乗算する乗算器123により構成される。
【0012】
第2の演算系130は、入力信号xと定数器131の出力|x|4を乗算する乗算器132、及びこの乗算器132の出力と係数βとを乗算する乗算器133により構成される。
【0013】
第3の演算系140は、入力信号xと定数器141の出力|x|6を乗算する乗算器142、及びこの乗算器142の出力と係数γとを乗算する乗算器143により構成される。
【0014】
次に、上記制御部115の詳細な動作を図13のフローチャートを参照して説明する。
【0015】
先ず、更新対象係数、設定回数、前回の歪値等について初期設定を行なう(ステップA1)。例えば更新する対象の係数Kをφ3に設定し、歪検出部112で計算された歪値を、前回の歪値と比較する(ステップA2)。歪値が前回の値より小さくなっていれば、更に同じ方向に係数を更新し、すなわち、「K=K+Step」の処理により係数を更新し(ステップA4)、歪値が大きくなっていれば「Step=Step * (−1)」の処理により更新方向を反転させ(ステップA3)、その後、ステップA4に進んで係数の更新を行なう。次に同じ係数φ3を連続して何回更新したかをカウントし(ステップA5)、検出した歪値を保存する(ステップA6)。この保存した歪値は、次回の歪値比較で用いる。
【0016】
次に、更新回数と予め設定した設定回数を比較し(ステップA7)、更新回数が設定回数以下であればステップA2に戻ってφ3の係数更新を繰り返す。また、更新回数が設定回数を超えると、更新対象係数を変更する(ステップA8)。つまり、係数Kをφ3からA3に変更し、更新回数をクリアする(ステップA9)。その後、ステップA2に戻り、上記の動作を繰り返して実行する。制御部115は、このような制御の流れで歪値が小さくなるようにプリディストータ102の係数を制御する。
【0017】
上記のような摂動法によって電力増幅器106における非線形の逆特性を、べき級数を用いたプリディストータ102で近似することにより、歪補償が可能となる。
【0018】
しかし、上記プリディストーション歪補償を行なった増幅器は、上記したように歪補償だけでは低消費電力化に限界が近づいており、そのため近年、高効率増幅器としてドハティ増幅器が注目されている。
【0019】
図14は、従来のドハティ増幅器の構成を示すブロック図である。
入力端子1に入力された信号は、分配器2で分配され、その一方の信号はキャリア増幅回路4に入力される。キャリア増幅回路4は、増幅素子42と、この増幅素子42の入力側と整合を取る入力整合回路41と、増幅素子42の出力側と整合を取る出力整合回路43から構成されている。キャリア増幅回路4の出力は、λ/4変成器61でインピーダンス変換される。
【0020】
上記分配器2で分配されたもう一方の信号は、移相器3で位相が90度遅延されてピーク増幅回路5に入力される。ピーク増幅回路5はキャリア増幅回路4と同様に、入力整合回路51と、増幅素子52と、出力整合回路53から構成されている。λ/4変成器61及びピーク増幅回路5の出力はノード(合成点)62において合成される。λ/4変成器61とノード62とを合わせて、ドハティ合成部6と呼ぶ。合成された信号は、出力負荷Z0に整合するため、λ/4変成器7でインピーダンス変換され、出力端子8を介して負荷9に供給される。
【0021】
キャリア増幅回路4とピーク増幅回路5は、増幅素子42がAB級にバイアスされ、増幅素子52がB又はC級にバイアスされている点で異なる。そのため、増幅素子52が動作する入力までは増幅素子42は単独で動作し、増幅素子42が飽和領域に入り、増幅素子42の線形性が崩れ始めると、増幅素子52が動作し始め、増幅素子52の出力が負荷9に供給され、増幅素子42とともに負荷9を駆動する。このとき出力整合回路43の負荷線は、高い抵抗から低い抵抗へ移動するが、増幅素子42は飽和領域にあるので効率は良い。入力端子1からの入力が更に増加すると、ピーク増幅回路5の増幅素子52も飽和し始めるが、増幅素子42、52ともに飽和しているので、このときも効率は良い。
【0022】
また、本発明に関連する公知技術として、ドハティ増幅器において、ピーク増幅器における増幅素子のバイアスを制御し、あるいはキャリア増幅器及びピーク増幅器における両増幅素子のバイアスを制御し、歪の発生を低減するようにした歪制御機能付き増幅器が考えられている(例えば、特許文献1〜3参照。)。
【特許文献1】特開2005−117599号公報
【特許文献2】特開2002−50933号公報
【特許文献3】特表2005−516524号公報
【発明の開示】
【発明が解決しようとする課題】
【0023】
上記したように従来のフィードフォワード歪補償やプリディストーション歪補償を備えた増幅装置では、歪を補償しきれない状態になるという問題や、歪補償後の相互変調歪にばらつきがあり、それを補うためにマージンを大きくとると効率が劣化し、結果的に効率を限界まで引き出せない状態になる。
【0024】
また、従来のドハティ増幅器は、効率を良好にすればするほど、AM−AM(入力振幅レベル対出力振幅レベル)変換特性及びAM−PM(入力振幅レベル対出力位相回転量)変換特性が劣化し、また、歪制御機能付き増幅器においても歪の低減が十分でなく、効率を限界まで引き出すことができないという問題がある。
【0025】
本発明は上記の課題を解決するためになされたもので、AM−AM変換特性及びAM−PM変換特性を良好に保つと共に歪補償後の相互変調歪にばらつきを吸収でき、効率を限界まで引き出すことができる歪制御機能付き増幅装置を提供することを目的とする。
【課題を解決するための手段】
【0026】
本発明の歪制御機能付き増幅装置は、AB級で動作する増幅素子を備えたキャリア増幅回路と、制御端子から入力される制御信号により増幅動作が制御される増幅素子を備えたピーク増幅回路と、前記キャリア増幅回路及びピーク増幅回路で増幅された信号を合成して出力する合成手段とからなるドハティ増幅器と、
前記ドハティ増幅器の非線形歪を補償するプリディストータと、前記ドハティ増幅器の出力信号に含まれる相互変調歪を検出する歪検出部と、前記歪検出部で検出された歪値が小さくなるように前記プリディストータを制御すると共に、前記歪検出部で検出された相互変調歪が目標値になるように前記ピーク増幅回路内の増幅素子を制御する制御部とからなるプリディストーション歪補償回路とを具備することを特徴とする。
【発明の効果】
【0027】
本発明によれば、ドハティ増幅器における相互変調歪を目標の相互変調歪に収束させることが可能になり、相互変調歪のばらつきを吸収でき、且つ相互変調歪の目標値を適切な値に設定することで効率を限界まで引き出すことが可能となる。
【発明を実施するための最良の形態】
【0028】
以下、図面を参照して本発明の一実施形態を説明する。
図1は本発明の一実施形態に係る歪制御機能付き増幅装置の構成を示すブロック図であり、プリディストーション歪補償回路100とドハティ増幅器20を組み合わせて構成したものである。図2はドハティ増幅器20の詳細な構成を示すブロック図である。
【0029】
図1に示すように、プリディストーション歪補償回路100の入力端子101には、信号が入力される。この入力信号は、プリディストータ102で非線形歪が補償され、D/A変換器103へ送られる。上記プリディストータ102は、上記図12に示したものと同様に構成される。上記D/A変換器103は、クロック信号CLK1に同期してデジタル信号をアナログ信号に変換し、直交変調器104へ出力する。この直交変調器104は、発信器105からの信号によって入力信号を直交変調する。上記直交変調器104で変調された信号は、ドハティ増幅器20で増幅され、出力端子107から出力される。
【0030】
又、ドハティ増幅器20の出力信号の一部は、方向性結合器108を介して取り出され、ミキサ109に入力される。ミキサ109は、方向性結合器108から取り出された信号を発信器110からの発信周波数に基づいてIF周波数にダウンコンバートする。ミキサ109でダウンコンバートされたIF信号は、A/D変換器111でデジタル信号に変換されて歪検出部112へ送られる。この歪検出部112は、高速フーリエ変換回路(FFT)113及びIM演算回路114からなり、上記電力増幅器106から出力される信号の歪値を求め、制御部117へ出力する。制御部117は、歪検出部112で検出された歪値が小さくなるようにプリディストータ102を適応的に制御すると共に、歪検出部112で検出された相互変調歪が目標値になるようにドハティ増幅器20を制御する。この場合、制御部117から出力されるドハティ増幅器20に対する制御信号は、D/A変換器116によりアナログ信号に変換されてドハティ増幅器20へ送られ、図2に示すようにピーク増幅回路5内の増幅素子52のゲート端子11に入力される。
【0031】
上記ドハティ増幅器20は、図2に示すように構成される。
ドハティ増幅器20の入力端子1には、図1に示した直交変調器104で変調された信号が入力端子1に入力される。この入力端子1に入力された信号は、分配器2で分配され、その一方の信号はキャリア増幅回路4に入力される。キャリア増幅回路4は、増幅素子42と、この増幅素子42の入力側と整合を取る入力整合回路41と、増幅素子42の出力側と整合を取る出力整合回路43から構成されている。キャリア増幅回路4の出力は、λ/4変成器61でインピーダンス変換される。
【0032】
上記分配器2で分配されたもう一方の信号は、移相器3で位相が90度遅延されてピーク増幅回路5に入力される。ピーク増幅回路5は、増幅素子52と、この増幅素子52の入力側と整合を取る入力整合回路51と、増幅素子52の出力側と整合を取る出力整合回路53から構成される。上記増幅素子52は、制御端子であるゲート端子11を備え、このゲート端子11に上記図1に示したD/A変換器116から出力されるゲート電圧が入力される。上記増幅素子42、52としては、通常、LD−MOS(Lateral Diffused MOS)、GaAs−FET、HEMT、HBT等の半導体デバイスが用いられる。なお、増幅素子52としてFETを用いた場合は、ゲート電圧により動作が制御されるが、増幅素子52としてトランジスタを用いた場合はベース電圧により動作が制御される。
【0033】
そして、上記λ/4変成器61及びピーク増幅回路5の出力は、ノード62において合成される。上記λ/4変成器61及びノード62によりドハティ合成部6を構成している。ノード62で合成された信号は、出力負荷Z0に整合するため、λ/4変成器7でインピーダンス変換され、出力端子8を介して図1に示した出力端子107へ送られる。
【0034】
上記の構成において、ドハティ増幅器20から出力される信号の一部が方向性結合器108を介して取り出され、ミキサ109によりIF周波数にダウンコンバートされた後、A/D変換器111でデジタル信号に変換されて歪検出部112へ送られる。歪検出部112は、高速フーリエ変換回路113でIF信号のスペクトラムを求め、次いでIM演算回路114にて変調信号のキャリア数とその離調周波数から計算されるIM3(3次の相互変調歪)、IM5(5次の相互変調歪)の周波数における電力値を歪値とする。制御部117は、歪検出部112で検出された歪値が小さくなるようにプリディストータ102を適応的に制御すると共に、歪検出部112で検出された相互変調歪が目標値になるようにD/A変換器116を介してドハティ増幅器20内のピーク増幅回路5を制御する。
【0035】
上記プリディストータ102で歪補償された信号は、D/A変換器103でアナログ信号に変換された後、直交変調器104で直交変調され、ドハティ増幅器20へ送られて増幅される。このときドハティ増幅器20は、制御部117からD/A変換器116を介してゲート端子11に与えられるゲート電圧によってピーク増幅回路5における増幅素子52のゲートが制御され、相互変調歪の発生が抑制される。そして、上記ドハティ増幅器20で増幅された信号が出力端子107から出力される。
【0036】
次に、上記図1における制御部117の動作を図3に示すフローチャートを参照して説明する。
【0037】
先ず、更新対象係数、設定回数、前回の歪値を設定すると共に、ピーク増幅回路5の増幅素子52のゲート電圧VgをBに設定する等の初期設定を行なう(ステップB1)。例えば、更新する対象の係数Kをφ3に設定し、歪検出部112で計算された歪値を、前回の歪値と比較する(ステップB2)。歪値が前回の値より小さくなっていれば、更に同じ方向に係数を更新し、すなわち、「K=K+Step」の処理により係数を更新し(ステップB4)、歪値が大きくなっていれば「Step=Step * (−1)」の処理により更新方向を反転させ(ステップB3)、その後、ステップB4に進んで係数の更新を行なう。次に同じ係数φ3を連続して何回更新したかをカウントし(ステップB5)、検出した歪値を保存する(ステップB6)。この保存した歪値は、次回の歪値比較で用いる。
【0038】
次に、更新回数と予め設定した設定回数を比較し(ステップB7)、更新回数が設定回数以下であればステップB2に戻ってφ3の係数更新を繰り返す。また、更新回数が設定回数を超えると、更新対象係数を変更する(ステップB8)。つまり、係数Kをφ3からA3に変更し、更新回数をクリアする(ステップB9)。
【0039】
次に、歪が収束(安定)したかどうかを判定し(ステップB10)、上記ステップB2〜B9の作業を継続させるかどうかを判断する。歪が収束しない場合はステップB2に戻ってステップB2〜B10の処理を繰り返して実行する。
【0040】
上記ステップB10で歪が収束したと判定された場合は、現状の歪値と目標の歪値を比較する(ステップB11)。すなわち、
a:目標の歪値=現在の歪値
b:目標の歪値<現在の歪値
c:目標の歪値>現在の歪値
の何れであるかを判定する。
【0041】
判定の結果、現状の歪値と目標の歪値が同等(a)であれば、ピーク増幅回路5内の増幅素子52のゲート電圧を「Vg=Vg」とし(ステップB12)、現状の歪値が目標の歪値以上(b)のときはピーク増幅回路5内の増幅素子52のゲート電圧を「Vg=Vg+Vステップ(変化させる電圧のステップ幅)」に変更し(ステップB13)、また、現状の歪値が目標の歪値以下(c)のときはピーク増幅回路5内の増幅素子52のゲート電圧Vgを「Vg=Vg−Vステップ」と変更する(ステップB14)。その後、ステップB2に戻って処理を継続する。また、このゲート電圧Vgの変化幅(ピーク増幅回路5の動作点の範囲)は、下限をA、上限をCとする。
【0042】
この様にすることにより自動的に規定値の歪以下にすることができるので、調整が容易となる。また、増幅素子52のゲート電圧Vgを手動で変えても良い。
【0043】
図4〜図6は、図1に示したピーク増幅回路5における増幅素子52のゲート電圧Vgを変化させた場合の歪補償特性であり、図4ははゲート電圧VgをAとした場合の3次相互変調歪特性、図5はゲート電圧VgをBとした場合の3次相互変調歪特性、図6はゲート電圧VgをCとした場合の3次相互変調歪特性である。
【0044】
図4〜図6は、横軸に周波数をとり、縦軸に信号レベルをとって示した。図中のaは歪補償前の特性、bは歪補償後の特性である。
【0045】
上記歪制御機能付き増幅装置は、図4に示すようにゲート電圧VgをAとすると効率40%・3次相互変調歪(歪補償後)−40dBc、図5に示すようにゲート電圧VgをBとすると効率30%・3次相互変調歪(歪補償後)−45dBc、図6に示すようにゲート電圧VgをCとすると効率20%・3次相互変調歪(歪補償後)−50dBcが得られた。このように効率と歪補償後の相互変調歪はトレードオフの関係であり、相互変調歪(歪補償後)の目標値を適切な値(設計値)に設定することで効率を限界まで引き出すことが可能である。
【0046】
以上の説明から明らかなように、増幅素子52のゲート電圧Vgを調整することによって目標とする相互変調歪値とすることができる。例えば目標の相互変調歪値を−45dBcと決めた場合、ゲート電圧はBに設定する。但し、増幅器の仕様によっては、3次相互変調歪値が−40dBcで良い場合もあり、その時はゲート電圧をAに設定する。従って、目標の相互変調歪になるように、ゲート電圧Vgを変化させることで歪補償後の相互変調歪をコントロールすることができる。すなわち、現状の相互変調歪(歪補償後)を目標の相互変調歪(歪補償後)に収束させることが可能になり、相互変調歪(歪補償後)のばらつきを吸収できる。
【0047】
一例として、上記歪制御機能付き増幅装置のAM−PM変換特性について説明する。図7(a)〜(d)は、ピーク増幅回路5の増幅素子52に供給するゲート電圧Vgを変化させた場合のAM−PM変換特性で、(a)はゲート電圧Vg=Aとした場合、(b)はゲート電圧Vg=Bとした場合、(c)はゲート電圧Vg=Cとした場合、(d)はゲート電圧Vgをキャリア増幅回路4の増幅素子42のゲート電圧Vgと等しくした場合の特性である。なお、上記図7のAM−PM変換特性は、横軸に入力をとり、縦軸に位相(°)をとって示した。
【0048】
上記のように増幅素子52に供給するゲート電圧Vgを上げていくとAB級の2合成のAM−PM変換特性に近づいていき最終的にAB級と同等の性能になる。このためドハティ増幅器をAB級の2合成回路としても使用でき、従来のAB級2合成回路をドハティ回路で置き換えることが可能である。
【0049】
なお、上記実施形態におけるプリディストーション歪補償回路100は、一例を示したものであり、他の構成であっても良い。
また、ドハティ増幅器20も一例を示したもので、他の構成であっても良い。
上記ドハティ増幅器20の他の構成例について以下に説明する。
(第1構成例)
図8は、ドハティ増幅器20の第1構成例を示すブロック図である。このドハティ増幅器20は、図2におけるλ/4変成器61を任意の電気長の伝送線路からなるインピーダンス変換器64に置き換えると共に移相器3を移相器31に置き換えたもので、その他の構成は定数等の違いはあるものの基本的に同じである。
【0050】
インピーダンス変換器64は、長さl=0〜λ/2或いは以上の電気長を有する伝送線路により構成される。
移相器31は、原理的にはインピーダンス変換器64に相当する遅延を発生する伝送線路である。移相器31は合成を同相で行なうためのものであり、キャリア増幅回路4とピーク増幅回路5の位相差も吸収しなければならないので、インピーダンス変換器64の遅延と異なることもある。その他の構成は、定数等の違いはあるものの図2に示した増幅器と基本的に同じである。
【0051】
上記の構成によれば、インピーダンス変換器64を構成する伝送線路の長さを調整することにより、増幅素子の種類などに依存することなく回路のインピーダンスを最適値に設定でき、増幅装置の性能を向上することができる。
【0052】
(第2構成例)
図9は、ドハティ増幅器20の第2構成例を示すブロック図である。この第2構成例は、図8に示したドハティ増幅器20において、ピーク増幅回路5とノード62との間にインピーダンス変換器65を設けると共に、移相器31を移相器33に置き換えたもので、その他の構成は基本的に同じである。
【0053】
上記ノード62は、出力整合回路43及び53からの出力信号をインピーダンス変換器64とインピーダンス変換器65を介して結合する。インピーダンス変換器65は、例えばインピーダンス変換器64と同様の任意長の伝送線路からなり、入力信号のレベルが低く増幅素子52が動作していないときキャリア増幅回路4の信号が流れないように、出力整合回路53の出力インピーダンスを、より大きなインピーダンスに変換する。
【0054】
移相器33は、インピーダンス変換器65と同じ位相回転(遅延)を発生するもので、インピーダンス変換器64の影響やキャリア増幅回路4とピーク増幅回路5の位相が異なったときに位相調整を行なう。
【0055】
上記のようにインピーダンス変換器65を設けることにより、ノード62側からピーク増幅回路5をみたインピーダンスをより大きな値とすることができ、入力信号のレベルが小さくて出力整合回路53の出力インピーダンスが十分大きくならないような場合であっても、キャリア増幅回路4の損失を抑えて高効率な増幅器を構成することができる。
【0056】
(第3構成例)
図10(a)、(b)は、ドハティ増幅器20の第3構成例を示すブロック図である。この第3構成例は、図9に示したドハティ増幅器20において、移相器33、インピーダンス変換器64、65に代えて移相器34、インピーダンス変換器66、67を使用したもので、その他の構成は基本的に同じである。
【0057】
上記移相器34、インピーダンス変換器66、67は、何れも長さの異なる複数の伝送線路(ここでは3種類)とスイッチとを組み合わせたものである。
【0058】
各伝送線路は、予め使用が予想される複数の周波数に合わせて増幅器の性能が最も良くなるよう最適化された長さとなっており、また、配線板上に導体パターンをして形成されるものに限らず、装置毎に長さの微調整が容易なセミリジッドケーブルを用いてもよい。
【0059】
移相器34には、スイッチa、b及び端子A、Bが設けられ、インピーダンス変換器66には、スイッチc、d及び端子C、Dが設けられ、インピーダンス変換器67には、スイッチe、f及び端子E、Fが設けられており、各スイッチa〜fは、それぞれ対応する端子A〜Fから入力される制御信号に従って何れかの伝送線路に接続するよう切り替えられるようになっている。
【0060】
更に、図10(a)に示した増幅器の制御を行なう制御部は、図10(b)に示すように、制御信号を発生するCPU(又はROM)12と、I/Oコントローラ13とを備えており、図10(a)に示した増幅器の各端子A〜Fは、I/Oコントローラ13に接続されている。また、CPU(又はROM)12には、図示は省略するが、例えばテーブルとして、予め使用が予想される周波数とそれに対応する長さの伝送線路に接続するための各端子毎の制御信号のデータが記憶されている。
【0061】
そして、CPU(又はROM)12に、周波数を指定する信号が入力されると、CPU(又はROM)12が、指定された周波数に対応して記憶されている制御信号を読み出して、端子A〜Fに出力する。そして、スイッチa〜fは、それぞれ端子A〜Fに入力された制御信号に基づいて切り替えられ、使用される周波数に応じた最適な長さの伝送線路が選択されるものである。
【0062】
第3構成例に係るドハティ増幅器20によれば、使用周波数に応じて容易に最適な長さの伝送線路を選択して移相器34、インピーダンス変換器66、67を構成するので、移相器34、インピーダンス変換器66、67の周波数特性に起因する最適値からのずれが緩和され、周波数にかかわらず最適な整合を行なってドハティ増幅器の増幅効率を向上させることができ、適用可能な周波数帯を拡大できる効果があり、また、各周波数帯用に専用の配線板を準備する場合に比べ、コストを大幅に削減できる効果がある。
【0063】
なお、本発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できるものである。
【図面の簡単な説明】
【0064】
【図1】本発明の一実施形態に係る歪制御機能付き増幅装置の全体の構成を示すブロック図である。
【図2】同実施形態におけるドハティ増幅器の詳細な構成を示すブロック図である。
【図3】同実施形態における制御部の処理動作を示すフローチャートである。
【図4】同実施形態におけるピーク増幅器のゲート電圧VgをAとした場合の3次相互変調歪特性を示す図である。
【図5】同実施形態におけるピーク増幅器のゲート電圧VgをBとした場合の3次相互変調歪特性を示す図である。
【図6】同実施形態におけるピーク増幅器のゲート電圧VgをCとした場合の3次相互変調歪特性を示す図である。
【図7】ピーク増幅器に供給するゲート電圧Vgを変化させた場合のAM−PM変換特性を示し、(a)はゲート電圧Vg=Aとした場合、(b)はゲート電圧Vg=Bとした場合、(c)はゲート電圧Vg=Cとした場合、(d)はゲート電圧Vgをキャリア増幅器のゲート電圧Vgと等しくした場合の特性図である。
【図8】同実施形態におけるドハティ増幅器の第1構成例を示すブロック図である。
【図9】同実施形態におけるドハティ増幅器の第2構成例を示すブロック図である。
【図10】同実施形態におけるドハティ増幅器の第3構成例を示すブロック図である。
【図11】従来のプリディストーション歪補償を行なった電力増幅装置の構成を示すブロック図である。
【図12】図11におけるプリディストータの構成を示すブロック図である。
【図13】図11における制御部の処理動作を示すフローチャートである。
【図14】従来のドハティ増幅器の構成を示すブロック図である。
【符号の説明】
【0065】
1…入力端子、2…分配器、3…移相器、4…キャリア増幅回路、5…ピーク増幅回路、6…ドハティ合成部、7…変成器、8…出力端子、9…負荷、11…ゲート端子、12…CPU、13…I/Oコントローラ、20…ドハティ増幅器、31、33、34…移相器、41…入力整合回路、42…増幅素子、43…出力整合回路、51…入力整合回路、52…増幅素子、53…出力整合回路、61…変成器、62…ノード(合成点)、64、65、66、67…インピーダンス変換器、100…プリディストーション歪補償回路、101…入力端子、102…プリディストータ、103…D/A変換器、104…直交変調器、105…発信器、106…電力増幅器、107…出力端子、108…方向性結合器、109…ミキサ、110…発信器、111…A/D変換器、112…歪検出部、113…高速フーリエ変換回路(FFT)、114…IM演算回路、115…制御部、116…D/A変換器、117…制御部。
【特許請求の範囲】
【請求項1】
AB級で動作する増幅素子を備えたキャリア増幅回路と、制御端子から入力される制御信号により増幅動作が制御される増幅素子を備えたピーク増幅回路と、前記キャリア増幅回路及びピーク増幅回路で増幅された信号を合成して出力する合成手段とからなるドハティ増幅器と、
前記ドハティ増幅器の非線形歪を補償するプリディストータと、前記ドハティ増幅器の出力信号に含まれる相互変調歪を検出する歪検出部と、前記歪検出部で検出された歪値が小さくなるように前記プリディストータを制御すると共に、前記歪検出部で検出された相互変調歪が目標値になるように前記ピーク増幅回路内の増幅素子を制御する制御部とからなるプリディストーション歪補償回路と、
を具備することを特徴とする歪制御機能付き増幅装置。
【請求項1】
AB級で動作する増幅素子を備えたキャリア増幅回路と、制御端子から入力される制御信号により増幅動作が制御される増幅素子を備えたピーク増幅回路と、前記キャリア増幅回路及びピーク増幅回路で増幅された信号を合成して出力する合成手段とからなるドハティ増幅器と、
前記ドハティ増幅器の非線形歪を補償するプリディストータと、前記ドハティ増幅器の出力信号に含まれる相互変調歪を検出する歪検出部と、前記歪検出部で検出された歪値が小さくなるように前記プリディストータを制御すると共に、前記歪検出部で検出された相互変調歪が目標値になるように前記ピーク増幅回路内の増幅素子を制御する制御部とからなるプリディストーション歪補償回路と、
を具備することを特徴とする歪制御機能付き増幅装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【公開番号】特開2007−134977(P2007−134977A)
【公開日】平成19年5月31日(2007.5.31)
【国際特許分類】
【出願番号】特願2005−326288(P2005−326288)
【出願日】平成17年11月10日(2005.11.10)
【出願人】(000001122)株式会社日立国際電気 (5,007)
【Fターム(参考)】
【公開日】平成19年5月31日(2007.5.31)
【国際特許分類】
【出願日】平成17年11月10日(2005.11.10)
【出願人】(000001122)株式会社日立国際電気 (5,007)
【Fターム(参考)】
[ Back to top ]