画像処理装置、画像処理システム及び画像処理方法
【課題】小さな回路で異常画像発生源特定を効率的に進めることができるようにする。
【解決手段】任意の画像処理モジュール１１１で生成する第１のテストパターンＰを、当該テストパターンの出力位置までのカウンタ幅のカウンタ１１５Ａ，１１５Ｂとゲート回路Ｇ３〜Ｇ５により主走査及び副走査方向のそれぞれ最低１本のラインパターンＬ１，Ｌ２として出力するテストパターン発生回路１１５と、前記任意の画像処理モジュール１１１より後段の画像処理モジュール１１ｎにて正しい位置にテストパターンが載っているかを検知する第２のテストパターンＰを、主走査及び副走査方向のそれぞれ最低１本のラインパターンＬ１，Ｌ２として出力するテストパターン検知回路１１６と、画像信号Ｄ０〜Ｄ７が流れている段階で前記第１及び第２のテストパターンＰを比較し、両者の比較結果から異常の有無を検出する画像異常検出フラグ１１９と、を備えた。
【解決手段】任意の画像処理モジュール１１１で生成する第１のテストパターンＰを、当該テストパターンの出力位置までのカウンタ幅のカウンタ１１５Ａ，１１５Ｂとゲート回路Ｇ３〜Ｇ５により主走査及び副走査方向のそれぞれ最低１本のラインパターンＬ１，Ｌ２として出力するテストパターン発生回路１１５と、前記任意の画像処理モジュール１１１より後段の画像処理モジュール１１ｎにて正しい位置にテストパターンが載っているかを検知する第２のテストパターンＰを、主走査及び副走査方向のそれぞれ最低１本のラインパターンＬ１，Ｌ２として出力するテストパターン検知回路１１６と、画像信号Ｄ０〜Ｄ７が流れている段階で前記第１及び第２のテストパターンＰを比較し、両者の比較結果から異常の有無を検出する画像異常検出フラグ１１９と、を備えた。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は画像処理装置、画像処理システム及び画像処理方法に係り、特に、異常画像発生の原因解析に特徴のある画像処理装置、この画像処理装置を複数備えた画像処理システム及び前記画像処理装置で実行される画像処理方法に関する。
【背景技術】
【０００２】
コピー機能、プリンタ機能、ファクシミリ機能などの複数の機能を複合して有するデジタル複合機、所謂ＭＦＰ（Multi Function Peripheral）などによって印刷された出力物に異常画像が発生する場合がある。このような場合、その異常画像を出力した発生源や原因を特定するためにＭＦＰ内部の画像信号が通ってくる経路上の画像処理ＬＳＩ（Large Scale Integration）などでテストパターンと呼ばれる特定の画像を発生出力させ、この特定の画像に基づいて異常画像の発生源を追跡する方法が既に知られている。このような知られた方法の１つに例えば特許文献１（特開２００８−２３６１２９号公報）に開示された発明がある。
【０００３】
この発明は、画像処理装置内の複数の画像処理手段の中のどの画像処理手段が画像の異常を発生させたかを特定するため、複数の画像処理手段のそれぞれからテストパターンを発生させ、入力された画像にテストパターンを重ねて出力し、出力された画像とテストパターンの状況からどの画像処理手段が異常となったかを判断するものである。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、上記のようにしてテストパターンを発生させるためには、そのテストパターンを作り出すための画像出力回路が必要である。画像を発生させる回路は通常大規模であり、さらにそこからテストパターンを発生出力させるためにはその出力モードに設定する必要がある。出力モードの設定には内部ソフトウェア、あるいは外部端末接続などで、そのモードにするための特定のレジスタにアクセスし、設定する必要がある。このようにレジスタにアクセスし、設定するためには、内部ソフトウェアを修正し、あるいは外部端末を接続する必要がある。その場合、当然そのレジスタのアドレスや仕様などを知っている必要がある。
【０００５】
一方、目的が異常画像発生時の発生源特定ということもあり、コストを考えると大きな回路は搭載しにくく、また、発生率の低い異常画像発生の再現の場合に連続出力を行った場合に、出力された全ての画像でテストパターンが崩れていないかどうかを全て目視で確認する必要があり、時間、労力及び正確性の点で問題があった。
【０００６】
そこで、本発明が解決しようとする課題は、小さな回路で異常画像発生源特定を効率的に進めることができるようにすることにある。
【課題を解決するための手段】
【０００７】
前記課題を解決するため、第１の手段は、複数の画像処理モジュールを有し、当該画像モジュールにおける異常画像発生を検知する画像処理装置であって、任意の画像処理モジュールで生成する第１のテストパターンを、当該テストパターンの出力位置までのカウンタ幅のカウンタとゲート回路により主走査及び副走査方向のそれぞれ最低１本のラインパターンとして出力するテストパターン発生回路と、前記任意の画像処理モジュールより後段の画像処理モジュールにて正しい位置にテストパターンが載っているかを検知する第２のテストパターンを、主走査及び副走査方向のそれぞれ最低１本のラインパターンとして出力するテストパターン検知回路と、画像信号が流れている段階で前記第１及び第２のテストパターンを比較し、両者の比較結果から異常の有無を検出する異常検出手段と、を備えていることを特徴とする。
【０００８】
第２の手段は、第１の手段に係る画像処理装置を複数搭載した画像処理システムであって、前記テストパターン検知回路によってテストパターンを発生させテストパターンを検知するモードを設定する各画像処理装置の特定の外部接続端子を共通に接続し、前記モードの設定が前記特定の外部接続端子に接続された外部機器から直接行われることを特徴とする。
【０００９】
第３の手段は、複数の画像処理モジュールを有する画像処理装置の前記画像処理モジュールにおける異常画像発生を検知する画像処理方法であって、任意の画像処理モジュールで生成するテストパターンを、出力する位置までのカウンタ幅のカウンタとゲート回路で主走査及び副走査方向のそれぞれ最低１本のラインパターンとして出力する第１の工程と、前記画像処理装置内の後段の画像処理モジュールにて正しい位置にテストパターンが載っているかを検知するテストパターンを、主走査及び副走査方向のそれぞれ最低１本のラインパターンとして出力する第２の工程と、画像信号が流れている段階で前記テストパターン発生回路によって生成されたテストパターンと、前記テストパターン検知回路によって検出されるテストパターンとを比較し、両者の比較結果から生成したテストパターンに異常があるか否かを検知する第３の工程と、を備えていることを特徴とする。
【００１０】
なお、後述の実施形態では、画像処理モジュールは符号１１１，１１２，１１３，１１４（１１ｎ）に、画像処理装置は画像処理デバイス１１０，１２０に、第１及び第２のテストパターンは符号Ｐに、主走査方向のパターンは符号Ｌ１に、副走査方向のパターンは符号Ｌ２に、カウンタは主走査カウンタ１１５Ａ，１１６Ａ及び副走査カウンタ１１５Ｂ，１１６Ｂに、ゲート回路は第１ないし第１０のゲートＧ１ないしＧ１０に、テストパターン発生回路は符号１１５に、テストパターン検知回路は符号１１６に、異常検出手段は異常画像検出フラグ１１９に、外部接続端子は端子１１７に、それぞれ対応し、外部機器からのモード設定はスイッチ１１８によって行われる。
【発明の効果】
【００１１】
本発明によれば、テストパターン発生回路を画像幅全体分のカウンタが不要な小さな回路で構成することができるとともに、画像出力の時点で異常画像の発生を特定することが可能となる。
【図面の簡単な説明】
【００１２】
【図１】画像形成装置としての一般的なデジタル複合機において画像信号が通る主要ユニットを示すブロック図である。
【図２】一般的な画像処理ユニットの概略構成を示すブロック図である。
【図３】一般的な画像処理デバイスの概略構成を示すブロック図である。
【図４】本実施形態における画像処理デバイスの概略構成を示すブロック図である。
【図５】本実施形態における画像処理デバイス内部の詳細な回路構成を示す図である。
【図６】図４の変形例に係る画像処理デバイスの構成を示すブロック図である。
【図７】本発明の実施形態に係る画像処理デバイスを複数搭載した画像処理ユニットの一例を示すブロック図である。
【発明を実施するための形態】
【００１３】
以下、本発明の実施形態について、図面を参照しながら詳細に説明する。
【００１４】
図１は、画像形成装置としての一般的なデジタル複合機（以下、ＭＦＰと称す）１において画像信号が通る主要ユニットを示すブロック図である。同図において、ＭＦＰ１は、画像処理ユニット１００、スキャナユニット２００、プリンタユニット３００及びコントローラユニット４００を備え、これらの各ユニットで画像信号が取り扱われる。
【００１５】
スキャナユニット２００、画像を読み取り、画像信号に変換し、画像処理ユニット１００に画像信号を送る。画像処理ユニット１００では、スキャナユニット２００から受け取った画像信号に必要な画像処理（信号処理）を施し、又はプリンタ３００へ送る画像信号にプリンタ出力に必要な画像処理（信号処理）を施す。プリンタ３００受け取った画像信号に基づいて用紙上に画像を形成する。画像形成は、電子写真方式であれば、光書き込みを行って潜像を形成し、この潜像をトナー現像して顕像化した後、用紙上に転写する。また、インクジェット方式であれば、用紙上にインク滴を吐出し、インクによって直接用紙上に画像を形成する。コントローラユニット４００は、ネットワーク５００、電話回線、電子メディアなどの各種外部及び内部インターフェイスを介して画像信号の送受を行う。
【００１６】
図２は一般的な画像処理ユニットの概略構成を示すブロック図である。同図において、一般的なＭＦＰ１における画像処理ユニット１００は各種ユニットとの接続口になる各インターフェイス（スキャナユニットＩ／Ｆ１０２，プリンタユニットＩ／Ｆ１０３、コントローラユニットＩ／Ｆ１０４）といくつかの画像処理デバイス１１０，１２０・・から構成され、図示しないＣＰＵによって各種制御が行われる。
【００１７】
図３は、一般的な画像処理デバイスの概略構成を示すブロック図である。同図において、一般的なＭＦＰ１における画像処理デバイス１００は第１ないし第４の複数の画像処理モジュール１１１、１１２，１１３，１１４モジュールの段数を示す）を備え、各画像処理モジュールに設定された機能、例えば、入力された画像（信号）にガンマ処理（γ処理モジュール）や色補正処理（色補正モジュール）など信号の入力順に各種の画像処理を行い、後段に出力する。
【００１８】
図４は、本実施形態における画像処理デバイスの概略構成を示すブロック図である。同図において、本実施形態における画像処理デバイス１１０は、図３に示した通常の第１ないし第４の画像処理モジュール１１１，１１２，１１３，１１４に追加してテストパターン発生回路１１５及びテストパターン検知回路１１６が接続されている。この例では初段である第１の画像処理モジュール１１１の入力側にテストパターン発生回路１１５、４段目の第４の画像処理モジュール１１４の出力側にテストパターン検知回路１１６が接続されている。また、それぞれのテストパターン回路１１５，１１６の機能のオン／オフを制御する端子１１７とそこに接続するデバイス外部のスイッチ１１８からなる構成となっている。
【００１９】
図５は、本実施形態における画像処理デバイス内部の詳細な回路構成を示す図である。
図５は図４に示した画像処理デバイス１１０の詳細を示すもので、第１ないし第ｎの画像処理モジュール１１１〜１１ｎ（ｎは２以上の連続した整数でモジュールの段数に対応する）、テストパターン発生回路１１５、テストパターン検知回路１１６、端子１１７及びデバイス外部のスイッチ１１８を備えている。テストパターン発生回路１１５及びテストパターン検知回路１１６は、さらに主走査カウンタ１１５Ａ，１１６Ａ及び副走査カウンタ１１５Ｂ，１１６Ｂをそれぞれ備えている。
【００２０】
本実施形態では、画像信号は８ビット多値信号Ｄ０〜Ｄ７、主走査同期信号ＬＳ、副走査ゲート信号ＦＧである。各画像処理モジュール１１１〜１１ｎ間はこれらの信号で画像を後段のモジュールへと渡している。ここで８ビット多値信号の値００ｈは白画像で値が大きくなるにつれグレー色の濃度が上がり、ＦＦｈは黒画像である。
【００２１】
画像信号が流れていないとき第１ないし第ｎの画像処理モジュール１１１〜１１ｎに入力される副走査ゲート信号ＦＧはノンアクティブであり、このとき副走査ゲート信号ＦＧが入力されている全ての主走査カウンタ１１５Ａ，１１６Ａ及び副走査カウンタ１１５Ｂ，１１６Ｂはそれぞれリセット状態でカウンタ値０である。次に画像信号が入力されると、副走査ゲート信号ＦＧはアクティブになり各カウンタ１１５Ａ，１１６Ａ，１１５Ｂ，１１６Ｂのリセット状態は解除され、主走査カウンタ１１５Ａ，１１６Ａは画素クロックＩＣＬＫごとにカウントアップし、副走査カウンタ１１５Ｂ，１１６Ｂは主走査同期信号ＬＳごとにカウントアップを始める。
【００２２】
ここでテストパターン発生回路１１５側の構成から説明すると、主走査カウンタ１１５Ａとその設定値Ａがビットごとに第１のゲートＧ１で比較され、主走査カウンタ１１５Ａと設定値Ａのビットが全て一致した場合、第１のゲートＧ２の出力にＨｉｇｈが出力され、第３のゲートＧ３の一方に入力される。第３のゲートＧ３の他方の入力は副走査カウンタ１１５Ｂの回路側と接続されており、同様に副走査カウンタ１１５Ｂと設定値Ｂが一致した場合にＨｉｇｈが入力される。
【００２３】
つまり第３のゲートＧ３は主走査又は副走査のカウンタ１１５Ａ、１１５Ｂがそれぞれの設定値Ａ，Ｂと一致した場合にＨｉｇｈ出力される。さらに第３のゲートＧ３の出力は第４のゲートＧ４に入力され、第４のゲートＧ４のもう片方の入力はデバイス外部のスイッチ１１８が接続されている。このとき第４のゲートＧ４がＨｉｇｈを出力する条件は、画像が入力されており、主走査カウンタ１１５Ａ又は副走査１１５Ｂで設定値Ａ，Ｂが一致し、かつデバイス外部のスイッチ１１８がオンのときであることがわかる。
【００２４】
第４のゲートＧ４の出力がＨｉｇｈのときは第１の画像処理モジュール１１１へ入力されている８ビット多値画像信号Ｄ０〜Ｄ７が第５のゲートＧ５により全ビットＨｉｇｈとなるため、第１の画像処理モジュール１１１には値ＦＦｈつまり黒の画像が入力される。第４のゲートＧ４がＬｏｗ出力のときは、第１の画像処理モジュール１１１は入力された画像そのままを入力されることがわかる。この動作で入力画像に重ね書きされるテストパターンは図５（ｂ）に示したように主走査及び副走査方向にそれぞれ１ラインＬ１，Ｌ２の十字のテストパターンＰとなる。
【００２５】
このテストパターンＰの主走査及び副走査方向のラインＬ１，Ｌ２の出力位置は、主副カウンタ１１５Ａ，１１５Ｂと比較される設定値Ａ，Ｂで制御されている。なお、ここで例えば主走査カウンタ１１５Ａの必要ビット幅はテストパターンＰを出力する位置までカウントできれば良く、カウンタ１１５Ａがフルになればそこでカウントをストップするようにしておけば、主走査幅分のカウンタビットは不要である。例えば画像が６００ｄｐｉの場合、主走査先端から４０ｍｍに位置にテストパターンＰを出力する設定であれば１０ビットのカウンタで良い。
【００２６】
テストパターン検知回路１１６側の動作ではテストパターン検知回路１１６の第６のゲートＧ６の入力側はテストパターン発生回路１１５の第３のゲートＧ３の入力側と設定値も含め全く同じであり、これの意味するところはこのテストパターン検知回路１１６が接続されている画像処理モジュール１１ｎの出力画像において、上流のテストパターン発生回路１１５が出したテストパターンＰと全く同じ位置で第６のゲート６がＨｉｇｈを出力するということである。このとき第７のゲート７は画像処理モジュール１１ｎから出力される８ビット多値画像信号Ｄ０〜Ｄ７が全てＨｉｇｈであるかを判定しており、全てＨｉｇｈであるとき第８のゲート８へＨｉｇｈを出力する。
【００２７】
第８のゲート８は主走査カウンタ１１６Ａあるいは副走査カウンタ１１６Ｂのいずれかからの出力がＨｉｇｈであり、第ｎの画像処理モジュール１１ｎの出力する８ビット多値画像信号Ｄ０〜Ｄ７が全てＨｉｇｈで一致した場合にＬｏｗを出力し、それ以外はＨｉｇｈを出力する。
【００２８】
第９のゲート９では主走査カウンタ１１６Ａあるいは副走査カウンタ１１６Ｂからの出力がＨｉｇｈであり、かつ第８のゲート８の出力により画像処理モジュール１１ｎの出力する８ビット多値画像信号Ｄ０〜Ｄ７のどれかがＨｉｇｈではなく不一致の場合、Ｈｉｇｈが入力される。つまり第９のゲート９がＨｉｇｈを出力する条件は、主走査カウンタ１１６Ａあるいは副走査カウンタ１１６ＢでＨｉｇｈが出力されるとき、つまりはテストパターンＰが存在するはずであるときに画像処理モジュール１１ｎの出力する８ビット多値画像信号Ｄ０〜Ｄ７のどれかがＨｉｇｈではなく不一致であるときである。その先の第１０のゲート１０は外部スイッチ１１８がオンでテストパターン出力モードであるときに上記テストパターンＰ１が出力されているはずであるところにテストパターンがない場合に異常画像検知フラグ１１９のＦＦ（フリップフロップ）にＨｉｇｈを立てることになる。
【００２９】
以上のように、この例の回路は上流の入力画像に最低限のカウンタ１１５Ａ，１１５Ｂと第１ないし第５のゲートＧ１〜Ｇ５からなる簡単なテストパターン発生回路１１５によりテストパターンＰを重ね書きし、下流の画像出力側でテストパターン発生回路１１５と同様に最低限のカウンタ１１６Ａ，１１６ＢとゲートＧ６〜Ｇ１０からなる簡単なテストパターン検知回路１１６により上流で重ね書きされたはずのテストパターンＰを検知し、画像ズレなどによりテストパターンＰがあるべきところにない場合に異常画像検出フラグ１１９のＦＦにフラグを立てる回路である。この異常画像検出フラグの状態により、本画像処理デバイス１１０での異常画像の発生を簡単に知ることができる。
【００３０】
さらに、このテストパターン出力／検知モードは外部のスイッチ１１８一つで制御するので、この類のデバッグモードにありがちなデバッグ用ソフトウェアを別に用意する必要がなく、デバッグのために外部端末を機器に接続する必要もなく、デバッグ用のモードにするためのレジスタなどにアクセスする必要もない。そのため、前記レジスタに関する仕様やアドレスなどを知っている必要もない。これにより、これらのＭＦＰがユーザ先にあるような場合でも、このスイッチ１１８の切替えさえできれば、特に特別な知識や道具なども不要で、その場で異常画像発生の原因を解析することができる。
【００３１】
図６は、図４の変形例に係る画像処理デバイスの構成を示すブロック図である。この図６に示した例は、図５で説明したテストパターン検知回路１１６を図４に示した第１ないし第４の画像処理モジュール１１１〜１１４のそれぞれの出力を検知するテストパターン検知回路１１６−１〜４として設けた例である。このように構成すると、第１ないし第４の画像処理モジュール１１１〜１１４のどの画像処理モジュールで異常画像が出たかをすぐに検出することができる。すなわち、テストパターン発生回路１１５によって出力されるテストパターンが決まっていれば、同じ位置にテストパターンがあるはずなので後段のテストパターン検知回路１１６のカウンタ回路１１６Ａは共通使用が可能であり、例えば図５における第６のゲートＧ６以降のゲート回路と異常画像検出フラグ１１９を異常画像検知対象とする画像処理モジュールの数だけ設ければ良い。これにより、回路の節約が可能となる。
【００３２】
この逆に、テストパターン発生回路１１５を図４に示した第１ないし第４の画像処理モジュール１１１〜１１４の入力側に設け、最後段の画像モジュール１１４の出力側に１つのテストパターン検知回路１１６を設けて異常検知を行うことも可能である。
【００３３】
さらに、各画像処理モジュール１１１，１１２，１１３，１１４の入力側と出力側のそれぞれにテストパターン発生回路１１５とテストパターン検知回路１１６を設けるように構成することもできるが、回路規模が大きくなるので、前者の方が望ましい。
【００３４】
図７は、本発明の実施形態に係る画像処理デバイスを複数搭載した画像処理ユニットの一例を示すブロック図である。図７の例は、図２の画像処理ユニットに対して画像処理デバイスを図４若しくは図６のように構成し、複数搭載した画像処理デバイス１１０，１２０のテストパターン回路１１５，１１６の機能のオン／オフを制御する端子に接続するデバイス外部のスイッチ１１８を設けた例である。この例では、画像処理デバイス１１０，１１２を複数搭載しても、スイッチ１１８一つで同時にテストパターン出力モードにすることができる。このように構成することにより大規模なユニットでも簡単に異常画像発生を検知することができる。
【００３５】
以上のように、本実施形態によれば、
１）必要最低限のカウンタとゲートで構成される小さな回路でテストパターンを発生させ、さらにその場で容易にテストパターン発生のモードにすることができる。さらに、出力後の後段モジュールでテストパターンが崩れるという異常画像の発生を即時に知ることが可能であり、効率的に異常画像の発生源を特定することができる。
２）出力されるテストパターンは主副方向のそれぞれ最低１本のラインパターンでありテストパターンを発生させる回路はカウンタとゲートで構成され、そのカウンタもテストパターンを出力する位置までのカウンタ幅で良く、画像幅全体分を持たなくとも良いので、小さな回路でテストパターンの発生が可能になる。
３）検知されるテストパターンは主副方向のそれぞれ最低１本のラインパターンでありテストパターンを発生させる回路はカウンタとゲートで構成され、そのカウンタもテストパターンを出力する位置までのカウンタ幅で良く、画像幅全体分を持たなくとも良いので、小さな回路でテストパターンの検知が可能になる。
４）テストパターン検知回路では、後段で正しい位置にテストパターンが載っているかを検知しており、画像信号が流れている段階でテストパターンに異常があるかどうかが検知されるので、画像出力時点での異常画像の発生を即時に知ることができる。
５）外部のスイッチによりテストパターン発生のモードに設定することができるので、ソフトウェアの変更や外部端末の接続が不要であり、当然テストパターン発生のためのレジスタのアドレスやその仕様を知っている必要もなく、簡単な構成で画像の異常検知が可能となる。
などの効果を奏する。
【００３６】
なお、本発明は前述した実施形態に限定されず、本発明の要旨を逸脱しない範囲で種々の変形が可能であり、特許請求の範囲に記載された技術思想に含まれる技術的事項の全てが本発明の対象となる。前記実施形態は、好適な例を示したものであるが、当業者ならば、本明細書に開示の内容から、各種の代替例、修正例、変形例あるいは改良例を実現することができ、これらは添付の特許請求の範囲により規定される範囲に含まれる。
【符号の説明】
【００３７】
１１０，１２０ 画像処理デバイス
１１１，１１２，１１３，１１４（１１ｎ） 画像処理モジュール
１１５Ａ，１１６Ａ 主走査カウンタ
１１５Ｂ，１１６Ｂ 副走査カウンタ
１１５ テストパターン発生回路
１１６ テストパターン検知回路
１１７ 端子
１１８ スイッチ
１１９ 異常画像検出フラグ
Ｄ０〜Ｄ７ 画像信号
Ｇ１〜Ｇ１０ ゲート
Ｌ１ 主走査方向のラインパターン
Ｌ２ 副走査方向のラインパターン
Ｐ 第１及び第２のテストパターン
【先行技術文献】
【特許文献】
【００３８】
【特許文献１】特開２００８−２３６１２９号公報
【技術分野】
【０００１】
本発明は画像処理装置、画像処理システム及び画像処理方法に係り、特に、異常画像発生の原因解析に特徴のある画像処理装置、この画像処理装置を複数備えた画像処理システム及び前記画像処理装置で実行される画像処理方法に関する。
【背景技術】
【０００２】
コピー機能、プリンタ機能、ファクシミリ機能などの複数の機能を複合して有するデジタル複合機、所謂ＭＦＰ（Multi Function Peripheral）などによって印刷された出力物に異常画像が発生する場合がある。このような場合、その異常画像を出力した発生源や原因を特定するためにＭＦＰ内部の画像信号が通ってくる経路上の画像処理ＬＳＩ（Large Scale Integration）などでテストパターンと呼ばれる特定の画像を発生出力させ、この特定の画像に基づいて異常画像の発生源を追跡する方法が既に知られている。このような知られた方法の１つに例えば特許文献１（特開２００８−２３６１２９号公報）に開示された発明がある。
【０００３】
この発明は、画像処理装置内の複数の画像処理手段の中のどの画像処理手段が画像の異常を発生させたかを特定するため、複数の画像処理手段のそれぞれからテストパターンを発生させ、入力された画像にテストパターンを重ねて出力し、出力された画像とテストパターンの状況からどの画像処理手段が異常となったかを判断するものである。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、上記のようにしてテストパターンを発生させるためには、そのテストパターンを作り出すための画像出力回路が必要である。画像を発生させる回路は通常大規模であり、さらにそこからテストパターンを発生出力させるためにはその出力モードに設定する必要がある。出力モードの設定には内部ソフトウェア、あるいは外部端末接続などで、そのモードにするための特定のレジスタにアクセスし、設定する必要がある。このようにレジスタにアクセスし、設定するためには、内部ソフトウェアを修正し、あるいは外部端末を接続する必要がある。その場合、当然そのレジスタのアドレスや仕様などを知っている必要がある。
【０００５】
一方、目的が異常画像発生時の発生源特定ということもあり、コストを考えると大きな回路は搭載しにくく、また、発生率の低い異常画像発生の再現の場合に連続出力を行った場合に、出力された全ての画像でテストパターンが崩れていないかどうかを全て目視で確認する必要があり、時間、労力及び正確性の点で問題があった。
【０００６】
そこで、本発明が解決しようとする課題は、小さな回路で異常画像発生源特定を効率的に進めることができるようにすることにある。
【課題を解決するための手段】
【０００７】
前記課題を解決するため、第１の手段は、複数の画像処理モジュールを有し、当該画像モジュールにおける異常画像発生を検知する画像処理装置であって、任意の画像処理モジュールで生成する第１のテストパターンを、当該テストパターンの出力位置までのカウンタ幅のカウンタとゲート回路により主走査及び副走査方向のそれぞれ最低１本のラインパターンとして出力するテストパターン発生回路と、前記任意の画像処理モジュールより後段の画像処理モジュールにて正しい位置にテストパターンが載っているかを検知する第２のテストパターンを、主走査及び副走査方向のそれぞれ最低１本のラインパターンとして出力するテストパターン検知回路と、画像信号が流れている段階で前記第１及び第２のテストパターンを比較し、両者の比較結果から異常の有無を検出する異常検出手段と、を備えていることを特徴とする。
【０００８】
第２の手段は、第１の手段に係る画像処理装置を複数搭載した画像処理システムであって、前記テストパターン検知回路によってテストパターンを発生させテストパターンを検知するモードを設定する各画像処理装置の特定の外部接続端子を共通に接続し、前記モードの設定が前記特定の外部接続端子に接続された外部機器から直接行われることを特徴とする。
【０００９】
第３の手段は、複数の画像処理モジュールを有する画像処理装置の前記画像処理モジュールにおける異常画像発生を検知する画像処理方法であって、任意の画像処理モジュールで生成するテストパターンを、出力する位置までのカウンタ幅のカウンタとゲート回路で主走査及び副走査方向のそれぞれ最低１本のラインパターンとして出力する第１の工程と、前記画像処理装置内の後段の画像処理モジュールにて正しい位置にテストパターンが載っているかを検知するテストパターンを、主走査及び副走査方向のそれぞれ最低１本のラインパターンとして出力する第２の工程と、画像信号が流れている段階で前記テストパターン発生回路によって生成されたテストパターンと、前記テストパターン検知回路によって検出されるテストパターンとを比較し、両者の比較結果から生成したテストパターンに異常があるか否かを検知する第３の工程と、を備えていることを特徴とする。
【００１０】
なお、後述の実施形態では、画像処理モジュールは符号１１１，１１２，１１３，１１４（１１ｎ）に、画像処理装置は画像処理デバイス１１０，１２０に、第１及び第２のテストパターンは符号Ｐに、主走査方向のパターンは符号Ｌ１に、副走査方向のパターンは符号Ｌ２に、カウンタは主走査カウンタ１１５Ａ，１１６Ａ及び副走査カウンタ１１５Ｂ，１１６Ｂに、ゲート回路は第１ないし第１０のゲートＧ１ないしＧ１０に、テストパターン発生回路は符号１１５に、テストパターン検知回路は符号１１６に、異常検出手段は異常画像検出フラグ１１９に、外部接続端子は端子１１７に、それぞれ対応し、外部機器からのモード設定はスイッチ１１８によって行われる。
【発明の効果】
【００１１】
本発明によれば、テストパターン発生回路を画像幅全体分のカウンタが不要な小さな回路で構成することができるとともに、画像出力の時点で異常画像の発生を特定することが可能となる。
【図面の簡単な説明】
【００１２】
【図１】画像形成装置としての一般的なデジタル複合機において画像信号が通る主要ユニットを示すブロック図である。
【図２】一般的な画像処理ユニットの概略構成を示すブロック図である。
【図３】一般的な画像処理デバイスの概略構成を示すブロック図である。
【図４】本実施形態における画像処理デバイスの概略構成を示すブロック図である。
【図５】本実施形態における画像処理デバイス内部の詳細な回路構成を示す図である。
【図６】図４の変形例に係る画像処理デバイスの構成を示すブロック図である。
【図７】本発明の実施形態に係る画像処理デバイスを複数搭載した画像処理ユニットの一例を示すブロック図である。
【発明を実施するための形態】
【００１３】
以下、本発明の実施形態について、図面を参照しながら詳細に説明する。
【００１４】
図１は、画像形成装置としての一般的なデジタル複合機（以下、ＭＦＰと称す）１において画像信号が通る主要ユニットを示すブロック図である。同図において、ＭＦＰ１は、画像処理ユニット１００、スキャナユニット２００、プリンタユニット３００及びコントローラユニット４００を備え、これらの各ユニットで画像信号が取り扱われる。
【００１５】
スキャナユニット２００、画像を読み取り、画像信号に変換し、画像処理ユニット１００に画像信号を送る。画像処理ユニット１００では、スキャナユニット２００から受け取った画像信号に必要な画像処理（信号処理）を施し、又はプリンタ３００へ送る画像信号にプリンタ出力に必要な画像処理（信号処理）を施す。プリンタ３００受け取った画像信号に基づいて用紙上に画像を形成する。画像形成は、電子写真方式であれば、光書き込みを行って潜像を形成し、この潜像をトナー現像して顕像化した後、用紙上に転写する。また、インクジェット方式であれば、用紙上にインク滴を吐出し、インクによって直接用紙上に画像を形成する。コントローラユニット４００は、ネットワーク５００、電話回線、電子メディアなどの各種外部及び内部インターフェイスを介して画像信号の送受を行う。
【００１６】
図２は一般的な画像処理ユニットの概略構成を示すブロック図である。同図において、一般的なＭＦＰ１における画像処理ユニット１００は各種ユニットとの接続口になる各インターフェイス（スキャナユニットＩ／Ｆ１０２，プリンタユニットＩ／Ｆ１０３、コントローラユニットＩ／Ｆ１０４）といくつかの画像処理デバイス１１０，１２０・・から構成され、図示しないＣＰＵによって各種制御が行われる。
【００１７】
図３は、一般的な画像処理デバイスの概略構成を示すブロック図である。同図において、一般的なＭＦＰ１における画像処理デバイス１００は第１ないし第４の複数の画像処理モジュール１１１、１１２，１１３，１１４モジュールの段数を示す）を備え、各画像処理モジュールに設定された機能、例えば、入力された画像（信号）にガンマ処理（γ処理モジュール）や色補正処理（色補正モジュール）など信号の入力順に各種の画像処理を行い、後段に出力する。
【００１８】
図４は、本実施形態における画像処理デバイスの概略構成を示すブロック図である。同図において、本実施形態における画像処理デバイス１１０は、図３に示した通常の第１ないし第４の画像処理モジュール１１１，１１２，１１３，１１４に追加してテストパターン発生回路１１５及びテストパターン検知回路１１６が接続されている。この例では初段である第１の画像処理モジュール１１１の入力側にテストパターン発生回路１１５、４段目の第４の画像処理モジュール１１４の出力側にテストパターン検知回路１１６が接続されている。また、それぞれのテストパターン回路１１５，１１６の機能のオン／オフを制御する端子１１７とそこに接続するデバイス外部のスイッチ１１８からなる構成となっている。
【００１９】
図５は、本実施形態における画像処理デバイス内部の詳細な回路構成を示す図である。
図５は図４に示した画像処理デバイス１１０の詳細を示すもので、第１ないし第ｎの画像処理モジュール１１１〜１１ｎ（ｎは２以上の連続した整数でモジュールの段数に対応する）、テストパターン発生回路１１５、テストパターン検知回路１１６、端子１１７及びデバイス外部のスイッチ１１８を備えている。テストパターン発生回路１１５及びテストパターン検知回路１１６は、さらに主走査カウンタ１１５Ａ，１１６Ａ及び副走査カウンタ１１５Ｂ，１１６Ｂをそれぞれ備えている。
【００２０】
本実施形態では、画像信号は８ビット多値信号Ｄ０〜Ｄ７、主走査同期信号ＬＳ、副走査ゲート信号ＦＧである。各画像処理モジュール１１１〜１１ｎ間はこれらの信号で画像を後段のモジュールへと渡している。ここで８ビット多値信号の値００ｈは白画像で値が大きくなるにつれグレー色の濃度が上がり、ＦＦｈは黒画像である。
【００２１】
画像信号が流れていないとき第１ないし第ｎの画像処理モジュール１１１〜１１ｎに入力される副走査ゲート信号ＦＧはノンアクティブであり、このとき副走査ゲート信号ＦＧが入力されている全ての主走査カウンタ１１５Ａ，１１６Ａ及び副走査カウンタ１１５Ｂ，１１６Ｂはそれぞれリセット状態でカウンタ値０である。次に画像信号が入力されると、副走査ゲート信号ＦＧはアクティブになり各カウンタ１１５Ａ，１１６Ａ，１１５Ｂ，１１６Ｂのリセット状態は解除され、主走査カウンタ１１５Ａ，１１６Ａは画素クロックＩＣＬＫごとにカウントアップし、副走査カウンタ１１５Ｂ，１１６Ｂは主走査同期信号ＬＳごとにカウントアップを始める。
【００２２】
ここでテストパターン発生回路１１５側の構成から説明すると、主走査カウンタ１１５Ａとその設定値Ａがビットごとに第１のゲートＧ１で比較され、主走査カウンタ１１５Ａと設定値Ａのビットが全て一致した場合、第１のゲートＧ２の出力にＨｉｇｈが出力され、第３のゲートＧ３の一方に入力される。第３のゲートＧ３の他方の入力は副走査カウンタ１１５Ｂの回路側と接続されており、同様に副走査カウンタ１１５Ｂと設定値Ｂが一致した場合にＨｉｇｈが入力される。
【００２３】
つまり第３のゲートＧ３は主走査又は副走査のカウンタ１１５Ａ、１１５Ｂがそれぞれの設定値Ａ，Ｂと一致した場合にＨｉｇｈ出力される。さらに第３のゲートＧ３の出力は第４のゲートＧ４に入力され、第４のゲートＧ４のもう片方の入力はデバイス外部のスイッチ１１８が接続されている。このとき第４のゲートＧ４がＨｉｇｈを出力する条件は、画像が入力されており、主走査カウンタ１１５Ａ又は副走査１１５Ｂで設定値Ａ，Ｂが一致し、かつデバイス外部のスイッチ１１８がオンのときであることがわかる。
【００２４】
第４のゲートＧ４の出力がＨｉｇｈのときは第１の画像処理モジュール１１１へ入力されている８ビット多値画像信号Ｄ０〜Ｄ７が第５のゲートＧ５により全ビットＨｉｇｈとなるため、第１の画像処理モジュール１１１には値ＦＦｈつまり黒の画像が入力される。第４のゲートＧ４がＬｏｗ出力のときは、第１の画像処理モジュール１１１は入力された画像そのままを入力されることがわかる。この動作で入力画像に重ね書きされるテストパターンは図５（ｂ）に示したように主走査及び副走査方向にそれぞれ１ラインＬ１，Ｌ２の十字のテストパターンＰとなる。
【００２５】
このテストパターンＰの主走査及び副走査方向のラインＬ１，Ｌ２の出力位置は、主副カウンタ１１５Ａ，１１５Ｂと比較される設定値Ａ，Ｂで制御されている。なお、ここで例えば主走査カウンタ１１５Ａの必要ビット幅はテストパターンＰを出力する位置までカウントできれば良く、カウンタ１１５Ａがフルになればそこでカウントをストップするようにしておけば、主走査幅分のカウンタビットは不要である。例えば画像が６００ｄｐｉの場合、主走査先端から４０ｍｍに位置にテストパターンＰを出力する設定であれば１０ビットのカウンタで良い。
【００２６】
テストパターン検知回路１１６側の動作ではテストパターン検知回路１１６の第６のゲートＧ６の入力側はテストパターン発生回路１１５の第３のゲートＧ３の入力側と設定値も含め全く同じであり、これの意味するところはこのテストパターン検知回路１１６が接続されている画像処理モジュール１１ｎの出力画像において、上流のテストパターン発生回路１１５が出したテストパターンＰと全く同じ位置で第６のゲート６がＨｉｇｈを出力するということである。このとき第７のゲート７は画像処理モジュール１１ｎから出力される８ビット多値画像信号Ｄ０〜Ｄ７が全てＨｉｇｈであるかを判定しており、全てＨｉｇｈであるとき第８のゲート８へＨｉｇｈを出力する。
【００２７】
第８のゲート８は主走査カウンタ１１６Ａあるいは副走査カウンタ１１６Ｂのいずれかからの出力がＨｉｇｈであり、第ｎの画像処理モジュール１１ｎの出力する８ビット多値画像信号Ｄ０〜Ｄ７が全てＨｉｇｈで一致した場合にＬｏｗを出力し、それ以外はＨｉｇｈを出力する。
【００２８】
第９のゲート９では主走査カウンタ１１６Ａあるいは副走査カウンタ１１６Ｂからの出力がＨｉｇｈであり、かつ第８のゲート８の出力により画像処理モジュール１１ｎの出力する８ビット多値画像信号Ｄ０〜Ｄ７のどれかがＨｉｇｈではなく不一致の場合、Ｈｉｇｈが入力される。つまり第９のゲート９がＨｉｇｈを出力する条件は、主走査カウンタ１１６Ａあるいは副走査カウンタ１１６ＢでＨｉｇｈが出力されるとき、つまりはテストパターンＰが存在するはずであるときに画像処理モジュール１１ｎの出力する８ビット多値画像信号Ｄ０〜Ｄ７のどれかがＨｉｇｈではなく不一致であるときである。その先の第１０のゲート１０は外部スイッチ１１８がオンでテストパターン出力モードであるときに上記テストパターンＰ１が出力されているはずであるところにテストパターンがない場合に異常画像検知フラグ１１９のＦＦ（フリップフロップ）にＨｉｇｈを立てることになる。
【００２９】
以上のように、この例の回路は上流の入力画像に最低限のカウンタ１１５Ａ，１１５Ｂと第１ないし第５のゲートＧ１〜Ｇ５からなる簡単なテストパターン発生回路１１５によりテストパターンＰを重ね書きし、下流の画像出力側でテストパターン発生回路１１５と同様に最低限のカウンタ１１６Ａ，１１６ＢとゲートＧ６〜Ｇ１０からなる簡単なテストパターン検知回路１１６により上流で重ね書きされたはずのテストパターンＰを検知し、画像ズレなどによりテストパターンＰがあるべきところにない場合に異常画像検出フラグ１１９のＦＦにフラグを立てる回路である。この異常画像検出フラグの状態により、本画像処理デバイス１１０での異常画像の発生を簡単に知ることができる。
【００３０】
さらに、このテストパターン出力／検知モードは外部のスイッチ１１８一つで制御するので、この類のデバッグモードにありがちなデバッグ用ソフトウェアを別に用意する必要がなく、デバッグのために外部端末を機器に接続する必要もなく、デバッグ用のモードにするためのレジスタなどにアクセスする必要もない。そのため、前記レジスタに関する仕様やアドレスなどを知っている必要もない。これにより、これらのＭＦＰがユーザ先にあるような場合でも、このスイッチ１１８の切替えさえできれば、特に特別な知識や道具なども不要で、その場で異常画像発生の原因を解析することができる。
【００３１】
図６は、図４の変形例に係る画像処理デバイスの構成を示すブロック図である。この図６に示した例は、図５で説明したテストパターン検知回路１１６を図４に示した第１ないし第４の画像処理モジュール１１１〜１１４のそれぞれの出力を検知するテストパターン検知回路１１６−１〜４として設けた例である。このように構成すると、第１ないし第４の画像処理モジュール１１１〜１１４のどの画像処理モジュールで異常画像が出たかをすぐに検出することができる。すなわち、テストパターン発生回路１１５によって出力されるテストパターンが決まっていれば、同じ位置にテストパターンがあるはずなので後段のテストパターン検知回路１１６のカウンタ回路１１６Ａは共通使用が可能であり、例えば図５における第６のゲートＧ６以降のゲート回路と異常画像検出フラグ１１９を異常画像検知対象とする画像処理モジュールの数だけ設ければ良い。これにより、回路の節約が可能となる。
【００３２】
この逆に、テストパターン発生回路１１５を図４に示した第１ないし第４の画像処理モジュール１１１〜１１４の入力側に設け、最後段の画像モジュール１１４の出力側に１つのテストパターン検知回路１１６を設けて異常検知を行うことも可能である。
【００３３】
さらに、各画像処理モジュール１１１，１１２，１１３，１１４の入力側と出力側のそれぞれにテストパターン発生回路１１５とテストパターン検知回路１１６を設けるように構成することもできるが、回路規模が大きくなるので、前者の方が望ましい。
【００３４】
図７は、本発明の実施形態に係る画像処理デバイスを複数搭載した画像処理ユニットの一例を示すブロック図である。図７の例は、図２の画像処理ユニットに対して画像処理デバイスを図４若しくは図６のように構成し、複数搭載した画像処理デバイス１１０，１２０のテストパターン回路１１５，１１６の機能のオン／オフを制御する端子に接続するデバイス外部のスイッチ１１８を設けた例である。この例では、画像処理デバイス１１０，１１２を複数搭載しても、スイッチ１１８一つで同時にテストパターン出力モードにすることができる。このように構成することにより大規模なユニットでも簡単に異常画像発生を検知することができる。
【００３５】
以上のように、本実施形態によれば、
１）必要最低限のカウンタとゲートで構成される小さな回路でテストパターンを発生させ、さらにその場で容易にテストパターン発生のモードにすることができる。さらに、出力後の後段モジュールでテストパターンが崩れるという異常画像の発生を即時に知ることが可能であり、効率的に異常画像の発生源を特定することができる。
２）出力されるテストパターンは主副方向のそれぞれ最低１本のラインパターンでありテストパターンを発生させる回路はカウンタとゲートで構成され、そのカウンタもテストパターンを出力する位置までのカウンタ幅で良く、画像幅全体分を持たなくとも良いので、小さな回路でテストパターンの発生が可能になる。
３）検知されるテストパターンは主副方向のそれぞれ最低１本のラインパターンでありテストパターンを発生させる回路はカウンタとゲートで構成され、そのカウンタもテストパターンを出力する位置までのカウンタ幅で良く、画像幅全体分を持たなくとも良いので、小さな回路でテストパターンの検知が可能になる。
４）テストパターン検知回路では、後段で正しい位置にテストパターンが載っているかを検知しており、画像信号が流れている段階でテストパターンに異常があるかどうかが検知されるので、画像出力時点での異常画像の発生を即時に知ることができる。
５）外部のスイッチによりテストパターン発生のモードに設定することができるので、ソフトウェアの変更や外部端末の接続が不要であり、当然テストパターン発生のためのレジスタのアドレスやその仕様を知っている必要もなく、簡単な構成で画像の異常検知が可能となる。
などの効果を奏する。
【００３６】
なお、本発明は前述した実施形態に限定されず、本発明の要旨を逸脱しない範囲で種々の変形が可能であり、特許請求の範囲に記載された技術思想に含まれる技術的事項の全てが本発明の対象となる。前記実施形態は、好適な例を示したものであるが、当業者ならば、本明細書に開示の内容から、各種の代替例、修正例、変形例あるいは改良例を実現することができ、これらは添付の特許請求の範囲により規定される範囲に含まれる。
【符号の説明】
【００３７】
１１０，１２０ 画像処理デバイス
１１１，１１２，１１３，１１４（１１ｎ） 画像処理モジュール
１１５Ａ，１１６Ａ 主走査カウンタ
１１５Ｂ，１１６Ｂ 副走査カウンタ
１１５ テストパターン発生回路
１１６ テストパターン検知回路
１１７ 端子
１１８ スイッチ
１１９ 異常画像検出フラグ
Ｄ０〜Ｄ７ 画像信号
Ｇ１〜Ｇ１０ ゲート
Ｌ１ 主走査方向のラインパターン
Ｌ２ 副走査方向のラインパターン
Ｐ 第１及び第２のテストパターン
【先行技術文献】
【特許文献】
【００３８】
【特許文献１】特開２００８−２３６１２９号公報
【特許請求の範囲】
【請求項１】
複数の画像処理モジュールを有し、当該画像モジュールにおける異常画像発生を検知する画像処理装置であって、
任意の画像処理モジュールで生成する第１のテストパターンを、当該テストパターンの出力位置までのカウンタ幅のカウンタとゲート回路により主走査及び副走査方向のそれぞれ最低１本のラインパターンとして出力するテストパターン発生回路と、
前記任意の画像処理モジュールより後段の画像処理モジュールにて正しい位置にテストパターンが載っているかを検知する第２のテストパターンを、主走査及び副走査方向のそれぞれ最低１本のラインパターンとして出力するテストパターン検知回路と、
画像信号が流れている段階で前記第１及び第２のテストパターンを比較し、両者の比較結果から異常の有無を検出する異常検出手段と、
を備えていることを特徴とする画像処理装置。
【請求項２】
請求項１記載の画像処理装置であって、
前記テストパターン検知回路は前記テストパターン発生回路に設けられたカウンタ幅のカウンタとゲート回路により構成されること
を特徴とする画像処理装置。
【請求項３】
請求項１又は２記載の画像処理装置であって、
前記テストパターン発生回路は最前段の画像処理モジュールの入力側に１つ搭載され、
前記テストパターン検知回路は前記各画像処理モジュールの出力側にそれぞれ搭載されること
を特徴とする画像処理装置。
【請求項４】
請求項１又は２記載の画像処理装置であって、
前記テストパターン発生回路は前記各画像処理モジュールの入力側にそれぞれ搭載され、
前記テストパターン検知回路は最後段の画像処理モジュールの出力側に１つ搭載されること
を特徴とする画像処理装置。
【請求項５】
請求項１又は２記載の画像処理装置であって、
前記テストパターン発生回路は前記各画像処理モジュールの入力側に、前記テストパターン検知回路は前記各画像処理モジュールの出力側にそれぞれ搭載されること
を特徴とする画像処理装置。
【請求項６】
請求項３記載の画像処理装置であって、
前記テストパターン検知回路のうち少なくとも前記カウンタは共通に使用されること
を特徴とする画像処理装置。
【請求項７】
請求項１ないし６のいずれか１項に記載の画像処理装置であって、
前記テストパターン検知回路によってテストパターンを発生させテストパターンを検知するモードを設定する特定の外部接続端子を備え、
前記モードの設定が前記特定の外部接続端子に接続された外部機器から直接行われること
を特徴とする画像処理装置。
【請求項８】
請求項１ないし７のいずれか１項に記載の画像処理装置を複数搭載した画像処理システムであって、
前記テストパターン検知回路によってテストパターンを発生させテストパターンを検知するモードを設定する各画像処理装置の特定の外部接続端子を共通に接続し、
前記モードの設定が前記特定の外部接続端子に接続された外部機器から直接行われること
を特徴とする画像処理システム。
【請求項９】
複数の画像処理モジュールを有する画像処理装置の前記画像処理モジュールにおける異常画像発生を検知する画像処理方法であって、
任意の画像処理モジュールで生成するテストパターンを、出力する位置までのカウンタ幅のカウンタとゲート回路で主走査及び副走査方向のそれぞれ最低１本のラインパターンとして出力する第１の工程と、
前記画像処理装置内の後段の画像処理モジュールにて正しい位置にテストパターンが載っているかを検知するテストパターンを、主走査及び副走査方向のそれぞれ最低１本のラインパターンとして出力する第２の工程と、
画像信号が流れている段階で前記テストパターン発生回路によって生成されたテストパターンと、前記テストパターン検知回路によって検出されるテストパターンとを比較し、両者の比較結果から生成したテストパターンに異常があるか否かを検知する第３の工程と、
を備えていることを特徴とする画像処理方法。
【請求項１】
複数の画像処理モジュールを有し、当該画像モジュールにおける異常画像発生を検知する画像処理装置であって、
任意の画像処理モジュールで生成する第１のテストパターンを、当該テストパターンの出力位置までのカウンタ幅のカウンタとゲート回路により主走査及び副走査方向のそれぞれ最低１本のラインパターンとして出力するテストパターン発生回路と、
前記任意の画像処理モジュールより後段の画像処理モジュールにて正しい位置にテストパターンが載っているかを検知する第２のテストパターンを、主走査及び副走査方向のそれぞれ最低１本のラインパターンとして出力するテストパターン検知回路と、
画像信号が流れている段階で前記第１及び第２のテストパターンを比較し、両者の比較結果から異常の有無を検出する異常検出手段と、
を備えていることを特徴とする画像処理装置。
【請求項２】
請求項１記載の画像処理装置であって、
前記テストパターン検知回路は前記テストパターン発生回路に設けられたカウンタ幅のカウンタとゲート回路により構成されること
を特徴とする画像処理装置。
【請求項３】
請求項１又は２記載の画像処理装置であって、
前記テストパターン発生回路は最前段の画像処理モジュールの入力側に１つ搭載され、
前記テストパターン検知回路は前記各画像処理モジュールの出力側にそれぞれ搭載されること
を特徴とする画像処理装置。
【請求項４】
請求項１又は２記載の画像処理装置であって、
前記テストパターン発生回路は前記各画像処理モジュールの入力側にそれぞれ搭載され、
前記テストパターン検知回路は最後段の画像処理モジュールの出力側に１つ搭載されること
を特徴とする画像処理装置。
【請求項５】
請求項１又は２記載の画像処理装置であって、
前記テストパターン発生回路は前記各画像処理モジュールの入力側に、前記テストパターン検知回路は前記各画像処理モジュールの出力側にそれぞれ搭載されること
を特徴とする画像処理装置。
【請求項６】
請求項３記載の画像処理装置であって、
前記テストパターン検知回路のうち少なくとも前記カウンタは共通に使用されること
を特徴とする画像処理装置。
【請求項７】
請求項１ないし６のいずれか１項に記載の画像処理装置であって、
前記テストパターン検知回路によってテストパターンを発生させテストパターンを検知するモードを設定する特定の外部接続端子を備え、
前記モードの設定が前記特定の外部接続端子に接続された外部機器から直接行われること
を特徴とする画像処理装置。
【請求項８】
請求項１ないし７のいずれか１項に記載の画像処理装置を複数搭載した画像処理システムであって、
前記テストパターン検知回路によってテストパターンを発生させテストパターンを検知するモードを設定する各画像処理装置の特定の外部接続端子を共通に接続し、
前記モードの設定が前記特定の外部接続端子に接続された外部機器から直接行われること
を特徴とする画像処理システム。
【請求項９】
複数の画像処理モジュールを有する画像処理装置の前記画像処理モジュールにおける異常画像発生を検知する画像処理方法であって、
任意の画像処理モジュールで生成するテストパターンを、出力する位置までのカウンタ幅のカウンタとゲート回路で主走査及び副走査方向のそれぞれ最低１本のラインパターンとして出力する第１の工程と、
前記画像処理装置内の後段の画像処理モジュールにて正しい位置にテストパターンが載っているかを検知するテストパターンを、主走査及び副走査方向のそれぞれ最低１本のラインパターンとして出力する第２の工程と、
画像信号が流れている段階で前記テストパターン発生回路によって生成されたテストパターンと、前記テストパターン検知回路によって検出されるテストパターンとを比較し、両者の比較結果から生成したテストパターンに異常があるか否かを検知する第３の工程と、
を備えていることを特徴とする画像処理方法。
【図１】
【図２】
【図３】
【図４】
【図６】
【図７】
【図５】
【図２】
【図３】
【図４】
【図６】
【図７】
【図５】
【公開番号】特開２０１２−１２９６３３（Ｐ２０１２−１２９６３３Ａ）
【公開日】平成２４年７月５日（２０１２．７．５）
【国際特許分類】
【出願番号】特願２０１０−２７７２７３（Ｐ２０１０−２７７２７３）
【出願日】平成２２年１２月１３日（２０１０．１２．１３）
【出願人】（０００００６７４７）株式会社リコー (37,907)
【Ｆターム（参考）】
【公開日】平成２４年７月５日（２０１２．７．５）
【国際特許分類】
【出願日】平成２２年１２月１３日（２０１０．１２．１３）
【出願人】（０００００６７４７）株式会社リコー (37,907)
【Ｆターム（参考）】
[ Back to top ]