画像読取装置および画像データ並び替え方法
【課題】画像読取装置を、様々な構成のラインイメージセンサーやＡＦＥ等の部品に汎
用的に対応可能とする技術を提供する。
【解決手段】画像読取装置は、ＲＧＢ各色１以上のチャンネル（ch）の３ラインイメー
ジセンサーから出力されるＲＧＢ各色の各チャンネルの画像データを、１ラインのＲＧＢ
画像データとなるようにチャンネル番号（ch_no）順に並び替える並び替え手段を有する
。並び替え手段は、所定の公式により、各種設定値と、各チャンネルのＲＧＢ画像データ
が入力される順番に対応する各種カウンター値とに基づいて、各チャンネルのＲＧＢ画像
データのセンサーch_noを算出し、センサーch_no順に並び替える。
用的に対応可能とする技術を提供する。
【解決手段】画像読取装置は、ＲＧＢ各色１以上のチャンネル（ch）の３ラインイメー
ジセンサーから出力されるＲＧＢ各色の各チャンネルの画像データを、１ラインのＲＧＢ
画像データとなるようにチャンネル番号（ch_no）順に並び替える並び替え手段を有する
。並び替え手段は、所定の公式により、各種設定値と、各チャンネルのＲＧＢ画像データ
が入力される順番に対応する各種カウンター値とに基づいて、各チャンネルのＲＧＢ画像
データのセンサーch_noを算出し、センサーch_no順に並び替える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、イメージセンサーにより読み取られた画像データを処理する画像読取装置、
および画像データの並び替え方法に関する。
【背景技術】
【０００２】
主走査方向に複数の部分（チャンネル）に分割され、各チャンネルで読み取られた画像
データを並行して出力するラインイメージセンサーが知られている。また、このラインイ
メージセンサーが搭載された画像読取装置（例えば、スキャナー、コピー機、複合機等）
が知られている。例えば、特許文献１には、上記のような画像読取装置が記載されている
。
【０００３】
また、上記のようなラインイメージセンサーを、Ｒ（レッド）、Ｇ（グリーン）、Ｂ（
ブルー）各色ごとに備える、すなわち、３ラインイメージセンサーを備える画像読取装置
が知られている。
【０００４】
上記のラインイメージセンサーの各チャンネルからパラレルで出力された画像データは
、Ａ／Ｄ変換器（例えば、ＡＦＥ（Analog Front End））により、アナログデータからデ
ジタルデータへと変換され、画像読取装置内部に搭載された、画像処理ＡＳＩＣ（Applic
ation Specific Integrated Circuit）等の画像処理ユニット（ＳｏＣ（System on a Chi
p）とも呼ばれる）へと出力される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−１２４０７４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、近年、画像読取装置の低価格化、小型化（薄型化）がますます要求されてい
る。そこで、ＣＩＳ方式の画像読取装置が増えつつある。また、近年、画像読取装置の処
理の高速化がますます要求されている。そこで、特に、ＣＩＳ方式の画像読取装置におい
ては、ラインイメージセンサーの複数チャンネル化が進みつつある。
【０００７】
また、今後、複数チャンネル化とともに、様々な構成（例えば、チャンネル数）のライ
ンイメージセンサーや、様々な構成（例えば、入力チャンネル数、出力チャンネル数、出
力データ順序等）のＡＦＥ等の各種部品が、画像読取装置に搭載されることが想定される
。
【０００８】
しかしながら、一般的に、画像読取装置のＳｏＣは、画像読取装置に搭載されるライン
イメージセンサーやＡＦＥ等の各種部品の構成に応じて予め設計される。そのため、様々
な構成の部品に汎用的に対応できず、部品の構成に応じてその都度設計変更が必要となる
。
【０００９】
ＳｏＣは、最終的には正しい画像データを生成する必要があるため、入力された各チャ
ンネルの画像データを、ラインイメージセンサーにおける主走査方向のチャンネルの順序
で並べる必要がある。すなわち、ＳｏＣは、どのタイミングで入力された画像データが、
どのチャンネルのデータであるかを特定する仕組みを有する。しかし、ラインイメージセ
ンサーやＡＦＥ等の各種部品の構成が変更されると、この仕組みの設計変更が必要となっ
てしまう。
【００１０】
そこで、本発明は、画像読取装置を、様々な構成のラインイメージセンサーやＡＦＥ等
の部品に汎用的に対応可能とする技術を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記の課題を解決するための本発明の一態様は、画像読取装置であって、ＲＧＢ各色１
以上のチャンネル（ch）の３ラインイメージセンサーと、前記３ラインイメージセンサー
から出力されるＲＧＢ各色の各チャンネルの画像データをＡ／Ｄ変換して出力するＡ／Ｄ
変換ユニット（AFE）と、前記Ａ／Ｄ変換ユニットから所定の順序で出力されるＲＧＢ各
色の各チャンネルの画像データについて、同一チャンネルごとのＲＧＢ画像データにまと
めて出力するＲＧＢ統合手段と、パラレル入力される各チャンネルのＲＧＢ画像データを
シリアルに並び替えるパラレル／シリアル変換手段と、シリアル入力される各チャンネル
のＲＧＢ画像データを１ラインの画像データとなるようにチャンネル番号（ch_no）順に
並び替える並び替え手段と、を有する画像処理ユニット（SoC）と、を備え、前記並び替
え手段は、下記に示す公式により、各種設定値と、各チャンネルのＲＧＢ画像データが入
力される順番に対応する各種カウンター値とに基づいて、各チャンネルのＲＧＢ画像デー
タのセンサーch_noを算出し、センサーch_no順に並び替え、ＲＧＢ各色の画像データが１
つのチャンネルで前記Ａ／Ｄ変換ユニットから出力される場合、AFE総入力ch数を３で割
って設定し、ＲＧＢ各色の画像データが異なるチャンネルで前記Ａ／Ｄ変換ユニットから
出力される場合、AFE総入力ch数及びAFE総出力ch数をそれぞれ３で割って設定する、こと
を特徴とする。
＜公式＞
センサーch_no = (AFE総入力ch数/SoC入力ch数) ＊ (SoC入力chカウンター)
+ (ch内データ飛び幅) ＊ (SoC入力データカウンター)
+ (データ飛び幅カウンター)
＜カウンターの定義＞
・SoC入力chカウンター(ch_cnt)：初期値0、(パラレル／シリアル変換手段の入力ch数
−1)分カウント
・SoC入力データカウンター(datain_cnt)：初期値0、(((AFE総入力ch数/AFE総出力ch数
)/ ch内データ飛び幅)−1)分カウント
・データ飛び幅カウンター(jump_cnt)：初期値0、(ch内データ飛び幅−1)分カウント
・カウンターの優先順位：SoC入力chカウンター(ch_cnt) > SoC入力データカウンター(
datain_cnt) > データ飛び幅カウンター(jump_cnt)
＜設定値＞
・SoC入力ch数：パラレル／シリアル変換手段の入力チャンネル数
・AFE総入力ch数：ＡＦＥの入力チャンネル数の合計
・AFE総出力ch数：ＡＦＥの出力チャンネル数の合計
・ch内データ飛び幅：ＡＦＥにおける、次に出力すべきチャンネル番号とその前に出力
したチャンネル番号との間隔（1以上）
・各種カウンターの最大値
【００１２】
ここで、上記の画像読取装置であって、前記並び替え手段は、算出したセンサーch_no
が（ＲＧＢ各色のセンサーch数−１）よりも大きい場合、当該チャンネルのＲＧＢ画像デ
ータに対する処理をスキップする、ことを特徴としていてもよい。
【００１３】
また、上記のいずれかの画像読取装置であって、ＲＡＭ、ＲＯＭ、およびＣＰＵを備え
、前記並び替え手段は、各チャンネルのＲＧＢ画像データのセンサーch_noの算出および
並び替えを行う回路を有し、前記各種設定値は、前記ＲＯＭに予め格納されており、前記
ＣＰＵによって前記並び替え手段に設定され、前記並び替え手段は、センサーch_no順に
並び替えた各チャンネルのＲＧＢ画像データを、前記ＲＡＭに書き込む、ことを特徴とし
ていてもよい。
【００１４】
また、上記のいずれかの画像読取装置であって、ＲＡＭ、ＲＯＭ、およびＣＰＵを備え
、前記並び替え手段は、前記ＲＯＭに格納された所定のプログラムが前記ＣＰＵに実行さ
れることより、各チャンネルのＲＧＢ画像データのセンサーch_noの算出を行い、センサ
ーch_no順に並び替えた各チャンネルのＲＧＢ画像データを、前記ＲＡＭに書き込む回路
を有する、ことを特徴としていてもよい。
【００１５】
また、上記のいずれかの画像読取装置であって、前記各種設定値を変更することで、
・センサーch数3（ＲＧＢ各1ch）、1個のAFE（3ch入力、1ch出力、データ飛び幅1）
・センサーch数3（ＲＧＢ各1ch）、3個のAFE（1ch入力、1ch出力、データ飛び幅1）
・センサーch数6（ＲＧＢ各2ch）、3個のAFE（2ch入力、1ch出力、データ飛び幅1）
・センサーch数18（ＲＧＢ各6ch）、3個のAFE（6ch入力、3ch出力、データ飛び幅1）
・センサーch数12（ＲＧＢ各4ch）、3個のAFE（4ch入力、1ch出力、データ飛び幅2）
・センサーch数24（ＲＧＢ各8ch）、6個のAFE（4ch入力、1ch出力、データ飛び幅2）
の少なくとも１つの構成に対応する、ことを特徴としていてもよい。
【００１６】
上記の課題を解決するための本発明の他の態様は、画像読取装置における画像データ並
び替え方法であって、前記画像読取装置は、ＲＧＢ各色１以上のチャンネル（ch）の３ラ
インイメージセンサーと、前記３ラインイメージセンサーから出力されるＲＧＢ各色の各
チャンネルの画像データをＡ／Ｄ変換して出力するＡ／Ｄ変換ユニット（AFE）と、前記
Ａ／Ｄ変換ユニットから所定の順序で出力されるＲＧＢ各色の各チャンネルの画像データ
について、同一チャンネルごとのＲＧＢ画像データにまとめて出力するＲＧＢ統合処理と
、パラレル入力される各チャンネルのＲＧＢ画像データをシリアルに並び替えるパラレル
／シリアル変換処理と、シリアル入力される各チャンネルのＲＧＢ画像データを１ライン
の画像データとなるようにチャンネル番号（ch_no）順に並び替える並び替え処理と、を
行う画像処理ユニット（SoC）と、を備え、前記並び替え処理は、下記に示す公式により
、各種設定値と、各チャンネルのＲＧＢ画像データが入力される順番に対応する各種カウ
ンター値とに基づいて、各チャンネルのＲＧＢ画像データのセンサーch_noを算出し、セ
ンサーch_no順に並び替え、ＲＧＢ各色の画像データが１つのチャンネルで前記Ａ／Ｄ変
換ユニットから出力される場合、AFE総入力ch数を３で割って設定し、ＲＧＢ各色の画像
データが異なるチャンネルで前記Ａ／Ｄ変換ユニットから出力される場合、AFE総入力ch
数及びAFE総出力ch数をそれぞれ３で割って設定する、ことを特徴とする。
＜公式＞
センサーch_no = (AFE総入力ch数/SoC入力ch数) ＊ (SoC入力chカウンター)
+ (ch内データ飛び幅) ＊ (SoC入力データカウンター)
+ (データ飛び幅カウンター)
＜カウンターの定義＞
・SoC入力chカウンター(ch_cnt)：初期値0、(パラレル／シリアル変換処理の入力ch数
−1)分カウント
・SoC入力データカウンター(datain_cnt)：初期値0、(((AFE総入力ch数/AFE総出力ch数
)/ ch内データ飛び幅)−1)分カウント
・データ飛び幅カウンター(jump_cnt)：初期値0、(ch内データ飛び幅−1)分カウント
・カウンターの優先順位：SoC入力chカウンター(ch_cnt) > SoC入力データカウンター(
datain_cnt) > データ飛び幅カウンター(jump_cnt)
＜設定値＞
・SoC入力ch数：パラレル／シリアル変換処理の入力チャンネル数
・AFE総入力ch数：ＡＦＥの入力チャンネル数の合計
・AFE総出力ch数：ＡＦＥの出力チャンネル数の合計
・ch内データ飛び幅：ＡＦＥにおける、次に出力すべきチャンネル番号とその前に出力
したチャンネル番号との間隔（1以上）
・各種カウンターの最大値
【図面の簡単な説明】
【００１７】
【図１】本発明の一実施形態に係る画像読取装置の、ハードウェアの概略構成の一例を示すブロック図。
【図２】センサーチャンネル番号を算出するための公式を示す図。
【図３】各種条件に対応する簡略化した公式を示す図。
【図４】画像読取装置の構成に応じた各種条件の設定を説明する図。
【図５】各種条件の例に対応するデータ順序を示す図。
【図６】ＡＦＥおよびＳｏＣの第１構成例を示す図。
【図７】第１構成例における各種カウンター値とチャンネル番号の関係を説明する図。
【図８】ＡＦＥおよびＳｏＣの第２構成例を示す図。
【図９】第２構成例における各種カウンター値とチャンネル番号の関係を説明する図。
【図１０】ＡＦＥおよびＳｏＣの第３構成例を示す図。
【図１１】第３構成例における各種カウンター値とチャンネル番号の関係を説明する図。
【図１２】ＡＦＥおよびＳｏＣの第４構成例を示す図。
【図１３】第４構成例における各種カウンター値とチャンネル番号の関係を説明する図。
【図１４】ＡＦＥおよびＳｏＣの第５構成例を示す図。
【図１５】第５構成例における各種カウンター値とチャンネル番号の関係を説明する図。
【図１６】ＡＦＥおよびＳｏＣの第６構成例を示す図。
【図１７】第６構成例における各種カウンター値とチャンネル番号の関係を説明する図。
【図１８】画像データの並び替え処理を示すフロー図。
【図１９】画像データの順番をチャンネル番号に変換するテーブルの構成例を示す図。
【発明を実施するための形態】
【００１８】
以下、本発明の一実施形態について、図面を参照して説明する。
【００１９】
図１は、本発明の一実施形態に係る画像読取装置１の、ハードウェアの概略構成の一例
を示すブロック図である。本図は、各チャンネルの画像データの並び替えに関する構成を
中心に示している。
【００２０】
画像読取装置１は、カラー読み取りを行う、いわゆるスキャナー、コピー機、複合機等
の装置である。画像読取装置１は、例えば、ＣＩＳ方式である。画像読取装置１は、３ラ
インイメージセンサー１０、ＡＦＥ２０、ＳｏＣ３０を有する。
【００２１】
３ラインイメージセンサー１０は、ＲＧＢ各色に対応するラインイメージセンサーを備
える。３ラインイメージセンサー１０は、ＲＧＢ各色について１ライン単位で画像データ
（アナログデータ）を生成し、ＡＦＥ２０に出力する。
【００２２】
３ラインイメージセンサー１０の仕様としては、様々なものが想定される。例えば、Ｒ
ＧＢ各色のラインイメージセンサーが、１つのチャンネルで構成されたものや、主走査方
向に並ぶ複数のチャンネルで構成されたものである。
【００２３】
チャンネルが１つの場合、原稿に光を当てることによりＲＧＢ各色のラインイメージセ
ンサーで生成された１ライン分の画像データ（アナログデータ）は、１つのチャンネル単
位のデータで構成される。ＲＧＢ各色１ラインの画像データは、パラレルに、ＡＦＥ２０
に出力される。
【００２４】
チャンネルが複数の場合、原稿に光を当てることによりＲＧＢ各色のラインイメージセ
ンサーで生成された１ライン分の画像データ（アナログデータ）は、複数のチャンネル単
位のデータで構成される。ＲＧＢ各色１ラインの各チャンネルの画像データは、パラレル
に、ＡＦＥ２０に出力される。
【００２５】
ＡＦＥ２０は、３ラインイメージセンサー１０から出力されたアナログの画像データを
受け付け、デジタルの画像データに変換して、後段の回路（ＳｏＣ３０）に出力する。Ａ
ＦＥ２０は、１つのＡＦＥ回路で構成されていてもよいし、複数のＡＦＥ回路が組み合わ
されて構成されていてもよい。
【００２６】
１つのＡＦＥ回路の仕様としては、様々なものが想定される。例えば、シリアル入力さ
れたＲＧＢのうちいずれか１色の１チャンネルの画像データを、そのまま１つのチャンネ
ルのデータとしてシリアル出力する構成のものがある。また、パラレル入力されたＲＧＢ
各１チャンネルの画像データを、所定の色の順序で１つのチャンネルにまとめてシリアル
出力するものがある。例えば、所定の色の順序としては、Ｒ、Ｇ、Ｂの順序がある。
【００２７】
また、例えば、パラレル入力されたＲＧＢのうちいずれか１色の複数チャンネルの画像
データを、所定のチャンネルの順序で１つのチャンネルにまとめてシリアル出力する構成
のものがある。所定のチャンネルの順序としては、チャンネル番号順（例えば、Ｒのチャ
ンネル数＝４の場合、Ｒ０、Ｒ１、Ｒ２、Ｒ３の順）や、チャンネル番号を所定数ずつ飛
ばした順序（例えば、Ｒのチャンネル数＝４かつ飛び幅２の場合、Ｒ０、Ｒ２、Ｒ１、Ｒ
３の順）がある。また、例えば、パラレル入力されたＲＧＢのうちいずれか１色の複数チ
ャンネルの画像データを、所定のチャンネルの順序で、入力よりも少ない複数のチャンネ
ル数ごとにまとめてパラレル出力する構成のものがある。
【００２８】
また、例えば、パラレル入力されたＲＧＢ各色複数チャンネルの画像データを、ＲＧＢ
各色ごとに、所定のチャンネルの順序で１つのチャンネルにまとめてパラレル出力する構
成のものがある。
【００２９】
ＳｏＣ３０は、ＡＦＥ２０から入力された画像データの並び替え、各種の画像処理を行
うユニットである。ＳｏＣ３０は、ＲＧＢ統合回路４０、パラレル／シリアル変換回路５
０、画像処理回路６０、ＲＡＭ７０、ＣＰＵ８０、ＲＯＭ９０を有する。
【００３０】
ＲＧＢ統合回路４０は、ＡＦＥ２０からパラレル又はシリアルに出力されたＲＧＢ各色
の各チャンネルの画像データを受け付け、ＲＧＢ各色の対応するチャンネル（同一のチャ
ンネル番号）ごとに１つのデータにまとめて、後段の回路（パラレル／シリアル変換回路
５０又は画像処理回路６０）にパラレル又はシリアルに出力する。
【００３１】
例えば、ＲＧＢ統合回路４０は、ＲＧＢ各色２チャンネルの画像データがチャンネル順
にパラレル入力された場合（（Ｒ０、Ｇ０、Ｂ０）、（Ｒ１、Ｇ１、Ｂ１））、０チャン
ネルのデータ（Ｒ０、Ｇ０、Ｂ０）を１つのデータＤ０として、１チャンネルのデータ（
Ｒ１、Ｇ１、Ｂ１）を１つのデータＤ１としてまとめてシリアルに出力する。また、例え
ば、ＲＧＢ各色２チャンネルの画像データが全てパラレルに入力された場合（Ｒ０、Ｒ１
、Ｇ０、Ｇ１、Ｂ０、Ｂ１）、Ｄ０とＤ１とをパラレルに出力する。
【００３２】
パラレル／シリアル変換回路５０は、前段の回路（ＡＦＥ２０又はＲＧＢ統合回路４０
）から複数のチャンネルでパラレル出力された画像データを受け付け、所定のチャンネル
の順序で１つのチャンネルにまとめて、後段の回路（画像処理回路６０）にシリアル出力
する。例えば、パラレル入力が２チャンネルの場合、各チャンネルから入力される画像デ
ータを交互に取得して、シリアル出力する。
【００３３】
画像処理回路６０は、ＲＧＢ統合回路４０又はパラレル／シリアル変換回路５０から、
シリアル出力されたＲＧＢ各色のラインの各チャンネルの画像データを受け付け、所定の
画像処理（例えば、シェーディング補正、ガンマ補正など）を行うとともに、各チャンネ
ルの画像データを、３ラインイメージセンサー１０における主走査方向のチャンネルの順
序になる（ラインの先頭画素から最後の画素まで順に並ぶ）ように、ＲＡＭ７０に書き込
む。
【００３４】
ＲＡＭ７０は、ＣＰＵ８０が実行するプログラムや、画像処理回路６０によりデータ順
序が並び替えられた画像データ、等を一時的に記憶するために使用される大容量の記憶装
置である。ＲＡＭ７０は、例えば、ＳＤＲＡＭ、ＤＤＲ−ＳＤＲＡＭなどの揮発性メモリ
ーである。
【００３５】
ＣＰＵ８０は、ＲＯＭ９０から所定のプログラムをＲＡＭ７０に読み出して実行するこ
とにより、各種の処理を実現する。ＣＰＵ８０は、ＳｏＣ４０を統合的に制御したり、Ｒ
ＡＭ７０に格納されている画像データに所定の画像処理を行ったりする。
【００３６】
ＲＯＭ９０は、ＣＰＵ８０が実行するための各種プログラムやデータが記憶されている
記憶装置である。ＲＯＭ９０は、例えば、不揮発性のフラッシュＲＯＭなどである。
【００３７】
以上が、本実施形態に係る画像読取装置１の画像データの並び替えに関連する構成であ
る。従って、上記の画像読取装置１の構成は、本願発明の特徴を説明するにあたっての主
要構成を説明したのであって、上記に限られない。また、上記の画像読取装置１の構成は
、一般的な画像読取装置が備える他の構成を排除するものではない。
【００３８】
例えば、画像処理回路６０は、ＲＧＢ各色の各チャンネルの画像データの並び替えを行
う専用の回路であってもよい。この場合、画像処理回路６０の他に、シェーディング補正
やガンマ補正等の各種画像処理を行うための回路が設けられていてもよい。
【００３９】
さて、以上に説明したように、画像読取装置１は、様々な仕様の部品（３ラインイメー
ジセンサー１０、ＡＦＥ２０、ＲＧＢ統合回路４０、パラレル／シリアル変換回路５０）
の組み合わせにより構成されることが想定される。そのため、画像処理回路６０にシリア
ル入力される、３ラインイメージセンサー１０のＲＧＢ各色の各チャンネルの画像データ
の順序は、上記各種部品の組み合わせ方によって異なることとなる。
【００４０】
そこで、本実施形態の画像処理回路６０は、上記各種部品の組み合わせ方によって異な
るＲＧＢ各色の画像データの様々な順序に、汎用的に対応して、画像データの並び替えを
行うことができるように、以下に説明する公式に基づく回路構成を有する。この構成によ
り、画像処理回路６０は、順次入力される、ＲＧＢ各色１ラインの各チャンネルの画像デ
ータについて、そのチャンネル番号を特定することができる。
【００４１】
図２は、センサーチャンネル番号を算出するための公式を示す図である。なお、以下で
は適宜、チャンネル番号を「ch_no」と、チャンネルを「ch」と、記述する。
【００４２】
＜センサーch_no算出公式＞
センサーch_no = (AFE総入力ch数/SoC入力ch数) ＊ (SoC入力chカウンター)
+ (ch内データ飛び幅) ＊ (SoC入力データカウンター)
+ (データ飛び幅カウンター)
【００４３】
＜カウンター＞
・SoC入力（パラレル／シリアル変換回路入力）chカウンター(ch_cnt)：初期値0、(パラ
レル／シリアル変換回路入力ch数−1)分カウント
・SoC入力（パラレル／シリアル変換回路入力）データカウンター(datain_cnt)：初期値0
、(((AFE総入力ch数/AFE総出力ch数)/ ch内データ飛び幅)−1)分カウント
・データ飛び幅カウンター(jump_cnt)：初期値0、(ch内データ飛び幅−1)分カウント
【００４４】
・カウンターの優先順位：上記の各種カウンターをカウントする優先順位は以下の通りで
ある。
SoC入力chカウンター(ch_cnt) > SoC入力データカウンター(datain_cnt) > データ飛び
幅カウンター(jump_cnt)
・カウンターのカウント手順：上位のカウンターから順に最大値までカウントし、上位の
カウンターが最大値となった場合、下位のカウンターを１カウントアップし、上位のカウ
ンターを０に戻してカウントアップする。すなわち、上位のカウンターが最大値までカウ
ントされた場合、繰り上げて、下位のカウンターに１繰り入れる。例えば、各カウンター
の最大値が１である場合、各カウンターの値(ch_cnt, datain_cnt, jump_cnt)は、(0,0,0
)、(1,0,0)、(0,1,0)、(1,1,0)、(0,0,1)、(1,0,1)、(0,1,1)、(1,1,1)のように変化して
いく。
【００４５】
＜条件（設定値）＞
・SoC入力（パラレル／シリアル変換回路入力）ch数：パラレル／シリアル変換回路の入
力チャンネル数
・AFE総入力ch数：ＡＦＥの入力チャンネル数（ＡＦＥが複数のＡＦＥ回路で構成される
場合は、各ＡＦＥ回路の入力チャンネル数の合計）、AFE総入力ch数 > センサーch数の場
合、使用されない入力チャンネルが存在すると判定可能。
・AFE総出力ch数：ＡＦＥの出力チャンネル数（ＡＦＥが複数のＡＦＥ回路で構成される
場合は、各ＡＦＥ回路の出力チャンネル数の合計）
・センサーch数：ＲＧＢ各色のセンサーのch数の合計
・ＲＧＢ各色のセンサーch数：センサーch数 / 3
・ch内データ飛び幅：各ＡＦＥ回路における、次に出力すべきチャンネル番号とその前に
出力したチャンネル番号との間隔、1以上の値が設定される。
・各センサーch内データ数：ＲＧＢ各色の各センサーチャンネルから画像データとして取
得すべき有効データ数、不必要なデータを読み捨てるために使用される。
・各種カウンターの最大値
【００４６】
上記の公式は、条件（設定値）に応じて簡略化することができる。図３は、各種条件に
対応する簡略化した公式を示す図である。
【００４７】
＜各種条件（設定値）に対応する簡略化したセンサーch_no算出公式＞
（１）SoC入力（パラレル／シリアル変換回路入力）ch数が1ch、飛び幅1の場合：
センサーch_no = (ch内データ飛び幅) ＊ (SoC入力データカウンター)
（２）SoC入力（パラレル／シリアル変換回路入力）ch数が複数ch、飛び幅1の場合：
センサーch_no = (AFE総入力ch数/SoC入力ch数) ＊ (SoC入力chカウンター)
+ (ch内データ飛び幅) ＊ (SoC入力データカウンター)
（３）SoC入力（パラレル／シリアル変換回路入力）ch数が1ch、飛び幅2以上の場合：
センサーch_no = (ch内データ飛び幅) ＊ (SoC入力データカウンター)
+ (データ飛び幅カウンター)
（４）SoC入力（パラレル／シリアル変換回路入力）ch数が複数ch、飛び幅2以上の場合：
センサーch_no = (AFE総入力ch数/SoC入力ch数) ＊ (SoC入力chカウンター)
+ (ch内データ飛び幅) ＊ (SoC入力データカウンター)
+ (データ飛び幅カウンター)
【００４８】
画像処理回路６０は、上述した公式に基づく演算を行うための回路構成を有する。画像
処理回路６０は、ＲＧＢ各色のラインの各チャンネルの画像データの入力が開始されると
、上述した手順で各種カウンターをカウントアップし、各種カウンター値の組み合わせご
とにセンサーch_noを算出する。このようにして、順次シリアルに入力されるＲＧＢ各色
の画像データに対応するチャンネル番号を特定し、３ラインイメージセンサー１０におけ
る主走査方向のチャンネルの順序になるように、ＲＧＢ各色の画像データをＲＡＭ７０に
書き込むことができる。
【００４９】
上記の各種条件（設定値）は、画像処理回路６０による演算の開始前に設定される。具
体的には、上記の各種条件（設定値）は、画像読取装置又はＳｏＣ４０の製造時などに、
ＲＯＭ９０に記録しておく。そして、上記の各種条件（設定値）は、画像読取装置１の起
動時などに、ＣＰＵ８０が所定のプログラムを実行することによりＲＯＭ９０から読み出
され、画像処理回路６０のレジスター等に設定されるようにする。
【００５０】
本実施形態では、上述の公式に基づく画像処理回路６０による演算が開始される際に、
ＳｏＣ３０の回路構成に応じて、AFE総入力ch数及びAFE総出力ch数の設定は変更される。
【００５１】
具体的には、図４（Ａ）に示すように、ＡＦＥ２０がＲＧＢ各色の画像データをまとめ
て１つのチャンネルで出力する場合、AFE総入力ch数 = AFE総入力ch数 / 3として設定さ
れる。AFE総出力ch数の設定は変更されない。一方、図４（Ｂ）に示すように、ＡＦＥ２
０がＲＧＢ各色の画像データを異なるチャンネルに出力する場合、AFE総入力ch数 = AFE
総入力ch数 / 3、AFE総出力ch数 = AFE総出力ch数 / 3として設定される。
【００５２】
図４（Ａ）又は（Ｂ）の構成を判定するための情報は、例えば、画像読取装置又はＳｏ
Ｃ４０の製造時などにフラグ情報としてＲＯＭ９０に記録しておく。そして、ＣＰＵ８０
が所定のプログラムを実行することによりＲＯＭ９０から当該フラグ情報を読み出し、AF
E総入力ch数及びAFE総出力ch数を算出し、設定を変更する。
【００５３】
上記のようにして、画像処理回路６０は、上述した公式に基づく演算を行うことができ
る。
【００５４】
なお、AFE総入力ch数及びAFE総出力ch数は、画像処理回路６０による演算の開始の際に
変更されるようにしなくてもよい。例えば、予め変更後のAFE総入力ch数及びAFE総出力ch
数をＲＯＭ９０に記録しておき、その値が設定されるようにしてもよい。
【００５５】
図５に、上記の公式に具体的な条件（設定値）を設定した場合の、画像処理回路６０に
入力される各チャンネルの画像データ順序（データ配列）を示す。なお、本図は、想定さ
れる全ての条件を網羅しているわけではなく、有用な条件例を列挙したものである。
【００５６】
本図の見方は以下の通りである。
・「＃」
項目番号
・Ｓｅｎｓｏｒの構成「ch数」
ＲＧＢ各色のラインのch数の合計
・ＡＦＥの構成「個数」：
ＡＦＥ２０を構成するＡＦＥの個数
・ＡＦＥの構成「入ch」：
ＡＦＥ２０を構成する各ＡＦＥの入力ch数
・ＡＦＥの構成「出ch」：
ＡＦＥ２０を構成する各ＡＦＥの出力ch数
・ＳｏＣの構成「入ch」：
ＳｏＣ３０の入力ch数（本図では、パラレル／シリアル変換回路入力ch数ではない。）
・１chデータ配列「RGBx_y」：
「RGBのセンサーch番号_ch内のデータ番号」
【００５７】
図６〜１７に、画像読取装置１の構成例と、各構成例におけるカウンター値とチャンネ
ル番号の関係を示す。
【００５８】
なお、図中の「data_ch」は、ＲＧＢ統合回路４０に入力されるチャンネルを示す。「c
data_ch」は、パラレル／シリアル変換回路５０に入力されるチャンネルを示す。「c_cnt
」は、ＲＧＢがまとめて１チャンネルに入力される場合に、ＲＧＢ各色ごとにカウントさ
れるカウンターである。「data_cnt」は、ch内のデータ番号毎にカウントされるカウンタ
ーである。「sel_data」は、選択されたデータを示す。
【００５９】
「Rx_y」は、「Ｒのセンサーch番号_ch内のデータ番号」を示す。「Gx_y」は、「Ｇの
センサーch番号_ch内のデータ番号」を示す。「Bx_y」は、「Ｂのセンサーch番号_ch内の
データ番号」を示す。「Dx_y」は、「RGBのセンサーch番号_ch内のデータ番号」を示す。
なお、センサーch数が１つの場合、「R_y」のようにxを省略する場合がある。
【００６０】
また、公式に各種設定値を当て嵌めた式中の「(0,….n)」は、各種カウンターがカウン
トされる範囲および値を示す。
【００６１】
図６は、ＡＦＥおよびＳｏＣの第１構成例を示す図である。図７は、第１構成例におけ
る各種カウンター値とチャンネル番号の関係を説明する図である。
【００６２】
第１構成例は、3ラインイメージセンサー（ＲＧＢ各1ch）と、1個のAFE（3ch入力1ch出
力・飛び幅1）とを用いた構成である。この構成では、ＲＧＢ各色の画像データがdata_ch
0で１つにまとめられている。従って、AFE総入力ch数は、3で割られる。この構成の各種
設定値（SoC入力（パラレル／シリアル変換回路入力）ch数1、AFE総入力ch数 = 3/3、AFE
総出力ch数1、データ飛び幅1）を公式に当て嵌めると、以下のような式になる（図２、図
３（１）参照）。
式：0+0+0
従って、画像処理回路６０に入力される画像データのセンサーチャンネル番号の順序は
、１ラインごとに、0となる（図５の#1、図７のch_no参照）。
【００６３】
図８は、ＡＦＥおよびＳｏＣの第２構成例を示す図である。図９は、第２構成例におけ
る各種カウンター値とチャンネル番号の関係を説明する図である。
【００６４】
第２構成例は、3ラインイメージセンサー（ＲＧＢ各1ch）と、3個のAFE（1ch入力1ch出
力・飛び幅1）とを用いた構成である。この構成では、ＲＧＢ各色の画像データが各data_
chに割り当てられている。従って、AFE総入力ch数及びAFE総出力ch数は、3で割られる。
この構成の各種設定値（SoC入力（パラレル／シリアル変換回路入力）ch数1、AFE総入力c
h数 = 3/3、AFE総出力ch数 = 3/3、データ飛び幅1）を公式に当て嵌めると、以下のよう
な式になる（図２、図３（１）参照）。
式：0+0+0
従って、画像処理回路６０に入力される画像データのセンサーチャンネル番号の順序は
、１ラインごとに、0となる（図５の#2、図９のch_no参照）。
【００６５】
図１０は、ＡＦＥおよびＳｏＣの第３構成例を示す図である。図１１は、第３構成例に
おける各種カウンター値とチャンネル番号の関係を説明する図である。
【００６６】
第３構成例は、3ラインイメージセンサー（ＲＧＢ各2ch）と、3個のAFE（2ch入力1ch出
力・飛び幅1）とを用いた構成である。この構成では、ＲＧＢ各色の画像データが各data_
chに割り当てられている。従って、AFE総入力ch数及びAFE総出力ch数は、3で割られる。
この構成の各種設定値（SoC入力（パラレル／シリアル変換回路入力）ch数1、AFE総入力c
h数 = 6/3、AFE総出力ch数 = 3/3、データ飛び幅1）を公式に当て嵌めると、以下のよう
な式になる（図２、図３（１）参照）。
式：0+1＊(0,1)+0
従って、画像処理回路６０に入力される画像データのセンサーチャンネル番号の順序は
、１ラインごとに、0,1となる（図５の#4、図１１のch_no参照）。
【００６７】
図１２は、ＡＦＥおよびＳｏＣの第４構成例を示す図である。図１３は、第４構成例に
おける各種カウンター値とチャンネル番号の関係を説明する図である。
【００６８】
第４構成例は、3ラインイメージセンサー（ＲＧＢ各6ch）と、3個のAFE（6ch入力3ch出
力・飛び幅1）とを用いた構成である。この構成では、ＲＧＢ各色の画像データが各data_
chに割り当てられている。従って、AFE総入力ch数及びAFE総出力ch数は、3で割られる。
この構成の各種設定値（SoC入力（パラレル／シリアル変換回路入力）ch数3、AFE総入力c
h数 = 18/3、AFE総出力ch数 = 9/3、データ飛び幅1）を公式に当て嵌めると、以下のよう
な式になる（図２、図３（２）参照）。
式：6/3＊(0,1,2)+1＊(0,1)+0
従って、画像処理回路６０に入力される画像データのセンサーチャンネル番号の順序は
、１ラインごとに、0,2,4,1,3,5となる（図５の#18、図１３のch_no参照）。
【００６９】
図１４は、ＡＦＥおよびＳｏＣの第５構成例を示す図である。図１５は、第５構成例に
おける各種カウンター値とチャンネル番号の関係を説明する図である。
【００７０】
第５構成例は、3ラインイメージセンサー（ＲＧＢ各4ch）と、3個のAFE（4ch入力1ch出
力・飛び幅2）とを用いた構成である。この構成では、ＲＧＢ各色の画像データが各data_
chに割り当てられている。従って、AFE総入力ch数及びAFE総出力ch数は、3で割られる。
この構成の各種設定値（SoC入力（パラレル／シリアル変換回路入力）ch数1、AFE総入力c
h数 = 12/3、AFE総出力ch数 = 3/3、データ飛び幅2）を公式に当て嵌めると、以下のよう
な式になる（図２、図３（３）参照）。
式：0+2＊(0,1)+(0,1)
従って、画像処理回路６０に入力される画像データのセンサーチャンネル番号の順序は
、１ラインごとに、0,2,1,3となる（図５の#12、図１５のch_no参照）。
【００７１】
図１６は、ＡＦＥおよびＳｏＣの第６構成例を示す図である。図１７は、第６構成例に
おける各種カウンター値とチャンネル番号の関係を説明する図である。
【００７２】
第６構成例は、3ラインイメージセンサー（ＲＧＢ各8ch）と、6個のAFE（4ch入力1ch出
力・飛び幅2）とを用いた構成である。この構成では、ＲＧＢ各色の画像データが各data_
chに割り当てられている。従って、AFE総入力ch数及びAFE総出力ch数は、3で割られる。
この構成の各種設定値（SoC入力（パラレル／シリアル変換回路入力）ch数2、AFE総入力c
h数 = 24/3、AFE総出力ch数 = 6/3、データ飛び幅2）を公式に当て嵌めると、以下のよう
な式になる（図２、図３（４）参照）。
式：8/2＊(0,1)+2＊(0,1)+(0,1)
従って、画像処理回路６０に入力される画像データのセンサーチャンネル番号の順序は
、１ラインごとに、0,4,2,6,1,5,3,7となる（図５の#31、図１７のch_no参照）。
【００７３】
図１８は、画像データの並び替え処理を示すフロー図である。本フローは、画像処理回
路６０が、ＲＧＢ各色１ラインを構成する各チャンネルの画像データを順次受け付け、３
ラインイメージセンサー１０における主走査方向のチャンネル順序になるように、ＲＡＭ
７０に書き込む処理を示している。なお、本フローの開始の際には、上述した各種設定値
、カウンターの初期値が画像処理回路６０に設定されている。
【００７４】
Ｓ０１では、ＣＰＵ８０は、１チャンネルが３色であるか否を判定する。具体的には、
ＡＦＥ２０がＲＧＢ各色のデータをまとめて１つのチャンネルで出力するか、ＲＧＢ各色
のデータを別のチャンネルに出力するかを、予めＲＯＭ９０に格納された情報に基づいて
判定する。１チャンネルが３色である場合（Ｓ０１：ＹＥＳ）、ＣＰＵ８０は処理をＳ０
２に進める。１チャンネルが３色でない場合（Ｓ０２：ＮＯ）、ＣＰＵ８０は処理をＳ０
３に進める。
【００７５】
Ｓ０２では、ＣＰＵ８０は、入力チャンネル数を３で割って設定する。具体的にはＣＰ
Ｕ８０は、AFE総入力ch数をＲＯＭ９０から読み出し、当該値を３で割って、画像処理回
路６０のレジスター等に設定する。そして、処理をＳ１１に進める。
【００７６】
Ｓ０３では、ＣＰＵ８０は、入力チャンネル数及び出力チャンネル数を３で割って設定
する。具体的にはＣＰＵ８０は、AFE総入力ch数及びAFE総出力ch数をＲＯＭ９０から読み
出し、これらの値をそれぞれ３で割って、画像処理回路６０のレジスター等に設定する。
そして、処理をＳ１１に進める。
【００７７】
なお、Ｓ０１〜Ｓ０３は、このフローにおいて行わなくてもよい。例えば、画像読取装
置１の起動時に最初に設定して、その後はその設定された値が使用されるようにすればよ
い。また、Ｓ０１〜０３の処理は、画像処理回路６０が実行するようにしてもよい。
【００７８】
Ｓ１１では、画像処理回路６０は、ＳｏＣ入力（パラレル／シリアル変換回路入力）ch
数（設定値）が1chであるか否かを判定する。パラレル／シリアル変換回路入力ch数が1ch
である場合（Ｓ１１：ＹＥＳ）、処理をＳ２１に進める。パラレル／シリアル変換回路入
力ch数が1chでない場合（Ｓ１１：ＮＯ）、処理をＳ１２に進める。
【００７９】
Ｓ１２では、画像処理回路６０は、ＳｏＣ入力（パラレル／シリアル変換回路入力）ch
カウンターが最大値（設定値：(パラレル／シリアル変換回路入力ch数−1)）と等しいか
否かを判定する。ＳｏＣ入力chカウンターが最大値と等しい場合（Ｓ１２：ＹＥＳ）、処
理をＳ２１に進める。ＳｏＣ入力chカウンターが最大値と等しくない場合（Ｓ１２：ＮＯ
）、処理をＳ１３に進める。
【００８０】
Ｓ１３では、画像処理回路６０は、対象の画像データが必要なデータであるか否かを判
定する。具体的には、公式により算出したセンサーch_no > （ＲＧＢ各色のセンサーch数
−１）か否かを判定する。算出したセンサーch_noが（ＲＧＢ各色のセンサーch数−１）
より大きい場合（Ｓ１３：ＮＯ）、Ｓ１４をスキップし、処理をＳ１５に進める。算出し
たセンサーch_noが（ＲＧＢ各色のセンサーch数−１）以下の場合（Ｓ１３：ＹＥＳ）、
処理をＳ１４に進める。
【００８１】
Ｓ１４では、画像処理回路６０は、対象のＲＧＢ各色の画像データを、公式により算出
したセンサーch_noの画像データとして、ＲＡＭ７０の対応するアドレスに書き込む。こ
こで、ＲＡＭ７０に格納するデータは、算出したセンサーch_noのＲＧＢ各色のセンサーc
h内有効データ数（設定値）が示す範囲内のデータである。画像処理回路６０は、データ
をＲＡＭ７０に格納し、処理をＳ１５に進める。
【００８２】
Ｓ１５では、画像処理回路６０は、ＳｏＣ入力（パラレル／シリアル変換回路入力）ch
カウンターを1インクリメントする。そして、処理をＳ１２に戻す。
【００８３】
Ｓ２１では、画像処理回路６０は、AFE総入力ch数（設定値）およびAFE総出力ch数（設
定値）の比率が1:1であるか否かを判定する。比率が1:1である場合（Ｓ２１：ＹＥＳ）、
処理をＳ３１に進める。比率が1:1でない場合（Ｓ２１：ＮＯ）、処理をＳ２２に進める
。
【００８４】
Ｓ２２では、画像処理回路６０は、SoC入力（パラレル／シリアル変換回路入力）デー
タカウンターが最大値（設定値：(((AFE総入力ch数/AFE総出力ch数)/ ch内データ飛び幅)
−1)）と等しいか否かを判定する。SoC入力データカウンターが最大値と等しい場合（Ｓ
２２：ＹＥＳ）、処理をＳ３１に進める。SoC入力データカウンターが最大値と等しくな
い場合（Ｓ２２：ＮＯ）、処理をＳ２３に進める。
【００８５】
Ｓ２３およびＳ２４の処理は、それぞれＳ１３およびＳ１４と同様である。
【００８６】
Ｓ２５では、画像処理回路６０は、ＳｏＣ入力（パラレル／シリアル変換回路入力）ch
カウンターを0クリアし、SoC入力（パラレル／シリアル変換回路入力）データカウンター
を1インクリメントする。そして、処理をＳ１１に戻す。
【００８７】
Ｓ３１では、画像処理回路６０は、データ飛び幅（設定値）が1であるか否かを判定す
る。データ飛び幅が1である場合（Ｓ３１：ＹＥＳ）、処理をＳ４３に進める。データ飛
び幅が1でない場合（Ｓ３１：ＮＯ）、処理をＳ３２に進める。
【００８８】
Ｓ３２では、画像処理回路６０は、データ飛び幅カウンターが最大値（設定値：(ch内
データ飛び幅−1)）と等しいか否かを判定する。データ飛び幅カウンターが最大値と等し
い場合（Ｓ３２：ＹＥＳ）、処理をＳ４３に進める。データ飛び幅カウンターが最大値と
等しくない場合（Ｓ３２：ＮＯ）、処理をＳ３３に進める。
【００８９】
Ｓ３３およびＳ３４の処理は、それぞれＳ１３およびＳ１４と同様である。
【００９０】
Ｓ３５では、画像処理回路６０は、ＳｏＣ入力（パラレル／シリアル変換回路入力）ch
カウンター及びSoC入力（パラレル／シリアル変換回路入力）データカウンターを0クリア
し、データ飛び幅カウンターを1インクリメントする。そして、処理をＳ１１に戻す。
【００９１】
Ｓ４３およびＳ４４の処理は、それぞれＳ１３およびＳ１４と同様である。
【００９２】
Ｓ４５では、画像処理回路６０は、ＳｏＣ入力（パラレル／シリアル変換回路入力）ch
カウンター、SoC入力（パラレル／シリアル変換回路入力）データカウンター、及びデー
タ飛び幅カウンターを0クリアする。そして、本フローを終了する。
【００９３】
以上のようにして、画像処理回路６０は、順次入力されたＲＧＢ画像データのチャンネ
ル番号を特定することができる。また、特定したチャンネル番号に従って、ＲＧＢ画像デ
ータをチャンネル順に並び替えることができる。
【００９４】
以上、本発明の一実施形態について説明した。本実施形態によれば、画像読取装置を、
様々な構成のラインイメージセンサーやＡＦＥ等の部品に汎用的に対応可能とする技術を
提供することができる。
【００９５】
すなわち、ＡＦＥやセンサー等の構成によってＳｏＣを大きく作り変える必要が無くな
る。また、既存にない仕様のＡＦＥ等の部品が新たに開発され、当該部品が画像読取装置
に採用されても、大きな設計変更を伴わずに対応可能となる。さらに、製品に要求される
性能やコスト等に応えられるように、大きな設計変更を伴わずに様々な部品の組み合わせ
を検討することができるため、最適なシステム構成を実現し易くなる。
【００９６】
なお、上記の本発明の実施形態は、本発明の要旨と範囲を例示することを意図し、限定
するものではない。多くの代替物、修正および変形例が当業者にとって明らかである。
【００９７】
例えば、上記の実施形態では、画像処理回路６０が、入力されたＲＧＢ画像データごと
にチャンネル番号を算出する回路構成を有するが、ＣＰＵ８０がチャンネル番号を算出す
るようにしてもよい。
【００９８】
具体的には、ＲＯＭ９０に、チャンネル番号算出公式による演算を実行するための所定
のプログラム、各種条件（設定値）を格納しておく。また、ＲＧＢ画像データが入力され
た順番を、センサーチャンネル番号に変換するための変換テーブルを用意しておく。変換
テーブルは、例えば、図１９に示すようなＳＲＡＭにより実現することができる。本図に
示すように、ＳＲＡＭは、ＲＧＢ各色のセンサーch数を表すことのできるビット数の領域
をセンサーch数分有する容量である。例えば、ＲＧＢ各色のセンサーch数=32chの場合、5
bit×32wordの領域を用意すればよい。ＳＲＡＭは、画像処理回路６０内に設けられても
良いし、画像処理回路６０の外のＳｏＣ４０上に設けられてもよい。
【００９９】
ＣＰＵ８０は、画像読取装置１の起動時などに、ＲＯＭ９０から各種設定値および所定
のプログラムを読み出して実行する。そして、プログラムに従って、各種カウンターを上
述した手順でカウントアップすることにより、順次チャンネル番号を算出する。また、カ
ウンター値の組み合わせごとに順次算出したチャンネル番号を、ＳＲＡＭに順次（０番目
の領域から順に）格納する。
【０１００】
ＲＧＢ各色のセンサーch数分のチャンネル番号がＳＲＡＭに格納された後、画像処理回
路６０は、ライン毎に、実際に入力された各チャンネルのＲＧＢ画像データについて、入
力された順番に対応するチャンネル番号をＳＲＡＭを参照して特定する。また、各チャン
ネルのＲＧＢ画像データを、それぞれ特定したチャンネル番号に対応するＲＡＭ７０のア
ドレスに格納する。
【０１０１】
上記のように構成すれば、上述の実施形態と同様の機能を実現するとともに、ハードウ
ェアのゲート数を大幅に削減することができる。
【０１０２】
また、例えば、上記の実施形態において、想定しうる最大のＡＦＥ構成に合わせて、Ｓ
ｏＣ３０を設計しておいてもよい。このようにすれば、ＡＦＥやセンサー等の構成によっ
てＳｏＣを作り変える必要が無くなる。また、既存にない仕様のＡＦＥ等の部品が新たに
開発され、当該部品が画像読取装置に採用されても、設計変更を伴わずに対応可能となる
。具体的には、ＲＧＢ統合回路４０、パラレル／シリアル変換回路５０、信号配線などを
設計変更する必要がなくなる。すなわち、ＳｏＣ３０を共通部品として様々な画像読取装
置１に使用できる。
【符号の説明】
【０１０３】
１：画像読取装置、１０：３ラインイメージセンサー、２０：ＡＦＥ、３０：ＳｏＣ、４
０：ＲＧＢ統合回路、５０：パラレル／シリアル変換回路、６０：画像処理回路、７０：
ＲＡＭ、８０：ＣＰＵ、９０：ＲＯＭ
【技術分野】
【０００１】
本発明は、イメージセンサーにより読み取られた画像データを処理する画像読取装置、
および画像データの並び替え方法に関する。
【背景技術】
【０００２】
主走査方向に複数の部分（チャンネル）に分割され、各チャンネルで読み取られた画像
データを並行して出力するラインイメージセンサーが知られている。また、このラインイ
メージセンサーが搭載された画像読取装置（例えば、スキャナー、コピー機、複合機等）
が知られている。例えば、特許文献１には、上記のような画像読取装置が記載されている
。
【０００３】
また、上記のようなラインイメージセンサーを、Ｒ（レッド）、Ｇ（グリーン）、Ｂ（
ブルー）各色ごとに備える、すなわち、３ラインイメージセンサーを備える画像読取装置
が知られている。
【０００４】
上記のラインイメージセンサーの各チャンネルからパラレルで出力された画像データは
、Ａ／Ｄ変換器（例えば、ＡＦＥ（Analog Front End））により、アナログデータからデ
ジタルデータへと変換され、画像読取装置内部に搭載された、画像処理ＡＳＩＣ（Applic
ation Specific Integrated Circuit）等の画像処理ユニット（ＳｏＣ（System on a Chi
p）とも呼ばれる）へと出力される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−１２４０７４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、近年、画像読取装置の低価格化、小型化（薄型化）がますます要求されてい
る。そこで、ＣＩＳ方式の画像読取装置が増えつつある。また、近年、画像読取装置の処
理の高速化がますます要求されている。そこで、特に、ＣＩＳ方式の画像読取装置におい
ては、ラインイメージセンサーの複数チャンネル化が進みつつある。
【０００７】
また、今後、複数チャンネル化とともに、様々な構成（例えば、チャンネル数）のライ
ンイメージセンサーや、様々な構成（例えば、入力チャンネル数、出力チャンネル数、出
力データ順序等）のＡＦＥ等の各種部品が、画像読取装置に搭載されることが想定される
。
【０００８】
しかしながら、一般的に、画像読取装置のＳｏＣは、画像読取装置に搭載されるライン
イメージセンサーやＡＦＥ等の各種部品の構成に応じて予め設計される。そのため、様々
な構成の部品に汎用的に対応できず、部品の構成に応じてその都度設計変更が必要となる
。
【０００９】
ＳｏＣは、最終的には正しい画像データを生成する必要があるため、入力された各チャ
ンネルの画像データを、ラインイメージセンサーにおける主走査方向のチャンネルの順序
で並べる必要がある。すなわち、ＳｏＣは、どのタイミングで入力された画像データが、
どのチャンネルのデータであるかを特定する仕組みを有する。しかし、ラインイメージセ
ンサーやＡＦＥ等の各種部品の構成が変更されると、この仕組みの設計変更が必要となっ
てしまう。
【００１０】
そこで、本発明は、画像読取装置を、様々な構成のラインイメージセンサーやＡＦＥ等
の部品に汎用的に対応可能とする技術を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記の課題を解決するための本発明の一態様は、画像読取装置であって、ＲＧＢ各色１
以上のチャンネル（ch）の３ラインイメージセンサーと、前記３ラインイメージセンサー
から出力されるＲＧＢ各色の各チャンネルの画像データをＡ／Ｄ変換して出力するＡ／Ｄ
変換ユニット（AFE）と、前記Ａ／Ｄ変換ユニットから所定の順序で出力されるＲＧＢ各
色の各チャンネルの画像データについて、同一チャンネルごとのＲＧＢ画像データにまと
めて出力するＲＧＢ統合手段と、パラレル入力される各チャンネルのＲＧＢ画像データを
シリアルに並び替えるパラレル／シリアル変換手段と、シリアル入力される各チャンネル
のＲＧＢ画像データを１ラインの画像データとなるようにチャンネル番号（ch_no）順に
並び替える並び替え手段と、を有する画像処理ユニット（SoC）と、を備え、前記並び替
え手段は、下記に示す公式により、各種設定値と、各チャンネルのＲＧＢ画像データが入
力される順番に対応する各種カウンター値とに基づいて、各チャンネルのＲＧＢ画像デー
タのセンサーch_noを算出し、センサーch_no順に並び替え、ＲＧＢ各色の画像データが１
つのチャンネルで前記Ａ／Ｄ変換ユニットから出力される場合、AFE総入力ch数を３で割
って設定し、ＲＧＢ各色の画像データが異なるチャンネルで前記Ａ／Ｄ変換ユニットから
出力される場合、AFE総入力ch数及びAFE総出力ch数をそれぞれ３で割って設定する、こと
を特徴とする。
＜公式＞
センサーch_no = (AFE総入力ch数/SoC入力ch数) ＊ (SoC入力chカウンター)
+ (ch内データ飛び幅) ＊ (SoC入力データカウンター)
+ (データ飛び幅カウンター)
＜カウンターの定義＞
・SoC入力chカウンター(ch_cnt)：初期値0、(パラレル／シリアル変換手段の入力ch数
−1)分カウント
・SoC入力データカウンター(datain_cnt)：初期値0、(((AFE総入力ch数/AFE総出力ch数
)/ ch内データ飛び幅)−1)分カウント
・データ飛び幅カウンター(jump_cnt)：初期値0、(ch内データ飛び幅−1)分カウント
・カウンターの優先順位：SoC入力chカウンター(ch_cnt) > SoC入力データカウンター(
datain_cnt) > データ飛び幅カウンター(jump_cnt)
＜設定値＞
・SoC入力ch数：パラレル／シリアル変換手段の入力チャンネル数
・AFE総入力ch数：ＡＦＥの入力チャンネル数の合計
・AFE総出力ch数：ＡＦＥの出力チャンネル数の合計
・ch内データ飛び幅：ＡＦＥにおける、次に出力すべきチャンネル番号とその前に出力
したチャンネル番号との間隔（1以上）
・各種カウンターの最大値
【００１２】
ここで、上記の画像読取装置であって、前記並び替え手段は、算出したセンサーch_no
が（ＲＧＢ各色のセンサーch数−１）よりも大きい場合、当該チャンネルのＲＧＢ画像デ
ータに対する処理をスキップする、ことを特徴としていてもよい。
【００１３】
また、上記のいずれかの画像読取装置であって、ＲＡＭ、ＲＯＭ、およびＣＰＵを備え
、前記並び替え手段は、各チャンネルのＲＧＢ画像データのセンサーch_noの算出および
並び替えを行う回路を有し、前記各種設定値は、前記ＲＯＭに予め格納されており、前記
ＣＰＵによって前記並び替え手段に設定され、前記並び替え手段は、センサーch_no順に
並び替えた各チャンネルのＲＧＢ画像データを、前記ＲＡＭに書き込む、ことを特徴とし
ていてもよい。
【００１４】
また、上記のいずれかの画像読取装置であって、ＲＡＭ、ＲＯＭ、およびＣＰＵを備え
、前記並び替え手段は、前記ＲＯＭに格納された所定のプログラムが前記ＣＰＵに実行さ
れることより、各チャンネルのＲＧＢ画像データのセンサーch_noの算出を行い、センサ
ーch_no順に並び替えた各チャンネルのＲＧＢ画像データを、前記ＲＡＭに書き込む回路
を有する、ことを特徴としていてもよい。
【００１５】
また、上記のいずれかの画像読取装置であって、前記各種設定値を変更することで、
・センサーch数3（ＲＧＢ各1ch）、1個のAFE（3ch入力、1ch出力、データ飛び幅1）
・センサーch数3（ＲＧＢ各1ch）、3個のAFE（1ch入力、1ch出力、データ飛び幅1）
・センサーch数6（ＲＧＢ各2ch）、3個のAFE（2ch入力、1ch出力、データ飛び幅1）
・センサーch数18（ＲＧＢ各6ch）、3個のAFE（6ch入力、3ch出力、データ飛び幅1）
・センサーch数12（ＲＧＢ各4ch）、3個のAFE（4ch入力、1ch出力、データ飛び幅2）
・センサーch数24（ＲＧＢ各8ch）、6個のAFE（4ch入力、1ch出力、データ飛び幅2）
の少なくとも１つの構成に対応する、ことを特徴としていてもよい。
【００１６】
上記の課題を解決するための本発明の他の態様は、画像読取装置における画像データ並
び替え方法であって、前記画像読取装置は、ＲＧＢ各色１以上のチャンネル（ch）の３ラ
インイメージセンサーと、前記３ラインイメージセンサーから出力されるＲＧＢ各色の各
チャンネルの画像データをＡ／Ｄ変換して出力するＡ／Ｄ変換ユニット（AFE）と、前記
Ａ／Ｄ変換ユニットから所定の順序で出力されるＲＧＢ各色の各チャンネルの画像データ
について、同一チャンネルごとのＲＧＢ画像データにまとめて出力するＲＧＢ統合処理と
、パラレル入力される各チャンネルのＲＧＢ画像データをシリアルに並び替えるパラレル
／シリアル変換処理と、シリアル入力される各チャンネルのＲＧＢ画像データを１ライン
の画像データとなるようにチャンネル番号（ch_no）順に並び替える並び替え処理と、を
行う画像処理ユニット（SoC）と、を備え、前記並び替え処理は、下記に示す公式により
、各種設定値と、各チャンネルのＲＧＢ画像データが入力される順番に対応する各種カウ
ンター値とに基づいて、各チャンネルのＲＧＢ画像データのセンサーch_noを算出し、セ
ンサーch_no順に並び替え、ＲＧＢ各色の画像データが１つのチャンネルで前記Ａ／Ｄ変
換ユニットから出力される場合、AFE総入力ch数を３で割って設定し、ＲＧＢ各色の画像
データが異なるチャンネルで前記Ａ／Ｄ変換ユニットから出力される場合、AFE総入力ch
数及びAFE総出力ch数をそれぞれ３で割って設定する、ことを特徴とする。
＜公式＞
センサーch_no = (AFE総入力ch数/SoC入力ch数) ＊ (SoC入力chカウンター)
+ (ch内データ飛び幅) ＊ (SoC入力データカウンター)
+ (データ飛び幅カウンター)
＜カウンターの定義＞
・SoC入力chカウンター(ch_cnt)：初期値0、(パラレル／シリアル変換処理の入力ch数
−1)分カウント
・SoC入力データカウンター(datain_cnt)：初期値0、(((AFE総入力ch数/AFE総出力ch数
)/ ch内データ飛び幅)−1)分カウント
・データ飛び幅カウンター(jump_cnt)：初期値0、(ch内データ飛び幅−1)分カウント
・カウンターの優先順位：SoC入力chカウンター(ch_cnt) > SoC入力データカウンター(
datain_cnt) > データ飛び幅カウンター(jump_cnt)
＜設定値＞
・SoC入力ch数：パラレル／シリアル変換処理の入力チャンネル数
・AFE総入力ch数：ＡＦＥの入力チャンネル数の合計
・AFE総出力ch数：ＡＦＥの出力チャンネル数の合計
・ch内データ飛び幅：ＡＦＥにおける、次に出力すべきチャンネル番号とその前に出力
したチャンネル番号との間隔（1以上）
・各種カウンターの最大値
【図面の簡単な説明】
【００１７】
【図１】本発明の一実施形態に係る画像読取装置の、ハードウェアの概略構成の一例を示すブロック図。
【図２】センサーチャンネル番号を算出するための公式を示す図。
【図３】各種条件に対応する簡略化した公式を示す図。
【図４】画像読取装置の構成に応じた各種条件の設定を説明する図。
【図５】各種条件の例に対応するデータ順序を示す図。
【図６】ＡＦＥおよびＳｏＣの第１構成例を示す図。
【図７】第１構成例における各種カウンター値とチャンネル番号の関係を説明する図。
【図８】ＡＦＥおよびＳｏＣの第２構成例を示す図。
【図９】第２構成例における各種カウンター値とチャンネル番号の関係を説明する図。
【図１０】ＡＦＥおよびＳｏＣの第３構成例を示す図。
【図１１】第３構成例における各種カウンター値とチャンネル番号の関係を説明する図。
【図１２】ＡＦＥおよびＳｏＣの第４構成例を示す図。
【図１３】第４構成例における各種カウンター値とチャンネル番号の関係を説明する図。
【図１４】ＡＦＥおよびＳｏＣの第５構成例を示す図。
【図１５】第５構成例における各種カウンター値とチャンネル番号の関係を説明する図。
【図１６】ＡＦＥおよびＳｏＣの第６構成例を示す図。
【図１７】第６構成例における各種カウンター値とチャンネル番号の関係を説明する図。
【図１８】画像データの並び替え処理を示すフロー図。
【図１９】画像データの順番をチャンネル番号に変換するテーブルの構成例を示す図。
【発明を実施するための形態】
【００１８】
以下、本発明の一実施形態について、図面を参照して説明する。
【００１９】
図１は、本発明の一実施形態に係る画像読取装置１の、ハードウェアの概略構成の一例
を示すブロック図である。本図は、各チャンネルの画像データの並び替えに関する構成を
中心に示している。
【００２０】
画像読取装置１は、カラー読み取りを行う、いわゆるスキャナー、コピー機、複合機等
の装置である。画像読取装置１は、例えば、ＣＩＳ方式である。画像読取装置１は、３ラ
インイメージセンサー１０、ＡＦＥ２０、ＳｏＣ３０を有する。
【００２１】
３ラインイメージセンサー１０は、ＲＧＢ各色に対応するラインイメージセンサーを備
える。３ラインイメージセンサー１０は、ＲＧＢ各色について１ライン単位で画像データ
（アナログデータ）を生成し、ＡＦＥ２０に出力する。
【００２２】
３ラインイメージセンサー１０の仕様としては、様々なものが想定される。例えば、Ｒ
ＧＢ各色のラインイメージセンサーが、１つのチャンネルで構成されたものや、主走査方
向に並ぶ複数のチャンネルで構成されたものである。
【００２３】
チャンネルが１つの場合、原稿に光を当てることによりＲＧＢ各色のラインイメージセ
ンサーで生成された１ライン分の画像データ（アナログデータ）は、１つのチャンネル単
位のデータで構成される。ＲＧＢ各色１ラインの画像データは、パラレルに、ＡＦＥ２０
に出力される。
【００２４】
チャンネルが複数の場合、原稿に光を当てることによりＲＧＢ各色のラインイメージセ
ンサーで生成された１ライン分の画像データ（アナログデータ）は、複数のチャンネル単
位のデータで構成される。ＲＧＢ各色１ラインの各チャンネルの画像データは、パラレル
に、ＡＦＥ２０に出力される。
【００２５】
ＡＦＥ２０は、３ラインイメージセンサー１０から出力されたアナログの画像データを
受け付け、デジタルの画像データに変換して、後段の回路（ＳｏＣ３０）に出力する。Ａ
ＦＥ２０は、１つのＡＦＥ回路で構成されていてもよいし、複数のＡＦＥ回路が組み合わ
されて構成されていてもよい。
【００２６】
１つのＡＦＥ回路の仕様としては、様々なものが想定される。例えば、シリアル入力さ
れたＲＧＢのうちいずれか１色の１チャンネルの画像データを、そのまま１つのチャンネ
ルのデータとしてシリアル出力する構成のものがある。また、パラレル入力されたＲＧＢ
各１チャンネルの画像データを、所定の色の順序で１つのチャンネルにまとめてシリアル
出力するものがある。例えば、所定の色の順序としては、Ｒ、Ｇ、Ｂの順序がある。
【００２７】
また、例えば、パラレル入力されたＲＧＢのうちいずれか１色の複数チャンネルの画像
データを、所定のチャンネルの順序で１つのチャンネルにまとめてシリアル出力する構成
のものがある。所定のチャンネルの順序としては、チャンネル番号順（例えば、Ｒのチャ
ンネル数＝４の場合、Ｒ０、Ｒ１、Ｒ２、Ｒ３の順）や、チャンネル番号を所定数ずつ飛
ばした順序（例えば、Ｒのチャンネル数＝４かつ飛び幅２の場合、Ｒ０、Ｒ２、Ｒ１、Ｒ
３の順）がある。また、例えば、パラレル入力されたＲＧＢのうちいずれか１色の複数チ
ャンネルの画像データを、所定のチャンネルの順序で、入力よりも少ない複数のチャンネ
ル数ごとにまとめてパラレル出力する構成のものがある。
【００２８】
また、例えば、パラレル入力されたＲＧＢ各色複数チャンネルの画像データを、ＲＧＢ
各色ごとに、所定のチャンネルの順序で１つのチャンネルにまとめてパラレル出力する構
成のものがある。
【００２９】
ＳｏＣ３０は、ＡＦＥ２０から入力された画像データの並び替え、各種の画像処理を行
うユニットである。ＳｏＣ３０は、ＲＧＢ統合回路４０、パラレル／シリアル変換回路５
０、画像処理回路６０、ＲＡＭ７０、ＣＰＵ８０、ＲＯＭ９０を有する。
【００３０】
ＲＧＢ統合回路４０は、ＡＦＥ２０からパラレル又はシリアルに出力されたＲＧＢ各色
の各チャンネルの画像データを受け付け、ＲＧＢ各色の対応するチャンネル（同一のチャ
ンネル番号）ごとに１つのデータにまとめて、後段の回路（パラレル／シリアル変換回路
５０又は画像処理回路６０）にパラレル又はシリアルに出力する。
【００３１】
例えば、ＲＧＢ統合回路４０は、ＲＧＢ各色２チャンネルの画像データがチャンネル順
にパラレル入力された場合（（Ｒ０、Ｇ０、Ｂ０）、（Ｒ１、Ｇ１、Ｂ１））、０チャン
ネルのデータ（Ｒ０、Ｇ０、Ｂ０）を１つのデータＤ０として、１チャンネルのデータ（
Ｒ１、Ｇ１、Ｂ１）を１つのデータＤ１としてまとめてシリアルに出力する。また、例え
ば、ＲＧＢ各色２チャンネルの画像データが全てパラレルに入力された場合（Ｒ０、Ｒ１
、Ｇ０、Ｇ１、Ｂ０、Ｂ１）、Ｄ０とＤ１とをパラレルに出力する。
【００３２】
パラレル／シリアル変換回路５０は、前段の回路（ＡＦＥ２０又はＲＧＢ統合回路４０
）から複数のチャンネルでパラレル出力された画像データを受け付け、所定のチャンネル
の順序で１つのチャンネルにまとめて、後段の回路（画像処理回路６０）にシリアル出力
する。例えば、パラレル入力が２チャンネルの場合、各チャンネルから入力される画像デ
ータを交互に取得して、シリアル出力する。
【００３３】
画像処理回路６０は、ＲＧＢ統合回路４０又はパラレル／シリアル変換回路５０から、
シリアル出力されたＲＧＢ各色のラインの各チャンネルの画像データを受け付け、所定の
画像処理（例えば、シェーディング補正、ガンマ補正など）を行うとともに、各チャンネ
ルの画像データを、３ラインイメージセンサー１０における主走査方向のチャンネルの順
序になる（ラインの先頭画素から最後の画素まで順に並ぶ）ように、ＲＡＭ７０に書き込
む。
【００３４】
ＲＡＭ７０は、ＣＰＵ８０が実行するプログラムや、画像処理回路６０によりデータ順
序が並び替えられた画像データ、等を一時的に記憶するために使用される大容量の記憶装
置である。ＲＡＭ７０は、例えば、ＳＤＲＡＭ、ＤＤＲ−ＳＤＲＡＭなどの揮発性メモリ
ーである。
【００３５】
ＣＰＵ８０は、ＲＯＭ９０から所定のプログラムをＲＡＭ７０に読み出して実行するこ
とにより、各種の処理を実現する。ＣＰＵ８０は、ＳｏＣ４０を統合的に制御したり、Ｒ
ＡＭ７０に格納されている画像データに所定の画像処理を行ったりする。
【００３６】
ＲＯＭ９０は、ＣＰＵ８０が実行するための各種プログラムやデータが記憶されている
記憶装置である。ＲＯＭ９０は、例えば、不揮発性のフラッシュＲＯＭなどである。
【００３７】
以上が、本実施形態に係る画像読取装置１の画像データの並び替えに関連する構成であ
る。従って、上記の画像読取装置１の構成は、本願発明の特徴を説明するにあたっての主
要構成を説明したのであって、上記に限られない。また、上記の画像読取装置１の構成は
、一般的な画像読取装置が備える他の構成を排除するものではない。
【００３８】
例えば、画像処理回路６０は、ＲＧＢ各色の各チャンネルの画像データの並び替えを行
う専用の回路であってもよい。この場合、画像処理回路６０の他に、シェーディング補正
やガンマ補正等の各種画像処理を行うための回路が設けられていてもよい。
【００３９】
さて、以上に説明したように、画像読取装置１は、様々な仕様の部品（３ラインイメー
ジセンサー１０、ＡＦＥ２０、ＲＧＢ統合回路４０、パラレル／シリアル変換回路５０）
の組み合わせにより構成されることが想定される。そのため、画像処理回路６０にシリア
ル入力される、３ラインイメージセンサー１０のＲＧＢ各色の各チャンネルの画像データ
の順序は、上記各種部品の組み合わせ方によって異なることとなる。
【００４０】
そこで、本実施形態の画像処理回路６０は、上記各種部品の組み合わせ方によって異な
るＲＧＢ各色の画像データの様々な順序に、汎用的に対応して、画像データの並び替えを
行うことができるように、以下に説明する公式に基づく回路構成を有する。この構成によ
り、画像処理回路６０は、順次入力される、ＲＧＢ各色１ラインの各チャンネルの画像デ
ータについて、そのチャンネル番号を特定することができる。
【００４１】
図２は、センサーチャンネル番号を算出するための公式を示す図である。なお、以下で
は適宜、チャンネル番号を「ch_no」と、チャンネルを「ch」と、記述する。
【００４２】
＜センサーch_no算出公式＞
センサーch_no = (AFE総入力ch数/SoC入力ch数) ＊ (SoC入力chカウンター)
+ (ch内データ飛び幅) ＊ (SoC入力データカウンター)
+ (データ飛び幅カウンター)
【００４３】
＜カウンター＞
・SoC入力（パラレル／シリアル変換回路入力）chカウンター(ch_cnt)：初期値0、(パラ
レル／シリアル変換回路入力ch数−1)分カウント
・SoC入力（パラレル／シリアル変換回路入力）データカウンター(datain_cnt)：初期値0
、(((AFE総入力ch数/AFE総出力ch数)/ ch内データ飛び幅)−1)分カウント
・データ飛び幅カウンター(jump_cnt)：初期値0、(ch内データ飛び幅−1)分カウント
【００４４】
・カウンターの優先順位：上記の各種カウンターをカウントする優先順位は以下の通りで
ある。
SoC入力chカウンター(ch_cnt) > SoC入力データカウンター(datain_cnt) > データ飛び
幅カウンター(jump_cnt)
・カウンターのカウント手順：上位のカウンターから順に最大値までカウントし、上位の
カウンターが最大値となった場合、下位のカウンターを１カウントアップし、上位のカウ
ンターを０に戻してカウントアップする。すなわち、上位のカウンターが最大値までカウ
ントされた場合、繰り上げて、下位のカウンターに１繰り入れる。例えば、各カウンター
の最大値が１である場合、各カウンターの値(ch_cnt, datain_cnt, jump_cnt)は、(0,0,0
)、(1,0,0)、(0,1,0)、(1,1,0)、(0,0,1)、(1,0,1)、(0,1,1)、(1,1,1)のように変化して
いく。
【００４５】
＜条件（設定値）＞
・SoC入力（パラレル／シリアル変換回路入力）ch数：パラレル／シリアル変換回路の入
力チャンネル数
・AFE総入力ch数：ＡＦＥの入力チャンネル数（ＡＦＥが複数のＡＦＥ回路で構成される
場合は、各ＡＦＥ回路の入力チャンネル数の合計）、AFE総入力ch数 > センサーch数の場
合、使用されない入力チャンネルが存在すると判定可能。
・AFE総出力ch数：ＡＦＥの出力チャンネル数（ＡＦＥが複数のＡＦＥ回路で構成される
場合は、各ＡＦＥ回路の出力チャンネル数の合計）
・センサーch数：ＲＧＢ各色のセンサーのch数の合計
・ＲＧＢ各色のセンサーch数：センサーch数 / 3
・ch内データ飛び幅：各ＡＦＥ回路における、次に出力すべきチャンネル番号とその前に
出力したチャンネル番号との間隔、1以上の値が設定される。
・各センサーch内データ数：ＲＧＢ各色の各センサーチャンネルから画像データとして取
得すべき有効データ数、不必要なデータを読み捨てるために使用される。
・各種カウンターの最大値
【００４６】
上記の公式は、条件（設定値）に応じて簡略化することができる。図３は、各種条件に
対応する簡略化した公式を示す図である。
【００４７】
＜各種条件（設定値）に対応する簡略化したセンサーch_no算出公式＞
（１）SoC入力（パラレル／シリアル変換回路入力）ch数が1ch、飛び幅1の場合：
センサーch_no = (ch内データ飛び幅) ＊ (SoC入力データカウンター)
（２）SoC入力（パラレル／シリアル変換回路入力）ch数が複数ch、飛び幅1の場合：
センサーch_no = (AFE総入力ch数/SoC入力ch数) ＊ (SoC入力chカウンター)
+ (ch内データ飛び幅) ＊ (SoC入力データカウンター)
（３）SoC入力（パラレル／シリアル変換回路入力）ch数が1ch、飛び幅2以上の場合：
センサーch_no = (ch内データ飛び幅) ＊ (SoC入力データカウンター)
+ (データ飛び幅カウンター)
（４）SoC入力（パラレル／シリアル変換回路入力）ch数が複数ch、飛び幅2以上の場合：
センサーch_no = (AFE総入力ch数/SoC入力ch数) ＊ (SoC入力chカウンター)
+ (ch内データ飛び幅) ＊ (SoC入力データカウンター)
+ (データ飛び幅カウンター)
【００４８】
画像処理回路６０は、上述した公式に基づく演算を行うための回路構成を有する。画像
処理回路６０は、ＲＧＢ各色のラインの各チャンネルの画像データの入力が開始されると
、上述した手順で各種カウンターをカウントアップし、各種カウンター値の組み合わせご
とにセンサーch_noを算出する。このようにして、順次シリアルに入力されるＲＧＢ各色
の画像データに対応するチャンネル番号を特定し、３ラインイメージセンサー１０におけ
る主走査方向のチャンネルの順序になるように、ＲＧＢ各色の画像データをＲＡＭ７０に
書き込むことができる。
【００４９】
上記の各種条件（設定値）は、画像処理回路６０による演算の開始前に設定される。具
体的には、上記の各種条件（設定値）は、画像読取装置又はＳｏＣ４０の製造時などに、
ＲＯＭ９０に記録しておく。そして、上記の各種条件（設定値）は、画像読取装置１の起
動時などに、ＣＰＵ８０が所定のプログラムを実行することによりＲＯＭ９０から読み出
され、画像処理回路６０のレジスター等に設定されるようにする。
【００５０】
本実施形態では、上述の公式に基づく画像処理回路６０による演算が開始される際に、
ＳｏＣ３０の回路構成に応じて、AFE総入力ch数及びAFE総出力ch数の設定は変更される。
【００５１】
具体的には、図４（Ａ）に示すように、ＡＦＥ２０がＲＧＢ各色の画像データをまとめ
て１つのチャンネルで出力する場合、AFE総入力ch数 = AFE総入力ch数 / 3として設定さ
れる。AFE総出力ch数の設定は変更されない。一方、図４（Ｂ）に示すように、ＡＦＥ２
０がＲＧＢ各色の画像データを異なるチャンネルに出力する場合、AFE総入力ch数 = AFE
総入力ch数 / 3、AFE総出力ch数 = AFE総出力ch数 / 3として設定される。
【００５２】
図４（Ａ）又は（Ｂ）の構成を判定するための情報は、例えば、画像読取装置又はＳｏ
Ｃ４０の製造時などにフラグ情報としてＲＯＭ９０に記録しておく。そして、ＣＰＵ８０
が所定のプログラムを実行することによりＲＯＭ９０から当該フラグ情報を読み出し、AF
E総入力ch数及びAFE総出力ch数を算出し、設定を変更する。
【００５３】
上記のようにして、画像処理回路６０は、上述した公式に基づく演算を行うことができ
る。
【００５４】
なお、AFE総入力ch数及びAFE総出力ch数は、画像処理回路６０による演算の開始の際に
変更されるようにしなくてもよい。例えば、予め変更後のAFE総入力ch数及びAFE総出力ch
数をＲＯＭ９０に記録しておき、その値が設定されるようにしてもよい。
【００５５】
図５に、上記の公式に具体的な条件（設定値）を設定した場合の、画像処理回路６０に
入力される各チャンネルの画像データ順序（データ配列）を示す。なお、本図は、想定さ
れる全ての条件を網羅しているわけではなく、有用な条件例を列挙したものである。
【００５６】
本図の見方は以下の通りである。
・「＃」
項目番号
・Ｓｅｎｓｏｒの構成「ch数」
ＲＧＢ各色のラインのch数の合計
・ＡＦＥの構成「個数」：
ＡＦＥ２０を構成するＡＦＥの個数
・ＡＦＥの構成「入ch」：
ＡＦＥ２０を構成する各ＡＦＥの入力ch数
・ＡＦＥの構成「出ch」：
ＡＦＥ２０を構成する各ＡＦＥの出力ch数
・ＳｏＣの構成「入ch」：
ＳｏＣ３０の入力ch数（本図では、パラレル／シリアル変換回路入力ch数ではない。）
・１chデータ配列「RGBx_y」：
「RGBのセンサーch番号_ch内のデータ番号」
【００５７】
図６〜１７に、画像読取装置１の構成例と、各構成例におけるカウンター値とチャンネ
ル番号の関係を示す。
【００５８】
なお、図中の「data_ch」は、ＲＧＢ統合回路４０に入力されるチャンネルを示す。「c
data_ch」は、パラレル／シリアル変換回路５０に入力されるチャンネルを示す。「c_cnt
」は、ＲＧＢがまとめて１チャンネルに入力される場合に、ＲＧＢ各色ごとにカウントさ
れるカウンターである。「data_cnt」は、ch内のデータ番号毎にカウントされるカウンタ
ーである。「sel_data」は、選択されたデータを示す。
【００５９】
「Rx_y」は、「Ｒのセンサーch番号_ch内のデータ番号」を示す。「Gx_y」は、「Ｇの
センサーch番号_ch内のデータ番号」を示す。「Bx_y」は、「Ｂのセンサーch番号_ch内の
データ番号」を示す。「Dx_y」は、「RGBのセンサーch番号_ch内のデータ番号」を示す。
なお、センサーch数が１つの場合、「R_y」のようにxを省略する場合がある。
【００６０】
また、公式に各種設定値を当て嵌めた式中の「(0,….n)」は、各種カウンターがカウン
トされる範囲および値を示す。
【００６１】
図６は、ＡＦＥおよびＳｏＣの第１構成例を示す図である。図７は、第１構成例におけ
る各種カウンター値とチャンネル番号の関係を説明する図である。
【００６２】
第１構成例は、3ラインイメージセンサー（ＲＧＢ各1ch）と、1個のAFE（3ch入力1ch出
力・飛び幅1）とを用いた構成である。この構成では、ＲＧＢ各色の画像データがdata_ch
0で１つにまとめられている。従って、AFE総入力ch数は、3で割られる。この構成の各種
設定値（SoC入力（パラレル／シリアル変換回路入力）ch数1、AFE総入力ch数 = 3/3、AFE
総出力ch数1、データ飛び幅1）を公式に当て嵌めると、以下のような式になる（図２、図
３（１）参照）。
式：0+0+0
従って、画像処理回路６０に入力される画像データのセンサーチャンネル番号の順序は
、１ラインごとに、0となる（図５の#1、図７のch_no参照）。
【００６３】
図８は、ＡＦＥおよびＳｏＣの第２構成例を示す図である。図９は、第２構成例におけ
る各種カウンター値とチャンネル番号の関係を説明する図である。
【００６４】
第２構成例は、3ラインイメージセンサー（ＲＧＢ各1ch）と、3個のAFE（1ch入力1ch出
力・飛び幅1）とを用いた構成である。この構成では、ＲＧＢ各色の画像データが各data_
chに割り当てられている。従って、AFE総入力ch数及びAFE総出力ch数は、3で割られる。
この構成の各種設定値（SoC入力（パラレル／シリアル変換回路入力）ch数1、AFE総入力c
h数 = 3/3、AFE総出力ch数 = 3/3、データ飛び幅1）を公式に当て嵌めると、以下のよう
な式になる（図２、図３（１）参照）。
式：0+0+0
従って、画像処理回路６０に入力される画像データのセンサーチャンネル番号の順序は
、１ラインごとに、0となる（図５の#2、図９のch_no参照）。
【００６５】
図１０は、ＡＦＥおよびＳｏＣの第３構成例を示す図である。図１１は、第３構成例に
おける各種カウンター値とチャンネル番号の関係を説明する図である。
【００６６】
第３構成例は、3ラインイメージセンサー（ＲＧＢ各2ch）と、3個のAFE（2ch入力1ch出
力・飛び幅1）とを用いた構成である。この構成では、ＲＧＢ各色の画像データが各data_
chに割り当てられている。従って、AFE総入力ch数及びAFE総出力ch数は、3で割られる。
この構成の各種設定値（SoC入力（パラレル／シリアル変換回路入力）ch数1、AFE総入力c
h数 = 6/3、AFE総出力ch数 = 3/3、データ飛び幅1）を公式に当て嵌めると、以下のよう
な式になる（図２、図３（１）参照）。
式：0+1＊(0,1)+0
従って、画像処理回路６０に入力される画像データのセンサーチャンネル番号の順序は
、１ラインごとに、0,1となる（図５の#4、図１１のch_no参照）。
【００６７】
図１２は、ＡＦＥおよびＳｏＣの第４構成例を示す図である。図１３は、第４構成例に
おける各種カウンター値とチャンネル番号の関係を説明する図である。
【００６８】
第４構成例は、3ラインイメージセンサー（ＲＧＢ各6ch）と、3個のAFE（6ch入力3ch出
力・飛び幅1）とを用いた構成である。この構成では、ＲＧＢ各色の画像データが各data_
chに割り当てられている。従って、AFE総入力ch数及びAFE総出力ch数は、3で割られる。
この構成の各種設定値（SoC入力（パラレル／シリアル変換回路入力）ch数3、AFE総入力c
h数 = 18/3、AFE総出力ch数 = 9/3、データ飛び幅1）を公式に当て嵌めると、以下のよう
な式になる（図２、図３（２）参照）。
式：6/3＊(0,1,2)+1＊(0,1)+0
従って、画像処理回路６０に入力される画像データのセンサーチャンネル番号の順序は
、１ラインごとに、0,2,4,1,3,5となる（図５の#18、図１３のch_no参照）。
【００６９】
図１４は、ＡＦＥおよびＳｏＣの第５構成例を示す図である。図１５は、第５構成例に
おける各種カウンター値とチャンネル番号の関係を説明する図である。
【００７０】
第５構成例は、3ラインイメージセンサー（ＲＧＢ各4ch）と、3個のAFE（4ch入力1ch出
力・飛び幅2）とを用いた構成である。この構成では、ＲＧＢ各色の画像データが各data_
chに割り当てられている。従って、AFE総入力ch数及びAFE総出力ch数は、3で割られる。
この構成の各種設定値（SoC入力（パラレル／シリアル変換回路入力）ch数1、AFE総入力c
h数 = 12/3、AFE総出力ch数 = 3/3、データ飛び幅2）を公式に当て嵌めると、以下のよう
な式になる（図２、図３（３）参照）。
式：0+2＊(0,1)+(0,1)
従って、画像処理回路６０に入力される画像データのセンサーチャンネル番号の順序は
、１ラインごとに、0,2,1,3となる（図５の#12、図１５のch_no参照）。
【００７１】
図１６は、ＡＦＥおよびＳｏＣの第６構成例を示す図である。図１７は、第６構成例に
おける各種カウンター値とチャンネル番号の関係を説明する図である。
【００７２】
第６構成例は、3ラインイメージセンサー（ＲＧＢ各8ch）と、6個のAFE（4ch入力1ch出
力・飛び幅2）とを用いた構成である。この構成では、ＲＧＢ各色の画像データが各data_
chに割り当てられている。従って、AFE総入力ch数及びAFE総出力ch数は、3で割られる。
この構成の各種設定値（SoC入力（パラレル／シリアル変換回路入力）ch数2、AFE総入力c
h数 = 24/3、AFE総出力ch数 = 6/3、データ飛び幅2）を公式に当て嵌めると、以下のよう
な式になる（図２、図３（４）参照）。
式：8/2＊(0,1)+2＊(0,1)+(0,1)
従って、画像処理回路６０に入力される画像データのセンサーチャンネル番号の順序は
、１ラインごとに、0,4,2,6,1,5,3,7となる（図５の#31、図１７のch_no参照）。
【００７３】
図１８は、画像データの並び替え処理を示すフロー図である。本フローは、画像処理回
路６０が、ＲＧＢ各色１ラインを構成する各チャンネルの画像データを順次受け付け、３
ラインイメージセンサー１０における主走査方向のチャンネル順序になるように、ＲＡＭ
７０に書き込む処理を示している。なお、本フローの開始の際には、上述した各種設定値
、カウンターの初期値が画像処理回路６０に設定されている。
【００７４】
Ｓ０１では、ＣＰＵ８０は、１チャンネルが３色であるか否を判定する。具体的には、
ＡＦＥ２０がＲＧＢ各色のデータをまとめて１つのチャンネルで出力するか、ＲＧＢ各色
のデータを別のチャンネルに出力するかを、予めＲＯＭ９０に格納された情報に基づいて
判定する。１チャンネルが３色である場合（Ｓ０１：ＹＥＳ）、ＣＰＵ８０は処理をＳ０
２に進める。１チャンネルが３色でない場合（Ｓ０２：ＮＯ）、ＣＰＵ８０は処理をＳ０
３に進める。
【００７５】
Ｓ０２では、ＣＰＵ８０は、入力チャンネル数を３で割って設定する。具体的にはＣＰ
Ｕ８０は、AFE総入力ch数をＲＯＭ９０から読み出し、当該値を３で割って、画像処理回
路６０のレジスター等に設定する。そして、処理をＳ１１に進める。
【００７６】
Ｓ０３では、ＣＰＵ８０は、入力チャンネル数及び出力チャンネル数を３で割って設定
する。具体的にはＣＰＵ８０は、AFE総入力ch数及びAFE総出力ch数をＲＯＭ９０から読み
出し、これらの値をそれぞれ３で割って、画像処理回路６０のレジスター等に設定する。
そして、処理をＳ１１に進める。
【００７７】
なお、Ｓ０１〜Ｓ０３は、このフローにおいて行わなくてもよい。例えば、画像読取装
置１の起動時に最初に設定して、その後はその設定された値が使用されるようにすればよ
い。また、Ｓ０１〜０３の処理は、画像処理回路６０が実行するようにしてもよい。
【００７８】
Ｓ１１では、画像処理回路６０は、ＳｏＣ入力（パラレル／シリアル変換回路入力）ch
数（設定値）が1chであるか否かを判定する。パラレル／シリアル変換回路入力ch数が1ch
である場合（Ｓ１１：ＹＥＳ）、処理をＳ２１に進める。パラレル／シリアル変換回路入
力ch数が1chでない場合（Ｓ１１：ＮＯ）、処理をＳ１２に進める。
【００７９】
Ｓ１２では、画像処理回路６０は、ＳｏＣ入力（パラレル／シリアル変換回路入力）ch
カウンターが最大値（設定値：(パラレル／シリアル変換回路入力ch数−1)）と等しいか
否かを判定する。ＳｏＣ入力chカウンターが最大値と等しい場合（Ｓ１２：ＹＥＳ）、処
理をＳ２１に進める。ＳｏＣ入力chカウンターが最大値と等しくない場合（Ｓ１２：ＮＯ
）、処理をＳ１３に進める。
【００８０】
Ｓ１３では、画像処理回路６０は、対象の画像データが必要なデータであるか否かを判
定する。具体的には、公式により算出したセンサーch_no > （ＲＧＢ各色のセンサーch数
−１）か否かを判定する。算出したセンサーch_noが（ＲＧＢ各色のセンサーch数−１）
より大きい場合（Ｓ１３：ＮＯ）、Ｓ１４をスキップし、処理をＳ１５に進める。算出し
たセンサーch_noが（ＲＧＢ各色のセンサーch数−１）以下の場合（Ｓ１３：ＹＥＳ）、
処理をＳ１４に進める。
【００８１】
Ｓ１４では、画像処理回路６０は、対象のＲＧＢ各色の画像データを、公式により算出
したセンサーch_noの画像データとして、ＲＡＭ７０の対応するアドレスに書き込む。こ
こで、ＲＡＭ７０に格納するデータは、算出したセンサーch_noのＲＧＢ各色のセンサーc
h内有効データ数（設定値）が示す範囲内のデータである。画像処理回路６０は、データ
をＲＡＭ７０に格納し、処理をＳ１５に進める。
【００８２】
Ｓ１５では、画像処理回路６０は、ＳｏＣ入力（パラレル／シリアル変換回路入力）ch
カウンターを1インクリメントする。そして、処理をＳ１２に戻す。
【００８３】
Ｓ２１では、画像処理回路６０は、AFE総入力ch数（設定値）およびAFE総出力ch数（設
定値）の比率が1:1であるか否かを判定する。比率が1:1である場合（Ｓ２１：ＹＥＳ）、
処理をＳ３１に進める。比率が1:1でない場合（Ｓ２１：ＮＯ）、処理をＳ２２に進める
。
【００８４】
Ｓ２２では、画像処理回路６０は、SoC入力（パラレル／シリアル変換回路入力）デー
タカウンターが最大値（設定値：(((AFE総入力ch数/AFE総出力ch数)/ ch内データ飛び幅)
−1)）と等しいか否かを判定する。SoC入力データカウンターが最大値と等しい場合（Ｓ
２２：ＹＥＳ）、処理をＳ３１に進める。SoC入力データカウンターが最大値と等しくな
い場合（Ｓ２２：ＮＯ）、処理をＳ２３に進める。
【００８５】
Ｓ２３およびＳ２４の処理は、それぞれＳ１３およびＳ１４と同様である。
【００８６】
Ｓ２５では、画像処理回路６０は、ＳｏＣ入力（パラレル／シリアル変換回路入力）ch
カウンターを0クリアし、SoC入力（パラレル／シリアル変換回路入力）データカウンター
を1インクリメントする。そして、処理をＳ１１に戻す。
【００８７】
Ｓ３１では、画像処理回路６０は、データ飛び幅（設定値）が1であるか否かを判定す
る。データ飛び幅が1である場合（Ｓ３１：ＹＥＳ）、処理をＳ４３に進める。データ飛
び幅が1でない場合（Ｓ３１：ＮＯ）、処理をＳ３２に進める。
【００８８】
Ｓ３２では、画像処理回路６０は、データ飛び幅カウンターが最大値（設定値：(ch内
データ飛び幅−1)）と等しいか否かを判定する。データ飛び幅カウンターが最大値と等し
い場合（Ｓ３２：ＹＥＳ）、処理をＳ４３に進める。データ飛び幅カウンターが最大値と
等しくない場合（Ｓ３２：ＮＯ）、処理をＳ３３に進める。
【００８９】
Ｓ３３およびＳ３４の処理は、それぞれＳ１３およびＳ１４と同様である。
【００９０】
Ｓ３５では、画像処理回路６０は、ＳｏＣ入力（パラレル／シリアル変換回路入力）ch
カウンター及びSoC入力（パラレル／シリアル変換回路入力）データカウンターを0クリア
し、データ飛び幅カウンターを1インクリメントする。そして、処理をＳ１１に戻す。
【００９１】
Ｓ４３およびＳ４４の処理は、それぞれＳ１３およびＳ１４と同様である。
【００９２】
Ｓ４５では、画像処理回路６０は、ＳｏＣ入力（パラレル／シリアル変換回路入力）ch
カウンター、SoC入力（パラレル／シリアル変換回路入力）データカウンター、及びデー
タ飛び幅カウンターを0クリアする。そして、本フローを終了する。
【００９３】
以上のようにして、画像処理回路６０は、順次入力されたＲＧＢ画像データのチャンネ
ル番号を特定することができる。また、特定したチャンネル番号に従って、ＲＧＢ画像デ
ータをチャンネル順に並び替えることができる。
【００９４】
以上、本発明の一実施形態について説明した。本実施形態によれば、画像読取装置を、
様々な構成のラインイメージセンサーやＡＦＥ等の部品に汎用的に対応可能とする技術を
提供することができる。
【００９５】
すなわち、ＡＦＥやセンサー等の構成によってＳｏＣを大きく作り変える必要が無くな
る。また、既存にない仕様のＡＦＥ等の部品が新たに開発され、当該部品が画像読取装置
に採用されても、大きな設計変更を伴わずに対応可能となる。さらに、製品に要求される
性能やコスト等に応えられるように、大きな設計変更を伴わずに様々な部品の組み合わせ
を検討することができるため、最適なシステム構成を実現し易くなる。
【００９６】
なお、上記の本発明の実施形態は、本発明の要旨と範囲を例示することを意図し、限定
するものではない。多くの代替物、修正および変形例が当業者にとって明らかである。
【００９７】
例えば、上記の実施形態では、画像処理回路６０が、入力されたＲＧＢ画像データごと
にチャンネル番号を算出する回路構成を有するが、ＣＰＵ８０がチャンネル番号を算出す
るようにしてもよい。
【００９８】
具体的には、ＲＯＭ９０に、チャンネル番号算出公式による演算を実行するための所定
のプログラム、各種条件（設定値）を格納しておく。また、ＲＧＢ画像データが入力され
た順番を、センサーチャンネル番号に変換するための変換テーブルを用意しておく。変換
テーブルは、例えば、図１９に示すようなＳＲＡＭにより実現することができる。本図に
示すように、ＳＲＡＭは、ＲＧＢ各色のセンサーch数を表すことのできるビット数の領域
をセンサーch数分有する容量である。例えば、ＲＧＢ各色のセンサーch数=32chの場合、5
bit×32wordの領域を用意すればよい。ＳＲＡＭは、画像処理回路６０内に設けられても
良いし、画像処理回路６０の外のＳｏＣ４０上に設けられてもよい。
【００９９】
ＣＰＵ８０は、画像読取装置１の起動時などに、ＲＯＭ９０から各種設定値および所定
のプログラムを読み出して実行する。そして、プログラムに従って、各種カウンターを上
述した手順でカウントアップすることにより、順次チャンネル番号を算出する。また、カ
ウンター値の組み合わせごとに順次算出したチャンネル番号を、ＳＲＡＭに順次（０番目
の領域から順に）格納する。
【０１００】
ＲＧＢ各色のセンサーch数分のチャンネル番号がＳＲＡＭに格納された後、画像処理回
路６０は、ライン毎に、実際に入力された各チャンネルのＲＧＢ画像データについて、入
力された順番に対応するチャンネル番号をＳＲＡＭを参照して特定する。また、各チャン
ネルのＲＧＢ画像データを、それぞれ特定したチャンネル番号に対応するＲＡＭ７０のア
ドレスに格納する。
【０１０１】
上記のように構成すれば、上述の実施形態と同様の機能を実現するとともに、ハードウ
ェアのゲート数を大幅に削減することができる。
【０１０２】
また、例えば、上記の実施形態において、想定しうる最大のＡＦＥ構成に合わせて、Ｓ
ｏＣ３０を設計しておいてもよい。このようにすれば、ＡＦＥやセンサー等の構成によっ
てＳｏＣを作り変える必要が無くなる。また、既存にない仕様のＡＦＥ等の部品が新たに
開発され、当該部品が画像読取装置に採用されても、設計変更を伴わずに対応可能となる
。具体的には、ＲＧＢ統合回路４０、パラレル／シリアル変換回路５０、信号配線などを
設計変更する必要がなくなる。すなわち、ＳｏＣ３０を共通部品として様々な画像読取装
置１に使用できる。
【符号の説明】
【０１０３】
１：画像読取装置、１０：３ラインイメージセンサー、２０：ＡＦＥ、３０：ＳｏＣ、４
０：ＲＧＢ統合回路、５０：パラレル／シリアル変換回路、６０：画像処理回路、７０：
ＲＡＭ、８０：ＣＰＵ、９０：ＲＯＭ
【特許請求の範囲】
【請求項１】
画像読取装置であって、
ＲＧＢ各色１以上のチャンネル（ch）の３ラインイメージセンサーと、
前記３ラインイメージセンサーから出力されるＲＧＢ各色の各チャンネルの画像データ
をＡ／Ｄ変換して出力するＡ／Ｄ変換ユニット（AFE）と、
前記Ａ／Ｄ変換ユニットから所定の順序で出力されるＲＧＢ各色の各チャンネルの画像
データについて、同一チャンネルごとのＲＧＢ画像データにまとめて出力するＲＧＢ統合
手段と、パラレル入力される各チャンネルのＲＧＢ画像データをシリアルに並び替えるパ
ラレル／シリアル変換手段と、シリアル入力される各チャンネルのＲＧＢ画像データを１
ラインの画像データとなるようにチャンネル番号（ch_no）順に並び替える並び替え手段
と、を有する画像処理ユニット（SoC）と、を備え、
前記並び替え手段は、
下記に示す公式により、各種設定値と、各チャンネルのＲＧＢ画像データが入力される
順番に対応する各種カウンター値とに基づいて、各チャンネルのＲＧＢ画像データのセン
サーch_noを算出し、センサーch_no順に並び替え、
ＲＧＢ各色の画像データが１つのチャンネルで前記Ａ／Ｄ変換ユニットから出力される
場合、AFE総入力ch数を３で割って設定し、ＲＧＢ各色の画像データが異なるチャンネル
で前記Ａ／Ｄ変換ユニットから出力される場合、AFE総入力ch数及びAFE総出力ch数をそれ
ぞれ３で割って設定する、
ことを特徴とする画像読取装置。
＜公式＞
センサーch_no = (AFE総入力ch数/SoC入力ch数) ＊ (SoC入力chカウンター)
+ (ch内データ飛び幅) ＊ (SoC入力データカウンター)
+ (データ飛び幅カウンター)
＜カウンターの定義＞
・SoC入力chカウンター(ch_cnt)：初期値0、(パラレル／シリアル変換手段の入力ch数
−1)分カウント
・SoC入力データカウンター(datain_cnt)：初期値0、(((AFE総入力ch数/AFE総出力ch数
)/ ch内データ飛び幅)−1)分カウント
・データ飛び幅カウンター(jump_cnt)：初期値0、(ch内データ飛び幅−1)分カウント
・カウンターの優先順位：SoC入力chカウンター(ch_cnt) > SoC入力データカウンター(
datain_cnt) > データ飛び幅カウンター(jump_cnt)
＜設定値＞
・SoC入力ch数：パラレル／シリアル変換手段の入力チャンネル数
・AFE総入力ch数：ＡＦＥの入力チャンネル数の合計
・AFE総出力ch数：ＡＦＥの出力チャンネル数の合計
・ch内データ飛び幅：ＡＦＥにおける、次に出力すべきチャンネル番号とその前に出力
したチャンネル番号との間隔（1以上）
・各種カウンターの最大値
【請求項２】
請求項１に記載の画像読取装置であって、
前記並び替え手段は、算出したセンサーch_noが（ＲＧＢ各色のセンサーch数−１）よ
りも大きい場合、当該チャンネルのＲＧＢ画像データに対する処理をスキップする、
ことを特徴とする画像読取装置。
【請求項３】
請求項１又は２に記載の画像読取装置であって、
ＲＡＭ、ＲＯＭ、およびＣＰＵを備え、
前記並び替え手段は、各チャンネルのＲＧＢ画像データのセンサーch_noの算出および
並び替えを行う回路を有し、
前記各種設定値は、前記ＲＯＭに予め格納されており、前記ＣＰＵによって前記並び替
え手段に設定され、
前記並び替え手段は、センサーch_no順に並び替えた各チャンネルのＲＧＢ画像データ
を、前記ＲＡＭに書き込む、
ことを特徴とする画像読取装置。
【請求項４】
請求項１又は２に記載の画像読取装置であって、
ＲＡＭ、ＲＯＭ、およびＣＰＵを備え、
前記並び替え手段は、
前記ＲＯＭに格納された所定のプログラムが前記ＣＰＵに実行されることより、各チャ
ンネルのＲＧＢ画像データのセンサーch_noの算出を行い、
センサーch_no順に並び替えた各チャンネルのＲＧＢ画像データを、前記ＲＡＭに書き
込む回路を有する、
ことを特徴とする画像読取装置。
【請求項５】
請求項１〜５いずれか一項に記載の画像読取装置であって、
前記各種設定値を変更することで、
・センサーch数3（ＲＧＢ各1ch）、1個のAFE（3ch入力、1ch出力、データ飛び幅1）
・センサーch数3（ＲＧＢ各1ch）、3個のAFE（1ch入力、1ch出力、データ飛び幅1）
・センサーch数6（ＲＧＢ各2ch）、3個のAFE（2ch入力、1ch出力、データ飛び幅1）
・センサーch数18（ＲＧＢ各6ch）、3個のAFE（6ch入力、3ch出力、データ飛び幅1）
・センサーch数12（ＲＧＢ各4ch）、3個のAFE（4ch入力、1ch出力、データ飛び幅2）
・センサーch数24（ＲＧＢ各8ch）、6個のAFE（4ch入力、1ch出力、データ飛び幅2）
の少なくとも１つの構成に対応する、
ことを特徴とする画像読取装置。
【請求項６】
画像読取装置における画像データ並び替え方法であって、
前記画像読取装置は、
ＲＧＢ各色１以上のチャンネル（ch）の３ラインイメージセンサーと、
前記３ラインイメージセンサーから出力されるＲＧＢ各色の各チャンネルの画像データ
をＡ／Ｄ変換して出力するＡ／Ｄ変換ユニット（AFE）と、
前記Ａ／Ｄ変換ユニットから所定の順序で出力されるＲＧＢ各色の各チャンネルの画像
データについて、同一チャンネルごとのＲＧＢ画像データにまとめて出力するＲＧＢ統合
処理と、パラレル入力される各チャンネルのＲＧＢ画像データをシリアルに並び替えるパ
ラレル／シリアル変換処理と、シリアル入力される各チャンネルのＲＧＢ画像データを１
ラインの画像データとなるようにチャンネル番号（ch_no）順に並び替える並び替え処理
と、を行う画像処理ユニット（SoC）と、を備え、
前記並び替え処理は、
下記に示す公式により、各種設定値と、各チャンネルのＲＧＢ画像データが入力される
順番に対応する各種カウンター値とに基づいて、各チャンネルのＲＧＢ画像データのセン
サーch_noを算出し、センサーch_no順に並び替え、
ＲＧＢ各色の画像データが１つのチャンネルで前記Ａ／Ｄ変換ユニットから出力される
場合、AFE総入力ch数を３で割って設定し、ＲＧＢ各色の画像データが異なるチャンネル
で前記Ａ／Ｄ変換ユニットから出力される場合、AFE総入力ch数及びAFE総出力ch数をそれ
ぞれ３で割って設定する、
ことを特徴とする画像データ並び替え方法。
＜公式＞
センサーch_no = (AFE総入力ch数/SoC入力ch数) ＊ (SoC入力chカウンター)
+ (ch内データ飛び幅) ＊ (SoC入力データカウンター)
+ (データ飛び幅カウンター)
＜カウンターの定義＞
・SoC入力chカウンター(ch_cnt)：初期値0、(パラレル／シリアル変換処理の入力ch数
−1)分カウント
・SoC入力データカウンター(datain_cnt)：初期値0、(((AFE総入力ch数/AFE総出力ch数
)/ ch内データ飛び幅)−1)分カウント
・データ飛び幅カウンター(jump_cnt)：初期値0、(ch内データ飛び幅−1)分カウント
・カウンターの優先順位：SoC入力chカウンター(ch_cnt) > SoC入力データカウンター(
datain_cnt) > データ飛び幅カウンター(jump_cnt)
＜設定値＞
・SoC入力ch数：パラレル／シリアル変換処理の入力チャンネル数
・AFE総入力ch数：ＡＦＥの入力チャンネル数の合計
・AFE総出力ch数：ＡＦＥの出力チャンネル数の合計
・ch内データ飛び幅：ＡＦＥにおける、次に出力すべきチャンネル番号とその前に出力
したチャンネル番号との間隔（1以上）
・各種カウンターの最大値
【請求項１】
画像読取装置であって、
ＲＧＢ各色１以上のチャンネル（ch）の３ラインイメージセンサーと、
前記３ラインイメージセンサーから出力されるＲＧＢ各色の各チャンネルの画像データ
をＡ／Ｄ変換して出力するＡ／Ｄ変換ユニット（AFE）と、
前記Ａ／Ｄ変換ユニットから所定の順序で出力されるＲＧＢ各色の各チャンネルの画像
データについて、同一チャンネルごとのＲＧＢ画像データにまとめて出力するＲＧＢ統合
手段と、パラレル入力される各チャンネルのＲＧＢ画像データをシリアルに並び替えるパ
ラレル／シリアル変換手段と、シリアル入力される各チャンネルのＲＧＢ画像データを１
ラインの画像データとなるようにチャンネル番号（ch_no）順に並び替える並び替え手段
と、を有する画像処理ユニット（SoC）と、を備え、
前記並び替え手段は、
下記に示す公式により、各種設定値と、各チャンネルのＲＧＢ画像データが入力される
順番に対応する各種カウンター値とに基づいて、各チャンネルのＲＧＢ画像データのセン
サーch_noを算出し、センサーch_no順に並び替え、
ＲＧＢ各色の画像データが１つのチャンネルで前記Ａ／Ｄ変換ユニットから出力される
場合、AFE総入力ch数を３で割って設定し、ＲＧＢ各色の画像データが異なるチャンネル
で前記Ａ／Ｄ変換ユニットから出力される場合、AFE総入力ch数及びAFE総出力ch数をそれ
ぞれ３で割って設定する、
ことを特徴とする画像読取装置。
＜公式＞
センサーch_no = (AFE総入力ch数/SoC入力ch数) ＊ (SoC入力chカウンター)
+ (ch内データ飛び幅) ＊ (SoC入力データカウンター)
+ (データ飛び幅カウンター)
＜カウンターの定義＞
・SoC入力chカウンター(ch_cnt)：初期値0、(パラレル／シリアル変換手段の入力ch数
−1)分カウント
・SoC入力データカウンター(datain_cnt)：初期値0、(((AFE総入力ch数/AFE総出力ch数
)/ ch内データ飛び幅)−1)分カウント
・データ飛び幅カウンター(jump_cnt)：初期値0、(ch内データ飛び幅−1)分カウント
・カウンターの優先順位：SoC入力chカウンター(ch_cnt) > SoC入力データカウンター(
datain_cnt) > データ飛び幅カウンター(jump_cnt)
＜設定値＞
・SoC入力ch数：パラレル／シリアル変換手段の入力チャンネル数
・AFE総入力ch数：ＡＦＥの入力チャンネル数の合計
・AFE総出力ch数：ＡＦＥの出力チャンネル数の合計
・ch内データ飛び幅：ＡＦＥにおける、次に出力すべきチャンネル番号とその前に出力
したチャンネル番号との間隔（1以上）
・各種カウンターの最大値
【請求項２】
請求項１に記載の画像読取装置であって、
前記並び替え手段は、算出したセンサーch_noが（ＲＧＢ各色のセンサーch数−１）よ
りも大きい場合、当該チャンネルのＲＧＢ画像データに対する処理をスキップする、
ことを特徴とする画像読取装置。
【請求項３】
請求項１又は２に記載の画像読取装置であって、
ＲＡＭ、ＲＯＭ、およびＣＰＵを備え、
前記並び替え手段は、各チャンネルのＲＧＢ画像データのセンサーch_noの算出および
並び替えを行う回路を有し、
前記各種設定値は、前記ＲＯＭに予め格納されており、前記ＣＰＵによって前記並び替
え手段に設定され、
前記並び替え手段は、センサーch_no順に並び替えた各チャンネルのＲＧＢ画像データ
を、前記ＲＡＭに書き込む、
ことを特徴とする画像読取装置。
【請求項４】
請求項１又は２に記載の画像読取装置であって、
ＲＡＭ、ＲＯＭ、およびＣＰＵを備え、
前記並び替え手段は、
前記ＲＯＭに格納された所定のプログラムが前記ＣＰＵに実行されることより、各チャ
ンネルのＲＧＢ画像データのセンサーch_noの算出を行い、
センサーch_no順に並び替えた各チャンネルのＲＧＢ画像データを、前記ＲＡＭに書き
込む回路を有する、
ことを特徴とする画像読取装置。
【請求項５】
請求項１〜５いずれか一項に記載の画像読取装置であって、
前記各種設定値を変更することで、
・センサーch数3（ＲＧＢ各1ch）、1個のAFE（3ch入力、1ch出力、データ飛び幅1）
・センサーch数3（ＲＧＢ各1ch）、3個のAFE（1ch入力、1ch出力、データ飛び幅1）
・センサーch数6（ＲＧＢ各2ch）、3個のAFE（2ch入力、1ch出力、データ飛び幅1）
・センサーch数18（ＲＧＢ各6ch）、3個のAFE（6ch入力、3ch出力、データ飛び幅1）
・センサーch数12（ＲＧＢ各4ch）、3個のAFE（4ch入力、1ch出力、データ飛び幅2）
・センサーch数24（ＲＧＢ各8ch）、6個のAFE（4ch入力、1ch出力、データ飛び幅2）
の少なくとも１つの構成に対応する、
ことを特徴とする画像読取装置。
【請求項６】
画像読取装置における画像データ並び替え方法であって、
前記画像読取装置は、
ＲＧＢ各色１以上のチャンネル（ch）の３ラインイメージセンサーと、
前記３ラインイメージセンサーから出力されるＲＧＢ各色の各チャンネルの画像データ
をＡ／Ｄ変換して出力するＡ／Ｄ変換ユニット（AFE）と、
前記Ａ／Ｄ変換ユニットから所定の順序で出力されるＲＧＢ各色の各チャンネルの画像
データについて、同一チャンネルごとのＲＧＢ画像データにまとめて出力するＲＧＢ統合
処理と、パラレル入力される各チャンネルのＲＧＢ画像データをシリアルに並び替えるパ
ラレル／シリアル変換処理と、シリアル入力される各チャンネルのＲＧＢ画像データを１
ラインの画像データとなるようにチャンネル番号（ch_no）順に並び替える並び替え処理
と、を行う画像処理ユニット（SoC）と、を備え、
前記並び替え処理は、
下記に示す公式により、各種設定値と、各チャンネルのＲＧＢ画像データが入力される
順番に対応する各種カウンター値とに基づいて、各チャンネルのＲＧＢ画像データのセン
サーch_noを算出し、センサーch_no順に並び替え、
ＲＧＢ各色の画像データが１つのチャンネルで前記Ａ／Ｄ変換ユニットから出力される
場合、AFE総入力ch数を３で割って設定し、ＲＧＢ各色の画像データが異なるチャンネル
で前記Ａ／Ｄ変換ユニットから出力される場合、AFE総入力ch数及びAFE総出力ch数をそれ
ぞれ３で割って設定する、
ことを特徴とする画像データ並び替え方法。
＜公式＞
センサーch_no = (AFE総入力ch数/SoC入力ch数) ＊ (SoC入力chカウンター)
+ (ch内データ飛び幅) ＊ (SoC入力データカウンター)
+ (データ飛び幅カウンター)
＜カウンターの定義＞
・SoC入力chカウンター(ch_cnt)：初期値0、(パラレル／シリアル変換処理の入力ch数
−1)分カウント
・SoC入力データカウンター(datain_cnt)：初期値0、(((AFE総入力ch数/AFE総出力ch数
)/ ch内データ飛び幅)−1)分カウント
・データ飛び幅カウンター(jump_cnt)：初期値0、(ch内データ飛び幅−1)分カウント
・カウンターの優先順位：SoC入力chカウンター(ch_cnt) > SoC入力データカウンター(
datain_cnt) > データ飛び幅カウンター(jump_cnt)
＜設定値＞
・SoC入力ch数：パラレル／シリアル変換処理の入力チャンネル数
・AFE総入力ch数：ＡＦＥの入力チャンネル数の合計
・AFE総出力ch数：ＡＦＥの出力チャンネル数の合計
・ch内データ飛び幅：ＡＦＥにおける、次に出力すべきチャンネル番号とその前に出力
したチャンネル番号との間隔（1以上）
・各種カウンターの最大値
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【公開番号】特開２０１１−１４７０５６（Ｐ２０１１−１４７０５６Ａ）
【公開日】平成２３年７月２８日（２０１１．７．２８）
【国際特許分類】
【出願番号】特願２０１０−７８８０（Ｐ２０１０−７８８０）
【出願日】平成２２年１月１８日（２０１０．１．１８）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成２３年７月２８日（２０１１．７．２８）
【国際特許分類】
【出願日】平成２２年１月１８日（２０１０．１．１８）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]