画素駆動回路、発光装置及びその駆動制御方法、並びに電子機器
【課題】画像データに応じた適切な輝度階調で発光素子を発光動作させることができる画素駆動回路及び発光装置並びにその駆動制御方法を提供する。
【解決手段】画素ＰＩＸは、画素駆動回路ＤＣと、有機ＥＬ素子ＯＥＬと、を備えている。画素駆動回路ＤＣは、有機ＥＬ素子ＯＥＬのアノードに直列に接続されたトランジスタＴｒ１３と、画像データの書込動作時に、トランジスタＴｒ１３をダイオード接続するためのトランジスタＴｒ１１と、上記書込動作時に、トランジスタＴｒ１３のゲート・ソース端子間に接続されたキャパシタＣｓに画像データに応じた電圧成分を書き込むためのトランジスタＴｒ１２と、トランジスタＴｒ１２とトランジスタＴｒ１３のソース端子との間に接続されたキャパシタＣｃと、を有している。
【解決手段】画素ＰＩＸは、画素駆動回路ＤＣと、有機ＥＬ素子ＯＥＬと、を備えている。画素駆動回路ＤＣは、有機ＥＬ素子ＯＥＬのアノードに直列に接続されたトランジスタＴｒ１３と、画像データの書込動作時に、トランジスタＴｒ１３をダイオード接続するためのトランジスタＴｒ１１と、上記書込動作時に、トランジスタＴｒ１３のゲート・ソース端子間に接続されたキャパシタＣｓに画像データに応じた電圧成分を書き込むためのトランジスタＴｒ１２と、トランジスタＴｒ１２とトランジスタＴｒ１３のソース端子との間に接続されたキャパシタＣｃと、を有している。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画素駆動回路、発光装置及びその駆動制御方法、並びに電子機器に関し、特に、画像データに応じた電流を供給することにより所定の輝度階調で発光する電流駆動型の発光素子と画素駆動回路を有する画素が複数配列された発光パネルを備える発光装置及びその駆動制御方法、並びにこれを適用した電子機器に関する。
【背景技術】
【０００２】
近年、液晶表示装置に続く次世代の表示デバイスとして、有機エレクトロルミネッセンス素子（有機ＥＬ素子）や発光ダイオード（ＬＥＤ）等のような電流駆動型（又は、電流制御型）の発光素子を、マトリクス状に配列した表示パネルを備えた発光素子型の表示装置（発光素子型ディスプレイ、発光装置）が注目されている。
【０００３】
特に、アクティブマトリックス型の駆動方式を適用した発光素子型ディスプレイにおいては、液晶表示装置に比較して、表示応答速度が速く、視野角依存性も小さいという優れた表示特性を有している。また、液晶表示装置のようにバックライトや導光板を必要としないという装置構成上の特長も有している。そのため、今後様々な電子機器への適用が期待されている。
【０００４】
例えば、特許文献１に記載された有機ＥＬディスプレイ装置は、電圧信号によって電流制御されたアクティブマトリクス駆動表示装置であって、画像データに応じた電圧信号がゲートに印加されて有機ＥＬ素子に電流を流す電流制御用薄膜トランジスタと、この電流制御用薄膜トランジスタのゲートに画像データに応じた電圧信号を供給するためのスイッチングを行うスイッチ用薄膜トランジスタと、が画素ごとに設けられている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平８−３３０６００号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
このような電圧信号によって階調を制御する、電圧指定型の階調制御方法を適用した有機ＥＬディスプレイ装置においては、上記の薄膜トランジスタの素子特性（オン抵抗等）や有機ＥＬ素子の素子特性（抵抗等）のバラツキ、使用環境等に起因する特性変化によって、画像データに応じた電圧信号の書き込みや、有機ＥＬ素子に供給される電流の電流値に影響を与える。そのため、有機ＥＬ素子を画像データに応じた適切な輝度階調で安定的に発光動作させることが困難となり、輝度ムラ等、画質の劣化を招くという問題を有している。
【０００７】
そこで、本発明は、上述した問題点に鑑み、画像データに応じた適切な輝度階調で発光素子を発光動作させることができる画素駆動回路、発光装置及びその駆動制御方法並びに電子機器を提供することを目的とする。
【課題を解決するための手段】
【０００８】
請求項１に記載の発明は、発光素子を有し、データラインに接続された画素における前記発光素子を動作させる画素駆動回路であって、第１の容量素子と、前記第１の容量素子の一端及び他端が電流路の一端及び制御端子に接続され、前記第１の容量素子に蓄積された電荷に応じて前記電流路に流れる駆動電流を前記発光素子に供給する駆動制御素子と、一端が前記第１の容量素子の一端に接続された第２の容量素子と、を備え、前記第１の容量素子は、前記データラインを介して前記第２の容量素子の他端の電位が画像データに応じた第１の電位に設定された後に第２の電位に設定されることによって前記画像データに応じた電荷が蓄積されることを特徴とする。
【０００９】
請求項２に記載の発明は、請求項１に記載の画素駆動回路において、前記駆動制御素子の電流路の他端と制御端子との導通を制御する第１の選択制御素子を有し、前記第１の選択制御素子は、前記第１の容量素子及び前記第２の容量素子に電荷を蓄積させる際に前記駆動制御素子の電流路の他端と制御端子とを接続するように制御されることを特徴とする。
請求項３に記載の発明は、請求項１又は２に記載の画素駆動回路において、前記第２の容量素子の一端と前記第２の電位に設定された電極との導通を制御するリセット制御素子を有し、前記リセット制御素子は、前記第２の容量素子の他端が前記第１の電位に設定される際に、前記第２の容量素子の一端と前記電極とを接続するように制御されることを特徴とする。
請求項４に記載の発明は、請求項３に記載の画素駆動回路において、前記リセット制御素子は、前記第２の容量素子の他端が前記第１の電位から前記第２の電位に設定される際に前記第２の容量素子の一端と前記電極との接続を解除するように制御されることを特徴とする。
請求項５に記載の発明は、請求項１乃至４の何れかに記載の画素駆動回路において、前記データラインと前記第２の容量素子の他端との導通を制御する第２の選択制御素子を有し、前記第２の選択制御素子は、前記第２の容量素子の他端を前記第１の電位に設定する際に、前記データラインと前記第２の容量素子の他端とを接続するように制御されることを特徴とする。
【００１０】
請求項６に記載の発明は、画像データに応じて駆動される発光装置であって、複数の画素と前記各画素に接続される複数のデータラインとを有する発光パネルと、発光パネルを駆動する駆動回路と、を備え、前記各画素は、発光素子と、第１の容量素子と、前記第１の容量素子の一端及び他端が電流路の一端及び制御端子に接続され、前記第１の容量素子に蓄積された電荷に応じて前記電流路に流れる駆動電流を前記発光素子に供給する駆動制御素子と、一端が前記第１の容量素子の一端に接続された第２の容量素子と、を備えて、前記第１の容量素子は、前記データラインを介して前記第２の容量素子の他端の電位が前記第１の電位に設定された後に前記第２の電位に設定されることによって前記画像データに応じた電荷が蓄積され、前記駆動回路は、前記データラインに前記画像データに応じた電圧を印加して、前記第２の容量素子の他端の電位を前記画像データに応じた第１の電位に設定した後に第２の電位に設定するデータ駆動回路を有することを特徴とする。
【００１１】
請求項７に記載の発明は、請求項６に記載の発光装置において、前記データ駆動回路は、前記画像データに応じた電圧を生成するための電圧生成回路と、前記データラインを前記電圧生成回路又は前記第２の電位に設定された接点に切換接続する接続切換回路と、を有することを特徴とする。
請求項８に記載の発明は、請求項６又は７に記載の発光装置において、前記各画素は、前記駆動制御素子の電流路の他端と制御端子との導通を制御する第１の選択制御素子と、前記データラインと前記第２の容量素子の他端との導通を制御する第２の選択制御素子と、を有し、前記駆動回路は、前記第１の選択制御素子及び前記第２の選択制御素子を制御して、前記第１の容量素子及び前記第２の容量素子に電荷を蓄積させる祭に、前記駆動制御素子の電流路の他端と制御端子とを接続し、前記データラインと前記第２の容量素子の他端とを接続する選択駆動回路を有することを特徴とする。
請求項９に記載の発明は、請求項８に記載の発光装置において、前記各画素は、前記第２の容量素子の一端と前記第２の電位に設定された電極との導通を制御するリセット制御素子を有し、前記選択駆動回路は、前記リセット制御素子を制御して、前記第２の容量素子の他端を前記第１の電位に設定する際に、前記第２の容量素子の一端と前記電極とを接続し、前記第２の容量素子の他端が前記第１の電位から前記第２の電位に設定される際に前記第２の容量素子の一端と前記電極との接続を解除することを特徴とする。
請求項１０に記載の発明に係る電子機器は、請求項６乃至９の何れかに記載の発光装置が実装されてなることを特徴とする。
【００１２】
請求項１１に記載の発明は、画像データに応じて駆動される発光装置の駆動制御方法であって、前記発光装置は、発光素子と、第１の容量素子と、前記第１の容量素子の一端及び他端が電流路の一端及び制御端子に接続され、前記第１の容量素子に蓄積された電荷に応じて前記電流路に流れる駆動電流を前記発光素子に供給する駆動制御素子と、一端が前記第１の容量素子の一端に接続された第２の容量素子と、を有する複数の画素を有する発光パネルを有し、前記各画素の前記第２の容量素子の他端を前記画像データに応じた第１の電位に設定する第１書込動作ステップと、前記各画素の前記第２の容量素子の他端を前記第１の電位に設定した後に、前記第２の容量素子の他端を第２の電位に設定して、前記第１の容量素子に前記画像データに応じた電荷を蓄積させる第２書込動作ステップと、を含むことを特徴とする。
【００１３】
請求項１２に記載の発明は、請求項１１に記載の発光装置の駆動制御方法において、前記第１書込ステップ及び前記第２書込動作ステップは、前記データラインと前記第２の容量素子の他端とを接続する第１接続動作ステップと、前記駆動制御素子の電流路の他端と制御端子とを接続する第２接続動作ステップと、を含むことを特徴とする。
請求項１３に記載の発明は、請求項１１又は１２に記載の発光装置の駆動制御方法において、前記第１書込動作ステップに先だって、前記第２の容量素子の一端と前記第２の電位に設定された電極とを接続するリセット動作ステップを有し、前記第２書込動作ステップは、前記第２の容量素子の一端と前記電極との接続を解除する解除動作ステップを含むことを特徴とする。
【発明の効果】
【００１４】
本発明に係る画素駆動回路、発光装置及びその駆動制御方法によれば、画像データに応じた適切な輝度階調で発光素子を発光動作させることができ、良好かつ均質な画質を有する電子機器を実現することができる。
【図面の簡単な説明】
【００１５】
【図１】本発明に係る表示装置の第１の実施形態を示す概略構成図である。
【図２】第１の実施形態に係る表示装置に適用可能なデータドライバの一例を示す概略ブロック図である。
【図３】第１の実施形態に係る表示装置に適用可能なデータドライバの一例を示す概略回路構成図である。
【図４】第１の実施形態に係る表示パネルに適用される画素（画素駆動回路及び発光素子）の一実施形態を示す回路構成図である。
【図５】第１の実施形態に係る表示装置における表示動作を示すタイミングチャートである。
【図６】第１の実施形態に係る表示装置におけるリセット動作を示す動作概念図である。
【図７】第１の実施形態に係る表示装置における第１書込動作を示す動作概念図である。
【図８】第１の実施形態に係る表示装置における第２書込動作を示す動作概念図である。
【図９】第１の実施形態に係る表示装置における発光動作を示す動作概念図である。
【図１０】第１の実施形態に係る表示動作を、画素が２次元配列された表示パネルに適用した場合のタイミングチャートである。
【図１１】第１の実施形態に係る画素駆動回路及び表示装置並びにその駆動制御方法の作用効果の優位性を説明するための、比較対照としての画素の一例を示す回路構成図である。
【図１２】第２の実施形態に係わるデジタルカメラの構成を示す斜視図である。
【図１３】第２の実施形態に係わるモバイル型のパーソナルコンピュータの構成を示す斜視図である。
【図１４】第２の実施形態に係わる携帯電話の構成を示す図である。
【発明を実施するための形態】
【００１６】
以下、本発明に係る画素駆動回路及び発光装置並びにその駆動制御方法について、実施形態を示して詳しく説明する。なお、本実施形態では、発光装置を表示装置として説明する。
【００１７】
＜第１の実施形態＞
（表示装置）
まず、本発明に係る表示装置の概略構成について、図面を参照して説明する。
図１は、本発明に係る表示装置の第１の実施形態を示す概略構成図である。
【００１８】
図１に示すように、本実施形態に係る表示装置（発光装置）１００は、概略、表示パネル（発光パネル）１１０と、選択ドライバ（選択駆動回路）１２０と、電源ドライバ（電源駆動回路）１３０と、データドライバ（データ駆動回路）１４０と、システムコントローラ１５０と、画像信号生成回路１６０と、を備えて構成されている。ここで、少なくとも、選択ドライバ１２０と電源ドライバ１３０とデータドライバ１４０とを含む構成は、本発明における駆動回路に相当する。
【００１９】
表示パネル１１０は、図１に示すように、行方向（図面左右方向）及び列方向（図面上下方向）に２次元配列（例えばｎ行×ｍ列；ｎ、ｍは正の整数）された複数の画素ＰＩＸと、行方向に配列された画素ＰＩＸに接続するように配設された複数の第１選択ラインＬｓ１及び第２選択ラインＬｓ２と、全画素ＰＩＸに共通に接続するように配設された電源ラインＬａと、列方向に配列された画素ＰＩＸに接続するように配設された複数のデータラインＬｄと、を有している。ここで、各画素ＰＩＸは、後述するように、画素駆動回路と、発光素子（表示素子）と、を有している。
【００２０】
選択ドライバ１２０は、上記の表示パネル１１０に配設された各第１及び第２選択ラインＬｓ１、Ｌｓ２に接続され、後述するシステムコントローラ１５０から供給される選択制御信号に基づいて、各行の第１及び第２選択ラインＬｓ１、Ｌｓ２に、所定のタイミングで所定の電圧レベル（選択レベル、非選択レベル）の第１及び第２選択信号Ｖsel１、Ｖsel２を順次印加する。
【００２１】
なお、選択ドライバ１２０は、図示を省略するが、システムコントローラ１５０から供給される選択制御信号に基づいて、各行の第１、第２選択ラインＬｓ１、Ｌｓ２に対応するシフト信号を順次出力するシフトレジスタと、該シフト信号を所定の信号レベル（選択レベル）に変換して、各行の第１、第２選択ラインＬｓ１、Ｌｓ２に第１、第２選択信号Ｖsel１、Ｖsel２として順次出力する出力回路（出力バッファ）と、を備えたものを適用することができる。
【００２２】
電源ドライバ１３０は、表示パネル１１０の各画素ＰＩＸに共通に接続された電源ラインＬａに接続され、後述するシステムコントローラ１５０から供給される電源制御信号に基づいて、電源ラインＬａに所定のタイミングで所定の電圧レベル（表示レベル、非表示レベル）の電源電圧Ｖsaを印加する。
【００２３】
データドライバ１４０は、表示パネル１１０の各データラインＬｄに接続され、後述するシステムコントローラ１５０から供給されるデータ制御信号に基づいて、少なくとも表示動作時に、画像データに応じた階調信号（階調電圧Ｖdata）を生成して、各データラインＬｄを介して画素ＰＩＸへ供給する。
【００２４】
図２は、本実施形態に係る表示装置に適用可能なデータドライバの一例を示す概略ブロック図である。また、図３は、図２に示したデータドライバの出力回路の一例を示す概略回路構成図である。ここで、図３においては、Ｄ／Ａコンバータ１４４と出力回路１４５のみを示して、データドライバ１４０の図示を簡略化する。
【００２５】
データドライバ１４０は、例えば図２に示すように、シフトレジスタ回路１４１と、データレジスタ回路１４２と、データラッチ回路１４３と、Ｄ／Ａコンバータ１４４と、出力回路１４５と、を備えている。
【００２６】
シフトレジスタ回路１４１は、システムコントローラ１５０から供給されるデータ制御信号（シフトクロック信号ＣＬＫ、サンプリングスタート信号ＳＴＲ）に基づいて、順次シフト信号を出力する。データレジスタ回路１４２は、該シフト信号の入力タイミングに基づいて、画像信号生成回路１６０から供給される１行分の画像データＤ０〜Ｄｍを順次取り込む。データラッチ回路１４３は、データ制御信号（データラッチ信号ＳＴＢ）に基づいて、データレジスタ回路１４２に取り込まれた１行分の画像データＤ０〜Ｄｍを保持する。Ｄ／Ａコンバータ（電圧生成回路）１４４は、図示を省略した電源供給手段から供給される階調基準電圧Ｖ０〜ＶＰに基づいて、上記保持された画像データＤ０〜Ｄｍを、所定のアナログ信号電圧Ｖpixに変換する。出力回路（電圧生成回路）１４５は、アナログ信号電圧に変換された画像データを所定の信号レベル（正電圧）の階調電圧Ｖdataに変換して、システムコントローラ１５０から供給されるデータ制御信号（出力切換・イネ−ブル信号ＯＥ）に基づいて、当該画像データに対応する各列のデータラインＬｄに一斉に出力する。
【００２７】
特に、本実施形態に適用されるデータドライバ１４０においては、図３に示すように、出力回路１４５に、各列のデータラインＬｄに接続された切換スイッチ（接続切換回路）１４５ａと、Ｄ／Ａコンバータ１４４の出力を駆動するフォロワアンプ１４５ｂと、を有している。
【００２８】
切換スイッチ１４５ａは、システムコントローラ１５０から供給されるデータ制御信号に基づいて、データラインＬｄを接点Ｎａ、Ｎｂのいずれかに選択的に接続する。接点Ｎａは、フォロワアンプ１４５ｂを介してＤ／Ａコンバータ１４４に接続され、Ｄ／Ａコンバータ１４４から出力される画像データに応じたアナログ信号電圧Ｖpixが所定の信号レベルに変換されて階調電圧Ｖdataとして印加される。接点Ｎｂは、接地電位ＧＮＤに設定されている。
【００２９】
そして、本実施形態において、切換スイッチ１４５ａは、表示パネル１１０に配列された画素ＰＩＸに画像データを書き込む際には、後述するように、第１の書込タイミングで接点Ｎｂに接続され、次いで、第２の書込タイミングで接点Ｎａに接続され、続く第３の書込タイミングで接点Ｎｂに接続されるように設定される。これにより、画像データの書込期間中の第１の書込タイミングでデータラインＬｄに接地電位ＧＮＤが印加され、第２の書込タイミングでデータラインＬｄに画像データに応じた階調電圧Ｖdataが印加され、第３の書込タイミングで、データラインＬｄに接地電位ＧＮＤが印加される。
【００３０】
システムコントローラ１５０は、後述する画像信号生成回路１６０から供給されるタイミング信号に基づいて、上記選択ドライバ１２０及び電源ドライバ１３０、データドライバ１４０の動作状態を制御して、表示パネル１１０における所定の駆動制御動作を実行するための選択制御信号及び電源制御信号、データ制御信号を生成して出力する。
【００３１】
特に、本実施形態においては、システムコントローラ１５０は、選択ドライバ１２０及び電源ドライバ１３０、データドライバ１４０を所定のタイミングで動作させて、所定の電圧レベルの第１、第２選択信号Ｖsel１、Ｖsel２及び電源電圧Ｖsa、並びに、画像データに応じた階調電圧Ｖdataを生成して出力させる。これにより、システムコントローラ１５０は、各画素ＰＩＸを表示動作（発光動作）させて、映像信号に基づく所定の画像情報を表示パネル１１０に表示させる制御を行う。
【００３２】
画像信号生成回路１６０は、例えば、表示装置１００の外部から供給される映像信号に基づいて、画像データ（輝度階調データ）を生成してデータドライバ１４０に供給するとともに、該画像データに基づいて表示パネル１１０に所定の画像情報を表示するためのタイミング信号（システムクロック等）を抽出、又は、生成してシステムコントローラ１５０に供給する。
【００３３】
より具体的には、画像信号生成回路１６０は、映像信号から輝度階調信号成分を抽出し、表示パネル１１０の１行分ごとに、該輝度階調信号成分をデジタル信号からなる画像データ（輝度階調データ）としてデータドライバ１４０のデータレジスタ回路１４２に供給する。ここで、上記映像信号が、テレビ放送信号（コンポジット映像信号）のように、画像情報の表示タイミングを規定するタイミング信号成分を含む場合には、画像信号生成回路１６０は、上記輝度階調信号成分を抽出する機能のほか、タイミング信号成分を抽出してシステムコントローラ１５０に供給する機能を有するものであってもよい。この場合においては、上記システムコントローラ１５０は、画像信号生成回路１６０から供給されるタイミング信号に基づいて、選択ドライバ１２０や電源ドライバ１３０、データドライバ１４０に対して個別に供給する各制御信号を生成する。
【００３４】
（画素）
次に、本実施形態に係る表示パネルに配列される画素について具体的に説明する。
図４は、本実施形態に係る表示パネルに適用される画素（画素駆動回路及び発光素子）の一実施形態を示す回路構成図である。
【００３５】
本実施形態に係る表示パネル１１０に配列される画素ＰＩＸは、図４に示すように、画素駆動回路ＤＣと、有機ＥＬ素子（電流駆動型の発光素子）ＯＥＬと、を備えた構成を有している。画素駆動回路ＤＣは、少なくとも、選択ドライバ１２０から第１選択ラインＬｓ１を介して印加される第１選択信号Ｖsel１に基づいて、画素ＰＩＸに書き込まれていた電荷を放電させ、第２選択ラインＬｓを介して印加される選択信号Ｖsel２に基づいて、画素ＰＩＸを選択状態に設定し、データドライバ１４０からデータラインＬｄを介して供給される階調電圧Ｖdataに応じた発光駆動電流を生成する。有機ＥＬ素子ＯＥＬは、上記画素駆動回路ＤＣにおいて生成される発光駆動電流に基づいて、所定の輝度階調で発光動作する。
【００３６】
図４に示す画素駆動回路ＤＣは、具体的には、トランジスタＴｒ１１〜Ｔｒ１４と、キャパシタＣｓ、Ｃｓとを備えている。トランジスタ（ダイオード接続用トランジスタ；第１の選択制御素子）Ｔｒ１１は、ゲート端子が第２選択ラインＬｓ２に接続され、また、ドレイン端子が電源ラインＬａに接続され、また、ソース端子が接点Ｎ１１に接続されている。トランジスタ（選択トランジスタ；第２の選択制御素子）Ｔｒ１２は、ゲート端子が第２選択ラインＬｓ２に接続され、また、ソース端子がデータラインＬｄに接続され、また、ドレイン端子がキャパシタＣｃに接続されている。トランジスタ（駆動トランジスタ；駆動制御素子）Ｔｒ１３は、ゲート端子が接点Ｎ１１に接続され、ドレイン端子が電源ラインＬａに接続され、ソース端子が接点Ｎ１２に接続されている。トランジスタ（リセットトランジスタ；リセット制御素子）Ｔｒ１４は、ゲート端子が第１選択ラインＬｓ１に接続され、ドレイン端子が接点Ｎ１２に接続され、ソース端子が全画素ＰＩＸに共通に設けられる共通電極に接続され、一定の低電圧（例えば接地電位ＧＮＤ）に設定される共通電圧Ｖcomが印加される。また、キャパシタ（補助容量；第１の容量素子）Ｃｓは、トランジスタＴｒ１３のゲート端子（接点Ｎ１１）及びソース端子（接点Ｎ１２）間に接続されている。また、キャパシタ（カップリング容量；第２の容量素子）Ｃｃは、トランジスタＴｒ１２のドレイン端子と接点Ｎ１２間に接続されている。
【００３７】
また、有機ＥＬ素子ＯＥＬは、アノードが上記画素駆動回路ＤＣの接点Ｎ１２に接続され、カソードは共通電極に接続されて共通電圧Ｖcomが印加される。
【００３８】
ここで、図４に示した画素ＰＩＸにおいて、トランジスタＴｒ１１〜Ｔｒ１４については、特に限定するものではないが、例えば全て同一のチャネル型を有する周知の薄膜トランジスタ（ＴＦＴ）を適用することができる。また、トランジスタＴｒ１１〜Ｔｒ１４は、アモルファスシリコン薄膜トランジスタであっても、ポリシリコン薄膜トランジスタであってもよい。すなわち、上述したトランジスタＴｒ１１〜Ｔｒ１４において、ゲート端子が、本発明における制御端子に相当し、ソース、ドレイン端子が、本発明における電流路の一端側又は他端側のいずれかに相当する。
【００３９】
特に、トランジスタＴｒ１１〜Ｔｒ１４をｎチャネル型のアモルファスシリコン薄膜トランジスタにより構成した場合、すでに確立されたアモルファスシリコン製造技術を適用して、多結晶型や単結晶型の薄膜トランジスタに比較して、簡易な製造プロセスで動作特性（電子移動度等）が均一で安定したトランジスタを実現することができる。また、キャパシタＣｓは、トランジスタＴｒ１４のゲート・ドレイン間に形成される寄生容量であってもよいし、当該寄生容量に加えて別個の容量素子を並列に接続したものであってもよい。
【００４０】
さらに、上述した画素ＰＩＸにおいては、画素駆動回路ＤＣとして３個のトランジスタＴｒ１１〜Ｔｒ１４を備えた回路構成を示したが、本発明はこの実施形態に限定されるものではなく、４個以上のトランジスタを備えた他の回路構成を有するものであってもよい。また、画素駆動回路ＤＣにより発光駆動される発光素子として有機ＥＬ素子ＯＥＬを適用した回路構成を示したが、本発明はこれに限定されるものではなく、電流駆動型の発光素子であれば、例えば、発光ダイオード等の他の発光素子であってもよい。
【００４１】
（表示装置の駆動制御方法）
次に、本実施形態に係る表示装置における駆動制御方法（表示動作）について説明する。
図５は、本実施形態に係る表示装置における表示動作を示すタイミングチャートである。図６は、本実施形態に係る表示装置の表示動作におけるリセット動作を示す動作概念図であり、図７は、本実施形態に係る表示装置における第１書込動作を示す動作概念図であり、図８は、本実施形態に係る表示装置における第２書込動作を示す動作概念図であり、図９は、本実施形態に係る表示装置における発光動作を示す動作概念図である。なお、図６〜図９おいては、データドライバ１４０の構成として、Ｄ／Ａコンバータ１４４と出力回路１４５のみを示して簡略化する。
【００４２】
本実施形態に係る表示動作においては、図５（ａ）に示すように、所定の表示期間（１処理サイクル期間）Ｔcycに、画素ＰＩＸに書き込まれていた電荷を放電させて画素ＰＩＸをリセットするリセット期間Ｔrstと、データラインＬｄに画像データに応じた階調電圧Ｖdataを印加して画素ＰＩＸに階調電圧Ｖdataを書き込む第１書込期間Ｔwa、及び、データラインＬｄに接地電位ＧＮＤを印加して上記階調電圧Ｖdataに対応する電圧（−Ｖdata）を画素ＰＩＸに書き込む第２書込期間Ｔwbを有する書込期間Ｔwrtと、発光素子を画像データに応じた所定の輝度階調で発光させる発光期間Ｔemと、を含むように設定されている（Ｔcyc≧Ｔrst＋Ｔwa＋Ｔwb＋Ｔem）。
【００４３】
まず、リセット期間Ｔrstにおいては、図５（ａ）、図６（ａ）に示すように、画素ＰＩＸに接続された電源ラインＬａにローレベル（接地電位ＧＮＤ）の電源電圧Ｖsaを印加した状態で、第１選択ラインＬｓ１にハイレベル（選択レベル）の選択信号Ｖsel１を印加し、第２選択ラインＬｓ２にハイレベル（選択レベル）の選択信号Ｖsel２を印加する。また、このタイミングに同期して、図５（ａ）、図６（ａ）に示すように、データドライバ１４０の出力回路１４５に設けられた切換スイッチ１４５ａを接点Ｎｂに切換接続することにより、データラインＬｄを接地電位ＧＮＤに設定する。図６（ｂ）は、このときの等価回路を示す。
【００４４】
これにより、図６（ａ）に示すように、画素ＰＩＸの画素駆動回路ＤＣに設けられたトランジスタＴｒ１１がオン動作して、トランジスタＴｒ１３のゲート端子（接点Ｎ１１）及びキャパシタＣｓの一端側（トランジスタＴｒ１３のゲート端子側）が接地電位ＧＮＤに設定される。また、トランジスタＴｒ１２がオン動作して、キャパシタＣｃの他端側（トランジスタＴｒ１２のドレイン端子側）が接地電位ＧＮＤに設定される。また、トランジスタＴｒ１４がオン動作して、トランジスタＴｒ１３のソース端子（接点Ｎ１２）及びキャパシタＣｃの一端側（接点Ｎ１２側）が接地電位ＧＮＤに設定される。
【００４５】
したがって、キャパシタＣｓ及びＣｃの両端が同電位に設定されて、キャパシタＣｓ及びＣｃに蓄積されていた電荷が放電される。このとき、トランジスタＴｒ１３は、トランジスタＴｒ１１がオン動作してドレイン端子とゲート端子が接続されるが、トランジスタＴｒ１３のドレイン端子とソース端子が共に接地電位ＧＮＤに設定されるため、トランジスタＴｒ１３はオフ状態となっている。このときトランジスタＴｒ１３は実質的に高抵抗として作用するため、図６（ｂ）に示す等価回路においてはトランジスタＴｒ１３を抵抗Ｒtrとして示している。また、有機ＥＬ素子ＯＥＬはアノード・カソード間が同電位に設定されて電流が流れないので、発光動作しない。
【００４６】
次に、第１書込期間Ｔwaにおいては、図５（ａ）、図７（ａ）に示すように、画素ＰＩＸに接続された電源ラインＬａにローレベル（接地電位ＧＮＤ）の電源電圧Ｖsaを印加した状態で、第１選択ラインＬｓ１にローレベル（非選択レベル）の選択信号Ｖsel１を印加し、第２選択ラインＬｓ２にハイレベル（選択レベル）の選択信号Ｖsel２を印加する。また、このタイミングに同期して、図５（ａ）、図７（ａ）に示すように、データドライバ１４０の出力回路１４５に設けられた切換スイッチ１４５ａを接点Ｎａに切換接続することにより、データラインＬｄに対して画像データに対応した階調電圧Ｖdataを印加する。図７（ｂ）は、このときの等価回路を示す。
【００４７】
これにより、図７（ａ）に示すように、画素ＰＩＸの画素駆動回路ＤＣに設けられたトランジスタＴｒ１１がオン動作して、トランジスタＴｒ１３のゲート端子（接点Ｎ１１）に接地電位ＧＮＤが印加される。また、トランジスタＴｒ１２がオン動作して、キャパシタＣｃの他端側（トランジスタＴｒ１２のドレイン端子側）に階調電圧Ｖdataが印加される。このとき、トランジスタＴｒ１４はオフ動作してトランジスタＴｒ１３のソース端子（接点Ｎ１２）は実質的に高抵抗として機能している有機ＥＬ素子ＯＥＬを介して、上記のリセット期間Ｔrstにおいて設定された接地電位ＧＮＤに保持されている。トランジスタＴｒ１３は、トランジスタＴｒ１１がオン動作してドレイン端子とゲート端子が接続されるが、トランジスタＴｒ１３のドレイン端子とソース端子が共に接地電位ＧＮＤに設定されるため、トランジスタＴｒ１３はオフ状態となっている。したがって、トランジスタＴｒ１２と接点Ｎ１２との間に接続されたキャパシタＣｃに階調電圧Ｖdataに応じた電荷が蓄積される。また、有機ＥＬ素子ＯＥＬはアノード・カソード間が同電位にされて電流が流れないので、発光動作しない。
【００４８】
なお、図５（ａ）においては、第１書込期間Ｔwaに第１選択ラインＬｓ１にローレベル（非選択レベル）の選択信号Ｖsel１を印加して、トランジスタＴｒ１４をオフ動作させる駆動制御方法を示し、トランジスタＴｒ１３のソース端子（接点Ｎ１２）をフローティング状態とすることとしたが、図５（ｂ）に示すように、第１書込期間Ｔwaにおいても第１選択ラインＬｓ１にハイレベル（選択レベル）の選択信号Ｖsel１を印加して、トランジスタＴｒ１４をオン動作させるようにしてもよい。この場合、第１書込期間Ｔwaの間、トランジスタＴｒ１３のソース端子（接点Ｎ１２）を強制的に接地電位ＧＮＤに設定することができる。これにより、キャパシタＣｃへの階調電圧Ｖdataに応じた電荷の蓄積をより安定して行うようにすることができる。
【００４９】
次いで、第２書込期間Ｔwbにおいては、図５、図８（ａ）に示すように、電源ラインＬａにローレベル（接地電位ＧＮＤ）の電源電圧Ｖsaを印加し、第１選択ラインＬｓ１にローレベル（非選択レベル）の選択信号Ｖsel１を印加し、第２選択ラインＬｓ２にハイレベル（選択レベル）の選択信号Ｖselを印加した状態で、データドライバ１４０の切換スイッチ１４５ａを接点Ｎｂに切換接続することにより、データラインＬｄを接地電位ＧＮＤに設定する。
【００５０】
これにより、図８（ａ）に示すように、画素駆動回路ＤＣのトランジスタＴｒ１３のゲート端子（接点Ｎ１１）が接地電位ＧＮＤに設定されるとともに、キャパシタＣｃの他端側（トランジスタＴｒ１２のドレイン端子側）が接地電位ＧＮＤに設定される。このとき、トランジスタＴｒ１４はオフ動作してトランジスタＴｒ１３のソース端子（接点Ｎ１２）はフローティング状態にあるが、キャパシタＣｃの他端側の電位が階調電圧Ｖdataから接地電位ＧＮＤに変化することにより、図８（ｂ）に示すように、キャパシタＣｃに蓄積された電荷がキャパシタＣｃ、Ｃｓ及び有機ＥＬ素子ＯＥＬの端子間容量Ｃelに分配されること、及び、トランジスタＴｒ１３がオン動作状態になることに基づいて、キャパシタＣｃの一端側であるトランジスタＴｒ１３のソース端子（接点Ｎ１２）は、次式（１）で表される電位に設定される。ここでＶdata′を書込電圧とし、ΔＶを電圧減少量とする。電圧減少量ΔＶの大きさについては後述する。
−Ｖdata′＝−（Ｖdata−ΔＶ） ・・・（１）
【００５１】
したがって、トランジスタＴｒ１３のゲート・ソース間に接続されたキャパシタＣｓには書込電圧Ｖdata′に応じた電荷が蓄積されて画素ＰＩＸに画像データが書き込まれる。これにより、トランジスタＴｒ１３のゲート・ソース間電圧Ｖgsは、書込電圧Ｖdata′に設定される（Ｖgs＝Ｖdata′）。なお、このとき、有機ＥＬ素子ＯＥＬのアノード（接点Ｎ１２）は負の電位−Ｖdata′に設定され、また、カソードは接地電位ＧＮＤに設定されるため、有機ＥＬ素子ＯＥＬには逆バイアスが印加されて、有機ＥＬ素子ＯＥＬに電流は流れず、発光動作しない。ここで、後述するように電圧減少量ΔＶの大きさは予め予測可能な値であるので、階調電圧Ｖdataの電圧値を、画像データの階調値に基づく電圧値から電圧減少量ΔＶ分だけ高くした値に補正しておくことにより、キャパシタＣｓに充電される電圧成分が画像データの階調値に基づく電圧値となるようにすることができる。
【００５２】
次に、上記の電圧減少量ΔＶついて詳しく説明する。電圧減少量ΔＶは、キャパシタＣｃに蓄積された電荷がキャパシタＣｃ、Ｃｓ、Ｃelに分配されることによる第１の要因と、トランジスタＴｒ１３がオン動作状態になることによる第２の要因と、を総合した量となる。
【００５３】
まず、第１の要因について説明する。図８（ｂ）に示したように、第１書込期間Ｔwaにおいて、データラインＬｄに階調電圧Ｖdataを印加してキャパシタＣｃに電荷を蓄積した後に、データラインＬｄを接地電位ＧＮＤに設定（データライン電圧；Ｖdata→ＧＮＤ）し、第２書込期間Ｔwbの開始直後の時点（時間t＝０）で、トランジスタＴｒ１３がオフ状態を維持しているとしたときのトランジスタＴｒ１３のソース端子（接点Ｎ１２）の電位をＶn12(0)としたとき、この電位Ｖn12(0)は、接点Ｎ１２がフローティング状態にあり、キャパシタＣｃに蓄積された電荷がキャパシタＣｃ、Ｃｓ、Ｃelに分配されることから、次式（２）のように表される。
Ｖn12(0)＝−Ｖdata×Ｃｃ／（Ｃｃ＋Ｃｓ＋Ｃel） ・・・（２）
【００５４】
ここで、Ｖn12を次式（３）で表し、ΔＶ１を第１の要因による電圧減少量としたとき、この電圧減少量ΔＶ１は次式（４）のように表される
Ｖn12(0)＝−（Ｖdata−ΔＶ１） ・・・（３）
ΔＶ１＝Ｖdata×（Ｃｓ＋Ｃel）／（Ｃｃ＋Ｃｓ＋Ｃel） ・・・（４）
【００５５】
（４）式において、キャパシタＣｃ、Ｃｓ、Ｃelは、いずれもが固定容量（固定値）であるから、この第１の要因による第１の電圧減少量ΔＶ１の大きさは、予め予測することができる。
【００５６】
次に、第２の要因について説明する。第２書込期間Ｔwbの開始後、トランジスタＴｒ１３のドレイン端子に接地電位ＧＮＤが印加され、ソース端子（接点Ｎ１２）の電位が負電位に変化（ＧＮＤ→−Ｖdata′）し、キャパシタＣｓに書込電圧Ｖdata′に対応する電圧が充電されることにより、トランジスタＴｒ１３のゲート・ソース間に書込電圧Ｖdata′が印加され、書込電圧Ｖdata′がトランジスタＴｒ１３のしきい値電圧より大きい電圧である場合、トランジスタＴｒ１３はオン動作することになる。これによりトランジスタＴｒ１３のドレイン・ソース間に電流が流れることになり、これにともなって第２書込期間Ｔwbの開始直後にキャパシタＣｓに蓄積された電荷が、オン動作しているトランジスタＴｒ１１のソース・ドレイン間を介して、時間の経過とともに減少することになる。
【００５７】
ここで、第２書込期間Ｔwbの開始時点の接点Ｎ１２の電位をＶn12(0)としたとき、第２書込期間Ｔwbの開始時点から時間ｔが経過した後の接点Ｎ１２の電位Ｖn12(t)は次式（５）で表され、概略、Ｖn12(0)から時間ｔに反比例して低下する。ここで、ＶthはトランジスタＴｒ１３のしきい値電圧であり、βはトランジスタＴｒ１３の電流増幅率であり、ＣはキャパシタＣｃ、Ｃｓ、Ｃelの容量値の総和である。
【００５８】
【数１】
【００５９】
ここで、Ｖn12(t)を次式（６）で表し、ΔＶ２を第２の要因による第２の電圧減少量としたとき、第２の電圧減少量ΔＶ２は次式（７）のように表され、Ｖth、Ｃ、β、Ｖn12(0)と、時間ｔの関数となる。
【００６０】
【数２】
【００６１】
【数３】
【００６２】
（７）式において、Ｖth、Ｃ、β、Ｖn12(0)及び第２書込期間Ｔwbの時間幅に対応する時間ｔの値は既知であるから、この第２の要因による第２の電圧減少量ΔＶ２の大きさも、予め予測することができる。
なお、この第２の要因による第２の電圧減少量ΔＶ２は小さい方が好ましく、この第２の電圧減少量ΔＶ２の大きさは第２書込期間Ｔwbの時間幅に依存し、この時間幅が長い程第２の電圧減少量ΔＶ２が大きくなるため、第２書込期間Ｔwbの時間幅は、キャパシタＣｓに書込電圧Ｖdata′に応じた電荷を蓄積するのに必要な最小限の時間に設定することが好ましい。
【００６３】
また、例えばトランジスタＴｒ１３にアモルファスシリコン薄膜トランジスタを適用した場合、トランジスタＴｒ１３の電気的特性の経時変化が比較的大きく、しきい値電圧Ｖthの値が経時的に変化することがある。上記（７）式において第２の電圧減少量ΔＶ２の大きさはしきい値電圧Ｖthの値に依存している。しかしながら、（７）式において時間ｔの値が小さいほど、第２の電圧減少量ΔＶ２の値に対するしきい値電圧Ｖthの値の変化の影響は小さくなる。そのため、第２書込期間Ｔwbの時間幅を十分短くした場合には、しきい値電圧Ｖthの値としてトランジスタＴｒ１３のしきい値電圧Ｖthの初期値、平均値あるいは設計値を用いることとしてもよい。
【００６４】
また、上記（７）式において第２の電圧減少量ΔＶ２の大きさは電流増幅率βの値にも依存している。この電流増幅率βの値はトランジスタＴｒ１３にアモルファスシリコン薄膜トランジスタを適用した場合でも、その経時変化は少ないが、各画素のトランジスタＴｒ１３の電流増幅率βの値のバラツキが存在する。しかしながら、この場合も、（７）式において時間ｔの値が小さいほど、第２の電圧減少量ΔＶ２の値に対する電流増幅率βの値のバラツキの影響は小さくなる。そのため、第２書込期間Ｔwbの時間幅を十分短くした場合には、電流増幅率βの値として各画素のトランジスタＴｒ１３の電流増幅率βの平均値あるいは設計値を用いることとしてもよい。
【００６５】
次いで、発光期間Ｔemにおいては、図５、図９（ａ）に示すように、第１選択ラインＬｓ１にローレベル（非選択レベル）の選択信号Ｖsel１を印加し、第２選択ラインＬｓ２にローレベル（非選択レベル）の選択信号Ｖsel２を印加した状態で、電源ラインＬａにハイレベルの電源電圧Ｖsaを印加する。また、このタイミングに同期して、図５、図９（ａ）に示すように、データドライバ１４０の切換スイッチ１４５ａを接点Ｎｂに切換接続することにより、データラインＬｄを接地電位ＧＮＤに設定する。
【００６６】
これにより、図９（ａ）、（ｂ）に示すように、画素ＰＩＸの画素駆動回路ＤＣに設けられたトランジスタＴｒ１１、Ｔｒ１２がオフ動作して、トランジスタＴｒ１３のゲート・ソース間に接続されたキャパシタＣｓに蓄積された電荷が保持される。また、トランジスタＴｒ１３のドレイン端子にはハイレベルの電源電圧Ｖsaが印加される。電源電圧Ｖsaの電圧値は、トランジスタＴｒ１３のソース端子（接点Ｎ１２）の電位が、有機ＥＬ素子ＯＥＬに順バイアスが印加される値に設定される。
【００６７】
したがって、キャパシタＣｓに充電された書込電圧Ｖdata′によりトランジスタＴｒ１３のゲート・ソース間電圧Ｖgsが保持されて、トランジスタＴｒ１３がオン動作してドレイン電流Ｉdsが流れ、電源ラインＬａからトランジスタＴｒ１３、接点Ｎ１２、有機ＥＬ素子ＯＥＬを介して、電源ラインＬｃ方向に発光駆動電流Ｉemが流れる。ここで、発光駆動電流Ｉem（ドレイン電流Ｉds）は、上記書込動作において画素ＰＩＸに書き込まれ、トランジスタＴｒ１３のゲート・ソース間に保持された、階調電圧Ｖdataに基づく書込電圧Ｖdata′の電圧値に基づいて規定されるので、有機ＥＬ素子ＯＥＬは、画像データに応じた輝度階調で発光動作する。
【００６８】
次に、画素ＰＩＸが２次元配列された表示パネル１１０において、上述した表示動作を実行する場合について説明する。
図１０は、本実施形態に係る表示動作を、画素が２次元配列された表示パネルに適用した場合のタイミングチャートである。
【００６９】
画素ＰＩＸが２次元配列された図１に示す表示パネル１１０において、表示動作を実行する場合には、図１０に示すように、画像データ書込期間Ｔdwtに、各行に対するリセット期間Ｔrst、第１書込期間Ｔwa及び第２書込期間Ｔwbからなる一連の動作を、表示パネル１１０の１行目からｎ行目の画素ＰＩＸに対して順次実行する。
【００７０】
まず、画像データ書込期間Ｔdwtの１行目のリセット期間Ｔrstにおいて、表示パネル１１０の１行目の第１選択ラインＬｓ１にハイレベルの選択信号Ｖsel１を印加するとともに、第２選択ラインＬｓ２にハイレベルの選択信号Ｖsel２を印加し、電源ラインＬａにローレベル（接地電位ＧＮＤ）の電源電圧Ｖsaを印加した状態で、各列のデータラインＬｄを接地電位ＧＮＤに設定する。これにより、キャパシタＣｓ及びＣｃの両端が同電位に設定されて、キャパシタＣｓ及びＣｃに蓄積されていた電荷が放電される。
【００７１】
次いで、１行目の第１書込期間Ｔwaにおいて、表示パネル１１０の１行目の第１選択ラインＬｓ１にローレベルの選択信号Ｖsel１を印加し、第２選択ラインＬｓ２にハイレベルの選択信号Ｖsel２を印加するとともに、２行目〜ｎ行目の第１、第２選択ラインＬｓ１、Ｌｓ２にローレベルの選択信号Ｖsel１、Ｖsel２を印加し、電源ラインＬａにローレベル（接地電位ＧＮＤ）の電源電圧Ｖsaを印加した状態で、各列のデータラインＬｄに画像データに応じた階調電圧Ｖdataを印加する。これにより、１行目の画素ＰＩＸにおいて、画素駆動回路ＤＣのキャパシタＣｃに階調電圧Ｖdataに応じた電荷が充電される。
【００７２】
次いで、１行目の第２書込期間Ｔwbにおいては、表示パネル１１０の１行目の第１選択ラインＬｓ１にローレベルの選択信号Ｖsel１を印加し、第２選択ラインＬｓ２にハイレベルの選択信号Ｖsel２を印加するとともに、２行目〜ｎ行目の第１、第２選択ラインＬｓ１、Ｌｓ２にローレベルの選択信号Ｖsel１、Ｖsel２を印加し、電源ラインＬａにローレベル（接地電位ＧＮＤ）の電源電圧Ｖsaを印加した状態で、各列のデータラインＬｄを接地電位ＧＮＤに設定する。これにより、１行目の画素ＰＩＸにおいて、画素駆動回路ＤＣのキャパシタＣｓに、上記第１書込期間ＴwaにおいてキャパシタＣｃに充電された階調電圧Ｖdataに応じた書込電圧Ｖdata′に応じた電荷が蓄積される。
【００７３】
そして、以上の１行目の画素ＰＩＸに対する一連の動作を、図１０に示すように、２行目以降の画素ＰＩＸについても順次繰り返し実行することにより、表示パネル１１０に配列された全ての画素ＰＩＸについて、画像データに応じた書込電圧Ｖdata′が書き込まれる。
【００７４】
次いで、図１０に示すように、全画素一括発光期間Ｔaemにおいて、第１、第２選択ラインＬｓ１、Ｌｓ２にローレベルの選択信号Ｖsel１、Ｖsel２を印加した状態で、電源ラインＬａにハイレベルの電源電圧Ｖsaを印加する。これにより、表示パネル１１０の全ての行の画素ＰＩＸにおいて、画素駆動回路ＤＣの駆動トランジスタであるトランジスタＴｒ１３に、書込電圧Ｖdata′に応じた電流値の発光駆動電流Ｉem（ドレイン電流Ｉds）が流れ、各画素ＰＩＸの有機ＥＬ素子ＯＥＬが画像データに応じた輝度階調で発光動作して、表示パネル１１０に所望の画像情報が表示される。
【００７５】
すなわち、本実施形態に係る画素駆動回路及び表示装置並びにその駆動制御方法においては、画像データの書込期間に、キャパシタＣｃのＡＣカップリングを利用して、画像データに応じた電圧値の階調電圧Ｖdataを駆動トランジスタ（トランジスタＴｒ１３）のゲート・ソース間に直接印加することにより、階調電圧ＶdataをキャパシタＣｓに書き込む電圧指定型（又は、電圧印加型）の階調制御方法を実現することができる。
【００７６】
これにより、画像データに応じた書込電流を流して、駆動トランジスタ（トランジスタＴｒ１３）の電流・電圧変換機能により、ゲート・ソース間に接続されたキャパシタＣｓに画像データに応じた電圧成分を保持させる階調制御方法に比較して、画像データに応じた階調信号（階調電圧）を各画素ＰＩＸに確実に書き込むことができる。
【００７７】
以下に、本実施形態に係る画素駆動回路及び表示装置並びにその駆動制御方法の作用効果について、具体的に説明する。
図１１は、本発明に係る画素駆動回路及び表示装置並びにその駆動制御方法の作用効果の優位性を説明するための、比較対照としての画素の一例を示す回路構成図である。ここで、上述した本実施形態に係る画素と同等の構成については、同等の符号を付してその説明を簡略化又は省略する。
【００７８】
図１１に示す画素ＰＩＸａは、上述した本実施形態に係る画素ＰＩＸ（図４参照）において、トランジスタＴｒ１２と接点Ｎ１２との間に接続されたキャパシタＣｃを省いた回路構成を有している。すなわち、トランジスタＴｒ１３のソース端子である接点Ｎ１２がトランジスタＴｒ１２を介してデータラインＬｄに直接接続されている。
【００７９】
図１１に示すような画素ＰＩＸａにおける駆動制御方法は、まず、書込期間において、選択ラインＬｓにハイレベル（選択レベル）の選択信号Ｖselを印加してトランジスタＴｒ１１及びＴｒ１２をオン動作させ、電源ラインＬａにローレベル（接地電位ＧＮＤ）の電源電圧Ｖsaを印加した状態で、データラインＬｄに画像データに応じた階調信号を印加する。
【００８０】
このとき、階調信号として、データドライバ（図示を省略）からデータラインＬｄに画像データに応じた負の階調電圧Ｖdataを印加、又は、データドライバにより画像データに応じた階調電流Ｉdataを引き込むことにより、電源ラインＬａからトランジスタＴｒ１３及びＴｒ１２を介して、データラインＬｄ方向に書込電流が流れる。
【００８１】
これにより、トランジスタＴｒ１３の電流・電圧変換機能を利用して、トランジスタＴｒ１３のゲート・ソース間に接続されたキャパシタＣｓに画像データに応じた電圧成分が充電される(書き込まれる）。また、このとき、接点Ｎ１２に有機ＥＬ素子ＯＥＬのカソードに印加された共通電圧Ｖcom（接地電位ＧＮＤ）よりも低い電位が設定されるため、有機ＥＬ素子ＯＥＬには電流が流れず発光動作しない。
【００８２】
次いで、発光期間において、選択ラインＬｓにローレベル（非選択レベル）の選択信号Ｖselを印加してトランジスタＴｒ１１及びＴｒ１２をオフ動作させ、電源ラインＬａにハイレベルの電源電圧Ｖsaを印加する。
【００８３】
これにより、キャパシタＣｓに充電された電圧成分に基づいて、トランジスタＴｒ１３のゲート・ソース間電圧Ｖgs（＝Ｖdata）が一定に保持されて、当該ゲート・ソース間電圧Ｖgsに応じた発光駆動電流Ｉem（ドレイン電流Ｉds）が電源ラインＬａからトランジスタＴｒ１３を介して有機ＥＬ素子ＯＥＬに流れる。ここで、発光駆動電流Ｉemの電流値は、トランジスタＴｒ１３のゲート・ソース間電圧Ｖgsの電圧値により規定されるので、有機ＥＬ素子ＯＥＬは、画像データに応じた輝度階調で発光動作する。
【００８４】
ところで、図１１に示した回路構成を有する画素ＰＩＸａにおいては、書込動作時に画像データに応じた階調信号（階調電圧Ｖdata又は階調電流Ｉdata）を供給して、画素駆動回路ＤＣに書込電流を流す必要がある。このとき、トランジスタＴｒ１２のオン抵抗にバラツキがある（経時的な素子特性の変化により生じるオン抵抗のバラツキを含む）と、各画素ＰＩＸａに書き込まれる電圧成分にもバラツキが生じて、画像データに応じた適切な輝度階調で発光動作することできず、輝度ムラ等、画質の劣化を招く場合がある。
【００８５】
また、図１１に示した回路構成を有する画素ＰＩＸａにおいては、書込動作時に有機ＥＬ素子ＯＥＬを発光動作させることなく、トランジスタＴｒ１３に書込電流を流すために、データラインＬｄに対して画像データに応じた負の階調電圧Ｖdataを印加、又は、データラインＬｄを介してデータドライバ方向に階調電流Ｉdataを引き込む必要がある。そのためには、データドライバを負電源で動作させる必要があり、データドライバの低耐圧、高耐圧の複合プロセスにおける負電源高耐圧部分の回路ブロックの規模が大きくなり、ドライバチップの大型化や、それに伴うコストアップを招く場合がある。
【００８６】
これに対し、本実施形態に係る画素駆動回路及び表示装置並びにその駆動制御方法においては、上述したように、データラインＬｄと駆動トランジスタ（トランジスタＴｒ１３）のソース端子との間に直流カット用の（又は、カップリング容量としての）キャパシタＣｃを設け、画像データの書込期間に、キャパシタＣｃのＡＣカップリングを利用して、画素駆動回路ＤＣに書込電流を流すことなく、駆動トランジスタ（トランジスタＴｒ１３）のゲート・ソース間のキャパシタＣｓに画像データに応じた階調電圧Ｖdataを書き込むことを特徴としている。
【００８７】
これにより、画素駆動回路ＤＣ内のトランジスタのオン抵抗のバラツキに影響されることなく、各画素ＰＩＸに画像データに応じた適切な電圧成分（階調電圧Ｖdata）が書き込まれるので、画像データに応じた適切な輝度階調で有機ＥＬ素子ＯＥＬを発光動作させることができ、輝度ムラのない良好な画質を実現することができる。
【００８８】
特に、各画素ＰＩＸの画素駆動回路ＤＣに設けられるトランジスタＴｒ１１〜Ｔｒ１３としてアモルファスシリコン薄膜トランジスタを適用することにより、すでに確立されたアモルファスシリコン製造技術を適用して、簡易な製造プロセスで動作特性が均一で安定したトランジスタを実現することができるので、上述した輝度ムラの抑制や表示画質の改善に極めて有効である。
【００８９】
また、本実施形態に係る表示装置及びその駆動制御方法においては、データドライバ１４０の出力回路１４５に切換スイッチ１４５ａを設け、画像データの書込期間に、データラインＬｄに画像データに応じた正電圧の階調電圧Ｖdataを印加し、次いで、接地電位ＧＮＤを印加することにより、駆動トランジスタ（トランジスタＴｒ１３）のゲート・ソース間のキャパシタＣｓに画像データに応じた階調電圧Ｖdataを書き込むことを特徴としている。
【００９０】
これにより、データドライバ１４０を負電源で動作させる必要がなく、正電源で表示パネル１１０を表示駆動させることができるので、データドライバ１４０において負電源の高耐圧プロセスを採用する必要がなく、ドライバチップの小型化による表示装置の狭額縁化やコストダウンを実現することができる。
【００９１】
なお、上述した書込動作及び発光動作からなる表示動作に先立って、各画素ＰＩＸの発光特性の変動（例えば画素駆動回路の駆動トランジスタにおける経時的なしきい値電圧の変化）を補償するためのパラメータを取得する動作を実行するものであってもよい。具体的には、例えば表示動作に先立って、各画素ＰＩＸに所定の試験電圧を印加し、これにより各画素ＰＩＸの有機ＥＬ素子ＯＥＬが発光した際の輝度をセンサにより個別に検出して、各画素ＰＩＸの発光特性に関連するパラメータを取得する。そして、上述した書込動作において、画像データに応じた電圧成分に、上記パラメータに基づいて各画素の発光特性の変動に応じた補正電圧成分を加味した階調電圧Ｖdataを生成して、画素ＰＩＸに書き込む。これにより、各画素ＰＩＸにおける発光特性の変動に関わらず、画像データに応じた適切な輝度階調で各有機ＥＬ素子ＯＥＬを発光動作させることができ、表示パネル１１０の表示品質の低下を抑制することができる。
【００９２】
＜第２の実施形態＞
次に、上記第１の実施形態における表示装置（発光装置）を電子機器に適用した、第２の実施形態について、図面を参照して説明する。有機ＥＬ素子ＯＥＬからなる発光素子を各画素ＰＩＸに有する表示パネル１１０を備える表示装置１００は、デジタルカメラ、モバイル型のパーソナルコンピュータ、携帯電話等種々の電子機器に適用できるものである。
【００９３】
図１２は、デジタルカメラの構成を示す斜視図であり、図１３は、モバイル型のパーソナルコンピュータの構成を示す斜視図であり、図１４は、携帯電話の構成を示す図である。
図１２において、デジタルカメラ２００は、本体部２０１と、レンズ部２０２と、操作部２０３と、本実施形態の表示パネル１１０を備える表示装置１００からなる表示部２０４と、シャッターボタン２０５とを備えている。この場合、表示部２０４において、表示パネル１１０の各画素の発光素子が画像データに応じた適切な輝度階調で発光動作して、良好かつ均質な画質を実現することができる。
【００９４】
また、図１３において、パーソナルコンピュータ２１０は、本体部２１１と、キーボード２１２と、本実施形態の表示パネル１１０を備える表示装置１００からなる表示部２１３とを備えている。この場合でも、表示部２１３において、表示パネル１１０の各画素の発光素子が画像データに応じた適切な輝度階調で発光動作して、良好かつ均質な画質を実現することができる。
【００９５】
また、図１４において、携帯電話２２０は、操作部２２１と、受話口２２２と、送話口２２３と、本実施形態の表示パネル１１０を備える表示装置１００からなる表示部２２４とを備えている。この場合でも、表示部２２４において、表示パネル１１０の各画素の発光素子が画像データに応じた適切な輝度階調で発光動作して、良好かつ均質な画質を実現することができる。
【００９６】
なお、上記各実施形態においては、本発明を有機ＥＬ素子ＯＥＬからなる発光素子を各画素ＰＩＸに有するパネル１１０を備える表示装置１００に適用した場合について説明したが、本発明はこれに限るものではない。例えば、有機ＥＬ素子ＯＥＬからなる発光素子を有する複数の画素が一方向に配列された発光素子アレイを備え、感光体ドラムに画像データに応じて発光素子アレイから出射した光を照射して露光する露光装置に適用してもよい。この場合、発光素子アレイの各画素の発光素子を画像データに応じた適切な輝度で発光動作させることができて、良好な露光状態を得ることができる。
【符号の説明】
【００９７】
１００ 表示装置
１１０ 表示パネル
１２０ 選択ドライバ
１３０ 電源ドライバ
１４０ データドライバ
１４４ Ｄ／Ａコンバータ
１４５ 出力回路
１４５ａ 切換スイッチ
１４５ｂ フォロワアンプ
１５０ システムコントローラ
ＰＩＸ 画素
ＤＣ 画素駆動回路
Ｔｒ１１〜Ｔｒ１４ トランジスタ
Ｃｓ、Ｃｃ キャパシタ
ＯＥＬ 有機ＥＬ素子
【技術分野】
【０００１】
本発明は、画素駆動回路、発光装置及びその駆動制御方法、並びに電子機器に関し、特に、画像データに応じた電流を供給することにより所定の輝度階調で発光する電流駆動型の発光素子と画素駆動回路を有する画素が複数配列された発光パネルを備える発光装置及びその駆動制御方法、並びにこれを適用した電子機器に関する。
【背景技術】
【０００２】
近年、液晶表示装置に続く次世代の表示デバイスとして、有機エレクトロルミネッセンス素子（有機ＥＬ素子）や発光ダイオード（ＬＥＤ）等のような電流駆動型（又は、電流制御型）の発光素子を、マトリクス状に配列した表示パネルを備えた発光素子型の表示装置（発光素子型ディスプレイ、発光装置）が注目されている。
【０００３】
特に、アクティブマトリックス型の駆動方式を適用した発光素子型ディスプレイにおいては、液晶表示装置に比較して、表示応答速度が速く、視野角依存性も小さいという優れた表示特性を有している。また、液晶表示装置のようにバックライトや導光板を必要としないという装置構成上の特長も有している。そのため、今後様々な電子機器への適用が期待されている。
【０００４】
例えば、特許文献１に記載された有機ＥＬディスプレイ装置は、電圧信号によって電流制御されたアクティブマトリクス駆動表示装置であって、画像データに応じた電圧信号がゲートに印加されて有機ＥＬ素子に電流を流す電流制御用薄膜トランジスタと、この電流制御用薄膜トランジスタのゲートに画像データに応じた電圧信号を供給するためのスイッチングを行うスイッチ用薄膜トランジスタと、が画素ごとに設けられている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平８−３３０６００号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
このような電圧信号によって階調を制御する、電圧指定型の階調制御方法を適用した有機ＥＬディスプレイ装置においては、上記の薄膜トランジスタの素子特性（オン抵抗等）や有機ＥＬ素子の素子特性（抵抗等）のバラツキ、使用環境等に起因する特性変化によって、画像データに応じた電圧信号の書き込みや、有機ＥＬ素子に供給される電流の電流値に影響を与える。そのため、有機ＥＬ素子を画像データに応じた適切な輝度階調で安定的に発光動作させることが困難となり、輝度ムラ等、画質の劣化を招くという問題を有している。
【０００７】
そこで、本発明は、上述した問題点に鑑み、画像データに応じた適切な輝度階調で発光素子を発光動作させることができる画素駆動回路、発光装置及びその駆動制御方法並びに電子機器を提供することを目的とする。
【課題を解決するための手段】
【０００８】
請求項１に記載の発明は、発光素子を有し、データラインに接続された画素における前記発光素子を動作させる画素駆動回路であって、第１の容量素子と、前記第１の容量素子の一端及び他端が電流路の一端及び制御端子に接続され、前記第１の容量素子に蓄積された電荷に応じて前記電流路に流れる駆動電流を前記発光素子に供給する駆動制御素子と、一端が前記第１の容量素子の一端に接続された第２の容量素子と、を備え、前記第１の容量素子は、前記データラインを介して前記第２の容量素子の他端の電位が画像データに応じた第１の電位に設定された後に第２の電位に設定されることによって前記画像データに応じた電荷が蓄積されることを特徴とする。
【０００９】
請求項２に記載の発明は、請求項１に記載の画素駆動回路において、前記駆動制御素子の電流路の他端と制御端子との導通を制御する第１の選択制御素子を有し、前記第１の選択制御素子は、前記第１の容量素子及び前記第２の容量素子に電荷を蓄積させる際に前記駆動制御素子の電流路の他端と制御端子とを接続するように制御されることを特徴とする。
請求項３に記載の発明は、請求項１又は２に記載の画素駆動回路において、前記第２の容量素子の一端と前記第２の電位に設定された電極との導通を制御するリセット制御素子を有し、前記リセット制御素子は、前記第２の容量素子の他端が前記第１の電位に設定される際に、前記第２の容量素子の一端と前記電極とを接続するように制御されることを特徴とする。
請求項４に記載の発明は、請求項３に記載の画素駆動回路において、前記リセット制御素子は、前記第２の容量素子の他端が前記第１の電位から前記第２の電位に設定される際に前記第２の容量素子の一端と前記電極との接続を解除するように制御されることを特徴とする。
請求項５に記載の発明は、請求項１乃至４の何れかに記載の画素駆動回路において、前記データラインと前記第２の容量素子の他端との導通を制御する第２の選択制御素子を有し、前記第２の選択制御素子は、前記第２の容量素子の他端を前記第１の電位に設定する際に、前記データラインと前記第２の容量素子の他端とを接続するように制御されることを特徴とする。
【００１０】
請求項６に記載の発明は、画像データに応じて駆動される発光装置であって、複数の画素と前記各画素に接続される複数のデータラインとを有する発光パネルと、発光パネルを駆動する駆動回路と、を備え、前記各画素は、発光素子と、第１の容量素子と、前記第１の容量素子の一端及び他端が電流路の一端及び制御端子に接続され、前記第１の容量素子に蓄積された電荷に応じて前記電流路に流れる駆動電流を前記発光素子に供給する駆動制御素子と、一端が前記第１の容量素子の一端に接続された第２の容量素子と、を備えて、前記第１の容量素子は、前記データラインを介して前記第２の容量素子の他端の電位が前記第１の電位に設定された後に前記第２の電位に設定されることによって前記画像データに応じた電荷が蓄積され、前記駆動回路は、前記データラインに前記画像データに応じた電圧を印加して、前記第２の容量素子の他端の電位を前記画像データに応じた第１の電位に設定した後に第２の電位に設定するデータ駆動回路を有することを特徴とする。
【００１１】
請求項７に記載の発明は、請求項６に記載の発光装置において、前記データ駆動回路は、前記画像データに応じた電圧を生成するための電圧生成回路と、前記データラインを前記電圧生成回路又は前記第２の電位に設定された接点に切換接続する接続切換回路と、を有することを特徴とする。
請求項８に記載の発明は、請求項６又は７に記載の発光装置において、前記各画素は、前記駆動制御素子の電流路の他端と制御端子との導通を制御する第１の選択制御素子と、前記データラインと前記第２の容量素子の他端との導通を制御する第２の選択制御素子と、を有し、前記駆動回路は、前記第１の選択制御素子及び前記第２の選択制御素子を制御して、前記第１の容量素子及び前記第２の容量素子に電荷を蓄積させる祭に、前記駆動制御素子の電流路の他端と制御端子とを接続し、前記データラインと前記第２の容量素子の他端とを接続する選択駆動回路を有することを特徴とする。
請求項９に記載の発明は、請求項８に記載の発光装置において、前記各画素は、前記第２の容量素子の一端と前記第２の電位に設定された電極との導通を制御するリセット制御素子を有し、前記選択駆動回路は、前記リセット制御素子を制御して、前記第２の容量素子の他端を前記第１の電位に設定する際に、前記第２の容量素子の一端と前記電極とを接続し、前記第２の容量素子の他端が前記第１の電位から前記第２の電位に設定される際に前記第２の容量素子の一端と前記電極との接続を解除することを特徴とする。
請求項１０に記載の発明に係る電子機器は、請求項６乃至９の何れかに記載の発光装置が実装されてなることを特徴とする。
【００１２】
請求項１１に記載の発明は、画像データに応じて駆動される発光装置の駆動制御方法であって、前記発光装置は、発光素子と、第１の容量素子と、前記第１の容量素子の一端及び他端が電流路の一端及び制御端子に接続され、前記第１の容量素子に蓄積された電荷に応じて前記電流路に流れる駆動電流を前記発光素子に供給する駆動制御素子と、一端が前記第１の容量素子の一端に接続された第２の容量素子と、を有する複数の画素を有する発光パネルを有し、前記各画素の前記第２の容量素子の他端を前記画像データに応じた第１の電位に設定する第１書込動作ステップと、前記各画素の前記第２の容量素子の他端を前記第１の電位に設定した後に、前記第２の容量素子の他端を第２の電位に設定して、前記第１の容量素子に前記画像データに応じた電荷を蓄積させる第２書込動作ステップと、を含むことを特徴とする。
【００１３】
請求項１２に記載の発明は、請求項１１に記載の発光装置の駆動制御方法において、前記第１書込ステップ及び前記第２書込動作ステップは、前記データラインと前記第２の容量素子の他端とを接続する第１接続動作ステップと、前記駆動制御素子の電流路の他端と制御端子とを接続する第２接続動作ステップと、を含むことを特徴とする。
請求項１３に記載の発明は、請求項１１又は１２に記載の発光装置の駆動制御方法において、前記第１書込動作ステップに先だって、前記第２の容量素子の一端と前記第２の電位に設定された電極とを接続するリセット動作ステップを有し、前記第２書込動作ステップは、前記第２の容量素子の一端と前記電極との接続を解除する解除動作ステップを含むことを特徴とする。
【発明の効果】
【００１４】
本発明に係る画素駆動回路、発光装置及びその駆動制御方法によれば、画像データに応じた適切な輝度階調で発光素子を発光動作させることができ、良好かつ均質な画質を有する電子機器を実現することができる。
【図面の簡単な説明】
【００１５】
【図１】本発明に係る表示装置の第１の実施形態を示す概略構成図である。
【図２】第１の実施形態に係る表示装置に適用可能なデータドライバの一例を示す概略ブロック図である。
【図３】第１の実施形態に係る表示装置に適用可能なデータドライバの一例を示す概略回路構成図である。
【図４】第１の実施形態に係る表示パネルに適用される画素（画素駆動回路及び発光素子）の一実施形態を示す回路構成図である。
【図５】第１の実施形態に係る表示装置における表示動作を示すタイミングチャートである。
【図６】第１の実施形態に係る表示装置におけるリセット動作を示す動作概念図である。
【図７】第１の実施形態に係る表示装置における第１書込動作を示す動作概念図である。
【図８】第１の実施形態に係る表示装置における第２書込動作を示す動作概念図である。
【図９】第１の実施形態に係る表示装置における発光動作を示す動作概念図である。
【図１０】第１の実施形態に係る表示動作を、画素が２次元配列された表示パネルに適用した場合のタイミングチャートである。
【図１１】第１の実施形態に係る画素駆動回路及び表示装置並びにその駆動制御方法の作用効果の優位性を説明するための、比較対照としての画素の一例を示す回路構成図である。
【図１２】第２の実施形態に係わるデジタルカメラの構成を示す斜視図である。
【図１３】第２の実施形態に係わるモバイル型のパーソナルコンピュータの構成を示す斜視図である。
【図１４】第２の実施形態に係わる携帯電話の構成を示す図である。
【発明を実施するための形態】
【００１６】
以下、本発明に係る画素駆動回路及び発光装置並びにその駆動制御方法について、実施形態を示して詳しく説明する。なお、本実施形態では、発光装置を表示装置として説明する。
【００１７】
＜第１の実施形態＞
（表示装置）
まず、本発明に係る表示装置の概略構成について、図面を参照して説明する。
図１は、本発明に係る表示装置の第１の実施形態を示す概略構成図である。
【００１８】
図１に示すように、本実施形態に係る表示装置（発光装置）１００は、概略、表示パネル（発光パネル）１１０と、選択ドライバ（選択駆動回路）１２０と、電源ドライバ（電源駆動回路）１３０と、データドライバ（データ駆動回路）１４０と、システムコントローラ１５０と、画像信号生成回路１６０と、を備えて構成されている。ここで、少なくとも、選択ドライバ１２０と電源ドライバ１３０とデータドライバ１４０とを含む構成は、本発明における駆動回路に相当する。
【００１９】
表示パネル１１０は、図１に示すように、行方向（図面左右方向）及び列方向（図面上下方向）に２次元配列（例えばｎ行×ｍ列；ｎ、ｍは正の整数）された複数の画素ＰＩＸと、行方向に配列された画素ＰＩＸに接続するように配設された複数の第１選択ラインＬｓ１及び第２選択ラインＬｓ２と、全画素ＰＩＸに共通に接続するように配設された電源ラインＬａと、列方向に配列された画素ＰＩＸに接続するように配設された複数のデータラインＬｄと、を有している。ここで、各画素ＰＩＸは、後述するように、画素駆動回路と、発光素子（表示素子）と、を有している。
【００２０】
選択ドライバ１２０は、上記の表示パネル１１０に配設された各第１及び第２選択ラインＬｓ１、Ｌｓ２に接続され、後述するシステムコントローラ１５０から供給される選択制御信号に基づいて、各行の第１及び第２選択ラインＬｓ１、Ｌｓ２に、所定のタイミングで所定の電圧レベル（選択レベル、非選択レベル）の第１及び第２選択信号Ｖsel１、Ｖsel２を順次印加する。
【００２１】
なお、選択ドライバ１２０は、図示を省略するが、システムコントローラ１５０から供給される選択制御信号に基づいて、各行の第１、第２選択ラインＬｓ１、Ｌｓ２に対応するシフト信号を順次出力するシフトレジスタと、該シフト信号を所定の信号レベル（選択レベル）に変換して、各行の第１、第２選択ラインＬｓ１、Ｌｓ２に第１、第２選択信号Ｖsel１、Ｖsel２として順次出力する出力回路（出力バッファ）と、を備えたものを適用することができる。
【００２２】
電源ドライバ１３０は、表示パネル１１０の各画素ＰＩＸに共通に接続された電源ラインＬａに接続され、後述するシステムコントローラ１５０から供給される電源制御信号に基づいて、電源ラインＬａに所定のタイミングで所定の電圧レベル（表示レベル、非表示レベル）の電源電圧Ｖsaを印加する。
【００２３】
データドライバ１４０は、表示パネル１１０の各データラインＬｄに接続され、後述するシステムコントローラ１５０から供給されるデータ制御信号に基づいて、少なくとも表示動作時に、画像データに応じた階調信号（階調電圧Ｖdata）を生成して、各データラインＬｄを介して画素ＰＩＸへ供給する。
【００２４】
図２は、本実施形態に係る表示装置に適用可能なデータドライバの一例を示す概略ブロック図である。また、図３は、図２に示したデータドライバの出力回路の一例を示す概略回路構成図である。ここで、図３においては、Ｄ／Ａコンバータ１４４と出力回路１４５のみを示して、データドライバ１４０の図示を簡略化する。
【００２５】
データドライバ１４０は、例えば図２に示すように、シフトレジスタ回路１４１と、データレジスタ回路１４２と、データラッチ回路１４３と、Ｄ／Ａコンバータ１４４と、出力回路１４５と、を備えている。
【００２６】
シフトレジスタ回路１４１は、システムコントローラ１５０から供給されるデータ制御信号（シフトクロック信号ＣＬＫ、サンプリングスタート信号ＳＴＲ）に基づいて、順次シフト信号を出力する。データレジスタ回路１４２は、該シフト信号の入力タイミングに基づいて、画像信号生成回路１６０から供給される１行分の画像データＤ０〜Ｄｍを順次取り込む。データラッチ回路１４３は、データ制御信号（データラッチ信号ＳＴＢ）に基づいて、データレジスタ回路１４２に取り込まれた１行分の画像データＤ０〜Ｄｍを保持する。Ｄ／Ａコンバータ（電圧生成回路）１４４は、図示を省略した電源供給手段から供給される階調基準電圧Ｖ０〜ＶＰに基づいて、上記保持された画像データＤ０〜Ｄｍを、所定のアナログ信号電圧Ｖpixに変換する。出力回路（電圧生成回路）１４５は、アナログ信号電圧に変換された画像データを所定の信号レベル（正電圧）の階調電圧Ｖdataに変換して、システムコントローラ１５０から供給されるデータ制御信号（出力切換・イネ−ブル信号ＯＥ）に基づいて、当該画像データに対応する各列のデータラインＬｄに一斉に出力する。
【００２７】
特に、本実施形態に適用されるデータドライバ１４０においては、図３に示すように、出力回路１４５に、各列のデータラインＬｄに接続された切換スイッチ（接続切換回路）１４５ａと、Ｄ／Ａコンバータ１４４の出力を駆動するフォロワアンプ１４５ｂと、を有している。
【００２８】
切換スイッチ１４５ａは、システムコントローラ１５０から供給されるデータ制御信号に基づいて、データラインＬｄを接点Ｎａ、Ｎｂのいずれかに選択的に接続する。接点Ｎａは、フォロワアンプ１４５ｂを介してＤ／Ａコンバータ１４４に接続され、Ｄ／Ａコンバータ１４４から出力される画像データに応じたアナログ信号電圧Ｖpixが所定の信号レベルに変換されて階調電圧Ｖdataとして印加される。接点Ｎｂは、接地電位ＧＮＤに設定されている。
【００２９】
そして、本実施形態において、切換スイッチ１４５ａは、表示パネル１１０に配列された画素ＰＩＸに画像データを書き込む際には、後述するように、第１の書込タイミングで接点Ｎｂに接続され、次いで、第２の書込タイミングで接点Ｎａに接続され、続く第３の書込タイミングで接点Ｎｂに接続されるように設定される。これにより、画像データの書込期間中の第１の書込タイミングでデータラインＬｄに接地電位ＧＮＤが印加され、第２の書込タイミングでデータラインＬｄに画像データに応じた階調電圧Ｖdataが印加され、第３の書込タイミングで、データラインＬｄに接地電位ＧＮＤが印加される。
【００３０】
システムコントローラ１５０は、後述する画像信号生成回路１６０から供給されるタイミング信号に基づいて、上記選択ドライバ１２０及び電源ドライバ１３０、データドライバ１４０の動作状態を制御して、表示パネル１１０における所定の駆動制御動作を実行するための選択制御信号及び電源制御信号、データ制御信号を生成して出力する。
【００３１】
特に、本実施形態においては、システムコントローラ１５０は、選択ドライバ１２０及び電源ドライバ１３０、データドライバ１４０を所定のタイミングで動作させて、所定の電圧レベルの第１、第２選択信号Ｖsel１、Ｖsel２及び電源電圧Ｖsa、並びに、画像データに応じた階調電圧Ｖdataを生成して出力させる。これにより、システムコントローラ１５０は、各画素ＰＩＸを表示動作（発光動作）させて、映像信号に基づく所定の画像情報を表示パネル１１０に表示させる制御を行う。
【００３２】
画像信号生成回路１６０は、例えば、表示装置１００の外部から供給される映像信号に基づいて、画像データ（輝度階調データ）を生成してデータドライバ１４０に供給するとともに、該画像データに基づいて表示パネル１１０に所定の画像情報を表示するためのタイミング信号（システムクロック等）を抽出、又は、生成してシステムコントローラ１５０に供給する。
【００３３】
より具体的には、画像信号生成回路１６０は、映像信号から輝度階調信号成分を抽出し、表示パネル１１０の１行分ごとに、該輝度階調信号成分をデジタル信号からなる画像データ（輝度階調データ）としてデータドライバ１４０のデータレジスタ回路１４２に供給する。ここで、上記映像信号が、テレビ放送信号（コンポジット映像信号）のように、画像情報の表示タイミングを規定するタイミング信号成分を含む場合には、画像信号生成回路１６０は、上記輝度階調信号成分を抽出する機能のほか、タイミング信号成分を抽出してシステムコントローラ１５０に供給する機能を有するものであってもよい。この場合においては、上記システムコントローラ１５０は、画像信号生成回路１６０から供給されるタイミング信号に基づいて、選択ドライバ１２０や電源ドライバ１３０、データドライバ１４０に対して個別に供給する各制御信号を生成する。
【００３４】
（画素）
次に、本実施形態に係る表示パネルに配列される画素について具体的に説明する。
図４は、本実施形態に係る表示パネルに適用される画素（画素駆動回路及び発光素子）の一実施形態を示す回路構成図である。
【００３５】
本実施形態に係る表示パネル１１０に配列される画素ＰＩＸは、図４に示すように、画素駆動回路ＤＣと、有機ＥＬ素子（電流駆動型の発光素子）ＯＥＬと、を備えた構成を有している。画素駆動回路ＤＣは、少なくとも、選択ドライバ１２０から第１選択ラインＬｓ１を介して印加される第１選択信号Ｖsel１に基づいて、画素ＰＩＸに書き込まれていた電荷を放電させ、第２選択ラインＬｓを介して印加される選択信号Ｖsel２に基づいて、画素ＰＩＸを選択状態に設定し、データドライバ１４０からデータラインＬｄを介して供給される階調電圧Ｖdataに応じた発光駆動電流を生成する。有機ＥＬ素子ＯＥＬは、上記画素駆動回路ＤＣにおいて生成される発光駆動電流に基づいて、所定の輝度階調で発光動作する。
【００３６】
図４に示す画素駆動回路ＤＣは、具体的には、トランジスタＴｒ１１〜Ｔｒ１４と、キャパシタＣｓ、Ｃｓとを備えている。トランジスタ（ダイオード接続用トランジスタ；第１の選択制御素子）Ｔｒ１１は、ゲート端子が第２選択ラインＬｓ２に接続され、また、ドレイン端子が電源ラインＬａに接続され、また、ソース端子が接点Ｎ１１に接続されている。トランジスタ（選択トランジスタ；第２の選択制御素子）Ｔｒ１２は、ゲート端子が第２選択ラインＬｓ２に接続され、また、ソース端子がデータラインＬｄに接続され、また、ドレイン端子がキャパシタＣｃに接続されている。トランジスタ（駆動トランジスタ；駆動制御素子）Ｔｒ１３は、ゲート端子が接点Ｎ１１に接続され、ドレイン端子が電源ラインＬａに接続され、ソース端子が接点Ｎ１２に接続されている。トランジスタ（リセットトランジスタ；リセット制御素子）Ｔｒ１４は、ゲート端子が第１選択ラインＬｓ１に接続され、ドレイン端子が接点Ｎ１２に接続され、ソース端子が全画素ＰＩＸに共通に設けられる共通電極に接続され、一定の低電圧（例えば接地電位ＧＮＤ）に設定される共通電圧Ｖcomが印加される。また、キャパシタ（補助容量；第１の容量素子）Ｃｓは、トランジスタＴｒ１３のゲート端子（接点Ｎ１１）及びソース端子（接点Ｎ１２）間に接続されている。また、キャパシタ（カップリング容量；第２の容量素子）Ｃｃは、トランジスタＴｒ１２のドレイン端子と接点Ｎ１２間に接続されている。
【００３７】
また、有機ＥＬ素子ＯＥＬは、アノードが上記画素駆動回路ＤＣの接点Ｎ１２に接続され、カソードは共通電極に接続されて共通電圧Ｖcomが印加される。
【００３８】
ここで、図４に示した画素ＰＩＸにおいて、トランジスタＴｒ１１〜Ｔｒ１４については、特に限定するものではないが、例えば全て同一のチャネル型を有する周知の薄膜トランジスタ（ＴＦＴ）を適用することができる。また、トランジスタＴｒ１１〜Ｔｒ１４は、アモルファスシリコン薄膜トランジスタであっても、ポリシリコン薄膜トランジスタであってもよい。すなわち、上述したトランジスタＴｒ１１〜Ｔｒ１４において、ゲート端子が、本発明における制御端子に相当し、ソース、ドレイン端子が、本発明における電流路の一端側又は他端側のいずれかに相当する。
【００３９】
特に、トランジスタＴｒ１１〜Ｔｒ１４をｎチャネル型のアモルファスシリコン薄膜トランジスタにより構成した場合、すでに確立されたアモルファスシリコン製造技術を適用して、多結晶型や単結晶型の薄膜トランジスタに比較して、簡易な製造プロセスで動作特性（電子移動度等）が均一で安定したトランジスタを実現することができる。また、キャパシタＣｓは、トランジスタＴｒ１４のゲート・ドレイン間に形成される寄生容量であってもよいし、当該寄生容量に加えて別個の容量素子を並列に接続したものであってもよい。
【００４０】
さらに、上述した画素ＰＩＸにおいては、画素駆動回路ＤＣとして３個のトランジスタＴｒ１１〜Ｔｒ１４を備えた回路構成を示したが、本発明はこの実施形態に限定されるものではなく、４個以上のトランジスタを備えた他の回路構成を有するものであってもよい。また、画素駆動回路ＤＣにより発光駆動される発光素子として有機ＥＬ素子ＯＥＬを適用した回路構成を示したが、本発明はこれに限定されるものではなく、電流駆動型の発光素子であれば、例えば、発光ダイオード等の他の発光素子であってもよい。
【００４１】
（表示装置の駆動制御方法）
次に、本実施形態に係る表示装置における駆動制御方法（表示動作）について説明する。
図５は、本実施形態に係る表示装置における表示動作を示すタイミングチャートである。図６は、本実施形態に係る表示装置の表示動作におけるリセット動作を示す動作概念図であり、図７は、本実施形態に係る表示装置における第１書込動作を示す動作概念図であり、図８は、本実施形態に係る表示装置における第２書込動作を示す動作概念図であり、図９は、本実施形態に係る表示装置における発光動作を示す動作概念図である。なお、図６〜図９おいては、データドライバ１４０の構成として、Ｄ／Ａコンバータ１４４と出力回路１４５のみを示して簡略化する。
【００４２】
本実施形態に係る表示動作においては、図５（ａ）に示すように、所定の表示期間（１処理サイクル期間）Ｔcycに、画素ＰＩＸに書き込まれていた電荷を放電させて画素ＰＩＸをリセットするリセット期間Ｔrstと、データラインＬｄに画像データに応じた階調電圧Ｖdataを印加して画素ＰＩＸに階調電圧Ｖdataを書き込む第１書込期間Ｔwa、及び、データラインＬｄに接地電位ＧＮＤを印加して上記階調電圧Ｖdataに対応する電圧（−Ｖdata）を画素ＰＩＸに書き込む第２書込期間Ｔwbを有する書込期間Ｔwrtと、発光素子を画像データに応じた所定の輝度階調で発光させる発光期間Ｔemと、を含むように設定されている（Ｔcyc≧Ｔrst＋Ｔwa＋Ｔwb＋Ｔem）。
【００４３】
まず、リセット期間Ｔrstにおいては、図５（ａ）、図６（ａ）に示すように、画素ＰＩＸに接続された電源ラインＬａにローレベル（接地電位ＧＮＤ）の電源電圧Ｖsaを印加した状態で、第１選択ラインＬｓ１にハイレベル（選択レベル）の選択信号Ｖsel１を印加し、第２選択ラインＬｓ２にハイレベル（選択レベル）の選択信号Ｖsel２を印加する。また、このタイミングに同期して、図５（ａ）、図６（ａ）に示すように、データドライバ１４０の出力回路１４５に設けられた切換スイッチ１４５ａを接点Ｎｂに切換接続することにより、データラインＬｄを接地電位ＧＮＤに設定する。図６（ｂ）は、このときの等価回路を示す。
【００４４】
これにより、図６（ａ）に示すように、画素ＰＩＸの画素駆動回路ＤＣに設けられたトランジスタＴｒ１１がオン動作して、トランジスタＴｒ１３のゲート端子（接点Ｎ１１）及びキャパシタＣｓの一端側（トランジスタＴｒ１３のゲート端子側）が接地電位ＧＮＤに設定される。また、トランジスタＴｒ１２がオン動作して、キャパシタＣｃの他端側（トランジスタＴｒ１２のドレイン端子側）が接地電位ＧＮＤに設定される。また、トランジスタＴｒ１４がオン動作して、トランジスタＴｒ１３のソース端子（接点Ｎ１２）及びキャパシタＣｃの一端側（接点Ｎ１２側）が接地電位ＧＮＤに設定される。
【００４５】
したがって、キャパシタＣｓ及びＣｃの両端が同電位に設定されて、キャパシタＣｓ及びＣｃに蓄積されていた電荷が放電される。このとき、トランジスタＴｒ１３は、トランジスタＴｒ１１がオン動作してドレイン端子とゲート端子が接続されるが、トランジスタＴｒ１３のドレイン端子とソース端子が共に接地電位ＧＮＤに設定されるため、トランジスタＴｒ１３はオフ状態となっている。このときトランジスタＴｒ１３は実質的に高抵抗として作用するため、図６（ｂ）に示す等価回路においてはトランジスタＴｒ１３を抵抗Ｒtrとして示している。また、有機ＥＬ素子ＯＥＬはアノード・カソード間が同電位に設定されて電流が流れないので、発光動作しない。
【００４６】
次に、第１書込期間Ｔwaにおいては、図５（ａ）、図７（ａ）に示すように、画素ＰＩＸに接続された電源ラインＬａにローレベル（接地電位ＧＮＤ）の電源電圧Ｖsaを印加した状態で、第１選択ラインＬｓ１にローレベル（非選択レベル）の選択信号Ｖsel１を印加し、第２選択ラインＬｓ２にハイレベル（選択レベル）の選択信号Ｖsel２を印加する。また、このタイミングに同期して、図５（ａ）、図７（ａ）に示すように、データドライバ１４０の出力回路１４５に設けられた切換スイッチ１４５ａを接点Ｎａに切換接続することにより、データラインＬｄに対して画像データに対応した階調電圧Ｖdataを印加する。図７（ｂ）は、このときの等価回路を示す。
【００４７】
これにより、図７（ａ）に示すように、画素ＰＩＸの画素駆動回路ＤＣに設けられたトランジスタＴｒ１１がオン動作して、トランジスタＴｒ１３のゲート端子（接点Ｎ１１）に接地電位ＧＮＤが印加される。また、トランジスタＴｒ１２がオン動作して、キャパシタＣｃの他端側（トランジスタＴｒ１２のドレイン端子側）に階調電圧Ｖdataが印加される。このとき、トランジスタＴｒ１４はオフ動作してトランジスタＴｒ１３のソース端子（接点Ｎ１２）は実質的に高抵抗として機能している有機ＥＬ素子ＯＥＬを介して、上記のリセット期間Ｔrstにおいて設定された接地電位ＧＮＤに保持されている。トランジスタＴｒ１３は、トランジスタＴｒ１１がオン動作してドレイン端子とゲート端子が接続されるが、トランジスタＴｒ１３のドレイン端子とソース端子が共に接地電位ＧＮＤに設定されるため、トランジスタＴｒ１３はオフ状態となっている。したがって、トランジスタＴｒ１２と接点Ｎ１２との間に接続されたキャパシタＣｃに階調電圧Ｖdataに応じた電荷が蓄積される。また、有機ＥＬ素子ＯＥＬはアノード・カソード間が同電位にされて電流が流れないので、発光動作しない。
【００４８】
なお、図５（ａ）においては、第１書込期間Ｔwaに第１選択ラインＬｓ１にローレベル（非選択レベル）の選択信号Ｖsel１を印加して、トランジスタＴｒ１４をオフ動作させる駆動制御方法を示し、トランジスタＴｒ１３のソース端子（接点Ｎ１２）をフローティング状態とすることとしたが、図５（ｂ）に示すように、第１書込期間Ｔwaにおいても第１選択ラインＬｓ１にハイレベル（選択レベル）の選択信号Ｖsel１を印加して、トランジスタＴｒ１４をオン動作させるようにしてもよい。この場合、第１書込期間Ｔwaの間、トランジスタＴｒ１３のソース端子（接点Ｎ１２）を強制的に接地電位ＧＮＤに設定することができる。これにより、キャパシタＣｃへの階調電圧Ｖdataに応じた電荷の蓄積をより安定して行うようにすることができる。
【００４９】
次いで、第２書込期間Ｔwbにおいては、図５、図８（ａ）に示すように、電源ラインＬａにローレベル（接地電位ＧＮＤ）の電源電圧Ｖsaを印加し、第１選択ラインＬｓ１にローレベル（非選択レベル）の選択信号Ｖsel１を印加し、第２選択ラインＬｓ２にハイレベル（選択レベル）の選択信号Ｖselを印加した状態で、データドライバ１４０の切換スイッチ１４５ａを接点Ｎｂに切換接続することにより、データラインＬｄを接地電位ＧＮＤに設定する。
【００５０】
これにより、図８（ａ）に示すように、画素駆動回路ＤＣのトランジスタＴｒ１３のゲート端子（接点Ｎ１１）が接地電位ＧＮＤに設定されるとともに、キャパシタＣｃの他端側（トランジスタＴｒ１２のドレイン端子側）が接地電位ＧＮＤに設定される。このとき、トランジスタＴｒ１４はオフ動作してトランジスタＴｒ１３のソース端子（接点Ｎ１２）はフローティング状態にあるが、キャパシタＣｃの他端側の電位が階調電圧Ｖdataから接地電位ＧＮＤに変化することにより、図８（ｂ）に示すように、キャパシタＣｃに蓄積された電荷がキャパシタＣｃ、Ｃｓ及び有機ＥＬ素子ＯＥＬの端子間容量Ｃelに分配されること、及び、トランジスタＴｒ１３がオン動作状態になることに基づいて、キャパシタＣｃの一端側であるトランジスタＴｒ１３のソース端子（接点Ｎ１２）は、次式（１）で表される電位に設定される。ここでＶdata′を書込電圧とし、ΔＶを電圧減少量とする。電圧減少量ΔＶの大きさについては後述する。
−Ｖdata′＝−（Ｖdata−ΔＶ） ・・・（１）
【００５１】
したがって、トランジスタＴｒ１３のゲート・ソース間に接続されたキャパシタＣｓには書込電圧Ｖdata′に応じた電荷が蓄積されて画素ＰＩＸに画像データが書き込まれる。これにより、トランジスタＴｒ１３のゲート・ソース間電圧Ｖgsは、書込電圧Ｖdata′に設定される（Ｖgs＝Ｖdata′）。なお、このとき、有機ＥＬ素子ＯＥＬのアノード（接点Ｎ１２）は負の電位−Ｖdata′に設定され、また、カソードは接地電位ＧＮＤに設定されるため、有機ＥＬ素子ＯＥＬには逆バイアスが印加されて、有機ＥＬ素子ＯＥＬに電流は流れず、発光動作しない。ここで、後述するように電圧減少量ΔＶの大きさは予め予測可能な値であるので、階調電圧Ｖdataの電圧値を、画像データの階調値に基づく電圧値から電圧減少量ΔＶ分だけ高くした値に補正しておくことにより、キャパシタＣｓに充電される電圧成分が画像データの階調値に基づく電圧値となるようにすることができる。
【００５２】
次に、上記の電圧減少量ΔＶついて詳しく説明する。電圧減少量ΔＶは、キャパシタＣｃに蓄積された電荷がキャパシタＣｃ、Ｃｓ、Ｃelに分配されることによる第１の要因と、トランジスタＴｒ１３がオン動作状態になることによる第２の要因と、を総合した量となる。
【００５３】
まず、第１の要因について説明する。図８（ｂ）に示したように、第１書込期間Ｔwaにおいて、データラインＬｄに階調電圧Ｖdataを印加してキャパシタＣｃに電荷を蓄積した後に、データラインＬｄを接地電位ＧＮＤに設定（データライン電圧；Ｖdata→ＧＮＤ）し、第２書込期間Ｔwbの開始直後の時点（時間t＝０）で、トランジスタＴｒ１３がオフ状態を維持しているとしたときのトランジスタＴｒ１３のソース端子（接点Ｎ１２）の電位をＶn12(0)としたとき、この電位Ｖn12(0)は、接点Ｎ１２がフローティング状態にあり、キャパシタＣｃに蓄積された電荷がキャパシタＣｃ、Ｃｓ、Ｃelに分配されることから、次式（２）のように表される。
Ｖn12(0)＝−Ｖdata×Ｃｃ／（Ｃｃ＋Ｃｓ＋Ｃel） ・・・（２）
【００５４】
ここで、Ｖn12を次式（３）で表し、ΔＶ１を第１の要因による電圧減少量としたとき、この電圧減少量ΔＶ１は次式（４）のように表される
Ｖn12(0)＝−（Ｖdata−ΔＶ１） ・・・（３）
ΔＶ１＝Ｖdata×（Ｃｓ＋Ｃel）／（Ｃｃ＋Ｃｓ＋Ｃel） ・・・（４）
【００５５】
（４）式において、キャパシタＣｃ、Ｃｓ、Ｃelは、いずれもが固定容量（固定値）であるから、この第１の要因による第１の電圧減少量ΔＶ１の大きさは、予め予測することができる。
【００５６】
次に、第２の要因について説明する。第２書込期間Ｔwbの開始後、トランジスタＴｒ１３のドレイン端子に接地電位ＧＮＤが印加され、ソース端子（接点Ｎ１２）の電位が負電位に変化（ＧＮＤ→−Ｖdata′）し、キャパシタＣｓに書込電圧Ｖdata′に対応する電圧が充電されることにより、トランジスタＴｒ１３のゲート・ソース間に書込電圧Ｖdata′が印加され、書込電圧Ｖdata′がトランジスタＴｒ１３のしきい値電圧より大きい電圧である場合、トランジスタＴｒ１３はオン動作することになる。これによりトランジスタＴｒ１３のドレイン・ソース間に電流が流れることになり、これにともなって第２書込期間Ｔwbの開始直後にキャパシタＣｓに蓄積された電荷が、オン動作しているトランジスタＴｒ１１のソース・ドレイン間を介して、時間の経過とともに減少することになる。
【００５７】
ここで、第２書込期間Ｔwbの開始時点の接点Ｎ１２の電位をＶn12(0)としたとき、第２書込期間Ｔwbの開始時点から時間ｔが経過した後の接点Ｎ１２の電位Ｖn12(t)は次式（５）で表され、概略、Ｖn12(0)から時間ｔに反比例して低下する。ここで、ＶthはトランジスタＴｒ１３のしきい値電圧であり、βはトランジスタＴｒ１３の電流増幅率であり、ＣはキャパシタＣｃ、Ｃｓ、Ｃelの容量値の総和である。
【００５８】
【数１】
【００５９】
ここで、Ｖn12(t)を次式（６）で表し、ΔＶ２を第２の要因による第２の電圧減少量としたとき、第２の電圧減少量ΔＶ２は次式（７）のように表され、Ｖth、Ｃ、β、Ｖn12(0)と、時間ｔの関数となる。
【００６０】
【数２】
【００６１】
【数３】
【００６２】
（７）式において、Ｖth、Ｃ、β、Ｖn12(0)及び第２書込期間Ｔwbの時間幅に対応する時間ｔの値は既知であるから、この第２の要因による第２の電圧減少量ΔＶ２の大きさも、予め予測することができる。
なお、この第２の要因による第２の電圧減少量ΔＶ２は小さい方が好ましく、この第２の電圧減少量ΔＶ２の大きさは第２書込期間Ｔwbの時間幅に依存し、この時間幅が長い程第２の電圧減少量ΔＶ２が大きくなるため、第２書込期間Ｔwbの時間幅は、キャパシタＣｓに書込電圧Ｖdata′に応じた電荷を蓄積するのに必要な最小限の時間に設定することが好ましい。
【００６３】
また、例えばトランジスタＴｒ１３にアモルファスシリコン薄膜トランジスタを適用した場合、トランジスタＴｒ１３の電気的特性の経時変化が比較的大きく、しきい値電圧Ｖthの値が経時的に変化することがある。上記（７）式において第２の電圧減少量ΔＶ２の大きさはしきい値電圧Ｖthの値に依存している。しかしながら、（７）式において時間ｔの値が小さいほど、第２の電圧減少量ΔＶ２の値に対するしきい値電圧Ｖthの値の変化の影響は小さくなる。そのため、第２書込期間Ｔwbの時間幅を十分短くした場合には、しきい値電圧Ｖthの値としてトランジスタＴｒ１３のしきい値電圧Ｖthの初期値、平均値あるいは設計値を用いることとしてもよい。
【００６４】
また、上記（７）式において第２の電圧減少量ΔＶ２の大きさは電流増幅率βの値にも依存している。この電流増幅率βの値はトランジスタＴｒ１３にアモルファスシリコン薄膜トランジスタを適用した場合でも、その経時変化は少ないが、各画素のトランジスタＴｒ１３の電流増幅率βの値のバラツキが存在する。しかしながら、この場合も、（７）式において時間ｔの値が小さいほど、第２の電圧減少量ΔＶ２の値に対する電流増幅率βの値のバラツキの影響は小さくなる。そのため、第２書込期間Ｔwbの時間幅を十分短くした場合には、電流増幅率βの値として各画素のトランジスタＴｒ１３の電流増幅率βの平均値あるいは設計値を用いることとしてもよい。
【００６５】
次いで、発光期間Ｔemにおいては、図５、図９（ａ）に示すように、第１選択ラインＬｓ１にローレベル（非選択レベル）の選択信号Ｖsel１を印加し、第２選択ラインＬｓ２にローレベル（非選択レベル）の選択信号Ｖsel２を印加した状態で、電源ラインＬａにハイレベルの電源電圧Ｖsaを印加する。また、このタイミングに同期して、図５、図９（ａ）に示すように、データドライバ１４０の切換スイッチ１４５ａを接点Ｎｂに切換接続することにより、データラインＬｄを接地電位ＧＮＤに設定する。
【００６６】
これにより、図９（ａ）、（ｂ）に示すように、画素ＰＩＸの画素駆動回路ＤＣに設けられたトランジスタＴｒ１１、Ｔｒ１２がオフ動作して、トランジスタＴｒ１３のゲート・ソース間に接続されたキャパシタＣｓに蓄積された電荷が保持される。また、トランジスタＴｒ１３のドレイン端子にはハイレベルの電源電圧Ｖsaが印加される。電源電圧Ｖsaの電圧値は、トランジスタＴｒ１３のソース端子（接点Ｎ１２）の電位が、有機ＥＬ素子ＯＥＬに順バイアスが印加される値に設定される。
【００６７】
したがって、キャパシタＣｓに充電された書込電圧Ｖdata′によりトランジスタＴｒ１３のゲート・ソース間電圧Ｖgsが保持されて、トランジスタＴｒ１３がオン動作してドレイン電流Ｉdsが流れ、電源ラインＬａからトランジスタＴｒ１３、接点Ｎ１２、有機ＥＬ素子ＯＥＬを介して、電源ラインＬｃ方向に発光駆動電流Ｉemが流れる。ここで、発光駆動電流Ｉem（ドレイン電流Ｉds）は、上記書込動作において画素ＰＩＸに書き込まれ、トランジスタＴｒ１３のゲート・ソース間に保持された、階調電圧Ｖdataに基づく書込電圧Ｖdata′の電圧値に基づいて規定されるので、有機ＥＬ素子ＯＥＬは、画像データに応じた輝度階調で発光動作する。
【００６８】
次に、画素ＰＩＸが２次元配列された表示パネル１１０において、上述した表示動作を実行する場合について説明する。
図１０は、本実施形態に係る表示動作を、画素が２次元配列された表示パネルに適用した場合のタイミングチャートである。
【００６９】
画素ＰＩＸが２次元配列された図１に示す表示パネル１１０において、表示動作を実行する場合には、図１０に示すように、画像データ書込期間Ｔdwtに、各行に対するリセット期間Ｔrst、第１書込期間Ｔwa及び第２書込期間Ｔwbからなる一連の動作を、表示パネル１１０の１行目からｎ行目の画素ＰＩＸに対して順次実行する。
【００７０】
まず、画像データ書込期間Ｔdwtの１行目のリセット期間Ｔrstにおいて、表示パネル１１０の１行目の第１選択ラインＬｓ１にハイレベルの選択信号Ｖsel１を印加するとともに、第２選択ラインＬｓ２にハイレベルの選択信号Ｖsel２を印加し、電源ラインＬａにローレベル（接地電位ＧＮＤ）の電源電圧Ｖsaを印加した状態で、各列のデータラインＬｄを接地電位ＧＮＤに設定する。これにより、キャパシタＣｓ及びＣｃの両端が同電位に設定されて、キャパシタＣｓ及びＣｃに蓄積されていた電荷が放電される。
【００７１】
次いで、１行目の第１書込期間Ｔwaにおいて、表示パネル１１０の１行目の第１選択ラインＬｓ１にローレベルの選択信号Ｖsel１を印加し、第２選択ラインＬｓ２にハイレベルの選択信号Ｖsel２を印加するとともに、２行目〜ｎ行目の第１、第２選択ラインＬｓ１、Ｌｓ２にローレベルの選択信号Ｖsel１、Ｖsel２を印加し、電源ラインＬａにローレベル（接地電位ＧＮＤ）の電源電圧Ｖsaを印加した状態で、各列のデータラインＬｄに画像データに応じた階調電圧Ｖdataを印加する。これにより、１行目の画素ＰＩＸにおいて、画素駆動回路ＤＣのキャパシタＣｃに階調電圧Ｖdataに応じた電荷が充電される。
【００７２】
次いで、１行目の第２書込期間Ｔwbにおいては、表示パネル１１０の１行目の第１選択ラインＬｓ１にローレベルの選択信号Ｖsel１を印加し、第２選択ラインＬｓ２にハイレベルの選択信号Ｖsel２を印加するとともに、２行目〜ｎ行目の第１、第２選択ラインＬｓ１、Ｌｓ２にローレベルの選択信号Ｖsel１、Ｖsel２を印加し、電源ラインＬａにローレベル（接地電位ＧＮＤ）の電源電圧Ｖsaを印加した状態で、各列のデータラインＬｄを接地電位ＧＮＤに設定する。これにより、１行目の画素ＰＩＸにおいて、画素駆動回路ＤＣのキャパシタＣｓに、上記第１書込期間ＴwaにおいてキャパシタＣｃに充電された階調電圧Ｖdataに応じた書込電圧Ｖdata′に応じた電荷が蓄積される。
【００７３】
そして、以上の１行目の画素ＰＩＸに対する一連の動作を、図１０に示すように、２行目以降の画素ＰＩＸについても順次繰り返し実行することにより、表示パネル１１０に配列された全ての画素ＰＩＸについて、画像データに応じた書込電圧Ｖdata′が書き込まれる。
【００７４】
次いで、図１０に示すように、全画素一括発光期間Ｔaemにおいて、第１、第２選択ラインＬｓ１、Ｌｓ２にローレベルの選択信号Ｖsel１、Ｖsel２を印加した状態で、電源ラインＬａにハイレベルの電源電圧Ｖsaを印加する。これにより、表示パネル１１０の全ての行の画素ＰＩＸにおいて、画素駆動回路ＤＣの駆動トランジスタであるトランジスタＴｒ１３に、書込電圧Ｖdata′に応じた電流値の発光駆動電流Ｉem（ドレイン電流Ｉds）が流れ、各画素ＰＩＸの有機ＥＬ素子ＯＥＬが画像データに応じた輝度階調で発光動作して、表示パネル１１０に所望の画像情報が表示される。
【００７５】
すなわち、本実施形態に係る画素駆動回路及び表示装置並びにその駆動制御方法においては、画像データの書込期間に、キャパシタＣｃのＡＣカップリングを利用して、画像データに応じた電圧値の階調電圧Ｖdataを駆動トランジスタ（トランジスタＴｒ１３）のゲート・ソース間に直接印加することにより、階調電圧ＶdataをキャパシタＣｓに書き込む電圧指定型（又は、電圧印加型）の階調制御方法を実現することができる。
【００７６】
これにより、画像データに応じた書込電流を流して、駆動トランジスタ（トランジスタＴｒ１３）の電流・電圧変換機能により、ゲート・ソース間に接続されたキャパシタＣｓに画像データに応じた電圧成分を保持させる階調制御方法に比較して、画像データに応じた階調信号（階調電圧）を各画素ＰＩＸに確実に書き込むことができる。
【００７７】
以下に、本実施形態に係る画素駆動回路及び表示装置並びにその駆動制御方法の作用効果について、具体的に説明する。
図１１は、本発明に係る画素駆動回路及び表示装置並びにその駆動制御方法の作用効果の優位性を説明するための、比較対照としての画素の一例を示す回路構成図である。ここで、上述した本実施形態に係る画素と同等の構成については、同等の符号を付してその説明を簡略化又は省略する。
【００７８】
図１１に示す画素ＰＩＸａは、上述した本実施形態に係る画素ＰＩＸ（図４参照）において、トランジスタＴｒ１２と接点Ｎ１２との間に接続されたキャパシタＣｃを省いた回路構成を有している。すなわち、トランジスタＴｒ１３のソース端子である接点Ｎ１２がトランジスタＴｒ１２を介してデータラインＬｄに直接接続されている。
【００７９】
図１１に示すような画素ＰＩＸａにおける駆動制御方法は、まず、書込期間において、選択ラインＬｓにハイレベル（選択レベル）の選択信号Ｖselを印加してトランジスタＴｒ１１及びＴｒ１２をオン動作させ、電源ラインＬａにローレベル（接地電位ＧＮＤ）の電源電圧Ｖsaを印加した状態で、データラインＬｄに画像データに応じた階調信号を印加する。
【００８０】
このとき、階調信号として、データドライバ（図示を省略）からデータラインＬｄに画像データに応じた負の階調電圧Ｖdataを印加、又は、データドライバにより画像データに応じた階調電流Ｉdataを引き込むことにより、電源ラインＬａからトランジスタＴｒ１３及びＴｒ１２を介して、データラインＬｄ方向に書込電流が流れる。
【００８１】
これにより、トランジスタＴｒ１３の電流・電圧変換機能を利用して、トランジスタＴｒ１３のゲート・ソース間に接続されたキャパシタＣｓに画像データに応じた電圧成分が充電される(書き込まれる）。また、このとき、接点Ｎ１２に有機ＥＬ素子ＯＥＬのカソードに印加された共通電圧Ｖcom（接地電位ＧＮＤ）よりも低い電位が設定されるため、有機ＥＬ素子ＯＥＬには電流が流れず発光動作しない。
【００８２】
次いで、発光期間において、選択ラインＬｓにローレベル（非選択レベル）の選択信号Ｖselを印加してトランジスタＴｒ１１及びＴｒ１２をオフ動作させ、電源ラインＬａにハイレベルの電源電圧Ｖsaを印加する。
【００８３】
これにより、キャパシタＣｓに充電された電圧成分に基づいて、トランジスタＴｒ１３のゲート・ソース間電圧Ｖgs（＝Ｖdata）が一定に保持されて、当該ゲート・ソース間電圧Ｖgsに応じた発光駆動電流Ｉem（ドレイン電流Ｉds）が電源ラインＬａからトランジスタＴｒ１３を介して有機ＥＬ素子ＯＥＬに流れる。ここで、発光駆動電流Ｉemの電流値は、トランジスタＴｒ１３のゲート・ソース間電圧Ｖgsの電圧値により規定されるので、有機ＥＬ素子ＯＥＬは、画像データに応じた輝度階調で発光動作する。
【００８４】
ところで、図１１に示した回路構成を有する画素ＰＩＸａにおいては、書込動作時に画像データに応じた階調信号（階調電圧Ｖdata又は階調電流Ｉdata）を供給して、画素駆動回路ＤＣに書込電流を流す必要がある。このとき、トランジスタＴｒ１２のオン抵抗にバラツキがある（経時的な素子特性の変化により生じるオン抵抗のバラツキを含む）と、各画素ＰＩＸａに書き込まれる電圧成分にもバラツキが生じて、画像データに応じた適切な輝度階調で発光動作することできず、輝度ムラ等、画質の劣化を招く場合がある。
【００８５】
また、図１１に示した回路構成を有する画素ＰＩＸａにおいては、書込動作時に有機ＥＬ素子ＯＥＬを発光動作させることなく、トランジスタＴｒ１３に書込電流を流すために、データラインＬｄに対して画像データに応じた負の階調電圧Ｖdataを印加、又は、データラインＬｄを介してデータドライバ方向に階調電流Ｉdataを引き込む必要がある。そのためには、データドライバを負電源で動作させる必要があり、データドライバの低耐圧、高耐圧の複合プロセスにおける負電源高耐圧部分の回路ブロックの規模が大きくなり、ドライバチップの大型化や、それに伴うコストアップを招く場合がある。
【００８６】
これに対し、本実施形態に係る画素駆動回路及び表示装置並びにその駆動制御方法においては、上述したように、データラインＬｄと駆動トランジスタ（トランジスタＴｒ１３）のソース端子との間に直流カット用の（又は、カップリング容量としての）キャパシタＣｃを設け、画像データの書込期間に、キャパシタＣｃのＡＣカップリングを利用して、画素駆動回路ＤＣに書込電流を流すことなく、駆動トランジスタ（トランジスタＴｒ１３）のゲート・ソース間のキャパシタＣｓに画像データに応じた階調電圧Ｖdataを書き込むことを特徴としている。
【００８７】
これにより、画素駆動回路ＤＣ内のトランジスタのオン抵抗のバラツキに影響されることなく、各画素ＰＩＸに画像データに応じた適切な電圧成分（階調電圧Ｖdata）が書き込まれるので、画像データに応じた適切な輝度階調で有機ＥＬ素子ＯＥＬを発光動作させることができ、輝度ムラのない良好な画質を実現することができる。
【００８８】
特に、各画素ＰＩＸの画素駆動回路ＤＣに設けられるトランジスタＴｒ１１〜Ｔｒ１３としてアモルファスシリコン薄膜トランジスタを適用することにより、すでに確立されたアモルファスシリコン製造技術を適用して、簡易な製造プロセスで動作特性が均一で安定したトランジスタを実現することができるので、上述した輝度ムラの抑制や表示画質の改善に極めて有効である。
【００８９】
また、本実施形態に係る表示装置及びその駆動制御方法においては、データドライバ１４０の出力回路１４５に切換スイッチ１４５ａを設け、画像データの書込期間に、データラインＬｄに画像データに応じた正電圧の階調電圧Ｖdataを印加し、次いで、接地電位ＧＮＤを印加することにより、駆動トランジスタ（トランジスタＴｒ１３）のゲート・ソース間のキャパシタＣｓに画像データに応じた階調電圧Ｖdataを書き込むことを特徴としている。
【００９０】
これにより、データドライバ１４０を負電源で動作させる必要がなく、正電源で表示パネル１１０を表示駆動させることができるので、データドライバ１４０において負電源の高耐圧プロセスを採用する必要がなく、ドライバチップの小型化による表示装置の狭額縁化やコストダウンを実現することができる。
【００９１】
なお、上述した書込動作及び発光動作からなる表示動作に先立って、各画素ＰＩＸの発光特性の変動（例えば画素駆動回路の駆動トランジスタにおける経時的なしきい値電圧の変化）を補償するためのパラメータを取得する動作を実行するものであってもよい。具体的には、例えば表示動作に先立って、各画素ＰＩＸに所定の試験電圧を印加し、これにより各画素ＰＩＸの有機ＥＬ素子ＯＥＬが発光した際の輝度をセンサにより個別に検出して、各画素ＰＩＸの発光特性に関連するパラメータを取得する。そして、上述した書込動作において、画像データに応じた電圧成分に、上記パラメータに基づいて各画素の発光特性の変動に応じた補正電圧成分を加味した階調電圧Ｖdataを生成して、画素ＰＩＸに書き込む。これにより、各画素ＰＩＸにおける発光特性の変動に関わらず、画像データに応じた適切な輝度階調で各有機ＥＬ素子ＯＥＬを発光動作させることができ、表示パネル１１０の表示品質の低下を抑制することができる。
【００９２】
＜第２の実施形態＞
次に、上記第１の実施形態における表示装置（発光装置）を電子機器に適用した、第２の実施形態について、図面を参照して説明する。有機ＥＬ素子ＯＥＬからなる発光素子を各画素ＰＩＸに有する表示パネル１１０を備える表示装置１００は、デジタルカメラ、モバイル型のパーソナルコンピュータ、携帯電話等種々の電子機器に適用できるものである。
【００９３】
図１２は、デジタルカメラの構成を示す斜視図であり、図１３は、モバイル型のパーソナルコンピュータの構成を示す斜視図であり、図１４は、携帯電話の構成を示す図である。
図１２において、デジタルカメラ２００は、本体部２０１と、レンズ部２０２と、操作部２０３と、本実施形態の表示パネル１１０を備える表示装置１００からなる表示部２０４と、シャッターボタン２０５とを備えている。この場合、表示部２０４において、表示パネル１１０の各画素の発光素子が画像データに応じた適切な輝度階調で発光動作して、良好かつ均質な画質を実現することができる。
【００９４】
また、図１３において、パーソナルコンピュータ２１０は、本体部２１１と、キーボード２１２と、本実施形態の表示パネル１１０を備える表示装置１００からなる表示部２１３とを備えている。この場合でも、表示部２１３において、表示パネル１１０の各画素の発光素子が画像データに応じた適切な輝度階調で発光動作して、良好かつ均質な画質を実現することができる。
【００９５】
また、図１４において、携帯電話２２０は、操作部２２１と、受話口２２２と、送話口２２３と、本実施形態の表示パネル１１０を備える表示装置１００からなる表示部２２４とを備えている。この場合でも、表示部２２４において、表示パネル１１０の各画素の発光素子が画像データに応じた適切な輝度階調で発光動作して、良好かつ均質な画質を実現することができる。
【００９６】
なお、上記各実施形態においては、本発明を有機ＥＬ素子ＯＥＬからなる発光素子を各画素ＰＩＸに有するパネル１１０を備える表示装置１００に適用した場合について説明したが、本発明はこれに限るものではない。例えば、有機ＥＬ素子ＯＥＬからなる発光素子を有する複数の画素が一方向に配列された発光素子アレイを備え、感光体ドラムに画像データに応じて発光素子アレイから出射した光を照射して露光する露光装置に適用してもよい。この場合、発光素子アレイの各画素の発光素子を画像データに応じた適切な輝度で発光動作させることができて、良好な露光状態を得ることができる。
【符号の説明】
【００９７】
１００ 表示装置
１１０ 表示パネル
１２０ 選択ドライバ
１３０ 電源ドライバ
１４０ データドライバ
１４４ Ｄ／Ａコンバータ
１４５ 出力回路
１４５ａ 切換スイッチ
１４５ｂ フォロワアンプ
１５０ システムコントローラ
ＰＩＸ 画素
ＤＣ 画素駆動回路
Ｔｒ１１〜Ｔｒ１４ トランジスタ
Ｃｓ、Ｃｃ キャパシタ
ＯＥＬ 有機ＥＬ素子
【特許請求の範囲】
【請求項１】
発光素子を有し、データラインに接続された画素における前記発光素子を動作させる画素駆動回路であって、
第１の容量素子と、
前記第１の容量素子の一端及び他端が電流路の一端及び制御端子に接続され、前記第１の容量素子に蓄積された電荷に応じて前記電流路に流れる駆動電流を前記発光素子に供給する駆動制御素子と、
一端が前記第１の容量素子の一端に接続された第２の容量素子と、
を備え、
前記第１の容量素子は、前記データラインを介して前記第２の容量素子の他端の電位が画像データに応じた第１の電位に設定された後に第２の電位に設定されることによって前記画像データに応じた電荷が蓄積されることを特徴とする画素駆動回路。
【請求項２】
前記駆動制御素子の電流路の他端と制御端子との導通を制御する第１の選択制御素子を有し、
前記第１の選択制御素子は、前記第１の容量素子及び前記第２の容量素子に電荷を蓄積させる際に前記駆動制御素子の電流路の他端と制御端子とを接続するように制御されることを特徴とする請求項１に記載の画素駆動回路。
【請求項３】
前記第２の容量素子の一端と前記第２の電位に設定された電極との導通を制御するリセット制御素子を有し、
前記リセット制御素子は、前記第２の容量素子の他端が前記第１の電位に設定される際に、前記第２の容量素子の一端と前記電極とを接続するように制御されることを特徴とする請求項１又は２に記載の画素駆動回路。
【請求項４】
前記リセット制御素子は、前記第１の容量素子は、前記第２の容量素子の他端が前記第１の電位から前記第２の電位に設定される際に前記第２の容量素子の一端と前記電極との接続を解除するように制御されることを特徴とする請求項３に記載の画素駆動回路。
【請求項５】
前記データラインと前記第２の容量素子の他端との導通を制御する第２の選択制御素子を有し、
前記第２の選択制御素子は、前記第２の容量素子の他端を前記第１の電位に設定する際に、前記データラインと前記第２の容量素子の他端とを接続するように制御されることを特徴とする請求項１乃至４の何れかに記載の画素駆動回路。
【請求項６】
画像データに応じて駆動される発光装置であって、
複数の画素と前記各画素に接続される複数のデータラインとを有する発光パネルと、
発光パネルを駆動する駆動回路と、
を備え、
前記各画素は、発光素子と、第１の容量素子と、前記第１の容量素子の一端及び他端が電流路の一端及び制御端子に接続され、前記第１の容量素子に蓄積された電荷に応じて前記電流路に流れる駆動電流を前記発光素子に供給する駆動制御素子と、一端が前記第１の容量素子の一端に接続された第２の容量素子と、を備えて、前記第１の容量素子は、前記データラインを介して前記第２の容量素子の他端の電位が前記第１の電位に設定された後に前記第２の電位に設定されることによって前記画像データに応じた電荷が蓄積され、
前記駆動回路は、前記データラインに前記画像データに応じた電圧を印加して、前記第２の容量素子の他端の電位を前記画像データに応じた第１の電位に設定した後に第２の電位に設定するデータ駆動回路を有することを特徴とする発光装置。
【請求項７】
前記データ駆動回路は、前記画像データに応じた電圧を生成するための電圧生成回路と、前記データラインを前記電圧生成回路又は前記第２の電位に設定された接点に切換接続する接続切換回路と、を有することを特徴とする請求項６に記載の発光装置。
【請求項８】
前記各画素は、前記駆動制御素子の電流路の他端と制御端子との導通を制御する第１の選択制御素子と、前記データラインと前記第２の容量素子の他端との導通を制御する第２の選択制御素子と、を有し、
前記駆動回路は、前記第１の選択制御素子及び前記第２の選択制御素子を制御して、前記第１の容量素子及び前記第２の容量素子に電荷を蓄積させる際に、前記駆動制御素子の電流路の他端と制御端子とを接続し、前記データラインと前記第２の容量素子の他端とを接続する選択駆動回路を有することを特徴とする請求項６又は７に記載の発光装置。
【請求項９】
前記各画素は、前記第２の容量素子の一端と前記第２の電位に設定された電極との導通を制御するリセット制御素子を有し、
前記選択駆動回路は、前記リセット制御素子を制御して、前記第２の容量素子の他端を前記第１の電位に設定する際に、前記第２の容量素子の一端と前記電極とを接続し、前記第２の容量素子の他端が前記第１の電位から前記第２の電位に設定される際に前記第２の容量素子の一端と前記電極との接続を解除することを特徴とする請求項８に記載の発光装置。
【請求項１０】
請求項６乃至９の何れかに記載の発光装置が実装されてなることを特徴とする電子機器。
【請求項１１】
画像データに応じて駆動される発光装置の駆動制御方法であって、
前記発光装置は、発光素子と、第１の容量素子と、前記第１の容量素子の一端及び他端が電流路の一端及び制御端子に接続され、前記第１の容量素子に蓄積された電荷に応じて前記電流路に流れる駆動電流を前記発光素子に供給する駆動制御素子と、一端が前記第１の容量素子の一端に接続された第２の容量素子と、を有する複数の画素を有する発光パネルを有し、
前記各画素の前記第２の容量素子の他端を前記画像データに応じた第１の電位に設定する第１書込動作ステップと、
前記各画素の前記第２の容量素子の他端を前記第１の電位に設定した後に、前記第２の容量素子の他端を第２の電位に設定して、前記第１の容量素子に前記画像データに応じた電荷を蓄積させる第２書込動作ステップと、
を含むことを特徴とする発光装置の駆動制御方法。
【請求項１２】
前記第１書込ステップ及び前記第２書込動作ステップは、前記データラインと前記第２の容量素子の他端とを接続する第１接続動作ステップと、前記駆動制御素子の電流路の他端と制御端子とを接続する第２接続動作ステップと、を含むことを特徴とする請求項１１に記載の発光装置の駆動制御方法。
【請求項１３】
前記第１書込動作ステップに先だって、前記第２の容量素子の一端と前記第２の電位に設定された電極とを接続するリセット動作ステップを有し、
前記第２書込動作ステップは、前記第２の容量素子の一端と前記電極との接続を解除する解除動作ステップを含むことを特徴とする請求項１１又は１２に記載の発光装置の駆動制御方法。
【請求項１】
発光素子を有し、データラインに接続された画素における前記発光素子を動作させる画素駆動回路であって、
第１の容量素子と、
前記第１の容量素子の一端及び他端が電流路の一端及び制御端子に接続され、前記第１の容量素子に蓄積された電荷に応じて前記電流路に流れる駆動電流を前記発光素子に供給する駆動制御素子と、
一端が前記第１の容量素子の一端に接続された第２の容量素子と、
を備え、
前記第１の容量素子は、前記データラインを介して前記第２の容量素子の他端の電位が画像データに応じた第１の電位に設定された後に第２の電位に設定されることによって前記画像データに応じた電荷が蓄積されることを特徴とする画素駆動回路。
【請求項２】
前記駆動制御素子の電流路の他端と制御端子との導通を制御する第１の選択制御素子を有し、
前記第１の選択制御素子は、前記第１の容量素子及び前記第２の容量素子に電荷を蓄積させる際に前記駆動制御素子の電流路の他端と制御端子とを接続するように制御されることを特徴とする請求項１に記載の画素駆動回路。
【請求項３】
前記第２の容量素子の一端と前記第２の電位に設定された電極との導通を制御するリセット制御素子を有し、
前記リセット制御素子は、前記第２の容量素子の他端が前記第１の電位に設定される際に、前記第２の容量素子の一端と前記電極とを接続するように制御されることを特徴とする請求項１又は２に記載の画素駆動回路。
【請求項４】
前記リセット制御素子は、前記第１の容量素子は、前記第２の容量素子の他端が前記第１の電位から前記第２の電位に設定される際に前記第２の容量素子の一端と前記電極との接続を解除するように制御されることを特徴とする請求項３に記載の画素駆動回路。
【請求項５】
前記データラインと前記第２の容量素子の他端との導通を制御する第２の選択制御素子を有し、
前記第２の選択制御素子は、前記第２の容量素子の他端を前記第１の電位に設定する際に、前記データラインと前記第２の容量素子の他端とを接続するように制御されることを特徴とする請求項１乃至４の何れかに記載の画素駆動回路。
【請求項６】
画像データに応じて駆動される発光装置であって、
複数の画素と前記各画素に接続される複数のデータラインとを有する発光パネルと、
発光パネルを駆動する駆動回路と、
を備え、
前記各画素は、発光素子と、第１の容量素子と、前記第１の容量素子の一端及び他端が電流路の一端及び制御端子に接続され、前記第１の容量素子に蓄積された電荷に応じて前記電流路に流れる駆動電流を前記発光素子に供給する駆動制御素子と、一端が前記第１の容量素子の一端に接続された第２の容量素子と、を備えて、前記第１の容量素子は、前記データラインを介して前記第２の容量素子の他端の電位が前記第１の電位に設定された後に前記第２の電位に設定されることによって前記画像データに応じた電荷が蓄積され、
前記駆動回路は、前記データラインに前記画像データに応じた電圧を印加して、前記第２の容量素子の他端の電位を前記画像データに応じた第１の電位に設定した後に第２の電位に設定するデータ駆動回路を有することを特徴とする発光装置。
【請求項７】
前記データ駆動回路は、前記画像データに応じた電圧を生成するための電圧生成回路と、前記データラインを前記電圧生成回路又は前記第２の電位に設定された接点に切換接続する接続切換回路と、を有することを特徴とする請求項６に記載の発光装置。
【請求項８】
前記各画素は、前記駆動制御素子の電流路の他端と制御端子との導通を制御する第１の選択制御素子と、前記データラインと前記第２の容量素子の他端との導通を制御する第２の選択制御素子と、を有し、
前記駆動回路は、前記第１の選択制御素子及び前記第２の選択制御素子を制御して、前記第１の容量素子及び前記第２の容量素子に電荷を蓄積させる際に、前記駆動制御素子の電流路の他端と制御端子とを接続し、前記データラインと前記第２の容量素子の他端とを接続する選択駆動回路を有することを特徴とする請求項６又は７に記載の発光装置。
【請求項９】
前記各画素は、前記第２の容量素子の一端と前記第２の電位に設定された電極との導通を制御するリセット制御素子を有し、
前記選択駆動回路は、前記リセット制御素子を制御して、前記第２の容量素子の他端を前記第１の電位に設定する際に、前記第２の容量素子の一端と前記電極とを接続し、前記第２の容量素子の他端が前記第１の電位から前記第２の電位に設定される際に前記第２の容量素子の一端と前記電極との接続を解除することを特徴とする請求項８に記載の発光装置。
【請求項１０】
請求項６乃至９の何れかに記載の発光装置が実装されてなることを特徴とする電子機器。
【請求項１１】
画像データに応じて駆動される発光装置の駆動制御方法であって、
前記発光装置は、発光素子と、第１の容量素子と、前記第１の容量素子の一端及び他端が電流路の一端及び制御端子に接続され、前記第１の容量素子に蓄積された電荷に応じて前記電流路に流れる駆動電流を前記発光素子に供給する駆動制御素子と、一端が前記第１の容量素子の一端に接続された第２の容量素子と、を有する複数の画素を有する発光パネルを有し、
前記各画素の前記第２の容量素子の他端を前記画像データに応じた第１の電位に設定する第１書込動作ステップと、
前記各画素の前記第２の容量素子の他端を前記第１の電位に設定した後に、前記第２の容量素子の他端を第２の電位に設定して、前記第１の容量素子に前記画像データに応じた電荷を蓄積させる第２書込動作ステップと、
を含むことを特徴とする発光装置の駆動制御方法。
【請求項１２】
前記第１書込ステップ及び前記第２書込動作ステップは、前記データラインと前記第２の容量素子の他端とを接続する第１接続動作ステップと、前記駆動制御素子の電流路の他端と制御端子とを接続する第２接続動作ステップと、を含むことを特徴とする請求項１１に記載の発光装置の駆動制御方法。
【請求項１３】
前記第１書込動作ステップに先だって、前記第２の容量素子の一端と前記第２の電位に設定された電極とを接続するリセット動作ステップを有し、
前記第２書込動作ステップは、前記第２の容量素子の一端と前記電極との接続を解除する解除動作ステップを含むことを特徴とする請求項１１又は１２に記載の発光装置の駆動制御方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【公開番号】特開２０１０−２８６５２６（Ｐ２０１０−２８６５２６Ａ）
【公開日】平成２２年１２月２４日（２０１０．１２．２４）
【国際特許分類】
【出願番号】特願２００９−１３８０２８（Ｐ２００９−１３８０２８）
【出願日】平成２１年６月９日（２００９．６．９）
【出願人】（０００００１４４３）カシオ計算機株式会社 (8,748)
【Ｆターム（参考）】
【公開日】平成２２年１２月２４日（２０１０．１２．２４）
【国際特許分類】
【出願日】平成２１年６月９日（２００９．６．９）
【出願人】（０００００１４４３）カシオ計算機株式会社 (8,748)
【Ｆターム（参考）】
[ Back to top ]