発光素子アレイ、発光装置および画像形成装置
【課題】 少ない駆動用ＩＣで時分割駆動することができる発光素子アレイおよびそれを用いた小形な発光装置ならびにその発光装置を備える画像形成装置を提供する。
【解決手段】 ｎ（ｎは２以上の整数）個のスイッチ用サイリスタＳと、前記スイッチ用サイリスタＳのＮゲート電極ｄに個別に接続されるｎ本の信号伝送路ＧＨと、前記ｎ本の信号伝送路ＧＨのうちのいずれか１つとＮゲート電極ｂが接続される複数の発光用サイリスタＴとを含んで発光素子アレイチップ１を構成する。前記ｎ個のスイッチ用サイリスタＳのＮゲート電極ｄには選択用サイリスタＵのアノードｅが接続され、選択用サイリスタＵのＮゲート電極ｆは共通のセレクト信号入力端子ＣＳＧに接続される。ローレベルのセレクト信号が入力されて選択状態になっている発光素子アレイのみを発光させることで、発光信号およびゲート信号を複数の発光素子アレイ間で共用する時分割駆動が実現できる。
【解決手段】 ｎ（ｎは２以上の整数）個のスイッチ用サイリスタＳと、前記スイッチ用サイリスタＳのＮゲート電極ｄに個別に接続されるｎ本の信号伝送路ＧＨと、前記ｎ本の信号伝送路ＧＨのうちのいずれか１つとＮゲート電極ｂが接続される複数の発光用サイリスタＴとを含んで発光素子アレイチップ１を構成する。前記ｎ個のスイッチ用サイリスタＳのＮゲート電極ｄには選択用サイリスタＵのアノードｅが接続され、選択用サイリスタＵのＮゲート電極ｆは共通のセレクト信号入力端子ＣＳＧに接続される。ローレベルのセレクト信号が入力されて選択状態になっている発光素子アレイのみを発光させることで、発光信号およびゲート信号を複数の発光素子アレイ間で共用する時分割駆動が実現できる。
Notice: Undefined index: DEJ in /mnt/www/gzt_disp.php on line 298
【特許請求の範囲】
【請求項１】
第１電極と、第２電極と、前記第１電極に第１信号が入力されていて、かつ前記第２電極に第２信号が入力されているときに制御信号が出力される第１制御電極とを備えるｎ（ｎは２以上の整数）個のスイッチ素子と、
前記各第１制御電極に個別に接続されるｎ本の信号伝送路と、
第３電極と、前記ｎ本の信号伝送路のうちのいずれか１つに接続される第２制御電極とを備え、前記第３電極に第３信号が入力されていて、かつ前記第２制御電極に制御信号が入力されているときに発光する複数の発光素子とを含む発光素子アレイであって、
前記各信号伝送路には、少なくとも１つの前記発光素子の第２制御電極が接続され、
前記ｎ個のスイッチ素子の第１電極が相互に電気的に接続され、
前記複数の発光素子は、ｎ個以下の発光素子から成る複数の発光素子ブロックを構成し、
複数の発光素子を含む発光素子ブロックは、その複数の発光素子の各第２制御電極が互いに異なる前記信号伝送路に個別に接続され、かつ、その複数の発光素子の各第３電極が相互に電気的に接続され、
基板と、前記基板の一表面上に設けられるボンディングパッドとを含み、
前記発光素子は、前記基板の前記一表面上に、略直線状に配列されて設けられ、
前記ｎ本の信号伝送路は、前記基板の前記一表面上に、前記発光素子の配列方向に沿って設けられ、
前記ボンディングパッドは、前記発光素子の配列方向に沿って相互に間隔をあけて配列されて設けられ、
前記複数の第１電極に共通に接続される単一の第１ボンディングパッドと、
前記各第２電極に個別に接続される第２ボンディングパッドと、
前記各発光素子ブロックに含まれる発光素子の第３電極に接続され、前記各発光素子ブロックに個別に設けられる第３ボンディングパッドとを有し、
前記スイッチ素子は、隣接する前記ボンディングパッドの間に配置されることを特徴とする発光素子アレイ。
【請求項２】
第１電極と、第２電極と、前記第１電極に第１信号が入力されていて、かつ前記第２電極に第２信号が入力されているときに制御信号が出力される第１制御電極とを備えるｎ（ｎは３以上の整数）個のスイッチ素子と、
前記第１電極が電気的に接続される複数の第１信号入力端子と、
前記各第１制御電極に個別に接続されるｎ本の信号伝送路と、
第３電極と、前記ｎ本の信号伝送路のうちのいずれか１つに接続される第２制御電極とを備え、前記第３電極に第３信号が入力されていて、かつ前記第２制御電極に制御信号が入力されているときに発光する複数の発光素子とを含む発光素子アレイであって、
前記各信号伝送路には、少なくとも１つの前記発光素子の第２制御電極が接続され、
前記ｎ個のスイッチ素子は、ｎ個未満のスイッチ素子から成る複数のスイッチ素子ブロックを構成し、
複数のスイッチ素子を含むスイッチ素子ブロックは、その複数のスイッチ素子の各第１電極が互いに異なる前記第１信号入力端子に個別に接続され、かつ、その複数のスイッチ素子の各第２電極が相互に電気的に接続され、
前記複数の第１信号入力端子のうち少なくとも１つには、複数のスイッチ素子ブロックにそれぞれ設けられるスイッチ素子の第１電極が共通に接続され、
前記複数の発光素子は、ｎ個以下の発光素子から成る複数の発光素子ブロックを構成し、
複数の発光素子を含む発光素子ブロックは、その複数の発光素子の各第２制御電極が互いに異なる前記信号伝送路に個別に接続され、かつ、その複数の発光素子の各第３電極が相互に電気的に接続され、
基板と、前記基板の一表面上に設けられるボンディングパッドとを含み、
前記発光素子は、前記基板の前記一表面上に、略直線状に配列されて設けられ、
前記ｎ本の信号伝送路は、前記基板の前記一表面上に、前記発光素子の配列方向に沿って設けられ、
前記ボンディングパッドは、前記発光素子の配列方向に沿って相互に間隔をあけて配列されて設けられ、
前記各第１信号入力端子に個別に接続される第１ボンディングパッドと、
前記各スイッチ素子ブロックに含まれる第２電極に接続され、前記各スイッチ素子ブロックに個別に設けられる第２ボンディングパッドと、
前記各発光素子ブロックに含まれる発光素子の第３電極に接続され、前記各発光素子ブロックに個別に設けられる第３ボンディングパッドとを有し、
前記スイッチ素子は、隣接する前記ボンディングパッドの間に配置されることを特徴とする発光素子アレイ。
【請求項３】
前記ｎ個のスイッチ素子は、Ｍ（Ｍは２以上の整数）個のスイッチ素子ブロックに分割され、
前記各スイッチ素子ブロックには、Ｎ（Ｎは２以上の整数、ｎ＝Ｍ×Ｎ）個のスイッチ素子が同数で含まれることを特徴とする請求項２記載の発光素子アレイ。
【請求項４】
前記スイッチ素子および前記発光素子が、カソードまたはアノードを共通の電極とする発光サイリスタを含んで構成され、前記スイッチ素子がさらに、ダイオードと抵抗体とを含んで構成され、
カソードを共通の電極とする場合は、
前記スイッチ素子を構成する発光サイリスタのＮゲート電極は、前記ダイオードのアノードおよび前記抵抗体の一端と接続され、
前記抵抗体の他端には、共通の電極に対して正の電圧が印加され、
前記第１電極は、ダイオードのカソードであり、
前記第２電極は、スイッチ素子を構成する発光サイリスタのアノードであり、
前記第３電極は、発光素子を構成する発光サイリスタのアノードであり、
前記第１制御電極は、スイッチ素子を構成する発光サイリスタのＮゲート電極であり、
前記第２制御電極は、発光素子を構成する発光サイリスタのＮゲート電極であり、
アノードを共通の電極とする場合は、
前記スイッチ素子を構成する発光サイリスタのＰゲート電極は、前記ダイオードのカソードおよび前記抵抗体の一端と接続され、
前記抵抗体の他端には、共通の電極に対して負の電圧が印加され、
前記第１電極は、ダイオードのアノードであり、
前記第２電極は、スイッチ素子を構成する発光サイリスタのカソードであり、
前記第３電極は、発光素子を構成する発光サイリスタのカソードであり、
前記第１制御電極は、スイッチ素子を構成する発光サイリスタのＰゲート電極であり、
前記第２制御電極は、発光素子を構成する発光サイリスタのＰゲート電極であることを特徴とする請求項１〜３のいずれか１つに記載の発光素子アレイ。
【請求項５】
前記スイッチ素子は、発光サイリスタから成るスイッチ用サイリスタと、発光サイリスタから成る選択用サイリスタと、抵抗体とから成り、
前記発光素子は、発光サイリスタから成り、
前記スイッチ用サイリスタ、前記選択用サイリスタおよび前記発光素子のカソードまたはアノードを共通の電極とし、
カソードを共通の電極とする場合は、
前記スイッチ用サイリスタのＮゲート電極は、前記選択用サイリスタのアノードと前記抵抗体の一端とに接続され、
前記各スイッチ素子に設けられる抵抗体の他端は相互に電気的に接続され、その他端には、第４信号として共通の電極に対して正の電圧が前記第１信号に同期して印加され、
前記第１電極は、選択用サイリスタのＮゲート電極であり、
前記第２電極は、スイッチ用サイリスタのアノードであり、
前記第３電極は、発光素子のアノードであり、
前記第１制御電極は、スイッチ用サイリスタのＮゲート電極であり、
前記第２制御電極は、発光素子のＮゲート電極であり、
アノードを共通の電極とする場合は、
前記スイッチ用サイリスタのＰゲート電極は、前記選択用サイリスタのカソードと前記抵抗体の一端とに接続され、
前記各スイッチ素子に設けられる抵抗体の他端は相互に電気的に接続され、その他端には、第４信号として共通の電極に対して負の電圧が前記第１信号に同期して印加され、
前記第１電極は、選択用サイリスタのＰゲート電極であり、
前記第２電極は、スイッチ用サイリスタのカソードであり、
前記第３電極は、発光素子のカソードであり、
前記第１制御電極は、スイッチ用サイリスタのＰゲート電極であり、
前記第２制御電極は、発光素子のＰゲート電極であることを特徴とする請求項１〜３のいずれか１つに記載の発光素子アレイ。
【請求項６】
第１電極と、第２電極と、前記第１電極に第１信号が入力されていて、かつ前記第２電極に第２信号が入力されているときに制御信号が出力される第１制御電極とを備えるｎ（ｎは２以上の整数）個のスイッチ素子と、
前記各第１制御電極に個別に接続されるｎ本の信号伝送路と、
第３電極と、前記ｎ本の信号伝送路のうちのいずれか１つに接続される第２制御電極とを備え、前記第３電極に第３信号が入力されていて、かつ前記第２制御電極に制御信号が入力されているときに発光する複数の発光素子とを含む発光素子アレイであって、
前記各信号伝送路には、少なくとも１つの前記発光素子の第２制御電極が接続され、
前記ｎ個のスイッチ素子の第１電極が相互に電気的に接続され、
前記スイッチ素子および前記発光素子が、カソードまたはアノードを共通の電極とする発光サイリスタを含んで構成され、前記スイッチ素子がさらに、ダイオードと抵抗体とを含んで構成され、
カソードを共通の電極とする場合は、
前記スイッチ素子を構成する発光サイリスタのＮゲート電極は、前記ダイオードのアノードおよび前記抵抗体の一端と接続され、
前記抵抗体の他端には、共通の電極に対して正の電圧が印加され、
前記第１電極は、ダイオードのカソードであり、
前記第２電極は、スイッチ素子を構成する発光サイリスタのアノードであり、
前記第３電極は、発光素子を構成する発光サイリスタのアノードであり、
前記第１制御電極は、スイッチ素子を構成する発光サイリスタのＮゲート電極であり、
前記第２制御電極は、発光素子を構成する発光サイリスタのＮゲート電極であり、
アノードを共通の電極とする場合は、
前記スイッチ素子を構成する発光サイリスタのＰゲート電極は、前記ダイオードのカソードおよび前記抵抗体の一端と接続され、
前記抵抗体の他端には、共通の電極に対して負の電圧が印加され、
前記第１電極は、ダイオードのアノードであり、
前記第２電極は、スイッチ素子を構成する発光サイリスタのカソードであり、
前記第３電極は、発光素子を構成する発光サイリスタのカソードであり、
前記第１制御電極は、スイッチ素子を構成する発光サイリスタのＰゲート電極であり、
前記第２制御電極は、発光素子を構成する発光サイリスタのＰゲート電極であることを特徴とする発光素子アレイ。
【請求項７】
第１電極と、第２電極と、前記第１電極に第１信号が入力されていて、かつ前記第２電極に第２信号が入力されているときに制御信号が出力される第１制御電極とを備えるｎ（ｎは２以上の整数）個のスイッチ素子と、
前記各第１制御電極に個別に接続されるｎ本の信号伝送路と、
第３電極と、前記ｎ本の信号伝送路のうちのいずれか１つに接続される第２制御電極とを備え、前記第３電極に第３信号が入力されていて、かつ前記第２制御電極に制御信号が入力されているときに発光する複数の発光素子とを含む発光素子アレイであって、
前記各信号伝送路には、少なくとも１つの前記発光素子の第２制御電極が接続され、
前記ｎ個のスイッチ素子の第１電極が相互に電気的に接続され、
前記スイッチ素子は、発光サイリスタから成るスイッチ用サイリスタと、発光サイリスタから成る選択用サイリスタと、抵抗体とから成り、
前記発光素子は、発光サイリスタから成り、
前記スイッチ用サイリスタ、前記選択用サイリスタおよび前記発光素子のカソードまたはアノードを共通の電極とし、
カソードを共通の電極とする場合は、
前記スイッチ用サイリスタのＮゲート電極は、前記選択用サイリスタのアノードと前記抵抗体の一端とに接続され、
前記各スイッチ素子に設けられる抵抗体の他端は相互に電気的に接続され、その他端には、第４信号として共通の電極に対して正の電圧が前記第１信号に同期して印加され、
前記第１電極は、選択用サイリスタのＮゲート電極であり、
前記第２電極は、スイッチ用サイリスタのアノードであり、
前記第３電極は、発光素子のアノードであり、
前記第１制御電極は、スイッチ用サイリスタのＮゲート電極であり、
前記第２制御電極は、発光素子のＮゲート電極であり、
アノードを共通の電極とする場合は、
前記スイッチ用サイリスタのＰゲート電極は、前記選択用サイリスタのカソードと前記抵抗体の一端とに接続され、
前記各スイッチ素子に設けられる抵抗体の他端は相互に電気的に接続され、その他端には、第４信号として共通の電極に対して負の電圧が前記第１信号に同期して印加され、
前記第１電極は、選択用サイリスタのＰゲート電極であり、
前記第２電極は、スイッチ用サイリスタのカソードであり、
前記第３電極は、発光素子のカソードであり、
前記第１制御電極は、スイッチ用サイリスタのＰゲート電極であり、
前記第２制御電極は、発光素子のＰゲート電極であることを特徴とする発光素子アレイ。
【請求項８】
第１電極と、第２電極と、前記第１電極に第１信号が入力されていて、かつ前記第２電極に第２信号が入力されているときに制御信号が出力される第１制御電極とを備えるｎ（ｎは３以上の整数）個のスイッチ素子と、
前記第１電極が電気的に接続される複数の第１信号入力端子と、
前記各第１制御電極に個別に接続されるｎ本の信号伝送路と、
第３電極と、前記ｎ本の信号伝送路のうちのいずれか１つに接続される第２制御電極とを備え、前記第３電極に第３信号が入力されていて、かつ前記第２制御電極に制御信号が入力されているときに発光する複数の発光素子とを含む発光素子アレイであって、
前記各信号伝送路には、少なくとも１つの前記発光素子の第２制御電極が接続され、
前記ｎ個のスイッチ素子は、ｎ個未満のスイッチ素子から成る複数のスイッチ素子ブロックを構成し、
複数のスイッチ素子を含むスイッチ素子ブロックは、その複数のスイッチ素子の各第１電極が互いに異なる前記第１信号入力端子に個別に接続され、かつ、その複数のスイッチ素子の各第２電極が相互に電気的に接続され、
前記複数の第１信号入力端子のうち少なくとも１つには、複数のスイッチ素子ブロックにそれぞれ設けられるスイッチ素子の第１電極が共通に接続され、
前記スイッチ素子および前記発光素子が、カソードまたはアノードを共通の電極とする発光サイリスタを含んで構成され、前記スイッチ素子がさらに、ダイオードと抵抗体とを含んで構成され、
カソードを共通の電極とする場合は、
前記スイッチ素子を構成する発光サイリスタのＮゲート電極は、前記ダイオードのアノードおよび前記抵抗体の一端と接続され、
前記抵抗体の他端には、共通の電極に対して正の電圧が印加され、
前記第１電極は、ダイオードのカソードであり、
前記第２電極は、スイッチ素子を構成する発光サイリスタのアノードであり、
前記第３電極は、発光素子を構成する発光サイリスタのアノードであり、
前記第１制御電極は、スイッチ素子を構成する発光サイリスタのＮゲート電極であり、
前記第２制御電極は、発光素子を構成する発光サイリスタのＮゲート電極であり、
アノードを共通の電極とする場合は、
前記スイッチ素子を構成する発光サイリスタのＰゲート電極は、前記ダイオードのカソードおよび前記抵抗体の一端と接続され、
前記抵抗体の他端には、共通の電極に対して負の電圧が印加され、
前記第１電極は、ダイオードのアノードであり、
前記第２電極は、スイッチ素子を構成する発光サイリスタのカソードであり、
前記第３電極は、発光素子を構成する発光サイリスタのカソードであり、
前記第１制御電極は、スイッチ素子を構成する発光サイリスタのＰゲート電極であり、
前記第２制御電極は、発光素子を構成する発光サイリスタのＰゲート電極であることを特徴とする発光素子アレイ。
【請求項９】
第１電極と、第２電極と、前記第１電極に第１信号が入力されていて、かつ前記第２電極に第２信号が入力されているときに制御信号が出力される第１制御電極とを備えるｎ（ｎは３以上の整数）個のスイッチ素子と、
前記第１電極が電気的に接続される複数の第１信号入力端子と、
前記各第１制御電極に個別に接続されるｎ本の信号伝送路と、
第３電極と、前記ｎ本の信号伝送路のうちのいずれか１つに接続される第２制御電極とを備え、前記第３電極に第３信号が入力されていて、かつ前記第２制御電極に制御信号が入力されているときに発光する複数の発光素子とを含む発光素子アレイであって、
前記各信号伝送路には、少なくとも１つの前記発光素子の第２制御電極が接続され、
前記ｎ個のスイッチ素子は、ｎ個未満のスイッチ素子から成る複数のスイッチ素子ブロックを構成し、
複数のスイッチ素子を含むスイッチ素子ブロックは、その複数のスイッチ素子の各第１電極が互いに異なる前記第１信号入力端子に個別に接続され、かつ、その複数のスイッチ素子の各第２電極が相互に電気的に接続され、
前記複数の第１信号入力端子のうち少なくとも１つには、複数のスイッチ素子ブロックにそれぞれ設けられるスイッチ素子の第１電極が共通に接続され、
前記スイッチ素子は、発光サイリスタから成るスイッチ用サイリスタと、発光サイリスタから成る選択用サイリスタと、抵抗体とから成り、
前記発光素子は、発光サイリスタから成り、
前記スイッチ用サイリスタ、前記選択用サイリスタおよび前記発光素子のカソードまたはアノードを共通の電極とし、
カソードを共通の電極とする場合は、
前記スイッチ用サイリスタのＮゲート電極は、前記選択用サイリスタのアノードと前記抵抗体の一端とに接続され、
前記各スイッチ素子に設けられる抵抗体の他端は相互に電気的に接続され、その他端には、第４信号として共通の電極に対して正の電圧が前記第１信号に同期して印加され、
前記第１電極は、選択用サイリスタのＮゲート電極であり、
前記第２電極は、スイッチ用サイリスタのアノードであり、
前記第３電極は、発光素子のアノードであり、
前記第１制御電極は、スイッチ用サイリスタのＮゲート電極であり、
前記第２制御電極は、発光素子のＮゲート電極であり、
アノードを共通の電極とする場合は、
前記スイッチ用サイリスタのＰゲート電極は、前記選択用サイリスタのカソードと前記抵抗体の一端とに接続され、
前記各スイッチ素子に設けられる抵抗体の他端は相互に電気的に接続され、その他端には、第４信号として共通の電極に対して負の電圧が前記第１信号に同期して印加され、
前記第１電極は、選択用サイリスタのＰゲート電極であり、
前記第２電極は、スイッチ用サイリスタのカソードであり、
前記第３電極は、発光素子のカソードであり、
前記第１制御電極は、スイッチ用サイリスタのＰゲート電極であり、
前記第２制御電極は、発光素子のＰゲート電極であることを特徴とする発光素子アレイ。
【請求項１０】
前記各第２電極に第２の抵抗体がそれぞれ接続され、前記第２の抵抗体を介して前記第２信号が前記第２電極に与えられることを特徴とする請求項４〜９のいずれか１つに記載の発光素子アレイ。
【請求項１１】
前記スイッチ素子および前記発光素子は同じ層構成を有する発光サイリスタで構成されることを特徴とする請求項４〜１０のいずれか１つに記載の発光素子アレイ。
【請求項１２】
前記のスイッチ素子を構成する発光サイリスタが発する光を遮光または減光するための、遮光手段または減光手段を含むことを特徴とする請求項４〜１１のいずれか１つに記載の発光素子アレイ。
【請求項１３】
前記抵抗体は、基板に近接する側から、Ｐ型またはＮ型のうちの一方の導電型の第１半導体層、他方の導電型の第２半導体層、一方の導電型の第３半導体層の順に積層された半導体膜のうち、前記第３半導体層を用いて構成されることを特徴とする請求項４〜１２のいずれか１つに記載の発光素子アレイ。
【請求項１４】
前記抵抗体に入射する光を遮光または減光するために、前記抵抗体を覆う遮光手段または減光手段が設けられていることを特徴とする請求項１３記載の発光素子アレイ。
【請求項１５】
請求項１〜３、ならびに請求項１〜３のいずれか１つに従属する請求項４、さらにその請求項４に従属する請求項１０〜１４のいずれか１つに記載の複数の発光素子アレイと、
前記第１電極と電気的に接続され、前記第１信号を供給する第１の駆動回路と、
前記第２電極と電気的に接続され、前記第２信号を供給する第２の駆動回路と、
前記第３電極と電気的に接続され、前記第３信号を供給する第３の駆動回路とを含むことを特徴とする発光装置。
【請求項１６】
請求項１〜３のいずれか１つに従属する請求項５、さらにその請求項５に従属する請求項１０〜１４のいずれか１つに記載の複数の発光素子アレイと、
前記第１電極と電気的に接続され、前記第１信号を供給する第１の駆動回路と、
前記第２電極と電気的に接続され、前記第２信号を供給する第２の駆動回路と、
前記第３電極と電気的に接続され、前記第３信号を供給する第３の駆動回路と、
前記抵抗体の前記他端と電気的に接続され、前記第４信号を供給する第４の駆動回路とを含むことを特徴とする発光装置。
【請求項１７】
前記第４の駆動回路は、前記第１の駆動回路が前記第１信号の供給先の発光素子アレイを変更するときに、前記共通の電極の電位にほぼ等しい信号を供給してから、前記第４信号を供給し、
前記第２の駆動回路および第３の駆動回路は、前記第４の駆動回路が前記第４信号の供給を開始してから、前記第２信号および前記第３信号をそれぞれ供給することを特徴とする請求項１６記載の発光装置。
【請求項１８】
請求項１５記載の発光装置と、
感光体ドラムに前記発光装置の発光素子からの光を集光する集光手段と、
前記発光装置からの光が前記集光手段によって前記感光体ドラムに集光されて露光された感光体ドラムに現像剤を供給する現像剤供給手段と、
感光体ドラムに現像剤によって形成された画像を記録シートに転写する転写手段と、
記録シートに転写された現像剤を定着させる定着手段とを含み、
前記第１、第２および第３駆動回路は、画像情報に基づいて前記第１、第２および第３信号をそれぞれ供給することを特徴とする画像形成装置。
【請求項１９】
請求項１６または１７記載の発光装置と、
感光体ドラムに前記発光装置の発光素子からの光を集光する集光手段と、
前記発光装置からの光が前記集光手段によって前記感光体ドラムに集光されて露光された感光体ドラムに現像剤を供給する現像剤供給手段と、
感光体ドラムに現像剤によって形成された画像を記録シートに転写する転写手段と、
記録シートに転写された現像剤を定着させる定着手段とを含み、
前記第１、第２、第３および第４駆動回路は、画像情報に基づいて前記第１、第２、第３および第４信号をそれぞれ供給することを特徴とする画像形成装置。
【請求項１】
第１電極と、第２電極と、前記第１電極に第１信号が入力されていて、かつ前記第２電極に第２信号が入力されているときに制御信号が出力される第１制御電極とを備えるｎ（ｎは２以上の整数）個のスイッチ素子と、
前記各第１制御電極に個別に接続されるｎ本の信号伝送路と、
第３電極と、前記ｎ本の信号伝送路のうちのいずれか１つに接続される第２制御電極とを備え、前記第３電極に第３信号が入力されていて、かつ前記第２制御電極に制御信号が入力されているときに発光する複数の発光素子とを含む発光素子アレイであって、
前記各信号伝送路には、少なくとも１つの前記発光素子の第２制御電極が接続され、
前記ｎ個のスイッチ素子の第１電極が相互に電気的に接続され、
前記複数の発光素子は、ｎ個以下の発光素子から成る複数の発光素子ブロックを構成し、
複数の発光素子を含む発光素子ブロックは、その複数の発光素子の各第２制御電極が互いに異なる前記信号伝送路に個別に接続され、かつ、その複数の発光素子の各第３電極が相互に電気的に接続され、
基板と、前記基板の一表面上に設けられるボンディングパッドとを含み、
前記発光素子は、前記基板の前記一表面上に、略直線状に配列されて設けられ、
前記ｎ本の信号伝送路は、前記基板の前記一表面上に、前記発光素子の配列方向に沿って設けられ、
前記ボンディングパッドは、前記発光素子の配列方向に沿って相互に間隔をあけて配列されて設けられ、
前記複数の第１電極に共通に接続される単一の第１ボンディングパッドと、
前記各第２電極に個別に接続される第２ボンディングパッドと、
前記各発光素子ブロックに含まれる発光素子の第３電極に接続され、前記各発光素子ブロックに個別に設けられる第３ボンディングパッドとを有し、
前記スイッチ素子は、隣接する前記ボンディングパッドの間に配置されることを特徴とする発光素子アレイ。
【請求項２】
第１電極と、第２電極と、前記第１電極に第１信号が入力されていて、かつ前記第２電極に第２信号が入力されているときに制御信号が出力される第１制御電極とを備えるｎ（ｎは３以上の整数）個のスイッチ素子と、
前記第１電極が電気的に接続される複数の第１信号入力端子と、
前記各第１制御電極に個別に接続されるｎ本の信号伝送路と、
第３電極と、前記ｎ本の信号伝送路のうちのいずれか１つに接続される第２制御電極とを備え、前記第３電極に第３信号が入力されていて、かつ前記第２制御電極に制御信号が入力されているときに発光する複数の発光素子とを含む発光素子アレイであって、
前記各信号伝送路には、少なくとも１つの前記発光素子の第２制御電極が接続され、
前記ｎ個のスイッチ素子は、ｎ個未満のスイッチ素子から成る複数のスイッチ素子ブロックを構成し、
複数のスイッチ素子を含むスイッチ素子ブロックは、その複数のスイッチ素子の各第１電極が互いに異なる前記第１信号入力端子に個別に接続され、かつ、その複数のスイッチ素子の各第２電極が相互に電気的に接続され、
前記複数の第１信号入力端子のうち少なくとも１つには、複数のスイッチ素子ブロックにそれぞれ設けられるスイッチ素子の第１電極が共通に接続され、
前記複数の発光素子は、ｎ個以下の発光素子から成る複数の発光素子ブロックを構成し、
複数の発光素子を含む発光素子ブロックは、その複数の発光素子の各第２制御電極が互いに異なる前記信号伝送路に個別に接続され、かつ、その複数の発光素子の各第３電極が相互に電気的に接続され、
基板と、前記基板の一表面上に設けられるボンディングパッドとを含み、
前記発光素子は、前記基板の前記一表面上に、略直線状に配列されて設けられ、
前記ｎ本の信号伝送路は、前記基板の前記一表面上に、前記発光素子の配列方向に沿って設けられ、
前記ボンディングパッドは、前記発光素子の配列方向に沿って相互に間隔をあけて配列されて設けられ、
前記各第１信号入力端子に個別に接続される第１ボンディングパッドと、
前記各スイッチ素子ブロックに含まれる第２電極に接続され、前記各スイッチ素子ブロックに個別に設けられる第２ボンディングパッドと、
前記各発光素子ブロックに含まれる発光素子の第３電極に接続され、前記各発光素子ブロックに個別に設けられる第３ボンディングパッドとを有し、
前記スイッチ素子は、隣接する前記ボンディングパッドの間に配置されることを特徴とする発光素子アレイ。
【請求項３】
前記ｎ個のスイッチ素子は、Ｍ（Ｍは２以上の整数）個のスイッチ素子ブロックに分割され、
前記各スイッチ素子ブロックには、Ｎ（Ｎは２以上の整数、ｎ＝Ｍ×Ｎ）個のスイッチ素子が同数で含まれることを特徴とする請求項２記載の発光素子アレイ。
【請求項４】
前記スイッチ素子および前記発光素子が、カソードまたはアノードを共通の電極とする発光サイリスタを含んで構成され、前記スイッチ素子がさらに、ダイオードと抵抗体とを含んで構成され、
カソードを共通の電極とする場合は、
前記スイッチ素子を構成する発光サイリスタのＮゲート電極は、前記ダイオードのアノードおよび前記抵抗体の一端と接続され、
前記抵抗体の他端には、共通の電極に対して正の電圧が印加され、
前記第１電極は、ダイオードのカソードであり、
前記第２電極は、スイッチ素子を構成する発光サイリスタのアノードであり、
前記第３電極は、発光素子を構成する発光サイリスタのアノードであり、
前記第１制御電極は、スイッチ素子を構成する発光サイリスタのＮゲート電極であり、
前記第２制御電極は、発光素子を構成する発光サイリスタのＮゲート電極であり、
アノードを共通の電極とする場合は、
前記スイッチ素子を構成する発光サイリスタのＰゲート電極は、前記ダイオードのカソードおよび前記抵抗体の一端と接続され、
前記抵抗体の他端には、共通の電極に対して負の電圧が印加され、
前記第１電極は、ダイオードのアノードであり、
前記第２電極は、スイッチ素子を構成する発光サイリスタのカソードであり、
前記第３電極は、発光素子を構成する発光サイリスタのカソードであり、
前記第１制御電極は、スイッチ素子を構成する発光サイリスタのＰゲート電極であり、
前記第２制御電極は、発光素子を構成する発光サイリスタのＰゲート電極であることを特徴とする請求項１〜３のいずれか１つに記載の発光素子アレイ。
【請求項５】
前記スイッチ素子は、発光サイリスタから成るスイッチ用サイリスタと、発光サイリスタから成る選択用サイリスタと、抵抗体とから成り、
前記発光素子は、発光サイリスタから成り、
前記スイッチ用サイリスタ、前記選択用サイリスタおよび前記発光素子のカソードまたはアノードを共通の電極とし、
カソードを共通の電極とする場合は、
前記スイッチ用サイリスタのＮゲート電極は、前記選択用サイリスタのアノードと前記抵抗体の一端とに接続され、
前記各スイッチ素子に設けられる抵抗体の他端は相互に電気的に接続され、その他端には、第４信号として共通の電極に対して正の電圧が前記第１信号に同期して印加され、
前記第１電極は、選択用サイリスタのＮゲート電極であり、
前記第２電極は、スイッチ用サイリスタのアノードであり、
前記第３電極は、発光素子のアノードであり、
前記第１制御電極は、スイッチ用サイリスタのＮゲート電極であり、
前記第２制御電極は、発光素子のＮゲート電極であり、
アノードを共通の電極とする場合は、
前記スイッチ用サイリスタのＰゲート電極は、前記選択用サイリスタのカソードと前記抵抗体の一端とに接続され、
前記各スイッチ素子に設けられる抵抗体の他端は相互に電気的に接続され、その他端には、第４信号として共通の電極に対して負の電圧が前記第１信号に同期して印加され、
前記第１電極は、選択用サイリスタのＰゲート電極であり、
前記第２電極は、スイッチ用サイリスタのカソードであり、
前記第３電極は、発光素子のカソードであり、
前記第１制御電極は、スイッチ用サイリスタのＰゲート電極であり、
前記第２制御電極は、発光素子のＰゲート電極であることを特徴とする請求項１〜３のいずれか１つに記載の発光素子アレイ。
【請求項６】
第１電極と、第２電極と、前記第１電極に第１信号が入力されていて、かつ前記第２電極に第２信号が入力されているときに制御信号が出力される第１制御電極とを備えるｎ（ｎは２以上の整数）個のスイッチ素子と、
前記各第１制御電極に個別に接続されるｎ本の信号伝送路と、
第３電極と、前記ｎ本の信号伝送路のうちのいずれか１つに接続される第２制御電極とを備え、前記第３電極に第３信号が入力されていて、かつ前記第２制御電極に制御信号が入力されているときに発光する複数の発光素子とを含む発光素子アレイであって、
前記各信号伝送路には、少なくとも１つの前記発光素子の第２制御電極が接続され、
前記ｎ個のスイッチ素子の第１電極が相互に電気的に接続され、
前記スイッチ素子および前記発光素子が、カソードまたはアノードを共通の電極とする発光サイリスタを含んで構成され、前記スイッチ素子がさらに、ダイオードと抵抗体とを含んで構成され、
カソードを共通の電極とする場合は、
前記スイッチ素子を構成する発光サイリスタのＮゲート電極は、前記ダイオードのアノードおよび前記抵抗体の一端と接続され、
前記抵抗体の他端には、共通の電極に対して正の電圧が印加され、
前記第１電極は、ダイオードのカソードであり、
前記第２電極は、スイッチ素子を構成する発光サイリスタのアノードであり、
前記第３電極は、発光素子を構成する発光サイリスタのアノードであり、
前記第１制御電極は、スイッチ素子を構成する発光サイリスタのＮゲート電極であり、
前記第２制御電極は、発光素子を構成する発光サイリスタのＮゲート電極であり、
アノードを共通の電極とする場合は、
前記スイッチ素子を構成する発光サイリスタのＰゲート電極は、前記ダイオードのカソードおよび前記抵抗体の一端と接続され、
前記抵抗体の他端には、共通の電極に対して負の電圧が印加され、
前記第１電極は、ダイオードのアノードであり、
前記第２電極は、スイッチ素子を構成する発光サイリスタのカソードであり、
前記第３電極は、発光素子を構成する発光サイリスタのカソードであり、
前記第１制御電極は、スイッチ素子を構成する発光サイリスタのＰゲート電極であり、
前記第２制御電極は、発光素子を構成する発光サイリスタのＰゲート電極であることを特徴とする発光素子アレイ。
【請求項７】
第１電極と、第２電極と、前記第１電極に第１信号が入力されていて、かつ前記第２電極に第２信号が入力されているときに制御信号が出力される第１制御電極とを備えるｎ（ｎは２以上の整数）個のスイッチ素子と、
前記各第１制御電極に個別に接続されるｎ本の信号伝送路と、
第３電極と、前記ｎ本の信号伝送路のうちのいずれか１つに接続される第２制御電極とを備え、前記第３電極に第３信号が入力されていて、かつ前記第２制御電極に制御信号が入力されているときに発光する複数の発光素子とを含む発光素子アレイであって、
前記各信号伝送路には、少なくとも１つの前記発光素子の第２制御電極が接続され、
前記ｎ個のスイッチ素子の第１電極が相互に電気的に接続され、
前記スイッチ素子は、発光サイリスタから成るスイッチ用サイリスタと、発光サイリスタから成る選択用サイリスタと、抵抗体とから成り、
前記発光素子は、発光サイリスタから成り、
前記スイッチ用サイリスタ、前記選択用サイリスタおよび前記発光素子のカソードまたはアノードを共通の電極とし、
カソードを共通の電極とする場合は、
前記スイッチ用サイリスタのＮゲート電極は、前記選択用サイリスタのアノードと前記抵抗体の一端とに接続され、
前記各スイッチ素子に設けられる抵抗体の他端は相互に電気的に接続され、その他端には、第４信号として共通の電極に対して正の電圧が前記第１信号に同期して印加され、
前記第１電極は、選択用サイリスタのＮゲート電極であり、
前記第２電極は、スイッチ用サイリスタのアノードであり、
前記第３電極は、発光素子のアノードであり、
前記第１制御電極は、スイッチ用サイリスタのＮゲート電極であり、
前記第２制御電極は、発光素子のＮゲート電極であり、
アノードを共通の電極とする場合は、
前記スイッチ用サイリスタのＰゲート電極は、前記選択用サイリスタのカソードと前記抵抗体の一端とに接続され、
前記各スイッチ素子に設けられる抵抗体の他端は相互に電気的に接続され、その他端には、第４信号として共通の電極に対して負の電圧が前記第１信号に同期して印加され、
前記第１電極は、選択用サイリスタのＰゲート電極であり、
前記第２電極は、スイッチ用サイリスタのカソードであり、
前記第３電極は、発光素子のカソードであり、
前記第１制御電極は、スイッチ用サイリスタのＰゲート電極であり、
前記第２制御電極は、発光素子のＰゲート電極であることを特徴とする発光素子アレイ。
【請求項８】
第１電極と、第２電極と、前記第１電極に第１信号が入力されていて、かつ前記第２電極に第２信号が入力されているときに制御信号が出力される第１制御電極とを備えるｎ（ｎは３以上の整数）個のスイッチ素子と、
前記第１電極が電気的に接続される複数の第１信号入力端子と、
前記各第１制御電極に個別に接続されるｎ本の信号伝送路と、
第３電極と、前記ｎ本の信号伝送路のうちのいずれか１つに接続される第２制御電極とを備え、前記第３電極に第３信号が入力されていて、かつ前記第２制御電極に制御信号が入力されているときに発光する複数の発光素子とを含む発光素子アレイであって、
前記各信号伝送路には、少なくとも１つの前記発光素子の第２制御電極が接続され、
前記ｎ個のスイッチ素子は、ｎ個未満のスイッチ素子から成る複数のスイッチ素子ブロックを構成し、
複数のスイッチ素子を含むスイッチ素子ブロックは、その複数のスイッチ素子の各第１電極が互いに異なる前記第１信号入力端子に個別に接続され、かつ、その複数のスイッチ素子の各第２電極が相互に電気的に接続され、
前記複数の第１信号入力端子のうち少なくとも１つには、複数のスイッチ素子ブロックにそれぞれ設けられるスイッチ素子の第１電極が共通に接続され、
前記スイッチ素子および前記発光素子が、カソードまたはアノードを共通の電極とする発光サイリスタを含んで構成され、前記スイッチ素子がさらに、ダイオードと抵抗体とを含んで構成され、
カソードを共通の電極とする場合は、
前記スイッチ素子を構成する発光サイリスタのＮゲート電極は、前記ダイオードのアノードおよび前記抵抗体の一端と接続され、
前記抵抗体の他端には、共通の電極に対して正の電圧が印加され、
前記第１電極は、ダイオードのカソードであり、
前記第２電極は、スイッチ素子を構成する発光サイリスタのアノードであり、
前記第３電極は、発光素子を構成する発光サイリスタのアノードであり、
前記第１制御電極は、スイッチ素子を構成する発光サイリスタのＮゲート電極であり、
前記第２制御電極は、発光素子を構成する発光サイリスタのＮゲート電極であり、
アノードを共通の電極とする場合は、
前記スイッチ素子を構成する発光サイリスタのＰゲート電極は、前記ダイオードのカソードおよび前記抵抗体の一端と接続され、
前記抵抗体の他端には、共通の電極に対して負の電圧が印加され、
前記第１電極は、ダイオードのアノードであり、
前記第２電極は、スイッチ素子を構成する発光サイリスタのカソードであり、
前記第３電極は、発光素子を構成する発光サイリスタのカソードであり、
前記第１制御電極は、スイッチ素子を構成する発光サイリスタのＰゲート電極であり、
前記第２制御電極は、発光素子を構成する発光サイリスタのＰゲート電極であることを特徴とする発光素子アレイ。
【請求項９】
第１電極と、第２電極と、前記第１電極に第１信号が入力されていて、かつ前記第２電極に第２信号が入力されているときに制御信号が出力される第１制御電極とを備えるｎ（ｎは３以上の整数）個のスイッチ素子と、
前記第１電極が電気的に接続される複数の第１信号入力端子と、
前記各第１制御電極に個別に接続されるｎ本の信号伝送路と、
第３電極と、前記ｎ本の信号伝送路のうちのいずれか１つに接続される第２制御電極とを備え、前記第３電極に第３信号が入力されていて、かつ前記第２制御電極に制御信号が入力されているときに発光する複数の発光素子とを含む発光素子アレイであって、
前記各信号伝送路には、少なくとも１つの前記発光素子の第２制御電極が接続され、
前記ｎ個のスイッチ素子は、ｎ個未満のスイッチ素子から成る複数のスイッチ素子ブロックを構成し、
複数のスイッチ素子を含むスイッチ素子ブロックは、その複数のスイッチ素子の各第１電極が互いに異なる前記第１信号入力端子に個別に接続され、かつ、その複数のスイッチ素子の各第２電極が相互に電気的に接続され、
前記複数の第１信号入力端子のうち少なくとも１つには、複数のスイッチ素子ブロックにそれぞれ設けられるスイッチ素子の第１電極が共通に接続され、
前記スイッチ素子は、発光サイリスタから成るスイッチ用サイリスタと、発光サイリスタから成る選択用サイリスタと、抵抗体とから成り、
前記発光素子は、発光サイリスタから成り、
前記スイッチ用サイリスタ、前記選択用サイリスタおよび前記発光素子のカソードまたはアノードを共通の電極とし、
カソードを共通の電極とする場合は、
前記スイッチ用サイリスタのＮゲート電極は、前記選択用サイリスタのアノードと前記抵抗体の一端とに接続され、
前記各スイッチ素子に設けられる抵抗体の他端は相互に電気的に接続され、その他端には、第４信号として共通の電極に対して正の電圧が前記第１信号に同期して印加され、
前記第１電極は、選択用サイリスタのＮゲート電極であり、
前記第２電極は、スイッチ用サイリスタのアノードであり、
前記第３電極は、発光素子のアノードであり、
前記第１制御電極は、スイッチ用サイリスタのＮゲート電極であり、
前記第２制御電極は、発光素子のＮゲート電極であり、
アノードを共通の電極とする場合は、
前記スイッチ用サイリスタのＰゲート電極は、前記選択用サイリスタのカソードと前記抵抗体の一端とに接続され、
前記各スイッチ素子に設けられる抵抗体の他端は相互に電気的に接続され、その他端には、第４信号として共通の電極に対して負の電圧が前記第１信号に同期して印加され、
前記第１電極は、選択用サイリスタのＰゲート電極であり、
前記第２電極は、スイッチ用サイリスタのカソードであり、
前記第３電極は、発光素子のカソードであり、
前記第１制御電極は、スイッチ用サイリスタのＰゲート電極であり、
前記第２制御電極は、発光素子のＰゲート電極であることを特徴とする発光素子アレイ。
【請求項１０】
前記各第２電極に第２の抵抗体がそれぞれ接続され、前記第２の抵抗体を介して前記第２信号が前記第２電極に与えられることを特徴とする請求項４〜９のいずれか１つに記載の発光素子アレイ。
【請求項１１】
前記スイッチ素子および前記発光素子は同じ層構成を有する発光サイリスタで構成されることを特徴とする請求項４〜１０のいずれか１つに記載の発光素子アレイ。
【請求項１２】
前記のスイッチ素子を構成する発光サイリスタが発する光を遮光または減光するための、遮光手段または減光手段を含むことを特徴とする請求項４〜１１のいずれか１つに記載の発光素子アレイ。
【請求項１３】
前記抵抗体は、基板に近接する側から、Ｐ型またはＮ型のうちの一方の導電型の第１半導体層、他方の導電型の第２半導体層、一方の導電型の第３半導体層の順に積層された半導体膜のうち、前記第３半導体層を用いて構成されることを特徴とする請求項４〜１２のいずれか１つに記載の発光素子アレイ。
【請求項１４】
前記抵抗体に入射する光を遮光または減光するために、前記抵抗体を覆う遮光手段または減光手段が設けられていることを特徴とする請求項１３記載の発光素子アレイ。
【請求項１５】
請求項１〜３、ならびに請求項１〜３のいずれか１つに従属する請求項４、さらにその請求項４に従属する請求項１０〜１４のいずれか１つに記載の複数の発光素子アレイと、
前記第１電極と電気的に接続され、前記第１信号を供給する第１の駆動回路と、
前記第２電極と電気的に接続され、前記第２信号を供給する第２の駆動回路と、
前記第３電極と電気的に接続され、前記第３信号を供給する第３の駆動回路とを含むことを特徴とする発光装置。
【請求項１６】
請求項１〜３のいずれか１つに従属する請求項５、さらにその請求項５に従属する請求項１０〜１４のいずれか１つに記載の複数の発光素子アレイと、
前記第１電極と電気的に接続され、前記第１信号を供給する第１の駆動回路と、
前記第２電極と電気的に接続され、前記第２信号を供給する第２の駆動回路と、
前記第３電極と電気的に接続され、前記第３信号を供給する第３の駆動回路と、
前記抵抗体の前記他端と電気的に接続され、前記第４信号を供給する第４の駆動回路とを含むことを特徴とする発光装置。
【請求項１７】
前記第４の駆動回路は、前記第１の駆動回路が前記第１信号の供給先の発光素子アレイを変更するときに、前記共通の電極の電位にほぼ等しい信号を供給してから、前記第４信号を供給し、
前記第２の駆動回路および第３の駆動回路は、前記第４の駆動回路が前記第４信号の供給を開始してから、前記第２信号および前記第３信号をそれぞれ供給することを特徴とする請求項１６記載の発光装置。
【請求項１８】
請求項１５記載の発光装置と、
感光体ドラムに前記発光装置の発光素子からの光を集光する集光手段と、
前記発光装置からの光が前記集光手段によって前記感光体ドラムに集光されて露光された感光体ドラムに現像剤を供給する現像剤供給手段と、
感光体ドラムに現像剤によって形成された画像を記録シートに転写する転写手段と、
記録シートに転写された現像剤を定着させる定着手段とを含み、
前記第１、第２および第３駆動回路は、画像情報に基づいて前記第１、第２および第３信号をそれぞれ供給することを特徴とする画像形成装置。
【請求項１９】
請求項１６または１７記載の発光装置と、
感光体ドラムに前記発光装置の発光素子からの光を集光する集光手段と、
前記発光装置からの光が前記集光手段によって前記感光体ドラムに集光されて露光された感光体ドラムに現像剤を供給する現像剤供給手段と、
感光体ドラムに現像剤によって形成された画像を記録シートに転写する転写手段と、
記録シートに転写された現像剤を定着させる定着手段とを含み、
前記第１、第２、第３および第４駆動回路は、画像情報に基づいて前記第１、第２、第３および第４信号をそれぞれ供給することを特徴とする画像形成装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【公開番号】特開２０１２−１９２７４１（Ｐ２０１２−１９２７４１Ａ）
【公開日】平成２４年１０月１１日（２０１２．１０．１１）
【国際特許分類】
【出願番号】特願２０１２−１１００７７（Ｐ２０１２−１１００７７）
【出願日】平成２４年５月１１日（２０１２．５．１１）
【分割の表示】特願２００７−４００６５（Ｐ２００７−４００６５）の分割
【原出願日】平成１９年２月２０日（２００７．２．２０）
【出願人】（０００００６６３３）京セラ株式会社 (13,660)
【Ｆターム（参考）】
【公開日】平成２４年１０月１１日（２０１２．１０．１１）
【国際特許分類】
【出願日】平成２４年５月１１日（２０１２．５．１１）
【分割の表示】特願２００７−４００６５（Ｐ２００７−４００６５）の分割
【原出願日】平成１９年２月２０日（２００７．２．２０）
【出願人】（０００００６６３３）京セラ株式会社 (13,660)
【Ｆターム（参考）】
[ Back to top ]