表示装置およびその駆動方法ならびに電子機器
【課題】簡易なシステムで焼き付きを低減することの可能な表示装置およびその駆動方法ならびに電子機器を提供する。
【解決手段】表示領域１０Ａの縦横比と異なる縦横比の映像信号２０Ａが外部から入力され、表示領域１０Ａのうち左右の帯状領域１０Ａ−１（図示せず）が黒表示されたのち、表示領域１０Ａの縦横比と等しい縦横比の映像信号２０Ａが外部から入力されたときに、その映像信号２０Ａのうち左右の帯状領域１０Ａ−１に対応する映像信号が、光センサ１９によって検出された境界線Ｌ１，Ｌ２における輝度差を用いて補正される。
【解決手段】表示領域１０Ａの縦横比と異なる縦横比の映像信号２０Ａが外部から入力され、表示領域１０Ａのうち左右の帯状領域１０Ａ−１（図示せず）が黒表示されたのち、表示領域１０Ａの縦横比と等しい縦横比の映像信号２０Ａが外部から入力されたときに、その映像信号２０Ａのうち左右の帯状領域１０Ａ−１に対応する映像信号が、光センサ１９によって検出された境界線Ｌ１，Ｌ２における輝度差を用いて補正される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示パネルに発光素子が設けられた表示装置およびその駆動方法に関する。また、本発明は、上記表示装置を備えた電子機器に関する。
【背景技術】
【０００２】
近年、画像表示を行う表示装置の分野では、画素の発光素子として、流れる電流値に応じて発光輝度が変化する電流駆動型の光学素子、例えば有機ＥＬ(electro luminescence)素子を用いた表示装置が開発され、商品化が進められている。有機ＥＬ素子は、液晶素子などと異なり自発光素子である。そのため、有機ＥＬ素子を用いた表示装置（有機ＥＬ表示装置）では、光源（バックライト）が必要ないので、光源を必要とする液晶表示装置と比べて、薄型化、高輝度化することができる。特に、駆動方式としてアクティブマトリクス方式を用いた場合には、各画素をホールド点灯させることができ、低消費電力化することもできる。そのため、有機ＥＬ表示装置は、次世代のフラットパネルディスプレイの主流になると期待されている。
【０００３】
有機ＥＬ素子は、電流駆動型の発光素子であり、有機ＥＬ素子に流れる電流量を制御することにより階調を調整することの可能な素子である。しかし、有機ＥＬ素子は、発光量と通電時間に応じて劣化する性質を有しており、劣化の進行した有機ＥＬ素子の輝度は、劣化のあまり進行していない有機ＥＬ素子の輝度と比べて相対的に低下する。一方で、表示画像の輝度は全画素において一様ではないことから、有機ＥＬ素子の劣化も全画素において一様ではなく、有機ＥＬ素子の劣化の度合いに対応した輝度低下が表示領域に生じる。
【０００４】
この現象は「焼き付き」と呼ばれるものであり、この「焼き付き」を精度良く補正するためには、有機ＥＬ素子の実際の劣化状態を正しく検出することが必要である。その方策の一つとして、例えば、特許文献１では、非表示領域にダミー画素と輝度検出センサを設け、ダミー画素の輝度を輝度検出センサで検出してダミー画素の累積劣化量差を導出し、それを利用して、各画素の入力階調値に対する補正量を導出することが記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−２０６４６３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、特許文献１の方策では、全画素に対して累積劣化量差や補正量を導出する必要があるので、システムが大掛かりになってしまうという問題があった。
【０００７】
本発明はかかる問題点に鑑みてなされたものであり、その目的は、簡易なシステムで焼き付きを低減することの可能な表示装置およびその駆動方法ならびに電子機器を提供することにある。
【課題を解決するための手段】
【０００８】
本発明の表示装置は、表示領域に２次元配置された複数の表示画素と、非表示領域に配置された複数のダミー画素および複数のダミー画素の輝度を検出するセンサとを有する表示部を備えると共に、各表示画素および各ダミー画素を駆動する駆動部を備えたものである。上記の駆動部は、表示調整部と、信号補正部とを有している。表示調整部は、表示領域の縦横比とは異なる縦横比の第１映像信号が外部から入力されたときに表示領域のうち左右の帯状領域を黒表示することにより第１映像信号の縦横比を表示領域の縦横比に合わせないで第１映像信号に対応する映像を表示領域のうち帯状領域を除く領域である中央領域に表示することを可能とするものである。信号補正部は、表示領域のうち、中央領域と左右の帯状領域との境界線を含む領域に映像を表示する第２映像信号が外部から入力されたときに、以下の４つを実行するようになっている。
【０００９】
（１）中央領域のうち少なくとも一方の境界線と接する領域に配置された１または複数の表示画素に印加する第１信号電圧と同一の第２信号電圧を複数のダミー画素のうち１または複数の第１ダミー画素に印加すること
（２）左右の帯状領域の少なくとも一方の領域のうち境界線と接する領域に配置された１または複数の表示画素に印加する第３信号電圧と同一の第４信号電圧を複数のダミー画素のうち第１ダミー画素とは異なる１または複数の第２ダミー画素に印加すること
（３）第２信号電圧が印加されているときの１または複数の第１ダミー画素の輝度と、第４信号電圧が印加されているときの１または複数の第２ダミー画素の輝度とをセンサで検出すること
（４）第２映像信号のうち左右の帯状領域に対応する映像信号を、センサの検出信号を用いて補正すること
【００１０】
本発明の電子機器は、上記の表示装置を備えたものである。
【００１１】
本発明の表示装置の駆動方法は、上記の表示部と、各表示画素および各ダミー画素を駆動する駆動部とを備え、駆動部が上記の表示調整部の機能を有する表示装置において、表示領域のうち、中央領域と左右の帯状領域との境界線を含む領域に映像を表示する第２映像信号が外部から入力されたときに、上記の４つを実行するものである。
【００１２】
本発明の表示装置およびその駆動方法ならびに電子機器では、表示領域のうち、中央領域と左右の帯状領域との境界線を含む領域に映像を表示する第２映像信号が外部から入力されたときに、第２映像信号のうち左右の帯状領域に対応する映像信号が、センサによって検出された境界線における輝度差を用いて補正される。これにより、境界線における輝度差を小さくすることができる。
【発明の効果】
【００１３】
本発明の表示装置およびその駆動方法ならびに電子機器によれば、境界線における輝度差を小さくすることができるようにした。これにより、表示領域の縦横比とは異なる縦横比の映像が表示されたことに起因する焼き付きを低減することができる。このように、本発明では、簡易なシステムで焼き付きを低減することができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の一実施の形態に係る表示装置の構成の一例を表す概略図である。
【図２】表示領域内の画素回路の構成の一例を表す概略図である。
【図３】非表示領域内の画素回路の構成の一例を表す概略図である。
【図４】図１の表示パネルの構成を表す上面図である。
【図５】表示領域の縦横比と異なる縦横比の映像が表示されている様子を表す模式図である。
【図６】境界線に隣接する領域に含まれる表示画素に対応する映像信号の抽出について説明するための模式図である。
【図７】図１の表示パネルの構成の第１変形例を表す上面図である。
【図８】図１の表示パネルの構成の第２変形例を表す上面図である。
【図９】図１の表示パネルの構成の第３変形例を表す上面図である。
【図１０】図１の表示パネルの構成の第４変形例を表す上面図である。
【図１１】上記実施の形態の発光装置の適用例１の外観を表す斜視図である。
【図１２】（Ａ）は適用例２の表側から見た外観を表す斜視図であり、（Ｂ）は裏側から見た外観を表す斜視図である。
【図１３】適用例３の外観を表す斜視図である。
【図１４】適用例４の外観を表す斜視図である。
【図１５】（Ａ）は適用例５の開いた状態の正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態の正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。
【発明を実施するための形態】
【００１５】
以下、発明を実施するための形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．実施の形態(図１〜図６)
２．変形例(図７〜図１０)
３．適用例(図１１〜図１５)
【００１６】
＜実施の形態＞
（表示装置１の概略構成）
図１は、本発明の一実施の形態に係る表示装置１の概略構成を表したものである。この表示装置１は、表示パネル１０（表示部）と、表示パネル１０を駆動する駆動回路２０（駆動部）とを備えている。
【００１７】
表示パネル１０は、発光色の互いに異なる３種類の有機ＥＬ素子１１Ｒ，１１Ｇ，１１Ｂが２次元配置された表示領域１０Ａを有している。表示領域１０Ａとは、有機ＥＬ素子１１Ｒ，１１Ｇ，１１Ｂから発せられる光を利用して映像を表示する領域である。有機ＥＬ素子１１Ｒは赤色光を発する有機ＥＬ素子であり、有機ＥＬ素子１１Ｇは緑色光を発する有機ＥＬ素子であり、有機ＥＬ素子１１Ｂは青色光を発する有機ＥＬ素子である。なお、以下では、有機ＥＬ素子１１Ｒ，１１Ｇ，１１Ｂの総称として有機ＥＬ素子１１を適宜、用いるものとする。
【００１８】
表示パネル１０は、また、発光色の互いに異なる３種類の有機ＥＬ素子１２Ｒ，１２Ｇ，１２Ｂが配置された非表示領域１０Ｂを有している。非表示領域１０Ｂとは、有機ＥＬ素子１２Ｒ，１２Ｇ，１２Ｂから発せられる光が外部に漏れないようになっている領域である。非表示領域１０Ｂは、図１に示したように、表示領域１０Ａの左右両側に１つずつ設けられている。有機ＥＬ素子１２Ｒは赤色光を発する有機ＥＬ素子であり、有機ＥＬ素子１２Ｇは緑色光を発する有機ＥＬ素子であり、有機ＥＬ素子１２Ｂは青色光を発する有機ＥＬ素子である。なお、以下では、有機ＥＬ素子１２Ｒ，１２Ｇ，１２Ｂの総称として有機ＥＬ素子１２を適宜、用いるものとする。このように、非表示領域１０Ｂには、表示領域１０Ａに設けられた有機ＥＬ素子１１と同一種類の色光を発する有機ＥＬ素子１２が設けられている。有機ＥＬ素子１２は、有機ＥＬ素子１１と同様の構造および材料によって構成されていることが好ましい。
【００１９】
非表示領域１０Ｂには、さらに、複数の光センサ１９が配置されている。複数の光センサ１９は、各有機ＥＬ素子１２に対応して１つずつ配置されており、個々の有機ＥＬ素子１２から発せられた光を検出し、光検出信号を出力するようになっている。
【００２０】
駆動回路２０は、タイミング生成回路２１、映像信号処理回路２２、信号線駆動回路２３、書込線駆動回路２４、および電源線駆動回路２５を有している。
【００２１】
（表示画素１５）
図２は、表示領域１０Ａ内の回路構成の一例を表したものである。表示領域１０Ａ内には、複数の画素回路１３が個々の有機ＥＬ素子１１と対となって２次元配置されている。なお、本実施の形態では、一対の有機ＥＬ素子１１および画素回路１３が１つのサブピクセル１４を構成している。より詳細には、図１に示したように、一対の有機ＥＬ素子１１Ｒおよび画素回路１３が１つのサブピクセル１４Ｒを構成し、一対の有機ＥＬ素子１１Ｇおよび画素回路１３が１つのサブピクセル１４Ｇを構成し、一対の有機ＥＬ素子１１Ｂおよび画素回路１３が１つのサブピクセル１４Ｂを構成している。さらに、互いに隣り合う３つのサブピクセル１４Ｒ，１４Ｇ，１４Ｂが１つの画素（表示画素１５）を構成している。
【００２２】
各画素回路１３は、例えば、駆動トランジスタＴｒ1、書き込みトランジスタＴｒ2および保持容量Ｃs1によって構成されたものであり、２Ｔｒ１Ｃの回路構成となっている。駆動トランジスタＴｒ1および書き込みトランジスタＴｒ2は、例えば、ｎチャネルＭＯＳ型の薄膜トランジスタ（ＴＦＴ（Thin Film Transistor））により形成されている。駆動トランジスタＴｒ1または書き込みトランジスタＴｒ2は、例えば、ｐチャネルＭＯＳ型のＴＦＴであってもよい。
【００２３】
表示領域１０Ａにおいて、列方向には信号線ＤＴＬが複数配置され、行方向には走査線ＷＳＬおよび電源線ＰＳＬ（電源電圧の供給される部材）がそれぞれ複数配置されている。各信号線ＤＴＬと各走査線ＷＳＬとの交差点近傍には、有機ＥＬ素子１１が１つずつ設けられている。各信号線ＤＴＬは、信号線駆動回路２３の出力端（図示せず）と、書き込みトランジスタＴｒ2のドレイン電極およびソース電極のいずれか一方（図示せず）に接続されている。各走査線ＷＳＬは、書込線駆動回路２４の出力端（図示せず）と、書き込みトランジスタＴｒ2のゲート電極（図示せず）に接続されている。各電源線ＰＳＬは、電源線駆動回路２５の出力端（図示せず）と、駆動トランジスタＴｒ1のドレイン電極およびソース電極のいずれか一方（図示せず）に接続されている。書き込みトランジスタＴｒ2のドレイン電極およびソース電極のうち信号線ＤＴＬに非接続の方（図示せず）は、駆動トランジスタＴｒ1のゲート電極（図示せず）と、保持容量Ｃs1の一端に接続されている。駆動トランジスタＴｒ1のドレイン電極およびソース電極のうち電源線ＰＳＬに非接続の方（図示せず）と保持容量Ｃs1の他端とが、有機ＥＬ素子１１のアノード電極（図示せず）に接続されている。有機ＥＬ素子１１のカソード電極（図示せず）は、例えば、グラウンド線ＧＮＤに接続されている。
【００２４】
（ダミー画素１８）
図３は、非表示領域１０Ｂ内の回路構成の一例を表したものである。非表示領域１０Ｂには、複数の画素回路１６が個々の有機ＥＬ素子１２と対となって配置されている。なお、本実施の形態では、一対の有機ＥＬ素子１２および画素回路１６が１つのサブピクセル１７を構成している。より詳細には、図１に示したように、一対の有機ＥＬ素子１２Ｒおよび画素回路１３が１つのサブピクセル１７Ｒを構成し、一対の有機ＥＬ素子１２Ｇおよび画素回路１３が１つのサブピクセル１７Ｇを構成し、一対の有機ＥＬ素子１２Ｂおよび画素回路１３が１つのサブピクセル１７Ｂを構成している。さらに、互いに隣り合う３つのサブピクセル１７Ｒ，１７Ｇ，１７Ｂが１つの画素（ダミー画素１８）を構成している。
【００２５】
画素回路１６は、上述の画素回路１３と同様の構成となっている。具体的には、画素回路１６は、駆動トランジスタＴｒ3、書き込みトランジスタＴｒ4および保持容量Ｃs2によって構成されたものであり、２Ｔｒ１Ｃの回路構成となっている。駆動トランジスタＴｒ3および書き込みトランジスタＴｒ4は、例えば、ｎチャネルＭＯＳ型のＴＦＴにより形成されている。駆動トランジスタＴｒ3または書き込みトランジスタＴｒ4は、例えば、ｐチャネルＭＯＳ型のＴＦＴであってもよい。
【００２６】
非表示領域１０Ｂにおいて、列方向には信号線ＤＴＬが１つ配置され、行方向には走査線ＷＳＬおよび電源線ＰＳＬがそれぞれ１つずつ配置されている。信号線ＤＴＬと走査線ＷＳＬとの交差点近傍には、有機ＥＬ素子１２が設けられている。信号線ＤＴＬは、信号線駆動回路２３の出力端（図示せず）と、書き込みトランジスタＴｒ4のドレイン電極およびソース電極のいずれか一方（図示せず）に接続されている。走査線ＷＳＬは、書込線駆動回路２４の出力端（図示せず）と、書き込みトランジスタＴｒ4のゲート電極（図示せず）に接続されている。各電源線ＰＳＬは、電源線駆動回路２５の出力端（図示せず）と、駆動トランジスタＴｒ3のドレイン電極およびソース電極のいずれか一方（図示せず）に接続されている。書き込みトランジスタＴｒ4のドレイン電極およびソース電極のうち信号線ＤＴＬに非接続の方（図示せず）は、駆動トランジスタＴｒ3のゲート電極（図示せず）と、保持容量Ｃs2の一端に接続されている。駆動トランジスタＴｒ3のドレイン電極およびソース電極のうち電源線ＰＳＬに非接続の方（図示せず）と保持容量Ｃs2の他端とが、有機ＥＬ素子１２のアノード電極（図示せず）に接続されている。有機ＥＬ素子１２のカソード電極（図示せず）は、例えば、グラウンド線ＧＮＤに接続されている。
【００２７】
（表示パネル１０の上面構成）
図４は、表示パネル１０の上面構成の一例を表したものである。表示パネル１０は、例えば、駆動パネル３０と封止パネル４０とが封止層（図示せず）を介して貼り合わされた構造となっている。
【００２８】
駆動パネル３０は、表示領域１０Ａに、２次元配置された複数の表示画素１５を有しており、非表示領域１０Ｂに、２次元配置された複数のダミー画素１８を有している。つまり、駆動パネル３０は、複数の表示画素１５と、複数のダミー画素１８とが共通の基板（図示せず）上に形成されたものである。表示領域１０Ａの、垂直方向の画素数をｙとすると、非表示領域１０Ｂの、垂直方向の画素数もｙとなっている。また、左側の非表示領域１０Ｂの、水平方向の画素数はｎ（ｎは２以上の正数）となっており、右側の非表示領域１０Ｂの、水平方向の画素数もｎとなっている。つまり、左側の非表示領域１０Ｂおよび右側の非表示領域１０Ｂ共に、複数のダミー画素１８がｙ×ｎのマトリクス状に配置されており、非表示領域１０Ｂ全体としては、ダミー画素１８の画素数はｙ×２ｎとなっている。なお、以下では、説明を簡略化するために、ｎが２である場合について説明する。
【００２９】
駆動パネル３０の一辺（長辺）には、例えば、図４に示したように、複数の映像信号供給ＴＡＢ５１と、複数の光検出信号出力ＴＣＰ５４が取り付けられている。駆動パネル３０の他の辺（短辺）には、例えば、走査信号供給ＴＡＢ５２が取り付けられている。また、駆動パネル３０の短辺であって、かつ走査信号供給ＴＡＢ５２とは異なる辺には、例えば、電源電圧供給ＴＡＢ５３が取り付けられている。映像信号供給ＴＡＢ５１は、信号線駆動回路２３の集積されたＩＣをフィルム状の配線基板の開口に中空配線したものである。走査信号供給ＴＡＢ５２は、書込線駆動回路２４の集積されたＩＣをフィルム状の配線基板の開口に中空配線したものである。電源電圧供給ＴＡＢ５３は、電源線駆動回路２５の集積されたＩＣをフィルム状の配線基板の開口に中空配線したものである。電源電圧供給ＴＡＢ５３は、図示しない電源回路の出力端に接続されている。光検出信号出力ＴＣＰ５４は、映像信号処理回路２２の入力端（図示せず）に接続されている。なお、信号線駆動回路２３、書込線駆動回路２４および電源線駆動回路２５は、ＴＡＢに形成されていなくてもよく、例えば、駆動パネル３０に形成されていてもよい。
【００３０】
封止パネル４０は、例えば、有機ＥＬ素子１１，１２を封止する封止基板（図示せず）と、カラーフィルタ（図示せず）とを有している。カラーフィルタは、例えば、封止基板の表面のうち有機ＥＬ素子１１の光が通過する領域に設けられている。カラーフィルタは、例えば、有機ＥＬ素子１１Ｒ，１１Ｇ，１１Ｂのそれぞれに対応して、赤色用のフィルタ、緑色用のフィルタおよび青色用のフィルタ（図示せず）を有している。
【００３１】
（駆動回路２０）
次に、駆動回路２０内の各回路について、図１を参照して説明する。タイミング生成回路２１は、映像信号処理回路２２、信号線駆動回路２３、書込線駆動回路２４、および電源線駆動回路２５が連動して動作するように制御するものである。
【００３２】
タイミング生成回路２１は、例えば、外部から入力された同期信号２０Ｂに応じて（同期して）、上述した各回路に対して制御信号２１Ａを出力するようになっている。タイミング生成回路２１は、例えば、映像信号処理回路２２などと共に、例えば、表示パネル１０とは別体の制御回路基板（図示せず）上に形成されている。
【００３３】
映像信号処理回路２２は、例えば、外部から入力された同期信号２０Ｂに応じて（同期して）、外部から入力された映像信号２０Ａを補正すると共に、補正した後の映像信号を映像信号２２Ａとして信号線駆動回路２３に出力するものである。映像信号処理回路２２は、例えば、図１に示したように、表示調整部２６と、信号補正部２７とを有している。
【００３４】
表示調整部２６は、表示領域１０Ａの縦横比とは異なる縦横比の映像信号２０Ａ（第１映像信号）が外部から入力されたときに、以下の信号処理を行うことが可能となっている。例えば、表示領域１０Ａの縦横比が１６：９となっているときに、縦横比が４：３の映像信号２０Ａが外部から入力されたとする。このとき、表示調整部２６は、例えば、図５に示したように、表示領域１０Ａのうち左右の帯状領域１０Ａ−１を黒表示することにより、映像信号２０Ａの縦横比を表示領域１０Ａの縦横比に合わせないで映像信号２０Ａに対応する映像を表示領域１０Ａのうち帯状領域１０Ａ−１を除く領域である中央領域１０Ａ−２に表示することが可能となっている。ここで、表示調整部２６は、例えば、左右の帯状領域１０Ａ−１を黒表示するために、黒階調に対応する映像信号を生成し、この映像信号と、外部から入力された映像信号２０Ａとを合わせた新たな映像信号２６Ａを生成し、信号補正部２７に出力するようになっている。一方で、表示調整部２６は、例えば、表示領域１０Ａの縦横比と同一の縦横比の映像信号２０Ａが外部から入力されたときには、上記の信号処理を行わず、外部から入力された映像信号２０Ａをそのまま、信号補正部２７に出力するようになっている。
【００３５】
信号補正部２７は、表示調整部２６から映像信号２６Ａが入力されたときには、その映像信号２６Ａに対して、通常行われる補正（例えば、ガンマ補正など）を行ったのち、補正後の映像信号を映像信号２２Ａとして信号線駆動回路２３に出力するようになっている。一方で、信号補正部２７は、表示領域１０Ａのうち、中央領域１０Ａ−２と左右の帯状領域１０Ａ−１との境界線Ｌ１，Ｌ２を含む領域に映像を表示する映像信号（第２映像信号）、例えば映像信号２０Ａが表示調整部２６から入力されたときには、以下の信号処理を行うようになっている。すなわち、信号補正部２７は、第２映像信号に対して、通常行われる補正（例えば、ガンマ補正など）を行ったのち、補正後の映像信号に対して、例えば、以下に示した「焼き付き補正処理」を行い、焼き付き補正処理後の映像信号２７（例えば、後述の映像信号２７Ａ，２７Ｂ，２７Ｃ，２７Ｄ）を映像信号２２Ａとして信号線駆動回路２３に出力するようになっている。
【００３６】
なお、信号補正部２７は、第２映像信号に対して、先に「焼き付き補正処理」を行うようになっていてもよい。すなわち、信号補正部２７は、第２映像信号に対して焼き付き補正処理を行ったのち、焼き付き補正処理後の映像信号に対して、通常行われる補正（例えば、ガンマ補正など）を行い、補正後の映像信号を映像信号２２Ａとして信号線駆動回路２３に出力するようになっていてもよい。
【００３７】
（焼き付き補正処理）
以下に、焼き付き補正処理について説明する。焼き付き補正処理とは、表示領域１０Ａの縦横比とは異なる縦横比の映像が表示されたことに起因する焼き付きを低減するための一連の信号処理を指している。
【００３８】
まず、信号補正部２７は、中央領域１０Ａ−２のうち左側の境界線Ｌ１と接する帯状の領域α１（図６参照）に配置されたｙ個の表示画素１５に対応する映像信号（映像信号２７Ａ）を第２映像信号から抽出する。また、信号補正部２７は、中央領域１０Ａ−２のうち右側の境界線Ｌ２と接する帯状の領域α２（図６参照）に配置されたｙ個の表示画素１５に対応する映像信号（映像信号２７Ｂ）を第２映像信号から抽出する。さらに、信号補正部２７は、左側の帯状領域１０Ａ−１のうち境界線Ｌ１と接する帯状の領域α３（図６参照）に配置されたｙ個の表示画素１５に対応する映像信号（映像信号２７Ｃ）を第２映像信号から抽出する。さらに、信号補正部２７は、右側の帯状領域１０Ａ−１のうち境界線Ｌ２と接する帯状の領域α４（図６参照）に配置されたｙ個の表示画素１５に対応する映像信号（映像信号２７Ｄ）を第２映像信号から抽出する。つまり、信号補正部２７は、２次元配置された複数の表示画素１５のうち、境界線Ｌ１，Ｌ２に隣接する４列の画素アレイに対応する映像信号２７Ａ，２７Ｂ，２７Ｃ，２７Ｄを第２映像信号から抽出する。
【００３９】
次に、信号補正部２７は、複数のダミー画素１８に対する映像信号として映像信号２７Ａ，２７Ｂ，２７Ｃ，２７Ｄを割り当てたのち、映像信号２７Ａ，２７Ｂ，２７Ｃ，２７Ｄを映像信号２２Ａとして信号線駆動回路２３に出力する。具体的には、信号補正部２７は、複数のダミー画素１８のうち、左側の非表示領域１０Ｂに含まれる１列の画素アレイに対して、映像信号２７Ａを割り当て、その画素アレイに対する映像信号として映像信号２７Ａを信号線駆動回路２３に出力する。また、信号補正部２７は、複数のダミー画素１８のうち、左側の非表示領域１０Ｂに含まれる別の１列の画素アレイに対して、映像信号２７Ｂを割り当て、その画素アレイに対する映像信号として映像信号２７Ｂを信号線駆動回路２３に出力する。また、信号補正部２７は、複数のダミー画素１８のうち、右側の非表示領域１０Ｂに含まれる１列の画素アレイに対して、映像信号２７Ｃを割り当て、その画素アレイに対する映像信号として映像信号２７Ｃを信号線駆動回路２３に出力する。また、信号補正部２７は、複数のダミー画素１８のうち、右側の非表示領域１０Ｂに含まれる別の１列の画素アレイに対して、映像信号２７Ｄを割り当て、その画素アレイに対する映像信号として映像信号２７Ｄを信号線駆動回路２３に出力する。つまり、信号補正部２７は、２次元配置された複数の表示画素１５のうち、境界線Ｌ１，Ｌ２に隣接する４列の画素アレイによって表示される映像と同一の映像を、複数のダミー画素１８に表示させるようにしている。
【００４０】
その後、信号補正部２７は、各ダミー画素１８の発光輝度に対応する光検出信号を各光センサ１９から取得し、その光検出信号を用いて、第２映像信号のうち左右の帯状領域１０Ａ−１に対応する映像信号を補正する。具体的には、信号補正部２７は、まず、複数のダミー画素１８のうち、映像信号２７Ｃに対応する信号電圧（第４信号電圧）が印加された１列の画素アレイの発光輝度に対応する光検出信号Ｖ１と、複数のダミー画素１８のうち、映像信号２７Ａに対応する信号電圧（第２信号電圧）が印加された１列の画素アレイの発光輝度に対応する光検出信号Ｖ２との差分ΔＶ１（＝Ｖ１−Ｖ２）導出する。この差分ΔＶ１は、左側の境界線Ｌ１における輝度差に相当する値である。次に、信号補正部２７は、差分ΔＶ１を用いて、第２映像信号のうち左側の帯状領域１０Ａ−１に対応する映像信号を補正する。例えば、信号補正部２７は、第２映像信号のうち左側の帯状領域１０Ａ−１に対応する映像信号から、ΔＶ１に相当する階調数を削減する。
【００４１】
同様にして、信号補正部２７は、左側の境界線Ｌ１における輝度差に相当する値を導出する。具体的には、信号補正部２７は、まず、複数のダミー画素１８のうち、映像信号２７Ｄに対応する信号電圧（第４信号電圧）が印加された１列の画素アレイの発光輝度に対応する光検出信号Ｖ３と、複数のダミー画素１８のうち、映像信号２７Ｂに対応する信号電圧（第２信号電圧）が印加された１列の画素アレイの発光輝度に対応する光検出信号Ｖ４との差分ΔＶ２（＝Ｖ３−Ｖ４）導出する。この差分ΔＶ２は、右側の境界線Ｌ２における輝度差に相当する値である。次に、信号補正部２７は、差分ΔＶ２を用いて、第２映像信号のうち右側の帯状領域１０Ａ−１に対応する映像信号を補正する。例えば、信号補正部２７は、第２映像信号のうち右側の帯状領域１０Ａ−１に対応する映像信号から、ΔＶ２に相当する階調数を削減する。
【００４２】
信号線駆動回路２３は、映像信号処理回路２２から入力された映像信号２２Ａを、制御信号２１Ａの入力に応じて（同期して）各信号線ＤＴＬに出力し、これにより、各表示画素１５および各ダミー画素１８を駆動するものである。信号線駆動回路２３は、表示画素１５に対応する信号線ＤＴＬに対しては、書込線駆動回路２４によって選択された一ライン分の表示画素１５に対応する信号電圧を出力するようになっている。信号線駆動回路２３は、ダミー画素１８に対応する信号線ＤＴＬに対しては、書込線駆動回路２４によって選択された一ライン分の表示画素１５のうち、帯状の領域α１〜α４（図６参照）に配置された４個の表示画素１５に対応する信号電圧と同一の信号電圧を出力するようになっている。
【００４３】
具体的には、信号線駆動回路２３は、書込線駆動回路２４によって選択された一ライン分の表示画素１５のうち、帯状の領域α１に配置された１個の表示画素１５に印加する信号電圧（第１信号電圧）と同一の信号電圧（第２信号電圧）を、左側の非表示領域１０Ｂ内の１列の画素アレイのうち書込線駆動回路２４によって選択された１個のダミー画素１８に出力するようになっている。また、信号線駆動回路２３は、書込線駆動回路２４によって選択された一ライン分の表示画素１５のうち、帯状の領域α２に配置された１個の表示画素１５に印加する信号電圧（第１信号電圧）と同一の信号電圧（第２信号電圧）を、右側の非表示領域１０Ｂ内の１列の画素アレイのうち書込線駆動回路２４によって選択された１個のダミー画素１８に出力するようになっている。また、信号線駆動回路２３は、書込線駆動回路２４によって選択された一ライン分の表示画素１５のうち、帯状の領域α３に配置された１個の表示画素１５に印加する信号電圧（第３信号電圧）と同一の信号電圧（第４信号電圧）を、左側の非表示領域１０Ｂ内の別の１列の画素アレイのうち書込線駆動回路２４によって選択された１個のダミー画素１８に出力するようになっている。また、信号線駆動回路２３は、書込線駆動回路２４によって選択された一ライン分の表示画素１５のうち、帯状の領域α４に配置された１個の表示画素１５に印加する信号電圧（第３信号電圧）と同一の信号電圧（第４信号電圧）を、右側の非表示領域１０Ｂ内の別の１列の画素アレイのうち書込線駆動回路２４によって選択された１個のダミー画素１８に出力するようになっている。
【００４４】
書込線駆動回路２４は、制御信号２１Ａの入力に応じて（同期して）、複数の走査線ＷＳＬの中から一の走査線ＷＳＬを順次選択するものである。書込線駆動回路２４は、例えば、図４に示したように、駆動パネル３０の他の辺（短辺）に取り付けられた走査信号供給ＴＡＢ５２に設けられている。
【００４５】
電源線駆動回路２５は、制御信号２１Ａの入力に応じて（同期して）、複数の電源線ＰＳＬに、図示しない電源回路から供給された電源電圧を順次印加して、有機ＥＬ素子１１，１２の発光および消光を制御するものである。
【００４６】
（表示装置１の動作）
次に、本実施の形態の表示装置１の動作の一例について説明する。まず、表示装置１に対して外部から映像信号２０Ａおよび同期信号２０Ｂが入力される。すると、タイミング生成回路２１から駆動回路２０内の各回路に対して制御信号２１Ａが出力され、その制御信号２１Ａの指示に従って、駆動回路２０内の各回路が動作する。具体的には、映像信号処理回路２２において映像信号２２Ａが生成され、生成された映像信号２２Ａが信号線駆動回路２３によって各信号線ＤＴＬに出力されると同時に、書込線駆動回路２４によって複数の走査線ＷＳＬの中から一の走査線ＷＳＬが順次選択される。さらに、映像信号処理回路２２においてダミー画素１８用の映像信号が生成され、生成されたダミー画素１８用の映像信号が信号線駆動回路２３によってダミー画素１８用の各信号線ＤＴＬに出力されると同時に、書込線駆動回路２４によってダミー画素１８用の複数の走査線ＷＳＬの中から一の走査線ＷＳＬが順次選択される。また、所望の電源電圧が電源線駆動回路２５によって複数の電源線ＰＳＬに順次印加される。これにより、各表示画素１５および各ダミー画素１８が駆動され、表示領域１０Ａに映像が表示される。
【００４７】
（表示装置１の効果）
次に、本実施の形態の表示装置１の効果について説明する。本実施の形態では、表示領域１０Ａの縦横比と異なる縦横比の映像信号２０Ａが外部から入力され、表示領域１０Ａのうち左右の帯状領域１０Ａ−１が黒表示されたのち、表示領域１０Ａのうち境界線Ｌ１，Ｌ２を含む領域に映像を表示する第２映像信号（典型的には、表示領域１０Ａの縦横比と等しい縦横比の映像信号２０Ａ）が外部から入力されたときに、第２映像信号のうち左右の帯状領域１０Ａ−１に対応する映像信号が、光センサ１９によって検出された境界線Ｌ１，Ｌ２における輝度差を用いて補正される。これにより、境界線Ｌ１，Ｌ２における輝度差を小さくすることができるので、表示領域１０Ａの縦横比とは異なる縦横比の映像が表示されたことに起因する焼き付きを低減することができる。このように、本実施の形態の表示装置１では、簡易なシステムで焼き付きを低減することができる。
【００４８】
＜変形例＞
（第１変形例）
上記実施の形態では、表示領域１０Ａの左右両側に設けられた双方の非表示領域１０Ｂにおいて、互いに同数のダミー画素１８が設けられている場合が例示されていたが、互いの異なる数のダミー画素１８が設けられていてもよい。また、上記実施の形態では、表示領域１０Ａの左右両側に設けられた双方の非表示領域１０Ｂにおいて、ダミー画素１８の列の数が等しい場合が例示されていたが、互いに異なっていてもよい。
【００４９】
（第２変形例）
また、上記実施の形態では、非表示領域１０Ｂが表示領域１０Ａの左右両側に設けられていたが、例えば、図７に示したように表示領域１０Ａの右側だけに設けられていてもよいし、図８に示したように表示領域１０Ａの左側だけに設けられていてもよい。ただし、それらの場合には、左側の表示領域１０Ａまたは右側の表示領域１０Ａ内に、複数のダミー画素１８がｙ×２ｎのマトリクスで配置されていることが好ましいが、ｙ×ｎのマトリクスで配置されていてもよい。
【００５０】
左側の表示領域１０Ａまたは右側の表示領域１０Ａ内に、複数のダミー画素１８がｙ×（ｅ＋ｆ）（ｅ，ｆはともに正数）のマトリクスで配置されている場合には、各ダミー画素１８には、例えば、以下のようにして信号電圧が印加される。また、第２映像信号のうち左右の帯状領域１０Ａ−１に対応する映像信号の補正は、例えば、以下のようにして行われる。
【００５１】
信号線駆動回路２３は、中央領域１０Ａ−２のうち領域α１または領域α２に配置されたｅ列の画素アレイ（ｅ×ｙ個の表示画素１５）に印加する信号電圧（第１信号電圧）と同一の信号電圧（第２信号電圧）を、非表示領域１０Ｂ内のｅ列の画素アレイ（ｅ×ｙ個のダミー画素１８）に印加する。また、信号線駆動回路２３は、左側の帯状領域１０Ａ−１のうち境界線Ｌ１と接する領域α３、または右側の帯状領域１０Ａ−１のうち境界線Ｌ２と接する領域α４に配置されたｆ列の画素アレイ（ｆ×ｙ個の表示画素１５）に印加する信号電圧（第３信号電圧）と同一の信号電圧（第４信号電圧）を、非表示領域１０Ｂ内の別のｆ列の画素アレイ（ｆ×ｙ個のダミー画素１８）に印加する。
【００５２】
信号補正部２７は、まず、複数のダミー画素１８のうち、映像信号２７Ｃまたは映像信号２７Ｄに対応する信号電圧（第４信号電圧）が印加されたｅ列の画素アレイ（ｅ×ｙ個の表示画素１５）の発光輝度に対応する光検出信号Ｖ５と、複数のダミー画素１８のうち、映像信号２７Ａまたは映像信号２７Ｂに対応する信号電圧（第２信号電圧）が印加されたｆ列の画素アレイ（ｆ×ｙ個の表示画素１５）の発光輝度に対応する光検出信号Ｖ６とを用いて、第２映像信号のうち左右両側の帯状領域１０Ａ−１に対応する映像信号を補正する。
【００５３】
（第３変形例）
また、上記実施の形態では、複数のダミー画素１８が垂直方向に列をなして設けられていたが、一列に含まれるダミー画素１８の数は、表示領域１０Ａにおいて一列に含まれる表示画素１５の数（ｙ個）と同一でなくてもよく、例えば、図９に示したように、１個であってもよい。
【００５４】
（第４変形例）
また、上記実施の形態では、左側の非表示領域１０Ｂおよび右側の非表示領域１０Ｂの双方において、複数のダミー画素１８がｙ×２のマトリクスで配置されている場合、つまり、ｎが２である場合について説明していたが、ｎは２に限られるものではなく、４以上の偶数であってもよい。ただし、その場合には、各ダミー画素１８には、例えば、以下のようにして信号電圧が印加される。また、第２映像信号のうち左右の帯状領域１０Ａ−１に対応する映像信号の補正は、例えば、以下のようにして行われる。
【００５５】
信号線駆動回路２３は、中央領域１０Ａ−２のうち左側の境界線Ｌ１と接する領域α１に配置された（ｎ／２）×ｙ個の表示画素１５に印加する信号電圧（第１信号電圧）と同一の信号電圧（第２信号電圧）を、左側の非表示領域１０Ｂ内の（ｎ／２）×ｙ個のダミー画素１８に印加する。また、信号線駆動回路２３は、中央領域１０Ａ−２のうち右側の境界線Ｌ２と接する領域α２に配置された（ｎ／２）×ｙ個の表示画素１５に印加する信号電圧（第１信号電圧）と同一の信号電圧（第２信号電圧）を、右側の非表示領域１０Ｂ内の（ｎ／２）×ｙ個のダミー画素１８に印加する。また、信号線駆動回路２３は、左側の帯状領域１０Ａ−１のうち左側の境界線Ｌ１と接する領域α３に配置された（ｎ／２）×ｙ個の表示画素１５に印加する信号電圧（第３信号電圧）と同一の信号電圧（第４信号電圧）を、左側の非表示領域１０Ｂ内の別の（ｎ／２）×ｙ個のダミー画素１８に印加する。また、信号線駆動回路２３は、右側の帯状領域１０Ａ−１うち右側の境界線Ｌ２と接する領域α４に配置された（ｎ／２）×ｙ個の表示画素１５に印加する信号電圧（第３信号電圧）と同一の信号電圧（第４信号電圧）を、右側の非表示領域１０Ｂ内の別の（ｎ／２）×ｙ個のダミー画素１８に印加する。
【００５６】
信号補正部２７は、まず、複数のダミー画素１８のうち、映像信号２７Ｃに対応する信号電圧（第４信号電圧）が印加された（ｎ／２）列の画素アレイの発光輝度に対応する光検出信号Ｖ１と、複数のダミー画素１８のうち、映像信号２７Ａに対応する信号電圧（第２信号電圧）が印加された（ｎ／２）列の画素アレイの発光輝度に対応する光検出信号Ｖ２とを用いて、第２映像信号のうち左側の帯状領域１０Ａ−１に対応する映像信号を補正する。同様にして、信号補正部２７は、まず、複数のダミー画素１８のうち、映像信号２７Ｄに対応する信号電圧（第４信号電圧）が印加された（ｎ／２）列の画素アレイの発光輝度に対応する光検出信号Ｖ３と、複数のダミー画素１８のうち、映像信号２７Ｂに対応する信号電圧（第２信号電圧）が印加された（ｎ／２）列の画素アレイの発光輝度に対応する光検出信号Ｖ４とを用いて、第２映像信号のうち右側の帯状領域１０Ａ−１に対応する映像信号を補正する。
【００５７】
（第５変形例）
また、上記実施の形態では、左側の非表示領域１０Ｂおよび右側の非表示領域１０Ｂの双方において、複数のダミー画素１８がｙ×２のマトリクスで配置されている場合、つまり、ｎが２である場合について説明していたが、ｎは２に限られるものではなく、３以上の正数であってもよい。例えば、左側の非表示領域１０Ｂ内のダミー画素１８の画素数をｙ×ｋ(ｋ＝ａ＋ｃ)、右側の非表示領域１０Ｂ内のダミー画素１８の画素数をｙ×ｍ（ｍ＝ｂ＋ｄ）とすると、その場合には、各ダミー画素１８には、例えば、以下のようにして信号電圧が印加される。このとき、第２映像信号のうち左右の帯状領域１０Ａ−１に対応する映像信号の補正は、例えば、以下のようにして行われる。なお、ａ，ｂ，ｃ，ｄ，ｋ，ｍはすべて正数である。
【００５８】
信号線駆動回路２３は、中央領域１０Ａ−２のうち左側の境界線Ｌ１と接する領域α１に配置されたａ×ｙ個の表示画素１５に印加する信号電圧（第１信号電圧）と同一の信号電圧（第２信号電圧）を、左側の非表示領域１０Ｂ内のａ×ｙ個のダミー画素１８に印加する。また、信号線駆動回路２３は、中央領域１０Ａ−２のうち右側の境界線Ｌ２と接する領域α２に配置されたｂ×ｙ個の表示画素１５に印加する信号電圧（第１信号電圧）と同一の信号電圧（第２信号電圧）を、右側の非表示領域１０Ｂ内のｂ×ｙ個のダミー画素１８に印加する。また、信号線駆動回路２３は、左側の帯状領域１０Ａ−１のうち境界線Ｌ１と接する領域α３に配置されたｃ×ｙ個の表示画素１５に印加する信号電圧（第３信号電圧）と同一の信号電圧（第４信号電圧）を、左側の非表示領域１０Ｂ内の別のｃ×ｙ個のダミー画素１８に印加する。また、信号線駆動回路２３は、右側の帯状領域１０Ａ−１うち境界線Ｌ２と接する領域α４に配置されたｄ×ｙ個の表示画素１５に印加する信号電圧（第３信号電圧）と同一の信号電圧（第４信号電圧）を、右側の非表示領域１０Ｂ内の別のｄ×ｙ個のダミー画素１８に印加する。
【００５９】
信号補正部２７は、まず、複数のダミー画素１８のうち、映像信号２７Ｃに対応する信号電圧（第４信号電圧）が印加されたｃ列の画素アレイの発光輝度に対応する光検出信号Ｖ１と、複数のダミー画素１８のうち、映像信号２７Ａに対応する信号電圧（第２信号電圧）が印加されたａ列の画素アレイの発光輝度に対応する光検出信号Ｖ２とを用いて、第２映像信号のうち左側の帯状領域１０Ａ−１に対応する映像信号を補正する。同様にして、信号補正部２７は、まず、複数のダミー画素１８のうち、映像信号２７Ｄに対応する信号電圧（第４信号電圧）が印加されたｄ列の画素アレイの発光輝度に対応する光検出信号Ｖ３と、複数のダミー画素１８のうち、映像信号２７Ｂに対応する信号電圧（第２信号電圧）が印加されたｂ列の画素アレイの発光輝度に対応する光検出信号Ｖ４とを用いて、第２映像信号のうち右側の帯状領域１０Ａ−１に対応する映像信号を補正する。
【００６０】
（第６変形例）
また、上記実施の形態では、駆動パネル３０が、複数の表示画素１５と、複数のダミー画素１８とが共通の基板（図示せず）上に形成されたものであったが、互いに異なる基板（図示せず）上に形成されたものであってもよい。例えば、図１０に示したように、複数の表示画素１５がパネル１０−１上に形成され、複数のダミー画素１８がパネル１０−１とは別体のパネル１０−２上に形成されていてもよい。
【００６１】
＜適用例＞
以下、上記実施の形態およびその変形例で説明した表示装置１の適用例について説明する。上記実施の形態等の表示装置１は、テレビジョン装置、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなど、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。
【００６２】
（適用例１）
図１１は、上記実施の形態等の表示装置１が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル３１０およびフィルターガラス３２０を含む映像表示画面部３００を有しており、この映像表示画面部３００は、上記実施の形態等の表示装置１により構成されている。
【００６３】
（適用例２）
図１２は、上記実施の形態等の表示装置１が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部４１０、表示部４２０、メニュースイッチ４３０およびシャッターボタン４４０を有しており、その表示部４２０は、上記実施の形態等の表示装置１により構成されている。
【００６４】
（適用例３）
図１３は、上記実施の形態等の表示装置１が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体５１０，文字等の入力操作のためのキーボード５２０および画像を表示する表示部５３０を有しており、その表示部５３０は、上記実施の形態等の表示装置１により構成されている。
【００６５】
（適用例４）
図１４は、上記実施の形態等の表示装置１が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部６１０，この本体部６１０の前方側面に設けられた被写体撮影用のレンズ６２０，撮影時のスタート／ストップスイッチ６３０および表示部６４０を有しており、その表示部６４０は、上記実施の形態等の表示装置１により構成されている。
【００６６】
（適用例５）
図１５は、上記実施の形態等の表示装置１が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体７１０と下側筐体７２０とを連結部（ヒンジ部）７３０で連結したものであり、ディスプレイ７４０，サブディスプレイ７５０，ピクチャーライト７６０およびカメラ７７０を有している。そのディスプレイ７４０またはサブディスプレイ７５０は、上記実施の形態等の表示装置１により構成されている。
【符号の説明】
【００６７】
１…表示装置、１０…表示パネル、１０−１，１０−２…パネル、１０Ａ…表示領域、１０Ａ−１…帯状領域、１０Ａ−２…中央領域、１０Ｂ…非表示領域、１１，１１Ｒ，１１Ｇ，１１Ｂ，１２，１２Ｒ，１２Ｇ，１２Ｂ…有機ＥＬ素子、１３，１６…画素回路、１４，１４Ｒ，１４Ｇ，１４Ｂ，１７，１７Ｒ，１７Ｇ，１７Ｂ…サブピクセル、１５…表示画素、１８…ダミー画素、１９…光センサ、２０…駆動回路、２０Ａ，２２Ａ，２７Ａ，２７Ｂ，２７Ｃ，２７Ｄ…映像信号、２０Ｂ…同期信号、２１…タイミング生成回路、２１Ａ…制御信号、２２…映像信号処理回路、２３…信号線駆動回路、２４…書込線駆動回路、２５…電源線駆動回路、２６…表示調整部、２７…信号補正部、３０…駆動パネル、４０…封止パネル、５１…映像信号供給ＴＡＢ、５２…走査信号供給ＴＡＢ、５３…電源電圧供給ＴＡＢ、５４…光検出信号出力ＴＣＰ、Ｃs1，Ｃs2…保持容量、ＤＴＬ…信号線、ＧＮＤ…グラウンド線、Ｌ１，Ｌ２…境界線、ＰＳＬ…電源線、Ｔｒ1，Ｔｒ3…駆動トランジスタ、Ｔｒ2，Ｔｒ4…書き込みトランジスタ、Ｖ１，Ｖ２，Ｖ３，Ｖ４，Ｖ５，Ｖ６…光検出信号、Ｖel…電圧、ＷＳＬ…書込線、α１，α２，α３，α４…領域。
【技術分野】
【０００１】
本発明は、表示パネルに発光素子が設けられた表示装置およびその駆動方法に関する。また、本発明は、上記表示装置を備えた電子機器に関する。
【背景技術】
【０００２】
近年、画像表示を行う表示装置の分野では、画素の発光素子として、流れる電流値に応じて発光輝度が変化する電流駆動型の光学素子、例えば有機ＥＬ(electro luminescence)素子を用いた表示装置が開発され、商品化が進められている。有機ＥＬ素子は、液晶素子などと異なり自発光素子である。そのため、有機ＥＬ素子を用いた表示装置（有機ＥＬ表示装置）では、光源（バックライト）が必要ないので、光源を必要とする液晶表示装置と比べて、薄型化、高輝度化することができる。特に、駆動方式としてアクティブマトリクス方式を用いた場合には、各画素をホールド点灯させることができ、低消費電力化することもできる。そのため、有機ＥＬ表示装置は、次世代のフラットパネルディスプレイの主流になると期待されている。
【０００３】
有機ＥＬ素子は、電流駆動型の発光素子であり、有機ＥＬ素子に流れる電流量を制御することにより階調を調整することの可能な素子である。しかし、有機ＥＬ素子は、発光量と通電時間に応じて劣化する性質を有しており、劣化の進行した有機ＥＬ素子の輝度は、劣化のあまり進行していない有機ＥＬ素子の輝度と比べて相対的に低下する。一方で、表示画像の輝度は全画素において一様ではないことから、有機ＥＬ素子の劣化も全画素において一様ではなく、有機ＥＬ素子の劣化の度合いに対応した輝度低下が表示領域に生じる。
【０００４】
この現象は「焼き付き」と呼ばれるものであり、この「焼き付き」を精度良く補正するためには、有機ＥＬ素子の実際の劣化状態を正しく検出することが必要である。その方策の一つとして、例えば、特許文献１では、非表示領域にダミー画素と輝度検出センサを設け、ダミー画素の輝度を輝度検出センサで検出してダミー画素の累積劣化量差を導出し、それを利用して、各画素の入力階調値に対する補正量を導出することが記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−２０６４６３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、特許文献１の方策では、全画素に対して累積劣化量差や補正量を導出する必要があるので、システムが大掛かりになってしまうという問題があった。
【０００７】
本発明はかかる問題点に鑑みてなされたものであり、その目的は、簡易なシステムで焼き付きを低減することの可能な表示装置およびその駆動方法ならびに電子機器を提供することにある。
【課題を解決するための手段】
【０００８】
本発明の表示装置は、表示領域に２次元配置された複数の表示画素と、非表示領域に配置された複数のダミー画素および複数のダミー画素の輝度を検出するセンサとを有する表示部を備えると共に、各表示画素および各ダミー画素を駆動する駆動部を備えたものである。上記の駆動部は、表示調整部と、信号補正部とを有している。表示調整部は、表示領域の縦横比とは異なる縦横比の第１映像信号が外部から入力されたときに表示領域のうち左右の帯状領域を黒表示することにより第１映像信号の縦横比を表示領域の縦横比に合わせないで第１映像信号に対応する映像を表示領域のうち帯状領域を除く領域である中央領域に表示することを可能とするものである。信号補正部は、表示領域のうち、中央領域と左右の帯状領域との境界線を含む領域に映像を表示する第２映像信号が外部から入力されたときに、以下の４つを実行するようになっている。
【０００９】
（１）中央領域のうち少なくとも一方の境界線と接する領域に配置された１または複数の表示画素に印加する第１信号電圧と同一の第２信号電圧を複数のダミー画素のうち１または複数の第１ダミー画素に印加すること
（２）左右の帯状領域の少なくとも一方の領域のうち境界線と接する領域に配置された１または複数の表示画素に印加する第３信号電圧と同一の第４信号電圧を複数のダミー画素のうち第１ダミー画素とは異なる１または複数の第２ダミー画素に印加すること
（３）第２信号電圧が印加されているときの１または複数の第１ダミー画素の輝度と、第４信号電圧が印加されているときの１または複数の第２ダミー画素の輝度とをセンサで検出すること
（４）第２映像信号のうち左右の帯状領域に対応する映像信号を、センサの検出信号を用いて補正すること
【００１０】
本発明の電子機器は、上記の表示装置を備えたものである。
【００１１】
本発明の表示装置の駆動方法は、上記の表示部と、各表示画素および各ダミー画素を駆動する駆動部とを備え、駆動部が上記の表示調整部の機能を有する表示装置において、表示領域のうち、中央領域と左右の帯状領域との境界線を含む領域に映像を表示する第２映像信号が外部から入力されたときに、上記の４つを実行するものである。
【００１２】
本発明の表示装置およびその駆動方法ならびに電子機器では、表示領域のうち、中央領域と左右の帯状領域との境界線を含む領域に映像を表示する第２映像信号が外部から入力されたときに、第２映像信号のうち左右の帯状領域に対応する映像信号が、センサによって検出された境界線における輝度差を用いて補正される。これにより、境界線における輝度差を小さくすることができる。
【発明の効果】
【００１３】
本発明の表示装置およびその駆動方法ならびに電子機器によれば、境界線における輝度差を小さくすることができるようにした。これにより、表示領域の縦横比とは異なる縦横比の映像が表示されたことに起因する焼き付きを低減することができる。このように、本発明では、簡易なシステムで焼き付きを低減することができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の一実施の形態に係る表示装置の構成の一例を表す概略図である。
【図２】表示領域内の画素回路の構成の一例を表す概略図である。
【図３】非表示領域内の画素回路の構成の一例を表す概略図である。
【図４】図１の表示パネルの構成を表す上面図である。
【図５】表示領域の縦横比と異なる縦横比の映像が表示されている様子を表す模式図である。
【図６】境界線に隣接する領域に含まれる表示画素に対応する映像信号の抽出について説明するための模式図である。
【図７】図１の表示パネルの構成の第１変形例を表す上面図である。
【図８】図１の表示パネルの構成の第２変形例を表す上面図である。
【図９】図１の表示パネルの構成の第３変形例を表す上面図である。
【図１０】図１の表示パネルの構成の第４変形例を表す上面図である。
【図１１】上記実施の形態の発光装置の適用例１の外観を表す斜視図である。
【図１２】（Ａ）は適用例２の表側から見た外観を表す斜視図であり、（Ｂ）は裏側から見た外観を表す斜視図である。
【図１３】適用例３の外観を表す斜視図である。
【図１４】適用例４の外観を表す斜視図である。
【図１５】（Ａ）は適用例５の開いた状態の正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態の正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。
【発明を実施するための形態】
【００１５】
以下、発明を実施するための形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．実施の形態(図１〜図６)
２．変形例(図７〜図１０)
３．適用例(図１１〜図１５)
【００１６】
＜実施の形態＞
（表示装置１の概略構成）
図１は、本発明の一実施の形態に係る表示装置１の概略構成を表したものである。この表示装置１は、表示パネル１０（表示部）と、表示パネル１０を駆動する駆動回路２０（駆動部）とを備えている。
【００１７】
表示パネル１０は、発光色の互いに異なる３種類の有機ＥＬ素子１１Ｒ，１１Ｇ，１１Ｂが２次元配置された表示領域１０Ａを有している。表示領域１０Ａとは、有機ＥＬ素子１１Ｒ，１１Ｇ，１１Ｂから発せられる光を利用して映像を表示する領域である。有機ＥＬ素子１１Ｒは赤色光を発する有機ＥＬ素子であり、有機ＥＬ素子１１Ｇは緑色光を発する有機ＥＬ素子であり、有機ＥＬ素子１１Ｂは青色光を発する有機ＥＬ素子である。なお、以下では、有機ＥＬ素子１１Ｒ，１１Ｇ，１１Ｂの総称として有機ＥＬ素子１１を適宜、用いるものとする。
【００１８】
表示パネル１０は、また、発光色の互いに異なる３種類の有機ＥＬ素子１２Ｒ，１２Ｇ，１２Ｂが配置された非表示領域１０Ｂを有している。非表示領域１０Ｂとは、有機ＥＬ素子１２Ｒ，１２Ｇ，１２Ｂから発せられる光が外部に漏れないようになっている領域である。非表示領域１０Ｂは、図１に示したように、表示領域１０Ａの左右両側に１つずつ設けられている。有機ＥＬ素子１２Ｒは赤色光を発する有機ＥＬ素子であり、有機ＥＬ素子１２Ｇは緑色光を発する有機ＥＬ素子であり、有機ＥＬ素子１２Ｂは青色光を発する有機ＥＬ素子である。なお、以下では、有機ＥＬ素子１２Ｒ，１２Ｇ，１２Ｂの総称として有機ＥＬ素子１２を適宜、用いるものとする。このように、非表示領域１０Ｂには、表示領域１０Ａに設けられた有機ＥＬ素子１１と同一種類の色光を発する有機ＥＬ素子１２が設けられている。有機ＥＬ素子１２は、有機ＥＬ素子１１と同様の構造および材料によって構成されていることが好ましい。
【００１９】
非表示領域１０Ｂには、さらに、複数の光センサ１９が配置されている。複数の光センサ１９は、各有機ＥＬ素子１２に対応して１つずつ配置されており、個々の有機ＥＬ素子１２から発せられた光を検出し、光検出信号を出力するようになっている。
【００２０】
駆動回路２０は、タイミング生成回路２１、映像信号処理回路２２、信号線駆動回路２３、書込線駆動回路２４、および電源線駆動回路２５を有している。
【００２１】
（表示画素１５）
図２は、表示領域１０Ａ内の回路構成の一例を表したものである。表示領域１０Ａ内には、複数の画素回路１３が個々の有機ＥＬ素子１１と対となって２次元配置されている。なお、本実施の形態では、一対の有機ＥＬ素子１１および画素回路１３が１つのサブピクセル１４を構成している。より詳細には、図１に示したように、一対の有機ＥＬ素子１１Ｒおよび画素回路１３が１つのサブピクセル１４Ｒを構成し、一対の有機ＥＬ素子１１Ｇおよび画素回路１３が１つのサブピクセル１４Ｇを構成し、一対の有機ＥＬ素子１１Ｂおよび画素回路１３が１つのサブピクセル１４Ｂを構成している。さらに、互いに隣り合う３つのサブピクセル１４Ｒ，１４Ｇ，１４Ｂが１つの画素（表示画素１５）を構成している。
【００２２】
各画素回路１３は、例えば、駆動トランジスタＴｒ1、書き込みトランジスタＴｒ2および保持容量Ｃs1によって構成されたものであり、２Ｔｒ１Ｃの回路構成となっている。駆動トランジスタＴｒ1および書き込みトランジスタＴｒ2は、例えば、ｎチャネルＭＯＳ型の薄膜トランジスタ（ＴＦＴ（Thin Film Transistor））により形成されている。駆動トランジスタＴｒ1または書き込みトランジスタＴｒ2は、例えば、ｐチャネルＭＯＳ型のＴＦＴであってもよい。
【００２３】
表示領域１０Ａにおいて、列方向には信号線ＤＴＬが複数配置され、行方向には走査線ＷＳＬおよび電源線ＰＳＬ（電源電圧の供給される部材）がそれぞれ複数配置されている。各信号線ＤＴＬと各走査線ＷＳＬとの交差点近傍には、有機ＥＬ素子１１が１つずつ設けられている。各信号線ＤＴＬは、信号線駆動回路２３の出力端（図示せず）と、書き込みトランジスタＴｒ2のドレイン電極およびソース電極のいずれか一方（図示せず）に接続されている。各走査線ＷＳＬは、書込線駆動回路２４の出力端（図示せず）と、書き込みトランジスタＴｒ2のゲート電極（図示せず）に接続されている。各電源線ＰＳＬは、電源線駆動回路２５の出力端（図示せず）と、駆動トランジスタＴｒ1のドレイン電極およびソース電極のいずれか一方（図示せず）に接続されている。書き込みトランジスタＴｒ2のドレイン電極およびソース電極のうち信号線ＤＴＬに非接続の方（図示せず）は、駆動トランジスタＴｒ1のゲート電極（図示せず）と、保持容量Ｃs1の一端に接続されている。駆動トランジスタＴｒ1のドレイン電極およびソース電極のうち電源線ＰＳＬに非接続の方（図示せず）と保持容量Ｃs1の他端とが、有機ＥＬ素子１１のアノード電極（図示せず）に接続されている。有機ＥＬ素子１１のカソード電極（図示せず）は、例えば、グラウンド線ＧＮＤに接続されている。
【００２４】
（ダミー画素１８）
図３は、非表示領域１０Ｂ内の回路構成の一例を表したものである。非表示領域１０Ｂには、複数の画素回路１６が個々の有機ＥＬ素子１２と対となって配置されている。なお、本実施の形態では、一対の有機ＥＬ素子１２および画素回路１６が１つのサブピクセル１７を構成している。より詳細には、図１に示したように、一対の有機ＥＬ素子１２Ｒおよび画素回路１３が１つのサブピクセル１７Ｒを構成し、一対の有機ＥＬ素子１２Ｇおよび画素回路１３が１つのサブピクセル１７Ｇを構成し、一対の有機ＥＬ素子１２Ｂおよび画素回路１３が１つのサブピクセル１７Ｂを構成している。さらに、互いに隣り合う３つのサブピクセル１７Ｒ，１７Ｇ，１７Ｂが１つの画素（ダミー画素１８）を構成している。
【００２５】
画素回路１６は、上述の画素回路１３と同様の構成となっている。具体的には、画素回路１６は、駆動トランジスタＴｒ3、書き込みトランジスタＴｒ4および保持容量Ｃs2によって構成されたものであり、２Ｔｒ１Ｃの回路構成となっている。駆動トランジスタＴｒ3および書き込みトランジスタＴｒ4は、例えば、ｎチャネルＭＯＳ型のＴＦＴにより形成されている。駆動トランジスタＴｒ3または書き込みトランジスタＴｒ4は、例えば、ｐチャネルＭＯＳ型のＴＦＴであってもよい。
【００２６】
非表示領域１０Ｂにおいて、列方向には信号線ＤＴＬが１つ配置され、行方向には走査線ＷＳＬおよび電源線ＰＳＬがそれぞれ１つずつ配置されている。信号線ＤＴＬと走査線ＷＳＬとの交差点近傍には、有機ＥＬ素子１２が設けられている。信号線ＤＴＬは、信号線駆動回路２３の出力端（図示せず）と、書き込みトランジスタＴｒ4のドレイン電極およびソース電極のいずれか一方（図示せず）に接続されている。走査線ＷＳＬは、書込線駆動回路２４の出力端（図示せず）と、書き込みトランジスタＴｒ4のゲート電極（図示せず）に接続されている。各電源線ＰＳＬは、電源線駆動回路２５の出力端（図示せず）と、駆動トランジスタＴｒ3のドレイン電極およびソース電極のいずれか一方（図示せず）に接続されている。書き込みトランジスタＴｒ4のドレイン電極およびソース電極のうち信号線ＤＴＬに非接続の方（図示せず）は、駆動トランジスタＴｒ3のゲート電極（図示せず）と、保持容量Ｃs2の一端に接続されている。駆動トランジスタＴｒ3のドレイン電極およびソース電極のうち電源線ＰＳＬに非接続の方（図示せず）と保持容量Ｃs2の他端とが、有機ＥＬ素子１２のアノード電極（図示せず）に接続されている。有機ＥＬ素子１２のカソード電極（図示せず）は、例えば、グラウンド線ＧＮＤに接続されている。
【００２７】
（表示パネル１０の上面構成）
図４は、表示パネル１０の上面構成の一例を表したものである。表示パネル１０は、例えば、駆動パネル３０と封止パネル４０とが封止層（図示せず）を介して貼り合わされた構造となっている。
【００２８】
駆動パネル３０は、表示領域１０Ａに、２次元配置された複数の表示画素１５を有しており、非表示領域１０Ｂに、２次元配置された複数のダミー画素１８を有している。つまり、駆動パネル３０は、複数の表示画素１５と、複数のダミー画素１８とが共通の基板（図示せず）上に形成されたものである。表示領域１０Ａの、垂直方向の画素数をｙとすると、非表示領域１０Ｂの、垂直方向の画素数もｙとなっている。また、左側の非表示領域１０Ｂの、水平方向の画素数はｎ（ｎは２以上の正数）となっており、右側の非表示領域１０Ｂの、水平方向の画素数もｎとなっている。つまり、左側の非表示領域１０Ｂおよび右側の非表示領域１０Ｂ共に、複数のダミー画素１８がｙ×ｎのマトリクス状に配置されており、非表示領域１０Ｂ全体としては、ダミー画素１８の画素数はｙ×２ｎとなっている。なお、以下では、説明を簡略化するために、ｎが２である場合について説明する。
【００２９】
駆動パネル３０の一辺（長辺）には、例えば、図４に示したように、複数の映像信号供給ＴＡＢ５１と、複数の光検出信号出力ＴＣＰ５４が取り付けられている。駆動パネル３０の他の辺（短辺）には、例えば、走査信号供給ＴＡＢ５２が取り付けられている。また、駆動パネル３０の短辺であって、かつ走査信号供給ＴＡＢ５２とは異なる辺には、例えば、電源電圧供給ＴＡＢ５３が取り付けられている。映像信号供給ＴＡＢ５１は、信号線駆動回路２３の集積されたＩＣをフィルム状の配線基板の開口に中空配線したものである。走査信号供給ＴＡＢ５２は、書込線駆動回路２４の集積されたＩＣをフィルム状の配線基板の開口に中空配線したものである。電源電圧供給ＴＡＢ５３は、電源線駆動回路２５の集積されたＩＣをフィルム状の配線基板の開口に中空配線したものである。電源電圧供給ＴＡＢ５３は、図示しない電源回路の出力端に接続されている。光検出信号出力ＴＣＰ５４は、映像信号処理回路２２の入力端（図示せず）に接続されている。なお、信号線駆動回路２３、書込線駆動回路２４および電源線駆動回路２５は、ＴＡＢに形成されていなくてもよく、例えば、駆動パネル３０に形成されていてもよい。
【００３０】
封止パネル４０は、例えば、有機ＥＬ素子１１，１２を封止する封止基板（図示せず）と、カラーフィルタ（図示せず）とを有している。カラーフィルタは、例えば、封止基板の表面のうち有機ＥＬ素子１１の光が通過する領域に設けられている。カラーフィルタは、例えば、有機ＥＬ素子１１Ｒ，１１Ｇ，１１Ｂのそれぞれに対応して、赤色用のフィルタ、緑色用のフィルタおよび青色用のフィルタ（図示せず）を有している。
【００３１】
（駆動回路２０）
次に、駆動回路２０内の各回路について、図１を参照して説明する。タイミング生成回路２１は、映像信号処理回路２２、信号線駆動回路２３、書込線駆動回路２４、および電源線駆動回路２５が連動して動作するように制御するものである。
【００３２】
タイミング生成回路２１は、例えば、外部から入力された同期信号２０Ｂに応じて（同期して）、上述した各回路に対して制御信号２１Ａを出力するようになっている。タイミング生成回路２１は、例えば、映像信号処理回路２２などと共に、例えば、表示パネル１０とは別体の制御回路基板（図示せず）上に形成されている。
【００３３】
映像信号処理回路２２は、例えば、外部から入力された同期信号２０Ｂに応じて（同期して）、外部から入力された映像信号２０Ａを補正すると共に、補正した後の映像信号を映像信号２２Ａとして信号線駆動回路２３に出力するものである。映像信号処理回路２２は、例えば、図１に示したように、表示調整部２６と、信号補正部２７とを有している。
【００３４】
表示調整部２６は、表示領域１０Ａの縦横比とは異なる縦横比の映像信号２０Ａ（第１映像信号）が外部から入力されたときに、以下の信号処理を行うことが可能となっている。例えば、表示領域１０Ａの縦横比が１６：９となっているときに、縦横比が４：３の映像信号２０Ａが外部から入力されたとする。このとき、表示調整部２６は、例えば、図５に示したように、表示領域１０Ａのうち左右の帯状領域１０Ａ−１を黒表示することにより、映像信号２０Ａの縦横比を表示領域１０Ａの縦横比に合わせないで映像信号２０Ａに対応する映像を表示領域１０Ａのうち帯状領域１０Ａ−１を除く領域である中央領域１０Ａ−２に表示することが可能となっている。ここで、表示調整部２６は、例えば、左右の帯状領域１０Ａ−１を黒表示するために、黒階調に対応する映像信号を生成し、この映像信号と、外部から入力された映像信号２０Ａとを合わせた新たな映像信号２６Ａを生成し、信号補正部２７に出力するようになっている。一方で、表示調整部２６は、例えば、表示領域１０Ａの縦横比と同一の縦横比の映像信号２０Ａが外部から入力されたときには、上記の信号処理を行わず、外部から入力された映像信号２０Ａをそのまま、信号補正部２７に出力するようになっている。
【００３５】
信号補正部２７は、表示調整部２６から映像信号２６Ａが入力されたときには、その映像信号２６Ａに対して、通常行われる補正（例えば、ガンマ補正など）を行ったのち、補正後の映像信号を映像信号２２Ａとして信号線駆動回路２３に出力するようになっている。一方で、信号補正部２７は、表示領域１０Ａのうち、中央領域１０Ａ−２と左右の帯状領域１０Ａ−１との境界線Ｌ１，Ｌ２を含む領域に映像を表示する映像信号（第２映像信号）、例えば映像信号２０Ａが表示調整部２６から入力されたときには、以下の信号処理を行うようになっている。すなわち、信号補正部２７は、第２映像信号に対して、通常行われる補正（例えば、ガンマ補正など）を行ったのち、補正後の映像信号に対して、例えば、以下に示した「焼き付き補正処理」を行い、焼き付き補正処理後の映像信号２７（例えば、後述の映像信号２７Ａ，２７Ｂ，２７Ｃ，２７Ｄ）を映像信号２２Ａとして信号線駆動回路２３に出力するようになっている。
【００３６】
なお、信号補正部２７は、第２映像信号に対して、先に「焼き付き補正処理」を行うようになっていてもよい。すなわち、信号補正部２７は、第２映像信号に対して焼き付き補正処理を行ったのち、焼き付き補正処理後の映像信号に対して、通常行われる補正（例えば、ガンマ補正など）を行い、補正後の映像信号を映像信号２２Ａとして信号線駆動回路２３に出力するようになっていてもよい。
【００３７】
（焼き付き補正処理）
以下に、焼き付き補正処理について説明する。焼き付き補正処理とは、表示領域１０Ａの縦横比とは異なる縦横比の映像が表示されたことに起因する焼き付きを低減するための一連の信号処理を指している。
【００３８】
まず、信号補正部２７は、中央領域１０Ａ−２のうち左側の境界線Ｌ１と接する帯状の領域α１（図６参照）に配置されたｙ個の表示画素１５に対応する映像信号（映像信号２７Ａ）を第２映像信号から抽出する。また、信号補正部２７は、中央領域１０Ａ−２のうち右側の境界線Ｌ２と接する帯状の領域α２（図６参照）に配置されたｙ個の表示画素１５に対応する映像信号（映像信号２７Ｂ）を第２映像信号から抽出する。さらに、信号補正部２７は、左側の帯状領域１０Ａ−１のうち境界線Ｌ１と接する帯状の領域α３（図６参照）に配置されたｙ個の表示画素１５に対応する映像信号（映像信号２７Ｃ）を第２映像信号から抽出する。さらに、信号補正部２７は、右側の帯状領域１０Ａ−１のうち境界線Ｌ２と接する帯状の領域α４（図６参照）に配置されたｙ個の表示画素１５に対応する映像信号（映像信号２７Ｄ）を第２映像信号から抽出する。つまり、信号補正部２７は、２次元配置された複数の表示画素１５のうち、境界線Ｌ１，Ｌ２に隣接する４列の画素アレイに対応する映像信号２７Ａ，２７Ｂ，２７Ｃ，２７Ｄを第２映像信号から抽出する。
【００３９】
次に、信号補正部２７は、複数のダミー画素１８に対する映像信号として映像信号２７Ａ，２７Ｂ，２７Ｃ，２７Ｄを割り当てたのち、映像信号２７Ａ，２７Ｂ，２７Ｃ，２７Ｄを映像信号２２Ａとして信号線駆動回路２３に出力する。具体的には、信号補正部２７は、複数のダミー画素１８のうち、左側の非表示領域１０Ｂに含まれる１列の画素アレイに対して、映像信号２７Ａを割り当て、その画素アレイに対する映像信号として映像信号２７Ａを信号線駆動回路２３に出力する。また、信号補正部２７は、複数のダミー画素１８のうち、左側の非表示領域１０Ｂに含まれる別の１列の画素アレイに対して、映像信号２７Ｂを割り当て、その画素アレイに対する映像信号として映像信号２７Ｂを信号線駆動回路２３に出力する。また、信号補正部２７は、複数のダミー画素１８のうち、右側の非表示領域１０Ｂに含まれる１列の画素アレイに対して、映像信号２７Ｃを割り当て、その画素アレイに対する映像信号として映像信号２７Ｃを信号線駆動回路２３に出力する。また、信号補正部２７は、複数のダミー画素１８のうち、右側の非表示領域１０Ｂに含まれる別の１列の画素アレイに対して、映像信号２７Ｄを割り当て、その画素アレイに対する映像信号として映像信号２７Ｄを信号線駆動回路２３に出力する。つまり、信号補正部２７は、２次元配置された複数の表示画素１５のうち、境界線Ｌ１，Ｌ２に隣接する４列の画素アレイによって表示される映像と同一の映像を、複数のダミー画素１８に表示させるようにしている。
【００４０】
その後、信号補正部２７は、各ダミー画素１８の発光輝度に対応する光検出信号を各光センサ１９から取得し、その光検出信号を用いて、第２映像信号のうち左右の帯状領域１０Ａ−１に対応する映像信号を補正する。具体的には、信号補正部２７は、まず、複数のダミー画素１８のうち、映像信号２７Ｃに対応する信号電圧（第４信号電圧）が印加された１列の画素アレイの発光輝度に対応する光検出信号Ｖ１と、複数のダミー画素１８のうち、映像信号２７Ａに対応する信号電圧（第２信号電圧）が印加された１列の画素アレイの発光輝度に対応する光検出信号Ｖ２との差分ΔＶ１（＝Ｖ１−Ｖ２）導出する。この差分ΔＶ１は、左側の境界線Ｌ１における輝度差に相当する値である。次に、信号補正部２７は、差分ΔＶ１を用いて、第２映像信号のうち左側の帯状領域１０Ａ−１に対応する映像信号を補正する。例えば、信号補正部２７は、第２映像信号のうち左側の帯状領域１０Ａ−１に対応する映像信号から、ΔＶ１に相当する階調数を削減する。
【００４１】
同様にして、信号補正部２７は、左側の境界線Ｌ１における輝度差に相当する値を導出する。具体的には、信号補正部２７は、まず、複数のダミー画素１８のうち、映像信号２７Ｄに対応する信号電圧（第４信号電圧）が印加された１列の画素アレイの発光輝度に対応する光検出信号Ｖ３と、複数のダミー画素１８のうち、映像信号２７Ｂに対応する信号電圧（第２信号電圧）が印加された１列の画素アレイの発光輝度に対応する光検出信号Ｖ４との差分ΔＶ２（＝Ｖ３−Ｖ４）導出する。この差分ΔＶ２は、右側の境界線Ｌ２における輝度差に相当する値である。次に、信号補正部２７は、差分ΔＶ２を用いて、第２映像信号のうち右側の帯状領域１０Ａ−１に対応する映像信号を補正する。例えば、信号補正部２７は、第２映像信号のうち右側の帯状領域１０Ａ−１に対応する映像信号から、ΔＶ２に相当する階調数を削減する。
【００４２】
信号線駆動回路２３は、映像信号処理回路２２から入力された映像信号２２Ａを、制御信号２１Ａの入力に応じて（同期して）各信号線ＤＴＬに出力し、これにより、各表示画素１５および各ダミー画素１８を駆動するものである。信号線駆動回路２３は、表示画素１５に対応する信号線ＤＴＬに対しては、書込線駆動回路２４によって選択された一ライン分の表示画素１５に対応する信号電圧を出力するようになっている。信号線駆動回路２３は、ダミー画素１８に対応する信号線ＤＴＬに対しては、書込線駆動回路２４によって選択された一ライン分の表示画素１５のうち、帯状の領域α１〜α４（図６参照）に配置された４個の表示画素１５に対応する信号電圧と同一の信号電圧を出力するようになっている。
【００４３】
具体的には、信号線駆動回路２３は、書込線駆動回路２４によって選択された一ライン分の表示画素１５のうち、帯状の領域α１に配置された１個の表示画素１５に印加する信号電圧（第１信号電圧）と同一の信号電圧（第２信号電圧）を、左側の非表示領域１０Ｂ内の１列の画素アレイのうち書込線駆動回路２４によって選択された１個のダミー画素１８に出力するようになっている。また、信号線駆動回路２３は、書込線駆動回路２４によって選択された一ライン分の表示画素１５のうち、帯状の領域α２に配置された１個の表示画素１５に印加する信号電圧（第１信号電圧）と同一の信号電圧（第２信号電圧）を、右側の非表示領域１０Ｂ内の１列の画素アレイのうち書込線駆動回路２４によって選択された１個のダミー画素１８に出力するようになっている。また、信号線駆動回路２３は、書込線駆動回路２４によって選択された一ライン分の表示画素１５のうち、帯状の領域α３に配置された１個の表示画素１５に印加する信号電圧（第３信号電圧）と同一の信号電圧（第４信号電圧）を、左側の非表示領域１０Ｂ内の別の１列の画素アレイのうち書込線駆動回路２４によって選択された１個のダミー画素１８に出力するようになっている。また、信号線駆動回路２３は、書込線駆動回路２４によって選択された一ライン分の表示画素１５のうち、帯状の領域α４に配置された１個の表示画素１５に印加する信号電圧（第３信号電圧）と同一の信号電圧（第４信号電圧）を、右側の非表示領域１０Ｂ内の別の１列の画素アレイのうち書込線駆動回路２４によって選択された１個のダミー画素１８に出力するようになっている。
【００４４】
書込線駆動回路２４は、制御信号２１Ａの入力に応じて（同期して）、複数の走査線ＷＳＬの中から一の走査線ＷＳＬを順次選択するものである。書込線駆動回路２４は、例えば、図４に示したように、駆動パネル３０の他の辺（短辺）に取り付けられた走査信号供給ＴＡＢ５２に設けられている。
【００４５】
電源線駆動回路２５は、制御信号２１Ａの入力に応じて（同期して）、複数の電源線ＰＳＬに、図示しない電源回路から供給された電源電圧を順次印加して、有機ＥＬ素子１１，１２の発光および消光を制御するものである。
【００４６】
（表示装置１の動作）
次に、本実施の形態の表示装置１の動作の一例について説明する。まず、表示装置１に対して外部から映像信号２０Ａおよび同期信号２０Ｂが入力される。すると、タイミング生成回路２１から駆動回路２０内の各回路に対して制御信号２１Ａが出力され、その制御信号２１Ａの指示に従って、駆動回路２０内の各回路が動作する。具体的には、映像信号処理回路２２において映像信号２２Ａが生成され、生成された映像信号２２Ａが信号線駆動回路２３によって各信号線ＤＴＬに出力されると同時に、書込線駆動回路２４によって複数の走査線ＷＳＬの中から一の走査線ＷＳＬが順次選択される。さらに、映像信号処理回路２２においてダミー画素１８用の映像信号が生成され、生成されたダミー画素１８用の映像信号が信号線駆動回路２３によってダミー画素１８用の各信号線ＤＴＬに出力されると同時に、書込線駆動回路２４によってダミー画素１８用の複数の走査線ＷＳＬの中から一の走査線ＷＳＬが順次選択される。また、所望の電源電圧が電源線駆動回路２５によって複数の電源線ＰＳＬに順次印加される。これにより、各表示画素１５および各ダミー画素１８が駆動され、表示領域１０Ａに映像が表示される。
【００４７】
（表示装置１の効果）
次に、本実施の形態の表示装置１の効果について説明する。本実施の形態では、表示領域１０Ａの縦横比と異なる縦横比の映像信号２０Ａが外部から入力され、表示領域１０Ａのうち左右の帯状領域１０Ａ−１が黒表示されたのち、表示領域１０Ａのうち境界線Ｌ１，Ｌ２を含む領域に映像を表示する第２映像信号（典型的には、表示領域１０Ａの縦横比と等しい縦横比の映像信号２０Ａ）が外部から入力されたときに、第２映像信号のうち左右の帯状領域１０Ａ−１に対応する映像信号が、光センサ１９によって検出された境界線Ｌ１，Ｌ２における輝度差を用いて補正される。これにより、境界線Ｌ１，Ｌ２における輝度差を小さくすることができるので、表示領域１０Ａの縦横比とは異なる縦横比の映像が表示されたことに起因する焼き付きを低減することができる。このように、本実施の形態の表示装置１では、簡易なシステムで焼き付きを低減することができる。
【００４８】
＜変形例＞
（第１変形例）
上記実施の形態では、表示領域１０Ａの左右両側に設けられた双方の非表示領域１０Ｂにおいて、互いに同数のダミー画素１８が設けられている場合が例示されていたが、互いの異なる数のダミー画素１８が設けられていてもよい。また、上記実施の形態では、表示領域１０Ａの左右両側に設けられた双方の非表示領域１０Ｂにおいて、ダミー画素１８の列の数が等しい場合が例示されていたが、互いに異なっていてもよい。
【００４９】
（第２変形例）
また、上記実施の形態では、非表示領域１０Ｂが表示領域１０Ａの左右両側に設けられていたが、例えば、図７に示したように表示領域１０Ａの右側だけに設けられていてもよいし、図８に示したように表示領域１０Ａの左側だけに設けられていてもよい。ただし、それらの場合には、左側の表示領域１０Ａまたは右側の表示領域１０Ａ内に、複数のダミー画素１８がｙ×２ｎのマトリクスで配置されていることが好ましいが、ｙ×ｎのマトリクスで配置されていてもよい。
【００５０】
左側の表示領域１０Ａまたは右側の表示領域１０Ａ内に、複数のダミー画素１８がｙ×（ｅ＋ｆ）（ｅ，ｆはともに正数）のマトリクスで配置されている場合には、各ダミー画素１８には、例えば、以下のようにして信号電圧が印加される。また、第２映像信号のうち左右の帯状領域１０Ａ−１に対応する映像信号の補正は、例えば、以下のようにして行われる。
【００５１】
信号線駆動回路２３は、中央領域１０Ａ−２のうち領域α１または領域α２に配置されたｅ列の画素アレイ（ｅ×ｙ個の表示画素１５）に印加する信号電圧（第１信号電圧）と同一の信号電圧（第２信号電圧）を、非表示領域１０Ｂ内のｅ列の画素アレイ（ｅ×ｙ個のダミー画素１８）に印加する。また、信号線駆動回路２３は、左側の帯状領域１０Ａ−１のうち境界線Ｌ１と接する領域α３、または右側の帯状領域１０Ａ−１のうち境界線Ｌ２と接する領域α４に配置されたｆ列の画素アレイ（ｆ×ｙ個の表示画素１５）に印加する信号電圧（第３信号電圧）と同一の信号電圧（第４信号電圧）を、非表示領域１０Ｂ内の別のｆ列の画素アレイ（ｆ×ｙ個のダミー画素１８）に印加する。
【００５２】
信号補正部２７は、まず、複数のダミー画素１８のうち、映像信号２７Ｃまたは映像信号２７Ｄに対応する信号電圧（第４信号電圧）が印加されたｅ列の画素アレイ（ｅ×ｙ個の表示画素１５）の発光輝度に対応する光検出信号Ｖ５と、複数のダミー画素１８のうち、映像信号２７Ａまたは映像信号２７Ｂに対応する信号電圧（第２信号電圧）が印加されたｆ列の画素アレイ（ｆ×ｙ個の表示画素１５）の発光輝度に対応する光検出信号Ｖ６とを用いて、第２映像信号のうち左右両側の帯状領域１０Ａ−１に対応する映像信号を補正する。
【００５３】
（第３変形例）
また、上記実施の形態では、複数のダミー画素１８が垂直方向に列をなして設けられていたが、一列に含まれるダミー画素１８の数は、表示領域１０Ａにおいて一列に含まれる表示画素１５の数（ｙ個）と同一でなくてもよく、例えば、図９に示したように、１個であってもよい。
【００５４】
（第４変形例）
また、上記実施の形態では、左側の非表示領域１０Ｂおよび右側の非表示領域１０Ｂの双方において、複数のダミー画素１８がｙ×２のマトリクスで配置されている場合、つまり、ｎが２である場合について説明していたが、ｎは２に限られるものではなく、４以上の偶数であってもよい。ただし、その場合には、各ダミー画素１８には、例えば、以下のようにして信号電圧が印加される。また、第２映像信号のうち左右の帯状領域１０Ａ−１に対応する映像信号の補正は、例えば、以下のようにして行われる。
【００５５】
信号線駆動回路２３は、中央領域１０Ａ−２のうち左側の境界線Ｌ１と接する領域α１に配置された（ｎ／２）×ｙ個の表示画素１５に印加する信号電圧（第１信号電圧）と同一の信号電圧（第２信号電圧）を、左側の非表示領域１０Ｂ内の（ｎ／２）×ｙ個のダミー画素１８に印加する。また、信号線駆動回路２３は、中央領域１０Ａ−２のうち右側の境界線Ｌ２と接する領域α２に配置された（ｎ／２）×ｙ個の表示画素１５に印加する信号電圧（第１信号電圧）と同一の信号電圧（第２信号電圧）を、右側の非表示領域１０Ｂ内の（ｎ／２）×ｙ個のダミー画素１８に印加する。また、信号線駆動回路２３は、左側の帯状領域１０Ａ−１のうち左側の境界線Ｌ１と接する領域α３に配置された（ｎ／２）×ｙ個の表示画素１５に印加する信号電圧（第３信号電圧）と同一の信号電圧（第４信号電圧）を、左側の非表示領域１０Ｂ内の別の（ｎ／２）×ｙ個のダミー画素１８に印加する。また、信号線駆動回路２３は、右側の帯状領域１０Ａ−１うち右側の境界線Ｌ２と接する領域α４に配置された（ｎ／２）×ｙ個の表示画素１５に印加する信号電圧（第３信号電圧）と同一の信号電圧（第４信号電圧）を、右側の非表示領域１０Ｂ内の別の（ｎ／２）×ｙ個のダミー画素１８に印加する。
【００５６】
信号補正部２７は、まず、複数のダミー画素１８のうち、映像信号２７Ｃに対応する信号電圧（第４信号電圧）が印加された（ｎ／２）列の画素アレイの発光輝度に対応する光検出信号Ｖ１と、複数のダミー画素１８のうち、映像信号２７Ａに対応する信号電圧（第２信号電圧）が印加された（ｎ／２）列の画素アレイの発光輝度に対応する光検出信号Ｖ２とを用いて、第２映像信号のうち左側の帯状領域１０Ａ−１に対応する映像信号を補正する。同様にして、信号補正部２７は、まず、複数のダミー画素１８のうち、映像信号２７Ｄに対応する信号電圧（第４信号電圧）が印加された（ｎ／２）列の画素アレイの発光輝度に対応する光検出信号Ｖ３と、複数のダミー画素１８のうち、映像信号２７Ｂに対応する信号電圧（第２信号電圧）が印加された（ｎ／２）列の画素アレイの発光輝度に対応する光検出信号Ｖ４とを用いて、第２映像信号のうち右側の帯状領域１０Ａ−１に対応する映像信号を補正する。
【００５７】
（第５変形例）
また、上記実施の形態では、左側の非表示領域１０Ｂおよび右側の非表示領域１０Ｂの双方において、複数のダミー画素１８がｙ×２のマトリクスで配置されている場合、つまり、ｎが２である場合について説明していたが、ｎは２に限られるものではなく、３以上の正数であってもよい。例えば、左側の非表示領域１０Ｂ内のダミー画素１８の画素数をｙ×ｋ(ｋ＝ａ＋ｃ)、右側の非表示領域１０Ｂ内のダミー画素１８の画素数をｙ×ｍ（ｍ＝ｂ＋ｄ）とすると、その場合には、各ダミー画素１８には、例えば、以下のようにして信号電圧が印加される。このとき、第２映像信号のうち左右の帯状領域１０Ａ−１に対応する映像信号の補正は、例えば、以下のようにして行われる。なお、ａ，ｂ，ｃ，ｄ，ｋ，ｍはすべて正数である。
【００５８】
信号線駆動回路２３は、中央領域１０Ａ−２のうち左側の境界線Ｌ１と接する領域α１に配置されたａ×ｙ個の表示画素１５に印加する信号電圧（第１信号電圧）と同一の信号電圧（第２信号電圧）を、左側の非表示領域１０Ｂ内のａ×ｙ個のダミー画素１８に印加する。また、信号線駆動回路２３は、中央領域１０Ａ−２のうち右側の境界線Ｌ２と接する領域α２に配置されたｂ×ｙ個の表示画素１５に印加する信号電圧（第１信号電圧）と同一の信号電圧（第２信号電圧）を、右側の非表示領域１０Ｂ内のｂ×ｙ個のダミー画素１８に印加する。また、信号線駆動回路２３は、左側の帯状領域１０Ａ−１のうち境界線Ｌ１と接する領域α３に配置されたｃ×ｙ個の表示画素１５に印加する信号電圧（第３信号電圧）と同一の信号電圧（第４信号電圧）を、左側の非表示領域１０Ｂ内の別のｃ×ｙ個のダミー画素１８に印加する。また、信号線駆動回路２３は、右側の帯状領域１０Ａ−１うち境界線Ｌ２と接する領域α４に配置されたｄ×ｙ個の表示画素１５に印加する信号電圧（第３信号電圧）と同一の信号電圧（第４信号電圧）を、右側の非表示領域１０Ｂ内の別のｄ×ｙ個のダミー画素１８に印加する。
【００５９】
信号補正部２７は、まず、複数のダミー画素１８のうち、映像信号２７Ｃに対応する信号電圧（第４信号電圧）が印加されたｃ列の画素アレイの発光輝度に対応する光検出信号Ｖ１と、複数のダミー画素１８のうち、映像信号２７Ａに対応する信号電圧（第２信号電圧）が印加されたａ列の画素アレイの発光輝度に対応する光検出信号Ｖ２とを用いて、第２映像信号のうち左側の帯状領域１０Ａ−１に対応する映像信号を補正する。同様にして、信号補正部２７は、まず、複数のダミー画素１８のうち、映像信号２７Ｄに対応する信号電圧（第４信号電圧）が印加されたｄ列の画素アレイの発光輝度に対応する光検出信号Ｖ３と、複数のダミー画素１８のうち、映像信号２７Ｂに対応する信号電圧（第２信号電圧）が印加されたｂ列の画素アレイの発光輝度に対応する光検出信号Ｖ４とを用いて、第２映像信号のうち右側の帯状領域１０Ａ−１に対応する映像信号を補正する。
【００６０】
（第６変形例）
また、上記実施の形態では、駆動パネル３０が、複数の表示画素１５と、複数のダミー画素１８とが共通の基板（図示せず）上に形成されたものであったが、互いに異なる基板（図示せず）上に形成されたものであってもよい。例えば、図１０に示したように、複数の表示画素１５がパネル１０−１上に形成され、複数のダミー画素１８がパネル１０−１とは別体のパネル１０−２上に形成されていてもよい。
【００６１】
＜適用例＞
以下、上記実施の形態およびその変形例で説明した表示装置１の適用例について説明する。上記実施の形態等の表示装置１は、テレビジョン装置、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなど、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。
【００６２】
（適用例１）
図１１は、上記実施の形態等の表示装置１が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル３１０およびフィルターガラス３２０を含む映像表示画面部３００を有しており、この映像表示画面部３００は、上記実施の形態等の表示装置１により構成されている。
【００６３】
（適用例２）
図１２は、上記実施の形態等の表示装置１が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部４１０、表示部４２０、メニュースイッチ４３０およびシャッターボタン４４０を有しており、その表示部４２０は、上記実施の形態等の表示装置１により構成されている。
【００６４】
（適用例３）
図１３は、上記実施の形態等の表示装置１が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体５１０，文字等の入力操作のためのキーボード５２０および画像を表示する表示部５３０を有しており、その表示部５３０は、上記実施の形態等の表示装置１により構成されている。
【００６５】
（適用例４）
図１４は、上記実施の形態等の表示装置１が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部６１０，この本体部６１０の前方側面に設けられた被写体撮影用のレンズ６２０，撮影時のスタート／ストップスイッチ６３０および表示部６４０を有しており、その表示部６４０は、上記実施の形態等の表示装置１により構成されている。
【００６６】
（適用例５）
図１５は、上記実施の形態等の表示装置１が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体７１０と下側筐体７２０とを連結部（ヒンジ部）７３０で連結したものであり、ディスプレイ７４０，サブディスプレイ７５０，ピクチャーライト７６０およびカメラ７７０を有している。そのディスプレイ７４０またはサブディスプレイ７５０は、上記実施の形態等の表示装置１により構成されている。
【符号の説明】
【００６７】
１…表示装置、１０…表示パネル、１０−１，１０−２…パネル、１０Ａ…表示領域、１０Ａ−１…帯状領域、１０Ａ−２…中央領域、１０Ｂ…非表示領域、１１，１１Ｒ，１１Ｇ，１１Ｂ，１２，１２Ｒ，１２Ｇ，１２Ｂ…有機ＥＬ素子、１３，１６…画素回路、１４，１４Ｒ，１４Ｇ，１４Ｂ，１７，１７Ｒ，１７Ｇ，１７Ｂ…サブピクセル、１５…表示画素、１８…ダミー画素、１９…光センサ、２０…駆動回路、２０Ａ，２２Ａ，２７Ａ，２７Ｂ，２７Ｃ，２７Ｄ…映像信号、２０Ｂ…同期信号、２１…タイミング生成回路、２１Ａ…制御信号、２２…映像信号処理回路、２３…信号線駆動回路、２４…書込線駆動回路、２５…電源線駆動回路、２６…表示調整部、２７…信号補正部、３０…駆動パネル、４０…封止パネル、５１…映像信号供給ＴＡＢ、５２…走査信号供給ＴＡＢ、５３…電源電圧供給ＴＡＢ、５４…光検出信号出力ＴＣＰ、Ｃs1，Ｃs2…保持容量、ＤＴＬ…信号線、ＧＮＤ…グラウンド線、Ｌ１，Ｌ２…境界線、ＰＳＬ…電源線、Ｔｒ1，Ｔｒ3…駆動トランジスタ、Ｔｒ2，Ｔｒ4…書き込みトランジスタ、Ｖ１，Ｖ２，Ｖ３，Ｖ４，Ｖ５，Ｖ６…光検出信号、Ｖel…電圧、ＷＳＬ…書込線、α１，α２，α３，α４…領域。
【特許請求の範囲】
【請求項１】
表示領域に２次元配置された複数の表示画素と、非表示領域に配置された複数のダミー画素および前記複数のダミー画素の輝度を検出するセンサとを有する表示部と、
各表示画素および各ダミー画素を駆動する駆動部と
を備え、
前記駆動部は、
前記表示領域の縦横比とは異なる縦横比の第１映像信号が外部から入力されたときに前記表示領域のうち左右の帯状領域を黒表示することにより前記第１映像信号の縦横比を変更しないで前記第１映像信号に対応する映像を前記表示領域のうち前記帯状領域を除く領域である中央領域に表示することを可能とする表示調整部と、
前記表示領域のうち、前記中央領域と前記左右の帯状領域との境界線を含む領域に映像を表示する第２映像信号が外部から入力されたときに、前記中央領域のうち少なくとも一方の境界線と接する領域に配置された１または複数の表示画素に印加する第１信号電圧と同一の第２信号電圧を前記複数のダミー画素のうち１または複数の第１ダミー画素に印加すると共に、前記左右の帯状領域の少なくとも一方の領域のうち前記境界線と接する領域に配置された１または複数の表示画素に印加する第３信号電圧と同一の第４信号電圧を前記複数のダミー画素のうち前記第１ダミー画素とは異なる１または複数の第２ダミー画素に印加し、さらに、前記第２信号電圧が印加されているときの１または複数の第１ダミー画素の輝度と、前記第４信号電圧が印加されているときの１または複数の第２ダミー画素の輝度とを前記センサで検出し、前記第２映像信号のうち前記左右の帯状領域に対応する映像信号を、前記センサの検出信号を用いて補正する信号補正部と
を有する
表示装置。
【請求項２】
前記表示部は、前記表示領域の、垂直方向の画素数ｙの（ｋ＋ｍ）倍（ｋ＝ａ＋ｃ、ｍ＝ｂ＋ｄ）の画素数のダミー画素を有し、
前記信号補正部は、前記第２映像信号が外部から入力されたときに、前記中央領域のうち左側の境界線と接する領域に配置されたａ×ｙ個の表示画素と、前記中央領域のうち右側の境界線と接する領域に配置されたｂ×ｙ個の表示画素とに印加する第１信号電圧と同一の第２信号電圧を前記複数のダミー画素のうち（ａ＋ｂ）×ｙ個の第１ダミー画素に印加すると共に、前記左側の帯状領域のうち前記境界線と接する領域に配置されたｃ×ｙ個の表示画素と、前記右側の帯状領域のうち前記境界線と接する領域に配置されたｄ×ｙ個の表示画素とに印加する第３信号電圧と同一の第４信号電圧を前記複数のダミー画素のうち前記第１ダミー画素とは異なる（ｃ＋ｄ）×ｙ個の第２ダミー画素に印加し、さらに、前記第２信号電圧が印加されているときの（ａ＋ｂ）×ｙ個の第１ダミー画素の輝度と、前記第４信号電圧が印加されているときの（ｃ＋ｄ）×ｙ個の第２ダミー画素の輝度とを前記センサで検出し、前記第２映像信号のうち前記左右の帯状領域に対応する映像信号を、前記センサの検出信号を用いて補正する
請求項１に記載の表示装置。
【請求項３】
前記表示部は、少なくとも、前記表示領域の、垂直方向の画素数ｙの（ｅ＋ｆ）倍の画素数のダミー画素を有し、
前記信号補正部は、前記第２映像信号が外部から入力されたときに、前記中央領域のうちいずれか一方の境界線と接する領域に配置されたｅ×ｙ個の表示画素に印加する第１信号電圧と同一の第２信号電圧を前記複数のダミー画素のうちｅ×ｙ個の第１ダミー画素に印加すると共に、前記左右の帯状領域のいずれか一方の領域のうち前記境界線と接する領域に配置されたｆ×ｙ個の表示画素に印加する第３信号電圧と同一の第４信号電圧を前記複数のダミー画素のうち前記第１ダミー画素とは異なるｆ×ｙ個の第２ダミー画素に印加し、さらに、前記第２信号電圧が印加されているときのｅ×ｙ個の第１ダミー画素の輝度と、前記第４信号電圧が印加されているときのｆ×ｙ個の第２ダミー画素の輝度とを前記センサで検出し、前記第２映像信号のうち前記左右の帯状領域に対応する映像信号を、前記センサの検出信号を用いて補正する
請求項１に記載の表示装置。
【請求項４】
前記表示部は、前記複数の表示画素と、前記複数のダミー画素とが共通の基板上に形成された表示パネルを有する
請求項１ないし請求項３のいずれか一項に記載の表示装置。
【請求項５】
表示領域に２次元配置された複数の表示画素と、非表示領域に配置された複数のダミー画素および前記複数のダミー画素の輝度を検出するセンサとを有する表示部と、
各表示画素および各ダミー画素を駆動する駆動部と
を備え、
前記駆動部が、前記表示領域の縦横比とは異なる縦横比の第１映像信号が外部から入力されたときに前記表示領域のうち左右の帯状領域を黒表示することにより前記第１映像信号の縦横比を変更しないで前記第１映像信号に対応する映像を前記表示領域のうち前記帯状領域を除く領域である中央領域に表示することが可能な表示装置において、前記表示領域のうち、前記中央領域と前記左右の帯状領域との境界線を含む領域に映像を表示する第２映像信号が外部から入力されたときに、前記中央領域のうち少なくとも一方の境界線と接する領域に配置された１または複数の表示画素に印加する第１信号電圧と同一の第２信号電圧を前記複数のダミー画素のうち１または複数の第１ダミー画素に印加すると共に、前記左右の帯状領域の少なくとも一方の領域のうち前記境界線と接する領域に配置された１または複数の表示画素に印加する第３信号電圧と同一の第４信号電圧を前記複数のダミー画素のうち前記第１ダミー画素とは異なる１または複数の第２ダミー画素に印加し、さらに、前記第２信号電圧が印加されているときの１または複数の第１ダミー画素の輝度と、前記第４信号電圧が印加されているときの１または複数の第２ダミー画素の輝度とを前記センサで検出し、前記第２映像信号のうち前記左右の帯状領域に対応する映像信号を、前記センサの検出信号を用いて補正する
表示装置の駆動方法。
【請求項６】
表示装置を備え、
前記表示装置は、
表示領域に２次元配置された複数の表示画素と、非表示領域に配置された複数のダミー画素および前記複数のダミー画素の輝度を検出するセンサとを有する表示部と、
各表示画素および各ダミー画素を駆動する駆動部と
を有し、
前記駆動部は、
前記表示領域の縦横比とは異なる縦横比の第１映像信号が外部から入力されたときに前記表示領域のうち左右の帯状領域を黒表示することにより前記第１映像信号の縦横比を変更しないで前記第１映像信号に対応する映像を前記表示領域のうち前記帯状領域を除く領域である中央領域に表示することを可能とする表示調整部と、
前記表示領域のうち、前記中央領域と前記左右の帯状領域との境界線を含む領域に映像を表示する第２映像信号が外部から入力されたときに、前記中央領域のうち少なくとも一方の境界線と接する領域に配置された１または複数の表示画素に印加する第１信号電圧と同一の第２信号電圧を前記複数のダミー画素のうち１または複数の第１ダミー画素に印加すると共に、前記左右の帯状領域の少なくとも一方の領域のうち前記境界線と接する領域に配置された１または複数の表示画素に印加する第３信号電圧と同一の第４信号電圧を前記複数のダミー画素のうち前記第１ダミー画素とは異なる１または複数の第２ダミー画素に印加し、さらに、前記第２信号電圧が印加されているときの１または複数の第１ダミー画素の輝度と、前記第４信号電圧が印加されているときの１または複数の第２ダミー画素の輝度とを前記センサで検出し、前記第２映像信号のうち前記左右の帯状領域に対応する映像信号を、前記センサの検出信号を用いて補正する信号補正部と
を含む
電子機器。
【請求項１】
表示領域に２次元配置された複数の表示画素と、非表示領域に配置された複数のダミー画素および前記複数のダミー画素の輝度を検出するセンサとを有する表示部と、
各表示画素および各ダミー画素を駆動する駆動部と
を備え、
前記駆動部は、
前記表示領域の縦横比とは異なる縦横比の第１映像信号が外部から入力されたときに前記表示領域のうち左右の帯状領域を黒表示することにより前記第１映像信号の縦横比を変更しないで前記第１映像信号に対応する映像を前記表示領域のうち前記帯状領域を除く領域である中央領域に表示することを可能とする表示調整部と、
前記表示領域のうち、前記中央領域と前記左右の帯状領域との境界線を含む領域に映像を表示する第２映像信号が外部から入力されたときに、前記中央領域のうち少なくとも一方の境界線と接する領域に配置された１または複数の表示画素に印加する第１信号電圧と同一の第２信号電圧を前記複数のダミー画素のうち１または複数の第１ダミー画素に印加すると共に、前記左右の帯状領域の少なくとも一方の領域のうち前記境界線と接する領域に配置された１または複数の表示画素に印加する第３信号電圧と同一の第４信号電圧を前記複数のダミー画素のうち前記第１ダミー画素とは異なる１または複数の第２ダミー画素に印加し、さらに、前記第２信号電圧が印加されているときの１または複数の第１ダミー画素の輝度と、前記第４信号電圧が印加されているときの１または複数の第２ダミー画素の輝度とを前記センサで検出し、前記第２映像信号のうち前記左右の帯状領域に対応する映像信号を、前記センサの検出信号を用いて補正する信号補正部と
を有する
表示装置。
【請求項２】
前記表示部は、前記表示領域の、垂直方向の画素数ｙの（ｋ＋ｍ）倍（ｋ＝ａ＋ｃ、ｍ＝ｂ＋ｄ）の画素数のダミー画素を有し、
前記信号補正部は、前記第２映像信号が外部から入力されたときに、前記中央領域のうち左側の境界線と接する領域に配置されたａ×ｙ個の表示画素と、前記中央領域のうち右側の境界線と接する領域に配置されたｂ×ｙ個の表示画素とに印加する第１信号電圧と同一の第２信号電圧を前記複数のダミー画素のうち（ａ＋ｂ）×ｙ個の第１ダミー画素に印加すると共に、前記左側の帯状領域のうち前記境界線と接する領域に配置されたｃ×ｙ個の表示画素と、前記右側の帯状領域のうち前記境界線と接する領域に配置されたｄ×ｙ個の表示画素とに印加する第３信号電圧と同一の第４信号電圧を前記複数のダミー画素のうち前記第１ダミー画素とは異なる（ｃ＋ｄ）×ｙ個の第２ダミー画素に印加し、さらに、前記第２信号電圧が印加されているときの（ａ＋ｂ）×ｙ個の第１ダミー画素の輝度と、前記第４信号電圧が印加されているときの（ｃ＋ｄ）×ｙ個の第２ダミー画素の輝度とを前記センサで検出し、前記第２映像信号のうち前記左右の帯状領域に対応する映像信号を、前記センサの検出信号を用いて補正する
請求項１に記載の表示装置。
【請求項３】
前記表示部は、少なくとも、前記表示領域の、垂直方向の画素数ｙの（ｅ＋ｆ）倍の画素数のダミー画素を有し、
前記信号補正部は、前記第２映像信号が外部から入力されたときに、前記中央領域のうちいずれか一方の境界線と接する領域に配置されたｅ×ｙ個の表示画素に印加する第１信号電圧と同一の第２信号電圧を前記複数のダミー画素のうちｅ×ｙ個の第１ダミー画素に印加すると共に、前記左右の帯状領域のいずれか一方の領域のうち前記境界線と接する領域に配置されたｆ×ｙ個の表示画素に印加する第３信号電圧と同一の第４信号電圧を前記複数のダミー画素のうち前記第１ダミー画素とは異なるｆ×ｙ個の第２ダミー画素に印加し、さらに、前記第２信号電圧が印加されているときのｅ×ｙ個の第１ダミー画素の輝度と、前記第４信号電圧が印加されているときのｆ×ｙ個の第２ダミー画素の輝度とを前記センサで検出し、前記第２映像信号のうち前記左右の帯状領域に対応する映像信号を、前記センサの検出信号を用いて補正する
請求項１に記載の表示装置。
【請求項４】
前記表示部は、前記複数の表示画素と、前記複数のダミー画素とが共通の基板上に形成された表示パネルを有する
請求項１ないし請求項３のいずれか一項に記載の表示装置。
【請求項５】
表示領域に２次元配置された複数の表示画素と、非表示領域に配置された複数のダミー画素および前記複数のダミー画素の輝度を検出するセンサとを有する表示部と、
各表示画素および各ダミー画素を駆動する駆動部と
を備え、
前記駆動部が、前記表示領域の縦横比とは異なる縦横比の第１映像信号が外部から入力されたときに前記表示領域のうち左右の帯状領域を黒表示することにより前記第１映像信号の縦横比を変更しないで前記第１映像信号に対応する映像を前記表示領域のうち前記帯状領域を除く領域である中央領域に表示することが可能な表示装置において、前記表示領域のうち、前記中央領域と前記左右の帯状領域との境界線を含む領域に映像を表示する第２映像信号が外部から入力されたときに、前記中央領域のうち少なくとも一方の境界線と接する領域に配置された１または複数の表示画素に印加する第１信号電圧と同一の第２信号電圧を前記複数のダミー画素のうち１または複数の第１ダミー画素に印加すると共に、前記左右の帯状領域の少なくとも一方の領域のうち前記境界線と接する領域に配置された１または複数の表示画素に印加する第３信号電圧と同一の第４信号電圧を前記複数のダミー画素のうち前記第１ダミー画素とは異なる１または複数の第２ダミー画素に印加し、さらに、前記第２信号電圧が印加されているときの１または複数の第１ダミー画素の輝度と、前記第４信号電圧が印加されているときの１または複数の第２ダミー画素の輝度とを前記センサで検出し、前記第２映像信号のうち前記左右の帯状領域に対応する映像信号を、前記センサの検出信号を用いて補正する
表示装置の駆動方法。
【請求項６】
表示装置を備え、
前記表示装置は、
表示領域に２次元配置された複数の表示画素と、非表示領域に配置された複数のダミー画素および前記複数のダミー画素の輝度を検出するセンサとを有する表示部と、
各表示画素および各ダミー画素を駆動する駆動部と
を有し、
前記駆動部は、
前記表示領域の縦横比とは異なる縦横比の第１映像信号が外部から入力されたときに前記表示領域のうち左右の帯状領域を黒表示することにより前記第１映像信号の縦横比を変更しないで前記第１映像信号に対応する映像を前記表示領域のうち前記帯状領域を除く領域である中央領域に表示することを可能とする表示調整部と、
前記表示領域のうち、前記中央領域と前記左右の帯状領域との境界線を含む領域に映像を表示する第２映像信号が外部から入力されたときに、前記中央領域のうち少なくとも一方の境界線と接する領域に配置された１または複数の表示画素に印加する第１信号電圧と同一の第２信号電圧を前記複数のダミー画素のうち１または複数の第１ダミー画素に印加すると共に、前記左右の帯状領域の少なくとも一方の領域のうち前記境界線と接する領域に配置された１または複数の表示画素に印加する第３信号電圧と同一の第４信号電圧を前記複数のダミー画素のうち前記第１ダミー画素とは異なる１または複数の第２ダミー画素に印加し、さらに、前記第２信号電圧が印加されているときの１または複数の第１ダミー画素の輝度と、前記第４信号電圧が印加されているときの１または複数の第２ダミー画素の輝度とを前記センサで検出し、前記第２映像信号のうち前記左右の帯状領域に対応する映像信号を、前記センサの検出信号を用いて補正する信号補正部と
を含む
電子機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【公開番号】特開２０１１−１２８４４３（Ｐ２０１１−１２８４４３Ａ）
【公開日】平成２３年６月３０日（２０１１．６．３０）
【国際特許分類】
【出願番号】特願２００９−２８７９６７（Ｐ２００９−２８７９６７）
【出願日】平成２１年１２月１８日（２００９．１２．１８）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
【公開日】平成２３年６月３０日（２０１１．６．３０）
【国際特許分類】
【出願日】平成２１年１２月１８日（２００９．１２．１８）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
[ Back to top ]