表示装置の製造方法
【課題】 表示ムラおよび画質の低下が抑制されて、歩留まりの向上が図られる表示装置の製造方法を提供する。
【解決手段】 透明ガラス基板からなる所定の基板１上に、ゲート電極、ゲート絶縁膜および半導体薄膜からなるボトムゲート型のＴＦＴが形成される。そのＴＦＴを覆うように基板１上に層間絶縁膜および絶縁膜が形成される。次に、スクライブ切断等によって基板１が所定のサイズの複数の分割基板１ａに分割される。その後、切断により発生した異物を取除く洗浄が施される。次に、絶縁膜上に画素電極、有機ＥＬ層および共通電極が順次形成されることによって有機ＥＬ素子が形成されて、表示装置が完成する。
【解決手段】 透明ガラス基板からなる所定の基板１上に、ゲート電極、ゲート絶縁膜および半導体薄膜からなるボトムゲート型のＴＦＴが形成される。そのＴＦＴを覆うように基板１上に層間絶縁膜および絶縁膜が形成される。次に、スクライブ切断等によって基板１が所定のサイズの複数の分割基板１ａに分割される。その後、切断により発生した異物を取除く洗浄が施される。次に、絶縁膜上に画素電極、有機ＥＬ層および共通電極が順次形成されることによって有機ＥＬ素子が形成されて、表示装置が完成する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は表示装置の製造方法に関し、特に、有機ＥＬ素子を用いた表示装置の製造方法に関するものである。
【背景技術】
【０００２】
表示装置の一つに、表示素子として有機ＥＬ（Electro Luminescence）素子を適用した表示装置がある。有機ＥＬ素子は、有機材料のエレクトロルミネッセンスを利用した素子であり、陽極と陰極との間に、有機正孔輸送層や有機発光層を積層させた有機層が形成されている。この有機ＥＬ素子は、低電圧直流駆動による高輝度発光が可能な発光素子として注目されている。その有機ＥＬ素子を用いた表示装置の一形態に、アクティブマトリクス型の表示装置がある。
【０００３】
アクティブマトリクス型の表示装置では、各画素に対して有機ＥＬ素子を駆動するための薄膜トランジスタ（Thin Film Transistor：以下「ＴＦＴ」と記す。）と配線が所定の基板上に設けられている。そのＴＦＴと配線を覆うように平坦化絶縁層が形成されている。その平坦化絶縁層上に有機ＥＬ素子が形成されている。有機ＥＬ素子と配線とは、平坦化絶縁層に形成されたスルーホールを介して電気的に接続されている。平坦化絶縁層としては、たとえば，樹脂材料をスピンコート法によって塗布したものが用いられている。有機ＥＬ素子における最下層は平坦化絶縁層上に形成した画素電極である。その画素電極とＴＦＴのソース電極またはドレイン電極とがスルーホールを介して電気的に接続されている。
【０００４】
画素電極上には有機ＥＬ層として単層または多層の有機薄膜が形成され、その有機薄膜の上に共通電極が形成されている。画素電極と共通電極とによって挟み込まれた有機ＥＬ層に対して、画素電極からは正孔が注入され、共通電極からは電子が注入される。注入された正孔と電子は所定の発光ゾーンにまで輸送されて再結合し、発光に至る。なお、表示装置としては、共通電極上に、さらにパッシベーション膜、封止用ガラス板、偏光板等が形成される場合がある。
【０００５】
有機ＥＬ素子をなす有機薄膜は、たとえばシャドーマスクを用いた蒸着法および印刷法によって形成される。このため、蒸着装置および印刷装置によっては、蒸着および印刷をすることができる基板のサイズが制約を受けることがある。基板の具体的なサイズは、パネルの精細度設計値、すなわち、蒸着および印刷によって形成する画素の大きさに応じて変化し、画素が微細になればなるほど、適用できる基板のサイズは小さくなる。こうした制約は、高精細パネルを比較的大面積の基板上に形成させようとする場合に、アライメント精度やパターン寸法精度の点で歩留まり低下の要因となる。
【０００６】
このような問題点を解消する目的で、特許文献１では、次のような手法が提案されている。すなわち、比較的大面積の基板（マザー基板）に有機ＥＬ素子の第１電極（画素電極）を形成した後で、そのマザー基板が複数の比較的小面積の基板に分割され、その分割された基板の第１電極上に有機ＥＬ層が形成される。そして、その有機ＥＬ層の上に第２電極（共通電極）等が形成されて表示装置として完成する。なお、有機ＥＬ素子を適用した表示装置とは態様の異なる液晶を利用した液晶パネルの製造方法が、特許文献２に提案されている。
【特許文献１】特開２００３−７４６３号公報
【特許文献２】特開２０００−２６７１３５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、従来の表示装置の製造方法では、次のような問題点があった。画素電極である第１電極は有機ＥＬ素子において光学的要素となるために、その膜厚の均一性が極めて重要になる。その第１電極は、生産性を確保する観点から比較的大面積のマザー基板上に形成されていた。第１電極をマザー基板に形成する場合には、第１電極となる層の厚みがマザー基板面内においてばらつきやすくなる。マザー基板面内において第１電極となる層の厚みがばらつくと、表示装置として輝度や色度等が表示エリア内においてばらついてしまい、表示ムラの要因となる。
【０００８】
また、マザー基板を分割する際に発生する異物が第１電極上に付着しやすく、これが短絡の原因となったり、あるいは、ダーススポット等の欠陥を招くことになり、表示装置としての画質の低下と歩留まりの低下を引き起こす要因となった。
【０００９】
本発明は、上記問題点を解決するためになされたものであり、その目的は、表示ムラおよび画質の低下が抑制されて、歩留まりの向上が図られる表示装置の製造方法を提供することである。
【課題を解決するための手段】
【００１０】
本発明に係る表示装置の製造方法は、表示素子とその表示素子を発光させるための駆動素子とを有する表示装置の製造方法であって、以下の工程を備えている。第１のサイズを有する基板上に複数の駆動素子を形成する。その複数の駆動素子を覆うように、基板上に第１絶縁膜を形成する。その第１絶縁膜が形成された基板を、第１のサイズよりも小さい第２のサイズに分割して複数の分割基板を形成する。その分割基板の第１絶縁膜上に、画素電極、有機ＥＬ層および共通電極を含み、駆動素子と電気的に接続される表示素子を形成する。
【発明の効果】
【００１１】
本発明に係る表示装置の製造方法によれば、第１のサイズを有する基板に表示素子を駆動するための駆動素子が形成された後に、その基板が切断されてサイズのより小さい第２のサイズの基板とされる。そして、その第２のサイズの基板に対して表示素子が形成されることになる。これにより、従来の場合と比較すると、特に、表示素子を形成する際に、第２のサイズの基板面内における表示素子となる層の膜厚の均一性が大幅に向上する。その結果、表示素子における輝度や色度等の光学特性をより均一にすることができる。また、第１のサイズの基板を分割した後に表示素子が形成されることで、第１のサイズの基板を切断する際に発生する異物が飛散して表示素子の上に付着することもなく、表示素子の表面を清浄に保つことができて、ショートモード等を抑制して表示装置の歩留まりを向上することができる。
【発明を実施するための最良の形態】
【００１２】
実施の形態１
本発明の実施の形態１に係る表示装置の製造方法を説明するに際して、まず、その表示装置の構造について説明する。図１に示すように、たとえばガラスからなる基板１の主表面上にゲート電極２が形成されている。そのゲート電極２を覆うように基板１上にゲート絶縁膜３が形成されている。そのゲート絶縁膜３の所定の領域に、ソース領域、ドレイン領域およびチャネル領域となる所定の半導体薄膜４が形成されている。その半導体薄膜４、ゲート絶縁膜３およびゲート電極２によりＴＦＴ２１が構成される。ＴＦＴ２１は基板１の主表面においてマトリクス状に複数形成されている。なお、このＴＦＴ２１は、ゲート電極２上に半導体薄膜４が形成されたいわゆるボトムゲート型のＴＦＴであるが、ＴＦＴとしては、半導体薄膜上にゲート電極が形成されたトップゲート型のＴＦＴであってもよい。
【００１３】
そのＴＦＴ２１を覆うように、基板１上に層間絶縁膜５が形成されている。その層間絶縁膜５に、半導体薄膜４の表面を露出するコンタクトホール５ａ，５ｂが形成されている。そのコンタクトホール５ａ，５ｂを充填するように、層間絶縁膜５上にソース電極６、ドレイン電極７および配線８が形成されている。そのソース電極６、ドレイン電極７および配線８を覆うように、絶縁膜９が形成されている。その絶縁膜９上にさらに平坦化絶縁膜１０が形成されている。絶縁膜９としては、たとえばＳｉＮＸあるいはＳｉＯ2などの無機材料が適用される。また、平坦化絶縁膜１０としては、たとえば、ポリイミド樹脂、アクリル樹脂、エポキシ樹脂、有機シリカ樹脂あるいはＳＯＧ（Spin On Glass）膜等が適用される。
【００１４】
その平坦化絶縁膜１０に配線８の表面を露出する開口部１０ａ，１０ｂが形成されている。平坦化絶縁膜１０上に開口部１０ａ，１０ｂを介して配線８と電気的に接続される画素電極１１が形成されている。その画素電極１１の周縁部に素子分離膜１２が形成されている。画素電極１１および素子分離膜１２の上に、有機ＥＬ層１３が形成されている。有機ＥＬ層１３として、たとえば、ホール注入層、ホール輸送層、発光層、ホールブロッキング層、電子輸送層、電子注入層等が形成される。その有機ＥＬ層１３上に共通電極１４が形成されている。画素電極１１、有機ＥＬ層１３および共通電極１４によって有機ＥＬ素子２３が構成されることになる。表示装置の主要部分は以上のように構成される。
【００１５】
なお、共通電極１４上に、外部の水分の浸入によって有機ＥＬ素子が劣化するのを防止のためのパッシベーション膜，封止ガラスおよび封止缶（いずれも図示せず）の少なくともいずれかを設けてもよい。また、発光色の制御を行なうためのカラーフィルターやコントラスト向上のための円偏光板（いずれも図示せず）等の光学要素を加えてもよい。さらに、有機ＥＬ素子をＴＦＴ２１の直上ではなくＴＦＴ２１の横に形成する場合、すなわち、上方から見て有機ＥＬ素子をＴＦＴ２１と平面的に重ならない位置に形成する場合には、平坦化膜１０を形成しなくてもよい。
【００１６】
次に、上述した表示装置の製造方法の一例について説明する。まず、基板としては、後述するように、比較的サイズの大きい透明なガラスの基板（マザーガラス基板）が使用される。そのようなガラスの基板１上に、図２に示すように、ゲート電極２が形成される。そのゲート電極２を覆うようにゲート絶縁膜３が形成される。そのゲート絶縁膜３上にソース領域、ドレイン領域およびチャネル領域となる半導体薄膜４が形成される。このようにして、ゲート電極２、ゲート絶縁膜３および半導体薄膜４からなるボトムゲート型のＴＦＴ２１が形成される。なお、このＴＦＴを形成する際には、電荷を蓄積するための所定のキャパシタ（図示せず）も形成されることになる。
【００１７】
次に、そのＴＦＴ２１を覆うように基板１上に層間絶縁膜５が形成される。その層間絶縁膜５に所定の写真製版および加工を施すことにより、半導体薄膜４の表面を露出するコンタクトホール５ａ，５ｂが形成される。そのコンタクトホール５ａ，５ｂを充填するように層間絶縁膜５上に、たとえば膜厚約０．５μｍのアルミニウム薄膜（図示せず）が形成される。そのアルミニウム薄膜に所定の写真製版および加工を施すことにより、高さ約０．５μｍの所定の配線８、ソース電極６およびドレイン電極７が形成される。この配線８はＴＦＴ２１と有機ＥＬ素子とを電気的に接続する。
【００１８】
次に、配線８等を覆うように層間絶縁膜５上に、たとえば、プラズマＣＶＤ(Chemical Vapor Deposition)法によって窒化シリコンＳｉＮＸ膜等の絶縁膜９が形成される。このとき、たとえば、反応ガスとしてモノシラン（ＳｉＨ4）およびアンモニア（ＮＨ3）を用い、成膜温度２８０℃、成膜雰囲気内のガス圧力約１３０Ｐａ、印加パワー１ｋＷの条件のもとで成膜が行なわれる。膜厚は特に制限はないが、ここではたとえば約１００ｎｍとされる。また、配線８上に形成する層間絶縁膜５の製造方法としては、プラズマＣＶＤ法に限定されず、たとえば各種スパッタ法等も用いることができ、十分なガスバリア性を有する緻密な膜が得られる成膜方法を適用することが望ましい。
【００１９】
次に、ＳｉＮＸ膜などの絶縁膜９上に所定の写真製版処理を施すことにより、レジストパターン（図示せず）が形成される。そのレジストパターンをマスクとして絶縁膜９にエッチングを施すことにより、配線８の表面を露出するスルーホール９ａ，９ｂが形成される。ＳｉＮＸ膜などの絶縁膜９のエッチングとして、たとえば四フッ化メタン（ＣＦ4）などのフッ素系ガスを用い、ＣＦ4流量約１００ｓｃｃｍ、Ｏ2流量約５００ｓｃｃｍ、Ａｒ流量約１０ｓｃｃｍ、真空度約２０Ｐａ、ＲＦ出力約３００Ｗのもとでドライエッチング等が施される。絶縁膜９のエッチングの後、たとえばＯ2系ガスを用いたアッシングにより、レジストパターンが除去される。
【００２０】
ここまでの工程、すなわち、基板１上にＴＦＴ２１を形成し、そのＴＦＴ２１を覆う絶縁膜９にスルーホール９ａ，９ｂを形成する工程までは、基板として、たとえばサイズ３７０×４７０ｍｍの以上の比較的大型のガラスの基板（マザーガラス基板）の状態でそれぞれの工程が順次実行される。次の工程では、図３に示すように、そのような大型の基板１を表示エリア２２を含む所定のサイズの複数の分割基板１ａに分割する切断処理が施される。基板１の切断方法としては、たとえばスクライブ切断、レーザ割断、レーザ溶融切断、超音波切断等を用いることができる。また、基板１にはあらかじめ切断エリアが設けられる。
【００２１】
切断エリアの寸法としては特に制限はないが、切断寸法精度によって下限値が決まり、一方、基板１において分割される基板の領域の割り付けに応じて、使用可能な上限値が決まることになる。たとえば、切断エリアとして１０μｍ〜１ｍｍのライン幅が望ましい。ここでは、３７０×４７０ｍｍサイズの基板１に対して、ライン幅約５００μｍの切断エリア１６が設けられ、ダイアモンドヘッドを用いてその切断エリア１６にスクライブ切断処理を施すことによって、サイズ９２．５×１１７．５ｍｍの複数の分割基板１ａに分割される。
【００２２】
このとき、ＴＦＴが形成された表面の側から切断を実施してもよいし、一方、ＴＦＴが形成された側とは反対の裏面から切断を実施してもよい。ここでは、ＴＦＴが形成された基板１の表面が直接ステージに密着するのを避けるために、基板１の表面を上方に向けて基板１の裏面の側をステージ上に吸着固定させ、表面の側から所定の切断エリアに対してスクライブ切断を実施することで、複数の分割基板１ａに分割される。
【００２３】
基板１を切断した後、切断により発生した異物を取除く洗浄が施される。洗浄処理として、たとえば、ディッピング、スプレイ、あるいは高圧ジェット等によるウェット洗浄、機械的に行なうブラシ洗浄、紫外線（ＵＶ）あるいはプラズマ等を用いたドライ洗浄、化学的・機械的に除去するＣＭＰ(Chemical Mechanical Polishing)等の研磨洗浄、あるいは超音波洗浄等を実施することができる。ここでは、たとえば、Ｏ2プラズマによるドライ洗浄が行なわれた後に、スプレイおよび高圧ジェットによるウェット洗浄が行なわれる。
【００２４】
また、分割基板１ａの端部の欠け等による異物粒子の発生を抑制するために、分割基板１ａの端部に研磨処理を施してもよい。洗浄の後、たとえばエアナイフ乾燥、スピン乾燥、オーブン乾燥、ホットプレート乾燥、あるいはＩＰＡ（Iso-Propyl Alcohol）等を用いた蒸気乾燥等の乾燥処理が施される。ここでは、たとえばエアナイフ乾燥が行なわれる。
【００２５】
次に、大型のガラスの基板（マザーガラス基板）１から切断された複数の分割基板１ａのそれぞれに対して以下の処理が施される。図４に示すように、ＴＦＴ２１および配線８等による表面の凹凸を平坦化するために、絶縁膜９上に平坦化絶縁膜１０が形成される。平坦化絶縁膜１０として、たとえばポジ型の感光性アクリル樹脂が適用される。この場合、まず、回転数１０００ｒｐｍにてスピンコート法によって分割基板上に感光性アクリル樹脂が塗布される。塗布後、直ちにクリーンオーブンにて温度約９０℃、時間約１０分のプリベークが行なわれる。プリベーク後における平坦化絶縁膜１０の塗布膜厚は１．９μｍ程度とされ、この平坦化絶縁膜１０によって配線８等が埋め込まれることとする。
【００２６】
次に、露光装置を用いて平坦化絶縁膜１０に対し所定のパターン露光が行なわれて、露光部分が現像液に対して可溶にされる。このパターン露光においては、一般的な投影露光装置を用い、たとえば露光量３００ｍＪのもとで露光処理が施される。次に、露光処理が施された平坦化絶縁膜１０に対し、ディップ式現像装置を用いて現像処理を施すことにより、露光された部分が現像液に溶解されて除去される。このとき、現像液として濃度約０．３ｗｔ％のＴＭＡＨ（TetraMethyl Ammonium Hydroxide）水溶液が用いられ、現像時間は約９０秒程度とされる。この露光処理および現像処理によって、平坦化絶縁膜１０が所定形状にパターニングされるとともに、配線８の表面を露出する開口部１０ａ，１０ｂが形成される。
【００２７】
次に、感光性アクリル樹脂からなる平坦化絶縁膜１０に対し、クリーンオーブンにて温度約２２０℃のもとで時間約６０分のポストベークが施される。このポストベークによって、平坦化絶縁膜１０の膜厚は約１．６μｍ程度となり、この平坦化絶縁膜１０によって配線８が埋め込まれるとともに、平坦化絶縁膜１０における凸部と凹部の最大高低差は０．２μｍ程度になる。
【００２８】
なお、平坦化絶縁膜としては、スピンコート法やその他の塗布法によって形成される塗布膜であれば、上述した感光性アクリル樹脂からなるものに限定されることはなく、感光性をもたない樹脂材料膜や、ＳＯＧ膜を適用してもよい。ただし、感光性をもたない材料で平坦化絶縁膜を形成する場合には、平坦化絶縁膜を形成した後に平坦化絶縁膜上に所定のレジストパターンを形成し、そのレジストパターンをマスクとして平坦化絶縁膜にエッチングを施すことで開口部１０ａ，１０ｂを形成することとする。また、ここでは、平坦化絶縁膜を形成する場合を例に挙げて説明しているが、有機ＥＬ素子をＴＦＴ２１および配線８が形成される領域と平面的に重ならない領域に形成する場合には、平坦化絶縁膜１０を形成する必要は必ずしもなく、平坦化絶縁膜を省いてもよい。
【００２９】
次に、開口部１０ａ，１０ｂの側壁を含む平坦化絶縁膜１０の表面に、画素電極となる所定の導電膜として、たとえば膜厚約１００ｎｍの透明なＩＴＯ（Indium Tin Oxide）膜（図示せず）が形成される。次に、通常のリソグラフィー技術を用いて所定のレジストパターン（図示せず）が形成され、そのレジストパターンをマスクとして導電膜にエッチングを施すことにより、図５に示すように、画素電極１１が形成される。ＩＴＯ膜のエッチングとして、たとえば、シュウ酸からなるエッチング液を用いたウェットエッチングが施される。画素電極１１は有機ＥＬ素子の陽極として作用する。
【００３０】
なお、ここでは、基板１ａの側から発光させる下面発光型の有機ＥＬ素子を形成する場合を例に挙げて説明するが、本発明はこれに限定されるものではなく、基板１ａと反対側から光を発光させる上面発光型の有機ＥＬ素子を形成するようにしてもよい。画素電極１１となる所定の導電膜としてのＩＴＯ（Indium Tin Oxide）膜は、たとえばＤＣマグネトロンスパッタ法によって形成される。このとき、スパッタガスとしてアルゴン（Ａｒ）と酸素（Ｏ2）との混合ガス（体積比Ａｒ：Ｏ2＝１０００：５）を用い、スパッタ雰囲気内の圧力約０．３Ｐａ、ＤＣ出力約４００Ｗのもとで、透明のＩＴＯ膜が形成される。
【００３１】
ここで、画素電極１１となるＩＴＯ膜等の導電膜を基板上に形成する場合について考えると、特に、大型の基板（マザーガラス基板）１に導電膜を形成する場合には、膜厚が基板周縁部においてばらつきやすく、有機ＥＬ素子の光学的な特性に影響を及ぼすことになる。一方、マザーガラス基板を分割した分割基板１ａに導電膜を形成する場合には、膜厚のばらつきがマザーガラス基板におけるばらつきよりも抑制されて、光学的により均一な有機ＥＬ素子が得られることになる。たとえば３７０×４７０ｍｍのサイズの基板１に対して、導電膜の膜厚分布（膜厚均一性）が約±３％であったところ、９２．５×１１７．５ｍｍのサイズの分割基板１ａでは、膜厚分布は約±１％に抑えられることがわかった。
【００３２】
次に、図６に示すように、画素電１１極を露出するように周縁部を覆う素子分離膜１２が形成される。素子分離膜１２として、材料に特に限定はなく、たとえば酸化シリコン（ＳｉＯ2）、窒化シリコン（ＳｉＮＸ）、酸化アルミニウム（Ａｌ2Ｏ3）または窒化アルミニウム（ＡｌＮＸ）のような無機材料、あるいは、ポリイミド系樹脂、アクリル系樹脂、エポキシ系樹脂、有機シリカ膜樹脂またはＳＯＧ（Spin On Glass）のような有機材料を適用することができる。また、無機材料からなる膜と有機材料からなる膜との積層膜を適用することも可能である。
【００３３】
ここでは、たとえば感光性ポリイミド系樹脂が用いられる。この場合には、まず、回転数１０００ｒｐｍのもとでスピンコート法によって感光性ポリイミド樹脂が分割基板の上に塗布される。塗布後、直ちにクリーンオーブンにて温度約１２０℃のもとで、時間約１０分のプリベークが行なわれる。プリベーク後におけるポリイミド樹脂膜の膜厚は１．０μｍ程度とされる。次に、露光装置を用いてポリイミド樹脂膜に対し、一般的な投影露光装置を用いて、たとえば露光量１５０ｍＪのもとで露光処理を施すことによって、露光された部分が現像液に対して可溶にされる。
【００３４】
次に、露光処理が施されたポリイミド樹脂膜に対して、シャワー回転式現像装置を用いて現像処理を施すことにより、露光された部分が現像液に溶解されて除去される。このとき、現像液として濃度２．３８ｗｔ％のＴＭＡＨ水溶液が用いられ、現像時間は約３０秒程度とされる。この露光処理および現像処理によって、画素電極１１を露出して画素電極１１の周縁部を覆うポリイミド樹脂からなる素子分離膜１２が形成されることになる。
【００３５】
次に、その素子分離膜１２に対し、クリーンオーブンにて窒素雰囲気中温度約２３０℃のもとで時間約６０分の焼成が行なわれる。この焼成によって、素子分離膜１２の膜厚は約０．８μｍ程度となる。この素子分離膜１２によって、画素電極１１と後の工程において形成される共通電極との間の電気的な短絡を防止することができる。この素子分離膜１２によって取囲まれて露出した画素電極１１の領域が有機ＥＬ素子における発光領域となる。また、この素子分離膜１２によって、発光色を塗り分ける際に隣接する画素への有機層の拡散を防止することが可能となる。
【００３６】
次に、素子分離膜１２が形成された分割基板１ａが、たとえば真空蒸着装置（図示せず）内に搬入されて、図７に示すように、少なくとも画素電極１１が完全に覆われるように所定の有機ＥＬ層１３が形成される。この有機ＥＬ層１３としては、たとえば正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層（いずれも図示せず）等の各層を下の層から順次積層することによって形成される。そして、分割基板の直上にシャドーマスクが配設されて、このような層のうち、いずれかの層については所定の領域以外の領域には蒸着させず選択した画素群にだけ真空蒸着させることを繰り返す塗り分け技術が適用される。たとえば有機ＥＬ層においてＲＧＢを発色させる発光層が、それぞれ対応するシャドーマスクを用いて塗り分けられることで形成される。
【００３７】
ここで、有機ＥＬ層１３の具体的な製造工程の一例について説明する。まず、正孔注入層として、膜厚約３０ｎｍの銅フタロシアニン（ＣｕＰｃ）が全画素に対して共通に形成される。その上に正孔輸送層として膜厚約３０ｎｍの〔ビス（Ｎ-ナフチル）-Ｎ-フェニルベンジジン〕（α−ＮＰＤ）が全画素に対して共通に形成される。次に、赤画素の発光層として［［２-メチル-６-[２-(２,３,６,７-テトラハイドロ-１H，５H-ベンゾ［ij］ キノリジン-９-イル)エチニル]-４H-ピラン-４-イリデン］プロパンジニトリル］（DCM2）を約８％ドープした８-キノリノールアルミニウム錯体（Ａｌｑ３）層が形成される。また、緑画素の発光層として、［３-（２-ベンゾチアゾリル）-７-（ジエチルアミノ）-２H-１-ベンゾピラン-２-ワン］（クマリン６）を約１％ドープした（Ａｌｑ３）層が形成される。そして、青画素の発光層として、［４,４’-ビス（N-カルバゾリル）ビフェニル］（CBP）層が形成される。そして、その発光層の上に電子輸送層兼正孔プロッキング層として膜厚約５０ｎｍの［２，９-ジメチル-４，７-ジフェニル-１，１０-フェナントロリン］（BCP）層が全画素に対して共通に形成される。
【００３８】
ここで、有機ＥＬ層１３の真空蒸着においては、それぞれ約０．２ｇの材料が抵抗加熱用の各ボートに充填されて、真空蒸着装置の所定の蒸発源電極に取り付けられる。そして、蒸着雰囲気内がたとえば約１．０×１０-4Ｐａにまで減圧された後に、各ボートを通電加熱することによって、各ボート内の材料が順次蒸発して分割基板１ａ上に蒸着される。また、シャドーマスクとしては、金属マスクが用いられる。なお、有機ＥＬ層として、低分子化合物を真空蒸着される場合を例に挙げたが、有機ＥＬ層としては高分子化合物をスピンコート法やインクジェット法等によって形成するようにしてもよい。
【００３９】
次に、図８に示すように、真空蒸着、スパッタ法、あるいはＣＶＤ法等によって、有機ＥＬ層１３および素子分離膜１２を覆うように共通電極１４が形成される。この共通電極１４は、有機ＥＬ素子の陰極として作用し、たとえばフッ化リチウム（ＬｉＦ）とアルミニウム（Ａｌ）の積層膜によって構成される。まず、膜厚約１ｎｍのＬｉＦが形成され、そのＬｉＦ膜上に、膜厚約２００ｎｍのＡｌ膜が形成される。なお、この共通電極１４は、真空蒸着により有機ＥＬ層１３を形成した後、同じ真空蒸着装置内にて連続して形成される。
【００４０】
蒸着により共通電極１４を形成する際には、まず、重量約０．１ｇのＬｉＦと重量約０．４ｇのＡｌがそれぞれ所定のボートに充填され、その各ボートが真空蒸着装置の所定の電極に取り付けられる。そして、蒸着雰囲気内の圧力が１．０×１０-4Ｐａにまで減圧された後に、各ボートを通電加熱することによって、各ボート内の材料が順次蒸発して分割基板１ａに蒸着されることになる。
【００４１】
以上のようにして、画素電極（陽極）１１、有機ＥＬ層１３、共通電極（陰極）１４が順次積層されて、有機ＥＬ素子２３が分割基板１ａ上に複数形成される。そして、表示素子として設けられた各有機ＥＬ素子２３に対して、これらの有機ＥＬ素子２３を駆動するためのＴＦＴ２１が電気的に接続されたアクティブマトリックス型の表示装置が形成されることになる。
【００４２】
上述した表示装置の製造方法では、大型の基板（マザーガラス基板）１に有機ＥＬ素子２３を駆動するためのＴＦＴ２１が形成された後に、そのマザーガラス基板が切断されてサイズのより小さい分割基板１ａとされる。そして、その分割基板１ａに対してシャドーマスクを用いて蒸着法や印刷法によって有機ＥＬ素子２３が形成されることになる。これにより、従来の場合と比較すると、特に、有機ＥＬ素子２３の画素電極１１となる導電層を形成する際に、分割基板１ａ面内における膜厚の均一性が大幅に向上する。その結果、有機ＥＬ素子２３における輝度や色度等の光学特性をより均一にすることができる。また、基板のサイズが小さくなることで、有機ＥＬ層１３も安定して高精度に形成することができる。
【００４３】
このことは、また、有機ＥＬ素子を適用した表示装置とは態様が異なる液晶を適用した表示装置と比較すると、次のようなことがいえる。液晶を適用した表示装置では、画像の表示は液晶の旋光性と複屈折によって行なわれるため、電極の厚さの分布（ばらつき）は表示特性に大きく影響しない。これに対して、有機ＥＬ素子を適用した表示装置では、素子内部において多重反射と干渉をしながら光が外部に出射されることから、画素電極の熱さが輝度や色度に影響を与えることになる。そのため、表示エリア２２において画素電極の膜厚にばらつきが生じると表示ムラの原因となる。
【００４４】
このため、液晶を適用した表示装置では、電極の形成を、基板を分割する前に行なうのか基板を分割した後に行なうのかという点についてはあまり重要ではないのに対し、有機ＥＬ素子を適用した表示装置では、画素電極の形成を基板を分割した後に行なうことで、基板を分割する前に行なう場合と比べて膜厚のばらつきが低減されて表示特性の向上に寄与することができる。
【００４５】
また、上述した製造方法では、マザーガラス基板を分割した後に画素電極１１が形成されることで、マザーガラス基板を切断する際に発生する異物が飛散して画素電極１１上に付着することもなく、画素電極１１の表面を清浄に保つことができて、ショートモード等を抑制して表示装置の歩留まりを向上することができる。そして、マザーガラス基板を分割した後画素電極１１となる導電層を形成する前に、切断に伴う分割基板１ａの洗浄が行なわれるため、画素電極１１の表面を異物除去のために比較的強い機械強度にて洗浄する必要がなく、画素電極１１にキズ、端部の剥離あるいはクラックが発生することがなくなって、画素電極１１の表面を平滑な状態に保持することができる。
【００４６】
また、マザーガラス基板を分割基板１ａに切断した後、その分割基板１ａの異物を除去する際には、分割基板１ａは無機材料のみで構成されるＴＦＴ２１が形成された状態にあるため、機械的あるいは化学的に広範な洗浄方法の中から有効な洗浄方法を選択してこれを組み合わせることができる。これにより、分割基板１ａの異物除去を効果的に実施することができる。そして、その異物除去を行なった後に、分割基板１ａの表面に平坦化絶縁膜１０が形成されることで、たとえ、サブμｍ以下の異物粒子が分割基板１ａの表面に残留した場合であっても、その異物は平坦化絶縁膜１０によって被覆されることになる。これにより、表示装置においてそのような異物が欠陥の要因となるのを低減することができる。
【００４７】
実施の形態２
ここでは、基板（マザーガラス基板）１を切断する際に発生する異物が分割基板１ａに付着するのをより効果的に抑制する表示装置の製造方法について説明する。まず、実施の形態に１において説明した図２に示す工程の後、図９に示すように、マザーガラス基板の状態で基板１上にレジスト膜１５が塗布形成される。なお、基板１には、あらかじめ分割基板に切断するための幅約５００μｍの切断エリアが形成されている。
【００４８】
次に、所定の写真製版処理を施すことにより、図１０に示すように、切断エリア１６の中心線を挟んで中心線から一方の側の約１ｍｍまでの領域と、中心線から他方の側の約１ｍｍまでの領域とにそれぞれ位置するレジスト膜１５の部分が除去されて、切断エリア１６とその近傍の領域の表面が露出する。
【００４９】
このレジスト膜１５は、基板１を分割基板１ａに切断する際およびその分割基板１ａに研磨処理を施す際に、分割基板１ａの表面に異物粒子が付着するのを防護するためのカバーとなる。このカバーとしては、特に、レジスト膜に限定されず、たとえば樹脂コート膜、フィルムシート等も適用することができる。
【００５０】
次に、レジスト膜１５が被覆されたサイズ３７０×４７０ｍｍの基板１に対して、ダイアモンドヘッドを用いてその切断エリア１６にスクライブ切断処理を施すことによって、図１０に示すように、サイズ９２．５×１１７．５ｍｍの複数の分割基板１ａに分割される。ここでは、ＴＦＴが形成された基板１の表面が直接ステージに密着するのを避けるために、基板１の表面を上方に向けて基板１の裏面の側をステージ上に吸着固定させ、表面の側から切断エリア１６に対してスクライブ切断を実施することによって、複数の分割基板１ａに分割される。
【００５１】
分割基板１ａに切断された後、ウェット法にて分割基板１ａの端面に研磨処理が施される。この分割基板１ａの端面を研磨することにより、切断によって発生した切り屑が除去されるとともに、分割基板１ａの端部に機械的衝撃が加わった場合の欠け等によって異物粒子が発生するのを抑制することができる。その研磨処理の後、レジスト膜１５の表面を含む分割基板１ａの表面を、たとえばスプレイ、あるいは高圧ジェットによるウェット洗浄を施すことで、基板１の切断および研磨処理によって付着した異物粒子が除去される。その後、分割基板１ａにエアナイフ乾燥処理が施される。
【００５２】
次に、所定のウエット処理を施すことにより、図１１に示すように、分割基板１ａの表面を被覆するレジスト膜１５が除去される。レジスト膜１５が除去された後、ブラシ、または、スプレイによるウェット洗浄処理が施され、さらに、Ｏ2プラズマによるドライ洗浄処理が施される。その後、実施の形態１において説明した図４〜図８に示す工程と同様の工程を経て、表示装置が完成する。
【００５３】
上述した表示装置の製造方法では、前述した表示装置と同様の効果を得られるが、特に、マザーガラス基板をレジスト膜１５で被覆した後に分割基板１ａに切断され、そして、その分割基板１ａに研磨処理が施されることで、分割基板１ａの表面に直接付着する異物粒子の数を大幅に低減して、表示装置における表示欠陥をさらに抑制することができる。
【００５４】
なお、今回開示された実施の形態は例示であってこれに制限されるものではない。本発明は上記で説明した範囲ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【００５５】
【図１】本発明の実施の形態１に係る表示装置の断面図である。
【図２】同実施の形態において、図１に示す表示装置の製造方法の一工程を示す断面図である。
【図３】同実施の形態において、図２に示す工程の後に行なわれる工程を示す平面図である。
【図４】同実施の形態において、図３に示す工程の後に行なわれる工程を示す断面図である。
【図５】同実施の形態において、図４に示す工程の後に行なわれる工程を示す断面図である。
【図６】同実施の形態において、図５に示す工程の後に行なわれる工程を示す断面図である。
【図７】同実施の形態において、図６に示す工程の後に行なわれる工程を示す断面図である。
【図８】同実施の形態において、図７に示す工程の後に行なわれる工程を示す断面図である。
【図９】本発明の実施の形態２に係る表示装置の製造方法の一工程を示す断面図である。
【図１０】同実施の形態において、図９に示す工程の後に行なわれる工程を示す平面図である。
【図１１】同実施の形態において、図１０に示す工程の後に行なわれる工程を示す平面図である。
【符号の説明】
【００５６】
１ 基板、１ａ 分割基板、２ ゲート電極、３ ゲート絶縁膜、４ 半導体薄膜、５ 層間絶縁膜、５ａ，５ｂ コンタクトホール、６ ソース電極、７ ドレイン電極、８ 配線、９ 絶縁膜、９ａ，９ｂ スルーホール、１０ 平坦化絶縁膜、１１ 画素電極、１２ 素子分離膜、１３ 有機ＥＬ層、１４ 共通電極、１５ レジスト膜、１６ 切断エリア、２１ ＴＦＴ、２２ 表示エリア、２３ 有機ＥＬ素子。
【技術分野】
【０００１】
本発明は表示装置の製造方法に関し、特に、有機ＥＬ素子を用いた表示装置の製造方法に関するものである。
【背景技術】
【０００２】
表示装置の一つに、表示素子として有機ＥＬ（Electro Luminescence）素子を適用した表示装置がある。有機ＥＬ素子は、有機材料のエレクトロルミネッセンスを利用した素子であり、陽極と陰極との間に、有機正孔輸送層や有機発光層を積層させた有機層が形成されている。この有機ＥＬ素子は、低電圧直流駆動による高輝度発光が可能な発光素子として注目されている。その有機ＥＬ素子を用いた表示装置の一形態に、アクティブマトリクス型の表示装置がある。
【０００３】
アクティブマトリクス型の表示装置では、各画素に対して有機ＥＬ素子を駆動するための薄膜トランジスタ（Thin Film Transistor：以下「ＴＦＴ」と記す。）と配線が所定の基板上に設けられている。そのＴＦＴと配線を覆うように平坦化絶縁層が形成されている。その平坦化絶縁層上に有機ＥＬ素子が形成されている。有機ＥＬ素子と配線とは、平坦化絶縁層に形成されたスルーホールを介して電気的に接続されている。平坦化絶縁層としては、たとえば，樹脂材料をスピンコート法によって塗布したものが用いられている。有機ＥＬ素子における最下層は平坦化絶縁層上に形成した画素電極である。その画素電極とＴＦＴのソース電極またはドレイン電極とがスルーホールを介して電気的に接続されている。
【０００４】
画素電極上には有機ＥＬ層として単層または多層の有機薄膜が形成され、その有機薄膜の上に共通電極が形成されている。画素電極と共通電極とによって挟み込まれた有機ＥＬ層に対して、画素電極からは正孔が注入され、共通電極からは電子が注入される。注入された正孔と電子は所定の発光ゾーンにまで輸送されて再結合し、発光に至る。なお、表示装置としては、共通電極上に、さらにパッシベーション膜、封止用ガラス板、偏光板等が形成される場合がある。
【０００５】
有機ＥＬ素子をなす有機薄膜は、たとえばシャドーマスクを用いた蒸着法および印刷法によって形成される。このため、蒸着装置および印刷装置によっては、蒸着および印刷をすることができる基板のサイズが制約を受けることがある。基板の具体的なサイズは、パネルの精細度設計値、すなわち、蒸着および印刷によって形成する画素の大きさに応じて変化し、画素が微細になればなるほど、適用できる基板のサイズは小さくなる。こうした制約は、高精細パネルを比較的大面積の基板上に形成させようとする場合に、アライメント精度やパターン寸法精度の点で歩留まり低下の要因となる。
【０００６】
このような問題点を解消する目的で、特許文献１では、次のような手法が提案されている。すなわち、比較的大面積の基板（マザー基板）に有機ＥＬ素子の第１電極（画素電極）を形成した後で、そのマザー基板が複数の比較的小面積の基板に分割され、その分割された基板の第１電極上に有機ＥＬ層が形成される。そして、その有機ＥＬ層の上に第２電極（共通電極）等が形成されて表示装置として完成する。なお、有機ＥＬ素子を適用した表示装置とは態様の異なる液晶を利用した液晶パネルの製造方法が、特許文献２に提案されている。
【特許文献１】特開２００３−７４６３号公報
【特許文献２】特開２０００−２６７１３５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、従来の表示装置の製造方法では、次のような問題点があった。画素電極である第１電極は有機ＥＬ素子において光学的要素となるために、その膜厚の均一性が極めて重要になる。その第１電極は、生産性を確保する観点から比較的大面積のマザー基板上に形成されていた。第１電極をマザー基板に形成する場合には、第１電極となる層の厚みがマザー基板面内においてばらつきやすくなる。マザー基板面内において第１電極となる層の厚みがばらつくと、表示装置として輝度や色度等が表示エリア内においてばらついてしまい、表示ムラの要因となる。
【０００８】
また、マザー基板を分割する際に発生する異物が第１電極上に付着しやすく、これが短絡の原因となったり、あるいは、ダーススポット等の欠陥を招くことになり、表示装置としての画質の低下と歩留まりの低下を引き起こす要因となった。
【０００９】
本発明は、上記問題点を解決するためになされたものであり、その目的は、表示ムラおよび画質の低下が抑制されて、歩留まりの向上が図られる表示装置の製造方法を提供することである。
【課題を解決するための手段】
【００１０】
本発明に係る表示装置の製造方法は、表示素子とその表示素子を発光させるための駆動素子とを有する表示装置の製造方法であって、以下の工程を備えている。第１のサイズを有する基板上に複数の駆動素子を形成する。その複数の駆動素子を覆うように、基板上に第１絶縁膜を形成する。その第１絶縁膜が形成された基板を、第１のサイズよりも小さい第２のサイズに分割して複数の分割基板を形成する。その分割基板の第１絶縁膜上に、画素電極、有機ＥＬ層および共通電極を含み、駆動素子と電気的に接続される表示素子を形成する。
【発明の効果】
【００１１】
本発明に係る表示装置の製造方法によれば、第１のサイズを有する基板に表示素子を駆動するための駆動素子が形成された後に、その基板が切断されてサイズのより小さい第２のサイズの基板とされる。そして、その第２のサイズの基板に対して表示素子が形成されることになる。これにより、従来の場合と比較すると、特に、表示素子を形成する際に、第２のサイズの基板面内における表示素子となる層の膜厚の均一性が大幅に向上する。その結果、表示素子における輝度や色度等の光学特性をより均一にすることができる。また、第１のサイズの基板を分割した後に表示素子が形成されることで、第１のサイズの基板を切断する際に発生する異物が飛散して表示素子の上に付着することもなく、表示素子の表面を清浄に保つことができて、ショートモード等を抑制して表示装置の歩留まりを向上することができる。
【発明を実施するための最良の形態】
【００１２】
実施の形態１
本発明の実施の形態１に係る表示装置の製造方法を説明するに際して、まず、その表示装置の構造について説明する。図１に示すように、たとえばガラスからなる基板１の主表面上にゲート電極２が形成されている。そのゲート電極２を覆うように基板１上にゲート絶縁膜３が形成されている。そのゲート絶縁膜３の所定の領域に、ソース領域、ドレイン領域およびチャネル領域となる所定の半導体薄膜４が形成されている。その半導体薄膜４、ゲート絶縁膜３およびゲート電極２によりＴＦＴ２１が構成される。ＴＦＴ２１は基板１の主表面においてマトリクス状に複数形成されている。なお、このＴＦＴ２１は、ゲート電極２上に半導体薄膜４が形成されたいわゆるボトムゲート型のＴＦＴであるが、ＴＦＴとしては、半導体薄膜上にゲート電極が形成されたトップゲート型のＴＦＴであってもよい。
【００１３】
そのＴＦＴ２１を覆うように、基板１上に層間絶縁膜５が形成されている。その層間絶縁膜５に、半導体薄膜４の表面を露出するコンタクトホール５ａ，５ｂが形成されている。そのコンタクトホール５ａ，５ｂを充填するように、層間絶縁膜５上にソース電極６、ドレイン電極７および配線８が形成されている。そのソース電極６、ドレイン電極７および配線８を覆うように、絶縁膜９が形成されている。その絶縁膜９上にさらに平坦化絶縁膜１０が形成されている。絶縁膜９としては、たとえばＳｉＮＸあるいはＳｉＯ2などの無機材料が適用される。また、平坦化絶縁膜１０としては、たとえば、ポリイミド樹脂、アクリル樹脂、エポキシ樹脂、有機シリカ樹脂あるいはＳＯＧ（Spin On Glass）膜等が適用される。
【００１４】
その平坦化絶縁膜１０に配線８の表面を露出する開口部１０ａ，１０ｂが形成されている。平坦化絶縁膜１０上に開口部１０ａ，１０ｂを介して配線８と電気的に接続される画素電極１１が形成されている。その画素電極１１の周縁部に素子分離膜１２が形成されている。画素電極１１および素子分離膜１２の上に、有機ＥＬ層１３が形成されている。有機ＥＬ層１３として、たとえば、ホール注入層、ホール輸送層、発光層、ホールブロッキング層、電子輸送層、電子注入層等が形成される。その有機ＥＬ層１３上に共通電極１４が形成されている。画素電極１１、有機ＥＬ層１３および共通電極１４によって有機ＥＬ素子２３が構成されることになる。表示装置の主要部分は以上のように構成される。
【００１５】
なお、共通電極１４上に、外部の水分の浸入によって有機ＥＬ素子が劣化するのを防止のためのパッシベーション膜，封止ガラスおよび封止缶（いずれも図示せず）の少なくともいずれかを設けてもよい。また、発光色の制御を行なうためのカラーフィルターやコントラスト向上のための円偏光板（いずれも図示せず）等の光学要素を加えてもよい。さらに、有機ＥＬ素子をＴＦＴ２１の直上ではなくＴＦＴ２１の横に形成する場合、すなわち、上方から見て有機ＥＬ素子をＴＦＴ２１と平面的に重ならない位置に形成する場合には、平坦化膜１０を形成しなくてもよい。
【００１６】
次に、上述した表示装置の製造方法の一例について説明する。まず、基板としては、後述するように、比較的サイズの大きい透明なガラスの基板（マザーガラス基板）が使用される。そのようなガラスの基板１上に、図２に示すように、ゲート電極２が形成される。そのゲート電極２を覆うようにゲート絶縁膜３が形成される。そのゲート絶縁膜３上にソース領域、ドレイン領域およびチャネル領域となる半導体薄膜４が形成される。このようにして、ゲート電極２、ゲート絶縁膜３および半導体薄膜４からなるボトムゲート型のＴＦＴ２１が形成される。なお、このＴＦＴを形成する際には、電荷を蓄積するための所定のキャパシタ（図示せず）も形成されることになる。
【００１７】
次に、そのＴＦＴ２１を覆うように基板１上に層間絶縁膜５が形成される。その層間絶縁膜５に所定の写真製版および加工を施すことにより、半導体薄膜４の表面を露出するコンタクトホール５ａ，５ｂが形成される。そのコンタクトホール５ａ，５ｂを充填するように層間絶縁膜５上に、たとえば膜厚約０．５μｍのアルミニウム薄膜（図示せず）が形成される。そのアルミニウム薄膜に所定の写真製版および加工を施すことにより、高さ約０．５μｍの所定の配線８、ソース電極６およびドレイン電極７が形成される。この配線８はＴＦＴ２１と有機ＥＬ素子とを電気的に接続する。
【００１８】
次に、配線８等を覆うように層間絶縁膜５上に、たとえば、プラズマＣＶＤ(Chemical Vapor Deposition)法によって窒化シリコンＳｉＮＸ膜等の絶縁膜９が形成される。このとき、たとえば、反応ガスとしてモノシラン（ＳｉＨ4）およびアンモニア（ＮＨ3）を用い、成膜温度２８０℃、成膜雰囲気内のガス圧力約１３０Ｐａ、印加パワー１ｋＷの条件のもとで成膜が行なわれる。膜厚は特に制限はないが、ここではたとえば約１００ｎｍとされる。また、配線８上に形成する層間絶縁膜５の製造方法としては、プラズマＣＶＤ法に限定されず、たとえば各種スパッタ法等も用いることができ、十分なガスバリア性を有する緻密な膜が得られる成膜方法を適用することが望ましい。
【００１９】
次に、ＳｉＮＸ膜などの絶縁膜９上に所定の写真製版処理を施すことにより、レジストパターン（図示せず）が形成される。そのレジストパターンをマスクとして絶縁膜９にエッチングを施すことにより、配線８の表面を露出するスルーホール９ａ，９ｂが形成される。ＳｉＮＸ膜などの絶縁膜９のエッチングとして、たとえば四フッ化メタン（ＣＦ4）などのフッ素系ガスを用い、ＣＦ4流量約１００ｓｃｃｍ、Ｏ2流量約５００ｓｃｃｍ、Ａｒ流量約１０ｓｃｃｍ、真空度約２０Ｐａ、ＲＦ出力約３００Ｗのもとでドライエッチング等が施される。絶縁膜９のエッチングの後、たとえばＯ2系ガスを用いたアッシングにより、レジストパターンが除去される。
【００２０】
ここまでの工程、すなわち、基板１上にＴＦＴ２１を形成し、そのＴＦＴ２１を覆う絶縁膜９にスルーホール９ａ，９ｂを形成する工程までは、基板として、たとえばサイズ３７０×４７０ｍｍの以上の比較的大型のガラスの基板（マザーガラス基板）の状態でそれぞれの工程が順次実行される。次の工程では、図３に示すように、そのような大型の基板１を表示エリア２２を含む所定のサイズの複数の分割基板１ａに分割する切断処理が施される。基板１の切断方法としては、たとえばスクライブ切断、レーザ割断、レーザ溶融切断、超音波切断等を用いることができる。また、基板１にはあらかじめ切断エリアが設けられる。
【００２１】
切断エリアの寸法としては特に制限はないが、切断寸法精度によって下限値が決まり、一方、基板１において分割される基板の領域の割り付けに応じて、使用可能な上限値が決まることになる。たとえば、切断エリアとして１０μｍ〜１ｍｍのライン幅が望ましい。ここでは、３７０×４７０ｍｍサイズの基板１に対して、ライン幅約５００μｍの切断エリア１６が設けられ、ダイアモンドヘッドを用いてその切断エリア１６にスクライブ切断処理を施すことによって、サイズ９２．５×１１７．５ｍｍの複数の分割基板１ａに分割される。
【００２２】
このとき、ＴＦＴが形成された表面の側から切断を実施してもよいし、一方、ＴＦＴが形成された側とは反対の裏面から切断を実施してもよい。ここでは、ＴＦＴが形成された基板１の表面が直接ステージに密着するのを避けるために、基板１の表面を上方に向けて基板１の裏面の側をステージ上に吸着固定させ、表面の側から所定の切断エリアに対してスクライブ切断を実施することで、複数の分割基板１ａに分割される。
【００２３】
基板１を切断した後、切断により発生した異物を取除く洗浄が施される。洗浄処理として、たとえば、ディッピング、スプレイ、あるいは高圧ジェット等によるウェット洗浄、機械的に行なうブラシ洗浄、紫外線（ＵＶ）あるいはプラズマ等を用いたドライ洗浄、化学的・機械的に除去するＣＭＰ(Chemical Mechanical Polishing)等の研磨洗浄、あるいは超音波洗浄等を実施することができる。ここでは、たとえば、Ｏ2プラズマによるドライ洗浄が行なわれた後に、スプレイおよび高圧ジェットによるウェット洗浄が行なわれる。
【００２４】
また、分割基板１ａの端部の欠け等による異物粒子の発生を抑制するために、分割基板１ａの端部に研磨処理を施してもよい。洗浄の後、たとえばエアナイフ乾燥、スピン乾燥、オーブン乾燥、ホットプレート乾燥、あるいはＩＰＡ（Iso-Propyl Alcohol）等を用いた蒸気乾燥等の乾燥処理が施される。ここでは、たとえばエアナイフ乾燥が行なわれる。
【００２５】
次に、大型のガラスの基板（マザーガラス基板）１から切断された複数の分割基板１ａのそれぞれに対して以下の処理が施される。図４に示すように、ＴＦＴ２１および配線８等による表面の凹凸を平坦化するために、絶縁膜９上に平坦化絶縁膜１０が形成される。平坦化絶縁膜１０として、たとえばポジ型の感光性アクリル樹脂が適用される。この場合、まず、回転数１０００ｒｐｍにてスピンコート法によって分割基板上に感光性アクリル樹脂が塗布される。塗布後、直ちにクリーンオーブンにて温度約９０℃、時間約１０分のプリベークが行なわれる。プリベーク後における平坦化絶縁膜１０の塗布膜厚は１．９μｍ程度とされ、この平坦化絶縁膜１０によって配線８等が埋め込まれることとする。
【００２６】
次に、露光装置を用いて平坦化絶縁膜１０に対し所定のパターン露光が行なわれて、露光部分が現像液に対して可溶にされる。このパターン露光においては、一般的な投影露光装置を用い、たとえば露光量３００ｍＪのもとで露光処理が施される。次に、露光処理が施された平坦化絶縁膜１０に対し、ディップ式現像装置を用いて現像処理を施すことにより、露光された部分が現像液に溶解されて除去される。このとき、現像液として濃度約０．３ｗｔ％のＴＭＡＨ（TetraMethyl Ammonium Hydroxide）水溶液が用いられ、現像時間は約９０秒程度とされる。この露光処理および現像処理によって、平坦化絶縁膜１０が所定形状にパターニングされるとともに、配線８の表面を露出する開口部１０ａ，１０ｂが形成される。
【００２７】
次に、感光性アクリル樹脂からなる平坦化絶縁膜１０に対し、クリーンオーブンにて温度約２２０℃のもとで時間約６０分のポストベークが施される。このポストベークによって、平坦化絶縁膜１０の膜厚は約１．６μｍ程度となり、この平坦化絶縁膜１０によって配線８が埋め込まれるとともに、平坦化絶縁膜１０における凸部と凹部の最大高低差は０．２μｍ程度になる。
【００２８】
なお、平坦化絶縁膜としては、スピンコート法やその他の塗布法によって形成される塗布膜であれば、上述した感光性アクリル樹脂からなるものに限定されることはなく、感光性をもたない樹脂材料膜や、ＳＯＧ膜を適用してもよい。ただし、感光性をもたない材料で平坦化絶縁膜を形成する場合には、平坦化絶縁膜を形成した後に平坦化絶縁膜上に所定のレジストパターンを形成し、そのレジストパターンをマスクとして平坦化絶縁膜にエッチングを施すことで開口部１０ａ，１０ｂを形成することとする。また、ここでは、平坦化絶縁膜を形成する場合を例に挙げて説明しているが、有機ＥＬ素子をＴＦＴ２１および配線８が形成される領域と平面的に重ならない領域に形成する場合には、平坦化絶縁膜１０を形成する必要は必ずしもなく、平坦化絶縁膜を省いてもよい。
【００２９】
次に、開口部１０ａ，１０ｂの側壁を含む平坦化絶縁膜１０の表面に、画素電極となる所定の導電膜として、たとえば膜厚約１００ｎｍの透明なＩＴＯ（Indium Tin Oxide）膜（図示せず）が形成される。次に、通常のリソグラフィー技術を用いて所定のレジストパターン（図示せず）が形成され、そのレジストパターンをマスクとして導電膜にエッチングを施すことにより、図５に示すように、画素電極１１が形成される。ＩＴＯ膜のエッチングとして、たとえば、シュウ酸からなるエッチング液を用いたウェットエッチングが施される。画素電極１１は有機ＥＬ素子の陽極として作用する。
【００３０】
なお、ここでは、基板１ａの側から発光させる下面発光型の有機ＥＬ素子を形成する場合を例に挙げて説明するが、本発明はこれに限定されるものではなく、基板１ａと反対側から光を発光させる上面発光型の有機ＥＬ素子を形成するようにしてもよい。画素電極１１となる所定の導電膜としてのＩＴＯ（Indium Tin Oxide）膜は、たとえばＤＣマグネトロンスパッタ法によって形成される。このとき、スパッタガスとしてアルゴン（Ａｒ）と酸素（Ｏ2）との混合ガス（体積比Ａｒ：Ｏ2＝１０００：５）を用い、スパッタ雰囲気内の圧力約０．３Ｐａ、ＤＣ出力約４００Ｗのもとで、透明のＩＴＯ膜が形成される。
【００３１】
ここで、画素電極１１となるＩＴＯ膜等の導電膜を基板上に形成する場合について考えると、特に、大型の基板（マザーガラス基板）１に導電膜を形成する場合には、膜厚が基板周縁部においてばらつきやすく、有機ＥＬ素子の光学的な特性に影響を及ぼすことになる。一方、マザーガラス基板を分割した分割基板１ａに導電膜を形成する場合には、膜厚のばらつきがマザーガラス基板におけるばらつきよりも抑制されて、光学的により均一な有機ＥＬ素子が得られることになる。たとえば３７０×４７０ｍｍのサイズの基板１に対して、導電膜の膜厚分布（膜厚均一性）が約±３％であったところ、９２．５×１１７．５ｍｍのサイズの分割基板１ａでは、膜厚分布は約±１％に抑えられることがわかった。
【００３２】
次に、図６に示すように、画素電１１極を露出するように周縁部を覆う素子分離膜１２が形成される。素子分離膜１２として、材料に特に限定はなく、たとえば酸化シリコン（ＳｉＯ2）、窒化シリコン（ＳｉＮＸ）、酸化アルミニウム（Ａｌ2Ｏ3）または窒化アルミニウム（ＡｌＮＸ）のような無機材料、あるいは、ポリイミド系樹脂、アクリル系樹脂、エポキシ系樹脂、有機シリカ膜樹脂またはＳＯＧ（Spin On Glass）のような有機材料を適用することができる。また、無機材料からなる膜と有機材料からなる膜との積層膜を適用することも可能である。
【００３３】
ここでは、たとえば感光性ポリイミド系樹脂が用いられる。この場合には、まず、回転数１０００ｒｐｍのもとでスピンコート法によって感光性ポリイミド樹脂が分割基板の上に塗布される。塗布後、直ちにクリーンオーブンにて温度約１２０℃のもとで、時間約１０分のプリベークが行なわれる。プリベーク後におけるポリイミド樹脂膜の膜厚は１．０μｍ程度とされる。次に、露光装置を用いてポリイミド樹脂膜に対し、一般的な投影露光装置を用いて、たとえば露光量１５０ｍＪのもとで露光処理を施すことによって、露光された部分が現像液に対して可溶にされる。
【００３４】
次に、露光処理が施されたポリイミド樹脂膜に対して、シャワー回転式現像装置を用いて現像処理を施すことにより、露光された部分が現像液に溶解されて除去される。このとき、現像液として濃度２．３８ｗｔ％のＴＭＡＨ水溶液が用いられ、現像時間は約３０秒程度とされる。この露光処理および現像処理によって、画素電極１１を露出して画素電極１１の周縁部を覆うポリイミド樹脂からなる素子分離膜１２が形成されることになる。
【００３５】
次に、その素子分離膜１２に対し、クリーンオーブンにて窒素雰囲気中温度約２３０℃のもとで時間約６０分の焼成が行なわれる。この焼成によって、素子分離膜１２の膜厚は約０．８μｍ程度となる。この素子分離膜１２によって、画素電極１１と後の工程において形成される共通電極との間の電気的な短絡を防止することができる。この素子分離膜１２によって取囲まれて露出した画素電極１１の領域が有機ＥＬ素子における発光領域となる。また、この素子分離膜１２によって、発光色を塗り分ける際に隣接する画素への有機層の拡散を防止することが可能となる。
【００３６】
次に、素子分離膜１２が形成された分割基板１ａが、たとえば真空蒸着装置（図示せず）内に搬入されて、図７に示すように、少なくとも画素電極１１が完全に覆われるように所定の有機ＥＬ層１３が形成される。この有機ＥＬ層１３としては、たとえば正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層（いずれも図示せず）等の各層を下の層から順次積層することによって形成される。そして、分割基板の直上にシャドーマスクが配設されて、このような層のうち、いずれかの層については所定の領域以外の領域には蒸着させず選択した画素群にだけ真空蒸着させることを繰り返す塗り分け技術が適用される。たとえば有機ＥＬ層においてＲＧＢを発色させる発光層が、それぞれ対応するシャドーマスクを用いて塗り分けられることで形成される。
【００３７】
ここで、有機ＥＬ層１３の具体的な製造工程の一例について説明する。まず、正孔注入層として、膜厚約３０ｎｍの銅フタロシアニン（ＣｕＰｃ）が全画素に対して共通に形成される。その上に正孔輸送層として膜厚約３０ｎｍの〔ビス（Ｎ-ナフチル）-Ｎ-フェニルベンジジン〕（α−ＮＰＤ）が全画素に対して共通に形成される。次に、赤画素の発光層として［［２-メチル-６-[２-(２,３,６,７-テトラハイドロ-１H，５H-ベンゾ［ij］ キノリジン-９-イル)エチニル]-４H-ピラン-４-イリデン］プロパンジニトリル］（DCM2）を約８％ドープした８-キノリノールアルミニウム錯体（Ａｌｑ３）層が形成される。また、緑画素の発光層として、［３-（２-ベンゾチアゾリル）-７-（ジエチルアミノ）-２H-１-ベンゾピラン-２-ワン］（クマリン６）を約１％ドープした（Ａｌｑ３）層が形成される。そして、青画素の発光層として、［４,４’-ビス（N-カルバゾリル）ビフェニル］（CBP）層が形成される。そして、その発光層の上に電子輸送層兼正孔プロッキング層として膜厚約５０ｎｍの［２，９-ジメチル-４，７-ジフェニル-１，１０-フェナントロリン］（BCP）層が全画素に対して共通に形成される。
【００３８】
ここで、有機ＥＬ層１３の真空蒸着においては、それぞれ約０．２ｇの材料が抵抗加熱用の各ボートに充填されて、真空蒸着装置の所定の蒸発源電極に取り付けられる。そして、蒸着雰囲気内がたとえば約１．０×１０-4Ｐａにまで減圧された後に、各ボートを通電加熱することによって、各ボート内の材料が順次蒸発して分割基板１ａ上に蒸着される。また、シャドーマスクとしては、金属マスクが用いられる。なお、有機ＥＬ層として、低分子化合物を真空蒸着される場合を例に挙げたが、有機ＥＬ層としては高分子化合物をスピンコート法やインクジェット法等によって形成するようにしてもよい。
【００３９】
次に、図８に示すように、真空蒸着、スパッタ法、あるいはＣＶＤ法等によって、有機ＥＬ層１３および素子分離膜１２を覆うように共通電極１４が形成される。この共通電極１４は、有機ＥＬ素子の陰極として作用し、たとえばフッ化リチウム（ＬｉＦ）とアルミニウム（Ａｌ）の積層膜によって構成される。まず、膜厚約１ｎｍのＬｉＦが形成され、そのＬｉＦ膜上に、膜厚約２００ｎｍのＡｌ膜が形成される。なお、この共通電極１４は、真空蒸着により有機ＥＬ層１３を形成した後、同じ真空蒸着装置内にて連続して形成される。
【００４０】
蒸着により共通電極１４を形成する際には、まず、重量約０．１ｇのＬｉＦと重量約０．４ｇのＡｌがそれぞれ所定のボートに充填され、その各ボートが真空蒸着装置の所定の電極に取り付けられる。そして、蒸着雰囲気内の圧力が１．０×１０-4Ｐａにまで減圧された後に、各ボートを通電加熱することによって、各ボート内の材料が順次蒸発して分割基板１ａに蒸着されることになる。
【００４１】
以上のようにして、画素電極（陽極）１１、有機ＥＬ層１３、共通電極（陰極）１４が順次積層されて、有機ＥＬ素子２３が分割基板１ａ上に複数形成される。そして、表示素子として設けられた各有機ＥＬ素子２３に対して、これらの有機ＥＬ素子２３を駆動するためのＴＦＴ２１が電気的に接続されたアクティブマトリックス型の表示装置が形成されることになる。
【００４２】
上述した表示装置の製造方法では、大型の基板（マザーガラス基板）１に有機ＥＬ素子２３を駆動するためのＴＦＴ２１が形成された後に、そのマザーガラス基板が切断されてサイズのより小さい分割基板１ａとされる。そして、その分割基板１ａに対してシャドーマスクを用いて蒸着法や印刷法によって有機ＥＬ素子２３が形成されることになる。これにより、従来の場合と比較すると、特に、有機ＥＬ素子２３の画素電極１１となる導電層を形成する際に、分割基板１ａ面内における膜厚の均一性が大幅に向上する。その結果、有機ＥＬ素子２３における輝度や色度等の光学特性をより均一にすることができる。また、基板のサイズが小さくなることで、有機ＥＬ層１３も安定して高精度に形成することができる。
【００４３】
このことは、また、有機ＥＬ素子を適用した表示装置とは態様が異なる液晶を適用した表示装置と比較すると、次のようなことがいえる。液晶を適用した表示装置では、画像の表示は液晶の旋光性と複屈折によって行なわれるため、電極の厚さの分布（ばらつき）は表示特性に大きく影響しない。これに対して、有機ＥＬ素子を適用した表示装置では、素子内部において多重反射と干渉をしながら光が外部に出射されることから、画素電極の熱さが輝度や色度に影響を与えることになる。そのため、表示エリア２２において画素電極の膜厚にばらつきが生じると表示ムラの原因となる。
【００４４】
このため、液晶を適用した表示装置では、電極の形成を、基板を分割する前に行なうのか基板を分割した後に行なうのかという点についてはあまり重要ではないのに対し、有機ＥＬ素子を適用した表示装置では、画素電極の形成を基板を分割した後に行なうことで、基板を分割する前に行なう場合と比べて膜厚のばらつきが低減されて表示特性の向上に寄与することができる。
【００４５】
また、上述した製造方法では、マザーガラス基板を分割した後に画素電極１１が形成されることで、マザーガラス基板を切断する際に発生する異物が飛散して画素電極１１上に付着することもなく、画素電極１１の表面を清浄に保つことができて、ショートモード等を抑制して表示装置の歩留まりを向上することができる。そして、マザーガラス基板を分割した後画素電極１１となる導電層を形成する前に、切断に伴う分割基板１ａの洗浄が行なわれるため、画素電極１１の表面を異物除去のために比較的強い機械強度にて洗浄する必要がなく、画素電極１１にキズ、端部の剥離あるいはクラックが発生することがなくなって、画素電極１１の表面を平滑な状態に保持することができる。
【００４６】
また、マザーガラス基板を分割基板１ａに切断した後、その分割基板１ａの異物を除去する際には、分割基板１ａは無機材料のみで構成されるＴＦＴ２１が形成された状態にあるため、機械的あるいは化学的に広範な洗浄方法の中から有効な洗浄方法を選択してこれを組み合わせることができる。これにより、分割基板１ａの異物除去を効果的に実施することができる。そして、その異物除去を行なった後に、分割基板１ａの表面に平坦化絶縁膜１０が形成されることで、たとえ、サブμｍ以下の異物粒子が分割基板１ａの表面に残留した場合であっても、その異物は平坦化絶縁膜１０によって被覆されることになる。これにより、表示装置においてそのような異物が欠陥の要因となるのを低減することができる。
【００４７】
実施の形態２
ここでは、基板（マザーガラス基板）１を切断する際に発生する異物が分割基板１ａに付着するのをより効果的に抑制する表示装置の製造方法について説明する。まず、実施の形態に１において説明した図２に示す工程の後、図９に示すように、マザーガラス基板の状態で基板１上にレジスト膜１５が塗布形成される。なお、基板１には、あらかじめ分割基板に切断するための幅約５００μｍの切断エリアが形成されている。
【００４８】
次に、所定の写真製版処理を施すことにより、図１０に示すように、切断エリア１６の中心線を挟んで中心線から一方の側の約１ｍｍまでの領域と、中心線から他方の側の約１ｍｍまでの領域とにそれぞれ位置するレジスト膜１５の部分が除去されて、切断エリア１６とその近傍の領域の表面が露出する。
【００４９】
このレジスト膜１５は、基板１を分割基板１ａに切断する際およびその分割基板１ａに研磨処理を施す際に、分割基板１ａの表面に異物粒子が付着するのを防護するためのカバーとなる。このカバーとしては、特に、レジスト膜に限定されず、たとえば樹脂コート膜、フィルムシート等も適用することができる。
【００５０】
次に、レジスト膜１５が被覆されたサイズ３７０×４７０ｍｍの基板１に対して、ダイアモンドヘッドを用いてその切断エリア１６にスクライブ切断処理を施すことによって、図１０に示すように、サイズ９２．５×１１７．５ｍｍの複数の分割基板１ａに分割される。ここでは、ＴＦＴが形成された基板１の表面が直接ステージに密着するのを避けるために、基板１の表面を上方に向けて基板１の裏面の側をステージ上に吸着固定させ、表面の側から切断エリア１６に対してスクライブ切断を実施することによって、複数の分割基板１ａに分割される。
【００５１】
分割基板１ａに切断された後、ウェット法にて分割基板１ａの端面に研磨処理が施される。この分割基板１ａの端面を研磨することにより、切断によって発生した切り屑が除去されるとともに、分割基板１ａの端部に機械的衝撃が加わった場合の欠け等によって異物粒子が発生するのを抑制することができる。その研磨処理の後、レジスト膜１５の表面を含む分割基板１ａの表面を、たとえばスプレイ、あるいは高圧ジェットによるウェット洗浄を施すことで、基板１の切断および研磨処理によって付着した異物粒子が除去される。その後、分割基板１ａにエアナイフ乾燥処理が施される。
【００５２】
次に、所定のウエット処理を施すことにより、図１１に示すように、分割基板１ａの表面を被覆するレジスト膜１５が除去される。レジスト膜１５が除去された後、ブラシ、または、スプレイによるウェット洗浄処理が施され、さらに、Ｏ2プラズマによるドライ洗浄処理が施される。その後、実施の形態１において説明した図４〜図８に示す工程と同様の工程を経て、表示装置が完成する。
【００５３】
上述した表示装置の製造方法では、前述した表示装置と同様の効果を得られるが、特に、マザーガラス基板をレジスト膜１５で被覆した後に分割基板１ａに切断され、そして、その分割基板１ａに研磨処理が施されることで、分割基板１ａの表面に直接付着する異物粒子の数を大幅に低減して、表示装置における表示欠陥をさらに抑制することができる。
【００５４】
なお、今回開示された実施の形態は例示であってこれに制限されるものではない。本発明は上記で説明した範囲ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【００５５】
【図１】本発明の実施の形態１に係る表示装置の断面図である。
【図２】同実施の形態において、図１に示す表示装置の製造方法の一工程を示す断面図である。
【図３】同実施の形態において、図２に示す工程の後に行なわれる工程を示す平面図である。
【図４】同実施の形態において、図３に示す工程の後に行なわれる工程を示す断面図である。
【図５】同実施の形態において、図４に示す工程の後に行なわれる工程を示す断面図である。
【図６】同実施の形態において、図５に示す工程の後に行なわれる工程を示す断面図である。
【図７】同実施の形態において、図６に示す工程の後に行なわれる工程を示す断面図である。
【図８】同実施の形態において、図７に示す工程の後に行なわれる工程を示す断面図である。
【図９】本発明の実施の形態２に係る表示装置の製造方法の一工程を示す断面図である。
【図１０】同実施の形態において、図９に示す工程の後に行なわれる工程を示す平面図である。
【図１１】同実施の形態において、図１０に示す工程の後に行なわれる工程を示す平面図である。
【符号の説明】
【００５６】
１ 基板、１ａ 分割基板、２ ゲート電極、３ ゲート絶縁膜、４ 半導体薄膜、５ 層間絶縁膜、５ａ，５ｂ コンタクトホール、６ ソース電極、７ ドレイン電極、８ 配線、９ 絶縁膜、９ａ，９ｂ スルーホール、１０ 平坦化絶縁膜、１１ 画素電極、１２ 素子分離膜、１３ 有機ＥＬ層、１４ 共通電極、１５ レジスト膜、１６ 切断エリア、２１ ＴＦＴ、２２ 表示エリア、２３ 有機ＥＬ素子。
【特許請求の範囲】
【請求項１】
表示素子と、その表示素子を発光させるための駆動素子とを有する表示装置の製造方法であって、
第１のサイズを有する基板上に複数の駆動素子を形成する工程と、
前記複数の駆動素子を覆うように、前記基板上に第１絶縁膜を形成する工程と、
前記第１絶縁膜が形成された前記基板を、前記第１のサイズよりも小さい第２のサイズに分割して複数の分割基板を形成する工程と、
前記分割基板の前記第１絶縁膜上に、画素電極、有機ＥＬ層および共通電極を含み、前記駆動素子と電気的に接続される表示素子を形成する工程と
を備えた、表示装置の製造方法。
【請求項２】
前記分割基板を形成する工程と前記表示素子を形成する工程との間に、前記第１絶縁膜上に第２絶縁膜を形成する工程を備え、
前記表示素子を形成する工程では、前記第２絶縁膜上に前記画素電極が形成される、請求項１記載の表示装置の製造方法。
【請求項３】
前記表示素子を形成する工程では、前記第１絶縁膜上に前記画素電極が形成され、前記画素電極上に前記有機ＥＬ層が形成され、前記有機ＥＬ層上に前記共通電極が形成され、
前記画素電極を形成した後前記有機ＥＬ層を形成する前に、前記画素電極の周縁部に素子分離膜を形成する工程を備えた、請求項１または２に記載の表示装置の製造方法。
【請求項４】
前記第１絶縁膜を形成した後前記分割基板を形成する前に、前記第１絶縁膜に前記駆動素子と前記表示素子との電気的な接続を行なうための開口部を形成する工程を備えた、請求項１〜３のいずれかに記載の表示装置の製造方法。
【請求項５】
前記基板として、前記分割基板に分割するための所定幅を有する分割領域を備えた基板が使用される、請求項１〜４のいずれかに記載の表示装置の製造方法。
【請求項６】
前記第１絶縁膜を形成した後前記分割基板を形成する前に、前記第１絶縁膜の上に所定の保護膜を形成する工程を備え、
前記分割基板を形成する工程では、前記所定の保護膜が覆われた状態で前記基板が分割される、請求項１〜５のいずれかに記載の表示装置の製造方法。
【請求項７】
前記分割基板を形成した後、前記分割基板の端面を研磨する工程を備えた、請求項１〜６のいずれかに記載の表示装置の製造方法。
【請求項１】
表示素子と、その表示素子を発光させるための駆動素子とを有する表示装置の製造方法であって、
第１のサイズを有する基板上に複数の駆動素子を形成する工程と、
前記複数の駆動素子を覆うように、前記基板上に第１絶縁膜を形成する工程と、
前記第１絶縁膜が形成された前記基板を、前記第１のサイズよりも小さい第２のサイズに分割して複数の分割基板を形成する工程と、
前記分割基板の前記第１絶縁膜上に、画素電極、有機ＥＬ層および共通電極を含み、前記駆動素子と電気的に接続される表示素子を形成する工程と
を備えた、表示装置の製造方法。
【請求項２】
前記分割基板を形成する工程と前記表示素子を形成する工程との間に、前記第１絶縁膜上に第２絶縁膜を形成する工程を備え、
前記表示素子を形成する工程では、前記第２絶縁膜上に前記画素電極が形成される、請求項１記載の表示装置の製造方法。
【請求項３】
前記表示素子を形成する工程では、前記第１絶縁膜上に前記画素電極が形成され、前記画素電極上に前記有機ＥＬ層が形成され、前記有機ＥＬ層上に前記共通電極が形成され、
前記画素電極を形成した後前記有機ＥＬ層を形成する前に、前記画素電極の周縁部に素子分離膜を形成する工程を備えた、請求項１または２に記載の表示装置の製造方法。
【請求項４】
前記第１絶縁膜を形成した後前記分割基板を形成する前に、前記第１絶縁膜に前記駆動素子と前記表示素子との電気的な接続を行なうための開口部を形成する工程を備えた、請求項１〜３のいずれかに記載の表示装置の製造方法。
【請求項５】
前記基板として、前記分割基板に分割するための所定幅を有する分割領域を備えた基板が使用される、請求項１〜４のいずれかに記載の表示装置の製造方法。
【請求項６】
前記第１絶縁膜を形成した後前記分割基板を形成する前に、前記第１絶縁膜の上に所定の保護膜を形成する工程を備え、
前記分割基板を形成する工程では、前記所定の保護膜が覆われた状態で前記基板が分割される、請求項１〜５のいずれかに記載の表示装置の製造方法。
【請求項７】
前記分割基板を形成した後、前記分割基板の端面を研磨する工程を備えた、請求項１〜６のいずれかに記載の表示装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２００６−２７７９８９（Ｐ２００６−２７７９８９Ａ）
【公開日】平成１８年１０月１２日（２００６．１０．１２）
【国際特許分類】
【出願番号】特願２００５−９１２５０（Ｐ２００５−９１２５０）
【出願日】平成１７年３月２８日（２００５．３．２８）
【出願人】（０００００６０１３）三菱電機株式会社 (33,312)
【Ｆターム（参考）】
【公開日】平成１８年１０月１２日（２００６．１０．１２）
【国際特許分類】
【出願日】平成１７年３月２８日（２００５．３．２８）
【出願人】（０００００６０１３）三菱電機株式会社 (33,312)
【Ｆターム（参考）】
[ Back to top ]