表示装置及びその駆動方法
【課題】行方向の制御配線の数を低減し、高精細化した場合においても消費電力の増加を抑制できる表示装置及びその駆動方法を提供する。
【解決手段】本発明の表示装置１の発光画素１０Ａ及び１０Ｂは、それぞれ、有機ＥＬ素子１５Ａ及び１５Ｂと、コンデンサ１３Ａ及び１３Ｂと、駆動トランジスタ１４Ａ及び１４Ｂと、信号線１６とコンデンサ１３Ａ及び１３Ｂとを導通させるスイッチトランジスタ１２Ａ及び１２Ｂと、駆動トランジスタ１４Ａ及び１４Ｂのソースとコンデンサ１３Ａ及び１３Ｂとを導通させるスイッチトランジスタ１９Ａ及び１９Ｂと、スイッチトランジスタ１２Ａ及び１２Ｂのゲートと走査線１７とを導通させるスイッチトランジスタ２３Ａ及び２３Ｂとを備え、スイッチトランジスタ１９Ａ及び２３Ｂのゲートは制御線１８Ａに接続され、スイッチトランジスタ２３Ａ及び１９Ｂのゲートは制御線１８Ｂに接続されている。
【解決手段】本発明の表示装置１の発光画素１０Ａ及び１０Ｂは、それぞれ、有機ＥＬ素子１５Ａ及び１５Ｂと、コンデンサ１３Ａ及び１３Ｂと、駆動トランジスタ１４Ａ及び１４Ｂと、信号線１６とコンデンサ１３Ａ及び１３Ｂとを導通させるスイッチトランジスタ１２Ａ及び１２Ｂと、駆動トランジスタ１４Ａ及び１４Ｂのソースとコンデンサ１３Ａ及び１３Ｂとを導通させるスイッチトランジスタ１９Ａ及び１９Ｂと、スイッチトランジスタ１２Ａ及び１２Ｂのゲートと走査線１７とを導通させるスイッチトランジスタ２３Ａ及び２３Ｂとを備え、スイッチトランジスタ１９Ａ及び２３Ｂのゲートは制御線１８Ａに接続され、スイッチトランジスタ２３Ａ及び１９Ｂのゲートは制御線１８Ｂに接続されている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置およびその駆動方法に関し、特に画素の電流駆動型の発光素子を用いた画像表示装置およびその制御方法に関する。
【背景技術】
【０００２】
電流駆動型の発光素子を用いた画像表示装置として、有機エレクトロルミネッセンス（ＥＬ）素子を用いた画像表示装置が知られている。この自発光する有機ＥＬ素子を用いた有機ＥＬ表示装置は、液晶表示装置に必要なバックライトが不要で装置の薄型化に最適である。また、視野角にも制限がないため、次世代の表示装置として実用化が期待されている。
【０００３】
また、有機ＥＬ表示装置に用いられる有機ＥＬ素子は、各発光素子の輝度がそこに流れる電流値により制御される点で、液晶セルがそこに印加される電圧により制御されるのとは異なる。
【０００４】
有機ＥＬ表示装置では、通常、画素を構成する有機ＥＬ素子がマトリクス上に配置される。複数の行電極（走査線）と複数の列電極（データ線）との交点に有機ＥＬ素子を設け、選択した行電極と複数の列電極との間にデータ信号に相当する電圧を印加するようにして有機ＥＬを駆動するものをパッシブマトリクス型の有機ＥＬディスプレイと呼ぶ。
【０００５】
一方、複数の走査線と複数のデータ線との交点にスイッチング薄膜トランジスタ（ＴＦＴ:Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）を設け、このスイッチングＴＦＴに駆動素子のゲートを接続し、選択した走査線を通じてこのスイッチングＴＦＴをオンさせて信号線からデータ信号を駆動素子に入力する。この駆動素子によって有機ＥＬ素子を駆動するものをアクティブマトリクス型の有機ＥＬ表示装置と呼ぶ。
【０００６】
アクティブマトリクス型の有機ＥＬ表示装置は、各行電極（走査線）を選択している期間のみ、それに接続された有機ＥＬ素子が発光するパッシブマトリクス型の有機ＥＬ表示装置とは異なり、次の走査（選択）まで有機ＥＬ素子を発光させることが可能であるため、走査線数が増大してもディスプレイの輝度減少を招くようなことはない。従って、アクティブマトリクス型の有機ＥＬ表示装置は、低電圧で駆動でき、低消費電力化が可能となる。
【０００７】
特許文献１には、アクティブマトリクス型の有機ＥＬ表示装置における画素部の回路構成が開示されている。
【０００８】
図９は、特許文献１に記載された従来の有機ＥＬ表示装置における画素部の回路構成図である。同図における有機ＥＬ表示装置５００が有する複数の発光画素５１０のそれぞれは、スイッチトランジスタ５１１、５１２及び５１９と、コンデンサ５１３と、駆動トランジスタ５１４と、有機ＥＬ素子５１５と、信号線５１６と、走査線５１７及び５１８と、参照電源線５２０と、正電源線５２１と、負電源線５２２とを備える。また、周辺回路は、走査線駆動回路５０４と、信号線駆動回路５０５とを備える。
【０００９】
発光画素５１０の画素回路において、走査線５１７がＨＩＧＨレベルの電位となるとスイッチトランジスタ５１１及び５１２が導通状態となる。この状態で信号線５１６にデータ電圧を与えると駆動トランジスタ５１４がオン状態となりゲート電位に応じたドレイン電流が流れる。このドレイン電流により有機ＥＬ素子５１５が発光動作すると同時に、駆動トランジスタ５１４のゲート電位とソース電位との電位差がコンデンサ５１３に保持される。上記電位差に応じた上記ドレイン電流により有機ＥＬ素子５１５を継続発光させるため、走査線５１８でスイッチトランジスタ５１９を導通状態とし、スイッチトランジスタ５１１及び５１２を非導通状態とする。上記ドレイン電流である発光電流を供給する駆動トランジスタ５１４のゲート−ソース間電圧をコンデンサ５１３に保持させることにより、発光電流による駆動トランジスタ５１４のソース電位変化に追従して駆動トランジスタ５１４のゲート−ソース間電圧が一定に保持されることにより安定的な発光動作が可能となる。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特許第４７１９８２１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかしながら、特許文献１に記載された従来の有機ＥＬ表示装置５００では、１つの発光画素５１０を制御するのに、行方向に２ライン（走査線５１７及び５１８）及び列方向に１ライン（信号線５１６）の計３ラインの制御配線を必要とする。画像の高精細化が進む中で、１発光画素を制御するのに３本の制御配線が必要であり、特に、行方向に２本ずつ必要となると、表示パネル内での配線幅が狭くなり、配線抵抗及び配線面積が増加する。これにより、画素回路に不要な容量が増え、消費電力の増加が懸念される。
【００１２】
また、表示パネルの構造によっては、配線面積の増加により、発光の取り出し率が減少して、パネルそのものの発光効率の低下を引き起こしてしまう。
【００１３】
上記課題に鑑み、本発明は、行方向の制御配線の数を低減し、高精細化した場合においても消費電力の増加を抑制できる表示装置及びその駆動方法を提供することを目的とする。
【課題を解決するための手段】
【００１４】
上記課題を解決するために、本発明の一態様に係る表示装置は、行列状に配置された複数の画素と、２画素行ごとに配置された走査線と、画素行ごとに配置された制御線と、画素列ごとに配置された信号線とを備え、前記複数の画素のうち、一の前記走査線と一の前記信号線との交点に対応する２画素のうちの第１の画素は、第１発光素子と、前記信号線のデータ電圧に対応した電圧を保持する第１コンデンサと、前記第１コンデンサに保持された電圧がゲート電極とソース電極またはドレイン電極との間に印加されることにより、当該電圧に応じたドレイン電流を前記第１発光素子に流して前記第１発光素子を発光させる第１駆動素子と、前記信号線と前記第１コンデンサとの導通及び非導通を切り換える第１スイッチ素子と、前記第１駆動素子のソース電極またはドレイン電極と前記第１コンデンサとの導通及び非導通を切り換える第２スイッチ素子と、前記第１スイッチ素子のゲート電極と前記走査線との導通及び非導通を切り換える第３スイッチ素子とを備え、前記複数の画素のうち、前記交点に対応する２画素のうちの、前記第１の画素の属する画素行と異なる画素行に配置された第２の画素は、第２発光素子と、前記信号線のデータ電圧に対応した電圧を保持する第２コンデンサと、前記第２コンデンサに保持された電圧がゲート電極とソース電極またはドレイン電極との間に印加されることにより、当該電圧に応じたドレイン電流を前記第２発光素子に流して前記第２発光素子を発光させる第２駆動素子と、前記信号線と前記第２コンデンサとの導通及び非導通を切り換える第４スイッチ素子と、前記第２駆動素子のソース電極またはドレイン電極と前記第２コンデンサとの導通及び非導通を切り換える第５スイッチ素子と、前記第４スイッチ素子のゲート電極と前記走査線との導通及び非導通を切り換える第６スイッチ素子とを備え、前記第２スイッチ素子のゲート電極と前記第６スイッチ素子のゲート電極とは、前記画素行ごとに配置された制御線のうち、前記第１の画素及び前記第２の画素の一方が属する画素行に配置された第１の制御線に接続され、前記第３スイッチ素子のゲート電極と前記第５スイッチ素子のゲート電極とは、前記画素行ごとに配置された制御線のうち、前記第１の画素及び前記第２の画素の他方が属する画素行に配置された第２の制御線に接続されていることを特徴とする。
【００１５】
従来の表示装置では、駆動素子のゲート電極−ソース電極間に印加すべき電圧を保持する機能を有するコンデンサに正確な電圧を記録させるため、１画素につき２本の走査線及び１本の信号線、つまり独立した３本の制御配線が必要であった。
【００１６】
これに対して、本発明の上記構成によれば、隣接する２画素につき１本の走査線、２本の制御線及び１本の信号線が配置される。言い換えれば、本発明の表示装置では、１画素につき、０．５本の走査線及び１本の制御線及び１本の信号線、つまり独立した２．５本の制御配線を配置すればよい。よって、特に、画素行方向の制御配線の数を低減させることができ、配線損失を低減できる。よって、高精細化した場合においても省電力化を図ることが可能となる。
【００１７】
また、さらに、前記走査線、前記第１の制御線、前記第２の制御線及び前記信号線の電圧を制御する駆動部を備え、前記駆動部は、前記第３スイッチ素子及び前記第５スイッチ素子が導通状態であるように前記第２の制御線に、各スイッチ素子が導通状態となるゲート電圧である選択電圧を出力している状態で、前記第１の制御線に、各スイッチ素子が非導通状態となるゲート電圧である非選択電圧を出力することにより、前記第２スイッチ素子及び前記第６スイッチ素子を非導通状態とし、前記第３スイッチ素子が導通状態かつ前記第６スイッチ素子が非導通状態で、前記走査線に前記選択電圧を出力することにより、前記走査線の前記選択電圧が前記第３スイッチ素子を介して前記第１スイッチ素子のゲート電極に印加されて前記第１スイッチ素子を導通状態とし、前記第１スイッチ素子が導通状態で、前記信号線に前記データ電圧を出力することにより、前記第１コンデンサに前記データ電圧に対応した電圧を保持させ、前記第２スイッチ素子及び前記第６スイッチ素子が導通状態であるように前記第１の制御線に前記選択電圧を出力している状態で、前記第２の制御線に前記非選択電圧を出力することにより、前記第３スイッチ素子及び前記第５スイッチ素子を非導通状態とし、前記第６スイッチ素子が導通状態かつ前記第３スイッチ素子が非導通状態で、前記走査線に前記選択電圧を出力することにより、前記走査線の前記選択電圧を、前記第６スイッチ素子を介して前記第４スイッチ素子のゲート電極に印加して前記第４スイッチ素子を導通状態とし、前記第４スイッチ素子が導通状態で、前記信号線に前記データ電圧を出力することにより、前記第２コンデンサに前記データ電圧に対応した電圧を保持させてもよい。
【００１８】
これにより、隣接する画素間で走査線を共通化させ、奇数画素行を奇数行順次に書き込む期間と偶数画素行を偶数行順次に書き込む期間とを設けることにより、当該画素間で干渉することなく書き込み動作及び発光動作させることが可能となる。
【００１９】
また、さらに、前記複数の画素の全てに同一の参照電圧を供給する参照電源線を備え、前記第１の画素は、さらに、前記第１コンデンサの一方の電極と前記参照電源線との導通及び非導通を切り換える第７スイッチ素子を備え、前記第２の画素は、さらに、前記第２コンデンサの一方の電極と前記参照電源線との導通及び非導通を切り換える第８スイッチ素子を備え、前記第１コンデンサの一方の電極は、前記第１駆動素子のゲート電極に接続され、前記第２コンデンサの一方の電極は、前記第２駆動素子のゲート電極に接続され、前記第１スイッチ素子は、前記信号線と前記第１コンデンサの他方の電極との導通及び非導通を切り換え、前記第４スイッチ素子は、前記信号線と前記第２コンデンサの他方の電極との導通及び非導通を切り換え、前記第２スイッチ素子は、前記第１駆動素子のソース電極またはドレイン電極と前記第１コンデンサの他方の電極との導通及び非導通を切り換え、前記第５スイッチ素子は、前記第２駆動素子のソース電極またはドレイン電極と前記第２コンデンサの他方の電極との導通及び非導通を切り換え、前記第３スイッチ素子は、前記第１スイッチ素子のゲート電極及び前記第７スイッチ素子のゲート電極と前記走査線との導通及び非導通を切り換え、前記第６スイッチ素子は、前記第４スイッチ素子のゲート電極及び前記第８スイッチ素子のゲート電極と前記走査線との導通及び非導通を切り換えてもよい。
【００２０】
また、さらに、前記複数の画素の全てに同一の参照電圧を供給する参照電源線を備え、前記第１スイッチ素子は、前記信号線と前記第１コンデンサの一方の電極との導通及び非導通を切り換え、前記第４スイッチ素子は、前記信号線と前記第２コンデンサの一方の電極との導通及び非導通を切り換え、前記第１の画素は、さらに、前記第１コンデンサの他方の電極と前記参照電源線との導通及び非導通を切り換える第７スイッチ素子を備え、前記第２の画素は、さらに、前記第２コンデンサの他方の電極と前記参照電源線との導通及び非導通を切り換える第８スイッチ素子を備え、前記第１コンデンサの一方の電極は、前記第１駆動素子のゲート電極に接続され、前記第２コンデンサの一方の電極は、前記第２駆動素子のゲート電極に接続され、前記第２スイッチ素子は、前記第１駆動素子のソース電極またはドレイン電極と前記第１コンデンサの他方の電極との導通及び非導通を切り換え、前記第５スイッチ素子は、前記第２駆動素子のソース電極またはドレイン電極と前記第２コンデンサの他方の電極との導通及び非導通を切り換え、前記第３スイッチ素子は、前記第１スイッチ素子のゲート電極及び前記第７スイッチ素子のゲート電極と前記走査線との導通及び非導通を切り換え、前記第６スイッチ素子は、前記第４スイッチ素子のゲート電極及び前記第８スイッチ素子のゲート電極と前記走査線との導通及び非導通を切り換えてもよい。
【００２１】
これらにより、駆動素子に流れる電流は、常に発光素子経由のみとなるので、参照電源線及び信号線には定常電流は流れない。よって、駆動素子のゲート電極−ソース電極間に印加すべき電圧を保持する機能を有するコンデンサの両端電極に、正確な電位を記録することができ、映像信号を反映した高精度な画像表示をすることが可能となる。
【００２２】
また、前記第１発光素子及び前記第２発光素子は、有機ＥＬ発光素子であってもよい。
【００２３】
また、前記第１発光素子及び前記第２発光素子は、無機ＥＬ発光素子であってもよい。
【００２４】
また、本発明は、このような特徴的な手段を備える表示装置として実現することができるだけでなく、表示装置に含まれる特徴的な手段をステップとする表示装置の駆動方法として実現することができる。
【発明の効果】
【００２５】
本発明の表示装置及びその駆動方法によれば、隣接する発光画素間で走査線を共通化させ、当該発光画素間で干渉することなく動作させることが可能となる。よって、行方向の制御配線の数を低減させることが可能となり、高精細化した場合においても省電力化を図ることが可能となる。
【図面の簡単な説明】
【００２６】
【図１】本発明の表示装置の電気的な構成を示すブロック図である。
【図２】本発明の実施の形態１に係る表示部の隣接する発光画素の回路構成及びその周辺回路との接続を示す図である。
【図３】本発明の実施の形態１に係る表示装置の駆動方法を説明する動作タイミングチャートである。
【図４Ａ】本発明の実施の形態１に係る表示装置の時刻ｔ０１及び時刻ｔ０３における動作を説明する状態遷移図である。
【図４Ｂ】本発明の実施の形態１に係る表示装置の時刻ｔ０２における動作を説明する状態遷移図である。
【図４Ｃ】本発明の実施の形態１に係る表示装置の時刻ｔ０４における動作を説明する状態遷移図である。
【図５】本発明の実施の形態２に係る表示部の隣接する発光画素の回路構成及びその周辺回路との接続を示す図である。
【図６】本発明の実施の形態２に係る表示装置の駆動方法を説明する動作タイミングチャートである。
【図７Ａ】本発明の実施の形態２に係る表示装置の時刻ｔ１１及び時刻ｔ１３における動作を説明する状態遷移図である。
【図７Ｂ】本発明の実施の形態２に係る表示装置の時刻ｔ１２における動作を説明する状態遷移図である。
【図７Ｃ】本発明の実施の形態２に係る表示装置の時刻ｔ１４における動作を説明する状態遷移図である。
【図８】本発明の表示装置を内蔵した薄型フラットＴＶの外観図である。
【図９】特許文献１に記載された従来の有機ＥＬ表示装置における画素部の回路構成図である。
【発明を実施するための形態】
【００２７】
以下、本発明の実施の形態について、図面を参照しながら説明する。なお、実施の形態１及び２を通じて、便宜上、トランジスタのゲート電極、ソース電極及びドレイン電極を、それぞれ、単に、ゲート、ソース及びドレインと記載し、有機ＥＬ素子のアノード電極及びカソード電極を、それぞれ、単に、アノード及びカソードと省略して記載する。
【００２８】
（実施の形態１）
図１は、本発明の表示装置の電気的な構成を示すブロック図である。同図における表示装置１は、制御回路２と、メモリ３と、走査線駆動回路４と、信号線駆動回路５と、表示部６とを備える。
【００２９】
また、図２は、本発明の実施の形態１に係る表示部の隣接する発光画素の回路構成及びその周辺回路との接続を示す図である。同図における発光画素１０Ａは、スイッチトランジスタ１１Ａ、１２Ａ、１９Ａ及び２３Ａと、コンデンサ１３Ａと、駆動トランジスタ１４Ａと、有機ＥＬ素子１５Ａとを備える第１の画素である。また、発光画素１０Ｂは、発光画素１０Ａに隣接し、発光画素１０Ａと同一画素列であって発光画素１０Ａと異なる画素行に配置され、スイッチトランジスタ１１Ｂ、１２Ｂ、１９Ｂ及び２３Ｂと、コンデンサ１３Ｂと、駆動トランジスタ１４Ｂと、有機ＥＬ素子１５Ｂとを備える第２の画素である。また、発光画素１０Ａ及び１０Ｂの属する画素列には信号線１６が配置されている。また、発光画素１０Ａの属する画素行には制御線１８Ａが配置され、発光画素１０Ｂの属する画素行には制御線１８Ｂが配置されている。また、発光画素１０Ａの属する画素行及び発光画素１０Ｂの属する画素行に共通して、走査線１７が配置されている。さらに、各発光画素には、参照電源線２０と、正電源線２１と、負電源線２２とが配置されている。また、表示部６の周辺回路は、走査線駆動回路４と、信号線駆動回路５とを備える。
【００３０】
発光画素１０Ａ及び１０Ｂは、行列状に配置された複数の画素のうち、一の走査線１７と一の信号線１６との交点に対応する２画素である。
【００３１】
図１及び図２に記載された構成要素について、以下、その接続関係および機能を説明する。
【００３２】
制御回路２は、走査線駆動回路４、信号線駆動回路５、及びメモリ３の制御を行う機能を有する。メモリ３には、各発光画素の補正データなどが記憶されており、制御回路２は、メモリ３に書き込まれた補正データを読み出し、外部から入力された映像信号を、その補正データに基づいて補正して、信号線駆動回路５へと出力する。
【００３３】
走査線駆動回路４は、走査線１７ならびに制御線１８Ａ及び１８Ｂに接続されている。走査線駆動回路４は、走査線１７に対して、スイッチトランジスタ１１Ａ、１１Ｂ、１２Ａ及び１２Ｂのゲート信号となり得る走査信号を出力する。また、走査線駆動回路４は、制御線１８Ａに対して、スイッチトランジスタ１９Ａ及び２３Ｂの導通及び非導通を同時制御する制御信号を出力する。また、走査線駆動回路４は、制御線１８Ｂに対して、スイッチトランジスタ１９Ｂ及び２３Ａの導通及び非導通を同時制御する制御信号を出力する。
【００３４】
信号線駆動回路５は、信号線１６に接続されており、映像信号に基づいたデータ信号を発光画素１０Ａ及び１０Ｂへ出力する。
【００３５】
表示部６は、行列状に配置された複数の画素を備え、外部から表示装置１へ入力された映像信号に基づいて画像を表示する。
【００３６】
スイッチトランジスタ１２Ａ及び１２Ｂは、ゲートが、それぞれ、スイッチトランジスタ２３Ａ及び２３Ｂのソース及びドレインの一方に接続され、ソース及びドレインの一方が、それぞれ、コンデンサ１３Ａ及び１３Ｂの他方の電極に接続され、ソース及びドレインの他方が、信号線１６に接続されている。スイッチトランジスタ１２Ａ及び１２Ｂは、それぞれ、信号線１６とコンデンサ１３Ａ及び１３Ｂの他方の電極との導通及び非導通を切り換える機能を有する第１及び第４スイッチ素子である。
【００３７】
スイッチトランジスタ１１Ａ及び１１Ｂは、ゲートが、それぞれ、スイッチトランジスタ２３Ａ及び２３Ｂのソース及びドレインの一方に接続され、ソース及びドレインの一方が参照電源線２０に接続され、ソース及びドレインの他方が、それぞれ、コンデンサ１３Ａ及び１３Ｂの一方の電極に接続されている。スイッチトランジスタ１１Ａ及び１１Ｂは、それぞれ、参照電源線２０とコンデンサ１３Ａ及び１３Ｂの一方の電極との導通及び非導通を切り換える機能を有する第７及び第８スイッチ素子である。スイッチトランジスタ１１Ａ、１１Ｂ、１２Ａ及び１２Ｂは、例えば、ｎ型の薄膜トランジスタ（ｎ型ＴＦＴ）で構成される。
【００３８】
コンデンサ１３Ａ及び１３Ｂは、それぞれ、一方の電極が駆動トランジスタ１４Ａ及び１４Ｂのゲートに接続され、他方の電極がスイッチトランジスタ１９Ａ及び１９Ｂを介して駆動トランジスタ１４Ａ及び１４Ｂのソースに接続される第１及び第２コンデンサである。コンデンサ１３Ａは、信号線１６から供給されるデータ信号に対応した電圧を保持し、スイッチトランジスタ１１Ａ及び１２Ａが非導通状態となった後に、駆動トランジスタ１４Ａのゲート−ソース間電圧Ｖｇｓを安定的に保持し、駆動トランジスタ１４Ａから有機ＥＬ素子１５Ａへ供給する電流を安定化する機能を有する。また、コンデンサ１３Ｂは、信号線１６から供給されるデータ信号に対応した電圧を保持し、スイッチトランジスタ１１Ｂ及び１２Ｂが非導通状態となった後に、駆動トランジスタ１４ＢのＶｇｓを安定的に保持し、駆動トランジスタ１４Ｂから有機ＥＬ素子１５Ｂへ供給する電流を安定化する機能を有する。
【００３９】
駆動トランジスタ１４Ａ及び１４Ｂは、それぞれ、ドレインが正電源線２１に接続され、ソースが有機ＥＬ素子１５Ａ及び１５Ｂのアノードに接続された第１及び第２駆動素子である。駆動トランジスタ１４Ａ及び１４Ｂは、データ信号であるデータ電圧に対応したゲート−ソース間電圧Ｖｇｓを、当該データ電圧に対応したドレイン電流に変換する。そして、このドレイン電流を発光電流として有機ＥＬ素子１５Ａ及び１５Ｂに供給する。駆動トランジスタ１４Ａ及び１４Ｂは、例えば、ｎ型の薄膜トランジスタ（ｎ型ＴＦＴ）で構成される。
【００４０】
有機ＥＬ素子１５Ａ及び１５Ｂは、それぞれ、カソードが負電源線２２に接続された第１発光素子及び第２発光素子であり、駆動トランジスタ１４Ａ及び１４Ｂにより上記発光電流が流れて発光する。
【００４１】
スイッチトランジスタ１９Ａ及び１９Ｂは、それぞれ、ゲートが制御線１８Ａ及び１８Ｂに接続され、ソース及びドレインの一方がコンデンサ１３Ａ及び１３Ｂの他方の電極に接続され、ソース及びドレインの他方が駆動トランジスタ１４Ａ及び１４Ｂのソースに接続されている。スイッチトランジスタ１９Ａが導通状態となることにより、コンデンサ１３Ａに保持された電圧が駆動トランジスタ１４Ａのゲート−ソース間に印加される。また、スイッチトランジスタ１９Ｂが導通状態となることにより、コンデンサ１３Ｂに保持された電圧が駆動トランジスタ１４Ｂのゲート−ソース間に印加される。スイッチトランジスタ１９Ａ及び１９Ｂは、それぞれ、駆動トランジスタ１４Ａ及び１４Ｂのソースとコンデンサ１３Ａ及び１３Ｂとの導通及び非導通を切り換える第２及び第５スイッチ素子である。スイッチトランジスタ１９Ａ及び１９Ｂは、例えば、ｎ型の薄膜トランジスタ（ｎ型ＴＦＴ）で構成される。
【００４２】
スイッチトランジスタ２３Ａは、ゲートが制御線１８Ｂに接続され、ソース及びドレインの一方がスイッチトランジスタ１１Ａ及び１２Ａのゲートに接続され、ソース及びドレインの他方が走査線１７に接続されている。また、スイッチトランジスタ２３Ｂは、ゲートが制御線１８Ａに接続され、ソース及びドレインの一方がスイッチトランジスタ１１Ｂ及び１２Ｂのゲートに接続され、ソース及びドレインの他方が走査線１７に接続されている。スイッチトランジスタ２３Ａが導通状態であり、かつ、ソース及びドレインの他方に、スイッチトランジスタを導通状態とするためのゲート電圧である選択電圧が印加されている場合、スイッチトランジスタ１１Ａ及び１２Ａが導通状態となり、コンデンサ１３Ａの一方の電極には参照電源線２０の参照電圧ＶＲＥＦが印加され、コンデンサ１３Ａの他方の電極には信号線１６のデータ電圧Ｖｄａｔａが印加される。また、スイッチトランジスタ２３Ｂが導通状態であり、かつ、ソース及びドレインの他方に上記選択電圧が印加されている場合、スイッチトランジスタ１１Ｂ及び１２Ｂが導通状態となり、コンデンサ１３Ｂの一方の電極には参照電源線２０の参照電圧ＶＲＥＦが印加され、コンデンサ１３Ｂの他方の電極には信号線１６のデータ電圧Ｖｄａｔａが印加される。つまり、スイッチトランジスタ２３Ａ及び２３Ｂは、それぞれ、スイッチトランジスタ１２Ａ及び１２Ｂのゲートと走査線１７との導通及び非導通を切り換える第３及び第６スイッチ素子である。スイッチトランジスタ２３Ａ及び２３Ｂは、例えば、ｎ型の薄膜トランジスタ（ｎ型ＴＦＴ）で構成される。
【００４３】
信号線１６は、信号線駆動回路５に接続され、発光画素１０Ａ及び１０Ｂを含む画素列に属する各発光画素へ接続され、発光強度を決定するデータ電圧を供給する機能を有する。
【００４４】
また、表示装置１は、画素列ごとに配置された画素列数分の信号線１６を備える。
【００４５】
走査線１７は、走査線駆動回路４に接続され、発光画素１０Ａを含む画素行及び発光画素１０Ｂを含む画素行に属する各発光画素に共通して接続されている。つまり、走査線１７は、２画素行ごとに配置され、表示装置１は、画素行数の半数の走査線１７を備える。これにより、走査線１７は、隣接する発光画素１０Ａ及び１０Ｂへ上記データ電圧を書き込むタイミングを供給する機能、及び駆動トランジスタ１４Ａ及び１４Ｂのゲートに参照電圧ＶＲＥＦを印加するタイミングを供給する機能を有する。
【００４６】
なお、走査線１７が、隣接する画素行で共用されることで、データ電圧を書き込むタイミングを供給する走査線の本数を削減できるので、回路構成を簡素化できる。
【００４７】
制御線１８Ａは、走査線駆動回路４に接続され、スイッチトランジスタ１９Ａのゲート及びスイッチトランジスタ２３Ｂのゲートに接続された第１の制御線である。これにより、制御線１８Ａは、発光画素１０Ａに対し、コンデンサ１３Ａの他方の電極の電位を駆動トランジスタ１４Ａのソースに印加するタイミングを供給する機能、及び、発光画素１０Ｂに対し、走査線１７及び信号線１６と同期することによりコンデンサ１３Ｂへデータ電圧に対応した電圧を書き込む機能を有する。
【００４８】
制御線１８Ｂは、走査線駆動回路４に接続され、スイッチトランジスタ１９Ｂのゲート及びスイッチトランジスタ２３Ａのゲートに接続された第２の制御線である。これにより、制御線１８Ｂは、発光画素１０Ｂに対し、コンデンサ１３Ｂの他方の電極の電位を駆動トランジスタ１４Ｂのソースに印加するタイミングを供給する機能、及び、発光画素１０Ａに対し、走査線１７及び信号線１６と同期することによりコンデンサ１３Ａへデータ電圧に対応した電圧を書き込む機能を有する。
【００４９】
表示装置１は、画素行ごとに配置された画素行数分の制御線を備える。
【００５０】
なお、図１、図２には記載されていないが、参照電源線２０、正電源線２１及び負電源線２２は、それぞれ、他の発光画素にも接続されており電圧源に接続されている。
【００５１】
以下、上述した回路構成による回路動作を説明する。
【００５２】
まず、発光画素１０Ａへのデータ電圧の書き込み動作時には、制御線１８Ｂからのハイレベルの選択電圧ＶＨによるスイッチトランジスタ２３Ａの導通により、走査線１７からのハイレベルの選択電圧ＶＨがスイッチトランジスタ１１Ａ及び１２Ａのゲートに印加される。これにより、スイッチトランジスタ１１Ａ及び１２Ａが導通状態となり、当該導通期間内に、コンデンサ１３Ａの他方の電極に対して信号線１６からデータ電圧Ｖｄａｔａが印加され、コンデンサ１３Ａの一方の電極に対して参照電源線２０から参照電圧ＶＲＥＦが印加される。これにより、コンデンサ１３Ａには、データ電圧Ｖｄａｔａに対応した書き込み電圧が保持される。このとき、走査線１７の選択電圧ＶＨは、同時に発光画素１０Ｂのスイッチトランジスタ２３Ｂのソースにも印加されるが、制御線１８Ａからのローレベルの非選択電圧ＶＬにより、スイッチトランジスタ２３Ｂは非導通状態となっているため、発光画素１０Ｂへの書き込み動作は実行されない。ここで、上記選択電圧ＶＨとは、各スイッチングトランジスタを導通状態とするためのゲート電極に印加される電圧であり、上記非選択電圧ＶＬとは、各スイッチングトランジスタを非導通状態とするためのゲート電極に印加される電圧である。
【００５３】
上述した発光画素１０Ａへのデータ電圧の書き込み動作時において、発光画素１０Ｂでは、制御線１８Ｂからのハイレベルの選択電圧ＶＨによるスイッチトランジスタ１９Ｂの導通状態により、コンデンサ１３Ｂに保持されている書き込み電圧が駆動トランジスタ１４Ｂのゲート−ソース間に継続印加されており、当該書き込み電圧に対応した発光電流が有機ＥＬ素子１５Ｂに流れている。
【００５４】
一方、発光画素１０Ｂへのデータ電圧の書き込み動作時には、制御線１８Ａからのハイレベルの選択電圧ＶＨによるスイッチトランジスタ２３Ｂの導通により、走査線１７からのハイレベルの選択電圧ＶＨがスイッチトランジスタ１１Ｂ及び１２Ｂのゲートに印加される。これにより、スイッチトランジスタ１１Ｂ及び１２Ｂが導通状態となり、当該導通期間内に、コンデンサ１３Ｂの他方の電極に対して信号線１６からデータ電圧Ｖｄａｔａが印加され、コンデンサ１３Ｂの一方の電極に対して参照電源線２０から参照電圧ＶＲＥＦが印加される。これにより、コンデンサ１３Ｂには、データ電圧Ｖｄａｔａに対応した書き込み電圧が保持される。このとき、走査線１７の選択電圧ＶＨは、同時に発光画素１０Ａのスイッチトランジスタ２３Ａのソースにも印加されるが、制御線１８Ｂからのローレベルの非選択電圧ＶＬにより、スイッチトランジスタ２３Ａは非導通状態となっているため、発光画素１０Ａへの書き込み動作は実行されない。
【００５５】
上述した発光画素１０Ｂへの書き込み動作時において、発光画素１０Ａでは、制御線１８Ａからの選択電圧ＶＨによるスイッチトランジスタ１９Ａの導通状態により、コンデンサ１３Ａに保持されている書き込み電圧が駆動トランジスタ１４Ａのゲート−ソース間に継続印加されており、当該書き込み電圧に対応した発光電流が有機ＥＬ素子１５Ａに流れている。
【００５６】
以上のように、共通の走査線１７が配置された、隣接する画素行では、走査線１７、制御線１８Ａ及び１８Ｂ、ならびに信号線１６が所定のタイミングで制御されることにより、書き込み動作と書き込み電圧に対応した発光動作とが排他的に実行される。
【００５７】
次に、本実施の形態に係る表示装置１の走査線駆動回路４及び信号線駆動回路５が実行する駆動方法について図３〜図４Ｃを用いて説明する。
【００５８】
図３は、本発明の実施の形態１に係る表示装置の駆動方法を説明する動作タイミングチャートである。同図において、横軸は時間を表している。また縦方向には、上から順に、信号線１６、走査線１７、制御線１８Ａ、及び制御線１８Ｂに発生する電圧の波形図が示されている。
【００５９】
まず、時刻ｔ０１において、走査線駆動回路４は、制御線１８Ａの電圧をＶＨからＶＬに変化させ、スイッチトランジスタ１９Ａを非導通状態とする。これにより、駆動トランジスタ１４Ａのソースとコンデンサ１３Ａの他方の電極とは非導通となる。なお、本実施の形態において、例えば、制御線１８ＡのＶＨは＋２０Ｖ、ＶＬは−１０Ｖに設定されている。
【００６０】
図４Ａは、本発明の実施の形態１に係る表示装置の時刻ｔ０１及び時刻ｔ０３における動作を説明する状態遷移図である。同図に記載されているように、時刻ｔ０１において、制御線１８Ｂの電圧がＶＨを継続していることから、発光画素１０Ａではスイッチトランジスタ２３Ａのみが導通状態となっている一方で、発光画素１０Ｂではスイッチトランジスタ１９Ｂ及び駆動トランジスタ１４Ｂが導通状態となっており有機ＥＬ素子１５Ｂは発光している。
【００６１】
次に、時刻ｔ０２において、走査線駆動回路４は、走査線１７の電圧をＶＬからＶＨに変化させ、スイッチトランジスタ２３Ａ及び２３ＢのソースにＶＨを印加する。このとき、スイッチトランジスタ２３Ａのゲート線である制御線１８Ｂの電圧は既にＶＨとなっているので、スイッチトランジスタ２３Ａは導通状態となる。これにより、スイッチトランジスタ２３ＡのソースのＶＨがドレインを介してスイッチトランジスタ１１Ａ及び１２Ａのゲートに印加されるので、スイッチトランジスタ１１Ａ及び１２Ａは導通状態となる。
【００６２】
図４Ｂは、本発明の実施の形態１に係る表示装置の時刻ｔ０２における動作を説明する状態遷移図である。同図に記載されているように、スイッチトランジスタ１１Ａの導通により、コンデンサ１３Ａの一方の電極には参照電源線２０の参照電圧ＶＲＥＦが印加され、スイッチトランジスタ１２Ａの導通により、コンデンサ１３Ａの他方の電極には信号線１６よりデータ電圧Ｖｄａｔａが印加される。つまり、時刻ｔ０２では、発光画素１０Ａに書き込むべきデータ電圧に対応した電圧をコンデンサ１３Ａに保持させている。また、駆動トランジスタ１４Ａのソースとコンデンサ１３Ａの他方の電極とは非導通となっている。ここで、駆動トランジスタ１４Ａのゲート電極に印加される参照電圧ＶＲＥＦは、駆動トランジスタ１４Ａがオフ状態となる電位に設定されていることが好ましい。これにより、駆動トランジスタ１４Ａのドレイン電流は流れないので、有機ＥＬ素子１５Ａは発光しない。なお、参照電圧ＶＲＥＦが駆動トランジスタ１４Ａのゲートに印加されることにより有機ＥＬ素子１５Ａが発光する場合であっても、ゲートの電圧に応じて有機ＥＬ素子１５Ａが発光する期間である時刻ｔ０２から時刻ｔ０４は、時刻ｔ０４以降における、駆動トランジスタ１４Ａのゲート−ソース間電圧に応じた発光期間に比べて非常に短いため、時刻ｔ０２から時刻ｔ０４における発光動作は表示品質には影響しない。
【００６３】
なお、本実施の形態において、例えば、走査線１７のＶＨは＋２０Ｖ、ＶＬは−１０Ｖに設定されている。また、例えば、ＶＲＥＦは０Ｖに、Ｖｄａｔａは−５Ｖ〜０Ｖに設定されている。
【００６４】
一方、時刻ｔ０２において、発光画素１０Ｂでは、スイッチトランジスタ２３Ｂのゲート線である制御線１８Ａの電圧がＶＬを維持していることから、スイッチトランジスタ２３Ｂ、１１Ｂ及び１２Ｂは非導通状態であり、書き込み動作を実行していない。また、時刻ｔ０１と同様に、スイッチトランジスタ１９Ｂ及び駆動トランジスタ１４Ｂが導通状態となっており有機ＥＬ素子１５Ｂの発光動作を継続している。
【００６５】
時刻ｔ０２〜時刻ｔ０３の期間、走査線１７の電圧はＶＨであるので、発光画素１０Ａと同様に、発光画素１０Ａを含む画素行に属する各発光画素に対してもデータ電圧Ｖｄａｔａが供給される。
【００６６】
この期間において、参照電源線２０には容量性負荷であるコンデンサ１３Ａのみが接続されているので、定常電流による参照電源線２０の電圧降下は発生しない。またスイッチトランジスタ１１Ａのドレイン−ソース間に発生する電位差は、コンデンサ１３Ａの充電が完了した際は０Ｖとなる。信号線１６とスイッチトランジスタ１２Ａについても同様である。よって、コンデンサ１３Ａの両電極には、それぞれ、正確な電圧ＶＲＥＦ及びＶｄａｔａが書き込まれる。
【００６７】
次に、時刻ｔ０３において、走査線駆動回路４は、走査線１７の電圧をＶＨからＶＬに変化させ、スイッチトランジスタ１１Ａ及び１２Ａを非導通状態とする。これにより、コンデンサ１３Ａの一方の電極と参照電源線２０とは非導通となり、かつ、コンデンサ１３Ａの他方の電極と信号線１６とは非導通となる。これにより、発光画素１０Ａが属する画素行への書き込み動作が完了する。図４Ａに記載されているように、時刻ｔ０３において、制御線１８Ｂの電圧がＶＨを継続していることから、発光画素１０Ａではスイッチトランジスタ２３Ａのみが導通状態となっている一方で、発光画素１０Ｂではスイッチトランジスタ１９Ｂ及び駆動トランジスタ１４Ｂが導通状態となっており有機ＥＬ素子１５Ｂは発光している。
【００６８】
次に、時刻ｔ０４において、走査線駆動回路４は、制御線１８Ａの電圧をＶＬからＶＨに変化させ、スイッチトランジスタ１９Ａを導通状態とする。
【００６９】
図４Ｃは、本発明の実施の形態１に係る表示装置の時刻ｔ０４における動作を説明する状態遷移図である。同図に記載されているように、時刻ｔ０４において、駆動トランジスタ１４Ａのソースとコンデンサ１３Ａの他方の電極とは導通する。また、時刻ｔ０３以降、コンデンサ１３Ａの一方の電極は参照電源線２０と遮断され、他方の電極は信号線１６と遮断されている。よって、駆動トランジスタ１４Ａのゲート電位はソース電位の変動と共に変化し、かつ、ゲート−ソース間には、コンデンサ１３Ａの両端電圧である（ＶＲＥＦ−Ｖｄａｔａ）が印加されるので、この両端電圧に対応した発光電流が有機ＥＬ素子１５Ａに流れる。なお、本実施の形態において、例えば、駆動トランジスタ１４Ａのソース電位はスイッチトランジスタ１９Ａの導通により、０Ｖから１０Ｖに変化する。また、正電源線２１の電圧ＶＤＤは＋２０Ｖ、負電源線２２の電圧ＶＥＥは０Ｖに設定されている。
【００７０】
一方、時刻ｔ０４において、発光画素１０Ｂでは、スイッチトランジスタ２３Ｂのゲート線である制御線１８Ａの電圧がＶＨに変化することから、スイッチトランジスタ２３Ｂは導通状態となるが、走査線１７の電圧がＶＬであることからスイッチトランジスタ１１Ｂ及び１２Ｂは非導通状態であり、書き込み動作を実行していない。また、スイッチトランジスタ１９Ｂ及び駆動トランジスタ１４Ｂは継続して導通状態となっており有機ＥＬ素子１５Ｂの発光動作を継続している。
【００７１】
時刻ｔ０４以降において、駆動トランジスタ１４Ａのゲート−ソース間には、コンデンサ１３Ａの両端電圧である（ＶＲＥＦ−Ｖｄａｔａ）が印加され続け、上記発光電流が流れることにより有機ＥＬ素子１５Ａは発光を持続する。
【００７２】
一方、時刻ｔ０４〜時刻ｔ０５の期間において、スイッチトランジスタ１９Ｂ及び駆動トランジスタ１４Ｂは継続して導通状態となっており有機ＥＬ素子１５Ｂの発光動作を継続している。
【００７３】
時刻ｔ０１〜時刻ｔ０５において、上述した発光画素１０Ａの属する奇数画素行における書き込み動作と同様の書き込み動作が、奇数行順次に実行され、時刻ｔ０５までに、奇数行における全ての発光画素の書き込み動作が完了する。
【００７４】
次に、時刻ｔ０５以降において、走査線駆動回路４及び信号線駆動回路５は、発光画素１０Ｂの属する画素行における書き込み動作及び発光動作を開始する。
【００７５】
まず、時刻ｔ０５において、走査線駆動回路４は、制御線１８Ｂの電圧をＶＨからＶＬに変化させ、スイッチトランジスタ１９Ｂを非導通状態とする。これにより、駆動トランジスタ１４Ｂのソース電極とコンデンサ１３Ｂの他方の電極とは非導通となる。なお、本実施の形態において、例えば、制御線１８ＢのＶＨは＋２０Ｖ、ＶＬは−１０Ｖに設定されている。時刻ｔ０５において、制御線１８Ａの電圧がＶＨを継続していることから、発光画素１０Ｂではスイッチトランジスタ２３Ｂのみが導通状態となっている一方で、発光画素１０Ａではスイッチトランジスタ１９Ａ及び駆動トランジスタ１４Ａが導通状態となっており有機ＥＬ素子１５Ａは発光している。
【００７６】
次に、時刻ｔ０６において、走査線駆動回路４は、走査線１７の電圧をＶＬからＶＨに変化させ、スイッチトランジスタ２３Ａ及び２３ＢのソースにＶＨを印加する。このとき、制御線１８Ａの電圧は既にＶＨとなっているので、スイッチトランジスタ２３Ｂは導通状態となる。これにより、スイッチトランジスタ１１Ｂ及び１２Ｂは導通状態となる。スイッチトランジスタ１１Ｂの導通により、コンデンサ１３Ｂの一方の電極には参照電源線２０の参照電圧ＶＲＥＦが印加され、スイッチトランジスタ１２Ｂの導通により、コンデンサ１３Ｂの他方の電極には信号線１６よりデータ電圧Ｖｄａｔａが印加される。つまり、時刻ｔ０６では、発光画素１０Ｂに書き込むべきデータ電圧に対応した電圧をコンデンサ１３Ｂに保持させている。また、駆動トランジスタ１４Ｂのソースとコンデンサ１３Ｂの他方の電極とは非導通となっている。
【００７７】
一方、時刻ｔ０６において、発光画素１０Ａでは、スイッチトランジスタ２３Ａ、１１Ａ及び１２Ａは非導通状態であり、書き込み動作を実行していない。また、時刻ｔ０５と同様に、スイッチトランジスタ１９Ａ及び駆動トランジスタ１４Ａが導通状態となっており有機ＥＬ素子１５Ａの発光動作を継続している。
【００７８】
時刻ｔ０６〜時刻ｔ０７の期間、走査線１７の電圧はＶＨであるので、発光画素１０Ｂと同様に、発光画素１０Ｂを含む画素行に属する各発光画素に対してもデータ電圧Ｖｄａｔａが供給される。
【００７９】
この期間において、コンデンサ１３Ｂの両電極には、それぞれ、正確な電圧ＶＲＥＦ及びＶｄａｔａが書き込まれる。
【００８０】
次に、時刻ｔ０７において、走査線駆動回路４は、走査線１７の電圧をＶＨからＶＬに変化させ、スイッチトランジスタ１１Ｂ及び１２Ｂを非導通状態とする。これにより、発光画素１０Ｂが属する画素行への書き込み動作が完了する。時刻ｔ０７において、制御線１８Ａの電圧がＶＨを継続していることから、発光画素１０Ｂではスイッチトランジスタ２３Ｂのみが導通状態となっている一方で、発光画素１０Ａではスイッチトランジスタ１９Ａ及び駆動トランジスタ１４Ａが導通状態となっており有機ＥＬ素子１５Ａは発光している。
【００８１】
次に、時刻ｔ０８において、走査線駆動回路４は、制御線１８Ｂの電圧をＶＬからＶＨに変化させ、スイッチトランジスタ１９Ｂを導通状態とする。時刻ｔ０８において、駆動トランジスタ１４Ｂのソースとコンデンサ１３Ｂの他方の電極とは導通する。また、時刻ｔ０７以降、コンデンサ１３Ｂの一方の電極は参照電源線２０と遮断され、他方の電極は信号線１６と遮断されている。よって、駆動トランジスタ１４Ｂのゲート電位はソース電位の変動と共に変化し、かつ、ゲート−ソース間には、コンデンサ１３Ｂの両端電圧である（ＶＲＥＦ−Ｖｄａｔａ）が印加されるので、この両端電圧に対応した発光電流が有機ＥＬ素子１５Ｂに流れる。
【００８２】
一方、時刻ｔ０８において、発光画素１０Ａでは、制御線１８Ｂの電圧がＶＨに変化することから、スイッチトランジスタ２３Ａは導通状態となるが、走査線１７の電圧がＶＬであることからスイッチトランジスタ１１Ａ及び１２Ａは非導通状態であり、書き込み動作を実行していない。また、スイッチトランジスタ１９Ａ及び駆動トランジスタ１４Ａは継続して導通状態となっており有機ＥＬ素子１５Ａの発光動作を継続している。
【００８３】
時刻ｔ０８以降において、駆動トランジスタ１４Ｂのゲート−ソース間には、コンデンサ１３Ｂの両端電圧である（ＶＲＥＦ−Ｖｄａｔａ）が印加され続け、上記発光電流が流れることにより有機ＥＬ素子１５Ｂは発光を持続する。
【００８４】
時刻ｔ０４以降において、上述した発光画素１０Ｂの属する偶数画素行における書き込み動作と同様の書き込み動作が、偶数行順次に実行される。
【００８５】
時刻ｔ０１〜時刻ｔ０４における奇数行の書き込み期間及び時刻ｔ０５以降における偶数行の書き込み期間を併せた期間は、表示装置１の有する全ての発光画素の発光強度が更新される１フレーム期間に相当し、当該期間の動作が繰り返される。
【００８６】
なお、上述した表示装置の駆動方法では、例えば、発光画素１０Ａに書き込み動作を実行する場合、時刻０１において制御線１８ＡをＶＬに変化させた状態で、時刻ｔ０２において走査線１７をＶＨに変化させている。つまり、図３に記載された動作タイミングでは、制御線１８Ａの時刻ｔ０１及び時刻ｔ０４における電圧変化タイミングならびに制御線１８Ｂの時刻ｔ０５及び時刻ｔ０８における電圧変化タイミングを、走査線１７の電圧変化タイミングと独立に制御している。これにより、１フレーム期間内における発光時間、つまりＤｕｔｙ制御を任意に調整することができる。
【００８７】
これに対し、発光画素１０Ａに書き込み動作を実行する場合、時刻０１及び時刻ｔ０４での制御線１８Ａの電圧変化と走査線１７の電圧変化とを同時に実行してもよい。つまり、走査線１７のＶＬからＶＨへの電位変化及びＶＨからＶＬへの電位変化のタイミングと制御線１８ＡのＶＨからＶＬへの電圧変化及びＶＬからＶＨへの電位変化のタイミングとを同時に実行してもよい。また同様に、発光画素１０Ｂに書き込み動作を実行する場合、走査線１７のＶＬからＶＨへの電位変化及びＶＨからＶＬへの電位変化のタイミングと制御線１８ＢのＶＨからＶＬへの電圧変化及びＶＬからＶＨへの電位変化のタイミングとを同時に実行してもよい。これにより、走査線１７と制御線１８Ａ及び１８Ｂが連動するので、走査線駆動回路４が簡素になるため回路規模を小さくすることができる。
【００８８】
以上のように、本発明の実施の形態１に係る表示装置及びその駆動方法によれば、発光画素の駆動トランジスタに流れる電流は、常に有機ＥＬ素子経由のみとなるので、参照電源線２０及び信号線１６には定常電流は流れない。よって、駆動トランジスタのゲート−ソース間に印加すべき電圧を保持する機能を有するコンデンサの両端電極に、正確な電位を記録することができ、映像信号を反映した高精度な画像表示をすることが可能となる。
【００８９】
また、隣接する発光画素間で走査線を共通化させ奇数画素行を奇数行順次に書き込む期間と偶数画素行を偶数行順次に書き込む期間とを設けることにより、当該発光画素間で干渉することなく書き込み動作及び発光動作させることが可能となる。
【００９０】
また、従来の表示装置では、１発光画素につき２本の走査線及び１本の信号線、つまり独立した３本の制御配線が必要であったのに対して、本発明の実施の形態１に係る表示装置１では、隣接する２発光画素につき１本の走査線、２本の制御線及び１本の信号線が必要となる。言い換えれば、本発明の実施の形態１に係る表示装置１では、１発光画素につき、０．５本の走査線及び１本の制御線及び１本の信号線、つまり独立した２．５本の制御配線を配置すればよい。よって、画素行方向の制御配線の数を低減させることが可能となり、高精細化した場合においても省電力化を図ることが可能となる。
【００９１】
（実施の形態２）
本実施の形態では、実施の形態１に係る発光画素１０Ａ及び１０Ｂと回路構成が異なる発光画素を有する表示装置及びその駆動方法について説明する。なお、図１に記載された表示装置の機能ブロック図は、本実施の形態にも適用される。
【００９２】
図５は、本発明の実施の形態２に係る表示部の隣接する発光画素の回路構成及びその周辺回路との接続を示す図である。同図における発光画素３０Ａは、スイッチトランジスタ３１Ａ、３２Ａ、１９Ａ及び２３Ａと、コンデンサ３３Ａと、駆動トランジスタ１４Ａと、有機ＥＬ素子１５Ａとを備える。また、発光画素３０Ｂは、発光画素３０Ａに隣接し、発光画素３０Ａと同一画素列に配置され、スイッチトランジスタ３１Ｂ、３２Ｂ、１９Ｂ及び２３Ｂと、コンデンサ３３Ｂと、駆動トランジスタ１４Ｂと、有機ＥＬ素子１５Ｂとを備える。また、発光画素３０Ａ及び３０Ｂの属する画素列には信号線３６が配置されている。また、発光画素３０Ａの属する画素行には制御線１８Ａが配置され、発光画素３０Ｂの属する画素行には制御線１８Ｂが配置されている。また、発光画素３０Ａの属する画素行及び発光画素３０Ｂの属する画素行に共通して、走査線１７が配置されている。さらに、各発光画素には、参照電源線２０と、正電源線２１と、負電源線２２とが配置されている。また、表示部６の周辺回路は、走査線駆動回路４と、信号線駆動回路５とを備える。本実施の形態に係る画素回路は、実施の形態１に係る画素回路と比較して、駆動トランジスタのゲートにデータ電圧が印加されること、及び、駆動トランジスタのゲート−ソース間電圧Ｖｇｓを保持するコンデンサへ電圧を印加するための構成が異なる。以下、実施の形態１と同じ点は説明を省略し、異なる点のみ説明する。
【００９３】
走査線駆動回路４は、走査線１７ならびに制御線１８Ａ及び１８Ｂに接続されている。走査線駆動回路４は、走査線１７に対して、スイッチトランジスタ３１Ａ、３１Ｂ、３２Ａ及び３２Ｂのゲート信号となり得る走査信号を出力する。
【００９４】
信号線駆動回路５は、信号線３６に接続されており、映像信号に基づいたデータ信号を発光画素３０Ａ及び３０Ｂへ出力する。
【００９５】
スイッチトランジスタ３２Ａ及び３２Ｂは、ゲートが、それぞれ、スイッチトランジスタ２３Ａ及び２３Ｂのソース及びドレインの一方に接続され、ソース及びドレインの一方が、それぞれ、コンデンサ３３Ａ及び３３Ｂの他方の電極に接続され、ソース及びドレインの他方が、参照電源線２０に接続されたている。スイッチトランジスタ３２Ａ及び３２Ｂは、それぞれ、参照電源線２０とコンデンサ３３Ａ及び３３Ｂの他方の電極との導通及び非導通を切り換える機能を有する第７及び第８スイッチ素子である。
【００９６】
スイッチトランジスタ３１Ａ及び３１Ｂは、ゲートが、それぞれ、スイッチトランジスタ２３Ａ及び２３Ｂのソース及びドレインの一方に接続され、ソース及びドレインの一方が信号線３６に接続され、ソース及びドレインの他方が、それぞれ、コンデンサ３３Ａ及び３３Ｂの一方の電極に接続されている。スイッチトランジスタ３１Ａ及び３１Ｂは、それぞれ、信号線３６とコンデンサ３３Ａ及び３３Ｂの一方の電極との導通及び非導通を切り換える機能を有する第１及び第２スイッチ素子である。スイッチトランジスタ３１Ａ、３１Ｂ、３２Ａ及び３２Ｂは、例えば、ｎ型の薄膜トランジスタ（ｎ型ＴＦＴ）で構成される。
【００９７】
コンデンサ３３Ａ及び３３Ｂは、それぞれ、一方の電極が駆動トランジスタ１４Ａ及び１４Ｂのゲートに接続され、他方の電極がスイッチトランジスタ１９Ａ及び１９Ｂを介して駆動トランジスタ１４Ａ及び１４Ｂのソースに接続された第１及び第２コンデンサである。コンデンサ３３Ａは、信号線３６から供給されるデータ信号に対応した電圧を保持し、スイッチトランジスタ３１Ａ及び３２Ａが非導通状態となった後に、駆動トランジスタ１４Ａのゲート−ソース間電圧Ｖｇｓを安定的に保持し、駆動トランジスタ１４Ａから有機ＥＬ素子１５Ａへ供給する電流を安定化する機能を有する。また、コンデンサ３３Ｂは、信号線３６から供給されるデータ信号に対応した電圧を保持し、スイッチトランジスタ３１Ｂ及び３２Ｂが非導通状態となった後に、駆動トランジスタ１４ＢのＶｇｓを安定的に保持し、駆動トランジスタ１４Ｂから有機ＥＬ素子１５Ｂへ供給する電流を安定化する機能を有する。
【００９８】
スイッチトランジスタ１９Ａ及び１９Ｂは、それぞれ、ゲートが制御線１８Ａ及び１８Ｂに接続され、ソース及びドレインの一方がコンデンサ３３Ａ及び３３Ｂの他方の電極に接続され、ソース及びドレインの他方が駆動トランジスタ１４Ａ及び１４Ｂのソースに接続されている。スイッチトランジスタ１９Ａが導通状態となることにより、コンデンサ３３Ａに保持された電圧が駆動トランジスタ１４Ａのゲート−ソース間に印加される。また、スイッチトランジスタ１９Ｂが導通状態となることにより、コンデンサ３３Ｂに保持された電圧が駆動トランジスタ１４Ｂのゲート−ソース間に印加される。スイッチトランジスタ１９Ａ及び１９Ｂは、それぞれ、駆動トランジスタ１４Ａ及び１４Ｂのソースとコンデンサ３３Ａ及び３３Ｂとの導通及び非導通を切り換える第２及び第５スイッチ素子である。スイッチトランジスタ１９Ａ及び１９Ｂは、例えば、ｎ型の薄膜トランジスタ（ｎ型ＴＦＴ）で構成される。
【００９９】
スイッチトランジスタ２３Ａは、ゲートが制御線１８Ｂに接続され、ソース及びドレインの一方がスイッチトランジスタ３１Ａ及び３２Ａのゲートに接続され、ソース及びドレインの他方が走査線１７に接続されている。また、スイッチトランジスタ２３Ｂは、ゲートが制御線１８Ａに接続され、ソース及びドレインの一方がスイッチトランジスタ３１Ｂ及び３２Ｂのゲートに接続され、ソース及びドレインの他方が走査線１７に接続されている。スイッチトランジスタ２３Ａが導通状態であり、かつ、ソース及びドレインの他方に、スイッチトランジスタを導通状態とするためのゲート電圧である選択電圧が印加されている場合、スイッチトランジスタ３１Ａ及び３２Ａが導通状態となり、コンデンサ３３Ａの一方の電極には信号線３６のデータ電圧Ｖｄａｔａが印加され、コンデンサ３３Ａの他方の電極には参照電源線２０の参照電圧ＶＲＥＦが印加される。また、スイッチトランジスタ２３Ｂが導通状態であり、かつ、ソース及びドレインの他方に上記選択電圧が印加されている場合、スイッチトランジスタ３１Ｂ及び３２Ｂが導通状態となり、コンデンサ３３Ｂの一方の電極には信号線３６のデータ電圧Ｖｄａｔａが印加され、コンデンサ３３Ｂの他方の電極には参照電源線２０の参照電圧ＶＲＥＦが印加される。つまり、スイッチトランジスタ２３Ａ及び２３Ｂは、それぞれ、スイッチトランジスタ３１Ａ及び３１Ｂのゲートと走査線１７との導通及び非導通を切り換える第３及び第６スイッチ素子である。スイッチトランジスタ２３Ａ及び２３Ｂは、例えば、ｎ型の薄膜トランジスタ（ｎ型ＴＦＴ）で構成される。
【０１００】
信号線３６は、信号線駆動回路５に接続され、発光画素３０Ａ及び３０Ｂを含む画素列に属する各発光画素へ接続され、発光強度を決定するデータ電圧を供給する機能を有する。
【０１０１】
また、表示装置１は、画素列数分の信号線３６を備える。
【０１０２】
走査線１７は、走査線駆動回路４に接続され、発光画素３０Ａを含む画素行及び発光画素３０Ｂを含む画素行に属する各発光画素に共通して接続されている。つまり、走査線１７は、２画素行ごとに配置され、表示装置１は、画素行数の半数の走査線１７を備える。これにより、走査線１７は、隣接する発光画素３０Ａ及び３０Ｂへ上記データ電圧を書き込むタイミングを供給する機能、及び駆動トランジスタ１４Ａ及び１４Ｂのゲートにデータ電圧Ｖｄａｔａを印加するタイミングを供給する機能を有する。
【０１０３】
制御線１８Ａは、走査線駆動回路４に接続され、スイッチトランジスタ１９Ａのゲート及びスイッチトランジスタ２３Ｂのゲートに接続された第１の制御線である。これにより、制御線１８Ａは、発光画素３０Ａに対し、コンデンサ３３Ａの他方の電極の電位を駆動トランジスタ１４Ａのソースに印加するタイミングを供給する機能、及び、発光画素３０Ｂに対し、走査線１７及び信号線３６と同期することによりコンデンサ３３Ｂへデータ電圧に対応した電圧を書き込む機能を有する。
【０１０４】
制御線１８Ｂは、走査線駆動回路４に接続され、スイッチトランジスタ１９Ｂのゲート及びスイッチトランジスタ２３Ａのゲートに接続された第２の制御線である。これにより、制御線１８Ｂは、発光画素３０Ｂに対し、コンデンサ３３Ｂの他方の電極の電位を駆動トランジスタ１４Ｂのソースに印加するタイミングを供給する機能、及び、発光画素３０Ａに対し、走査線１７及び信号線３６と同期することによりコンデンサ３３Ａへデータ電圧に対応した電圧を書き込む機能を有する。
【０１０５】
表示装置１は、画素行ごとに配置された画素行数分の制御線を備える。
【０１０６】
以下、上述した回路構成による回路動作を説明する。
【０１０７】
まず、発光画素３０Ａへのデータ電圧の書き込み動作時には、制御線１８Ｂからのハイレベルの選択電圧ＶＨによるスイッチトランジスタ２３Ａの導通により、走査線１７からのハイレベルの選択電圧ＶＨがスイッチトランジスタ３１Ａ及び３２Ａのゲートに印加される。これにより、スイッチトランジスタ３１Ａ及び３２Ａが導通状態となり、当該導通期間内に、コンデンサ３３Ａの一方の電極に対して信号線３６からデータ電圧Ｖｄａｔａが印加され、コンデンサ３３Ａの他方の電極に対して参照電源線２０から参照電圧ＶＲＥＦが印加される。これにより、コンデンサ３３Ａには、データ電圧Ｖｄａｔａに対応した書き込み電圧が保持される。このとき、走査線１７の選択電圧ＶＨは、同時に発光画素３０Ｂのスイッチトランジスタ２３Ｂのソースにも印加されるが、制御線１８Ａからのローレベルの非選択電圧ＶＬにより、スイッチトランジスタ２３Ｂは非導通状態となっているため、発光画素３０Ｂへの書き込み動作は実行されない。
【０１０８】
上述した発光画素３０Ａへのデータ電圧の書き込み動作時において、発光画素３０Ｂでは、制御線１８Ｂからのハイレベルの選択電圧ＶＨによるスイッチトランジスタ１９Ｂの導通状態により、コンデンサ３３Ｂに保持されている書き込み電圧が駆動トランジスタ１４Ｂのゲート−ソース間に継続印加されており、当該書き込み電圧に対応した発光電流が有機ＥＬ素子１５Ｂに流れている。
【０１０９】
一方、発光画素３０Ｂへのデータ電圧の書き込み動作時には、制御線１８Ａからのハイレベルの選択電圧ＶＨによるスイッチトランジスタ２３Ｂの導通により、走査線１７からのハイレベルの選択電圧ＶＨがスイッチトランジスタ３１Ｂ及び３２Ｂのゲートに印加される。これにより、スイッチトランジスタ３１Ｂ及び３２Ｂが導通状態となり、当該導通期間内に、コンデンサ３３Ｂの一方の電極に対して信号線３６からデータ電圧Ｖｄａｔａが印加され、コンデンサ３３Ｂの他方の電極に対して参照電源線２０から参照電圧ＶＲＥＦが印加される。これにより、コンデンサ３３Ｂには、データ電圧Ｖｄａｔａに対応した書き込み電圧が保持される。このとき、走査線１７の選択電圧ＶＨは、同時に発光画素３０Ａのスイッチトランジスタ２３Ａのソースにも印加されるが、制御線１８Ｂからのローレベルの非選択電圧ＶＬにより、スイッチトランジスタ２３Ａは非導通状態となっているため、発光画素３０Ａへの書き込み動作は実行されない。
【０１１０】
上述した発光画素３０Ｂへの書き込み動作時において、発光画素３０Ａでは、制御線１８Ａからの選択電圧ＶＨによるスイッチトランジスタ１９Ａの導通状態により、コンデンサ３３Ａに保持されている書き込み電圧が駆動トランジスタ１４Ａのゲート−ソース間に継続印加されており、当該書き込み電圧に対応した発光電流が有機ＥＬ素子１５Ａに流れている。
【０１１１】
以上のように、共通の走査線１７が配置された、隣接する画素行では、走査線１７、制御線１８Ａ及び１８Ｂ、ならびに信号線３６が所定のタイミングで制御されることにより、書き込み動作と書き込み電圧に対応した発光動作とが排他的に実行される。
【０１１２】
次に、本実施の形態に係る表示装置の走査線駆動回路４及び信号線駆動回路５が実行する駆動方法について図６〜図７Ｃを用いて説明する。
【０１１３】
図６は、本発明の実施の形態２に係る表示装置の駆動方法を説明する動作タイミングチャートである。同図において、縦方向には、上から順に、信号線３６、走査線１７、制御線１８Ａ、及び制御線１８Ｂに発生する電圧の波形図が示されている。
【０１１４】
まず、時刻ｔ１１において、走査線駆動回路４は、制御線１８Ａの電圧をＶＨからＶＬに変化させ、スイッチトランジスタ１９Ａを非導通状態とする。これにより、駆動トランジスタ１４Ａのソースとコンデンサ１３Ａの他方の電極とは非導通となる。
【０１１５】
図７Ａは、本発明の実施の形態２に係る表示装置の時刻ｔ１１及び時刻ｔ１３における動作を説明する状態遷移図である。同図に記載されているように、時刻ｔ１１において、制御線１８Ｂの電圧がＶＨを継続していることから、発光画素３０Ａではスイッチトランジスタ２３Ａのみが導通状態となっている一方で、発光画素３０Ｂではスイッチトランジスタ１９Ｂ及び駆動トランジスタ１４Ｂが導通状態となっており有機ＥＬ素子１５Ｂは発光している。
【０１１６】
次に、時刻ｔ１２において、走査線駆動回路４は、走査線１７の電圧をＶＬからＶＨに変化させ、スイッチトランジスタ２３Ａ及び２３ＢのソースにＶＨを印加する。このとき、スイッチトランジスタ２３Ａのゲート線である制御線１８Ｂの電圧は既にＶＨとなっているので、スイッチトランジスタ２３Ａは導通状態となる。これにより、スイッチトランジスタ２３ＡのソースのＶＨがドレインを介してスイッチトランジスタ３１Ａ及び３２Ａのゲートに印加されるので、スイッチトランジスタ３１Ａ及び３２Ａは導通状態となる。
【０１１７】
図７Ｂは、本発明の実施の形態２に係る表示装置の時刻ｔ１２における動作を説明する状態遷移図である。同図に記載されているように、スイッチトランジスタ３１Ａの導通により、コンデンサ３３Ａの一方の電極には信号線３６よりデータ電圧Ｖｄａｔａが印加され、スイッチトランジスタ１２Ａの導通により、コンデンサ１３Ａの他方の電極には参照電源線２０の参照電圧ＶＲＥＦが印加される。つまり、時刻ｔ０２では、発光画素３０Ａに書き込むべきデータ電圧に対応した電圧をコンデンサ３３Ａに保持させている。また、駆動トランジスタ１４Ａのソースとコンデンサ３３Ａの他方の電極とは非導通となっている。ここで、駆動トランジスタ１４Ａのゲート電極に印加されるデータ電圧Ｖｄａｔａは、駆動トランジスタ１４Ａがオフ状態となる電位に設定されていることが好ましい。これにより、駆動トランジスタ１４Ａのドレイン電流は流れないので、有機ＥＬ素子１５Ａは発光しない。なお、データ電圧Ｖｄａｔａが駆動トランジスタ１４Ａのゲートに印加されることにより有機ＥＬ素子１５Ａが発光する場合であっても、ゲートの電圧に応じて有機ＥＬ素子１５Ａが発光する期間である時刻ｔ１２から時刻ｔ１４は、時刻ｔ１４以降における、駆動トランジスタ１４Ａのゲート−ソース間電圧に応じた発光期間に比べて非常に短いため、時刻ｔ１２から時刻ｔ１４における発光動作は表示品質には影響しない。
【０１１８】
一方、時刻ｔ１２において、発光画素３０Ｂでは、スイッチトランジスタ２３Ｂのゲート線である制御線１８Ａの電圧がＶＬを維持していることから、スイッチトランジスタ２３Ｂ、３１Ｂ及び３２Ｂは非導通状態であり、書き込み動作を実行していない。また、時刻ｔ１１と同様に、スイッチトランジスタ１９Ｂ及び駆動トランジスタ１４Ｂが導通状態となっており有機ＥＬ素子１５Ｂの発光動作を継続している。
【０１１９】
時刻ｔ１２〜時刻ｔ１３の期間、走査線１７の電圧はＶＨであるので、発光画素３０Ａと同様に、発光画素３０Ａを含む画素行に属する各発光画素に対してもデータ電圧Ｖｄａｔａが供給される。
【０１２０】
この期間において、参照電源線２０には容量性負荷であるコンデンサ３３Ａのみが接続されているので、定常電流による参照電源線２０の電圧降下（上昇）は発生しない。またスイッチトランジスタ３１Ａのドレイン−ソース間に発生する電位差は、コンデンサ３３Ａの充電が完了した際は０Ｖとなる。信号線３６とスイッチトランジスタ３２Ａについても同様である。よって、コンデンサ３３Ａの両電極には、それぞれ、正確な電圧ＶＲＥＦ及びＶｄａｔａが書き込まれる。
【０１２１】
次に、時刻ｔ１３において、走査線駆動回路４は、走査線１７の電圧をＶＨからＶＬに変化させ、スイッチトランジスタ３１Ａ及び３２Ａを非導通状態とする。これにより、コンデンサ３３Ａの他方の電極と参照電源線２０とは非導通となり、かつ、コンデンサ１３Ａの一方の電極と信号線３６とは非導通となる。これにより、発光画素３０Ａが属する画素行への書き込み動作が完了する。図７Ａに記載されているように、時刻ｔ１３において、制御線１８Ｂの電圧がＶＨを継続していることから、発光画素３０Ａではスイッチトランジスタ２３Ａのみが導通状態となっている一方で、発光画素３０Ｂではスイッチトランジスタ１９Ｂ及び駆動トランジスタ１４Ｂが導通状態となっており有機ＥＬ素子１５Ｂは発光している。
【０１２２】
次に、時刻ｔ１４において、走査線駆動回路４は、制御線１８Ａの電圧をＶＬからＶＨに変化させ、スイッチトランジスタ１９Ａを導通状態とする。
【０１２３】
図７Ｃは、本発明の実施の形態２に係る表示装置の時刻ｔ１４における動作を説明する状態遷移図である。同図に記載されているように、時刻ｔ１４において、駆動トランジスタ１４Ａのソースとコンデンサ３３Ａの他方の電極とは導通する。また、時刻ｔ１３以降、コンデンサ３３Ａの他方の電極は参照電源線２０と遮断され、一方の電極は信号線３６と遮断されている。よって、駆動トランジスタ１４Ａのゲート電位はソース電位の変動と共に変化し、かつ、ゲート−ソース間には、コンデンサ３３Ａの両端電圧である（Ｖｄａｔａ−ＶＲＥＦ）が印加されるので、この両端電圧に対応した発光電流が有機ＥＬ素子１５Ａに流れる。
【０１２４】
一方、時刻ｔ１４において、発光画素３０Ｂでは、スイッチトランジスタ２３Ｂのゲート線である制御線１８Ａの電圧がＶＨに変化することから、スイッチトランジスタ２３Ｂは導通状態となるが、走査線１７の電圧がＶＬであることからスイッチトランジスタ３１Ｂ及び３２Ｂは非導通状態であり、書き込み動作を実行していない。また、スイッチトランジスタ１９Ｂ及び駆動トランジスタ１４Ｂは継続して導通状態となっており有機ＥＬ素子１５Ｂの発光動作を継続している。
【０１２５】
時刻ｔ１４以降において、駆動トランジスタ１４Ａのゲート−ソース間には、コンデンサ３３Ａの両端電圧である（Ｖｄａｔａ−ＶＲＥＦ）が印加され続け、上記発光電流が流れることにより有機ＥＬ素子１５Ａは発光を持続する。
【０１２６】
一方、時刻ｔ１４〜時刻ｔ１５の期間において、スイッチトランジスタ１９Ｂ及び駆動トランジスタ１４Ｂは継続して導通状態となっており有機ＥＬ素子１５Ｂの発光動作を継続している。
【０１２７】
時刻ｔ１１〜時刻ｔ１５において、上述した発光画素３０Ａの属する奇数画素行における書き込み動作と同様の書き込み動作が、奇数行順次に実行され、時刻ｔ１５までに、奇数行における全ての発光画素の書き込み動作が完了する。
【０１２８】
次に、時刻ｔ１５以降において、走査線駆動回路４及び信号線駆動回路５は、発光画素３０Ｂの属する画素行における書き込み動作及び発光動作を開始する。
【０１２９】
まず、時刻ｔ１５において、走査線駆動回路４は、制御線１８Ｂの電圧をＶＨからＶＬに変化させ、スイッチトランジスタ１９Ｂを非導通状態とする。これにより、駆動トランジスタ１４Ｂのソース電極とコンデンサ３３Ｂの他方の電極とは非導通となる。時刻ｔ１５において、制御線１８Ａの電圧がＶＨを継続していることから、発光画素３０Ｂではスイッチトランジスタ２３Ｂのみが導通状態となっている一方で、発光画素３０Ａではスイッチトランジスタ１９Ａ及び駆動トランジスタ１４Ａが導通状態となっており有機ＥＬ素子１５Ａは発光している。
【０１３０】
次に、時刻ｔ１６において、走査線駆動回路４は、走査線１７の電圧をＶＬからＶＨに変化させ、スイッチトランジスタ２３Ａ及び２３ＢのソースにＶＨを印加する。このとき、制御線１８Ａの電圧は既にＶＨとなっているので、スイッチトランジスタ２３Ｂは導通状態となる。これにより、スイッチトランジスタ３１Ｂ及び３２Ｂは導通状態となる。スイッチトランジスタ３１Ｂの導通により、コンデンサ３３Ｂの一方の電極には信号線３６よりデータ電圧Ｖｄａｔａが印加され、スイッチトランジスタ３２Ｂの導通により、コンデンサ３３Ｂの他方の電極には参照電源線２０の参照電圧ＶＲＥＦが印加される。つまり、時刻ｔ１６では、発光画素３０Ｂに書き込むべきデータ電圧に対応した電圧をコンデンサ３３Ｂに保持させている。また、駆動トランジスタ１４Ｂのソースとコンデンサ３３Ｂの他方の電極とは非導通となっている。
【０１３１】
一方、時刻ｔ１６において、発光画素３０Ａでは、スイッチトランジスタ２３Ａ、３１Ａ及び３２Ａは非導通状態であり、書き込み動作を実行していない。また、時刻ｔ１５と同様に、スイッチトランジスタ１９Ａ及び駆動トランジスタ１４Ａが導通状態となっており有機ＥＬ素子１５Ａの発光動作を継続している。
【０１３２】
時刻ｔ１６〜時刻ｔ１７の期間、走査線１７の電圧はＶＨであるので、発光画素３０Ｂと同様に、発光画素３０Ｂを含む画素行に属する各発光画素に対してもデータ電圧Ｖｄａｔａが供給される。
【０１３３】
この期間において、コンデンサ３３Ｂの両電極には、それぞれ、正確な電圧ＶＲＥＦ及びＶｄａｔａが書き込まれる。
【０１３４】
次に、時刻ｔ１７において、走査線駆動回路４は、走査線１７の電圧をＶＨからＶＬに変化させ、スイッチトランジスタ３１Ｂ及び３２Ｂを非導通状態とする。これにより、発光画素３０Ｂが属する画素行への書き込み動作が完了する。時刻ｔ１７において、制御線１８Ａの電圧がＶＨを継続していることから、発光画素３０Ｂではスイッチトランジスタ２３Ｂのみが導通状態となっている一方で、発光画素３０Ａではスイッチトランジスタ１９Ａ及び駆動トランジスタ１４Ａが導通状態となっており有機ＥＬ素子１５Ａは発光している。
【０１３５】
次に、時刻ｔ１８において、走査線駆動回路４は、制御線１８Ｂの電圧をＶＬからＶＨに変化させ、スイッチトランジスタ１９Ｂを導通状態とする。時刻ｔ１８において、駆動トランジスタ１４Ｂのソースとコンデンサ３３Ｂの他方の電極とは導通する。また、時刻ｔ１７以降、コンデンサ３３Ｂの他方の電極は参照電源線２０と遮断され、一方の電極は信号線３６と遮断されている。よって、駆動トランジスタ１４Ｂのゲート電位はソース電位の変動と共に変化し、かつ、ゲート−ソース間には、コンデンサ３３Ｂの両端電圧である（Ｖｄａｔａ−ＶＲＥＦ）が印加されるので、この両端電圧に対応した発光電流が有機ＥＬ素子１５Ｂに流れる。
【０１３６】
一方、時刻ｔ１８において、発光画素３０Ａでは、制御線１８Ｂの電圧がＶＨに変化することから、スイッチトランジスタ２３Ａは導通状態となるが、走査線１７の電圧がＶＬであることからスイッチトランジスタ３１Ａ及び３２Ａは非導通状態であり、書き込み動作を実行していない。また、スイッチトランジスタ１９Ａ及び駆動トランジスタ１４Ａは継続して導通状態となっており有機ＥＬ素子１５Ａの発光動作を継続している。
【０１３７】
時刻ｔ１８以降において、駆動トランジスタ１４Ｂのゲート−ソース間には、コンデンサ３３Ｂの両端電圧である（Ｖｄａｔａ−ＶＲＥＦ）が印加され続け、上記発光電流が流れることにより有機ＥＬ素子１５Ｂは発光を持続する。
【０１３８】
時刻ｔ１４以降において、上述した発光画素３０Ｂの属する偶数画素行における書き込み動作と同様の書き込み動作が、偶数行順次に実行される。
【０１３９】
時刻ｔ１１〜時刻ｔ１４における奇数行の書き込み期間及び時刻ｔ１５以降における偶数行の書き込み期間を併せた期間は、表示装置の有する全ての発光画素の発光強度が更新される１フレーム期間に相当し、当該期間の動作が繰り返される。
【０１４０】
なお、上述した表示装置の駆動方法では、実施の形態１と同様に、発光画素３０Ａに書き込み動作を実行する場合、走査線１７のＶＬからＶＨへの電位変化及びＶＨからＶＬへの電位変化のタイミングと制御線１８ＡのＶＨからＶＬへの電圧変化及びＶＬからＶＨへの電位変化のタイミングとを同時に実行してもよい。また同様に、発光画素３０Ｂに書き込み動作を実行する場合、走査線１７のＶＬからＶＨへの電位変化及びＶＨからＶＬへの電位変化のタイミングと制御線１８ＢのＶＨからＶＬへの電圧変化及びＶＬからＶＨへの電位変化のタイミングとを同時に実行してもよい。
【０１４１】
以上のように、本発明の実施の形態２に係る表示装置及びその駆動方法によれば、発光画素の駆動トランジスタに流れる電流は、常に有機ＥＬ素子経由のみとなるので、参照電源線２０及び信号線３６には定常電流は流れない。よって、駆動トランジスタのゲート−ソース間に印加すべき電圧を保持する機能を有するコンデンサの両端電極に、正確な電位を記録することができ、映像信号を反映した高精度な画像表示をすることが可能となる。
【０１４２】
また、隣接する発光画素間で走査線を共通化させ奇数画素行を奇数行順次に書き込む期間と偶数画素行を偶数行順次に書き込む期間とを設けることにより、当該発光画素間で干渉することなく書き込み動作及び発光動作させることが可能となる。
【０１４３】
また、従来の表示装置では、１発光画素につき３本の制御配線が必要であったのに対して、本発明の実施の形態２に係る表示装置では、１発光画素につき２．５本の制御配線を配置すればよい。よって、画素行方向の制御配線の数を低減させることが可能となり、高精細化した場合においても省電力化を図ることが可能となる。
【０１４４】
以上、本発明に係る表示装置及びその駆動方法について実施に形態１及び２に基づき説明したが、本発明に係る表示装置及びその駆動方法は、上述した実施の形態１及び２に限定されるものではない。上記実施の形態１及び２に対して、本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本発明に係る表示装置を内蔵した各種機器も本発明に含まれる。
【０１４５】
なお、以上述べた実施の形態では、スイッチトランジスタのゲートの電圧レベルがＨＩＧＨの場合にオン状態になるｎ型トランジスタとして記述しているが、これらをｐ型トランジスタで形成し、走査線の極性を反転させた表示装置でも、上述した各実施の形態と同様の効果を奏する。
【０１４６】
また、本発明に係る実施の形態１及び２では、スイッチトランジスタは、ゲート、ソース及びドレインを有するＦＥＴであることを前提として説明してきたが、これらのトランジスタには、ベース、コレクタ及びエミッタを有するバイポーラトランジスタが適用されてもよい。この場合にも、本発明の目的が達成され同様の効果を奏する。
【０１４７】
また、本発明に係る実施の形態１及び２では、発光素子として有機ＥＬ素子を用いているが、当該発光素子は電流駆動型の発光素子であればよく、例えば、無機ＥＬ素子であってもよい。この場合にも、本発明の目的が達成され同様の効果を奏する。
【０１４８】
また、例えば、本発明に係る表示装置は、図８に記載されたような薄型フラットＴＶに内蔵される。本発明に係る表示装置が内蔵されることにより、映像信号を反映した高精度な画像表示が可能な薄型フラットＴＶが実現される。
【０１４９】
また、本発明に係る実施の形態１及び２では、走査線を共用する隣接する発光画素行において、上段行が奇数画素行及び下段行が偶数画素行である場合を例示したが、隣接する発光画素行の組み合わせとして上段行が偶数画素行及び下段行が奇数画素行であってもよい。
【産業上の利用可能性】
【０１５０】
本発明の表示装置及びその駆動方法は、壁掛けテレビや大型のモニタ等に有用であり、また、高精細なタブレット型ＰＣなどのモニタとしても有用である。
【符号の説明】
【０１５１】
１ 表示装置
２ 制御回路
３ メモリ
４、５０４ 走査線駆動回路
５、５０５ 信号線駆動回路
６ 表示部
１０Ａ、１０Ｂ、３０Ａ、３０Ｂ、５１０ 発光画素
１１Ａ、１１Ｂ、１２Ａ、１２Ｂ、１９Ａ、１９Ｂ、２３Ａ、２３Ｂ、３１Ａ、３１Ｂ、３２Ａ、３２Ｂ、５１１、５１２、５１９ スイッチトランジスタ
１３Ａ、１３Ｂ、３３Ａ、３３Ｂ、５１３ コンデンサ
１４Ａ、１４Ｂ、５１４ 駆動トランジスタ
１５Ａ、１５Ｂ、５１５ 有機ＥＬ素子
１６、３６、５１６ 信号線
１７、５１７、５１８ 走査線
１８Ａ、１８Ｂ 制御線
２０、５２０ 参照電源線
２１、５２１ 正電源線
２２、５２２ 負電源線
５００ 有機ＥＬ表示装置
【技術分野】
【０００１】
本発明は、表示装置およびその駆動方法に関し、特に画素の電流駆動型の発光素子を用いた画像表示装置およびその制御方法に関する。
【背景技術】
【０００２】
電流駆動型の発光素子を用いた画像表示装置として、有機エレクトロルミネッセンス（ＥＬ）素子を用いた画像表示装置が知られている。この自発光する有機ＥＬ素子を用いた有機ＥＬ表示装置は、液晶表示装置に必要なバックライトが不要で装置の薄型化に最適である。また、視野角にも制限がないため、次世代の表示装置として実用化が期待されている。
【０００３】
また、有機ＥＬ表示装置に用いられる有機ＥＬ素子は、各発光素子の輝度がそこに流れる電流値により制御される点で、液晶セルがそこに印加される電圧により制御されるのとは異なる。
【０００４】
有機ＥＬ表示装置では、通常、画素を構成する有機ＥＬ素子がマトリクス上に配置される。複数の行電極（走査線）と複数の列電極（データ線）との交点に有機ＥＬ素子を設け、選択した行電極と複数の列電極との間にデータ信号に相当する電圧を印加するようにして有機ＥＬを駆動するものをパッシブマトリクス型の有機ＥＬディスプレイと呼ぶ。
【０００５】
一方、複数の走査線と複数のデータ線との交点にスイッチング薄膜トランジスタ（ＴＦＴ:Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）を設け、このスイッチングＴＦＴに駆動素子のゲートを接続し、選択した走査線を通じてこのスイッチングＴＦＴをオンさせて信号線からデータ信号を駆動素子に入力する。この駆動素子によって有機ＥＬ素子を駆動するものをアクティブマトリクス型の有機ＥＬ表示装置と呼ぶ。
【０００６】
アクティブマトリクス型の有機ＥＬ表示装置は、各行電極（走査線）を選択している期間のみ、それに接続された有機ＥＬ素子が発光するパッシブマトリクス型の有機ＥＬ表示装置とは異なり、次の走査（選択）まで有機ＥＬ素子を発光させることが可能であるため、走査線数が増大してもディスプレイの輝度減少を招くようなことはない。従って、アクティブマトリクス型の有機ＥＬ表示装置は、低電圧で駆動でき、低消費電力化が可能となる。
【０００７】
特許文献１には、アクティブマトリクス型の有機ＥＬ表示装置における画素部の回路構成が開示されている。
【０００８】
図９は、特許文献１に記載された従来の有機ＥＬ表示装置における画素部の回路構成図である。同図における有機ＥＬ表示装置５００が有する複数の発光画素５１０のそれぞれは、スイッチトランジスタ５１１、５１２及び５１９と、コンデンサ５１３と、駆動トランジスタ５１４と、有機ＥＬ素子５１５と、信号線５１６と、走査線５１７及び５１８と、参照電源線５２０と、正電源線５２１と、負電源線５２２とを備える。また、周辺回路は、走査線駆動回路５０４と、信号線駆動回路５０５とを備える。
【０００９】
発光画素５１０の画素回路において、走査線５１７がＨＩＧＨレベルの電位となるとスイッチトランジスタ５１１及び５１２が導通状態となる。この状態で信号線５１６にデータ電圧を与えると駆動トランジスタ５１４がオン状態となりゲート電位に応じたドレイン電流が流れる。このドレイン電流により有機ＥＬ素子５１５が発光動作すると同時に、駆動トランジスタ５１４のゲート電位とソース電位との電位差がコンデンサ５１３に保持される。上記電位差に応じた上記ドレイン電流により有機ＥＬ素子５１５を継続発光させるため、走査線５１８でスイッチトランジスタ５１９を導通状態とし、スイッチトランジスタ５１１及び５１２を非導通状態とする。上記ドレイン電流である発光電流を供給する駆動トランジスタ５１４のゲート−ソース間電圧をコンデンサ５１３に保持させることにより、発光電流による駆動トランジスタ５１４のソース電位変化に追従して駆動トランジスタ５１４のゲート−ソース間電圧が一定に保持されることにより安定的な発光動作が可能となる。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特許第４７１９８２１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかしながら、特許文献１に記載された従来の有機ＥＬ表示装置５００では、１つの発光画素５１０を制御するのに、行方向に２ライン（走査線５１７及び５１８）及び列方向に１ライン（信号線５１６）の計３ラインの制御配線を必要とする。画像の高精細化が進む中で、１発光画素を制御するのに３本の制御配線が必要であり、特に、行方向に２本ずつ必要となると、表示パネル内での配線幅が狭くなり、配線抵抗及び配線面積が増加する。これにより、画素回路に不要な容量が増え、消費電力の増加が懸念される。
【００１２】
また、表示パネルの構造によっては、配線面積の増加により、発光の取り出し率が減少して、パネルそのものの発光効率の低下を引き起こしてしまう。
【００１３】
上記課題に鑑み、本発明は、行方向の制御配線の数を低減し、高精細化した場合においても消費電力の増加を抑制できる表示装置及びその駆動方法を提供することを目的とする。
【課題を解決するための手段】
【００１４】
上記課題を解決するために、本発明の一態様に係る表示装置は、行列状に配置された複数の画素と、２画素行ごとに配置された走査線と、画素行ごとに配置された制御線と、画素列ごとに配置された信号線とを備え、前記複数の画素のうち、一の前記走査線と一の前記信号線との交点に対応する２画素のうちの第１の画素は、第１発光素子と、前記信号線のデータ電圧に対応した電圧を保持する第１コンデンサと、前記第１コンデンサに保持された電圧がゲート電極とソース電極またはドレイン電極との間に印加されることにより、当該電圧に応じたドレイン電流を前記第１発光素子に流して前記第１発光素子を発光させる第１駆動素子と、前記信号線と前記第１コンデンサとの導通及び非導通を切り換える第１スイッチ素子と、前記第１駆動素子のソース電極またはドレイン電極と前記第１コンデンサとの導通及び非導通を切り換える第２スイッチ素子と、前記第１スイッチ素子のゲート電極と前記走査線との導通及び非導通を切り換える第３スイッチ素子とを備え、前記複数の画素のうち、前記交点に対応する２画素のうちの、前記第１の画素の属する画素行と異なる画素行に配置された第２の画素は、第２発光素子と、前記信号線のデータ電圧に対応した電圧を保持する第２コンデンサと、前記第２コンデンサに保持された電圧がゲート電極とソース電極またはドレイン電極との間に印加されることにより、当該電圧に応じたドレイン電流を前記第２発光素子に流して前記第２発光素子を発光させる第２駆動素子と、前記信号線と前記第２コンデンサとの導通及び非導通を切り換える第４スイッチ素子と、前記第２駆動素子のソース電極またはドレイン電極と前記第２コンデンサとの導通及び非導通を切り換える第５スイッチ素子と、前記第４スイッチ素子のゲート電極と前記走査線との導通及び非導通を切り換える第６スイッチ素子とを備え、前記第２スイッチ素子のゲート電極と前記第６スイッチ素子のゲート電極とは、前記画素行ごとに配置された制御線のうち、前記第１の画素及び前記第２の画素の一方が属する画素行に配置された第１の制御線に接続され、前記第３スイッチ素子のゲート電極と前記第５スイッチ素子のゲート電極とは、前記画素行ごとに配置された制御線のうち、前記第１の画素及び前記第２の画素の他方が属する画素行に配置された第２の制御線に接続されていることを特徴とする。
【００１５】
従来の表示装置では、駆動素子のゲート電極−ソース電極間に印加すべき電圧を保持する機能を有するコンデンサに正確な電圧を記録させるため、１画素につき２本の走査線及び１本の信号線、つまり独立した３本の制御配線が必要であった。
【００１６】
これに対して、本発明の上記構成によれば、隣接する２画素につき１本の走査線、２本の制御線及び１本の信号線が配置される。言い換えれば、本発明の表示装置では、１画素につき、０．５本の走査線及び１本の制御線及び１本の信号線、つまり独立した２．５本の制御配線を配置すればよい。よって、特に、画素行方向の制御配線の数を低減させることができ、配線損失を低減できる。よって、高精細化した場合においても省電力化を図ることが可能となる。
【００１７】
また、さらに、前記走査線、前記第１の制御線、前記第２の制御線及び前記信号線の電圧を制御する駆動部を備え、前記駆動部は、前記第３スイッチ素子及び前記第５スイッチ素子が導通状態であるように前記第２の制御線に、各スイッチ素子が導通状態となるゲート電圧である選択電圧を出力している状態で、前記第１の制御線に、各スイッチ素子が非導通状態となるゲート電圧である非選択電圧を出力することにより、前記第２スイッチ素子及び前記第６スイッチ素子を非導通状態とし、前記第３スイッチ素子が導通状態かつ前記第６スイッチ素子が非導通状態で、前記走査線に前記選択電圧を出力することにより、前記走査線の前記選択電圧が前記第３スイッチ素子を介して前記第１スイッチ素子のゲート電極に印加されて前記第１スイッチ素子を導通状態とし、前記第１スイッチ素子が導通状態で、前記信号線に前記データ電圧を出力することにより、前記第１コンデンサに前記データ電圧に対応した電圧を保持させ、前記第２スイッチ素子及び前記第６スイッチ素子が導通状態であるように前記第１の制御線に前記選択電圧を出力している状態で、前記第２の制御線に前記非選択電圧を出力することにより、前記第３スイッチ素子及び前記第５スイッチ素子を非導通状態とし、前記第６スイッチ素子が導通状態かつ前記第３スイッチ素子が非導通状態で、前記走査線に前記選択電圧を出力することにより、前記走査線の前記選択電圧を、前記第６スイッチ素子を介して前記第４スイッチ素子のゲート電極に印加して前記第４スイッチ素子を導通状態とし、前記第４スイッチ素子が導通状態で、前記信号線に前記データ電圧を出力することにより、前記第２コンデンサに前記データ電圧に対応した電圧を保持させてもよい。
【００１８】
これにより、隣接する画素間で走査線を共通化させ、奇数画素行を奇数行順次に書き込む期間と偶数画素行を偶数行順次に書き込む期間とを設けることにより、当該画素間で干渉することなく書き込み動作及び発光動作させることが可能となる。
【００１９】
また、さらに、前記複数の画素の全てに同一の参照電圧を供給する参照電源線を備え、前記第１の画素は、さらに、前記第１コンデンサの一方の電極と前記参照電源線との導通及び非導通を切り換える第７スイッチ素子を備え、前記第２の画素は、さらに、前記第２コンデンサの一方の電極と前記参照電源線との導通及び非導通を切り換える第８スイッチ素子を備え、前記第１コンデンサの一方の電極は、前記第１駆動素子のゲート電極に接続され、前記第２コンデンサの一方の電極は、前記第２駆動素子のゲート電極に接続され、前記第１スイッチ素子は、前記信号線と前記第１コンデンサの他方の電極との導通及び非導通を切り換え、前記第４スイッチ素子は、前記信号線と前記第２コンデンサの他方の電極との導通及び非導通を切り換え、前記第２スイッチ素子は、前記第１駆動素子のソース電極またはドレイン電極と前記第１コンデンサの他方の電極との導通及び非導通を切り換え、前記第５スイッチ素子は、前記第２駆動素子のソース電極またはドレイン電極と前記第２コンデンサの他方の電極との導通及び非導通を切り換え、前記第３スイッチ素子は、前記第１スイッチ素子のゲート電極及び前記第７スイッチ素子のゲート電極と前記走査線との導通及び非導通を切り換え、前記第６スイッチ素子は、前記第４スイッチ素子のゲート電極及び前記第８スイッチ素子のゲート電極と前記走査線との導通及び非導通を切り換えてもよい。
【００２０】
また、さらに、前記複数の画素の全てに同一の参照電圧を供給する参照電源線を備え、前記第１スイッチ素子は、前記信号線と前記第１コンデンサの一方の電極との導通及び非導通を切り換え、前記第４スイッチ素子は、前記信号線と前記第２コンデンサの一方の電極との導通及び非導通を切り換え、前記第１の画素は、さらに、前記第１コンデンサの他方の電極と前記参照電源線との導通及び非導通を切り換える第７スイッチ素子を備え、前記第２の画素は、さらに、前記第２コンデンサの他方の電極と前記参照電源線との導通及び非導通を切り換える第８スイッチ素子を備え、前記第１コンデンサの一方の電極は、前記第１駆動素子のゲート電極に接続され、前記第２コンデンサの一方の電極は、前記第２駆動素子のゲート電極に接続され、前記第２スイッチ素子は、前記第１駆動素子のソース電極またはドレイン電極と前記第１コンデンサの他方の電極との導通及び非導通を切り換え、前記第５スイッチ素子は、前記第２駆動素子のソース電極またはドレイン電極と前記第２コンデンサの他方の電極との導通及び非導通を切り換え、前記第３スイッチ素子は、前記第１スイッチ素子のゲート電極及び前記第７スイッチ素子のゲート電極と前記走査線との導通及び非導通を切り換え、前記第６スイッチ素子は、前記第４スイッチ素子のゲート電極及び前記第８スイッチ素子のゲート電極と前記走査線との導通及び非導通を切り換えてもよい。
【００２１】
これらにより、駆動素子に流れる電流は、常に発光素子経由のみとなるので、参照電源線及び信号線には定常電流は流れない。よって、駆動素子のゲート電極−ソース電極間に印加すべき電圧を保持する機能を有するコンデンサの両端電極に、正確な電位を記録することができ、映像信号を反映した高精度な画像表示をすることが可能となる。
【００２２】
また、前記第１発光素子及び前記第２発光素子は、有機ＥＬ発光素子であってもよい。
【００２３】
また、前記第１発光素子及び前記第２発光素子は、無機ＥＬ発光素子であってもよい。
【００２４】
また、本発明は、このような特徴的な手段を備える表示装置として実現することができるだけでなく、表示装置に含まれる特徴的な手段をステップとする表示装置の駆動方法として実現することができる。
【発明の効果】
【００２５】
本発明の表示装置及びその駆動方法によれば、隣接する発光画素間で走査線を共通化させ、当該発光画素間で干渉することなく動作させることが可能となる。よって、行方向の制御配線の数を低減させることが可能となり、高精細化した場合においても省電力化を図ることが可能となる。
【図面の簡単な説明】
【００２６】
【図１】本発明の表示装置の電気的な構成を示すブロック図である。
【図２】本発明の実施の形態１に係る表示部の隣接する発光画素の回路構成及びその周辺回路との接続を示す図である。
【図３】本発明の実施の形態１に係る表示装置の駆動方法を説明する動作タイミングチャートである。
【図４Ａ】本発明の実施の形態１に係る表示装置の時刻ｔ０１及び時刻ｔ０３における動作を説明する状態遷移図である。
【図４Ｂ】本発明の実施の形態１に係る表示装置の時刻ｔ０２における動作を説明する状態遷移図である。
【図４Ｃ】本発明の実施の形態１に係る表示装置の時刻ｔ０４における動作を説明する状態遷移図である。
【図５】本発明の実施の形態２に係る表示部の隣接する発光画素の回路構成及びその周辺回路との接続を示す図である。
【図６】本発明の実施の形態２に係る表示装置の駆動方法を説明する動作タイミングチャートである。
【図７Ａ】本発明の実施の形態２に係る表示装置の時刻ｔ１１及び時刻ｔ１３における動作を説明する状態遷移図である。
【図７Ｂ】本発明の実施の形態２に係る表示装置の時刻ｔ１２における動作を説明する状態遷移図である。
【図７Ｃ】本発明の実施の形態２に係る表示装置の時刻ｔ１４における動作を説明する状態遷移図である。
【図８】本発明の表示装置を内蔵した薄型フラットＴＶの外観図である。
【図９】特許文献１に記載された従来の有機ＥＬ表示装置における画素部の回路構成図である。
【発明を実施するための形態】
【００２７】
以下、本発明の実施の形態について、図面を参照しながら説明する。なお、実施の形態１及び２を通じて、便宜上、トランジスタのゲート電極、ソース電極及びドレイン電極を、それぞれ、単に、ゲート、ソース及びドレインと記載し、有機ＥＬ素子のアノード電極及びカソード電極を、それぞれ、単に、アノード及びカソードと省略して記載する。
【００２８】
（実施の形態１）
図１は、本発明の表示装置の電気的な構成を示すブロック図である。同図における表示装置１は、制御回路２と、メモリ３と、走査線駆動回路４と、信号線駆動回路５と、表示部６とを備える。
【００２９】
また、図２は、本発明の実施の形態１に係る表示部の隣接する発光画素の回路構成及びその周辺回路との接続を示す図である。同図における発光画素１０Ａは、スイッチトランジスタ１１Ａ、１２Ａ、１９Ａ及び２３Ａと、コンデンサ１３Ａと、駆動トランジスタ１４Ａと、有機ＥＬ素子１５Ａとを備える第１の画素である。また、発光画素１０Ｂは、発光画素１０Ａに隣接し、発光画素１０Ａと同一画素列であって発光画素１０Ａと異なる画素行に配置され、スイッチトランジスタ１１Ｂ、１２Ｂ、１９Ｂ及び２３Ｂと、コンデンサ１３Ｂと、駆動トランジスタ１４Ｂと、有機ＥＬ素子１５Ｂとを備える第２の画素である。また、発光画素１０Ａ及び１０Ｂの属する画素列には信号線１６が配置されている。また、発光画素１０Ａの属する画素行には制御線１８Ａが配置され、発光画素１０Ｂの属する画素行には制御線１８Ｂが配置されている。また、発光画素１０Ａの属する画素行及び発光画素１０Ｂの属する画素行に共通して、走査線１７が配置されている。さらに、各発光画素には、参照電源線２０と、正電源線２１と、負電源線２２とが配置されている。また、表示部６の周辺回路は、走査線駆動回路４と、信号線駆動回路５とを備える。
【００３０】
発光画素１０Ａ及び１０Ｂは、行列状に配置された複数の画素のうち、一の走査線１７と一の信号線１６との交点に対応する２画素である。
【００３１】
図１及び図２に記載された構成要素について、以下、その接続関係および機能を説明する。
【００３２】
制御回路２は、走査線駆動回路４、信号線駆動回路５、及びメモリ３の制御を行う機能を有する。メモリ３には、各発光画素の補正データなどが記憶されており、制御回路２は、メモリ３に書き込まれた補正データを読み出し、外部から入力された映像信号を、その補正データに基づいて補正して、信号線駆動回路５へと出力する。
【００３３】
走査線駆動回路４は、走査線１７ならびに制御線１８Ａ及び１８Ｂに接続されている。走査線駆動回路４は、走査線１７に対して、スイッチトランジスタ１１Ａ、１１Ｂ、１２Ａ及び１２Ｂのゲート信号となり得る走査信号を出力する。また、走査線駆動回路４は、制御線１８Ａに対して、スイッチトランジスタ１９Ａ及び２３Ｂの導通及び非導通を同時制御する制御信号を出力する。また、走査線駆動回路４は、制御線１８Ｂに対して、スイッチトランジスタ１９Ｂ及び２３Ａの導通及び非導通を同時制御する制御信号を出力する。
【００３４】
信号線駆動回路５は、信号線１６に接続されており、映像信号に基づいたデータ信号を発光画素１０Ａ及び１０Ｂへ出力する。
【００３５】
表示部６は、行列状に配置された複数の画素を備え、外部から表示装置１へ入力された映像信号に基づいて画像を表示する。
【００３６】
スイッチトランジスタ１２Ａ及び１２Ｂは、ゲートが、それぞれ、スイッチトランジスタ２３Ａ及び２３Ｂのソース及びドレインの一方に接続され、ソース及びドレインの一方が、それぞれ、コンデンサ１３Ａ及び１３Ｂの他方の電極に接続され、ソース及びドレインの他方が、信号線１６に接続されている。スイッチトランジスタ１２Ａ及び１２Ｂは、それぞれ、信号線１６とコンデンサ１３Ａ及び１３Ｂの他方の電極との導通及び非導通を切り換える機能を有する第１及び第４スイッチ素子である。
【００３７】
スイッチトランジスタ１１Ａ及び１１Ｂは、ゲートが、それぞれ、スイッチトランジスタ２３Ａ及び２３Ｂのソース及びドレインの一方に接続され、ソース及びドレインの一方が参照電源線２０に接続され、ソース及びドレインの他方が、それぞれ、コンデンサ１３Ａ及び１３Ｂの一方の電極に接続されている。スイッチトランジスタ１１Ａ及び１１Ｂは、それぞれ、参照電源線２０とコンデンサ１３Ａ及び１３Ｂの一方の電極との導通及び非導通を切り換える機能を有する第７及び第８スイッチ素子である。スイッチトランジスタ１１Ａ、１１Ｂ、１２Ａ及び１２Ｂは、例えば、ｎ型の薄膜トランジスタ（ｎ型ＴＦＴ）で構成される。
【００３８】
コンデンサ１３Ａ及び１３Ｂは、それぞれ、一方の電極が駆動トランジスタ１４Ａ及び１４Ｂのゲートに接続され、他方の電極がスイッチトランジスタ１９Ａ及び１９Ｂを介して駆動トランジスタ１４Ａ及び１４Ｂのソースに接続される第１及び第２コンデンサである。コンデンサ１３Ａは、信号線１６から供給されるデータ信号に対応した電圧を保持し、スイッチトランジスタ１１Ａ及び１２Ａが非導通状態となった後に、駆動トランジスタ１４Ａのゲート−ソース間電圧Ｖｇｓを安定的に保持し、駆動トランジスタ１４Ａから有機ＥＬ素子１５Ａへ供給する電流を安定化する機能を有する。また、コンデンサ１３Ｂは、信号線１６から供給されるデータ信号に対応した電圧を保持し、スイッチトランジスタ１１Ｂ及び１２Ｂが非導通状態となった後に、駆動トランジスタ１４ＢのＶｇｓを安定的に保持し、駆動トランジスタ１４Ｂから有機ＥＬ素子１５Ｂへ供給する電流を安定化する機能を有する。
【００３９】
駆動トランジスタ１４Ａ及び１４Ｂは、それぞれ、ドレインが正電源線２１に接続され、ソースが有機ＥＬ素子１５Ａ及び１５Ｂのアノードに接続された第１及び第２駆動素子である。駆動トランジスタ１４Ａ及び１４Ｂは、データ信号であるデータ電圧に対応したゲート−ソース間電圧Ｖｇｓを、当該データ電圧に対応したドレイン電流に変換する。そして、このドレイン電流を発光電流として有機ＥＬ素子１５Ａ及び１５Ｂに供給する。駆動トランジスタ１４Ａ及び１４Ｂは、例えば、ｎ型の薄膜トランジスタ（ｎ型ＴＦＴ）で構成される。
【００４０】
有機ＥＬ素子１５Ａ及び１５Ｂは、それぞれ、カソードが負電源線２２に接続された第１発光素子及び第２発光素子であり、駆動トランジスタ１４Ａ及び１４Ｂにより上記発光電流が流れて発光する。
【００４１】
スイッチトランジスタ１９Ａ及び１９Ｂは、それぞれ、ゲートが制御線１８Ａ及び１８Ｂに接続され、ソース及びドレインの一方がコンデンサ１３Ａ及び１３Ｂの他方の電極に接続され、ソース及びドレインの他方が駆動トランジスタ１４Ａ及び１４Ｂのソースに接続されている。スイッチトランジスタ１９Ａが導通状態となることにより、コンデンサ１３Ａに保持された電圧が駆動トランジスタ１４Ａのゲート−ソース間に印加される。また、スイッチトランジスタ１９Ｂが導通状態となることにより、コンデンサ１３Ｂに保持された電圧が駆動トランジスタ１４Ｂのゲート−ソース間に印加される。スイッチトランジスタ１９Ａ及び１９Ｂは、それぞれ、駆動トランジスタ１４Ａ及び１４Ｂのソースとコンデンサ１３Ａ及び１３Ｂとの導通及び非導通を切り換える第２及び第５スイッチ素子である。スイッチトランジスタ１９Ａ及び１９Ｂは、例えば、ｎ型の薄膜トランジスタ（ｎ型ＴＦＴ）で構成される。
【００４２】
スイッチトランジスタ２３Ａは、ゲートが制御線１８Ｂに接続され、ソース及びドレインの一方がスイッチトランジスタ１１Ａ及び１２Ａのゲートに接続され、ソース及びドレインの他方が走査線１７に接続されている。また、スイッチトランジスタ２３Ｂは、ゲートが制御線１８Ａに接続され、ソース及びドレインの一方がスイッチトランジスタ１１Ｂ及び１２Ｂのゲートに接続され、ソース及びドレインの他方が走査線１７に接続されている。スイッチトランジスタ２３Ａが導通状態であり、かつ、ソース及びドレインの他方に、スイッチトランジスタを導通状態とするためのゲート電圧である選択電圧が印加されている場合、スイッチトランジスタ１１Ａ及び１２Ａが導通状態となり、コンデンサ１３Ａの一方の電極には参照電源線２０の参照電圧ＶＲＥＦが印加され、コンデンサ１３Ａの他方の電極には信号線１６のデータ電圧Ｖｄａｔａが印加される。また、スイッチトランジスタ２３Ｂが導通状態であり、かつ、ソース及びドレインの他方に上記選択電圧が印加されている場合、スイッチトランジスタ１１Ｂ及び１２Ｂが導通状態となり、コンデンサ１３Ｂの一方の電極には参照電源線２０の参照電圧ＶＲＥＦが印加され、コンデンサ１３Ｂの他方の電極には信号線１６のデータ電圧Ｖｄａｔａが印加される。つまり、スイッチトランジスタ２３Ａ及び２３Ｂは、それぞれ、スイッチトランジスタ１２Ａ及び１２Ｂのゲートと走査線１７との導通及び非導通を切り換える第３及び第６スイッチ素子である。スイッチトランジスタ２３Ａ及び２３Ｂは、例えば、ｎ型の薄膜トランジスタ（ｎ型ＴＦＴ）で構成される。
【００４３】
信号線１６は、信号線駆動回路５に接続され、発光画素１０Ａ及び１０Ｂを含む画素列に属する各発光画素へ接続され、発光強度を決定するデータ電圧を供給する機能を有する。
【００４４】
また、表示装置１は、画素列ごとに配置された画素列数分の信号線１６を備える。
【００４５】
走査線１７は、走査線駆動回路４に接続され、発光画素１０Ａを含む画素行及び発光画素１０Ｂを含む画素行に属する各発光画素に共通して接続されている。つまり、走査線１７は、２画素行ごとに配置され、表示装置１は、画素行数の半数の走査線１７を備える。これにより、走査線１７は、隣接する発光画素１０Ａ及び１０Ｂへ上記データ電圧を書き込むタイミングを供給する機能、及び駆動トランジスタ１４Ａ及び１４Ｂのゲートに参照電圧ＶＲＥＦを印加するタイミングを供給する機能を有する。
【００４６】
なお、走査線１７が、隣接する画素行で共用されることで、データ電圧を書き込むタイミングを供給する走査線の本数を削減できるので、回路構成を簡素化できる。
【００４７】
制御線１８Ａは、走査線駆動回路４に接続され、スイッチトランジスタ１９Ａのゲート及びスイッチトランジスタ２３Ｂのゲートに接続された第１の制御線である。これにより、制御線１８Ａは、発光画素１０Ａに対し、コンデンサ１３Ａの他方の電極の電位を駆動トランジスタ１４Ａのソースに印加するタイミングを供給する機能、及び、発光画素１０Ｂに対し、走査線１７及び信号線１６と同期することによりコンデンサ１３Ｂへデータ電圧に対応した電圧を書き込む機能を有する。
【００４８】
制御線１８Ｂは、走査線駆動回路４に接続され、スイッチトランジスタ１９Ｂのゲート及びスイッチトランジスタ２３Ａのゲートに接続された第２の制御線である。これにより、制御線１８Ｂは、発光画素１０Ｂに対し、コンデンサ１３Ｂの他方の電極の電位を駆動トランジスタ１４Ｂのソースに印加するタイミングを供給する機能、及び、発光画素１０Ａに対し、走査線１７及び信号線１６と同期することによりコンデンサ１３Ａへデータ電圧に対応した電圧を書き込む機能を有する。
【００４９】
表示装置１は、画素行ごとに配置された画素行数分の制御線を備える。
【００５０】
なお、図１、図２には記載されていないが、参照電源線２０、正電源線２１及び負電源線２２は、それぞれ、他の発光画素にも接続されており電圧源に接続されている。
【００５１】
以下、上述した回路構成による回路動作を説明する。
【００５２】
まず、発光画素１０Ａへのデータ電圧の書き込み動作時には、制御線１８Ｂからのハイレベルの選択電圧ＶＨによるスイッチトランジスタ２３Ａの導通により、走査線１７からのハイレベルの選択電圧ＶＨがスイッチトランジスタ１１Ａ及び１２Ａのゲートに印加される。これにより、スイッチトランジスタ１１Ａ及び１２Ａが導通状態となり、当該導通期間内に、コンデンサ１３Ａの他方の電極に対して信号線１６からデータ電圧Ｖｄａｔａが印加され、コンデンサ１３Ａの一方の電極に対して参照電源線２０から参照電圧ＶＲＥＦが印加される。これにより、コンデンサ１３Ａには、データ電圧Ｖｄａｔａに対応した書き込み電圧が保持される。このとき、走査線１７の選択電圧ＶＨは、同時に発光画素１０Ｂのスイッチトランジスタ２３Ｂのソースにも印加されるが、制御線１８Ａからのローレベルの非選択電圧ＶＬにより、スイッチトランジスタ２３Ｂは非導通状態となっているため、発光画素１０Ｂへの書き込み動作は実行されない。ここで、上記選択電圧ＶＨとは、各スイッチングトランジスタを導通状態とするためのゲート電極に印加される電圧であり、上記非選択電圧ＶＬとは、各スイッチングトランジスタを非導通状態とするためのゲート電極に印加される電圧である。
【００５３】
上述した発光画素１０Ａへのデータ電圧の書き込み動作時において、発光画素１０Ｂでは、制御線１８Ｂからのハイレベルの選択電圧ＶＨによるスイッチトランジスタ１９Ｂの導通状態により、コンデンサ１３Ｂに保持されている書き込み電圧が駆動トランジスタ１４Ｂのゲート−ソース間に継続印加されており、当該書き込み電圧に対応した発光電流が有機ＥＬ素子１５Ｂに流れている。
【００５４】
一方、発光画素１０Ｂへのデータ電圧の書き込み動作時には、制御線１８Ａからのハイレベルの選択電圧ＶＨによるスイッチトランジスタ２３Ｂの導通により、走査線１７からのハイレベルの選択電圧ＶＨがスイッチトランジスタ１１Ｂ及び１２Ｂのゲートに印加される。これにより、スイッチトランジスタ１１Ｂ及び１２Ｂが導通状態となり、当該導通期間内に、コンデンサ１３Ｂの他方の電極に対して信号線１６からデータ電圧Ｖｄａｔａが印加され、コンデンサ１３Ｂの一方の電極に対して参照電源線２０から参照電圧ＶＲＥＦが印加される。これにより、コンデンサ１３Ｂには、データ電圧Ｖｄａｔａに対応した書き込み電圧が保持される。このとき、走査線１７の選択電圧ＶＨは、同時に発光画素１０Ａのスイッチトランジスタ２３Ａのソースにも印加されるが、制御線１８Ｂからのローレベルの非選択電圧ＶＬにより、スイッチトランジスタ２３Ａは非導通状態となっているため、発光画素１０Ａへの書き込み動作は実行されない。
【００５５】
上述した発光画素１０Ｂへの書き込み動作時において、発光画素１０Ａでは、制御線１８Ａからの選択電圧ＶＨによるスイッチトランジスタ１９Ａの導通状態により、コンデンサ１３Ａに保持されている書き込み電圧が駆動トランジスタ１４Ａのゲート−ソース間に継続印加されており、当該書き込み電圧に対応した発光電流が有機ＥＬ素子１５Ａに流れている。
【００５６】
以上のように、共通の走査線１７が配置された、隣接する画素行では、走査線１７、制御線１８Ａ及び１８Ｂ、ならびに信号線１６が所定のタイミングで制御されることにより、書き込み動作と書き込み電圧に対応した発光動作とが排他的に実行される。
【００５７】
次に、本実施の形態に係る表示装置１の走査線駆動回路４及び信号線駆動回路５が実行する駆動方法について図３〜図４Ｃを用いて説明する。
【００５８】
図３は、本発明の実施の形態１に係る表示装置の駆動方法を説明する動作タイミングチャートである。同図において、横軸は時間を表している。また縦方向には、上から順に、信号線１６、走査線１７、制御線１８Ａ、及び制御線１８Ｂに発生する電圧の波形図が示されている。
【００５９】
まず、時刻ｔ０１において、走査線駆動回路４は、制御線１８Ａの電圧をＶＨからＶＬに変化させ、スイッチトランジスタ１９Ａを非導通状態とする。これにより、駆動トランジスタ１４Ａのソースとコンデンサ１３Ａの他方の電極とは非導通となる。なお、本実施の形態において、例えば、制御線１８ＡのＶＨは＋２０Ｖ、ＶＬは−１０Ｖに設定されている。
【００６０】
図４Ａは、本発明の実施の形態１に係る表示装置の時刻ｔ０１及び時刻ｔ０３における動作を説明する状態遷移図である。同図に記載されているように、時刻ｔ０１において、制御線１８Ｂの電圧がＶＨを継続していることから、発光画素１０Ａではスイッチトランジスタ２３Ａのみが導通状態となっている一方で、発光画素１０Ｂではスイッチトランジスタ１９Ｂ及び駆動トランジスタ１４Ｂが導通状態となっており有機ＥＬ素子１５Ｂは発光している。
【００６１】
次に、時刻ｔ０２において、走査線駆動回路４は、走査線１７の電圧をＶＬからＶＨに変化させ、スイッチトランジスタ２３Ａ及び２３ＢのソースにＶＨを印加する。このとき、スイッチトランジスタ２３Ａのゲート線である制御線１８Ｂの電圧は既にＶＨとなっているので、スイッチトランジスタ２３Ａは導通状態となる。これにより、スイッチトランジスタ２３ＡのソースのＶＨがドレインを介してスイッチトランジスタ１１Ａ及び１２Ａのゲートに印加されるので、スイッチトランジスタ１１Ａ及び１２Ａは導通状態となる。
【００６２】
図４Ｂは、本発明の実施の形態１に係る表示装置の時刻ｔ０２における動作を説明する状態遷移図である。同図に記載されているように、スイッチトランジスタ１１Ａの導通により、コンデンサ１３Ａの一方の電極には参照電源線２０の参照電圧ＶＲＥＦが印加され、スイッチトランジスタ１２Ａの導通により、コンデンサ１３Ａの他方の電極には信号線１６よりデータ電圧Ｖｄａｔａが印加される。つまり、時刻ｔ０２では、発光画素１０Ａに書き込むべきデータ電圧に対応した電圧をコンデンサ１３Ａに保持させている。また、駆動トランジスタ１４Ａのソースとコンデンサ１３Ａの他方の電極とは非導通となっている。ここで、駆動トランジスタ１４Ａのゲート電極に印加される参照電圧ＶＲＥＦは、駆動トランジスタ１４Ａがオフ状態となる電位に設定されていることが好ましい。これにより、駆動トランジスタ１４Ａのドレイン電流は流れないので、有機ＥＬ素子１５Ａは発光しない。なお、参照電圧ＶＲＥＦが駆動トランジスタ１４Ａのゲートに印加されることにより有機ＥＬ素子１５Ａが発光する場合であっても、ゲートの電圧に応じて有機ＥＬ素子１５Ａが発光する期間である時刻ｔ０２から時刻ｔ０４は、時刻ｔ０４以降における、駆動トランジスタ１４Ａのゲート−ソース間電圧に応じた発光期間に比べて非常に短いため、時刻ｔ０２から時刻ｔ０４における発光動作は表示品質には影響しない。
【００６３】
なお、本実施の形態において、例えば、走査線１７のＶＨは＋２０Ｖ、ＶＬは−１０Ｖに設定されている。また、例えば、ＶＲＥＦは０Ｖに、Ｖｄａｔａは−５Ｖ〜０Ｖに設定されている。
【００６４】
一方、時刻ｔ０２において、発光画素１０Ｂでは、スイッチトランジスタ２３Ｂのゲート線である制御線１８Ａの電圧がＶＬを維持していることから、スイッチトランジスタ２３Ｂ、１１Ｂ及び１２Ｂは非導通状態であり、書き込み動作を実行していない。また、時刻ｔ０１と同様に、スイッチトランジスタ１９Ｂ及び駆動トランジスタ１４Ｂが導通状態となっており有機ＥＬ素子１５Ｂの発光動作を継続している。
【００６５】
時刻ｔ０２〜時刻ｔ０３の期間、走査線１７の電圧はＶＨであるので、発光画素１０Ａと同様に、発光画素１０Ａを含む画素行に属する各発光画素に対してもデータ電圧Ｖｄａｔａが供給される。
【００６６】
この期間において、参照電源線２０には容量性負荷であるコンデンサ１３Ａのみが接続されているので、定常電流による参照電源線２０の電圧降下は発生しない。またスイッチトランジスタ１１Ａのドレイン−ソース間に発生する電位差は、コンデンサ１３Ａの充電が完了した際は０Ｖとなる。信号線１６とスイッチトランジスタ１２Ａについても同様である。よって、コンデンサ１３Ａの両電極には、それぞれ、正確な電圧ＶＲＥＦ及びＶｄａｔａが書き込まれる。
【００６７】
次に、時刻ｔ０３において、走査線駆動回路４は、走査線１７の電圧をＶＨからＶＬに変化させ、スイッチトランジスタ１１Ａ及び１２Ａを非導通状態とする。これにより、コンデンサ１３Ａの一方の電極と参照電源線２０とは非導通となり、かつ、コンデンサ１３Ａの他方の電極と信号線１６とは非導通となる。これにより、発光画素１０Ａが属する画素行への書き込み動作が完了する。図４Ａに記載されているように、時刻ｔ０３において、制御線１８Ｂの電圧がＶＨを継続していることから、発光画素１０Ａではスイッチトランジスタ２３Ａのみが導通状態となっている一方で、発光画素１０Ｂではスイッチトランジスタ１９Ｂ及び駆動トランジスタ１４Ｂが導通状態となっており有機ＥＬ素子１５Ｂは発光している。
【００６８】
次に、時刻ｔ０４において、走査線駆動回路４は、制御線１８Ａの電圧をＶＬからＶＨに変化させ、スイッチトランジスタ１９Ａを導通状態とする。
【００６９】
図４Ｃは、本発明の実施の形態１に係る表示装置の時刻ｔ０４における動作を説明する状態遷移図である。同図に記載されているように、時刻ｔ０４において、駆動トランジスタ１４Ａのソースとコンデンサ１３Ａの他方の電極とは導通する。また、時刻ｔ０３以降、コンデンサ１３Ａの一方の電極は参照電源線２０と遮断され、他方の電極は信号線１６と遮断されている。よって、駆動トランジスタ１４Ａのゲート電位はソース電位の変動と共に変化し、かつ、ゲート−ソース間には、コンデンサ１３Ａの両端電圧である（ＶＲＥＦ−Ｖｄａｔａ）が印加されるので、この両端電圧に対応した発光電流が有機ＥＬ素子１５Ａに流れる。なお、本実施の形態において、例えば、駆動トランジスタ１４Ａのソース電位はスイッチトランジスタ１９Ａの導通により、０Ｖから１０Ｖに変化する。また、正電源線２１の電圧ＶＤＤは＋２０Ｖ、負電源線２２の電圧ＶＥＥは０Ｖに設定されている。
【００７０】
一方、時刻ｔ０４において、発光画素１０Ｂでは、スイッチトランジスタ２３Ｂのゲート線である制御線１８Ａの電圧がＶＨに変化することから、スイッチトランジスタ２３Ｂは導通状態となるが、走査線１７の電圧がＶＬであることからスイッチトランジスタ１１Ｂ及び１２Ｂは非導通状態であり、書き込み動作を実行していない。また、スイッチトランジスタ１９Ｂ及び駆動トランジスタ１４Ｂは継続して導通状態となっており有機ＥＬ素子１５Ｂの発光動作を継続している。
【００７１】
時刻ｔ０４以降において、駆動トランジスタ１４Ａのゲート−ソース間には、コンデンサ１３Ａの両端電圧である（ＶＲＥＦ−Ｖｄａｔａ）が印加され続け、上記発光電流が流れることにより有機ＥＬ素子１５Ａは発光を持続する。
【００７２】
一方、時刻ｔ０４〜時刻ｔ０５の期間において、スイッチトランジスタ１９Ｂ及び駆動トランジスタ１４Ｂは継続して導通状態となっており有機ＥＬ素子１５Ｂの発光動作を継続している。
【００７３】
時刻ｔ０１〜時刻ｔ０５において、上述した発光画素１０Ａの属する奇数画素行における書き込み動作と同様の書き込み動作が、奇数行順次に実行され、時刻ｔ０５までに、奇数行における全ての発光画素の書き込み動作が完了する。
【００７４】
次に、時刻ｔ０５以降において、走査線駆動回路４及び信号線駆動回路５は、発光画素１０Ｂの属する画素行における書き込み動作及び発光動作を開始する。
【００７５】
まず、時刻ｔ０５において、走査線駆動回路４は、制御線１８Ｂの電圧をＶＨからＶＬに変化させ、スイッチトランジスタ１９Ｂを非導通状態とする。これにより、駆動トランジスタ１４Ｂのソース電極とコンデンサ１３Ｂの他方の電極とは非導通となる。なお、本実施の形態において、例えば、制御線１８ＢのＶＨは＋２０Ｖ、ＶＬは−１０Ｖに設定されている。時刻ｔ０５において、制御線１８Ａの電圧がＶＨを継続していることから、発光画素１０Ｂではスイッチトランジスタ２３Ｂのみが導通状態となっている一方で、発光画素１０Ａではスイッチトランジスタ１９Ａ及び駆動トランジスタ１４Ａが導通状態となっており有機ＥＬ素子１５Ａは発光している。
【００７６】
次に、時刻ｔ０６において、走査線駆動回路４は、走査線１７の電圧をＶＬからＶＨに変化させ、スイッチトランジスタ２３Ａ及び２３ＢのソースにＶＨを印加する。このとき、制御線１８Ａの電圧は既にＶＨとなっているので、スイッチトランジスタ２３Ｂは導通状態となる。これにより、スイッチトランジスタ１１Ｂ及び１２Ｂは導通状態となる。スイッチトランジスタ１１Ｂの導通により、コンデンサ１３Ｂの一方の電極には参照電源線２０の参照電圧ＶＲＥＦが印加され、スイッチトランジスタ１２Ｂの導通により、コンデンサ１３Ｂの他方の電極には信号線１６よりデータ電圧Ｖｄａｔａが印加される。つまり、時刻ｔ０６では、発光画素１０Ｂに書き込むべきデータ電圧に対応した電圧をコンデンサ１３Ｂに保持させている。また、駆動トランジスタ１４Ｂのソースとコンデンサ１３Ｂの他方の電極とは非導通となっている。
【００７７】
一方、時刻ｔ０６において、発光画素１０Ａでは、スイッチトランジスタ２３Ａ、１１Ａ及び１２Ａは非導通状態であり、書き込み動作を実行していない。また、時刻ｔ０５と同様に、スイッチトランジスタ１９Ａ及び駆動トランジスタ１４Ａが導通状態となっており有機ＥＬ素子１５Ａの発光動作を継続している。
【００７８】
時刻ｔ０６〜時刻ｔ０７の期間、走査線１７の電圧はＶＨであるので、発光画素１０Ｂと同様に、発光画素１０Ｂを含む画素行に属する各発光画素に対してもデータ電圧Ｖｄａｔａが供給される。
【００７９】
この期間において、コンデンサ１３Ｂの両電極には、それぞれ、正確な電圧ＶＲＥＦ及びＶｄａｔａが書き込まれる。
【００８０】
次に、時刻ｔ０７において、走査線駆動回路４は、走査線１７の電圧をＶＨからＶＬに変化させ、スイッチトランジスタ１１Ｂ及び１２Ｂを非導通状態とする。これにより、発光画素１０Ｂが属する画素行への書き込み動作が完了する。時刻ｔ０７において、制御線１８Ａの電圧がＶＨを継続していることから、発光画素１０Ｂではスイッチトランジスタ２３Ｂのみが導通状態となっている一方で、発光画素１０Ａではスイッチトランジスタ１９Ａ及び駆動トランジスタ１４Ａが導通状態となっており有機ＥＬ素子１５Ａは発光している。
【００８１】
次に、時刻ｔ０８において、走査線駆動回路４は、制御線１８Ｂの電圧をＶＬからＶＨに変化させ、スイッチトランジスタ１９Ｂを導通状態とする。時刻ｔ０８において、駆動トランジスタ１４Ｂのソースとコンデンサ１３Ｂの他方の電極とは導通する。また、時刻ｔ０７以降、コンデンサ１３Ｂの一方の電極は参照電源線２０と遮断され、他方の電極は信号線１６と遮断されている。よって、駆動トランジスタ１４Ｂのゲート電位はソース電位の変動と共に変化し、かつ、ゲート−ソース間には、コンデンサ１３Ｂの両端電圧である（ＶＲＥＦ−Ｖｄａｔａ）が印加されるので、この両端電圧に対応した発光電流が有機ＥＬ素子１５Ｂに流れる。
【００８２】
一方、時刻ｔ０８において、発光画素１０Ａでは、制御線１８Ｂの電圧がＶＨに変化することから、スイッチトランジスタ２３Ａは導通状態となるが、走査線１７の電圧がＶＬであることからスイッチトランジスタ１１Ａ及び１２Ａは非導通状態であり、書き込み動作を実行していない。また、スイッチトランジスタ１９Ａ及び駆動トランジスタ１４Ａは継続して導通状態となっており有機ＥＬ素子１５Ａの発光動作を継続している。
【００８３】
時刻ｔ０８以降において、駆動トランジスタ１４Ｂのゲート−ソース間には、コンデンサ１３Ｂの両端電圧である（ＶＲＥＦ−Ｖｄａｔａ）が印加され続け、上記発光電流が流れることにより有機ＥＬ素子１５Ｂは発光を持続する。
【００８４】
時刻ｔ０４以降において、上述した発光画素１０Ｂの属する偶数画素行における書き込み動作と同様の書き込み動作が、偶数行順次に実行される。
【００８５】
時刻ｔ０１〜時刻ｔ０４における奇数行の書き込み期間及び時刻ｔ０５以降における偶数行の書き込み期間を併せた期間は、表示装置１の有する全ての発光画素の発光強度が更新される１フレーム期間に相当し、当該期間の動作が繰り返される。
【００８６】
なお、上述した表示装置の駆動方法では、例えば、発光画素１０Ａに書き込み動作を実行する場合、時刻０１において制御線１８ＡをＶＬに変化させた状態で、時刻ｔ０２において走査線１７をＶＨに変化させている。つまり、図３に記載された動作タイミングでは、制御線１８Ａの時刻ｔ０１及び時刻ｔ０４における電圧変化タイミングならびに制御線１８Ｂの時刻ｔ０５及び時刻ｔ０８における電圧変化タイミングを、走査線１７の電圧変化タイミングと独立に制御している。これにより、１フレーム期間内における発光時間、つまりＤｕｔｙ制御を任意に調整することができる。
【００８７】
これに対し、発光画素１０Ａに書き込み動作を実行する場合、時刻０１及び時刻ｔ０４での制御線１８Ａの電圧変化と走査線１７の電圧変化とを同時に実行してもよい。つまり、走査線１７のＶＬからＶＨへの電位変化及びＶＨからＶＬへの電位変化のタイミングと制御線１８ＡのＶＨからＶＬへの電圧変化及びＶＬからＶＨへの電位変化のタイミングとを同時に実行してもよい。また同様に、発光画素１０Ｂに書き込み動作を実行する場合、走査線１７のＶＬからＶＨへの電位変化及びＶＨからＶＬへの電位変化のタイミングと制御線１８ＢのＶＨからＶＬへの電圧変化及びＶＬからＶＨへの電位変化のタイミングとを同時に実行してもよい。これにより、走査線１７と制御線１８Ａ及び１８Ｂが連動するので、走査線駆動回路４が簡素になるため回路規模を小さくすることができる。
【００８８】
以上のように、本発明の実施の形態１に係る表示装置及びその駆動方法によれば、発光画素の駆動トランジスタに流れる電流は、常に有機ＥＬ素子経由のみとなるので、参照電源線２０及び信号線１６には定常電流は流れない。よって、駆動トランジスタのゲート−ソース間に印加すべき電圧を保持する機能を有するコンデンサの両端電極に、正確な電位を記録することができ、映像信号を反映した高精度な画像表示をすることが可能となる。
【００８９】
また、隣接する発光画素間で走査線を共通化させ奇数画素行を奇数行順次に書き込む期間と偶数画素行を偶数行順次に書き込む期間とを設けることにより、当該発光画素間で干渉することなく書き込み動作及び発光動作させることが可能となる。
【００９０】
また、従来の表示装置では、１発光画素につき２本の走査線及び１本の信号線、つまり独立した３本の制御配線が必要であったのに対して、本発明の実施の形態１に係る表示装置１では、隣接する２発光画素につき１本の走査線、２本の制御線及び１本の信号線が必要となる。言い換えれば、本発明の実施の形態１に係る表示装置１では、１発光画素につき、０．５本の走査線及び１本の制御線及び１本の信号線、つまり独立した２．５本の制御配線を配置すればよい。よって、画素行方向の制御配線の数を低減させることが可能となり、高精細化した場合においても省電力化を図ることが可能となる。
【００９１】
（実施の形態２）
本実施の形態では、実施の形態１に係る発光画素１０Ａ及び１０Ｂと回路構成が異なる発光画素を有する表示装置及びその駆動方法について説明する。なお、図１に記載された表示装置の機能ブロック図は、本実施の形態にも適用される。
【００９２】
図５は、本発明の実施の形態２に係る表示部の隣接する発光画素の回路構成及びその周辺回路との接続を示す図である。同図における発光画素３０Ａは、スイッチトランジスタ３１Ａ、３２Ａ、１９Ａ及び２３Ａと、コンデンサ３３Ａと、駆動トランジスタ１４Ａと、有機ＥＬ素子１５Ａとを備える。また、発光画素３０Ｂは、発光画素３０Ａに隣接し、発光画素３０Ａと同一画素列に配置され、スイッチトランジスタ３１Ｂ、３２Ｂ、１９Ｂ及び２３Ｂと、コンデンサ３３Ｂと、駆動トランジスタ１４Ｂと、有機ＥＬ素子１５Ｂとを備える。また、発光画素３０Ａ及び３０Ｂの属する画素列には信号線３６が配置されている。また、発光画素３０Ａの属する画素行には制御線１８Ａが配置され、発光画素３０Ｂの属する画素行には制御線１８Ｂが配置されている。また、発光画素３０Ａの属する画素行及び発光画素３０Ｂの属する画素行に共通して、走査線１７が配置されている。さらに、各発光画素には、参照電源線２０と、正電源線２１と、負電源線２２とが配置されている。また、表示部６の周辺回路は、走査線駆動回路４と、信号線駆動回路５とを備える。本実施の形態に係る画素回路は、実施の形態１に係る画素回路と比較して、駆動トランジスタのゲートにデータ電圧が印加されること、及び、駆動トランジスタのゲート−ソース間電圧Ｖｇｓを保持するコンデンサへ電圧を印加するための構成が異なる。以下、実施の形態１と同じ点は説明を省略し、異なる点のみ説明する。
【００９３】
走査線駆動回路４は、走査線１７ならびに制御線１８Ａ及び１８Ｂに接続されている。走査線駆動回路４は、走査線１７に対して、スイッチトランジスタ３１Ａ、３１Ｂ、３２Ａ及び３２Ｂのゲート信号となり得る走査信号を出力する。
【００９４】
信号線駆動回路５は、信号線３６に接続されており、映像信号に基づいたデータ信号を発光画素３０Ａ及び３０Ｂへ出力する。
【００９５】
スイッチトランジスタ３２Ａ及び３２Ｂは、ゲートが、それぞれ、スイッチトランジスタ２３Ａ及び２３Ｂのソース及びドレインの一方に接続され、ソース及びドレインの一方が、それぞれ、コンデンサ３３Ａ及び３３Ｂの他方の電極に接続され、ソース及びドレインの他方が、参照電源線２０に接続されたている。スイッチトランジスタ３２Ａ及び３２Ｂは、それぞれ、参照電源線２０とコンデンサ３３Ａ及び３３Ｂの他方の電極との導通及び非導通を切り換える機能を有する第７及び第８スイッチ素子である。
【００９６】
スイッチトランジスタ３１Ａ及び３１Ｂは、ゲートが、それぞれ、スイッチトランジスタ２３Ａ及び２３Ｂのソース及びドレインの一方に接続され、ソース及びドレインの一方が信号線３６に接続され、ソース及びドレインの他方が、それぞれ、コンデンサ３３Ａ及び３３Ｂの一方の電極に接続されている。スイッチトランジスタ３１Ａ及び３１Ｂは、それぞれ、信号線３６とコンデンサ３３Ａ及び３３Ｂの一方の電極との導通及び非導通を切り換える機能を有する第１及び第２スイッチ素子である。スイッチトランジスタ３１Ａ、３１Ｂ、３２Ａ及び３２Ｂは、例えば、ｎ型の薄膜トランジスタ（ｎ型ＴＦＴ）で構成される。
【００９７】
コンデンサ３３Ａ及び３３Ｂは、それぞれ、一方の電極が駆動トランジスタ１４Ａ及び１４Ｂのゲートに接続され、他方の電極がスイッチトランジスタ１９Ａ及び１９Ｂを介して駆動トランジスタ１４Ａ及び１４Ｂのソースに接続された第１及び第２コンデンサである。コンデンサ３３Ａは、信号線３６から供給されるデータ信号に対応した電圧を保持し、スイッチトランジスタ３１Ａ及び３２Ａが非導通状態となった後に、駆動トランジスタ１４Ａのゲート−ソース間電圧Ｖｇｓを安定的に保持し、駆動トランジスタ１４Ａから有機ＥＬ素子１５Ａへ供給する電流を安定化する機能を有する。また、コンデンサ３３Ｂは、信号線３６から供給されるデータ信号に対応した電圧を保持し、スイッチトランジスタ３１Ｂ及び３２Ｂが非導通状態となった後に、駆動トランジスタ１４ＢのＶｇｓを安定的に保持し、駆動トランジスタ１４Ｂから有機ＥＬ素子１５Ｂへ供給する電流を安定化する機能を有する。
【００９８】
スイッチトランジスタ１９Ａ及び１９Ｂは、それぞれ、ゲートが制御線１８Ａ及び１８Ｂに接続され、ソース及びドレインの一方がコンデンサ３３Ａ及び３３Ｂの他方の電極に接続され、ソース及びドレインの他方が駆動トランジスタ１４Ａ及び１４Ｂのソースに接続されている。スイッチトランジスタ１９Ａが導通状態となることにより、コンデンサ３３Ａに保持された電圧が駆動トランジスタ１４Ａのゲート−ソース間に印加される。また、スイッチトランジスタ１９Ｂが導通状態となることにより、コンデンサ３３Ｂに保持された電圧が駆動トランジスタ１４Ｂのゲート−ソース間に印加される。スイッチトランジスタ１９Ａ及び１９Ｂは、それぞれ、駆動トランジスタ１４Ａ及び１４Ｂのソースとコンデンサ３３Ａ及び３３Ｂとの導通及び非導通を切り換える第２及び第５スイッチ素子である。スイッチトランジスタ１９Ａ及び１９Ｂは、例えば、ｎ型の薄膜トランジスタ（ｎ型ＴＦＴ）で構成される。
【００９９】
スイッチトランジスタ２３Ａは、ゲートが制御線１８Ｂに接続され、ソース及びドレインの一方がスイッチトランジスタ３１Ａ及び３２Ａのゲートに接続され、ソース及びドレインの他方が走査線１７に接続されている。また、スイッチトランジスタ２３Ｂは、ゲートが制御線１８Ａに接続され、ソース及びドレインの一方がスイッチトランジスタ３１Ｂ及び３２Ｂのゲートに接続され、ソース及びドレインの他方が走査線１７に接続されている。スイッチトランジスタ２３Ａが導通状態であり、かつ、ソース及びドレインの他方に、スイッチトランジスタを導通状態とするためのゲート電圧である選択電圧が印加されている場合、スイッチトランジスタ３１Ａ及び３２Ａが導通状態となり、コンデンサ３３Ａの一方の電極には信号線３６のデータ電圧Ｖｄａｔａが印加され、コンデンサ３３Ａの他方の電極には参照電源線２０の参照電圧ＶＲＥＦが印加される。また、スイッチトランジスタ２３Ｂが導通状態であり、かつ、ソース及びドレインの他方に上記選択電圧が印加されている場合、スイッチトランジスタ３１Ｂ及び３２Ｂが導通状態となり、コンデンサ３３Ｂの一方の電極には信号線３６のデータ電圧Ｖｄａｔａが印加され、コンデンサ３３Ｂの他方の電極には参照電源線２０の参照電圧ＶＲＥＦが印加される。つまり、スイッチトランジスタ２３Ａ及び２３Ｂは、それぞれ、スイッチトランジスタ３１Ａ及び３１Ｂのゲートと走査線１７との導通及び非導通を切り換える第３及び第６スイッチ素子である。スイッチトランジスタ２３Ａ及び２３Ｂは、例えば、ｎ型の薄膜トランジスタ（ｎ型ＴＦＴ）で構成される。
【０１００】
信号線３６は、信号線駆動回路５に接続され、発光画素３０Ａ及び３０Ｂを含む画素列に属する各発光画素へ接続され、発光強度を決定するデータ電圧を供給する機能を有する。
【０１０１】
また、表示装置１は、画素列数分の信号線３６を備える。
【０１０２】
走査線１７は、走査線駆動回路４に接続され、発光画素３０Ａを含む画素行及び発光画素３０Ｂを含む画素行に属する各発光画素に共通して接続されている。つまり、走査線１７は、２画素行ごとに配置され、表示装置１は、画素行数の半数の走査線１７を備える。これにより、走査線１７は、隣接する発光画素３０Ａ及び３０Ｂへ上記データ電圧を書き込むタイミングを供給する機能、及び駆動トランジスタ１４Ａ及び１４Ｂのゲートにデータ電圧Ｖｄａｔａを印加するタイミングを供給する機能を有する。
【０１０３】
制御線１８Ａは、走査線駆動回路４に接続され、スイッチトランジスタ１９Ａのゲート及びスイッチトランジスタ２３Ｂのゲートに接続された第１の制御線である。これにより、制御線１８Ａは、発光画素３０Ａに対し、コンデンサ３３Ａの他方の電極の電位を駆動トランジスタ１４Ａのソースに印加するタイミングを供給する機能、及び、発光画素３０Ｂに対し、走査線１７及び信号線３６と同期することによりコンデンサ３３Ｂへデータ電圧に対応した電圧を書き込む機能を有する。
【０１０４】
制御線１８Ｂは、走査線駆動回路４に接続され、スイッチトランジスタ１９Ｂのゲート及びスイッチトランジスタ２３Ａのゲートに接続された第２の制御線である。これにより、制御線１８Ｂは、発光画素３０Ｂに対し、コンデンサ３３Ｂの他方の電極の電位を駆動トランジスタ１４Ｂのソースに印加するタイミングを供給する機能、及び、発光画素３０Ａに対し、走査線１７及び信号線３６と同期することによりコンデンサ３３Ａへデータ電圧に対応した電圧を書き込む機能を有する。
【０１０５】
表示装置１は、画素行ごとに配置された画素行数分の制御線を備える。
【０１０６】
以下、上述した回路構成による回路動作を説明する。
【０１０７】
まず、発光画素３０Ａへのデータ電圧の書き込み動作時には、制御線１８Ｂからのハイレベルの選択電圧ＶＨによるスイッチトランジスタ２３Ａの導通により、走査線１７からのハイレベルの選択電圧ＶＨがスイッチトランジスタ３１Ａ及び３２Ａのゲートに印加される。これにより、スイッチトランジスタ３１Ａ及び３２Ａが導通状態となり、当該導通期間内に、コンデンサ３３Ａの一方の電極に対して信号線３６からデータ電圧Ｖｄａｔａが印加され、コンデンサ３３Ａの他方の電極に対して参照電源線２０から参照電圧ＶＲＥＦが印加される。これにより、コンデンサ３３Ａには、データ電圧Ｖｄａｔａに対応した書き込み電圧が保持される。このとき、走査線１７の選択電圧ＶＨは、同時に発光画素３０Ｂのスイッチトランジスタ２３Ｂのソースにも印加されるが、制御線１８Ａからのローレベルの非選択電圧ＶＬにより、スイッチトランジスタ２３Ｂは非導通状態となっているため、発光画素３０Ｂへの書き込み動作は実行されない。
【０１０８】
上述した発光画素３０Ａへのデータ電圧の書き込み動作時において、発光画素３０Ｂでは、制御線１８Ｂからのハイレベルの選択電圧ＶＨによるスイッチトランジスタ１９Ｂの導通状態により、コンデンサ３３Ｂに保持されている書き込み電圧が駆動トランジスタ１４Ｂのゲート−ソース間に継続印加されており、当該書き込み電圧に対応した発光電流が有機ＥＬ素子１５Ｂに流れている。
【０１０９】
一方、発光画素３０Ｂへのデータ電圧の書き込み動作時には、制御線１８Ａからのハイレベルの選択電圧ＶＨによるスイッチトランジスタ２３Ｂの導通により、走査線１７からのハイレベルの選択電圧ＶＨがスイッチトランジスタ３１Ｂ及び３２Ｂのゲートに印加される。これにより、スイッチトランジスタ３１Ｂ及び３２Ｂが導通状態となり、当該導通期間内に、コンデンサ３３Ｂの一方の電極に対して信号線３６からデータ電圧Ｖｄａｔａが印加され、コンデンサ３３Ｂの他方の電極に対して参照電源線２０から参照電圧ＶＲＥＦが印加される。これにより、コンデンサ３３Ｂには、データ電圧Ｖｄａｔａに対応した書き込み電圧が保持される。このとき、走査線１７の選択電圧ＶＨは、同時に発光画素３０Ａのスイッチトランジスタ２３Ａのソースにも印加されるが、制御線１８Ｂからのローレベルの非選択電圧ＶＬにより、スイッチトランジスタ２３Ａは非導通状態となっているため、発光画素３０Ａへの書き込み動作は実行されない。
【０１１０】
上述した発光画素３０Ｂへの書き込み動作時において、発光画素３０Ａでは、制御線１８Ａからの選択電圧ＶＨによるスイッチトランジスタ１９Ａの導通状態により、コンデンサ３３Ａに保持されている書き込み電圧が駆動トランジスタ１４Ａのゲート−ソース間に継続印加されており、当該書き込み電圧に対応した発光電流が有機ＥＬ素子１５Ａに流れている。
【０１１１】
以上のように、共通の走査線１７が配置された、隣接する画素行では、走査線１７、制御線１８Ａ及び１８Ｂ、ならびに信号線３６が所定のタイミングで制御されることにより、書き込み動作と書き込み電圧に対応した発光動作とが排他的に実行される。
【０１１２】
次に、本実施の形態に係る表示装置の走査線駆動回路４及び信号線駆動回路５が実行する駆動方法について図６〜図７Ｃを用いて説明する。
【０１１３】
図６は、本発明の実施の形態２に係る表示装置の駆動方法を説明する動作タイミングチャートである。同図において、縦方向には、上から順に、信号線３６、走査線１７、制御線１８Ａ、及び制御線１８Ｂに発生する電圧の波形図が示されている。
【０１１４】
まず、時刻ｔ１１において、走査線駆動回路４は、制御線１８Ａの電圧をＶＨからＶＬに変化させ、スイッチトランジスタ１９Ａを非導通状態とする。これにより、駆動トランジスタ１４Ａのソースとコンデンサ１３Ａの他方の電極とは非導通となる。
【０１１５】
図７Ａは、本発明の実施の形態２に係る表示装置の時刻ｔ１１及び時刻ｔ１３における動作を説明する状態遷移図である。同図に記載されているように、時刻ｔ１１において、制御線１８Ｂの電圧がＶＨを継続していることから、発光画素３０Ａではスイッチトランジスタ２３Ａのみが導通状態となっている一方で、発光画素３０Ｂではスイッチトランジスタ１９Ｂ及び駆動トランジスタ１４Ｂが導通状態となっており有機ＥＬ素子１５Ｂは発光している。
【０１１６】
次に、時刻ｔ１２において、走査線駆動回路４は、走査線１７の電圧をＶＬからＶＨに変化させ、スイッチトランジスタ２３Ａ及び２３ＢのソースにＶＨを印加する。このとき、スイッチトランジスタ２３Ａのゲート線である制御線１８Ｂの電圧は既にＶＨとなっているので、スイッチトランジスタ２３Ａは導通状態となる。これにより、スイッチトランジスタ２３ＡのソースのＶＨがドレインを介してスイッチトランジスタ３１Ａ及び３２Ａのゲートに印加されるので、スイッチトランジスタ３１Ａ及び３２Ａは導通状態となる。
【０１１７】
図７Ｂは、本発明の実施の形態２に係る表示装置の時刻ｔ１２における動作を説明する状態遷移図である。同図に記載されているように、スイッチトランジスタ３１Ａの導通により、コンデンサ３３Ａの一方の電極には信号線３６よりデータ電圧Ｖｄａｔａが印加され、スイッチトランジスタ１２Ａの導通により、コンデンサ１３Ａの他方の電極には参照電源線２０の参照電圧ＶＲＥＦが印加される。つまり、時刻ｔ０２では、発光画素３０Ａに書き込むべきデータ電圧に対応した電圧をコンデンサ３３Ａに保持させている。また、駆動トランジスタ１４Ａのソースとコンデンサ３３Ａの他方の電極とは非導通となっている。ここで、駆動トランジスタ１４Ａのゲート電極に印加されるデータ電圧Ｖｄａｔａは、駆動トランジスタ１４Ａがオフ状態となる電位に設定されていることが好ましい。これにより、駆動トランジスタ１４Ａのドレイン電流は流れないので、有機ＥＬ素子１５Ａは発光しない。なお、データ電圧Ｖｄａｔａが駆動トランジスタ１４Ａのゲートに印加されることにより有機ＥＬ素子１５Ａが発光する場合であっても、ゲートの電圧に応じて有機ＥＬ素子１５Ａが発光する期間である時刻ｔ１２から時刻ｔ１４は、時刻ｔ１４以降における、駆動トランジスタ１４Ａのゲート−ソース間電圧に応じた発光期間に比べて非常に短いため、時刻ｔ１２から時刻ｔ１４における発光動作は表示品質には影響しない。
【０１１８】
一方、時刻ｔ１２において、発光画素３０Ｂでは、スイッチトランジスタ２３Ｂのゲート線である制御線１８Ａの電圧がＶＬを維持していることから、スイッチトランジスタ２３Ｂ、３１Ｂ及び３２Ｂは非導通状態であり、書き込み動作を実行していない。また、時刻ｔ１１と同様に、スイッチトランジスタ１９Ｂ及び駆動トランジスタ１４Ｂが導通状態となっており有機ＥＬ素子１５Ｂの発光動作を継続している。
【０１１９】
時刻ｔ１２〜時刻ｔ１３の期間、走査線１７の電圧はＶＨであるので、発光画素３０Ａと同様に、発光画素３０Ａを含む画素行に属する各発光画素に対してもデータ電圧Ｖｄａｔａが供給される。
【０１２０】
この期間において、参照電源線２０には容量性負荷であるコンデンサ３３Ａのみが接続されているので、定常電流による参照電源線２０の電圧降下（上昇）は発生しない。またスイッチトランジスタ３１Ａのドレイン−ソース間に発生する電位差は、コンデンサ３３Ａの充電が完了した際は０Ｖとなる。信号線３６とスイッチトランジスタ３２Ａについても同様である。よって、コンデンサ３３Ａの両電極には、それぞれ、正確な電圧ＶＲＥＦ及びＶｄａｔａが書き込まれる。
【０１２１】
次に、時刻ｔ１３において、走査線駆動回路４は、走査線１７の電圧をＶＨからＶＬに変化させ、スイッチトランジスタ３１Ａ及び３２Ａを非導通状態とする。これにより、コンデンサ３３Ａの他方の電極と参照電源線２０とは非導通となり、かつ、コンデンサ１３Ａの一方の電極と信号線３６とは非導通となる。これにより、発光画素３０Ａが属する画素行への書き込み動作が完了する。図７Ａに記載されているように、時刻ｔ１３において、制御線１８Ｂの電圧がＶＨを継続していることから、発光画素３０Ａではスイッチトランジスタ２３Ａのみが導通状態となっている一方で、発光画素３０Ｂではスイッチトランジスタ１９Ｂ及び駆動トランジスタ１４Ｂが導通状態となっており有機ＥＬ素子１５Ｂは発光している。
【０１２２】
次に、時刻ｔ１４において、走査線駆動回路４は、制御線１８Ａの電圧をＶＬからＶＨに変化させ、スイッチトランジスタ１９Ａを導通状態とする。
【０１２３】
図７Ｃは、本発明の実施の形態２に係る表示装置の時刻ｔ１４における動作を説明する状態遷移図である。同図に記載されているように、時刻ｔ１４において、駆動トランジスタ１４Ａのソースとコンデンサ３３Ａの他方の電極とは導通する。また、時刻ｔ１３以降、コンデンサ３３Ａの他方の電極は参照電源線２０と遮断され、一方の電極は信号線３６と遮断されている。よって、駆動トランジスタ１４Ａのゲート電位はソース電位の変動と共に変化し、かつ、ゲート−ソース間には、コンデンサ３３Ａの両端電圧である（Ｖｄａｔａ−ＶＲＥＦ）が印加されるので、この両端電圧に対応した発光電流が有機ＥＬ素子１５Ａに流れる。
【０１２４】
一方、時刻ｔ１４において、発光画素３０Ｂでは、スイッチトランジスタ２３Ｂのゲート線である制御線１８Ａの電圧がＶＨに変化することから、スイッチトランジスタ２３Ｂは導通状態となるが、走査線１７の電圧がＶＬであることからスイッチトランジスタ３１Ｂ及び３２Ｂは非導通状態であり、書き込み動作を実行していない。また、スイッチトランジスタ１９Ｂ及び駆動トランジスタ１４Ｂは継続して導通状態となっており有機ＥＬ素子１５Ｂの発光動作を継続している。
【０１２５】
時刻ｔ１４以降において、駆動トランジスタ１４Ａのゲート−ソース間には、コンデンサ３３Ａの両端電圧である（Ｖｄａｔａ−ＶＲＥＦ）が印加され続け、上記発光電流が流れることにより有機ＥＬ素子１５Ａは発光を持続する。
【０１２６】
一方、時刻ｔ１４〜時刻ｔ１５の期間において、スイッチトランジスタ１９Ｂ及び駆動トランジスタ１４Ｂは継続して導通状態となっており有機ＥＬ素子１５Ｂの発光動作を継続している。
【０１２７】
時刻ｔ１１〜時刻ｔ１５において、上述した発光画素３０Ａの属する奇数画素行における書き込み動作と同様の書き込み動作が、奇数行順次に実行され、時刻ｔ１５までに、奇数行における全ての発光画素の書き込み動作が完了する。
【０１２８】
次に、時刻ｔ１５以降において、走査線駆動回路４及び信号線駆動回路５は、発光画素３０Ｂの属する画素行における書き込み動作及び発光動作を開始する。
【０１２９】
まず、時刻ｔ１５において、走査線駆動回路４は、制御線１８Ｂの電圧をＶＨからＶＬに変化させ、スイッチトランジスタ１９Ｂを非導通状態とする。これにより、駆動トランジスタ１４Ｂのソース電極とコンデンサ３３Ｂの他方の電極とは非導通となる。時刻ｔ１５において、制御線１８Ａの電圧がＶＨを継続していることから、発光画素３０Ｂではスイッチトランジスタ２３Ｂのみが導通状態となっている一方で、発光画素３０Ａではスイッチトランジスタ１９Ａ及び駆動トランジスタ１４Ａが導通状態となっており有機ＥＬ素子１５Ａは発光している。
【０１３０】
次に、時刻ｔ１６において、走査線駆動回路４は、走査線１７の電圧をＶＬからＶＨに変化させ、スイッチトランジスタ２３Ａ及び２３ＢのソースにＶＨを印加する。このとき、制御線１８Ａの電圧は既にＶＨとなっているので、スイッチトランジスタ２３Ｂは導通状態となる。これにより、スイッチトランジスタ３１Ｂ及び３２Ｂは導通状態となる。スイッチトランジスタ３１Ｂの導通により、コンデンサ３３Ｂの一方の電極には信号線３６よりデータ電圧Ｖｄａｔａが印加され、スイッチトランジスタ３２Ｂの導通により、コンデンサ３３Ｂの他方の電極には参照電源線２０の参照電圧ＶＲＥＦが印加される。つまり、時刻ｔ１６では、発光画素３０Ｂに書き込むべきデータ電圧に対応した電圧をコンデンサ３３Ｂに保持させている。また、駆動トランジスタ１４Ｂのソースとコンデンサ３３Ｂの他方の電極とは非導通となっている。
【０１３１】
一方、時刻ｔ１６において、発光画素３０Ａでは、スイッチトランジスタ２３Ａ、３１Ａ及び３２Ａは非導通状態であり、書き込み動作を実行していない。また、時刻ｔ１５と同様に、スイッチトランジスタ１９Ａ及び駆動トランジスタ１４Ａが導通状態となっており有機ＥＬ素子１５Ａの発光動作を継続している。
【０１３２】
時刻ｔ１６〜時刻ｔ１７の期間、走査線１７の電圧はＶＨであるので、発光画素３０Ｂと同様に、発光画素３０Ｂを含む画素行に属する各発光画素に対してもデータ電圧Ｖｄａｔａが供給される。
【０１３３】
この期間において、コンデンサ３３Ｂの両電極には、それぞれ、正確な電圧ＶＲＥＦ及びＶｄａｔａが書き込まれる。
【０１３４】
次に、時刻ｔ１７において、走査線駆動回路４は、走査線１７の電圧をＶＨからＶＬに変化させ、スイッチトランジスタ３１Ｂ及び３２Ｂを非導通状態とする。これにより、発光画素３０Ｂが属する画素行への書き込み動作が完了する。時刻ｔ１７において、制御線１８Ａの電圧がＶＨを継続していることから、発光画素３０Ｂではスイッチトランジスタ２３Ｂのみが導通状態となっている一方で、発光画素３０Ａではスイッチトランジスタ１９Ａ及び駆動トランジスタ１４Ａが導通状態となっており有機ＥＬ素子１５Ａは発光している。
【０１３５】
次に、時刻ｔ１８において、走査線駆動回路４は、制御線１８Ｂの電圧をＶＬからＶＨに変化させ、スイッチトランジスタ１９Ｂを導通状態とする。時刻ｔ１８において、駆動トランジスタ１４Ｂのソースとコンデンサ３３Ｂの他方の電極とは導通する。また、時刻ｔ１７以降、コンデンサ３３Ｂの他方の電極は参照電源線２０と遮断され、一方の電極は信号線３６と遮断されている。よって、駆動トランジスタ１４Ｂのゲート電位はソース電位の変動と共に変化し、かつ、ゲート−ソース間には、コンデンサ３３Ｂの両端電圧である（Ｖｄａｔａ−ＶＲＥＦ）が印加されるので、この両端電圧に対応した発光電流が有機ＥＬ素子１５Ｂに流れる。
【０１３６】
一方、時刻ｔ１８において、発光画素３０Ａでは、制御線１８Ｂの電圧がＶＨに変化することから、スイッチトランジスタ２３Ａは導通状態となるが、走査線１７の電圧がＶＬであることからスイッチトランジスタ３１Ａ及び３２Ａは非導通状態であり、書き込み動作を実行していない。また、スイッチトランジスタ１９Ａ及び駆動トランジスタ１４Ａは継続して導通状態となっており有機ＥＬ素子１５Ａの発光動作を継続している。
【０１３７】
時刻ｔ１８以降において、駆動トランジスタ１４Ｂのゲート−ソース間には、コンデンサ３３Ｂの両端電圧である（Ｖｄａｔａ−ＶＲＥＦ）が印加され続け、上記発光電流が流れることにより有機ＥＬ素子１５Ｂは発光を持続する。
【０１３８】
時刻ｔ１４以降において、上述した発光画素３０Ｂの属する偶数画素行における書き込み動作と同様の書き込み動作が、偶数行順次に実行される。
【０１３９】
時刻ｔ１１〜時刻ｔ１４における奇数行の書き込み期間及び時刻ｔ１５以降における偶数行の書き込み期間を併せた期間は、表示装置の有する全ての発光画素の発光強度が更新される１フレーム期間に相当し、当該期間の動作が繰り返される。
【０１４０】
なお、上述した表示装置の駆動方法では、実施の形態１と同様に、発光画素３０Ａに書き込み動作を実行する場合、走査線１７のＶＬからＶＨへの電位変化及びＶＨからＶＬへの電位変化のタイミングと制御線１８ＡのＶＨからＶＬへの電圧変化及びＶＬからＶＨへの電位変化のタイミングとを同時に実行してもよい。また同様に、発光画素３０Ｂに書き込み動作を実行する場合、走査線１７のＶＬからＶＨへの電位変化及びＶＨからＶＬへの電位変化のタイミングと制御線１８ＢのＶＨからＶＬへの電圧変化及びＶＬからＶＨへの電位変化のタイミングとを同時に実行してもよい。
【０１４１】
以上のように、本発明の実施の形態２に係る表示装置及びその駆動方法によれば、発光画素の駆動トランジスタに流れる電流は、常に有機ＥＬ素子経由のみとなるので、参照電源線２０及び信号線３６には定常電流は流れない。よって、駆動トランジスタのゲート−ソース間に印加すべき電圧を保持する機能を有するコンデンサの両端電極に、正確な電位を記録することができ、映像信号を反映した高精度な画像表示をすることが可能となる。
【０１４２】
また、隣接する発光画素間で走査線を共通化させ奇数画素行を奇数行順次に書き込む期間と偶数画素行を偶数行順次に書き込む期間とを設けることにより、当該発光画素間で干渉することなく書き込み動作及び発光動作させることが可能となる。
【０１４３】
また、従来の表示装置では、１発光画素につき３本の制御配線が必要であったのに対して、本発明の実施の形態２に係る表示装置では、１発光画素につき２．５本の制御配線を配置すればよい。よって、画素行方向の制御配線の数を低減させることが可能となり、高精細化した場合においても省電力化を図ることが可能となる。
【０１４４】
以上、本発明に係る表示装置及びその駆動方法について実施に形態１及び２に基づき説明したが、本発明に係る表示装置及びその駆動方法は、上述した実施の形態１及び２に限定されるものではない。上記実施の形態１及び２に対して、本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本発明に係る表示装置を内蔵した各種機器も本発明に含まれる。
【０１４５】
なお、以上述べた実施の形態では、スイッチトランジスタのゲートの電圧レベルがＨＩＧＨの場合にオン状態になるｎ型トランジスタとして記述しているが、これらをｐ型トランジスタで形成し、走査線の極性を反転させた表示装置でも、上述した各実施の形態と同様の効果を奏する。
【０１４６】
また、本発明に係る実施の形態１及び２では、スイッチトランジスタは、ゲート、ソース及びドレインを有するＦＥＴであることを前提として説明してきたが、これらのトランジスタには、ベース、コレクタ及びエミッタを有するバイポーラトランジスタが適用されてもよい。この場合にも、本発明の目的が達成され同様の効果を奏する。
【０１４７】
また、本発明に係る実施の形態１及び２では、発光素子として有機ＥＬ素子を用いているが、当該発光素子は電流駆動型の発光素子であればよく、例えば、無機ＥＬ素子であってもよい。この場合にも、本発明の目的が達成され同様の効果を奏する。
【０１４８】
また、例えば、本発明に係る表示装置は、図８に記載されたような薄型フラットＴＶに内蔵される。本発明に係る表示装置が内蔵されることにより、映像信号を反映した高精度な画像表示が可能な薄型フラットＴＶが実現される。
【０１４９】
また、本発明に係る実施の形態１及び２では、走査線を共用する隣接する発光画素行において、上段行が奇数画素行及び下段行が偶数画素行である場合を例示したが、隣接する発光画素行の組み合わせとして上段行が偶数画素行及び下段行が奇数画素行であってもよい。
【産業上の利用可能性】
【０１５０】
本発明の表示装置及びその駆動方法は、壁掛けテレビや大型のモニタ等に有用であり、また、高精細なタブレット型ＰＣなどのモニタとしても有用である。
【符号の説明】
【０１５１】
１ 表示装置
２ 制御回路
３ メモリ
４、５０４ 走査線駆動回路
５、５０５ 信号線駆動回路
６ 表示部
１０Ａ、１０Ｂ、３０Ａ、３０Ｂ、５１０ 発光画素
１１Ａ、１１Ｂ、１２Ａ、１２Ｂ、１９Ａ、１９Ｂ、２３Ａ、２３Ｂ、３１Ａ、３１Ｂ、３２Ａ、３２Ｂ、５１１、５１２、５１９ スイッチトランジスタ
１３Ａ、１３Ｂ、３３Ａ、３３Ｂ、５１３ コンデンサ
１４Ａ、１４Ｂ、５１４ 駆動トランジスタ
１５Ａ、１５Ｂ、５１５ 有機ＥＬ素子
１６、３６、５１６ 信号線
１７、５１７、５１８ 走査線
１８Ａ、１８Ｂ 制御線
２０、５２０ 参照電源線
２１、５２１ 正電源線
２２、５２２ 負電源線
５００ 有機ＥＬ表示装置
【特許請求の範囲】
【請求項１】
行列状に配置された複数の画素と、
２画素行ごとに配置された走査線と、
画素行ごとに配置された制御線と、
画素列ごとに配置された信号線とを備え、
前記複数の画素のうち、一の前記走査線と一の前記信号線との交点に対応する２画素のうちの第１の画素は、
第１発光素子と、
前記信号線のデータ電圧に対応した電圧を保持する第１コンデンサと、
前記第１コンデンサに保持された電圧がゲート電極とソース電極またはドレイン電極との間に印加されることにより、当該電圧に応じたドレイン電流を前記第１発光素子に流して前記第１発光素子を発光させる第１駆動素子と、
前記信号線と前記第１コンデンサとの導通及び非導通を切り換える第１スイッチ素子と、
前記第１駆動素子のソース電極またはドレイン電極と前記第１コンデンサとの導通及び非導通を切り換える第２スイッチ素子と、
前記第１スイッチ素子のゲート電極と前記走査線との導通及び非導通を切り換える第３スイッチ素子とを備え、
前記複数の画素のうち、前記交点に対応する２画素のうちの、前記第１の画素の属する画素行と異なる画素行に配置された第２の画素は、
第２発光素子と、
前記信号線のデータ電圧に対応した電圧を保持する第２コンデンサと、
前記第２コンデンサに保持された電圧がゲート電極とソース電極またはドレイン電極との間に印加されることにより、当該電圧に応じたドレイン電流を前記第２発光素子に流して前記第２発光素子を発光させる第２駆動素子と、
前記信号線と前記第２コンデンサとの導通及び非導通を切り換える第４スイッチ素子と、
前記第２駆動素子のソース電極またはドレイン電極と前記第２コンデンサとの導通及び非導通を切り換える第５スイッチ素子と、
前記第４スイッチ素子のゲート電極と前記走査線との導通及び非導通を切り換える第６スイッチ素子とを備え、
前記第２スイッチ素子のゲート電極と前記第６スイッチ素子のゲート電極とは、前記画素行ごとに配置された制御線のうち、前記第１の画素及び前記第２の画素の一方が属する画素行に配置された第１の制御線に接続され、
前記第３スイッチ素子のゲート電極と前記第５スイッチ素子のゲート電極とは、前記画素行ごとに配置された制御線のうち、前記第１の画素及び前記第２の画素の他方が属する画素行に配置された第２の制御線に接続されている
表示装置。
【請求項２】
さらに、
前記走査線、前記第１の制御線、前記第２の制御線及び前記信号線の電圧を制御する駆動部を備え、
前記駆動部は、
前記第３スイッチ素子及び前記第５スイッチ素子が導通状態であるように前記第２の制御線に、各スイッチ素子が導通状態となるゲート電圧である選択電圧を出力している状態で、
前記第１の制御線に、各スイッチ素子が非導通状態となるゲート電圧である非選択電圧を出力することにより、前記第２スイッチ素子及び前記第６スイッチ素子を非導通状態とし、
前記第３スイッチ素子が導通状態かつ前記第６スイッチ素子が非導通状態で、前記走査線に前記選択電圧を出力することにより、前記走査線の前記選択電圧が前記第３スイッチ素子を介して前記第１スイッチ素子のゲート電極に印加されて前記第１スイッチ素子を導通状態とし、
前記第１スイッチ素子が導通状態で、前記信号線に前記データ電圧を出力することにより、前記第１コンデンサに前記データ電圧に対応した電圧を保持させ、
前記第２スイッチ素子及び前記第６スイッチ素子が導通状態であるように前記第１の制御線に前記選択電圧を出力している状態で、前記第２の制御線に前記非選択電圧を出力することにより、前記第３スイッチ素子及び前記第５スイッチ素子を非導通状態とし、
前記第６スイッチ素子が導通状態かつ前記第３スイッチ素子が非導通状態で、前記走査線に前記選択電圧を出力することにより、前記走査線の前記選択電圧を、前記第６スイッチ素子を介して前記第４スイッチ素子のゲート電極に印加して前記第４スイッチ素子を導通状態とし、
前記第４スイッチ素子が導通状態で、前記信号線に前記データ電圧を出力することにより、前記第２コンデンサに前記データ電圧に対応した電圧を保持させる
請求項１に記載の表示装置。
【請求項３】
さらに、
前記複数の画素の全てに同一の参照電圧を供給する参照電源線を備え、
前記第１の画素は、さらに、
前記第１コンデンサの一方の電極と前記参照電源線との導通及び非導通を切り換える第７スイッチ素子を備え、
前記第２の画素は、さらに、
前記第２コンデンサの一方の電極と前記参照電源線との導通及び非導通を切り換える第８スイッチ素子を備え、
前記第１コンデンサの一方の電極は、前記第１駆動素子のゲート電極に接続され、
前記第２コンデンサの一方の電極は、前記第２駆動素子のゲート電極に接続され、
前記第１スイッチ素子は、前記信号線と前記第１コンデンサの他方の電極との導通及び非導通を切り換え、
前記第４スイッチ素子は、前記信号線と前記第２コンデンサの他方の電極との導通及び非導通を切り換え、
前記第２スイッチ素子は、前記第１駆動素子のソース電極またはドレイン電極と前記第１コンデンサの他方の電極との導通及び非導通を切り換え、
前記第５スイッチ素子は、前記第２駆動素子のソース電極またはドレイン電極と前記第２コンデンサの他方の電極との導通及び非導通を切り換え、
前記第３スイッチ素子は、前記第１スイッチ素子のゲート電極及び前記第７スイッチ素子のゲート電極と前記走査線との導通及び非導通を切り換え、
前記第６スイッチ素子は、前記第４スイッチ素子のゲート電極及び前記第８スイッチ素子のゲート電極と前記走査線との導通及び非導通を切り換える
請求項１または２に記載の表示装置。
【請求項４】
さらに、
前記複数の画素の全てに同一の参照電圧を供給する参照電源線を備え、
前記第１スイッチ素子は、前記信号線と前記第１コンデンサの一方の電極との導通及び非導通を切り換え、
前記第４スイッチ素子は、前記信号線と前記第２コンデンサの一方の電極との導通及び非導通を切り換え、
前記第１の画素は、さらに、
前記第１コンデンサの他方の電極と前記参照電源線との導通及び非導通を切り換える第７スイッチ素子を備え、
前記第２の画素は、さらに、
前記第２コンデンサの他方の電極と前記参照電源線との導通及び非導通を切り換える第８スイッチ素子を備え、
前記第１コンデンサの一方の電極は、前記第１駆動素子のゲート電極に接続され、
前記第２コンデンサの一方の電極は、前記第２駆動素子のゲート電極に接続され、
前記第２スイッチ素子は、前記第１駆動素子のソース電極またはドレイン電極と前記第１コンデンサの他方の電極との導通及び非導通を切り換え、
前記第５スイッチ素子は、前記第２駆動素子のソース電極またはドレイン電極と前記第２コンデンサの他方の電極との導通及び非導通を切り換え、
前記第３スイッチ素子は、前記第１スイッチ素子のゲート電極及び前記第７スイッチ素子のゲート電極と前記走査線との導通及び非導通を切り換え、
前記第６スイッチ素子は、前記第４スイッチ素子のゲート電極及び前記第８スイッチ素子のゲート電極と前記走査線との導通及び非導通を切り換える
請求項１または２に記載の表示装置。
【請求項５】
前記第１発光素子及び前記第２発光素子は、有機ＥＬ発光素子である
請求項１〜４のうちいずれか１項に記載の表示装置。
【請求項６】
前記第１発光素子及び前記第２発光素子は、無機ＥＬ発光素子である
請求項１〜４のうちいずれか１項に記載の表示装置。
【請求項７】
行列状に配置された複数の画素と、２画素行ごとに配置された走査線と、画素行ごとに配置された制御線と、画素列ごとに配置された信号線とを備え、
前記複数の画素のうち、一の前記走査線と一の前記信号線との交点に対応する２画素のうちの第１の画素は、
第１発光素子と、
前記信号線のデータ電圧に対応した電圧を保持する第１コンデンサと、
前記第１コンデンサに保持された電圧がゲート電極とソース電極またはドレイン電極との間に印加されることにより、当該電圧に応じたドレイン電流を前記第１発光素子に流して前記第１発光素子を発光させる第１駆動素子と、
前記信号線と前記第１コンデンサとの導通及び非導通を切り換える第１スイッチ素子と、
前記第１駆動素子のソース電極またはドレイン電極と前記第１コンデンサとの導通及び非導通を切り換える第２スイッチ素子と、
前記第１スイッチ素子のゲート電極と前記走査線との導通及び非導通を切り換える第３スイッチ素子とを備え、
前記複数の画素のうち、前記交点に対応する２画素のうちの、前記第１の画素の属する画素行と異なる画素行に配置された第２の画素は、
第２発光素子と、
前記信号線のデータ電圧に対応した電圧を保持する第２コンデンサと、
前記第２コンデンサに保持された電圧がゲート電極とソース電極またはドレイン電極との間に印加されることにより、当該電圧に応じたドレイン電流を前記第２発光素子に流して前記第２発光素子を発光させる第２駆動素子と、
前記信号線と前記第２コンデンサとの導通及び非導通を切り換える第４スイッチ素子と、
前記第２駆動素子のソース電極またはドレイン電極と前記第２コンデンサとの導通及び非導通を切り換える第５スイッチ素子と、
前記第４スイッチ素子のゲート電極と前記走査線との導通及び非導通を切り換える第６スイッチ素子とを備え、
前記第２スイッチ素子のゲート電極と前記第６スイッチ素子のゲート電極とは、前記画素行ごとに配置された制御線のうち、前記第１の画素及び前記第２の画素の一方が属する画素行に配置された第１の制御線に接続され、
前記第３スイッチ素子のゲート電極と前記第５スイッチ素子のゲート電極とは、前記画素行ごとに配置された制御線のうち、前記第１の画素及び前記第２の画素の他方が属する画素行に配置された第２の制御線に接続された、
表示装置の駆動方法であって、
前記第２の制御線に、各スイッチ素子が導通状態となるゲート電圧である選択電圧を出力している状態で、前記第２スイッチ素子及び前記第６スイッチ素子を非導通状態とするように、前記第１の制御線に、各スイッチ素子が非導通状態となるゲート電圧である非選択電圧を出力する第１ステップと、
前記第１ステップと同時又はその後に、前記第１スイッチ素子を導通状態とするように、前記走査線に前記選択電圧を出力する第２ステップと、
前記第２ステップと同時又はその後に、前記第１コンデンサに前記データ電圧に対応した電圧を保持させるように、前記信号線に前記データ電圧を出力する第３ステップと、
前記第１の制御線に前記選択電圧を出力している状態で、前記第３スイッチ素子及び前記第５スイッチ素子を非導通状態とするように、前記第２の制御線に前記非選択電圧を出力する第４ステップと、
前記第４ステップと同時又はその後に、前記第４スイッチ素子を導通状態とするように、前記走査線に前記選択電圧を出力する第５ステップと、
前記第５ステップと同時又はその後に、前記第２コンデンサに前記データ電圧に対応した電圧を保持させるように、前記信号線に前記データ電圧を出力する第６ステップとを含む
表示装置の駆動方法。
【請求項１】
行列状に配置された複数の画素と、
２画素行ごとに配置された走査線と、
画素行ごとに配置された制御線と、
画素列ごとに配置された信号線とを備え、
前記複数の画素のうち、一の前記走査線と一の前記信号線との交点に対応する２画素のうちの第１の画素は、
第１発光素子と、
前記信号線のデータ電圧に対応した電圧を保持する第１コンデンサと、
前記第１コンデンサに保持された電圧がゲート電極とソース電極またはドレイン電極との間に印加されることにより、当該電圧に応じたドレイン電流を前記第１発光素子に流して前記第１発光素子を発光させる第１駆動素子と、
前記信号線と前記第１コンデンサとの導通及び非導通を切り換える第１スイッチ素子と、
前記第１駆動素子のソース電極またはドレイン電極と前記第１コンデンサとの導通及び非導通を切り換える第２スイッチ素子と、
前記第１スイッチ素子のゲート電極と前記走査線との導通及び非導通を切り換える第３スイッチ素子とを備え、
前記複数の画素のうち、前記交点に対応する２画素のうちの、前記第１の画素の属する画素行と異なる画素行に配置された第２の画素は、
第２発光素子と、
前記信号線のデータ電圧に対応した電圧を保持する第２コンデンサと、
前記第２コンデンサに保持された電圧がゲート電極とソース電極またはドレイン電極との間に印加されることにより、当該電圧に応じたドレイン電流を前記第２発光素子に流して前記第２発光素子を発光させる第２駆動素子と、
前記信号線と前記第２コンデンサとの導通及び非導通を切り換える第４スイッチ素子と、
前記第２駆動素子のソース電極またはドレイン電極と前記第２コンデンサとの導通及び非導通を切り換える第５スイッチ素子と、
前記第４スイッチ素子のゲート電極と前記走査線との導通及び非導通を切り換える第６スイッチ素子とを備え、
前記第２スイッチ素子のゲート電極と前記第６スイッチ素子のゲート電極とは、前記画素行ごとに配置された制御線のうち、前記第１の画素及び前記第２の画素の一方が属する画素行に配置された第１の制御線に接続され、
前記第３スイッチ素子のゲート電極と前記第５スイッチ素子のゲート電極とは、前記画素行ごとに配置された制御線のうち、前記第１の画素及び前記第２の画素の他方が属する画素行に配置された第２の制御線に接続されている
表示装置。
【請求項２】
さらに、
前記走査線、前記第１の制御線、前記第２の制御線及び前記信号線の電圧を制御する駆動部を備え、
前記駆動部は、
前記第３スイッチ素子及び前記第５スイッチ素子が導通状態であるように前記第２の制御線に、各スイッチ素子が導通状態となるゲート電圧である選択電圧を出力している状態で、
前記第１の制御線に、各スイッチ素子が非導通状態となるゲート電圧である非選択電圧を出力することにより、前記第２スイッチ素子及び前記第６スイッチ素子を非導通状態とし、
前記第３スイッチ素子が導通状態かつ前記第６スイッチ素子が非導通状態で、前記走査線に前記選択電圧を出力することにより、前記走査線の前記選択電圧が前記第３スイッチ素子を介して前記第１スイッチ素子のゲート電極に印加されて前記第１スイッチ素子を導通状態とし、
前記第１スイッチ素子が導通状態で、前記信号線に前記データ電圧を出力することにより、前記第１コンデンサに前記データ電圧に対応した電圧を保持させ、
前記第２スイッチ素子及び前記第６スイッチ素子が導通状態であるように前記第１の制御線に前記選択電圧を出力している状態で、前記第２の制御線に前記非選択電圧を出力することにより、前記第３スイッチ素子及び前記第５スイッチ素子を非導通状態とし、
前記第６スイッチ素子が導通状態かつ前記第３スイッチ素子が非導通状態で、前記走査線に前記選択電圧を出力することにより、前記走査線の前記選択電圧を、前記第６スイッチ素子を介して前記第４スイッチ素子のゲート電極に印加して前記第４スイッチ素子を導通状態とし、
前記第４スイッチ素子が導通状態で、前記信号線に前記データ電圧を出力することにより、前記第２コンデンサに前記データ電圧に対応した電圧を保持させる
請求項１に記載の表示装置。
【請求項３】
さらに、
前記複数の画素の全てに同一の参照電圧を供給する参照電源線を備え、
前記第１の画素は、さらに、
前記第１コンデンサの一方の電極と前記参照電源線との導通及び非導通を切り換える第７スイッチ素子を備え、
前記第２の画素は、さらに、
前記第２コンデンサの一方の電極と前記参照電源線との導通及び非導通を切り換える第８スイッチ素子を備え、
前記第１コンデンサの一方の電極は、前記第１駆動素子のゲート電極に接続され、
前記第２コンデンサの一方の電極は、前記第２駆動素子のゲート電極に接続され、
前記第１スイッチ素子は、前記信号線と前記第１コンデンサの他方の電極との導通及び非導通を切り換え、
前記第４スイッチ素子は、前記信号線と前記第２コンデンサの他方の電極との導通及び非導通を切り換え、
前記第２スイッチ素子は、前記第１駆動素子のソース電極またはドレイン電極と前記第１コンデンサの他方の電極との導通及び非導通を切り換え、
前記第５スイッチ素子は、前記第２駆動素子のソース電極またはドレイン電極と前記第２コンデンサの他方の電極との導通及び非導通を切り換え、
前記第３スイッチ素子は、前記第１スイッチ素子のゲート電極及び前記第７スイッチ素子のゲート電極と前記走査線との導通及び非導通を切り換え、
前記第６スイッチ素子は、前記第４スイッチ素子のゲート電極及び前記第８スイッチ素子のゲート電極と前記走査線との導通及び非導通を切り換える
請求項１または２に記載の表示装置。
【請求項４】
さらに、
前記複数の画素の全てに同一の参照電圧を供給する参照電源線を備え、
前記第１スイッチ素子は、前記信号線と前記第１コンデンサの一方の電極との導通及び非導通を切り換え、
前記第４スイッチ素子は、前記信号線と前記第２コンデンサの一方の電極との導通及び非導通を切り換え、
前記第１の画素は、さらに、
前記第１コンデンサの他方の電極と前記参照電源線との導通及び非導通を切り換える第７スイッチ素子を備え、
前記第２の画素は、さらに、
前記第２コンデンサの他方の電極と前記参照電源線との導通及び非導通を切り換える第８スイッチ素子を備え、
前記第１コンデンサの一方の電極は、前記第１駆動素子のゲート電極に接続され、
前記第２コンデンサの一方の電極は、前記第２駆動素子のゲート電極に接続され、
前記第２スイッチ素子は、前記第１駆動素子のソース電極またはドレイン電極と前記第１コンデンサの他方の電極との導通及び非導通を切り換え、
前記第５スイッチ素子は、前記第２駆動素子のソース電極またはドレイン電極と前記第２コンデンサの他方の電極との導通及び非導通を切り換え、
前記第３スイッチ素子は、前記第１スイッチ素子のゲート電極及び前記第７スイッチ素子のゲート電極と前記走査線との導通及び非導通を切り換え、
前記第６スイッチ素子は、前記第４スイッチ素子のゲート電極及び前記第８スイッチ素子のゲート電極と前記走査線との導通及び非導通を切り換える
請求項１または２に記載の表示装置。
【請求項５】
前記第１発光素子及び前記第２発光素子は、有機ＥＬ発光素子である
請求項１〜４のうちいずれか１項に記載の表示装置。
【請求項６】
前記第１発光素子及び前記第２発光素子は、無機ＥＬ発光素子である
請求項１〜４のうちいずれか１項に記載の表示装置。
【請求項７】
行列状に配置された複数の画素と、２画素行ごとに配置された走査線と、画素行ごとに配置された制御線と、画素列ごとに配置された信号線とを備え、
前記複数の画素のうち、一の前記走査線と一の前記信号線との交点に対応する２画素のうちの第１の画素は、
第１発光素子と、
前記信号線のデータ電圧に対応した電圧を保持する第１コンデンサと、
前記第１コンデンサに保持された電圧がゲート電極とソース電極またはドレイン電極との間に印加されることにより、当該電圧に応じたドレイン電流を前記第１発光素子に流して前記第１発光素子を発光させる第１駆動素子と、
前記信号線と前記第１コンデンサとの導通及び非導通を切り換える第１スイッチ素子と、
前記第１駆動素子のソース電極またはドレイン電極と前記第１コンデンサとの導通及び非導通を切り換える第２スイッチ素子と、
前記第１スイッチ素子のゲート電極と前記走査線との導通及び非導通を切り換える第３スイッチ素子とを備え、
前記複数の画素のうち、前記交点に対応する２画素のうちの、前記第１の画素の属する画素行と異なる画素行に配置された第２の画素は、
第２発光素子と、
前記信号線のデータ電圧に対応した電圧を保持する第２コンデンサと、
前記第２コンデンサに保持された電圧がゲート電極とソース電極またはドレイン電極との間に印加されることにより、当該電圧に応じたドレイン電流を前記第２発光素子に流して前記第２発光素子を発光させる第２駆動素子と、
前記信号線と前記第２コンデンサとの導通及び非導通を切り換える第４スイッチ素子と、
前記第２駆動素子のソース電極またはドレイン電極と前記第２コンデンサとの導通及び非導通を切り換える第５スイッチ素子と、
前記第４スイッチ素子のゲート電極と前記走査線との導通及び非導通を切り換える第６スイッチ素子とを備え、
前記第２スイッチ素子のゲート電極と前記第６スイッチ素子のゲート電極とは、前記画素行ごとに配置された制御線のうち、前記第１の画素及び前記第２の画素の一方が属する画素行に配置された第１の制御線に接続され、
前記第３スイッチ素子のゲート電極と前記第５スイッチ素子のゲート電極とは、前記画素行ごとに配置された制御線のうち、前記第１の画素及び前記第２の画素の他方が属する画素行に配置された第２の制御線に接続された、
表示装置の駆動方法であって、
前記第２の制御線に、各スイッチ素子が導通状態となるゲート電圧である選択電圧を出力している状態で、前記第２スイッチ素子及び前記第６スイッチ素子を非導通状態とするように、前記第１の制御線に、各スイッチ素子が非導通状態となるゲート電圧である非選択電圧を出力する第１ステップと、
前記第１ステップと同時又はその後に、前記第１スイッチ素子を導通状態とするように、前記走査線に前記選択電圧を出力する第２ステップと、
前記第２ステップと同時又はその後に、前記第１コンデンサに前記データ電圧に対応した電圧を保持させるように、前記信号線に前記データ電圧を出力する第３ステップと、
前記第１の制御線に前記選択電圧を出力している状態で、前記第３スイッチ素子及び前記第５スイッチ素子を非導通状態とするように、前記第２の制御線に前記非選択電圧を出力する第４ステップと、
前記第４ステップと同時又はその後に、前記第４スイッチ素子を導通状態とするように、前記走査線に前記選択電圧を出力する第５ステップと、
前記第５ステップと同時又はその後に、前記第２コンデンサに前記データ電圧に対応した電圧を保持させるように、前記信号線に前記データ電圧を出力する第６ステップとを含む
表示装置の駆動方法。
【図１】
【図２】
【図３】
【図４Ａ】
【図４Ｂ】
【図４Ｃ】
【図５】
【図６】
【図７Ａ】
【図７Ｂ】
【図７Ｃ】
【図８】
【図９】
【図２】
【図３】
【図４Ａ】
【図４Ｂ】
【図４Ｃ】
【図５】
【図６】
【図７Ａ】
【図７Ｂ】
【図７Ｃ】
【図８】
【図９】
【公開番号】特開２０１３−８８６５７（Ｐ２０１３−８８６５７Ａ）
【公開日】平成２５年５月１３日（２０１３．５．１３）
【国際特許分類】
【出願番号】特願２０１１−２２９８２４（Ｐ２０１１−２２９８２４）
【出願日】平成２３年１０月１９日（２０１１．１０．１９）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成２５年５月１３日（２０１３．５．１３）
【国際特許分類】
【出願日】平成２３年１０月１９日（２０１１．１０．１９）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]