記録再生制御装置
【課題】記録媒体のアドレス領域とデータ領域別にＲＦ再生信号のゲイン制御量を時間遅れなく適切に制御しつつ、デジタルデータを再生する。
【解決手段】デジタルデータ復調手段７は、再生ＲＦ信号検出手段２からの再生ＲＦ信号からアドレス情報８を復調する。第１のアドレスゲート信号生成手段１０は、少なくともアドレス情報８に基づいてアドレス領域を示す第１のアドレスゲート信号１１を生成し、第２のアドレスゲート信号生成手段１２は、第１のアドレスゲート信号１１よりも所定時間進んだ第２のアドレスゲート信号１３を生成する。制御量伝送手段６は、第２のアドレスゲート信号の立上りタイミングでアドレス部ゲイン制御量生成手段１６のアドレス部ゲイン制御量を、第２のアドレスゲート信号の立下りタイミングでデータ部ゲイン制御量生成手段１７のデータ部ゲイン制御量を、各々、ゲイン制御手段４に出力する。
【解決手段】デジタルデータ復調手段７は、再生ＲＦ信号検出手段２からの再生ＲＦ信号からアドレス情報８を復調する。第１のアドレスゲート信号生成手段１０は、少なくともアドレス情報８に基づいてアドレス領域を示す第１のアドレスゲート信号１１を生成し、第２のアドレスゲート信号生成手段１２は、第１のアドレスゲート信号１１よりも所定時間進んだ第２のアドレスゲート信号１３を生成する。制御量伝送手段６は、第２のアドレスゲート信号の立上りタイミングでアドレス部ゲイン制御量生成手段１６のアドレス部ゲイン制御量を、第２のアドレスゲート信号の立下りタイミングでデータ部ゲイン制御量生成手段１７のデータ部ゲイン制御量を、各々、ゲイン制御手段４に出力する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、記録媒体にデジタルデータを記録するため、及び、記録媒体からデジタルデータを再生する制御方式及び制御回路に関するものである。
本発明は、特に、間欠的にエンボス状のアドレス情報が存在するようなＤＶＤ−ＲＡＭ（DVD-Random Access Memory）ディスクの記録再生に、好適に利用できるものである。
【背景技術】
【０００２】
情報記録媒体としての光ディスク媒体にデジタルデータを記録する方式として、コンパクトディスク（Compact Disc（登録商標）；以下、ＣＤと称す）やＤＶＤ（Digital Versatile Disk；以下、ＤＶＤと称す）に見られるように線速度を一定にして記録媒体上の記録密度を一様にする方式が多く用いられている。近年、読み取り専用の光ディスクのみならず、記録可能なＤＶＤ−ＲＡＭ、１回書き込みが可能なＤＶＤ−Ｒｅｃｏｒｄａｂｕｌｅ（以下、ＤＶＤ−Ｒと称す）、及び書き換え可能なＤＶＤ−Ｒｅｗｒｉｔａｂｌｅ（以下、ＤＶＤ−ＲＷと称す）が、注目されている。
【０００３】
ここで、ＤＶＤ−ＲＡＭは、ランダムアクセスによる記録再生が可能という特徴があるため、ＤＶＤ−レコーダー、及び、情報記録媒体として適している。
【０００４】
このようなＤＶＤ−ＲＡＭについては、アドレス情報等が書き込まれているＣＡＰＡ部と、実際にデジタルデータを記録するデータ部とを一組として構成されるセクタと呼ばれる単位ブロックが複数存在し、各々のセクタ毎に位相同期引き込みを行うことになる。
【０００５】
更に、このようなＤＶＤ−ＲＡＭについては、アドレス情報等が書き込まれているＣＡＰＡ部と、データ部とでは、各々、アドレス情報の振幅値とデータ信号の振幅値とが異なって、相互に異なる信号特性を有する。また、ＣＡＰＡ部がランド用のＣＡＰＡ部とグルーブ用のＣＡＰＡ部とに分かれている場合にも、それらのランド用及びグルーブ用の各ＣＡＰＡ部別に良好な記録再生を行うように、ランド用ＣＡＰＡ部のアドレス情報とグルーブ用ＣＡＰＡ部のアドレス情報とは、互いに振幅値が異なって、異なる信号特性を有する。
【０００６】
図２３は、従来の自動利得制御装置を示す図である。図２３に示した自動利得制御装置は、異なる信号特性を有する複数のＣＡＰＡ部の信号を持つ入力アナログ信号１００の振幅を所定利得で増幅するＶＧＡ(Variable Gain Amplitude；以下、ＶＧＡと称す)１０１と、前記ＶＧＡ１０１の出力をサンプリングしてデジタル信号１０３に変換するＡ／Ｄ変換器１０２と、その変換後のデジタル信号１０３の信号長を検出する信号弁別手段１０４と、前記信号弁別手段１０４で検出された信号長１０５と外部から入力された制御ゲート信号１０６とに基づいて、所望の信号長のデジタル信号の振幅情報１０８を抽出する振幅情報抽出手段１０７と、この抽出された振幅情報１０８に基づいて、前記ＶＧＡ１０１を制御するための制御信号１１０を生成するＡＧＣ制御手段１０９と、制御信号１１０をアナログ信号に変換し、ＶＧＡ１０１に出力するＤ／Ａ変換器１１１を備える。
【０００７】
このような自動利得制御装置を用いることにより、例えば、振幅値が相互に異なって異なる信号特性を持つＣＡＰＡ部のアドレス情報とデータ部のデータとの振幅値を個別に自動利得制御したり、更には、ＣＡＰＡ部がランド用のＣＡＰＡ部とグルーブ用のＣＡＰＡ部とに分かれている場合に、そのランド用及びグルーブ用の両アドレス情報の振幅値をで個別に自動利得制御することにより、ＣＡＰＡ部とデータ部間や、ランド用とグルーブ用のＣＡＰＡ部相互間で、個別に適切な振幅調整を行って、アドレス情報の取得率を上げるようにしている。このような技術は例えば特許文献１に記載されている。
【特許文献１】特開２００４−４８７０７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、前記従来の構成では、高速で記録再生を行う場合に、ゲイン制御情報を伝送する系（図２３では、ＡＧＣ制御手段１０９からＶＧＡ１０１にゲイン制御情報を伝送する系）の遅延量が相対的に大きくなってくる。このため、ＣＡＰＡ部（アドレス領域）とデータ領域との境界、又は、ランド側のアドレス領域とグルーブ側のアドレス領域との境界付近において、ゲイン制御情報の反映が遅れ、その結果、自動振幅制御が不安定になって、アドレス情報やデジタルデータの再生性能が低下する欠点があることが判った。
【０００９】
そこで、前記の欠点を解消すべく、例えば、ゲイン制御情報の伝送系をアナログ信号処理のみで構成することが考えられるが、この場合には、ゲイン制御情報の伝送時間を短縮できるが、逆に、回路規模及び消費電力が大きくなるばかりでなく、再生能力が高いＰＲＭＬ（Partial Response Maximum Likelihood）信号処理方式等のデジタル信号処理手段が使用できなくなる欠点が新たに生じる。一方、前記従来の構成のようにデジタル信号処理を適用した場合に、ゲイン制御情報の伝送時間を短縮しようとすると、Ｄ／Ａ変換器１１１を高速性能のものを使用することになるが、これでは回路規模及び消費電力が大きくなるばかりでなく、Ｄ／Ａ変換器１１１でグリッジ雑音等が発生して、再生ＲＦ信号が劣化し、再生性能が低下するという課題が生じる。
【００１０】
本発明は、前記従来の課題を解決するものであり、その目的は、ゲイン制御情報の伝送系をアナログ信号処理する構成やデジタル信号処理する構成の何れの場合においても、アドレス領域とデータ領域との境界付近において、時間遅れのない正常で適切なゲイン制御情報を再生ＲＦ信号に反映させることにある。
【００１１】
また、本発明の第２の目的は、前記アドレス領域とデータ領域との境界付近だけでなく、ランド用とグルーブ用とのアドレス領域の境界付近において、トラッキングバランスが崩れている場合でも、ランド用とグルーブ用との両アドレス情報に対して時間遅れのない適切なゲイン制御情報を反映させることにある。
【課題を解決するための手段】
【００１２】
前記目的を達成するために、本発明の記録再生制御装置は、アドレス領域を示すアドレスゲート信号に対して、ゲイン制御情報を伝送する系の遅延量に応じて、事前に進んだ位相でゲイン制御情報を切り換えることとする。
【００１３】
また、前記第２の目的を達成するために、ランド用とグルーブ用のアドレスを区別するためのアドレス領域の極性を示すアドレス極性信号に対しても、ゲイン制御情報を伝送する系の遅延量に応じて、事前に進んだ位相でゲイン制御情報を切り換えることとする。
【００１４】
具体的に、請求項１記載の発明の記録再生制御装置は、エンボス状のアドレス領域と記録可能なデータ領域とがセクタ毎に間欠的に存在する記録媒体に対する記録再生制御装置であって、前記記録媒体から読み出されたＲＦ再生信号からデジタルデータを復調するデジタルデータ復調手段と、前記デジタルデータ復調手段により前記アドレス領域から読みだされたアドレス情報を基に次のセクタのアドレス情報の位置を示す第１のアドレスゲート信号を生成する第１のアドレスゲート信号生成手段と、前記第１のアドレスゲート信号を任意の時間分進めて第２のアドレスゲート信号を生成する第２のアドレスゲート信号生成手段と、前記記録媒体から読み出されたＲＦ再生信号から振幅情報を検出する振幅検出手段と、前記振幅情報を受け、この振幅情報と前記アドレス領域に対して任意に設定可能なアドレス振幅目標値との差分がゼロに近づいて行くようにゲイン制御量を生成するアドレス部ゲイン制御量生成手段と、前記振幅情報を受け、この振幅情報と前記データ領域に対して任意に設定可能なデータ振幅目標値との差分がゼロに近づいて行くようにゲイン制御量を生成するデータ部ゲイン制御量生成手段と、前記アドレス部ゲイン制御量生成手段と前記データ部ゲイン制御量生成手段の出力信号を、前記第１のアドレスゲート信号及び前記第２のアドレスゲート信号に基づいて切り換えながら伝送する制御量伝送手段と、前記制御量伝送手段の出力信号であるゲイン制御情報を基に、前記アドレス領域と前記データ領域別に、前記再生ＲＦ信号の振幅を制御するゲイン制御手段とを備えたことを特徴とする。
【００１５】
請求項２記載の発明は、前記請求項１に記載の記録再生制御装置において、前記第１のアドレスゲート信号生成手段は、前記デジタルデータ復調手段で生成された前記再生ＲＦ信号の有するクロック成分に同期したチャネルクロックでカウントするセクタカウンタと、前記アドレス領域の始端を示すカウント値であるアドレス始端情報を保持するアドレス始端情報保持手段と、前記アドレス領域の終端を示すカウント値であるアドレス終端情報を保持するアドレス終端情報保持手段とを有し、前記アドレス始端情報と前記セクタカウンタのカウント値とが一致する箇所で前記第１のアドレスゲート信号をアサートし、前記アドレス終端情報と前記セクタカウンタのカウント値とが一致する箇所で前記第１のアドレスゲート信号をネゲートするものであり、前記第２のアドレスゲート信号生成手段は、前記アドレス始端情報から任意の進み位置であるアドレス始端予測情報を保持するアドレス始端予測情報保持手段と、前記アドレス終端情報から任意の進み位置であるアドレス終端予測情報を保持するアドレス終端予測情報保持手段とを有し、前記アドレス始端予測情報と前記セクタカウンタのカウント値とが一致する箇所で前記第２のアドレスゲート信号をアサートし、前記アドレス終端予測情報と前記セクタカウンタのカウント値とが一致する箇所で前記第２のアドレスゲート信号をネゲートするものであることを特徴とする。
【００１６】
請求項３記載の発明は、前記請求項２に記載の記録再生制御装置において、前記第２のアドレスゲート信号生成手段は、前記記録媒体の再生速度に応じて、前記アドレス始端予測情報を前記アドレス始端予測情報保持手段に設定すると共に、前記アドレス終端予測情報を前記アドレス終端予測情報保持手段に設定するアドレスゲート予測位置設定手段を有することを特徴とする。
【００１７】
請求項４記載の発明は、前記請求項２に記載の記録再生制御装置において、前記第２のアドレスゲート信号生成手段は、固定クロックを生成する固定クロック生成手段と、前記固定クロックでカウントを行う固定クロックカウント手段と、前記固定クロックカウント手段によりカウントされる期間中における前記チャネルクロックの個数をカウントし、そのカウント値を保持する進み位相情報決定手段とを有し、前記アドレス始端予測情報保持手段は、前記アドレス始端情報と前記進み位相情報決定手段のカウント値との差に基づいて前記アドレス始端予測情報を設定して保持し、アドレス終端予測情報保持手段は、前記アドレス終端情報と前記進み位相情報決定手段のカウント値との差に基づいて前記アドレス終端予測情報を設定して保持することを特徴とする。
【００１８】
請求項５記載の発明は、前記請求項１に記載の記録再生制御装置において、前記制御量伝送手段は、前記第２のアドレスゲート信号の立ち上がりタイミングで前記アドレス部ゲイン制御量生成手段の出力信号を伝送し、前記第２のアドレスゲート信号の立ち下がりタイミングで前記データ部ゲイン制御量生成手段の出力信号を伝送することを特徴とする。
【００１９】
請求項６記載の発明は、前記請求項５に記載の記録再生制御装置において、前記アドレス部ゲイン制御量生成手段は、前記第２のアドレスゲート信号の立ち上がり位置から前記第１のアドレスゲート信号の立ち上がり位置までの期間において、ゲイン制御量をホールドするホールド手段を有し、前記データ部ゲイン制御量生成手段は、前記第２のアドレスゲート信号の立ち下がり位置から前記第１のアドレスゲート信号の立ち下がり位置までの期間において、ゲイン制御量をホールドするホールド手段を有することを特徴とする。
【００２０】
請求項７記載の発明は、前記請求項１に記載の記録再生制御装置において、前記第２のアドレスゲート信号生成手段は、前記第２のアドレスゲート信号を生成するかどうかを任意に設定することが可能であることを特徴とする。
【００２１】
請求項８記載の発明は、前記請求項１に記載のデジタル記録再生制御装置において、前記エンボス状のアドレス領域がランドとグルーブとの双方に対応できる構成である場合、ランド側かグルーブ側かを判別可能な第１のアドレス極性信号を生成する第１のアドレス極性信号生成手段と、前記第１のアドレス極性信号を任意の時間分進めて第２のアドレス極性信号を生成する第２のアドレス極性信号生成手段とを有し、前記アドレス部ゲイン制御量生成手段は、ランド用のゲイン制御量を生成するランド用アドレス部ゲイン制御量生成手段と、グルーブ用のゲイン制御量を生成するグルーブ用アドレス部ゲイン制御量生成手段とを有し、前記制御量伝送手段は、前記ランド用アドレス部ゲイン制御量生成手段、前記グルーブ用アドレス部ゲイン制御量生成手段及び前記データ部ゲイン制御量生成手段の各出力信号の何れかを、前記第１のアドレスゲート信号、前記第２のアドレスゲート信号並びに前記第１のアドレス極性信号及び前記第２のアドレス極性信号に基づいて、切り換えながら伝送することを特徴とする。
【００２２】
請求項９記載の発明は、前記請求項８に記載の記録再生制御装置において、前記第１のアドレスゲート信号生成手段は、前記デジタルデータ復調手段で生成された前記再生ＲＦ信号の有するクロック成分に同期したチャネルクロックでカウントするセクタカウンタと、前記アドレス領域の始端を示すカウント値であるアドレス始端情報を保持するアドレス始端情報保持手段と、前記アドレス領域の終端を示すカウント値であるアドレス終端情報を保持するアドレス終端情報保持手段とを有し、前記アドレス始端情報と前記セクタカウンタのカウント値とが一致する箇所で前記第１のアドレスゲート信号をアサートし、前記アドレス終端情報と前記セクタカウンタのカウント値とが一致する箇所で前記第１のアドレスゲート信号をネゲートするものであり、前記第１のアドレス極性信号生成手段は、ランド側のアドレス領域の始端を示すカウント値であるランド用アドレス始端情報を保持するランド用アドレス始端情報保持手段と、ランド側のアドレス領域の終端を示すカウント値であるランド用アドレス終端情報を保持するランド用アドレス終端情報保持手段とを有し、前記ランド用アドレス始端情報と前記セクタカウンタのカウント値とが一致する箇所で前記第１のアドレス極性信号をアサートし、前記ランド用アドレス終端情報と前記セクタカウンタのカウント値とが一致する箇所で前記第１のアドレス極性信号をネゲートするものであり、前記第２のアドレスゲート信号生成手段は、前記アドレス始端情報から任意の進み位置であるアドレス始端予測情報を保持するアドレス始端予測情報保持手段と、前記アドレス終端情報から任意の進み位置であるアドレス終端予測情報を保持するアドレス終端予測情報保持手段とを有し、前記アドレス始端予測情報と前記セクタカウンタのカウント値とが一致する箇所で前記第２のアドレスゲート信号をアサートし、前記アドレス終端予測情報と前記セクタカウンタのカウント値とが一致する箇所で前記第２のアドレスゲート信号をネゲートするものであり、前記第２のアドレス極性信号生成手段は、前記ランド用アドレス始端情報から任意の進み位置であるランド用アドレス始端予測情報を保持するランド用アドレス始端予測情報保持手段と、前記ランド用アドレス終端情報から任意の進み位置であるランド用アドレス終端予測情報を保持するランド用アドレス終端予測情報保持手段とを有し、前記ランド用アドレス始端予測情報と前記セクタカウンタのカウント値とが一致する箇所で前記第２のアドレス極性信号をアサートし、前記ランド用アドレス終端予測情報と前記セクタカウンタのカウント値とが一致する箇所で前記第２のアドレス極性信号をネゲートすることを特徴とする。
【００２３】
請求項１０記載の発明は、前記請求項９に記載の記録再生制御装置において、前記第２のアドレスゲート信号生成手段は、前記記録媒体の再生速度に応じて、前記アドレス始端予測情報を前記アドレス始端予測情報保持手段に設定すると共に、前記アドレス終端予測情報を前記アドレス終端予測情報保持手段に設定するアドレスゲート予測位置設定手段を有し、前記第２のアドレス極性信号生成手段は、前記記録媒体の再生速度に応じて、前記ランド用アドレス始端予測情報を前記ランド用アドレス始端予測情報保持手段に設定すると共に、前記ランド用アドレス終端予測情報を前記ランド用アドレス終端予測情報保持手段に設定するアドレス極性予測位置設定手段を有することを特徴とする。
【００２４】
請求項１１記載の発明は、前記請求項９に記載の記録再生制御装置において、前記第２のアドレスゲート信号生成手段が、固定クロックを生成する固定クロック生成手段と、前記固定クロックで任意のカウントを行う固定カウント手段と、前記固定カウント手段によりカウントされる期間中における前記チャネルクロックの個数をカウントしてそのカウント値を保持する進み位相情報決定手段とを備え、前記アドレス始端情報と前記進み位相情報決定手段のカウント値との差に基づいて前記アドレス始端予測情報を設定すると共に、前記アドレス終端情報と前記進み位相情報決定手段のカウント値との差に基づいて前記アドレス終端予測情報を設定するものであり、前記第２のアドレス極性信号生成手段は、前記ランド用アドレス始端情報と前記進み位相情報決定手段のカウント値との差に基づいて前記ランド用アドレス始端予測情報を設定すると共に、前記ランド用アドレス終端情報と前記進み位相情報決定手段の差に基づいて前記ランド用アドレス終端予測情報を設定することを特徴とする。
【００２５】
請求項１２記載の発明は、前記請求項８に記載の記録再生制御装置において、前記第１のアドレスゲート信号生成手段は、前記デジタルデータ復調手段で生成された前記再生ＲＦ信号の有するクロック成分に同期したチャネルクロックでカウントするセクタカウンタと、前記アドレス領域の始端を示すカウント値であるアドレス始端情報を保持するアドレス始端情報保持手段と、前記アドレス領域の終端を示すカウント値であるアドレス終端情報を保持するアドレス終端情報保持手段とを有し、前記アドレス始端情報と前記セクタカウンタのカウント値とが一致する箇所で前記第１のアドレスゲート信号をアサートし、前記アドレス終端情報と前記セクタカウンタのカウント値とが一致する箇所で前記第１のアドレスゲート信号をネゲートするものであり、前記第１のアドレス極性信号生成手段は、ランド側のアドレス領域の始端を示すカウント値であるランド用アドレス始端情報を保持するランド用アドレス始端情報保持手段と、ランド側のアドレス領域の終端を示すカウント値であるランド用アドレス終端情報を保持するランド用アドレス終端情報保持手段とを有し、前記ランド用アドレス始端情報と前記セクタカウンタのカウント値とが一致する箇所で前記第１のアドレス極性信号をアサートし、前記ランド用アドレス終端情報と前記セクタカウンタのカウント値とが一致する箇所で前記第１のアドレス極性信号をネゲートするものであり、前記第２のアドレスゲート信号生成手段は、前記アドレス始端情報から任意の進み位置であるアドレス始端予測情報を保持するアドレス始端予測情報保持手段と、前記アドレス終端情報から任意の進み位置であるアドレス終端予測情報を保持するアドレス終端予測情報保持手段とを有し、前記アドレス始端予測情報と前記セクタカウンタのカウント値とが一致する箇所で前記第２のアドレスゲート信号をアサートし、前記アドレス終端予測情報と前記セクタカウンタのカウント値とが一致する箇所で前記第２のアドレスゲート信号をネゲートするものであり、前記第２のアドレス極性信号生成手段は、前記第２のアドレス極性信号を、前記第２のアドレスゲート信号の立ち上がり位置以後の任意の位置でアサートし、前記第２のアドレスゲート信号の立ち下がり位置でネゲートし、更に、前セクタの前記第１のアドレス極性信号がグルーブ側を示している場合には前記第２のアドレス極性信号をそのまま出力し、前セクタの前記第１のアドレス極性信号がランド側を示している場合には前記第２のアドレス極性信号を反転して出力するアドレス極性信号反転手段を有することを特徴とする。
【００２６】
請求項１３記載の発明は、前記請求項１２に記載の記録再生制御装置において、前記第２のアドレスゲート信号生成手段は、記録媒体の再生速度に応じて、前記アドレス始端予測情報を前記アドレス始端予測情報保持手段に設定すると共に、前記アドレス終端予測情報を前記アドレス終端予測情報保持手段に設定するアドレスゲート予測位置設定手段を有することを特徴とする。
【００２７】
請求項１４記載の発明は、前記請求項１２に記載の記録再生制御装置において、前記第２のアドレスゲート信号生成手段は、固定クロックを生成する固定クロック生成手段と、前記固定クロックで任意のカウントを行う固定クロックカウント手段と、前記固定クロックカウント手段によりカウントされる期間中における前記チャネルクロックの個数をカウントして、そのカウント値を保持する進み位相情報決定手段と、前記アドレス始端情報と前記進み位相情報決定手段のカウント値との差に基づいて前記アドレス始端予測情報を設定すると共に、前記アドレス終端情報と前記進み位相情報決定手段のカウント値との差に基づいて前記アドレス終端予測情報を設定することを特徴とする。
【００２８】
請求項１５記載の発明は、請求項８に記載の記録再生制御装置において、前記制御量伝送手段は、前記第２のアドレスゲート信号の立ち上がりタイミングにおいて、前記第２のアドレス極性信号がランド側を示す場合には前記ランド用アドレス部ゲイン制御量生成手段の出力信号を伝送する一方、前記第２のアドレス極性信号がグルーブ側を示す場合には前記グルーブ用アドレス部ゲイン制御量生成手段の出力信号を伝送し、前記第２のアドレス極性信号の極性が切り替わるタイミングにおいて、前記第２のアドレス極性信号がランド側を示す場合には前記ランド用アドレス部ゲイン制御量生成手段の出力信号を伝送する一方、前記第２のアドレス極性信号がグルーブ側を示す場合には前記グルーブ用アドレス部ゲイン制御量生成手段の出力信号を伝送し、前記第２のアドレスゲート信号の立ち下がりタイミングにおいて前記データ部ゲイン制御量生成手段の出力信号を伝送することを特徴とする。
【００２９】
請求項１６記載の発明は、前記請求項１５に記載の記録再生制御装置において、前記ランド用アドレス部ゲイン制御量生成手段は、前記第２のアドレスゲート信号の立ち上がり位置から第１のアドレスゲート信号の立ち上がり位置までの期間において、又は、前記第２のアドレス極性信号の極性の切り変わり位置から第１のアドレス極性信号の極性切り変わり位置までの期間において、ゲイン制御量をホールドするホールド手段を有し、前記グルーブ用アドレス部ゲイン制御量生成手段は、前記第２のアドレスゲート信号の立ち上がり位置から第１のアドレスゲート信号の立ち上がり位置までの期間において、又は、前記第２のアドレス極性信号の極性の切り変わり位置から第１のアドレス極性信号の極性きり変わり位置までの期間において、ゲイン制御量をホールドするホールド手段を有し、前記データ部ゲイン制御量生成手段は、前記第２のアドレスゲート信号の立ち下がり位置から前記第１のアドレスゲート信号の立ち下がり位置までの期間において、ゲイン制御量をホールドするホールド手段を有することを特徴とする。
【００３０】
請求項１７記載の発明は、前記請求項８に記載の記録再生制御装置において、前記第２のアドレスゲート信号生成手段は、前記第２のアドレスゲート信号を生成するかどうかを任意に設定することが可能であり、且つ、前記第２のアドレス極性信号生成手段は、前記第２のアドレス極性信号を生成するかどうかを任意に設定することが可能であることを特徴とする。
【００３１】
請求項１８記載の発明は、前記請求項８に記載の記録再生制御装置において、前記第１のアドレス極性信号生成手段は、前記第１のアドレス極性信号を生成するかどうかを任意に設定することが可能であり、且つ、前記第２のアドレス極性信号生成手段は、前記第２のアドレス極性信号を生成するかどうかを任意に設定することが可能であることを特徴とする。
【００３２】
請求項１９記載の発明は、前記請求項１に記載の記録再生制御装置において、前記データ部ゲイン制御量生成手段は、ゲインリセット信号により待機ゲイン制御量に固定されるデータ部ゲインリセット回路と、前記データ領域をリードする場合に、リード開始の前の任意のセクタで前記ゲインリセット信号をアサートした後、任意の区間をおいて前記ゲインリセット信号をネゲートするデータ部リセット制御手段とを有して、ゲイン制御量を前記待機ゲイン制御量に保持した後、前記データ領域でのゲイン制御を開始することを特徴とする。
【００３３】
請求項２０記載の発明は、前記請求項１に記載の記録再生制御装置において、前記デジタルデータ復調手段は、前記再生ＲＦ信号をデジタルＲＦ信号に変換するアナログ・デジタルコンバータと、前記デジタルＲＦ信号からオフセット成分を除去するオフセット補正手段と、前記オフセット補正手段の出力信号から、前記再生ＲＦ信号が有するクロック成分に同期したチャネルクロックを、前記アナログ・デジタルコンバータに回帰することにより生成する位相同期制御手段と、前記オフセット補正手段の出力信号に対して二値化を行うＰＲＭＬ信号処理手段と、前記二値化信号からデジタルデータを復調する復調手段とを有し、前記振幅検出手段は、前記デジタルＲＦからピークエンベロープとボトムエンベロープを検出し、前記ピークエンベロープと前記ボトムエンベロープの差から前記振幅情報を検出するものであり、前記制御量伝送手段は、前記ゲイン制御情報を任意のタイミングで保持するゲイン制御情報保持手段と、前記ゲイン制御情報保持手段の出力信号をシリアル情報に変換するパラレル・シリアル変換手段とを有して、前記シリアル情報を前記ゲイン制御手段に伝送するものであり、前記ゲイン制御手段は、前記制御量伝送手段からのシリアル情報をパラレル情報に変換するシリアル・パラレル変換手段と、前記シリアル・パラレル変換手段の出力信号に基づいてゲインを変更するゲインアンプとにより構成されることを特徴とする。
【００３４】
以上により、請求項１〜２０記載の発明の記録再生制御装置では、アドレス領域を示すアドレスゲート信号を事前に進んだ位相に調整したので、このアドレスゲート信号に基づいたタイミングで生成されるゲイン制御情報の伝送系に遅延があっても、時間遅れの少ないゲイン制御情報でもって信号の振幅制御を行うことが可能である。従って、高速で記録再生を行う場合であっても、アドレス領域とデータ領域との境界点においてゲイン制御情報を適切に切り換えて、再生ＲＦ信号に反映させることができる。よって、回路規模の削減及び消費電力の低減を可能とし更にはデジタル信号処理を適用して再生性能の向上を図りながら、自動振幅制御を安定化させて、アドレス情報とデジタルデータの再生性能を向上させることができる。
【００３５】
また、請求項２及び９記載の発明では、チャネルクロック基準のセクタカウンタを用いるので、１セクタ前のアドレス情報から正確なアドレスゲート信号の生成が可能となる。従って、自動ゲイン制御がより一層に安定して、プレイアビリティが向上する。
【００３６】
更に、請求項３、１０及び１３記載の発明では、再生速度の変化に応じてアドレスゲート信号の生成位置を切り換えるので、チャネルクロック基準で見た場合にゲイン制御情報の伝送遅延量が相対的に変化して見えるときでも、ゲイン制御情報が最適な位置で反映される。従って、シーク時やＣＡＶ（Constant Angular Velocity）方式時に、自動ゲイン制御が安定して、プレイアビリティがより向上する。
【００３７】
加えて、請求項４、１１及び１４記載の発明では、固定クロックの特性を生かして、ゲイン制御情報の伝送遅延量をチャネルクロックに換算するので、再生速度の変化に対して自動でアドレスゲート信号の生成位置を最適化することができる。よって、シーク時やＣＡＶ（Constant Angular Velocity）方式時に、自動ゲイン制御が更に安定して、プレイアビリティを向上することが可能となる。
【００３８】
また、請求項５記載の発明では、最小のアドレスゲート信号によってアドレス領域とデータ領域との双方の切り換えを行うので、回路規模の削減と制御の簡易化が可能となる。
【００３９】
更に、請求項６及び１６記載の発明では、安定したゲイン制御が可能な位置以外では、ゲイン制御をホールドできるので、自動ゲイン制御が安定して、アドレス情報及びデジタルデータの再生性能が向上する。
【００４０】
加えて、請求項７、１７及び１８記載の発明では、第２のアドレスゲート信号や第２のアドレス極性信号の生成機能が必要とされない記録媒体の再生速度に対しては、その信号生成機能を反映しない機能があるので、消費電力の低減が可能である。
【００４１】
また、請求項８〜１１記載の発明では、ランド用アドレス領域かグルーブ用アドレス領域かを示すアドレス極性信号を事前に進んだ位相に調整したので、このアドレス極性信号に基づいたタイミングで生成されるゲイン制御情報の伝送系に遅延があっても、時間遅れの少ないゲイン制御情報でもって信号の振幅制御を行うことが可能である。従って、高速で記録再生を行う場合であっても、ランド用アドレス領域とグルーブ用アドレス領域との境界点においてゲイン制御情報を適切に切り換えて、再生ＲＦ信号に反映させることができる。よって、回路規模の削減及び消費電力の低減を可能とし更にはデジタル信号処理を適用して再生性能の向上を図りながら、自動振幅制御を安定化させて、ランド用アドレス情報とグルーブ用アドレス情報とを精度良く再生することができる。
【００４２】
更に、請求項１２記載の発明では、アドレス極性情報の進み位相のゲート信号を生成する手段を簡易化できるので、回路規模を削減することが可能となる。
【００４３】
加えて、請求項１５記載の発明では、最小のゲート信号により、ランド側のアドレス領域とグルーブ側のアドレス領域とデータ領域との３種類を切り換えることが可能であるので、回路規模の削減と制御の簡易化が可能である。
【００４４】
また、請求項１７記載の発明では、アドレス極性信号関係を切り換え可能にしたので、自動ゲイン制御の制御速度が必要な場合にはアドレス領域を１本化し、制御速度が必要でない場合にはランド側アドレス領域とグルーブ側アドレス領域とを分離できて、制御の最適化が可能となる。また、シーク直後の引き込み時間の短縮となるので、プレイアビリティの向上も可能である。
【００４５】
更に、請求項１９記載の発明では、リード開始前にデータ領域のゲイン量を待機ゲイン制御量にリセットすることが可能となるので、リード直前までのデータ領域でのゲイン制御をホールドすることができる。よって、自動ゲイン制御の安定化によるプレイアビリティの向上と消費電力の低減とが可能となる。
【発明の効果】
【００４６】
以上説明したように、請求項１〜２０記載の発明の記録再生制御装置によれば、記録媒体のアドレス領域を示すアドレスゲート信号を事前に進んだ位相に調整したので、高速で記録再生を行う場合であっても、アドレス領域とデータ領域との境界点で、ゲイン制御情報を時間遅れなく適切に切り換えることができ、よって、回路規模の削減、消費電力の低減及びデジタル信号処理の適用による再生性能の向上を図りつつ、自動振幅制御を安定化させて、アドレス情報とデジタルデータとの再生性能を向上させることができる。
【００４７】
特に、請求項８〜１１記載の発明によれば、更に、記録媒体のランド用アドレス領域かグルーブ用アドレス領域かを示すアドレス極性信号を事前に進んだ位相に調整したので、高速で記録再生を行う場合であっても、ランド用アドレス領域とグルーブ用アドレス領域との境界点でゲイン制御情報を時間遅れなく適切に切り換えることができ、よって、回路規模の削減、消費電力の低減及びデジタル信号処理の適用による再生性能の向上を図りつつ、自動振幅制御を安定化させて、ランド用アドレス情報とグルーブ用アドレス情報との再生性能を向上させることができる。
【発明を実施するための最良の形態】
【００４８】
以下、本発明の実施形態の記録再生制御装置を図面と共に詳細に説明する。
【００４９】
（第１の実施形態）
図１は、本発明の第１の実施形態における記録再生制御装置の構成を示すブロック図を示す。
【００５０】
この第１の実施形態は、請求項１に記載の発明に対応するものであり、記録型光ディスクであるＤＶＤ−ＲＡＭの高速記録時、及び高速再生時に、アドレス領域を示すアドレスゲート信号に対して、ゲイン制御情報を伝送する系の遅延量に応じて、事前に進んだ位相でゲイン制御情報を切り換えることにより、アドレス領域とデータ領域との境界付近において、遅れのない正常なゲイン制御情報を再生ＲＦ信号に反映させる構成とすることにより、回路規模の削減と、消費電力の低減、及び、デジタル信号処理の適用による再生性能の向上を併せ持つ記録再生制御装置を実現したものである。以下、説明する。
【００５１】
図１において、光記録媒体（記録媒体）１は、デジタルデータを記録するための相変化型記録材料の薄膜を有する情報記録媒体であり、トラックが既定間隔でらせん状又は同心円状に形成されている。光ディスク媒体１の一つである書き換えが可能なＤＶＤ−ＲＡＭディスクは、エンボス領域に間欠的に形成されているアドレス情報（ＣＡＰＡ）と、ユーザーが書き換え可能なデータ部とを有しており、ランダムアクセス性能が高いシステムを構築できると共に、記録データの品質保証も容易であるという特徴を持っているものである。
【００５２】
再生ＲＦ信号検出手段２は、光記録媒体１からデジタルデータを読み出すに際して、光スポットの焦点を合わせてトラック上を捜査するレーザ発生器を搭載したアクチュエータと、光スポットからの反射光を電気信号に変換するフォトディテクタなどを具備しているピックアップなどで構成される。この再生ＲＦ信号検出手段２は、ブースト量とカットオフ周波数とを任意に設定できるフィルタを具備するものであっても良い。このフィルタは、例えば、図２の実線で示すような周波数特性を有する高次等リップルフィルタ等であっても良い。この図２において、点線で示した特性は、高域のブーストを行わない場合の特性である。
【００５３】
前記再生ＲＦ信号検出手段２より検出された再生ＲＦ信号３は、ゲインを制御するためのゲイン制御手段４に入力されて、ゲイン制御量５により振幅が調整される。ゲイン制御量５は、制御量伝送手段６から供給される。ゲイン制御手段４は、例えば図３に示すような、ゲイン制御量５と振幅との関係に基づくＶＧＡで構成される。ゲイン制御量５と制御量伝送手段６に関しては、後ほど説明する。
【００５４】
先ずは、光記録媒体１の記録再生のために必要とされるデジタル２値化信号と、その信号中に含まれるアドレス情報８と、その信号に同期したチャネルクロック９との生成方法に関して、説明する。ゲイン制御手段４の出力信号は、デジタルデータ復調手段７に入力されて、２値化信号に変換され、且つ、アドレス情報８や、記録されたデジタルデータに復調される。また、同時に、再生ＲＦ信号の３の有するクロック成分に同期したチャネルクロック９も抽出される。
【００５５】
前記デジタルデータ復調手段７は、例えば図４に示すような構成を有する。ゲイン制御手段４のアナログ信号の出力信号を、ＶＣＯ２２(電圧制御発振器；以下、ＶＣＯと称す)により生成されるチャネルクロック９を用いて、デジタル信号に変換する回路としてのＡ／Ｄ変換器（アナログ・デジタルコンバータ）１８により多ビットのデジタルＲＦ信号１９に標本化する。このデジタルＲＦ信号１９をオフセット補正手段２０に入力することにより、デジタルＲＦ信号１９に含まれる振幅方向のオフセット成分を補正する。一方、デジタルＲＦ信号１９のクロック成分に同期するようにチャネルクロック９を制御するために、位相同期制御手段２１により、オフセット補正手段２０の出力信号のゼロクロス近傍の標本化データから位相誤差情報を抽出し、フィルタ処理を施しながら、位相誤差情報をゼロにするようにＶＣＯ２２で生成されるチャネルクロック９の発振周波数を制御する。このように、再生された再生ＲＦ信号３に含まれるチャネル周波数成分に同期したチャネルクロック９が生成される。また、近年、再生品質の向上を目的に、雑音耐性に優れ、意図的な符号間干渉を付加し、その相関性をもとに最も確からしい系列を推定する技術であるＰＲＭＬ（パーシャルレスポンスマキシマムライクリフード；以下、ＰＲＭＬと称す）信号処理技術を適用する場合も増えてきている。ここでは、オフセット補正手段２０からの出力信号をＰＲＭＬ信号処理手段２３に入力することにより、より確からしい系列を抽出した後、その系列をアドレス復調回路２４に入力して、アドレス情報８を検出する機能を有することにより、アドレス情報８を正確に検出することが可能である。このように上述した一連のデジタルデータを復調する手段により、再生性能の向上、及び、記録媒体からのデジタルデータの読み出し品質を示すプレイアビリティの向上が可能となる。ここで示した構成は、一例であり、この構成に限定されるものではない。
【００５６】
尚、デジタルデータ復調手段７は、Ａ／Ｄ変換器１８を用いないで、アナログ位相同期回路により、チャネルクロック９とアドレス復調回路２４の入力信号を生成するものであっても良い。
【００５７】
次に、図１において、第１のアドレスゲート信号生成手段１０により、アドレス情報８と、チャネルクロック９を基に、次のセクタでアドレス部と予想される位置に第１のアドレスゲート信号１１が生成される。ここで、ゲイン制御情報５を決定する手段として、デジタルデータ復調手段７を介して伝送されるゲイン制御手段４の出力信号から、振幅検出手段１４により、振幅情報１５を検出した後、この振幅情報１５を基に、第１のアドレスゲート信号１１でアサートされている区間のアドレス部に対して任意に設定可能なアドレス振幅目標値との差分がゼロに近づいて行くようにゲイン制御量を生成するアドレス部ゲイン制御量生成手段１６と、前記振幅情報１５を基に、第１のアドレスゲート信号１１でネゲートされている区間のデータ部に対して任意に設定可能なデータ振幅目標値との差分がゼロに近づいて行くようにゲイン制御量を生成するデータ部ゲイン制御量生成手段１７とにより、各々の領域における信号振幅を自動調整するための制御量を生成することが可能となる。ここで、前記アドレス部ゲイン制御量生成手段１６及びデータ部ゲイン制御量生成手段１７は、各々、前回のセクタの最終制御値を保持しておく機能を有するものである。
【００５８】
次に、図１においては、制御量伝送手段６により、第１のアドレスゲート信号１１の立ち上がりタイミングで前回のセクタの制御値を開始値としてアドレス部ゲイン制御量生成手段１６の出力信号をゲイン制御情報５として伝送し、第１のアドレスゲート信号１１の立ち下がりタイミングで前回のセクタの制御値を開始値としてデータ部ゲイン制御量生成手段１７の出力信号をゲイン制御情報５として伝送する。これにより、例えば、ＤＶＤ−ＲＡＭディスクを低速で記録再生する場合には、各々で信号特性が異なるアドレス部とデータ部において、各々の領域に対して適切な再生ＲＦ信号３に対するゲイン制御が可能となり、波形の品質が向上することにより、高い再生性能とプレイアビリティが確保できる。ところが、近年、電気機器、電子機器に関しても、環境にやさしい製品作りが必要になってきており、その中でも、アナログ機能をデジタル化することにより、低コスト化と省電力化に有利とされる微細ルールの半導体プロセスを用いた高集積化されたシステムＬＳＩの活用が強く望まれている。その際に、光記録媒体に対して、高速で記録再生する場合にも、省電力化やコスト削減のために、以下に示すようなデジタル回路を基準にしたシステム構成にすることが多くなっている。
【００５９】
前記図１に示した振幅検出手段１４は、例えば、図５に示すように構成されるものである。図４で示したようなデジタルデータ復調手段７の出力信号であるデジタルＲＦ信号１９から、任意の区間の信号の最大成分を検出しながら低域通過型フィルタにより平滑化するピークエンベロープ検出回路２５によりピークエンベロープを検出し、任意の区間の信号の最小成分を検出しながら低域通過型フィルタにより平滑化するボトムエンベロープ検出回路２６によりボトムエンベロープを検出し、各々により検出されたピークエンベロープ信号とボトムエンベロープ信号を差分検出回路２７に入力して、信号の差分情報を検出することにより、振幅情報１５を得るものである。ここで得られた振幅情報１５は、ゲイン制御手段４の出力信号の振幅を表すものであり、ＤＶＤ−ＲＡＭディスクの場合には、図６（ａ）の符号２８Ａと２８Ｂで示すアドレス情報８が存在するアドレス部（ＣＡＰＡ部）と、符号２９Ａと２９Ｂで示す書き換え可能な領域であるデータ部の各々の時刻における振幅を示すものである。ここで示した構成は、一例であり、この構成に限定されるものではない。
【００６０】
尚、第１のアドレスゲート信号生成手段１０は、例えば、図６に示すような原理により第１のアドレスゲート信号１１を生成するものである。また、図７に示すような構成を有するものである。ここで示す原理と構成は一例であり、この原理と構成に限定されるものではない。図７に示した第１のアドレスゲート信号生成手段１０は、同図及び図６（ｂ）に示すように、デジタルデータ復調手段７で生成された再生ＲＦ信号３の有するクロック成分に同期したチャネルクロック９でカウントアップするセクタカウンタ３０を有し、更に、セクタカウンタ３０のカウント値に対して、アドレス部の始端を示すカウント値であるアドレス始端情報３１を保持するアドレス始端情報保持手段４８と、アドレス部の終端を示すカウント値であるアドレス終端情報３２を保持するアドレス終端情報保持手段４９とを有する。前記セクタカウンタ３０は、前記アドレス始端情報３１と自己のセクタカウンタ３０のカウント値とが一致する箇所で第１のアドレスゲート信号１１をアサートし、前記アドレス終端情報３２と自己のセクタカウンタ３０のカウント値とが一致する箇所で第１のアドレスゲート信号１１をネゲートするものである。例えば、セクタカウンタ３０は、アドレス部２８Ａ、２８Ｂから検出されたアドレス情報８により、アドレス終端情報３２が示す位置３０Ａ、３０Ｂでカウントリセットする機能を有する。ここで示した第１のアドレスゲート信号１１により、アドレス部とデータ部との振幅情報１５を識別することが可能となる。
【００６１】
前記振幅情報１５は、第１のアドレスゲート信号１１を基準に、アドレス部ゲイン制御量生成手段１６とデータ部ゲイン制御量生成手段１７とにより、ゲイン制御情報５に変換されるが、その際、図８に示すような制御量伝送手段６とゲイン制御手段４を用いると、ゲイン制御手段４と制御量伝送手段６とが、別々のＬＳＩで構成される場合に、伝送に必要な端子数が少なくなるため、機器の実装が容易になるだけでなく、伝送路から放出されるデジタル雑音も少なくなるため機器の雑音特性も良好になるという特徴を有することになる。以下、これを詳述する。
【００６２】
図８の制御量伝送手段６において、ゲイン制御情報保持手段３６は、第１のアドレスゲート信号１１がアサートされている区間は、アドレス部ゲイン制御量生成手段１６の出力信号を選択し、第１のアドレスゲート信号１１がネゲートされている区間は、データ部ゲイン制御量生成手段１７の出力信号を選択する。前記ゲイン制御情報保持手段３６の出力信号は、多ビットのデジタル信号であるので、これをパラレル・シリアル変換手段３７によりシリアルデータに変換した後、図１に示したゲイン制御情報５として、ゲイン制御手段４に伝送される。このとき、ゲイン制御手段４は、入力されるシリアルデータ（ゲイン制御情報５）を、シリアル・パラレル変換手段３８によりパラレルデータに変換した後、Ｄ／Ａ変換器（デジタル・アナログコンバータ）３９によりアナログ制御信号に変換して、最後にＶＧＡ４０により、再生ＲＦ信号３のゲインを調整して出力する。
【００６３】
前記の図８の構成において、デジタル信号処理を行うことにより、コスト削減と省電力化は達成可能となるが、パラレル・シリアル変換と、更にそれを戻すシリアル・パラレル変換の時間遅延が発生するために、制御量伝送手段６からゲイン制御手段４までの区間で、ゲイン制御情報５が伝送される時間に一定の遅延が生じてしまい、これにより、例えば、ＤＶＤ−ＲＡＭメディアの高速記録再生時には、相対的にゲイン制御量５の遅延量が大きくなってしまうために、ゲインの制御位置が遅れることになる。従って、このままの状態では、信号の特性が異なるアドレス部とデータ部とのゲインを各々個別に制御したい場合に、図６（ｃ）に示すような第１のアドレスゲート信号１１でゲイン切り換えをすると、遅延時間３５の分だけ、ゲインの再生ＲＦ信号３への反映が遅れるために、図６（ｆ）に示すようにゲイン切り換え位置の前後でゲイン制御が崩れ、その結果、図６（ｅ）の符号２８Ｃ、２８Ｄ、２９Ｃ、２９Ｄに示すようにゲイン制御手段４の出力信号の振幅が不安定になる可能性が高くなる欠点がある。
【００６４】
そこで、本実施形態では、第１のアドレスゲート信号１１をゲイン制御情報５の遅延時間（図６の時間３５）分進めた図６（ｄ）に示すような第２のアドレスゲート信号１３を、第２のアドレスゲート信号生成手段１２により生成することにより、第２のアドレスゲート信号１３を用いて、制御量伝送手段６においてゲイン制御情報５を早めに伝送するようにすれば、ゲイン制御手段４に到達するゲイン制御情報５が、図６（ｈ）で示すように、最適な位置になるので、図６（ｇ）に示すように、ＡＧＣ（Auto Gain Control；以下、ＡＧＣと称す）が正常に動作する。
【００６５】
前記第２のアドレスゲート信号生成手段１２は、例えば、図６及び図９に示すような原理及び構成により、第２のアドレスゲート信号１３を生成するものである。ここで示す原理と構成は一例であり、この原理と構成の限定されるものではない。図９の第２のアドレスゲート信号生成手段１２では、同図及び図６（ｂ）に示すように、第１のアドレスゲート信号生成手段１０と同様のセクタカウンタ３０を有するものが共通に使用され、セクタカウンタ３０のカウント値に対して、再生倍速情報４３からアドレスゲート信号の進み位相を予測して設定するためのアドレスゲート予測位置設定手段５０の出力信号を元に、アドレス部の始端を示すカウント値であるアドレス始端情報３１から任意の進み位置であるアドレス始端予測情報３３を保持するアドレス始端予測情報保持手段４１と、アドレス部の終端を示すカウント値であるアドレス終端情報３２から任意の進み位置であるアドレス終端予測情報３４を保持するアドレス終端予測情報保持手段４２とを有する。前記セクタカウンタ３０は、前記アドレス始端予測情報３３と自己のセクタカウンタ３０のカウント値とが一致する箇所で第２のアドレスゲート信号１３をアサートし、前記アドレス終端予測情報３４と自己のセクタカウンタ３０のカウント値とが一致する箇所で第２のアドレスゲート信号１３をネゲートするものである。
【００６６】
ここで示した第２のアドレスゲート信号１３により、例えば、デジタル信号に示したＤＶＤ−ＲＡＭディスクの高速記録再生時に、図４、図５及び図８で示したように、低コスト化、省電力化に有利で且つＰＲＭＬ信号処理技術などの雑音耐性に有用なシステムを用いているので、図６の遅延時間３５で示すようなゲイン制御情報５の伝送遅延が発生する場合においても、アドレス部ゲイン制御量生成手段１６及びデータ部ゲイン制御量生成手段１７により得られた情報を基に、制御量伝送手段６で、第２のアドレスゲート信号１３の立ち上がりタイミングでアドレス部ゲイン制御量生成手段１６の出力信号をゲイン制御情報５として伝送し、第２のアドレスゲート信号１３の立ち下がりタイミングでデータ部ゲイン制御量生成手段１７の出力信号をゲイン制御情報５として伝送することにより、各々信号特性が異なるアドレス部とデータ部とに対して、ゲイン制御手段４に到達するゲイン制御情報５が、図６（ｈ）で示すように、最適な位置になる。従って、図６（ｇ）に示すように、ＡＧＣ（Auto Gain Control）が正常に動作することになる。
【００６７】
従って、低コスト化、省電力化に有利で且つＰＲＭＬ信号処理技術などの雑音耐性に有用なデジタル信号処理システムを用いた場合にも、例えば、ＤＶＤ−ＲＡＭディスクの高速記録再生時にも、最適な信号振幅を保持することが可能となるので、デジタルデータ復調手段７により読み出されるアドレス情報８や、デジタル復調信号の品質が向上することにより、再生性能や、プレイアビリティが向上する。
【００６８】
一方、記録媒体１の回転速度を一定にして記録再生を行うＣＡＶ（Constant Angular Velocity；以下、ＣＡＶと称す）方式の場合は、記録媒体１の内周と外周とでチャネルビットレートが２倍以上異なることが知られている。また、記録再生倍速が異なる場合にも、同様にチャネルビットレートが異なる。このとき、制御量伝送手段６とゲイン制御手段４との間で伝送されるゲイン制御情報５の遅延量３５が一定である場合には、図１０に示すように、再生ＲＦ信号３のチャネルビットレートが、図１０（ａ）と図１０（ｅ）に示すように約３対２の比率で異なる場合は、伝送遅延量３５との相対関係が異なることになる。ここで、記録再生速度に応じて、同期したチャネルクロック９から生成されるセクタカウンタ３０は、図１０（ｂ）及び図１０（ｆ）に示すようになる。ここで、アドレス始端情報３１とアドレス終端情報３２とは、同様の値で良く、図１０（ｃ）に示す第１のアドレスゲート信号１１Ａと図１０（ｇ）に示す第１のアドレスゲート信号１１Ｂが生成されると共に、アドレス部２８Ａ、２８Ｂに対して、セクタカウンタ３０は符号３０Ａ、３０Ｂで示す箇所でリセットされ、一方、アドレス部２８Ｇ、２８Ｈ、２８Ｉに対して、セクタカウンタ３０は符号３０Ｃ、３０Ｄ、３０Ｅの箇所でリセットされる。ところが、伝送遅延量３５が一定であるために、アドレス始端予測情報３３とアドレス終端予測情報３４とが、異なるチャネルビットレート間で同じ値であった場合には、第２のアドレスゲート信号１３が適切な位置に生成できないため、十分にＡＧＣ動作を保障できなくなる。
【００６９】
そこで、本実施形態では、図１に示す再生倍速情報４３に応じて、図１０（ｂ）に示すアドレス始端予測情報３３Ａと図１０（ｆ）に示すアドレス始端予測情報３３Ｂとを、ファームウェアやミドルウェア等によりアドレス始端予測情報保持手段４１に設定することにより、図１０（ｄ）に示す第２のアドレスゲート信号１３Ａと図１０（ｈ）に示す第２のアドレスゲート信号１３Ｂのアサート箇所を最適に保つことが可能となる。同様に、再生倍速情報４３に応じて、図１０（ｂ）に示すアドレス終端予測情報３４Ａと図１０（ｆ）に示すアドレス終端予測情報３４Ｂを、ファームウェアやミドルウェア等により図９のアドレス終端予測情報保持手段４２に設定することにより、図１０（ｄ）に示す第２のアドレスゲート信号１３Ａ及び図１０（ｈ）に示す第２のアドレスゲート信号１３Ｂのネゲート箇所を最適に保持することが可能となる。ここで、再生倍速情報４３は、光記録媒体１の回転速度や、半径方向の記録再生位置に従って、例えば、ＣＰＵによって管理されている記録再生速度情報であっても良い。更には、チャネルクロック９の周期情報から得られる線速度情報のようなものであっても良い。
【００７０】
このような一連の動作によって、記録再生速度の変化に応じて、第２のアドレスゲート信号１３の位置を切り換えることにより、チャネルクロック９基準で見た場合に、ゲイン制御情報５の伝送遅延量３５が相対的に変化して見える場合も、ゲイン制御情報５が最適な位置で反映されるので、シーク時やＣＡＶ方式時にＡＧＣが安定することにより、プレイアビリティを向上することが可能となる。
【００７１】
尚、上述した記録再生速度が異なる場合の第２のアドレスゲート信号１３の生成手段として、図１１に示すような第２のアドレスゲート信号生成手段１２を用いても良い。ここで示す構成は一例であり、この構成に限定されるものではない。以下、この構成を説明する。
【００７２】
図１１に示した第２のアドレスゲート信号生成手段１２は、固定クロック生成手段４４により、固定クロック４５を生成する。ここで、固定クロック生成手段４４は、水晶などにより安定した周波数を供給できるようなクロック発生源である。固定クロック４５は、固定クロックカウント手段４６により、制御遅延量３５に相当する区間を計測する。次に、進み位相情報決定手段４７により、固定クロックカウント手段４６によりカウントされる期間中における前記チャネルクロック９の個数をカウントして、そのカウント値を保持する。ここで、アドレス始端情報３１と進み位相情報決定手段４７の出力結果との差をアドレス始端予測情報保持手段４１に設定して、アドレス始端予測情報３３を生成することにより、第２のアドレスゲート信号１３のアサート位置を決定する。同様に、アドレス終端情報３２と進み位相情報決定手段４７との出力結果の差をアドレス終端予測情報保持手段４２に設定して、アドレス終端予測情報３４を生成することにより、第２のアドレスゲート信号１３のネゲート位置を決定する。
【００７３】
上述した一連の動作により、記録再生速度が異なる場合においても、固定クロックの特性を生かして、ゲイン制御情報５の伝送遅延量３５をチャネルクロックに換算することにより、記録再生速度の変化に対して、自動で且つ精度良く第２のアドレスゲート信号１３の位置を最適化することができる。従って、シーク時やＣＡＶ（Constant Angular Velocity）方式時に、自動ゲイン制御が更に安定するので、プレイアビリティを向上することが可能となる。
【００７４】
また、第２のアドレスゲート信号生成手段１２において、第２のアドレスゲート信号１３を生成するかどうかを任意に設定することができれば、第２のアドレスゲート信号１３を必要としない領域で、省電力化を図ることが可能となる。例えば、図１１に示すような第２のアドレスゲート信号生成手段１２において、再生倍速情報４３によりセクタカウンタ３０を動作及び停止させることが可能であり、一方で、固定クロック生成手段４４を動作及び停止させることが可能な構成をとっても良い。この機能は、ＣＡＶ方式を用いた記録再生時であれば、内周側では、第２のアドレスゲート信号１３を生成せずに、第１のアドレスゲート信号１１のみでＡＧＣを動作させて省電力化を優先し、シークや連続記録再生により、外周部に近い領域では、第２のアドレスゲート信号１３を用いて、ＡＧＣを動作させて、再生性能やプレイアビリティを優先することにより、再生性能やプレイアビリティを維持しながら省電力化を図ることが可能となる。
【００７５】
尚、第２のアドレスゲート信号生成手段１２を動作させるか停止するかは、再生倍速情報４３が、チャネルクロック９から線速度情報を得るような場合には、再生倍速情報４３の線速度情報に従って、任意の線速度以上では第２のアドレスゲート信号生成手段１２を動作させる一方、任意の線速度以下では第２のアドレスゲート信号生成手段１２を停止させることにより、同様の効果を得ることが可能である。
【００７６】
更に、図１２に示すように、アドレス部ゲイン制御量生成手段１６が、図６に示すように、第２のアドレスゲート信号１３の立ち上がり位置から第１のアドレスゲート信号１１の立ち上がり位置までの伝送遅延量３５の区間においてゲイン制御をホールドする手段を有するものであり、同様に、データ部ゲイン制御量生成手段１７が、第２のアドレスゲート信号１３の立ち下がり位置から第１のアドレスゲート信号１１の立ち下がり位置までの伝送遅延量３５の区間においてゲイン制御をホールドする手段を有するものであっても良い。
【００７７】
上述したようなホールド手段を有することにより、安定したゲイン制御が可能な位置以外で、ゲイン制御をホールドすることができるので、自動ゲイン制御が安定して、再生性能を向上することが可能となる。
【００７８】
（第２の実施形態）
図１３は、本発明の第２の実施形態における記録再生制御装置の構成を示すブロック図を示す。
【００７９】
この第２の実施形態は、請求項８及び１５に記載の発明に対応するものである。
【００８０】
ＤＶＤ−ＲＡＭは、高記録密度を実現するために、記録の線密度向上に有利なマークエッジ記録と共に、狭トラックピッチ化で有利なランド・グルーブ記録方式を用いている。これまでの連続溝方式の光ディスクは、基板上にトラッキング用の案内溝（グルーブ）を設け、その溝内にのみ記録していたが、高記録密度のために溝と溝の間のランド部にも記録する方法がランド・グルーブ記録である。ＣＡＰＡ部は、図１４に示すように、データ部の記録トラック（ランド又はグルーブ）に対し１／２トラックずらして記録する構成が採用される。グルーブトラッキング時のアドレスは後ろ側ＣＡＰＡ部５２から得られ、ランドトラッキング時のアドレスは前側ＣＡＰＡ部５１から得ることができる。そのため、ＣＡＰＡ部は、ランド側ＣＡＰＡ部５１とグルーブ側ＣＡＰＡ部５２との間で、振幅成分を含めて、特性が異なる。また、ＣＡＰＡ部とＣＡＰＡ部との間のデータ部（ランド又はグルーブ）はウォブルされている。このウォブルを数えることにより、次のＣＡＰＡ部の位置を正確に把握することができる。
【００８１】
本実施形態２が、実施形態１と異なる点は、これらのランド側ＣＡＰＡ部５１とグルーブ側ＣＡＰＡ部５２とを個別にゲイン制御する機能を有する点である。図１３に示した記録再生制御装置では、第１のアドレス極性信号生成手段５３と、第２のアドレス極性信号生成手段５４と、ランド用アドレス部ゲイン制御手段５５と、グルーブ用アドレス部ゲイン制御手段５６とを有し、ゲイン量伝送手段６でのゲイン量を、前記第１のアドレス極性信号５７と第２のアドレス極性信号５８とにも基づいて制御することにより、記録型光ディスクであるＤＶＤ−ＲＡＭの高速記録時及び高速再生時に、アドレス領域を示すアドレスゲート信号とアドレスの極性を示すアドレス極性信号に応じて、ゲイン制御情報５を伝送する系の遅延量に応じて、事前に進んだ位相でゲイン制御情報を切り換えることにより、ランド用アドレス領域とグルーブ用アドレス領域とデータ領域との境界付近において、時間遅延のない正常なゲイン制御情報を再生ＲＦ信号に反映させる構成にしたものである。
【００８２】
本実施形態２では、振幅検出手段１４によって生成される振幅情報１５は、ゲイン制御手段４の出力信号の振幅を表すものであり、ＤＶＤ−ＲＡＭディスクの場合には、図１５（ａ）に示したランド用ＣＡＰＡ部５１Ａ、５１Ｂとグルーブ用ＣＡＰＡ部５２Ａ、５２Ｂとで構成されるアドレス情報８が存在するアドレス部（ＣＡＰＡ部）と、書き換え可能な領域であるデータ部２９Ａ、２９Ｂでの、各々の時刻における振幅を示すものである。ここで示した構成は一例であり、この構成に限定されるものではない。
【００８３】
図１３において、第１のアドレス極性信号生成手段５３により、アドレス情報８とチャネルクロック９とを基に、次のセクタでランド用ＣＡＰＡ部５１と予想される位置に第１のアドレス極性信号５７を生成する。ここで、ゲイン制御情報５を決定する手段として、デジタルデータ復調手段７を介して伝送されるゲイン制御手段４の出力信号から、振幅検出手段１４により、振幅情報１５を検出した後、この振幅情報１５を基に、第１のアドレスゲート信号１１がアサートされている区間で且つ第１のアドレス極性信号５７がアサートされている間のランド側ＣＡＰＡ部５１に対して任意に設定可能なアドレス振幅目標値と振幅情報１５との差分がゼロに近づいて行くようにゲイン制御量を生成するランド用アドレス部ゲイン制御量生成手段５５と、前記振幅情報１５を基に、第１のアドレスゲート信号１１がアサートされている区間で且つ第１のアドレス極性信号５７がネゲートされている間のグルーブ側ＣＡＰＡ部５２に対して任意に設定可能なアドレス振幅目標値と振幅情報１５との差分がゼロに近づいて行くようにゲイン制御量を生成するグルーブ用アドレス部ゲイン制御量生成手段５６と、前記振幅情報１５を基に、第１のアドレスゲート信号１１がネゲートされている区間のデータ部に対して任意に設定可能なデータ振幅目標値と振幅情報１５との差分がゼロに近づいて行くようにゲイン制御量を生成するデータ部ゲイン制御量生成手段１７とにより、各々の領域における信号振幅を自動調整するための制御量を生成することが可能となる。ここで、ランド用アドレス部ゲイン制御量生成手段５５と、グルーブ用アドレス部ゲイン制御量生成手段５６と、データ部ゲイン制御量生成手段１７とは、各々、前回のセクタの最終制御値を保持しておく機能を有するものであっても良い。
【００８４】
次に、図１３において、制御量伝送手段６により、第１のアドレスゲート信号１１がアサート状態であり且つ第１のアドレス極性信号５７が立ち上がりタイミングである場合に、前回のセクタの制御値を開始値としてランド用アドレス部ゲイン制御量生成手段５５の出力信号をゲイン制御情報５として伝送し、第１のアドレスゲート信号１１がアサート状態であり且つ第１のアドレス極性信号５７が立ち下がりタイミングである場合に、前回のセクタの制御値を開始値としてグルーブ用アドレス部ゲイン制御量生成手段５６の出力信号をゲイン制御情報５として伝送し、第１のアドレスゲート信号１１が立ち下がりタイミングである場合に、前回のセクタの制御値を開始値としてデータ部ゲイン制御量生成手段１７の出力信号をゲイン制御情報５として伝送することにより、例えば、ＤＶＤ−ＲＡＭディスクを低速で記録再生する場合には、各々で信号特性が異なるランド用ＣＡＰＡ部５１とグルーブ用ＣＡＰＡ部５２とデータ部との間で、各々の領域に対して適切な再生ＲＦ信号３に対するゲイン制御が可能となり、波形の品質が向上して、高い再生性能とプレイアビリティとを確保できる。ところが、実施形態１でも述べたが、光記録媒体１に対して、高速で記録再生する場合にも、省電力化やコスト削減のために、デジタル回路を基準にしたシステム構成にすることが多くなっている。
【００８５】
前記第１のアドレス極性信号生成手段５３は、例えば、図１５に示すような原理及び図１６に示すような構成により第１のアドレス極性信号５７を生成するものである。ここで示す原理と構成は一例であり、この原理と構成に限定されるものではない。図１６の第１のアドレス極性信号生成手段５３は、同図及び図１５（ｂ）に示すように、デジタルデータ復調手段７で生成された再生ＲＦ信号３の有するクロック成分に同期したチャネルクロック９でカウントアップするセクタカウンタ３０を有する。このセクタカウンタ３０は、前記第１のアドレスゲート信号生成手段１０のセクタカウンタ３０を利用して、双方で共通使用しても良い。図１６の第１のアドレス極性信号生成手段５３は、更に、前記セクタカウンタ３０のカウント値に対して、ランド用アドレス部の始端を示すカウント値であるランド用アドレス始端情報５９を保持するアドレス始端情報保持手段６０と、ランド用アドレス部の終端を示すカウント値であるランド用アドレス終端情報６１を保持するランド用アドレス終端情報保持手段６２とを有し、セクタカウンタ３０は、前記ランド用アドレス始端情報５９と自己のセクタカウンタ３０のカウント値との一致する箇所で第１のアドレス極性信号５７をアサートし、前記ランド用アドレス終端情報６１と自己のセクタカウンタ３０のカウント値との一致する箇所で第１のアドレス極性信号５７をネゲートするものである。例えば、セクタカウンタ３０は、図１５（ａ）に示すアドレス部５１Ａ、５１Ｂ、５２Ａ、５２Ｂから検出されたアドレス情報８に基づいて、アドレス終端情報３２が示す位置３０Ａ、３０Ｂにてカウントをリセットする機能を有する。ここで示した第１のアドレス極性信号５７により、ランド用アドレス部とグルーブ用アドレス部とデータ部との振幅情報１５を識別することが可能となる。
【００８６】
図１３において、前記振幅情報１５は、ランド用アドレス部ゲイン制御量生成手段５５、グルーブ用アドレス部ゲイン制御量生成手段５６及びデータ部ゲイン制御量生成手段１７により、第１のアドレスゲート信号１１を基準に、ゲイン制御情報に変換されるが、その際、図１７に示すような制御量伝送手段６とゲイン制御手段４を用いると、ゲイン制御手段４と制御量伝送手段６とが別々のＬＳＩで構成される場合に、伝送に必要な端子数が少なくなって、機器の実装が容易になるだけでなく、伝送路から放出されるデジタル雑音も少なくなって、機器の雑音特性も良好になるという特徴を有することになる。以下、これを説明する。
【００８７】
図１７の制御量伝送手段６では、ゲイン制御情報保持手段３６により、第１のアドレスゲート信号１１がアサートされている区間で且つ第１のアドレス極性信号５７がアサートされている区間は、ランド用アドレス部ゲイン制御手段５５の出力信号を選択し、第１のアドレスゲート信号１１がアサートされている区間で且つ第１のアドレス極性信号５７がネゲートされている区間は、グルーブ用アドレス部ゲイン制御手段５６の出力信号を選択し、第１のアドレスゲート信号１１がネゲートされている区間は、データ部ゲイン制御量生成手段１７の出力信号を選択する。ゲイン制御情報保持手段３６の出力信号は、多ビットのデジタル信号であるので、この多ビットのデジタル信号をパラレル・シリアル変換手段３７により、シリアルデータに変換した後、ゲイン制御情報５としてゲイン制御手段４に伝送する。このとき、ゲイン制御手段４は、入力されたシリアルデータ（ゲイン制御情報５）をシリアル・パラレル変換手段３８によりパラレルデータに変換した後、Ｄ／Ａ変換器３９によりアナログ制御信号に変換して、最後にＶＧＡ４０により、再生ＲＦ信号３のゲインを調整して出力する。
【００８８】
前記図１７の構成では、デジタル信号処理を行うことにより、コスト削減と省電力化は達成可能となるが、パラレル・シリアル変換と、更にそれを戻すシリアル・パラレル変換の時間遅延が発生し、このため、制御量伝送手段６からゲイン制御手段４までの区間で、ゲイン制御情報５が伝送される時間に一定の遅延が生じてしまい、これにより、例えば、ＤＶＤ−ＲＡＭメディアの高速記録再生時には、相対的にゲイン制御量５の遅延量が大きくなってしまい、ゲインの制御位置が遅れることになる。このままの状態では、信号の特性が異なるランド用アドレス部とグルーブ用アドレス部とデータ部との各ゲインを、各々、個別に制御したい場合に、図１５（ｃ）に示すような第１のアドレスゲート信号１１と、図１５（ｅ）に示すような第１のアドレス極性信号５７とでゲイン切り換えをすると、遅延時間３５の時間分だけ、ゲインの再生ＲＦ信号３への反映が遅れ、その結果、図１５（ｈ）に示すようにゲイン切り換え位置の前後でゲイン制御が崩れて、図１５（ｇ）の符号５１Ｃ、５１Ｄ、５２Ｃ、５２Ｄ、２９Ｃ、２９Ｄに示すようにゲイン制御手段４の出力信号の振幅が不安定になる可能性が高くなる。
【００８９】
そこで、第１のアドレスゲート信号１１をゲイン制御情報５の遅延時間（図１５の時間３５）分だけ進めた図１５（ｄ）に示すような第２のアドレスゲート信号１３を、第２のアドレスゲート信号生成手段１２により生成し、また、図１５（ｆ）に示すような第２のアドレス極性信号５８を、第２のアドレス極性信号生成手段５４により生成することにより、第２のアドレスゲート信号１３と第２のアドレス極性信号５８とを用いて、制御量伝送手段６においてゲイン制御情報５を早めに伝送するようにすれば、ゲイン制御手段４に到達するゲイン制御情報５が、図１５（ｋ）で示すように、最適な位置になるため、図１５（ｉ）に示すように、ＡＧＣ（Auto Gain Control；以下、ＡＧＣと称す）が正常に動作する。
【００９０】
前記第２のアドレス極性信号生成手段５４は、例えば、図１５及び図１８に示す原理及び構成により第２のアドレス極性信号５８を生成するものである。ここで示す原理と構成は一例であり、この原理と構成の限定されるものではない。図１５（ｂ）及び図１８に示すように、第２のアドレス極性信号生成手段５４は、第１のアドレスゲート信号生成手段１０と同様のセクタカウンタ３０を有する。このセクタカウンタ３０は、第１のアドレスゲート信号生成手段１０のセクタカウンタ３０を利用して、共通に使用しても良い。第２のアドレス極性信号生成手段５４は、セクタカウンタ３０のカウント値に対して、再生倍速情報４３からアドレス極性信号の進み位相を予測して設定するためのアドレス極性予測位置設定手段７５の出力信号を元に、ランド用アドレス部の始端を示すカウント値であるランド用アドレス始端情報５９から任意の進み位置であるランド用アドレス始端予測情報６３を保持するランド用アドレス始端予測情報保持手段６４と、ランド用アドレス部の終端を示すカウント値であるランド用アドレス終端情報６１から任意の進み位置であるランド用アドレス終端予測情報６５を保持するランド用アドレス終端予測情報保持手段６６とを有する。そして、セクタカウンタ３０は、ランド用アドレス始端予測情報６３と自己のセクタカウンタ３０のカウント値とが一致する箇所で第２のアドレス極性信号５８をアサートし、ランド用アドレス終端予測情報６５と自己のセクタカウンタ３０のカウント値とが一致する箇所で第２のアドレス極性信号５８をネゲートするものである。
【００９１】
ここで示した第２のアドレス極性信号５８により、例えばＤＶＤ−ＲＡＭディスクの高速記録再生時に、図４、図５及び図１７で示したように低コスト化、省電力化に有利で且つＰＲＭＬ信号処理技術などの雑音耐性に有用なシステムを用いているので、図１５の時間３５で示すようなゲイン制御情報５の伝送遅延が発生する場合においても、ランド用アドレス部ゲイン制御量生成手段５５とグルーブ用アドレス部ゲイン制御量生成手段５６とデータ部ゲイン制御量生成手段１７とにより得られた情報を基に、制御量伝送手段６において、第２のアドレスゲート信号１３がアサート状態であり、第２のアドレス極性信号５８が立ち上がりタイミングである場合に、前回のセクタの制御値を開始値としてランド用アドレス部ゲイン制御量生成手段５５の出力信号をゲイン制御情報５として伝送し、また、第２のアドレスゲート信号１３がアサート状態であり、第２のアドレス極性信号５８が立ち下がりタイミングである場合に、前回のセクタの制御値を開始値としてグルーブ用アドレス部ゲイン制御量生成手段５６の出力信号をゲイン制御情報５として伝送し、更に、第２のアドレスゲート信号１３が立ち下がりタイミングである場合に、前回のセクタの制御値を開始値としてデータ部ゲイン制御量生成手段１７の出力信号をゲイン制御情報５として伝送することにより、各々、信号特性が異なるランド用アドレス部とグルーブ用アドレス部とデータ部とに対して、ゲイン制御手段４に到達するゲイン制御情報５が、図１５（ｋ）で示すように、最適な位置になるので、図１５（ｉ）に示すように、ＡＧＣ（Auto Gain Control）が正常に動作することになる。
【００９２】
従って、低コスト化、省電力化に有利で、且つ、ＰＲＭＬ信号処理技術などの雑音耐性に有用なデジタル信号処理システムを用いた場合にも、例えば、ＤＶＤ−ＲＡＭディスクの高速記録再生時にも、最適な信号振幅を保持することが可能となる。よって、デジタルデータ復調手段７により読み出されるアドレス情報８や、デジタル復調信号の品質が更に向上することにより、再生性能やプレイアビリティが向上する。
【００９３】
一方、記録媒体の回転速度を一定にして記録再生を行うＣＡＶ（Constant Angular Velocity；以下、ＣＡＶと称す）方式の場合は、記録媒体の内周と外周で、チャネルビットレートが２倍以上異なることが知られている。また、記録再生倍速が異なる場合にも、同様にチャネルビットレートが異なる。
【００９４】
このような記録再生速度が異なる場合の第２のアドレス極性信号５８の生成手段として、図１９に示すような第２のアドレス極性信号生成手段５４を用いても良い。ここで示す構成は一例であり、この構成に限定されるものではない。
【００９５】
図１９に示す第２のアドレス極性信号生成手段５４は、固定クロック生成手段４４と、固定クロックカウント手段４６と、進み位相情報決定手段４７とを有し、これ等は実施形態１のものと同様の構成を有する。ランド用アドレス始端情報５９と進み位相情報決定手段４７の出力結果との差をランド用アドレス始端予測情報保持手段６４に設定して、ランド用アドレス始端予測情報６３を生成することにより、第２のアドレス極性信号５８のアサート位置を決定する。同様に、ランド用アドレス終端情報６１と進み位相情報決定手段４７の出力結果との差をランド用アドレス終端予測情報保持手段６６に設定して、ランド用アドレス終端予測情報６５を生成することにより、第２のアドレス極性信号５８のネゲート位置を決定する。
【００９６】
上述した一連の動作により、記録再生速度が異なる場合においても、固定クロックの特性を生かして、ゲイン制御情報の伝送遅延量をチャネルクロックに換算することにより、ランドとグルーブとで特性の異なるＣＡＰＡ部を有する場合であっても、記録再生速度の変化に対して、自動で且つ精度良く第２のアドレス極性信号の位置を最適化することができる。よって、シーク時やＣＡＶ（Constant Angular Velocity）方式時に、自動ゲイン制御が更に安定して、プレイアビリティを向上することが可能となる。
【００９７】
また、前記実施形態１で示したように、第２のアドレスゲート信号生成手段１２において、第２のアドレスゲート信号１３を生成するかどうかを任意に設定することができれば、第２のアドレスゲート信号１３を必要としない領域で、省電力化を図ることが可能となる。同様に、第１のアドレス極性信号生成手段５３において、第１のアドレス極性信号５７を生成するかどうかを任意に設定することができ、且つ、第２のアドレス極性信号生成手段５４において、第２のアドレス極性信号５８を生成するかどうかを任意に設定することができれば、第１のアドレス極性信号５７と第２のアドレス極性信号５８とを必要としない領域で、省電力化を図ることが可能となる。
【００９８】
例えば、図１６に示すような第１のアドレス極性信号生成手段５３において、再生倍速情報４３によりセクタカウンタ３０を動作及び停止させることを可能としたり、図１９に示すような第２のアドレス極性信号生成手段５４において、再生倍速情報４３によりセクタカウンタ３０を動作及び停止させることを可能としたりしても良い。一方、固定クロック生成手段４４の動作及び停止を任意に制御できる構成を採用しても良い。例えば、ＣＡＶ方式を用いた記録再生時であれば、内周側では、第１のアドレス極性信号５７及び第２のアドレス極性信号５８を生成せずに、第１のアドレスゲート信号１１及び第２のアドレスゲート信号１３のみでＡＧＣを動作させて省電力化を優先し、シークや連続記録再生により、外周部に近い領域では、第１のアドレス極性信号５７及び第２のアドレス極性信号５８を用いて、ＡＧＣを動作させて再生性能やプレイアビリティを優先することにより、再生性能やプレイアビリティを維持しながら省電力化を図ることが可能となる。また、応用として、ＣＡＶ方式を用いた記録再生時であれば、内周側では、第２のアドレスゲート信号１３及び第２のアドレス極性信号５８を生成せずに、第１のアドレスゲート信号１１及び第１のアドレス極性信号５７のみでＡＧＣを動作させて省電力化を優先し、シークや連続記録再生により、外周部に近い領域では、第２のアドレスゲート信号１３及び第２のアドレス極性信号５８を用いて、ＡＧＣを動作させて再生性能やプレイアビリティを優先することにより、再生性能やプレイアビリティを維持しながら省電力化を図ることが可能となる。
【００９９】
尚、第１のアドレス極性信号生成手段５３及び第２のアドレス極性信号生成手段５４を動作させるか停止するかは、再生倍速情報４３が、チャネルクロック９から線速度情報を得るような場合には、再生倍速情報４３の線速度情報に従って、任意の線速度以上では、第１のアドレス極性信号生成手段５３及び第２のアドレス極性信号生成手段５４を動作させ、一方、任意の線速度以下では、第１のアドレス極性信号生成手段５３及び第２のアドレス極性信号生成手段５４を停止させることにより、同様の効果を得るようにしても良い。
【０１００】
尚、第２のアドレスゲート信号生成手段１２及び第２のアドレス極性信号生成手段５４を動作させるか停止するかは、再生倍速情報４３が、チャネルクロック９から線速度情報を得るような場合には、再生倍速情報４３の線速度情報に従って、任意の線速度以上では、第２のアドレスゲート信号生成手段１２及び第２のアドレス極性信号生成手段５４を動作させ、一方、任意の線速度以下では、第２のアドレスゲート信号生成手段１２及び第２のアドレス極性信号生成手段５４を停止させることにより、同様の効果を得るようにしても良い。
【０１０１】
また、図２０に示すように、ランド用アドレス部ゲイン制御量生成手段５５が、第２のアドレスゲート信号１３の立ち上がり位置から第１のアドレスゲート信号１１の立ち上がり位置までの期間、又は、第２のアドレス極性信号５８の極性の切り変わり位置から第１のアドレス極性信号５７の極性切り変わり位置までの期間では、ゲイン制御をホールドするためのホールド手段を有するものであっても良い。また、グルーブ用アドレス部ゲイン制御量生成手段５６が、第２のアドレスゲート信号１３の立ち上がり位置から第１のアドレスゲート信号１１の立ち上がり位置までの期間、又は、第２のアドレス極性信号５８の極性の切り変わり位置から第１のアドレス極性信号５７の極性切り変わり位置までの期間は、ゲイン制御をホールドするためのホールド手段を有するものであっても良い。
【０１０２】
同様に、データ部ゲイン制御量生成手段１７が、第２のアドレスゲート信号１３の立ち下がり位置から第１のアドレスゲート信号１１の立ち下がり位置までの伝送遅延量３５の期間は、ゲイン制御をホールドする手段を有するものであっても良い。
【０１０３】
上述したようなホールド手段を有することにより、ランドとグルーブとを有するＤＶＤ−ＲＡＭメディアにおいても、安定したゲイン制御が可能な位置以外で、ゲイン制御をホールドすることができるので、自動ゲイン制御が安定して、再生性能を向上することが可能となる。
【０１０４】
（第３の実施形態）
図２１は、本発明の第３の実施形態における記録再生制御装置における第２のアドレス極性信号生成手段５４の内部構成のブロック図を示す。
【０１０５】
本実施形態は、請求項１２に記載の発明に対応するものである。ここで示す構成は、一例であり、この構成に限定されるものではない。
【０１０６】
前記実施形態１及び実施形態２と異なる点は、図２１に示すように、第２のアドレス極性信号生成手段５４は、第２のアドレス極性信号５８を生成するに際し、第２のアドレスゲート信号１３の立ち上がり位置から任意のチャネルクロック９の数をカウントするカウンタ６７を有し、セクタカウンタ３０は、前記カウンタ６７の出力信号と、自己のセクタカウンタ３０のカウント値との関係で第２のアドレス極性信号５８をアサートする一方、アドレス情報８を基にアドレス終端情報保持手段４９から出力されるアドレス終端情報３２のタイミングで、第２のアドレス極性信号５８をネゲートするものである。
【０１０７】
更に、図２１の第２のアドレス極性信号生成手段５４は、１つ前のセクタの第１のアドレス極性信号５７を保持する保持手段６８において、その保持する第１のアドレス極性信号５７がグルーブ用のアドレス領域を示している場合は、第２のアドレス極性信号５８をそのまま出力し、前記保持手段６８に保持された第１のアドレス極性信号５７がランド用のアドレス領域を示している場合は、第２のアドレス極性信号５８を反転して出力するアドレス極性信号反転手段６９を有する。それ以外の構成は、前記実施形態１及び２に記載したものと同じ構成を有する。
【０１０８】
上述のアドレス極性信号反転手段６９を用いることにより、実施形態２に比べて、アドレス極性情報の進み位相のゲート信号を生成する構成を簡易化できるので、回路規模を有効に削減することが可能となる。
【０１０９】
（第４の実施形態）
図２２は、本発明の第４の実施形態における記録再生制御装置におけるデータ部ゲイン制御量生成手段１７の構成を示すブロック図を示す。
【０１１０】
この第４の実施形態は、請求項１９に記載の発明に対応するものであり、制御の安定化を図るものである。ここで示す構成は、一例であり、この構成に限定されるものではない。
【０１１１】
図２２において、データ部ゲイン制御量生成手段１７は、前記実施形態１〜３の機能を有するだけでなく、入力される振幅情報１５によらず、ゲインリセット信号７０により待機ゲイン制御量７１に固定されるデータ部ゲインリセット回路７２を有する。前記ゲインリセット信号７０はデータ部リセット制御手段７４により生成される。このデータ部リセット制御手段７４では、データ部をリードする際に、リード開始情報７３を基に、その前の任意のセクタで前記ゲインリセット信号７０をアサートし、その後、任意の区間をおいて前記ゲインリセット信号７０をネゲートする。それ以外の構成は、前記実施形態１〜３に示す構成と同様である。
【０１１２】
前記の構成により、リード開始前にデータ部のゲイン制御量を待機ゲイン制御量７１にリセットすることが可能となるので、リード直前までのデータ部でのゲイン制御量を前記待機ゲイン制御量７１にホールドし、その後、データ部のゲイン制御を開始でき、自動ゲイン制御の安定化によるプレイアビリティの向上と消費電力の低減とが可能となる。
【産業上の利用可能性】
【０１１３】
以上説明したように、本発明は、ＤＶＤ−ＲＡＭの高速記録再生に対して、回路規模の削減、低消費電力、及び再生性能を高品質に維持できるので、ＤＶＤレコーダーやＤＶＤマルチドライブなどの記録再生制御装置として有用である。また、低消費電力の面でも、ＤＶＤ−ＲＡＭを搭載したデジタルハンディーカムコーダや、ノート型パーソナルコンピュータ用のスリム型光ディスクドライブに適用しても有用である。
【図面の簡単な説明】
【０１１４】
【図１】本発明の第１の実施形態における記録再生制御装置の全体構成を示すブロック図である。
【図２】同記録再生制御装置に備える再生ＲＦ信号検出手段を高次等リップルフィルタで構成する場合の周波数特性を示す図である。
【図３】同記録再生制御装置に備えるゲイン制御手段におけるゲイン制御量と再生ＲＦ信号の振幅との関係を示す図である。
【図４】同記録再生制御装置に備えるデジタルデータ復調手段の内部構成を示す図である。
【図５】同記録再生制御装置に備える振幅検出手段の内部構成を示す図である。
【図６】同記録再生制御装置の要部の様子及び波形を示し、同図（ａ）はアドレス部（ＣＡＰＡ部）とデータ部での各々の時刻における振幅を示す図、同図（ｂ）はセクタカウンタのカウント値を示す図、同図（ｃ）は第１のアドレスゲート信号を示す図、同図（ｄ）は第２のアドレスゲート信号を示す図、同図（ｅ）はゲイン制御手段の出力信号の振幅が不安定になる様子を説明する図、同図（ｆ）はゲイン切り換え位置の前後でゲイン制御量の切り換えが遅れる様子を説明する図、同図（ｇ）はＡＧＣ（Auto Gain Controlが正常に動作する様子を説明する図、同図（ｈ）はゲイン制御手段に到達するゲイン制御情報５が時間遅れのない最適な位置になる様子を説明する図である。
【図７】同記録再生制御装置に備える第１のアドレスゲート信号生成手段の内部構成を示す図である。
【図８】同記録再生制御装置に備える制御量伝送手段及びゲイン制御手段の内部構成を示す図である。
【図９】同記録再生制御装置に備える第２のアドレスゲート信号生成手段の内部構成を示す図である。
【図１０】再生ＲＦ信号のチャネルビットレートが約３対２の比率である場合の要部の様子及び波形を示し、同図（ａ）はチャネルビットレートの比率が３の場合のアドレス部（ＣＡＰＡ部）とデータ部での各々の時刻における振幅を示す図、同図（ｂ）は同セクタカウンタのカウント値を示す図、同図（ｃ）は同第１のアドレスゲート信号を示す図、同図（ｄ）は同第２のアドレスゲート信号を示す図、同図（ｅ）はチャネルビットレートの比率が２の場合のアドレス部（ＣＡＰＡ部）とデータ部での各々の時刻における振幅を示す図、同図（ｆ）は同セクタカウンタのカウント値を示す図、同図（ｇ）は同第１のアドレスゲート信号を示す図、同図（ｈ）は同第２のアドレスゲート信号を示す図である。
【図１１】同記録再生制御装置に備える第２のアドレスゲート信号生成手段の他の内部構成を示す図である。
【図１２】同記録再生制御装置に備えるアドレス部ゲイン制御量生成手段及びデータ部ゲイン制御量生成手段の変形例を示す図である。
【図１３】本発明の第２の実施形態における記録再生制御装置の全体構成を示すブロック図である。
【図１４】記録媒体のランド側ＣＡＰＡ部、グルーブ側ＣＡＰＡ部、及びデータ部の配置関係を示す図である。
【図１５】同記録再生制御装置の要部の様子及び波形を示し、同図（ａ）はランド側ＣＡＰＡ部、グルーブ側ＣＡＰＡ部及びデータ部での各々の時刻における振幅を示す図、同図（ｂ）はセクタカウンタのカウント値を示す図、同図（ｃ）は第１のアドレスゲート信号を示す図、同図（ｄ）は第２のアドレスゲート信号を示す図、同図（ｅ）は第１のアドレス極性信号を示す図、同図（ｆ）は第２のアドレス極性信号を示す図、同図（ｇ）はゲイン制御手段の出力信号の振幅が不安定になる様子を説明する図、同図（ｈ）はゲイン切り換え位置の前後でゲイン制御量の切り換えが遅れる様子を説明する図、同図（ｉ）はＡＧＣ（Auto Gain Controlが正常に動作する様子を説明する図、同図（ｋ）はゲイン制御手段に到達するゲイン制御情報５が時間遅れのない最適な位置になる様子を説明する図である。
【図１６】同記録再生制御装置に備える第１のアドレス極性信号生成手段の内部構成を示す図である。
【図１７】同記録再生制御装置に備える制御量伝送手段及びゲイン制御手段の内部構成を示す図である。
【図１８】同記録再生制御装置に備える第２のアドレス極性信号生成手段の内部構成を示す図である。
【図１９】同記録再生制御装置に備える第２のアドレス極性信号生成手段の他の内部構成を示す図である。
【図２０】同記録再生制御装置に備えるランド用アドレス部ゲイン制御量生成手段、グルーブ用アドレス部ゲイン制御量生成手段及びデータ部ゲイン制御量生成手段の変形例を示す図である。
【図２１】本発明の第３の実施形態の記録再生制御装置に備える第２のアドレス極性信号生成手段の内部構成を示す図である。
【図２２】本発明の第４の実施形態の記録再生制御装置に備えるデータ部ゲイン制御量生成手段の内部構成を示す図である。
【図２３】従来の自動利得制御装置の構成を示すブロック図である。
【符号の説明】
【０１１５】
１ 光記録媒体
２ 再生ＲＦ信号検出手段
３ 再生ＲＦ信号
４ ゲイン制御手段
５ ゲイン制御情報
６ 制御量伝送手段
７ デジタルデータ復調手段
８ アドレス情報
９ チャネルクロック
１０ 第１のアドレスゲート信号生成手段
１１ 第１のアドレスゲート信号
１２ 第２のアドレスゲート信号生成手段
１３ 第２のアドレスゲート信号
１４ 振幅検出手段
１５ 振幅情報
１６ アドレス部ゲイン制御量生成手段
１７ データ部ゲイン制御量生成手段
１８ Ａ／Ｄ変換器（アナログ・デジタルコンバータ）
３０ セクタカウンタ
３６ ゲイン制御情報保持手段
３７ パラレル・シリアル変換手段
３８ シリアル・パラレル変換手段
３９ Ｄ／Ａ変換器（デジタル・アナログコンバータ）
４０ ＶＧＡ(Variable Gain Amplitude；以下、ＶＧＡと称す)
４１ アドレス始端予測情報保持手段
４２ アドレス終端予測情報保持手段
４４ 固定クロック生成手段
４６ 固定クロックカウント手段
４７ 進み位相情報決定手段
４８ アドレス始端情報保持手段
４９ アドレス終端情報保持手段
５０ アドレスゲート予測位置設定手段
５３ 第１のアドレス極性信号生成手段
５４ 第２のアドレス極性信号生成手段
５５ ランド用アドレス部ゲイン制御量生成手段
５６ グルーブ用アドレス部ゲイン制御量生成手段
５７ 第１のアドレス極性信号
５８ 第２のアドレス極性信号
６０ ランド用アドレス始端情報保持手段
６２ ランド用アドレス終端情報保持手段
６４ ランド用アドレス始端予測情報保持手段
６６ ランド用アドレス終端予測情報保持手段
６８ 保持手段
６９ アドレス極性信号反転手段
７０ ゲインリセット信号
７２ データ部ゲインリセット回路
７４ データ部リセット制御手段
【技術分野】
【０００１】
本発明は、記録媒体にデジタルデータを記録するため、及び、記録媒体からデジタルデータを再生する制御方式及び制御回路に関するものである。
本発明は、特に、間欠的にエンボス状のアドレス情報が存在するようなＤＶＤ−ＲＡＭ（DVD-Random Access Memory）ディスクの記録再生に、好適に利用できるものである。
【背景技術】
【０００２】
情報記録媒体としての光ディスク媒体にデジタルデータを記録する方式として、コンパクトディスク（Compact Disc（登録商標）；以下、ＣＤと称す）やＤＶＤ（Digital Versatile Disk；以下、ＤＶＤと称す）に見られるように線速度を一定にして記録媒体上の記録密度を一様にする方式が多く用いられている。近年、読み取り専用の光ディスクのみならず、記録可能なＤＶＤ−ＲＡＭ、１回書き込みが可能なＤＶＤ−Ｒｅｃｏｒｄａｂｕｌｅ（以下、ＤＶＤ−Ｒと称す）、及び書き換え可能なＤＶＤ−Ｒｅｗｒｉｔａｂｌｅ（以下、ＤＶＤ−ＲＷと称す）が、注目されている。
【０００３】
ここで、ＤＶＤ−ＲＡＭは、ランダムアクセスによる記録再生が可能という特徴があるため、ＤＶＤ−レコーダー、及び、情報記録媒体として適している。
【０００４】
このようなＤＶＤ−ＲＡＭについては、アドレス情報等が書き込まれているＣＡＰＡ部と、実際にデジタルデータを記録するデータ部とを一組として構成されるセクタと呼ばれる単位ブロックが複数存在し、各々のセクタ毎に位相同期引き込みを行うことになる。
【０００５】
更に、このようなＤＶＤ−ＲＡＭについては、アドレス情報等が書き込まれているＣＡＰＡ部と、データ部とでは、各々、アドレス情報の振幅値とデータ信号の振幅値とが異なって、相互に異なる信号特性を有する。また、ＣＡＰＡ部がランド用のＣＡＰＡ部とグルーブ用のＣＡＰＡ部とに分かれている場合にも、それらのランド用及びグルーブ用の各ＣＡＰＡ部別に良好な記録再生を行うように、ランド用ＣＡＰＡ部のアドレス情報とグルーブ用ＣＡＰＡ部のアドレス情報とは、互いに振幅値が異なって、異なる信号特性を有する。
【０００６】
図２３は、従来の自動利得制御装置を示す図である。図２３に示した自動利得制御装置は、異なる信号特性を有する複数のＣＡＰＡ部の信号を持つ入力アナログ信号１００の振幅を所定利得で増幅するＶＧＡ(Variable Gain Amplitude；以下、ＶＧＡと称す)１０１と、前記ＶＧＡ１０１の出力をサンプリングしてデジタル信号１０３に変換するＡ／Ｄ変換器１０２と、その変換後のデジタル信号１０３の信号長を検出する信号弁別手段１０４と、前記信号弁別手段１０４で検出された信号長１０５と外部から入力された制御ゲート信号１０６とに基づいて、所望の信号長のデジタル信号の振幅情報１０８を抽出する振幅情報抽出手段１０７と、この抽出された振幅情報１０８に基づいて、前記ＶＧＡ１０１を制御するための制御信号１１０を生成するＡＧＣ制御手段１０９と、制御信号１１０をアナログ信号に変換し、ＶＧＡ１０１に出力するＤ／Ａ変換器１１１を備える。
【０００７】
このような自動利得制御装置を用いることにより、例えば、振幅値が相互に異なって異なる信号特性を持つＣＡＰＡ部のアドレス情報とデータ部のデータとの振幅値を個別に自動利得制御したり、更には、ＣＡＰＡ部がランド用のＣＡＰＡ部とグルーブ用のＣＡＰＡ部とに分かれている場合に、そのランド用及びグルーブ用の両アドレス情報の振幅値をで個別に自動利得制御することにより、ＣＡＰＡ部とデータ部間や、ランド用とグルーブ用のＣＡＰＡ部相互間で、個別に適切な振幅調整を行って、アドレス情報の取得率を上げるようにしている。このような技術は例えば特許文献１に記載されている。
【特許文献１】特開２００４−４８７０７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、前記従来の構成では、高速で記録再生を行う場合に、ゲイン制御情報を伝送する系（図２３では、ＡＧＣ制御手段１０９からＶＧＡ１０１にゲイン制御情報を伝送する系）の遅延量が相対的に大きくなってくる。このため、ＣＡＰＡ部（アドレス領域）とデータ領域との境界、又は、ランド側のアドレス領域とグルーブ側のアドレス領域との境界付近において、ゲイン制御情報の反映が遅れ、その結果、自動振幅制御が不安定になって、アドレス情報やデジタルデータの再生性能が低下する欠点があることが判った。
【０００９】
そこで、前記の欠点を解消すべく、例えば、ゲイン制御情報の伝送系をアナログ信号処理のみで構成することが考えられるが、この場合には、ゲイン制御情報の伝送時間を短縮できるが、逆に、回路規模及び消費電力が大きくなるばかりでなく、再生能力が高いＰＲＭＬ（Partial Response Maximum Likelihood）信号処理方式等のデジタル信号処理手段が使用できなくなる欠点が新たに生じる。一方、前記従来の構成のようにデジタル信号処理を適用した場合に、ゲイン制御情報の伝送時間を短縮しようとすると、Ｄ／Ａ変換器１１１を高速性能のものを使用することになるが、これでは回路規模及び消費電力が大きくなるばかりでなく、Ｄ／Ａ変換器１１１でグリッジ雑音等が発生して、再生ＲＦ信号が劣化し、再生性能が低下するという課題が生じる。
【００１０】
本発明は、前記従来の課題を解決するものであり、その目的は、ゲイン制御情報の伝送系をアナログ信号処理する構成やデジタル信号処理する構成の何れの場合においても、アドレス領域とデータ領域との境界付近において、時間遅れのない正常で適切なゲイン制御情報を再生ＲＦ信号に反映させることにある。
【００１１】
また、本発明の第２の目的は、前記アドレス領域とデータ領域との境界付近だけでなく、ランド用とグルーブ用とのアドレス領域の境界付近において、トラッキングバランスが崩れている場合でも、ランド用とグルーブ用との両アドレス情報に対して時間遅れのない適切なゲイン制御情報を反映させることにある。
【課題を解決するための手段】
【００１２】
前記目的を達成するために、本発明の記録再生制御装置は、アドレス領域を示すアドレスゲート信号に対して、ゲイン制御情報を伝送する系の遅延量に応じて、事前に進んだ位相でゲイン制御情報を切り換えることとする。
【００１３】
また、前記第２の目的を達成するために、ランド用とグルーブ用のアドレスを区別するためのアドレス領域の極性を示すアドレス極性信号に対しても、ゲイン制御情報を伝送する系の遅延量に応じて、事前に進んだ位相でゲイン制御情報を切り換えることとする。
【００１４】
具体的に、請求項１記載の発明の記録再生制御装置は、エンボス状のアドレス領域と記録可能なデータ領域とがセクタ毎に間欠的に存在する記録媒体に対する記録再生制御装置であって、前記記録媒体から読み出されたＲＦ再生信号からデジタルデータを復調するデジタルデータ復調手段と、前記デジタルデータ復調手段により前記アドレス領域から読みだされたアドレス情報を基に次のセクタのアドレス情報の位置を示す第１のアドレスゲート信号を生成する第１のアドレスゲート信号生成手段と、前記第１のアドレスゲート信号を任意の時間分進めて第２のアドレスゲート信号を生成する第２のアドレスゲート信号生成手段と、前記記録媒体から読み出されたＲＦ再生信号から振幅情報を検出する振幅検出手段と、前記振幅情報を受け、この振幅情報と前記アドレス領域に対して任意に設定可能なアドレス振幅目標値との差分がゼロに近づいて行くようにゲイン制御量を生成するアドレス部ゲイン制御量生成手段と、前記振幅情報を受け、この振幅情報と前記データ領域に対して任意に設定可能なデータ振幅目標値との差分がゼロに近づいて行くようにゲイン制御量を生成するデータ部ゲイン制御量生成手段と、前記アドレス部ゲイン制御量生成手段と前記データ部ゲイン制御量生成手段の出力信号を、前記第１のアドレスゲート信号及び前記第２のアドレスゲート信号に基づいて切り換えながら伝送する制御量伝送手段と、前記制御量伝送手段の出力信号であるゲイン制御情報を基に、前記アドレス領域と前記データ領域別に、前記再生ＲＦ信号の振幅を制御するゲイン制御手段とを備えたことを特徴とする。
【００１５】
請求項２記載の発明は、前記請求項１に記載の記録再生制御装置において、前記第１のアドレスゲート信号生成手段は、前記デジタルデータ復調手段で生成された前記再生ＲＦ信号の有するクロック成分に同期したチャネルクロックでカウントするセクタカウンタと、前記アドレス領域の始端を示すカウント値であるアドレス始端情報を保持するアドレス始端情報保持手段と、前記アドレス領域の終端を示すカウント値であるアドレス終端情報を保持するアドレス終端情報保持手段とを有し、前記アドレス始端情報と前記セクタカウンタのカウント値とが一致する箇所で前記第１のアドレスゲート信号をアサートし、前記アドレス終端情報と前記セクタカウンタのカウント値とが一致する箇所で前記第１のアドレスゲート信号をネゲートするものであり、前記第２のアドレスゲート信号生成手段は、前記アドレス始端情報から任意の進み位置であるアドレス始端予測情報を保持するアドレス始端予測情報保持手段と、前記アドレス終端情報から任意の進み位置であるアドレス終端予測情報を保持するアドレス終端予測情報保持手段とを有し、前記アドレス始端予測情報と前記セクタカウンタのカウント値とが一致する箇所で前記第２のアドレスゲート信号をアサートし、前記アドレス終端予測情報と前記セクタカウンタのカウント値とが一致する箇所で前記第２のアドレスゲート信号をネゲートするものであることを特徴とする。
【００１６】
請求項３記載の発明は、前記請求項２に記載の記録再生制御装置において、前記第２のアドレスゲート信号生成手段は、前記記録媒体の再生速度に応じて、前記アドレス始端予測情報を前記アドレス始端予測情報保持手段に設定すると共に、前記アドレス終端予測情報を前記アドレス終端予測情報保持手段に設定するアドレスゲート予測位置設定手段を有することを特徴とする。
【００１７】
請求項４記載の発明は、前記請求項２に記載の記録再生制御装置において、前記第２のアドレスゲート信号生成手段は、固定クロックを生成する固定クロック生成手段と、前記固定クロックでカウントを行う固定クロックカウント手段と、前記固定クロックカウント手段によりカウントされる期間中における前記チャネルクロックの個数をカウントし、そのカウント値を保持する進み位相情報決定手段とを有し、前記アドレス始端予測情報保持手段は、前記アドレス始端情報と前記進み位相情報決定手段のカウント値との差に基づいて前記アドレス始端予測情報を設定して保持し、アドレス終端予測情報保持手段は、前記アドレス終端情報と前記進み位相情報決定手段のカウント値との差に基づいて前記アドレス終端予測情報を設定して保持することを特徴とする。
【００１８】
請求項５記載の発明は、前記請求項１に記載の記録再生制御装置において、前記制御量伝送手段は、前記第２のアドレスゲート信号の立ち上がりタイミングで前記アドレス部ゲイン制御量生成手段の出力信号を伝送し、前記第２のアドレスゲート信号の立ち下がりタイミングで前記データ部ゲイン制御量生成手段の出力信号を伝送することを特徴とする。
【００１９】
請求項６記載の発明は、前記請求項５に記載の記録再生制御装置において、前記アドレス部ゲイン制御量生成手段は、前記第２のアドレスゲート信号の立ち上がり位置から前記第１のアドレスゲート信号の立ち上がり位置までの期間において、ゲイン制御量をホールドするホールド手段を有し、前記データ部ゲイン制御量生成手段は、前記第２のアドレスゲート信号の立ち下がり位置から前記第１のアドレスゲート信号の立ち下がり位置までの期間において、ゲイン制御量をホールドするホールド手段を有することを特徴とする。
【００２０】
請求項７記載の発明は、前記請求項１に記載の記録再生制御装置において、前記第２のアドレスゲート信号生成手段は、前記第２のアドレスゲート信号を生成するかどうかを任意に設定することが可能であることを特徴とする。
【００２１】
請求項８記載の発明は、前記請求項１に記載のデジタル記録再生制御装置において、前記エンボス状のアドレス領域がランドとグルーブとの双方に対応できる構成である場合、ランド側かグルーブ側かを判別可能な第１のアドレス極性信号を生成する第１のアドレス極性信号生成手段と、前記第１のアドレス極性信号を任意の時間分進めて第２のアドレス極性信号を生成する第２のアドレス極性信号生成手段とを有し、前記アドレス部ゲイン制御量生成手段は、ランド用のゲイン制御量を生成するランド用アドレス部ゲイン制御量生成手段と、グルーブ用のゲイン制御量を生成するグルーブ用アドレス部ゲイン制御量生成手段とを有し、前記制御量伝送手段は、前記ランド用アドレス部ゲイン制御量生成手段、前記グルーブ用アドレス部ゲイン制御量生成手段及び前記データ部ゲイン制御量生成手段の各出力信号の何れかを、前記第１のアドレスゲート信号、前記第２のアドレスゲート信号並びに前記第１のアドレス極性信号及び前記第２のアドレス極性信号に基づいて、切り換えながら伝送することを特徴とする。
【００２２】
請求項９記載の発明は、前記請求項８に記載の記録再生制御装置において、前記第１のアドレスゲート信号生成手段は、前記デジタルデータ復調手段で生成された前記再生ＲＦ信号の有するクロック成分に同期したチャネルクロックでカウントするセクタカウンタと、前記アドレス領域の始端を示すカウント値であるアドレス始端情報を保持するアドレス始端情報保持手段と、前記アドレス領域の終端を示すカウント値であるアドレス終端情報を保持するアドレス終端情報保持手段とを有し、前記アドレス始端情報と前記セクタカウンタのカウント値とが一致する箇所で前記第１のアドレスゲート信号をアサートし、前記アドレス終端情報と前記セクタカウンタのカウント値とが一致する箇所で前記第１のアドレスゲート信号をネゲートするものであり、前記第１のアドレス極性信号生成手段は、ランド側のアドレス領域の始端を示すカウント値であるランド用アドレス始端情報を保持するランド用アドレス始端情報保持手段と、ランド側のアドレス領域の終端を示すカウント値であるランド用アドレス終端情報を保持するランド用アドレス終端情報保持手段とを有し、前記ランド用アドレス始端情報と前記セクタカウンタのカウント値とが一致する箇所で前記第１のアドレス極性信号をアサートし、前記ランド用アドレス終端情報と前記セクタカウンタのカウント値とが一致する箇所で前記第１のアドレス極性信号をネゲートするものであり、前記第２のアドレスゲート信号生成手段は、前記アドレス始端情報から任意の進み位置であるアドレス始端予測情報を保持するアドレス始端予測情報保持手段と、前記アドレス終端情報から任意の進み位置であるアドレス終端予測情報を保持するアドレス終端予測情報保持手段とを有し、前記アドレス始端予測情報と前記セクタカウンタのカウント値とが一致する箇所で前記第２のアドレスゲート信号をアサートし、前記アドレス終端予測情報と前記セクタカウンタのカウント値とが一致する箇所で前記第２のアドレスゲート信号をネゲートするものであり、前記第２のアドレス極性信号生成手段は、前記ランド用アドレス始端情報から任意の進み位置であるランド用アドレス始端予測情報を保持するランド用アドレス始端予測情報保持手段と、前記ランド用アドレス終端情報から任意の進み位置であるランド用アドレス終端予測情報を保持するランド用アドレス終端予測情報保持手段とを有し、前記ランド用アドレス始端予測情報と前記セクタカウンタのカウント値とが一致する箇所で前記第２のアドレス極性信号をアサートし、前記ランド用アドレス終端予測情報と前記セクタカウンタのカウント値とが一致する箇所で前記第２のアドレス極性信号をネゲートすることを特徴とする。
【００２３】
請求項１０記載の発明は、前記請求項９に記載の記録再生制御装置において、前記第２のアドレスゲート信号生成手段は、前記記録媒体の再生速度に応じて、前記アドレス始端予測情報を前記アドレス始端予測情報保持手段に設定すると共に、前記アドレス終端予測情報を前記アドレス終端予測情報保持手段に設定するアドレスゲート予測位置設定手段を有し、前記第２のアドレス極性信号生成手段は、前記記録媒体の再生速度に応じて、前記ランド用アドレス始端予測情報を前記ランド用アドレス始端予測情報保持手段に設定すると共に、前記ランド用アドレス終端予測情報を前記ランド用アドレス終端予測情報保持手段に設定するアドレス極性予測位置設定手段を有することを特徴とする。
【００２４】
請求項１１記載の発明は、前記請求項９に記載の記録再生制御装置において、前記第２のアドレスゲート信号生成手段が、固定クロックを生成する固定クロック生成手段と、前記固定クロックで任意のカウントを行う固定カウント手段と、前記固定カウント手段によりカウントされる期間中における前記チャネルクロックの個数をカウントしてそのカウント値を保持する進み位相情報決定手段とを備え、前記アドレス始端情報と前記進み位相情報決定手段のカウント値との差に基づいて前記アドレス始端予測情報を設定すると共に、前記アドレス終端情報と前記進み位相情報決定手段のカウント値との差に基づいて前記アドレス終端予測情報を設定するものであり、前記第２のアドレス極性信号生成手段は、前記ランド用アドレス始端情報と前記進み位相情報決定手段のカウント値との差に基づいて前記ランド用アドレス始端予測情報を設定すると共に、前記ランド用アドレス終端情報と前記進み位相情報決定手段の差に基づいて前記ランド用アドレス終端予測情報を設定することを特徴とする。
【００２５】
請求項１２記載の発明は、前記請求項８に記載の記録再生制御装置において、前記第１のアドレスゲート信号生成手段は、前記デジタルデータ復調手段で生成された前記再生ＲＦ信号の有するクロック成分に同期したチャネルクロックでカウントするセクタカウンタと、前記アドレス領域の始端を示すカウント値であるアドレス始端情報を保持するアドレス始端情報保持手段と、前記アドレス領域の終端を示すカウント値であるアドレス終端情報を保持するアドレス終端情報保持手段とを有し、前記アドレス始端情報と前記セクタカウンタのカウント値とが一致する箇所で前記第１のアドレスゲート信号をアサートし、前記アドレス終端情報と前記セクタカウンタのカウント値とが一致する箇所で前記第１のアドレスゲート信号をネゲートするものであり、前記第１のアドレス極性信号生成手段は、ランド側のアドレス領域の始端を示すカウント値であるランド用アドレス始端情報を保持するランド用アドレス始端情報保持手段と、ランド側のアドレス領域の終端を示すカウント値であるランド用アドレス終端情報を保持するランド用アドレス終端情報保持手段とを有し、前記ランド用アドレス始端情報と前記セクタカウンタのカウント値とが一致する箇所で前記第１のアドレス極性信号をアサートし、前記ランド用アドレス終端情報と前記セクタカウンタのカウント値とが一致する箇所で前記第１のアドレス極性信号をネゲートするものであり、前記第２のアドレスゲート信号生成手段は、前記アドレス始端情報から任意の進み位置であるアドレス始端予測情報を保持するアドレス始端予測情報保持手段と、前記アドレス終端情報から任意の進み位置であるアドレス終端予測情報を保持するアドレス終端予測情報保持手段とを有し、前記アドレス始端予測情報と前記セクタカウンタのカウント値とが一致する箇所で前記第２のアドレスゲート信号をアサートし、前記アドレス終端予測情報と前記セクタカウンタのカウント値とが一致する箇所で前記第２のアドレスゲート信号をネゲートするものであり、前記第２のアドレス極性信号生成手段は、前記第２のアドレス極性信号を、前記第２のアドレスゲート信号の立ち上がり位置以後の任意の位置でアサートし、前記第２のアドレスゲート信号の立ち下がり位置でネゲートし、更に、前セクタの前記第１のアドレス極性信号がグルーブ側を示している場合には前記第２のアドレス極性信号をそのまま出力し、前セクタの前記第１のアドレス極性信号がランド側を示している場合には前記第２のアドレス極性信号を反転して出力するアドレス極性信号反転手段を有することを特徴とする。
【００２６】
請求項１３記載の発明は、前記請求項１２に記載の記録再生制御装置において、前記第２のアドレスゲート信号生成手段は、記録媒体の再生速度に応じて、前記アドレス始端予測情報を前記アドレス始端予測情報保持手段に設定すると共に、前記アドレス終端予測情報を前記アドレス終端予測情報保持手段に設定するアドレスゲート予測位置設定手段を有することを特徴とする。
【００２７】
請求項１４記載の発明は、前記請求項１２に記載の記録再生制御装置において、前記第２のアドレスゲート信号生成手段は、固定クロックを生成する固定クロック生成手段と、前記固定クロックで任意のカウントを行う固定クロックカウント手段と、前記固定クロックカウント手段によりカウントされる期間中における前記チャネルクロックの個数をカウントして、そのカウント値を保持する進み位相情報決定手段と、前記アドレス始端情報と前記進み位相情報決定手段のカウント値との差に基づいて前記アドレス始端予測情報を設定すると共に、前記アドレス終端情報と前記進み位相情報決定手段のカウント値との差に基づいて前記アドレス終端予測情報を設定することを特徴とする。
【００２８】
請求項１５記載の発明は、請求項８に記載の記録再生制御装置において、前記制御量伝送手段は、前記第２のアドレスゲート信号の立ち上がりタイミングにおいて、前記第２のアドレス極性信号がランド側を示す場合には前記ランド用アドレス部ゲイン制御量生成手段の出力信号を伝送する一方、前記第２のアドレス極性信号がグルーブ側を示す場合には前記グルーブ用アドレス部ゲイン制御量生成手段の出力信号を伝送し、前記第２のアドレス極性信号の極性が切り替わるタイミングにおいて、前記第２のアドレス極性信号がランド側を示す場合には前記ランド用アドレス部ゲイン制御量生成手段の出力信号を伝送する一方、前記第２のアドレス極性信号がグルーブ側を示す場合には前記グルーブ用アドレス部ゲイン制御量生成手段の出力信号を伝送し、前記第２のアドレスゲート信号の立ち下がりタイミングにおいて前記データ部ゲイン制御量生成手段の出力信号を伝送することを特徴とする。
【００２９】
請求項１６記載の発明は、前記請求項１５に記載の記録再生制御装置において、前記ランド用アドレス部ゲイン制御量生成手段は、前記第２のアドレスゲート信号の立ち上がり位置から第１のアドレスゲート信号の立ち上がり位置までの期間において、又は、前記第２のアドレス極性信号の極性の切り変わり位置から第１のアドレス極性信号の極性切り変わり位置までの期間において、ゲイン制御量をホールドするホールド手段を有し、前記グルーブ用アドレス部ゲイン制御量生成手段は、前記第２のアドレスゲート信号の立ち上がり位置から第１のアドレスゲート信号の立ち上がり位置までの期間において、又は、前記第２のアドレス極性信号の極性の切り変わり位置から第１のアドレス極性信号の極性きり変わり位置までの期間において、ゲイン制御量をホールドするホールド手段を有し、前記データ部ゲイン制御量生成手段は、前記第２のアドレスゲート信号の立ち下がり位置から前記第１のアドレスゲート信号の立ち下がり位置までの期間において、ゲイン制御量をホールドするホールド手段を有することを特徴とする。
【００３０】
請求項１７記載の発明は、前記請求項８に記載の記録再生制御装置において、前記第２のアドレスゲート信号生成手段は、前記第２のアドレスゲート信号を生成するかどうかを任意に設定することが可能であり、且つ、前記第２のアドレス極性信号生成手段は、前記第２のアドレス極性信号を生成するかどうかを任意に設定することが可能であることを特徴とする。
【００３１】
請求項１８記載の発明は、前記請求項８に記載の記録再生制御装置において、前記第１のアドレス極性信号生成手段は、前記第１のアドレス極性信号を生成するかどうかを任意に設定することが可能であり、且つ、前記第２のアドレス極性信号生成手段は、前記第２のアドレス極性信号を生成するかどうかを任意に設定することが可能であることを特徴とする。
【００３２】
請求項１９記載の発明は、前記請求項１に記載の記録再生制御装置において、前記データ部ゲイン制御量生成手段は、ゲインリセット信号により待機ゲイン制御量に固定されるデータ部ゲインリセット回路と、前記データ領域をリードする場合に、リード開始の前の任意のセクタで前記ゲインリセット信号をアサートした後、任意の区間をおいて前記ゲインリセット信号をネゲートするデータ部リセット制御手段とを有して、ゲイン制御量を前記待機ゲイン制御量に保持した後、前記データ領域でのゲイン制御を開始することを特徴とする。
【００３３】
請求項２０記載の発明は、前記請求項１に記載の記録再生制御装置において、前記デジタルデータ復調手段は、前記再生ＲＦ信号をデジタルＲＦ信号に変換するアナログ・デジタルコンバータと、前記デジタルＲＦ信号からオフセット成分を除去するオフセット補正手段と、前記オフセット補正手段の出力信号から、前記再生ＲＦ信号が有するクロック成分に同期したチャネルクロックを、前記アナログ・デジタルコンバータに回帰することにより生成する位相同期制御手段と、前記オフセット補正手段の出力信号に対して二値化を行うＰＲＭＬ信号処理手段と、前記二値化信号からデジタルデータを復調する復調手段とを有し、前記振幅検出手段は、前記デジタルＲＦからピークエンベロープとボトムエンベロープを検出し、前記ピークエンベロープと前記ボトムエンベロープの差から前記振幅情報を検出するものであり、前記制御量伝送手段は、前記ゲイン制御情報を任意のタイミングで保持するゲイン制御情報保持手段と、前記ゲイン制御情報保持手段の出力信号をシリアル情報に変換するパラレル・シリアル変換手段とを有して、前記シリアル情報を前記ゲイン制御手段に伝送するものであり、前記ゲイン制御手段は、前記制御量伝送手段からのシリアル情報をパラレル情報に変換するシリアル・パラレル変換手段と、前記シリアル・パラレル変換手段の出力信号に基づいてゲインを変更するゲインアンプとにより構成されることを特徴とする。
【００３４】
以上により、請求項１〜２０記載の発明の記録再生制御装置では、アドレス領域を示すアドレスゲート信号を事前に進んだ位相に調整したので、このアドレスゲート信号に基づいたタイミングで生成されるゲイン制御情報の伝送系に遅延があっても、時間遅れの少ないゲイン制御情報でもって信号の振幅制御を行うことが可能である。従って、高速で記録再生を行う場合であっても、アドレス領域とデータ領域との境界点においてゲイン制御情報を適切に切り換えて、再生ＲＦ信号に反映させることができる。よって、回路規模の削減及び消費電力の低減を可能とし更にはデジタル信号処理を適用して再生性能の向上を図りながら、自動振幅制御を安定化させて、アドレス情報とデジタルデータの再生性能を向上させることができる。
【００３５】
また、請求項２及び９記載の発明では、チャネルクロック基準のセクタカウンタを用いるので、１セクタ前のアドレス情報から正確なアドレスゲート信号の生成が可能となる。従って、自動ゲイン制御がより一層に安定して、プレイアビリティが向上する。
【００３６】
更に、請求項３、１０及び１３記載の発明では、再生速度の変化に応じてアドレスゲート信号の生成位置を切り換えるので、チャネルクロック基準で見た場合にゲイン制御情報の伝送遅延量が相対的に変化して見えるときでも、ゲイン制御情報が最適な位置で反映される。従って、シーク時やＣＡＶ（Constant Angular Velocity）方式時に、自動ゲイン制御が安定して、プレイアビリティがより向上する。
【００３７】
加えて、請求項４、１１及び１４記載の発明では、固定クロックの特性を生かして、ゲイン制御情報の伝送遅延量をチャネルクロックに換算するので、再生速度の変化に対して自動でアドレスゲート信号の生成位置を最適化することができる。よって、シーク時やＣＡＶ（Constant Angular Velocity）方式時に、自動ゲイン制御が更に安定して、プレイアビリティを向上することが可能となる。
【００３８】
また、請求項５記載の発明では、最小のアドレスゲート信号によってアドレス領域とデータ領域との双方の切り換えを行うので、回路規模の削減と制御の簡易化が可能となる。
【００３９】
更に、請求項６及び１６記載の発明では、安定したゲイン制御が可能な位置以外では、ゲイン制御をホールドできるので、自動ゲイン制御が安定して、アドレス情報及びデジタルデータの再生性能が向上する。
【００４０】
加えて、請求項７、１７及び１８記載の発明では、第２のアドレスゲート信号や第２のアドレス極性信号の生成機能が必要とされない記録媒体の再生速度に対しては、その信号生成機能を反映しない機能があるので、消費電力の低減が可能である。
【００４１】
また、請求項８〜１１記載の発明では、ランド用アドレス領域かグルーブ用アドレス領域かを示すアドレス極性信号を事前に進んだ位相に調整したので、このアドレス極性信号に基づいたタイミングで生成されるゲイン制御情報の伝送系に遅延があっても、時間遅れの少ないゲイン制御情報でもって信号の振幅制御を行うことが可能である。従って、高速で記録再生を行う場合であっても、ランド用アドレス領域とグルーブ用アドレス領域との境界点においてゲイン制御情報を適切に切り換えて、再生ＲＦ信号に反映させることができる。よって、回路規模の削減及び消費電力の低減を可能とし更にはデジタル信号処理を適用して再生性能の向上を図りながら、自動振幅制御を安定化させて、ランド用アドレス情報とグルーブ用アドレス情報とを精度良く再生することができる。
【００４２】
更に、請求項１２記載の発明では、アドレス極性情報の進み位相のゲート信号を生成する手段を簡易化できるので、回路規模を削減することが可能となる。
【００４３】
加えて、請求項１５記載の発明では、最小のゲート信号により、ランド側のアドレス領域とグルーブ側のアドレス領域とデータ領域との３種類を切り換えることが可能であるので、回路規模の削減と制御の簡易化が可能である。
【００４４】
また、請求項１７記載の発明では、アドレス極性信号関係を切り換え可能にしたので、自動ゲイン制御の制御速度が必要な場合にはアドレス領域を１本化し、制御速度が必要でない場合にはランド側アドレス領域とグルーブ側アドレス領域とを分離できて、制御の最適化が可能となる。また、シーク直後の引き込み時間の短縮となるので、プレイアビリティの向上も可能である。
【００４５】
更に、請求項１９記載の発明では、リード開始前にデータ領域のゲイン量を待機ゲイン制御量にリセットすることが可能となるので、リード直前までのデータ領域でのゲイン制御をホールドすることができる。よって、自動ゲイン制御の安定化によるプレイアビリティの向上と消費電力の低減とが可能となる。
【発明の効果】
【００４６】
以上説明したように、請求項１〜２０記載の発明の記録再生制御装置によれば、記録媒体のアドレス領域を示すアドレスゲート信号を事前に進んだ位相に調整したので、高速で記録再生を行う場合であっても、アドレス領域とデータ領域との境界点で、ゲイン制御情報を時間遅れなく適切に切り換えることができ、よって、回路規模の削減、消費電力の低減及びデジタル信号処理の適用による再生性能の向上を図りつつ、自動振幅制御を安定化させて、アドレス情報とデジタルデータとの再生性能を向上させることができる。
【００４７】
特に、請求項８〜１１記載の発明によれば、更に、記録媒体のランド用アドレス領域かグルーブ用アドレス領域かを示すアドレス極性信号を事前に進んだ位相に調整したので、高速で記録再生を行う場合であっても、ランド用アドレス領域とグルーブ用アドレス領域との境界点でゲイン制御情報を時間遅れなく適切に切り換えることができ、よって、回路規模の削減、消費電力の低減及びデジタル信号処理の適用による再生性能の向上を図りつつ、自動振幅制御を安定化させて、ランド用アドレス情報とグルーブ用アドレス情報との再生性能を向上させることができる。
【発明を実施するための最良の形態】
【００４８】
以下、本発明の実施形態の記録再生制御装置を図面と共に詳細に説明する。
【００４９】
（第１の実施形態）
図１は、本発明の第１の実施形態における記録再生制御装置の構成を示すブロック図を示す。
【００５０】
この第１の実施形態は、請求項１に記載の発明に対応するものであり、記録型光ディスクであるＤＶＤ−ＲＡＭの高速記録時、及び高速再生時に、アドレス領域を示すアドレスゲート信号に対して、ゲイン制御情報を伝送する系の遅延量に応じて、事前に進んだ位相でゲイン制御情報を切り換えることにより、アドレス領域とデータ領域との境界付近において、遅れのない正常なゲイン制御情報を再生ＲＦ信号に反映させる構成とすることにより、回路規模の削減と、消費電力の低減、及び、デジタル信号処理の適用による再生性能の向上を併せ持つ記録再生制御装置を実現したものである。以下、説明する。
【００５１】
図１において、光記録媒体（記録媒体）１は、デジタルデータを記録するための相変化型記録材料の薄膜を有する情報記録媒体であり、トラックが既定間隔でらせん状又は同心円状に形成されている。光ディスク媒体１の一つである書き換えが可能なＤＶＤ−ＲＡＭディスクは、エンボス領域に間欠的に形成されているアドレス情報（ＣＡＰＡ）と、ユーザーが書き換え可能なデータ部とを有しており、ランダムアクセス性能が高いシステムを構築できると共に、記録データの品質保証も容易であるという特徴を持っているものである。
【００５２】
再生ＲＦ信号検出手段２は、光記録媒体１からデジタルデータを読み出すに際して、光スポットの焦点を合わせてトラック上を捜査するレーザ発生器を搭載したアクチュエータと、光スポットからの反射光を電気信号に変換するフォトディテクタなどを具備しているピックアップなどで構成される。この再生ＲＦ信号検出手段２は、ブースト量とカットオフ周波数とを任意に設定できるフィルタを具備するものであっても良い。このフィルタは、例えば、図２の実線で示すような周波数特性を有する高次等リップルフィルタ等であっても良い。この図２において、点線で示した特性は、高域のブーストを行わない場合の特性である。
【００５３】
前記再生ＲＦ信号検出手段２より検出された再生ＲＦ信号３は、ゲインを制御するためのゲイン制御手段４に入力されて、ゲイン制御量５により振幅が調整される。ゲイン制御量５は、制御量伝送手段６から供給される。ゲイン制御手段４は、例えば図３に示すような、ゲイン制御量５と振幅との関係に基づくＶＧＡで構成される。ゲイン制御量５と制御量伝送手段６に関しては、後ほど説明する。
【００５４】
先ずは、光記録媒体１の記録再生のために必要とされるデジタル２値化信号と、その信号中に含まれるアドレス情報８と、その信号に同期したチャネルクロック９との生成方法に関して、説明する。ゲイン制御手段４の出力信号は、デジタルデータ復調手段７に入力されて、２値化信号に変換され、且つ、アドレス情報８や、記録されたデジタルデータに復調される。また、同時に、再生ＲＦ信号の３の有するクロック成分に同期したチャネルクロック９も抽出される。
【００５５】
前記デジタルデータ復調手段７は、例えば図４に示すような構成を有する。ゲイン制御手段４のアナログ信号の出力信号を、ＶＣＯ２２(電圧制御発振器；以下、ＶＣＯと称す)により生成されるチャネルクロック９を用いて、デジタル信号に変換する回路としてのＡ／Ｄ変換器（アナログ・デジタルコンバータ）１８により多ビットのデジタルＲＦ信号１９に標本化する。このデジタルＲＦ信号１９をオフセット補正手段２０に入力することにより、デジタルＲＦ信号１９に含まれる振幅方向のオフセット成分を補正する。一方、デジタルＲＦ信号１９のクロック成分に同期するようにチャネルクロック９を制御するために、位相同期制御手段２１により、オフセット補正手段２０の出力信号のゼロクロス近傍の標本化データから位相誤差情報を抽出し、フィルタ処理を施しながら、位相誤差情報をゼロにするようにＶＣＯ２２で生成されるチャネルクロック９の発振周波数を制御する。このように、再生された再生ＲＦ信号３に含まれるチャネル周波数成分に同期したチャネルクロック９が生成される。また、近年、再生品質の向上を目的に、雑音耐性に優れ、意図的な符号間干渉を付加し、その相関性をもとに最も確からしい系列を推定する技術であるＰＲＭＬ（パーシャルレスポンスマキシマムライクリフード；以下、ＰＲＭＬと称す）信号処理技術を適用する場合も増えてきている。ここでは、オフセット補正手段２０からの出力信号をＰＲＭＬ信号処理手段２３に入力することにより、より確からしい系列を抽出した後、その系列をアドレス復調回路２４に入力して、アドレス情報８を検出する機能を有することにより、アドレス情報８を正確に検出することが可能である。このように上述した一連のデジタルデータを復調する手段により、再生性能の向上、及び、記録媒体からのデジタルデータの読み出し品質を示すプレイアビリティの向上が可能となる。ここで示した構成は、一例であり、この構成に限定されるものではない。
【００５６】
尚、デジタルデータ復調手段７は、Ａ／Ｄ変換器１８を用いないで、アナログ位相同期回路により、チャネルクロック９とアドレス復調回路２４の入力信号を生成するものであっても良い。
【００５７】
次に、図１において、第１のアドレスゲート信号生成手段１０により、アドレス情報８と、チャネルクロック９を基に、次のセクタでアドレス部と予想される位置に第１のアドレスゲート信号１１が生成される。ここで、ゲイン制御情報５を決定する手段として、デジタルデータ復調手段７を介して伝送されるゲイン制御手段４の出力信号から、振幅検出手段１４により、振幅情報１５を検出した後、この振幅情報１５を基に、第１のアドレスゲート信号１１でアサートされている区間のアドレス部に対して任意に設定可能なアドレス振幅目標値との差分がゼロに近づいて行くようにゲイン制御量を生成するアドレス部ゲイン制御量生成手段１６と、前記振幅情報１５を基に、第１のアドレスゲート信号１１でネゲートされている区間のデータ部に対して任意に設定可能なデータ振幅目標値との差分がゼロに近づいて行くようにゲイン制御量を生成するデータ部ゲイン制御量生成手段１７とにより、各々の領域における信号振幅を自動調整するための制御量を生成することが可能となる。ここで、前記アドレス部ゲイン制御量生成手段１６及びデータ部ゲイン制御量生成手段１７は、各々、前回のセクタの最終制御値を保持しておく機能を有するものである。
【００５８】
次に、図１においては、制御量伝送手段６により、第１のアドレスゲート信号１１の立ち上がりタイミングで前回のセクタの制御値を開始値としてアドレス部ゲイン制御量生成手段１６の出力信号をゲイン制御情報５として伝送し、第１のアドレスゲート信号１１の立ち下がりタイミングで前回のセクタの制御値を開始値としてデータ部ゲイン制御量生成手段１７の出力信号をゲイン制御情報５として伝送する。これにより、例えば、ＤＶＤ−ＲＡＭディスクを低速で記録再生する場合には、各々で信号特性が異なるアドレス部とデータ部において、各々の領域に対して適切な再生ＲＦ信号３に対するゲイン制御が可能となり、波形の品質が向上することにより、高い再生性能とプレイアビリティが確保できる。ところが、近年、電気機器、電子機器に関しても、環境にやさしい製品作りが必要になってきており、その中でも、アナログ機能をデジタル化することにより、低コスト化と省電力化に有利とされる微細ルールの半導体プロセスを用いた高集積化されたシステムＬＳＩの活用が強く望まれている。その際に、光記録媒体に対して、高速で記録再生する場合にも、省電力化やコスト削減のために、以下に示すようなデジタル回路を基準にしたシステム構成にすることが多くなっている。
【００５９】
前記図１に示した振幅検出手段１４は、例えば、図５に示すように構成されるものである。図４で示したようなデジタルデータ復調手段７の出力信号であるデジタルＲＦ信号１９から、任意の区間の信号の最大成分を検出しながら低域通過型フィルタにより平滑化するピークエンベロープ検出回路２５によりピークエンベロープを検出し、任意の区間の信号の最小成分を検出しながら低域通過型フィルタにより平滑化するボトムエンベロープ検出回路２６によりボトムエンベロープを検出し、各々により検出されたピークエンベロープ信号とボトムエンベロープ信号を差分検出回路２７に入力して、信号の差分情報を検出することにより、振幅情報１５を得るものである。ここで得られた振幅情報１５は、ゲイン制御手段４の出力信号の振幅を表すものであり、ＤＶＤ−ＲＡＭディスクの場合には、図６（ａ）の符号２８Ａと２８Ｂで示すアドレス情報８が存在するアドレス部（ＣＡＰＡ部）と、符号２９Ａと２９Ｂで示す書き換え可能な領域であるデータ部の各々の時刻における振幅を示すものである。ここで示した構成は、一例であり、この構成に限定されるものではない。
【００６０】
尚、第１のアドレスゲート信号生成手段１０は、例えば、図６に示すような原理により第１のアドレスゲート信号１１を生成するものである。また、図７に示すような構成を有するものである。ここで示す原理と構成は一例であり、この原理と構成に限定されるものではない。図７に示した第１のアドレスゲート信号生成手段１０は、同図及び図６（ｂ）に示すように、デジタルデータ復調手段７で生成された再生ＲＦ信号３の有するクロック成分に同期したチャネルクロック９でカウントアップするセクタカウンタ３０を有し、更に、セクタカウンタ３０のカウント値に対して、アドレス部の始端を示すカウント値であるアドレス始端情報３１を保持するアドレス始端情報保持手段４８と、アドレス部の終端を示すカウント値であるアドレス終端情報３２を保持するアドレス終端情報保持手段４９とを有する。前記セクタカウンタ３０は、前記アドレス始端情報３１と自己のセクタカウンタ３０のカウント値とが一致する箇所で第１のアドレスゲート信号１１をアサートし、前記アドレス終端情報３２と自己のセクタカウンタ３０のカウント値とが一致する箇所で第１のアドレスゲート信号１１をネゲートするものである。例えば、セクタカウンタ３０は、アドレス部２８Ａ、２８Ｂから検出されたアドレス情報８により、アドレス終端情報３２が示す位置３０Ａ、３０Ｂでカウントリセットする機能を有する。ここで示した第１のアドレスゲート信号１１により、アドレス部とデータ部との振幅情報１５を識別することが可能となる。
【００６１】
前記振幅情報１５は、第１のアドレスゲート信号１１を基準に、アドレス部ゲイン制御量生成手段１６とデータ部ゲイン制御量生成手段１７とにより、ゲイン制御情報５に変換されるが、その際、図８に示すような制御量伝送手段６とゲイン制御手段４を用いると、ゲイン制御手段４と制御量伝送手段６とが、別々のＬＳＩで構成される場合に、伝送に必要な端子数が少なくなるため、機器の実装が容易になるだけでなく、伝送路から放出されるデジタル雑音も少なくなるため機器の雑音特性も良好になるという特徴を有することになる。以下、これを詳述する。
【００６２】
図８の制御量伝送手段６において、ゲイン制御情報保持手段３６は、第１のアドレスゲート信号１１がアサートされている区間は、アドレス部ゲイン制御量生成手段１６の出力信号を選択し、第１のアドレスゲート信号１１がネゲートされている区間は、データ部ゲイン制御量生成手段１７の出力信号を選択する。前記ゲイン制御情報保持手段３６の出力信号は、多ビットのデジタル信号であるので、これをパラレル・シリアル変換手段３７によりシリアルデータに変換した後、図１に示したゲイン制御情報５として、ゲイン制御手段４に伝送される。このとき、ゲイン制御手段４は、入力されるシリアルデータ（ゲイン制御情報５）を、シリアル・パラレル変換手段３８によりパラレルデータに変換した後、Ｄ／Ａ変換器（デジタル・アナログコンバータ）３９によりアナログ制御信号に変換して、最後にＶＧＡ４０により、再生ＲＦ信号３のゲインを調整して出力する。
【００６３】
前記の図８の構成において、デジタル信号処理を行うことにより、コスト削減と省電力化は達成可能となるが、パラレル・シリアル変換と、更にそれを戻すシリアル・パラレル変換の時間遅延が発生するために、制御量伝送手段６からゲイン制御手段４までの区間で、ゲイン制御情報５が伝送される時間に一定の遅延が生じてしまい、これにより、例えば、ＤＶＤ−ＲＡＭメディアの高速記録再生時には、相対的にゲイン制御量５の遅延量が大きくなってしまうために、ゲインの制御位置が遅れることになる。従って、このままの状態では、信号の特性が異なるアドレス部とデータ部とのゲインを各々個別に制御したい場合に、図６（ｃ）に示すような第１のアドレスゲート信号１１でゲイン切り換えをすると、遅延時間３５の分だけ、ゲインの再生ＲＦ信号３への反映が遅れるために、図６（ｆ）に示すようにゲイン切り換え位置の前後でゲイン制御が崩れ、その結果、図６（ｅ）の符号２８Ｃ、２８Ｄ、２９Ｃ、２９Ｄに示すようにゲイン制御手段４の出力信号の振幅が不安定になる可能性が高くなる欠点がある。
【００６４】
そこで、本実施形態では、第１のアドレスゲート信号１１をゲイン制御情報５の遅延時間（図６の時間３５）分進めた図６（ｄ）に示すような第２のアドレスゲート信号１３を、第２のアドレスゲート信号生成手段１２により生成することにより、第２のアドレスゲート信号１３を用いて、制御量伝送手段６においてゲイン制御情報５を早めに伝送するようにすれば、ゲイン制御手段４に到達するゲイン制御情報５が、図６（ｈ）で示すように、最適な位置になるので、図６（ｇ）に示すように、ＡＧＣ（Auto Gain Control；以下、ＡＧＣと称す）が正常に動作する。
【００６５】
前記第２のアドレスゲート信号生成手段１２は、例えば、図６及び図９に示すような原理及び構成により、第２のアドレスゲート信号１３を生成するものである。ここで示す原理と構成は一例であり、この原理と構成の限定されるものではない。図９の第２のアドレスゲート信号生成手段１２では、同図及び図６（ｂ）に示すように、第１のアドレスゲート信号生成手段１０と同様のセクタカウンタ３０を有するものが共通に使用され、セクタカウンタ３０のカウント値に対して、再生倍速情報４３からアドレスゲート信号の進み位相を予測して設定するためのアドレスゲート予測位置設定手段５０の出力信号を元に、アドレス部の始端を示すカウント値であるアドレス始端情報３１から任意の進み位置であるアドレス始端予測情報３３を保持するアドレス始端予測情報保持手段４１と、アドレス部の終端を示すカウント値であるアドレス終端情報３２から任意の進み位置であるアドレス終端予測情報３４を保持するアドレス終端予測情報保持手段４２とを有する。前記セクタカウンタ３０は、前記アドレス始端予測情報３３と自己のセクタカウンタ３０のカウント値とが一致する箇所で第２のアドレスゲート信号１３をアサートし、前記アドレス終端予測情報３４と自己のセクタカウンタ３０のカウント値とが一致する箇所で第２のアドレスゲート信号１３をネゲートするものである。
【００６６】
ここで示した第２のアドレスゲート信号１３により、例えば、デジタル信号に示したＤＶＤ−ＲＡＭディスクの高速記録再生時に、図４、図５及び図８で示したように、低コスト化、省電力化に有利で且つＰＲＭＬ信号処理技術などの雑音耐性に有用なシステムを用いているので、図６の遅延時間３５で示すようなゲイン制御情報５の伝送遅延が発生する場合においても、アドレス部ゲイン制御量生成手段１６及びデータ部ゲイン制御量生成手段１７により得られた情報を基に、制御量伝送手段６で、第２のアドレスゲート信号１３の立ち上がりタイミングでアドレス部ゲイン制御量生成手段１６の出力信号をゲイン制御情報５として伝送し、第２のアドレスゲート信号１３の立ち下がりタイミングでデータ部ゲイン制御量生成手段１７の出力信号をゲイン制御情報５として伝送することにより、各々信号特性が異なるアドレス部とデータ部とに対して、ゲイン制御手段４に到達するゲイン制御情報５が、図６（ｈ）で示すように、最適な位置になる。従って、図６（ｇ）に示すように、ＡＧＣ（Auto Gain Control）が正常に動作することになる。
【００６７】
従って、低コスト化、省電力化に有利で且つＰＲＭＬ信号処理技術などの雑音耐性に有用なデジタル信号処理システムを用いた場合にも、例えば、ＤＶＤ−ＲＡＭディスクの高速記録再生時にも、最適な信号振幅を保持することが可能となるので、デジタルデータ復調手段７により読み出されるアドレス情報８や、デジタル復調信号の品質が向上することにより、再生性能や、プレイアビリティが向上する。
【００６８】
一方、記録媒体１の回転速度を一定にして記録再生を行うＣＡＶ（Constant Angular Velocity；以下、ＣＡＶと称す）方式の場合は、記録媒体１の内周と外周とでチャネルビットレートが２倍以上異なることが知られている。また、記録再生倍速が異なる場合にも、同様にチャネルビットレートが異なる。このとき、制御量伝送手段６とゲイン制御手段４との間で伝送されるゲイン制御情報５の遅延量３５が一定である場合には、図１０に示すように、再生ＲＦ信号３のチャネルビットレートが、図１０（ａ）と図１０（ｅ）に示すように約３対２の比率で異なる場合は、伝送遅延量３５との相対関係が異なることになる。ここで、記録再生速度に応じて、同期したチャネルクロック９から生成されるセクタカウンタ３０は、図１０（ｂ）及び図１０（ｆ）に示すようになる。ここで、アドレス始端情報３１とアドレス終端情報３２とは、同様の値で良く、図１０（ｃ）に示す第１のアドレスゲート信号１１Ａと図１０（ｇ）に示す第１のアドレスゲート信号１１Ｂが生成されると共に、アドレス部２８Ａ、２８Ｂに対して、セクタカウンタ３０は符号３０Ａ、３０Ｂで示す箇所でリセットされ、一方、アドレス部２８Ｇ、２８Ｈ、２８Ｉに対して、セクタカウンタ３０は符号３０Ｃ、３０Ｄ、３０Ｅの箇所でリセットされる。ところが、伝送遅延量３５が一定であるために、アドレス始端予測情報３３とアドレス終端予測情報３４とが、異なるチャネルビットレート間で同じ値であった場合には、第２のアドレスゲート信号１３が適切な位置に生成できないため、十分にＡＧＣ動作を保障できなくなる。
【００６９】
そこで、本実施形態では、図１に示す再生倍速情報４３に応じて、図１０（ｂ）に示すアドレス始端予測情報３３Ａと図１０（ｆ）に示すアドレス始端予測情報３３Ｂとを、ファームウェアやミドルウェア等によりアドレス始端予測情報保持手段４１に設定することにより、図１０（ｄ）に示す第２のアドレスゲート信号１３Ａと図１０（ｈ）に示す第２のアドレスゲート信号１３Ｂのアサート箇所を最適に保つことが可能となる。同様に、再生倍速情報４３に応じて、図１０（ｂ）に示すアドレス終端予測情報３４Ａと図１０（ｆ）に示すアドレス終端予測情報３４Ｂを、ファームウェアやミドルウェア等により図９のアドレス終端予測情報保持手段４２に設定することにより、図１０（ｄ）に示す第２のアドレスゲート信号１３Ａ及び図１０（ｈ）に示す第２のアドレスゲート信号１３Ｂのネゲート箇所を最適に保持することが可能となる。ここで、再生倍速情報４３は、光記録媒体１の回転速度や、半径方向の記録再生位置に従って、例えば、ＣＰＵによって管理されている記録再生速度情報であっても良い。更には、チャネルクロック９の周期情報から得られる線速度情報のようなものであっても良い。
【００７０】
このような一連の動作によって、記録再生速度の変化に応じて、第２のアドレスゲート信号１３の位置を切り換えることにより、チャネルクロック９基準で見た場合に、ゲイン制御情報５の伝送遅延量３５が相対的に変化して見える場合も、ゲイン制御情報５が最適な位置で反映されるので、シーク時やＣＡＶ方式時にＡＧＣが安定することにより、プレイアビリティを向上することが可能となる。
【００７１】
尚、上述した記録再生速度が異なる場合の第２のアドレスゲート信号１３の生成手段として、図１１に示すような第２のアドレスゲート信号生成手段１２を用いても良い。ここで示す構成は一例であり、この構成に限定されるものではない。以下、この構成を説明する。
【００７２】
図１１に示した第２のアドレスゲート信号生成手段１２は、固定クロック生成手段４４により、固定クロック４５を生成する。ここで、固定クロック生成手段４４は、水晶などにより安定した周波数を供給できるようなクロック発生源である。固定クロック４５は、固定クロックカウント手段４６により、制御遅延量３５に相当する区間を計測する。次に、進み位相情報決定手段４７により、固定クロックカウント手段４６によりカウントされる期間中における前記チャネルクロック９の個数をカウントして、そのカウント値を保持する。ここで、アドレス始端情報３１と進み位相情報決定手段４７の出力結果との差をアドレス始端予測情報保持手段４１に設定して、アドレス始端予測情報３３を生成することにより、第２のアドレスゲート信号１３のアサート位置を決定する。同様に、アドレス終端情報３２と進み位相情報決定手段４７との出力結果の差をアドレス終端予測情報保持手段４２に設定して、アドレス終端予測情報３４を生成することにより、第２のアドレスゲート信号１３のネゲート位置を決定する。
【００７３】
上述した一連の動作により、記録再生速度が異なる場合においても、固定クロックの特性を生かして、ゲイン制御情報５の伝送遅延量３５をチャネルクロックに換算することにより、記録再生速度の変化に対して、自動で且つ精度良く第２のアドレスゲート信号１３の位置を最適化することができる。従って、シーク時やＣＡＶ（Constant Angular Velocity）方式時に、自動ゲイン制御が更に安定するので、プレイアビリティを向上することが可能となる。
【００７４】
また、第２のアドレスゲート信号生成手段１２において、第２のアドレスゲート信号１３を生成するかどうかを任意に設定することができれば、第２のアドレスゲート信号１３を必要としない領域で、省電力化を図ることが可能となる。例えば、図１１に示すような第２のアドレスゲート信号生成手段１２において、再生倍速情報４３によりセクタカウンタ３０を動作及び停止させることが可能であり、一方で、固定クロック生成手段４４を動作及び停止させることが可能な構成をとっても良い。この機能は、ＣＡＶ方式を用いた記録再生時であれば、内周側では、第２のアドレスゲート信号１３を生成せずに、第１のアドレスゲート信号１１のみでＡＧＣを動作させて省電力化を優先し、シークや連続記録再生により、外周部に近い領域では、第２のアドレスゲート信号１３を用いて、ＡＧＣを動作させて、再生性能やプレイアビリティを優先することにより、再生性能やプレイアビリティを維持しながら省電力化を図ることが可能となる。
【００７５】
尚、第２のアドレスゲート信号生成手段１２を動作させるか停止するかは、再生倍速情報４３が、チャネルクロック９から線速度情報を得るような場合には、再生倍速情報４３の線速度情報に従って、任意の線速度以上では第２のアドレスゲート信号生成手段１２を動作させる一方、任意の線速度以下では第２のアドレスゲート信号生成手段１２を停止させることにより、同様の効果を得ることが可能である。
【００７６】
更に、図１２に示すように、アドレス部ゲイン制御量生成手段１６が、図６に示すように、第２のアドレスゲート信号１３の立ち上がり位置から第１のアドレスゲート信号１１の立ち上がり位置までの伝送遅延量３５の区間においてゲイン制御をホールドする手段を有するものであり、同様に、データ部ゲイン制御量生成手段１７が、第２のアドレスゲート信号１３の立ち下がり位置から第１のアドレスゲート信号１１の立ち下がり位置までの伝送遅延量３５の区間においてゲイン制御をホールドする手段を有するものであっても良い。
【００７７】
上述したようなホールド手段を有することにより、安定したゲイン制御が可能な位置以外で、ゲイン制御をホールドすることができるので、自動ゲイン制御が安定して、再生性能を向上することが可能となる。
【００７８】
（第２の実施形態）
図１３は、本発明の第２の実施形態における記録再生制御装置の構成を示すブロック図を示す。
【００７９】
この第２の実施形態は、請求項８及び１５に記載の発明に対応するものである。
【００８０】
ＤＶＤ−ＲＡＭは、高記録密度を実現するために、記録の線密度向上に有利なマークエッジ記録と共に、狭トラックピッチ化で有利なランド・グルーブ記録方式を用いている。これまでの連続溝方式の光ディスクは、基板上にトラッキング用の案内溝（グルーブ）を設け、その溝内にのみ記録していたが、高記録密度のために溝と溝の間のランド部にも記録する方法がランド・グルーブ記録である。ＣＡＰＡ部は、図１４に示すように、データ部の記録トラック（ランド又はグルーブ）に対し１／２トラックずらして記録する構成が採用される。グルーブトラッキング時のアドレスは後ろ側ＣＡＰＡ部５２から得られ、ランドトラッキング時のアドレスは前側ＣＡＰＡ部５１から得ることができる。そのため、ＣＡＰＡ部は、ランド側ＣＡＰＡ部５１とグルーブ側ＣＡＰＡ部５２との間で、振幅成分を含めて、特性が異なる。また、ＣＡＰＡ部とＣＡＰＡ部との間のデータ部（ランド又はグルーブ）はウォブルされている。このウォブルを数えることにより、次のＣＡＰＡ部の位置を正確に把握することができる。
【００８１】
本実施形態２が、実施形態１と異なる点は、これらのランド側ＣＡＰＡ部５１とグルーブ側ＣＡＰＡ部５２とを個別にゲイン制御する機能を有する点である。図１３に示した記録再生制御装置では、第１のアドレス極性信号生成手段５３と、第２のアドレス極性信号生成手段５４と、ランド用アドレス部ゲイン制御手段５５と、グルーブ用アドレス部ゲイン制御手段５６とを有し、ゲイン量伝送手段６でのゲイン量を、前記第１のアドレス極性信号５７と第２のアドレス極性信号５８とにも基づいて制御することにより、記録型光ディスクであるＤＶＤ−ＲＡＭの高速記録時及び高速再生時に、アドレス領域を示すアドレスゲート信号とアドレスの極性を示すアドレス極性信号に応じて、ゲイン制御情報５を伝送する系の遅延量に応じて、事前に進んだ位相でゲイン制御情報を切り換えることにより、ランド用アドレス領域とグルーブ用アドレス領域とデータ領域との境界付近において、時間遅延のない正常なゲイン制御情報を再生ＲＦ信号に反映させる構成にしたものである。
【００８２】
本実施形態２では、振幅検出手段１４によって生成される振幅情報１５は、ゲイン制御手段４の出力信号の振幅を表すものであり、ＤＶＤ−ＲＡＭディスクの場合には、図１５（ａ）に示したランド用ＣＡＰＡ部５１Ａ、５１Ｂとグルーブ用ＣＡＰＡ部５２Ａ、５２Ｂとで構成されるアドレス情報８が存在するアドレス部（ＣＡＰＡ部）と、書き換え可能な領域であるデータ部２９Ａ、２９Ｂでの、各々の時刻における振幅を示すものである。ここで示した構成は一例であり、この構成に限定されるものではない。
【００８３】
図１３において、第１のアドレス極性信号生成手段５３により、アドレス情報８とチャネルクロック９とを基に、次のセクタでランド用ＣＡＰＡ部５１と予想される位置に第１のアドレス極性信号５７を生成する。ここで、ゲイン制御情報５を決定する手段として、デジタルデータ復調手段７を介して伝送されるゲイン制御手段４の出力信号から、振幅検出手段１４により、振幅情報１５を検出した後、この振幅情報１５を基に、第１のアドレスゲート信号１１がアサートされている区間で且つ第１のアドレス極性信号５７がアサートされている間のランド側ＣＡＰＡ部５１に対して任意に設定可能なアドレス振幅目標値と振幅情報１５との差分がゼロに近づいて行くようにゲイン制御量を生成するランド用アドレス部ゲイン制御量生成手段５５と、前記振幅情報１５を基に、第１のアドレスゲート信号１１がアサートされている区間で且つ第１のアドレス極性信号５７がネゲートされている間のグルーブ側ＣＡＰＡ部５２に対して任意に設定可能なアドレス振幅目標値と振幅情報１５との差分がゼロに近づいて行くようにゲイン制御量を生成するグルーブ用アドレス部ゲイン制御量生成手段５６と、前記振幅情報１５を基に、第１のアドレスゲート信号１１がネゲートされている区間のデータ部に対して任意に設定可能なデータ振幅目標値と振幅情報１５との差分がゼロに近づいて行くようにゲイン制御量を生成するデータ部ゲイン制御量生成手段１７とにより、各々の領域における信号振幅を自動調整するための制御量を生成することが可能となる。ここで、ランド用アドレス部ゲイン制御量生成手段５５と、グルーブ用アドレス部ゲイン制御量生成手段５６と、データ部ゲイン制御量生成手段１７とは、各々、前回のセクタの最終制御値を保持しておく機能を有するものであっても良い。
【００８４】
次に、図１３において、制御量伝送手段６により、第１のアドレスゲート信号１１がアサート状態であり且つ第１のアドレス極性信号５７が立ち上がりタイミングである場合に、前回のセクタの制御値を開始値としてランド用アドレス部ゲイン制御量生成手段５５の出力信号をゲイン制御情報５として伝送し、第１のアドレスゲート信号１１がアサート状態であり且つ第１のアドレス極性信号５７が立ち下がりタイミングである場合に、前回のセクタの制御値を開始値としてグルーブ用アドレス部ゲイン制御量生成手段５６の出力信号をゲイン制御情報５として伝送し、第１のアドレスゲート信号１１が立ち下がりタイミングである場合に、前回のセクタの制御値を開始値としてデータ部ゲイン制御量生成手段１７の出力信号をゲイン制御情報５として伝送することにより、例えば、ＤＶＤ−ＲＡＭディスクを低速で記録再生する場合には、各々で信号特性が異なるランド用ＣＡＰＡ部５１とグルーブ用ＣＡＰＡ部５２とデータ部との間で、各々の領域に対して適切な再生ＲＦ信号３に対するゲイン制御が可能となり、波形の品質が向上して、高い再生性能とプレイアビリティとを確保できる。ところが、実施形態１でも述べたが、光記録媒体１に対して、高速で記録再生する場合にも、省電力化やコスト削減のために、デジタル回路を基準にしたシステム構成にすることが多くなっている。
【００８５】
前記第１のアドレス極性信号生成手段５３は、例えば、図１５に示すような原理及び図１６に示すような構成により第１のアドレス極性信号５７を生成するものである。ここで示す原理と構成は一例であり、この原理と構成に限定されるものではない。図１６の第１のアドレス極性信号生成手段５３は、同図及び図１５（ｂ）に示すように、デジタルデータ復調手段７で生成された再生ＲＦ信号３の有するクロック成分に同期したチャネルクロック９でカウントアップするセクタカウンタ３０を有する。このセクタカウンタ３０は、前記第１のアドレスゲート信号生成手段１０のセクタカウンタ３０を利用して、双方で共通使用しても良い。図１６の第１のアドレス極性信号生成手段５３は、更に、前記セクタカウンタ３０のカウント値に対して、ランド用アドレス部の始端を示すカウント値であるランド用アドレス始端情報５９を保持するアドレス始端情報保持手段６０と、ランド用アドレス部の終端を示すカウント値であるランド用アドレス終端情報６１を保持するランド用アドレス終端情報保持手段６２とを有し、セクタカウンタ３０は、前記ランド用アドレス始端情報５９と自己のセクタカウンタ３０のカウント値との一致する箇所で第１のアドレス極性信号５７をアサートし、前記ランド用アドレス終端情報６１と自己のセクタカウンタ３０のカウント値との一致する箇所で第１のアドレス極性信号５７をネゲートするものである。例えば、セクタカウンタ３０は、図１５（ａ）に示すアドレス部５１Ａ、５１Ｂ、５２Ａ、５２Ｂから検出されたアドレス情報８に基づいて、アドレス終端情報３２が示す位置３０Ａ、３０Ｂにてカウントをリセットする機能を有する。ここで示した第１のアドレス極性信号５７により、ランド用アドレス部とグルーブ用アドレス部とデータ部との振幅情報１５を識別することが可能となる。
【００８６】
図１３において、前記振幅情報１５は、ランド用アドレス部ゲイン制御量生成手段５５、グルーブ用アドレス部ゲイン制御量生成手段５６及びデータ部ゲイン制御量生成手段１７により、第１のアドレスゲート信号１１を基準に、ゲイン制御情報に変換されるが、その際、図１７に示すような制御量伝送手段６とゲイン制御手段４を用いると、ゲイン制御手段４と制御量伝送手段６とが別々のＬＳＩで構成される場合に、伝送に必要な端子数が少なくなって、機器の実装が容易になるだけでなく、伝送路から放出されるデジタル雑音も少なくなって、機器の雑音特性も良好になるという特徴を有することになる。以下、これを説明する。
【００８７】
図１７の制御量伝送手段６では、ゲイン制御情報保持手段３６により、第１のアドレスゲート信号１１がアサートされている区間で且つ第１のアドレス極性信号５７がアサートされている区間は、ランド用アドレス部ゲイン制御手段５５の出力信号を選択し、第１のアドレスゲート信号１１がアサートされている区間で且つ第１のアドレス極性信号５７がネゲートされている区間は、グルーブ用アドレス部ゲイン制御手段５６の出力信号を選択し、第１のアドレスゲート信号１１がネゲートされている区間は、データ部ゲイン制御量生成手段１７の出力信号を選択する。ゲイン制御情報保持手段３６の出力信号は、多ビットのデジタル信号であるので、この多ビットのデジタル信号をパラレル・シリアル変換手段３７により、シリアルデータに変換した後、ゲイン制御情報５としてゲイン制御手段４に伝送する。このとき、ゲイン制御手段４は、入力されたシリアルデータ（ゲイン制御情報５）をシリアル・パラレル変換手段３８によりパラレルデータに変換した後、Ｄ／Ａ変換器３９によりアナログ制御信号に変換して、最後にＶＧＡ４０により、再生ＲＦ信号３のゲインを調整して出力する。
【００８８】
前記図１７の構成では、デジタル信号処理を行うことにより、コスト削減と省電力化は達成可能となるが、パラレル・シリアル変換と、更にそれを戻すシリアル・パラレル変換の時間遅延が発生し、このため、制御量伝送手段６からゲイン制御手段４までの区間で、ゲイン制御情報５が伝送される時間に一定の遅延が生じてしまい、これにより、例えば、ＤＶＤ−ＲＡＭメディアの高速記録再生時には、相対的にゲイン制御量５の遅延量が大きくなってしまい、ゲインの制御位置が遅れることになる。このままの状態では、信号の特性が異なるランド用アドレス部とグルーブ用アドレス部とデータ部との各ゲインを、各々、個別に制御したい場合に、図１５（ｃ）に示すような第１のアドレスゲート信号１１と、図１５（ｅ）に示すような第１のアドレス極性信号５７とでゲイン切り換えをすると、遅延時間３５の時間分だけ、ゲインの再生ＲＦ信号３への反映が遅れ、その結果、図１５（ｈ）に示すようにゲイン切り換え位置の前後でゲイン制御が崩れて、図１５（ｇ）の符号５１Ｃ、５１Ｄ、５２Ｃ、５２Ｄ、２９Ｃ、２９Ｄに示すようにゲイン制御手段４の出力信号の振幅が不安定になる可能性が高くなる。
【００８９】
そこで、第１のアドレスゲート信号１１をゲイン制御情報５の遅延時間（図１５の時間３５）分だけ進めた図１５（ｄ）に示すような第２のアドレスゲート信号１３を、第２のアドレスゲート信号生成手段１２により生成し、また、図１５（ｆ）に示すような第２のアドレス極性信号５８を、第２のアドレス極性信号生成手段５４により生成することにより、第２のアドレスゲート信号１３と第２のアドレス極性信号５８とを用いて、制御量伝送手段６においてゲイン制御情報５を早めに伝送するようにすれば、ゲイン制御手段４に到達するゲイン制御情報５が、図１５（ｋ）で示すように、最適な位置になるため、図１５（ｉ）に示すように、ＡＧＣ（Auto Gain Control；以下、ＡＧＣと称す）が正常に動作する。
【００９０】
前記第２のアドレス極性信号生成手段５４は、例えば、図１５及び図１８に示す原理及び構成により第２のアドレス極性信号５８を生成するものである。ここで示す原理と構成は一例であり、この原理と構成の限定されるものではない。図１５（ｂ）及び図１８に示すように、第２のアドレス極性信号生成手段５４は、第１のアドレスゲート信号生成手段１０と同様のセクタカウンタ３０を有する。このセクタカウンタ３０は、第１のアドレスゲート信号生成手段１０のセクタカウンタ３０を利用して、共通に使用しても良い。第２のアドレス極性信号生成手段５４は、セクタカウンタ３０のカウント値に対して、再生倍速情報４３からアドレス極性信号の進み位相を予測して設定するためのアドレス極性予測位置設定手段７５の出力信号を元に、ランド用アドレス部の始端を示すカウント値であるランド用アドレス始端情報５９から任意の進み位置であるランド用アドレス始端予測情報６３を保持するランド用アドレス始端予測情報保持手段６４と、ランド用アドレス部の終端を示すカウント値であるランド用アドレス終端情報６１から任意の進み位置であるランド用アドレス終端予測情報６５を保持するランド用アドレス終端予測情報保持手段６６とを有する。そして、セクタカウンタ３０は、ランド用アドレス始端予測情報６３と自己のセクタカウンタ３０のカウント値とが一致する箇所で第２のアドレス極性信号５８をアサートし、ランド用アドレス終端予測情報６５と自己のセクタカウンタ３０のカウント値とが一致する箇所で第２のアドレス極性信号５８をネゲートするものである。
【００９１】
ここで示した第２のアドレス極性信号５８により、例えばＤＶＤ−ＲＡＭディスクの高速記録再生時に、図４、図５及び図１７で示したように低コスト化、省電力化に有利で且つＰＲＭＬ信号処理技術などの雑音耐性に有用なシステムを用いているので、図１５の時間３５で示すようなゲイン制御情報５の伝送遅延が発生する場合においても、ランド用アドレス部ゲイン制御量生成手段５５とグルーブ用アドレス部ゲイン制御量生成手段５６とデータ部ゲイン制御量生成手段１７とにより得られた情報を基に、制御量伝送手段６において、第２のアドレスゲート信号１３がアサート状態であり、第２のアドレス極性信号５８が立ち上がりタイミングである場合に、前回のセクタの制御値を開始値としてランド用アドレス部ゲイン制御量生成手段５５の出力信号をゲイン制御情報５として伝送し、また、第２のアドレスゲート信号１３がアサート状態であり、第２のアドレス極性信号５８が立ち下がりタイミングである場合に、前回のセクタの制御値を開始値としてグルーブ用アドレス部ゲイン制御量生成手段５６の出力信号をゲイン制御情報５として伝送し、更に、第２のアドレスゲート信号１３が立ち下がりタイミングである場合に、前回のセクタの制御値を開始値としてデータ部ゲイン制御量生成手段１７の出力信号をゲイン制御情報５として伝送することにより、各々、信号特性が異なるランド用アドレス部とグルーブ用アドレス部とデータ部とに対して、ゲイン制御手段４に到達するゲイン制御情報５が、図１５（ｋ）で示すように、最適な位置になるので、図１５（ｉ）に示すように、ＡＧＣ（Auto Gain Control）が正常に動作することになる。
【００９２】
従って、低コスト化、省電力化に有利で、且つ、ＰＲＭＬ信号処理技術などの雑音耐性に有用なデジタル信号処理システムを用いた場合にも、例えば、ＤＶＤ−ＲＡＭディスクの高速記録再生時にも、最適な信号振幅を保持することが可能となる。よって、デジタルデータ復調手段７により読み出されるアドレス情報８や、デジタル復調信号の品質が更に向上することにより、再生性能やプレイアビリティが向上する。
【００９３】
一方、記録媒体の回転速度を一定にして記録再生を行うＣＡＶ（Constant Angular Velocity；以下、ＣＡＶと称す）方式の場合は、記録媒体の内周と外周で、チャネルビットレートが２倍以上異なることが知られている。また、記録再生倍速が異なる場合にも、同様にチャネルビットレートが異なる。
【００９４】
このような記録再生速度が異なる場合の第２のアドレス極性信号５８の生成手段として、図１９に示すような第２のアドレス極性信号生成手段５４を用いても良い。ここで示す構成は一例であり、この構成に限定されるものではない。
【００９５】
図１９に示す第２のアドレス極性信号生成手段５４は、固定クロック生成手段４４と、固定クロックカウント手段４６と、進み位相情報決定手段４７とを有し、これ等は実施形態１のものと同様の構成を有する。ランド用アドレス始端情報５９と進み位相情報決定手段４７の出力結果との差をランド用アドレス始端予測情報保持手段６４に設定して、ランド用アドレス始端予測情報６３を生成することにより、第２のアドレス極性信号５８のアサート位置を決定する。同様に、ランド用アドレス終端情報６１と進み位相情報決定手段４７の出力結果との差をランド用アドレス終端予測情報保持手段６６に設定して、ランド用アドレス終端予測情報６５を生成することにより、第２のアドレス極性信号５８のネゲート位置を決定する。
【００９６】
上述した一連の動作により、記録再生速度が異なる場合においても、固定クロックの特性を生かして、ゲイン制御情報の伝送遅延量をチャネルクロックに換算することにより、ランドとグルーブとで特性の異なるＣＡＰＡ部を有する場合であっても、記録再生速度の変化に対して、自動で且つ精度良く第２のアドレス極性信号の位置を最適化することができる。よって、シーク時やＣＡＶ（Constant Angular Velocity）方式時に、自動ゲイン制御が更に安定して、プレイアビリティを向上することが可能となる。
【００９７】
また、前記実施形態１で示したように、第２のアドレスゲート信号生成手段１２において、第２のアドレスゲート信号１３を生成するかどうかを任意に設定することができれば、第２のアドレスゲート信号１３を必要としない領域で、省電力化を図ることが可能となる。同様に、第１のアドレス極性信号生成手段５３において、第１のアドレス極性信号５７を生成するかどうかを任意に設定することができ、且つ、第２のアドレス極性信号生成手段５４において、第２のアドレス極性信号５８を生成するかどうかを任意に設定することができれば、第１のアドレス極性信号５７と第２のアドレス極性信号５８とを必要としない領域で、省電力化を図ることが可能となる。
【００９８】
例えば、図１６に示すような第１のアドレス極性信号生成手段５３において、再生倍速情報４３によりセクタカウンタ３０を動作及び停止させることを可能としたり、図１９に示すような第２のアドレス極性信号生成手段５４において、再生倍速情報４３によりセクタカウンタ３０を動作及び停止させることを可能としたりしても良い。一方、固定クロック生成手段４４の動作及び停止を任意に制御できる構成を採用しても良い。例えば、ＣＡＶ方式を用いた記録再生時であれば、内周側では、第１のアドレス極性信号５７及び第２のアドレス極性信号５８を生成せずに、第１のアドレスゲート信号１１及び第２のアドレスゲート信号１３のみでＡＧＣを動作させて省電力化を優先し、シークや連続記録再生により、外周部に近い領域では、第１のアドレス極性信号５７及び第２のアドレス極性信号５８を用いて、ＡＧＣを動作させて再生性能やプレイアビリティを優先することにより、再生性能やプレイアビリティを維持しながら省電力化を図ることが可能となる。また、応用として、ＣＡＶ方式を用いた記録再生時であれば、内周側では、第２のアドレスゲート信号１３及び第２のアドレス極性信号５８を生成せずに、第１のアドレスゲート信号１１及び第１のアドレス極性信号５７のみでＡＧＣを動作させて省電力化を優先し、シークや連続記録再生により、外周部に近い領域では、第２のアドレスゲート信号１３及び第２のアドレス極性信号５８を用いて、ＡＧＣを動作させて再生性能やプレイアビリティを優先することにより、再生性能やプレイアビリティを維持しながら省電力化を図ることが可能となる。
【００９９】
尚、第１のアドレス極性信号生成手段５３及び第２のアドレス極性信号生成手段５４を動作させるか停止するかは、再生倍速情報４３が、チャネルクロック９から線速度情報を得るような場合には、再生倍速情報４３の線速度情報に従って、任意の線速度以上では、第１のアドレス極性信号生成手段５３及び第２のアドレス極性信号生成手段５４を動作させ、一方、任意の線速度以下では、第１のアドレス極性信号生成手段５３及び第２のアドレス極性信号生成手段５４を停止させることにより、同様の効果を得るようにしても良い。
【０１００】
尚、第２のアドレスゲート信号生成手段１２及び第２のアドレス極性信号生成手段５４を動作させるか停止するかは、再生倍速情報４３が、チャネルクロック９から線速度情報を得るような場合には、再生倍速情報４３の線速度情報に従って、任意の線速度以上では、第２のアドレスゲート信号生成手段１２及び第２のアドレス極性信号生成手段５４を動作させ、一方、任意の線速度以下では、第２のアドレスゲート信号生成手段１２及び第２のアドレス極性信号生成手段５４を停止させることにより、同様の効果を得るようにしても良い。
【０１０１】
また、図２０に示すように、ランド用アドレス部ゲイン制御量生成手段５５が、第２のアドレスゲート信号１３の立ち上がり位置から第１のアドレスゲート信号１１の立ち上がり位置までの期間、又は、第２のアドレス極性信号５８の極性の切り変わり位置から第１のアドレス極性信号５７の極性切り変わり位置までの期間では、ゲイン制御をホールドするためのホールド手段を有するものであっても良い。また、グルーブ用アドレス部ゲイン制御量生成手段５６が、第２のアドレスゲート信号１３の立ち上がり位置から第１のアドレスゲート信号１１の立ち上がり位置までの期間、又は、第２のアドレス極性信号５８の極性の切り変わり位置から第１のアドレス極性信号５７の極性切り変わり位置までの期間は、ゲイン制御をホールドするためのホールド手段を有するものであっても良い。
【０１０２】
同様に、データ部ゲイン制御量生成手段１７が、第２のアドレスゲート信号１３の立ち下がり位置から第１のアドレスゲート信号１１の立ち下がり位置までの伝送遅延量３５の期間は、ゲイン制御をホールドする手段を有するものであっても良い。
【０１０３】
上述したようなホールド手段を有することにより、ランドとグルーブとを有するＤＶＤ−ＲＡＭメディアにおいても、安定したゲイン制御が可能な位置以外で、ゲイン制御をホールドすることができるので、自動ゲイン制御が安定して、再生性能を向上することが可能となる。
【０１０４】
（第３の実施形態）
図２１は、本発明の第３の実施形態における記録再生制御装置における第２のアドレス極性信号生成手段５４の内部構成のブロック図を示す。
【０１０５】
本実施形態は、請求項１２に記載の発明に対応するものである。ここで示す構成は、一例であり、この構成に限定されるものではない。
【０１０６】
前記実施形態１及び実施形態２と異なる点は、図２１に示すように、第２のアドレス極性信号生成手段５４は、第２のアドレス極性信号５８を生成するに際し、第２のアドレスゲート信号１３の立ち上がり位置から任意のチャネルクロック９の数をカウントするカウンタ６７を有し、セクタカウンタ３０は、前記カウンタ６７の出力信号と、自己のセクタカウンタ３０のカウント値との関係で第２のアドレス極性信号５８をアサートする一方、アドレス情報８を基にアドレス終端情報保持手段４９から出力されるアドレス終端情報３２のタイミングで、第２のアドレス極性信号５８をネゲートするものである。
【０１０７】
更に、図２１の第２のアドレス極性信号生成手段５４は、１つ前のセクタの第１のアドレス極性信号５７を保持する保持手段６８において、その保持する第１のアドレス極性信号５７がグルーブ用のアドレス領域を示している場合は、第２のアドレス極性信号５８をそのまま出力し、前記保持手段６８に保持された第１のアドレス極性信号５７がランド用のアドレス領域を示している場合は、第２のアドレス極性信号５８を反転して出力するアドレス極性信号反転手段６９を有する。それ以外の構成は、前記実施形態１及び２に記載したものと同じ構成を有する。
【０１０８】
上述のアドレス極性信号反転手段６９を用いることにより、実施形態２に比べて、アドレス極性情報の進み位相のゲート信号を生成する構成を簡易化できるので、回路規模を有効に削減することが可能となる。
【０１０９】
（第４の実施形態）
図２２は、本発明の第４の実施形態における記録再生制御装置におけるデータ部ゲイン制御量生成手段１７の構成を示すブロック図を示す。
【０１１０】
この第４の実施形態は、請求項１９に記載の発明に対応するものであり、制御の安定化を図るものである。ここで示す構成は、一例であり、この構成に限定されるものではない。
【０１１１】
図２２において、データ部ゲイン制御量生成手段１７は、前記実施形態１〜３の機能を有するだけでなく、入力される振幅情報１５によらず、ゲインリセット信号７０により待機ゲイン制御量７１に固定されるデータ部ゲインリセット回路７２を有する。前記ゲインリセット信号７０はデータ部リセット制御手段７４により生成される。このデータ部リセット制御手段７４では、データ部をリードする際に、リード開始情報７３を基に、その前の任意のセクタで前記ゲインリセット信号７０をアサートし、その後、任意の区間をおいて前記ゲインリセット信号７０をネゲートする。それ以外の構成は、前記実施形態１〜３に示す構成と同様である。
【０１１２】
前記の構成により、リード開始前にデータ部のゲイン制御量を待機ゲイン制御量７１にリセットすることが可能となるので、リード直前までのデータ部でのゲイン制御量を前記待機ゲイン制御量７１にホールドし、その後、データ部のゲイン制御を開始でき、自動ゲイン制御の安定化によるプレイアビリティの向上と消費電力の低減とが可能となる。
【産業上の利用可能性】
【０１１３】
以上説明したように、本発明は、ＤＶＤ−ＲＡＭの高速記録再生に対して、回路規模の削減、低消費電力、及び再生性能を高品質に維持できるので、ＤＶＤレコーダーやＤＶＤマルチドライブなどの記録再生制御装置として有用である。また、低消費電力の面でも、ＤＶＤ−ＲＡＭを搭載したデジタルハンディーカムコーダや、ノート型パーソナルコンピュータ用のスリム型光ディスクドライブに適用しても有用である。
【図面の簡単な説明】
【０１１４】
【図１】本発明の第１の実施形態における記録再生制御装置の全体構成を示すブロック図である。
【図２】同記録再生制御装置に備える再生ＲＦ信号検出手段を高次等リップルフィルタで構成する場合の周波数特性を示す図である。
【図３】同記録再生制御装置に備えるゲイン制御手段におけるゲイン制御量と再生ＲＦ信号の振幅との関係を示す図である。
【図４】同記録再生制御装置に備えるデジタルデータ復調手段の内部構成を示す図である。
【図５】同記録再生制御装置に備える振幅検出手段の内部構成を示す図である。
【図６】同記録再生制御装置の要部の様子及び波形を示し、同図（ａ）はアドレス部（ＣＡＰＡ部）とデータ部での各々の時刻における振幅を示す図、同図（ｂ）はセクタカウンタのカウント値を示す図、同図（ｃ）は第１のアドレスゲート信号を示す図、同図（ｄ）は第２のアドレスゲート信号を示す図、同図（ｅ）はゲイン制御手段の出力信号の振幅が不安定になる様子を説明する図、同図（ｆ）はゲイン切り換え位置の前後でゲイン制御量の切り換えが遅れる様子を説明する図、同図（ｇ）はＡＧＣ（Auto Gain Controlが正常に動作する様子を説明する図、同図（ｈ）はゲイン制御手段に到達するゲイン制御情報５が時間遅れのない最適な位置になる様子を説明する図である。
【図７】同記録再生制御装置に備える第１のアドレスゲート信号生成手段の内部構成を示す図である。
【図８】同記録再生制御装置に備える制御量伝送手段及びゲイン制御手段の内部構成を示す図である。
【図９】同記録再生制御装置に備える第２のアドレスゲート信号生成手段の内部構成を示す図である。
【図１０】再生ＲＦ信号のチャネルビットレートが約３対２の比率である場合の要部の様子及び波形を示し、同図（ａ）はチャネルビットレートの比率が３の場合のアドレス部（ＣＡＰＡ部）とデータ部での各々の時刻における振幅を示す図、同図（ｂ）は同セクタカウンタのカウント値を示す図、同図（ｃ）は同第１のアドレスゲート信号を示す図、同図（ｄ）は同第２のアドレスゲート信号を示す図、同図（ｅ）はチャネルビットレートの比率が２の場合のアドレス部（ＣＡＰＡ部）とデータ部での各々の時刻における振幅を示す図、同図（ｆ）は同セクタカウンタのカウント値を示す図、同図（ｇ）は同第１のアドレスゲート信号を示す図、同図（ｈ）は同第２のアドレスゲート信号を示す図である。
【図１１】同記録再生制御装置に備える第２のアドレスゲート信号生成手段の他の内部構成を示す図である。
【図１２】同記録再生制御装置に備えるアドレス部ゲイン制御量生成手段及びデータ部ゲイン制御量生成手段の変形例を示す図である。
【図１３】本発明の第２の実施形態における記録再生制御装置の全体構成を示すブロック図である。
【図１４】記録媒体のランド側ＣＡＰＡ部、グルーブ側ＣＡＰＡ部、及びデータ部の配置関係を示す図である。
【図１５】同記録再生制御装置の要部の様子及び波形を示し、同図（ａ）はランド側ＣＡＰＡ部、グルーブ側ＣＡＰＡ部及びデータ部での各々の時刻における振幅を示す図、同図（ｂ）はセクタカウンタのカウント値を示す図、同図（ｃ）は第１のアドレスゲート信号を示す図、同図（ｄ）は第２のアドレスゲート信号を示す図、同図（ｅ）は第１のアドレス極性信号を示す図、同図（ｆ）は第２のアドレス極性信号を示す図、同図（ｇ）はゲイン制御手段の出力信号の振幅が不安定になる様子を説明する図、同図（ｈ）はゲイン切り換え位置の前後でゲイン制御量の切り換えが遅れる様子を説明する図、同図（ｉ）はＡＧＣ（Auto Gain Controlが正常に動作する様子を説明する図、同図（ｋ）はゲイン制御手段に到達するゲイン制御情報５が時間遅れのない最適な位置になる様子を説明する図である。
【図１６】同記録再生制御装置に備える第１のアドレス極性信号生成手段の内部構成を示す図である。
【図１７】同記録再生制御装置に備える制御量伝送手段及びゲイン制御手段の内部構成を示す図である。
【図１８】同記録再生制御装置に備える第２のアドレス極性信号生成手段の内部構成を示す図である。
【図１９】同記録再生制御装置に備える第２のアドレス極性信号生成手段の他の内部構成を示す図である。
【図２０】同記録再生制御装置に備えるランド用アドレス部ゲイン制御量生成手段、グルーブ用アドレス部ゲイン制御量生成手段及びデータ部ゲイン制御量生成手段の変形例を示す図である。
【図２１】本発明の第３の実施形態の記録再生制御装置に備える第２のアドレス極性信号生成手段の内部構成を示す図である。
【図２２】本発明の第４の実施形態の記録再生制御装置に備えるデータ部ゲイン制御量生成手段の内部構成を示す図である。
【図２３】従来の自動利得制御装置の構成を示すブロック図である。
【符号の説明】
【０１１５】
１ 光記録媒体
２ 再生ＲＦ信号検出手段
３ 再生ＲＦ信号
４ ゲイン制御手段
５ ゲイン制御情報
６ 制御量伝送手段
７ デジタルデータ復調手段
８ アドレス情報
９ チャネルクロック
１０ 第１のアドレスゲート信号生成手段
１１ 第１のアドレスゲート信号
１２ 第２のアドレスゲート信号生成手段
１３ 第２のアドレスゲート信号
１４ 振幅検出手段
１５ 振幅情報
１６ アドレス部ゲイン制御量生成手段
１７ データ部ゲイン制御量生成手段
１８ Ａ／Ｄ変換器（アナログ・デジタルコンバータ）
３０ セクタカウンタ
３６ ゲイン制御情報保持手段
３７ パラレル・シリアル変換手段
３８ シリアル・パラレル変換手段
３９ Ｄ／Ａ変換器（デジタル・アナログコンバータ）
４０ ＶＧＡ(Variable Gain Amplitude；以下、ＶＧＡと称す)
４１ アドレス始端予測情報保持手段
４２ アドレス終端予測情報保持手段
４４ 固定クロック生成手段
４６ 固定クロックカウント手段
４７ 進み位相情報決定手段
４８ アドレス始端情報保持手段
４９ アドレス終端情報保持手段
５０ アドレスゲート予測位置設定手段
５３ 第１のアドレス極性信号生成手段
５４ 第２のアドレス極性信号生成手段
５５ ランド用アドレス部ゲイン制御量生成手段
５６ グルーブ用アドレス部ゲイン制御量生成手段
５７ 第１のアドレス極性信号
５８ 第２のアドレス極性信号
６０ ランド用アドレス始端情報保持手段
６２ ランド用アドレス終端情報保持手段
６４ ランド用アドレス始端予測情報保持手段
６６ ランド用アドレス終端予測情報保持手段
６８ 保持手段
６９ アドレス極性信号反転手段
７０ ゲインリセット信号
７２ データ部ゲインリセット回路
７４ データ部リセット制御手段
【特許請求の範囲】
【請求項１】
エンボス状のアドレス領域と記録可能なデータ領域とがセクタ毎に間欠的に存在する記録媒体に対する記録再生制御装置であって、
前記記録媒体から読み出されたＲＦ再生信号からデジタルデータを復調するデジタルデータ復調手段と、
前記デジタルデータ復調手段により前記アドレス領域から読みだされたアドレス情報を基に次のセクタのアドレス情報の位置を示す第１のアドレスゲート信号を生成する第１のアドレスゲート信号生成手段と、
前記第１のアドレスゲート信号を任意の時間分進めて第２のアドレスゲート信号を生成する第２のアドレスゲート信号生成手段と、
前記記録媒体から読み出されたＲＦ再生信号から振幅情報を検出する振幅検出手段と、
前記振幅情報を受け、この振幅情報と前記アドレス領域に対して任意に設定可能なアドレス振幅目標値との差分がゼロに近づいて行くようにゲイン制御量を生成するアドレス部ゲイン制御量生成手段と、
前記振幅情報を受け、この振幅情報と前記データ領域に対して任意に設定可能なデータ振幅目標値との差分がゼロに近づいて行くようにゲイン制御量を生成するデータ部ゲイン制御量生成手段と、
前記アドレス部ゲイン制御量生成手段と前記データ部ゲイン制御量生成手段の出力信号を、前記第１のアドレスゲート信号及び前記第２のアドレスゲート信号に基づいて切り換えながら伝送する制御量伝送手段と、
前記制御量伝送手段の出力信号であるゲイン制御情報を基に、前記アドレス領域と前記データ領域別に、前記再生ＲＦ信号の振幅を制御するゲイン制御手段とを備えた
ことを特徴とする記録再生制御装置。
【請求項２】
前記請求項１に記載の記録再生制御装置において、
前記第１のアドレスゲート信号生成手段は、
前記デジタルデータ復調手段で生成された前記再生ＲＦ信号の有するクロック成分に同期したチャネルクロックでカウントするセクタカウンタと、
前記アドレス領域の始端を示すカウント値であるアドレス始端情報を保持するアドレス始端情報保持手段と、
前記アドレス領域の終端を示すカウント値であるアドレス終端情報を保持するアドレス終端情報保持手段とを有し、
前記アドレス始端情報と前記セクタカウンタのカウント値とが一致する箇所で前記第１のアドレスゲート信号をアサートし、前記アドレス終端情報と前記セクタカウンタのカウント値とが一致する箇所で前記第１のアドレスゲート信号をネゲートするものであり、
前記第２のアドレスゲート信号生成手段は、
前記アドレス始端情報から任意の進み位置であるアドレス始端予測情報を保持するアドレス始端予測情報保持手段と、
前記アドレス終端情報から任意の進み位置であるアドレス終端予測情報を保持するアドレス終端予測情報保持手段とを有し、
前記アドレス始端予測情報と前記セクタカウンタのカウント値とが一致する箇所で前記第２のアドレスゲート信号をアサートし、前記アドレス終端予測情報と前記セクタカウンタのカウント値とが一致する箇所で前記第２のアドレスゲート信号をネゲートするものである
ことを特徴とする記録再生制御装置。
【請求項３】
前記請求項２に記載の記録再生制御装置において、
前記第２のアドレスゲート信号生成手段は、
前記記録媒体の再生速度に応じて、前記アドレス始端予測情報を前記アドレス始端予測情報保持手段に設定すると共に、前記アドレス終端予測情報を前記アドレス終端予測情報保持手段に設定するアドレスゲート予測位置設定手段を有する
ことを特徴とする記録再生制御装置。
【請求項４】
前記請求項２に記載の記録再生制御装置において、
前記第２のアドレスゲート信号生成手段は、
固定クロックを生成する固定クロック生成手段と、
前記固定クロックでカウントを行う固定クロックカウント手段と、
前記固定クロックカウント手段によりカウントされる期間中における前記チャネルクロックの個数をカウントし、そのカウント値を保持する進み位相情報決定手段とを有し、
前記アドレス始端予測情報保持手段は、前記アドレス始端情報と前記進み位相情報決定手段のカウント値との差に基づいて前記アドレス始端予測情報を設定して保持し、
アドレス終端予測情報保持手段は、前記アドレス終端情報と前記進み位相情報決定手段のカウント値との差に基づいて前記アドレス終端予測情報を設定して保持する
ことを特徴とする記録再生制御装置。
【請求項５】
前記請求項１に記載の記録再生制御装置において、
前記制御量伝送手段は、
前記第２のアドレスゲート信号の立ち上がりタイミングで前記アドレス部ゲイン制御量生成手段の出力信号を伝送し、前記第２のアドレスゲート信号の立ち下がりタイミングで前記データ部ゲイン制御量生成手段の出力信号を伝送する
ことを特徴とする記録再生制御装置。
【請求項６】
前記請求項５に記載の記録再生制御装置において、
前記アドレス部ゲイン制御量生成手段は、
前記第２のアドレスゲート信号の立ち上がり位置から前記第１のアドレスゲート信号の立ち上がり位置までの期間において、ゲイン制御量をホールドするホールド手段を有し、
前記データ部ゲイン制御量生成手段は、
前記第２のアドレスゲート信号の立ち下がり位置から前記第１のアドレスゲート信号の立ち下がり位置までの期間において、ゲイン制御量をホールドするホールド手段を有する
ことを特徴とする記録再生制御装置。
【請求項７】
前記請求項１に記載の記録再生制御装置において、
前記第２のアドレスゲート信号生成手段は、
前記第２のアドレスゲート信号を生成するかどうかを任意に設定することが可能である
ことを特徴とする記録再生制御装置。
【請求項８】
前記請求項１に記載のデジタル記録再生制御装置において、
前記エンボス状のアドレス領域がランドとグルーブとの双方に対応できる構成である場合、ランド側かグルーブ側かを判別可能な第１のアドレス極性信号を生成する第１のアドレス極性信号生成手段と、
前記第１のアドレス極性信号を任意の時間分進めて第２のアドレス極性信号を生成する第２のアドレス極性信号生成手段とを有し、
前記アドレス部ゲイン制御量生成手段は、
ランド用のゲイン制御量を生成するランド用アドレス部ゲイン制御量生成手段と、
グルーブ用のゲイン制御量を生成するグルーブ用アドレス部ゲイン制御量生成手段とを有し、
前記制御量伝送手段は、
前記ランド用アドレス部ゲイン制御量生成手段、前記グルーブ用アドレス部ゲイン制御量生成手段及び前記データ部ゲイン制御量生成手段の各出力信号の何れかを、前記第１のアドレスゲート信号、前記第２のアドレスゲート信号並びに前記第１のアドレス極性信号及び前記第２のアドレス極性信号に基づいて、切り換えながら伝送する
ことを特徴とする記録再生制御装置。
【請求項９】
前記請求項８に記載の記録再生制御装置において、
前記第１のアドレスゲート信号生成手段は、
前記デジタルデータ復調手段で生成された前記再生ＲＦ信号の有するクロック成分に同期したチャネルクロックでカウントするセクタカウンタと、
前記アドレス領域の始端を示すカウント値であるアドレス始端情報を保持するアドレス始端情報保持手段と、
前記アドレス領域の終端を示すカウント値であるアドレス終端情報を保持するアドレス終端情報保持手段とを有し、
前記アドレス始端情報と前記セクタカウンタのカウント値とが一致する箇所で前記第１のアドレスゲート信号をアサートし、前記アドレス終端情報と前記セクタカウンタのカウント値とが一致する箇所で前記第１のアドレスゲート信号をネゲートするものであり、
前記第１のアドレス極性信号生成手段は、
ランド側のアドレス領域の始端を示すカウント値であるランド用アドレス始端情報を保持するランド用アドレス始端情報保持手段と、
ランド側のアドレス領域の終端を示すカウント値であるランド用アドレス終端情報を保持するランド用アドレス終端情報保持手段とを有し、
前記ランド用アドレス始端情報と前記セクタカウンタのカウント値とが一致する箇所で前記第１のアドレス極性信号をアサートし、前記ランド用アドレス終端情報と前記セクタカウンタのカウント値とが一致する箇所で前記第１のアドレス極性信号をネゲートするものであり、
前記第２のアドレスゲート信号生成手段は、
前記アドレス始端情報から任意の進み位置であるアドレス始端予測情報を保持するアドレス始端予測情報保持手段と、
前記アドレス終端情報から任意の進み位置であるアドレス終端予測情報を保持するアドレス終端予測情報保持手段とを有し、
前記アドレス始端予測情報と前記セクタカウンタのカウント値とが一致する箇所で前記第２のアドレスゲート信号をアサートし、前記アドレス終端予測情報と前記セクタカウンタのカウント値とが一致する箇所で前記第２のアドレスゲート信号をネゲートするものであり、
前記第２のアドレス極性信号生成手段は、
前記ランド用アドレス始端情報から任意の進み位置であるランド用アドレス始端予測情報を保持するランド用アドレス始端予測情報保持手段と、
前記ランド用アドレス終端情報から任意の進み位置であるランド用アドレス終端予測情報を保持するランド用アドレス終端予測情報保持手段とを有し、
前記ランド用アドレス始端予測情報と前記セクタカウンタのカウント値とが一致する箇所で前記第２のアドレス極性信号をアサートし、前記ランド用アドレス終端予測情報と前記セクタカウンタのカウント値とが一致する箇所で前記第２のアドレス極性信号をネゲートする
ことを特徴とする記録再生制御装置。
【請求項１０】
前記請求項９に記載の記録再生制御装置において、
前記第２のアドレスゲート信号生成手段は、
前記記録媒体の再生速度に応じて、前記アドレス始端予測情報を前記アドレス始端予測情報保持手段に設定すると共に、前記アドレス終端予測情報を前記アドレス終端予測情報保持手段に設定するアドレスゲート予測位置設定手段を有し、
前記第２のアドレス極性信号生成手段は、
前記記録媒体の再生速度に応じて、前記ランド用アドレス始端予測情報を前記ランド用アドレス始端予測情報保持手段に設定すると共に、前記ランド用アドレス終端予測情報を前記ランド用アドレス終端予測情報保持手段に設定するアドレス極性予測位置設定手段を有する
ことを特徴とする記録再生制御装置。
【請求項１１】
前記請求項９に記載の記録再生制御装置において、
前記第２のアドレスゲート信号生成手段が、
固定クロックを生成する固定クロック生成手段と、
前記固定クロックで任意のカウントを行う固定カウント手段と、
前記固定カウント手段によりカウントされる期間中における前記チャネルクロックの個数をカウントしてそのカウント値を保持する進み位相情報決定手段とを備え、
前記アドレス始端情報と前記進み位相情報決定手段のカウント値との差に基づいて前記アドレス始端予測情報を設定すると共に、前記アドレス終端情報と前記進み位相情報決定手段のカウント値との差に基づいて前記アドレス終端予測情報を設定するものであり、
前記第２のアドレス極性信号生成手段は、
前記ランド用アドレス始端情報と前記進み位相情報決定手段のカウント値との差に基づいて前記ランド用アドレス始端予測情報を設定すると共に、前記ランド用アドレス終端情報と前記進み位相情報決定手段の差に基づいて前記ランド用アドレス終端予測情報を設定する
ことを特徴とする記録再生制御装置。
【請求項１２】
前記請求項８に記載の記録再生制御装置において、
前記第１のアドレスゲート信号生成手段は、
前記デジタルデータ復調手段で生成された前記再生ＲＦ信号の有するクロック成分に同期したチャネルクロックでカウントするセクタカウンタと、
前記アドレス領域の始端を示すカウント値であるアドレス始端情報を保持するアドレス始端情報保持手段と、
前記アドレス領域の終端を示すカウント値であるアドレス終端情報を保持するアドレス終端情報保持手段とを有し、
前記アドレス始端情報と前記セクタカウンタのカウント値とが一致する箇所で前記第１のアドレスゲート信号をアサートし、前記アドレス終端情報と前記セクタカウンタのカウント値とが一致する箇所で前記第１のアドレスゲート信号をネゲートするものであり、
前記第１のアドレス極性信号生成手段は、
ランド側のアドレス領域の始端を示すカウント値であるランド用アドレス始端情報を保持するランド用アドレス始端情報保持手段と、
ランド側のアドレス領域の終端を示すカウント値であるランド用アドレス終端情報を保持するランド用アドレス終端情報保持手段とを有し、
前記ランド用アドレス始端情報と前記セクタカウンタのカウント値とが一致する箇所で前記第１のアドレス極性信号をアサートし、前記ランド用アドレス終端情報と前記セクタカウンタのカウント値とが一致する箇所で前記第１のアドレス極性信号をネゲートするものであり、
前記第２のアドレスゲート信号生成手段は、
前記アドレス始端情報から任意の進み位置であるアドレス始端予測情報を保持するアドレス始端予測情報保持手段と、
前記アドレス終端情報から任意の進み位置であるアドレス終端予測情報を保持するアドレス終端予測情報保持手段とを有し、
前記アドレス始端予測情報と前記セクタカウンタのカウント値とが一致する箇所で前記第２のアドレスゲート信号をアサートし、前記アドレス終端予測情報と前記セクタカウンタのカウント値とが一致する箇所で前記第２のアドレスゲート信号をネゲートするものであり、
前記第２のアドレス極性信号生成手段は、
前記第２のアドレス極性信号を、前記第２のアドレスゲート信号の立ち上がり位置以後の任意の位置でアサートし、前記第２のアドレスゲート信号の立ち下がり位置でネゲートし、
更に、前セクタの前記第１のアドレス極性信号がグルーブ側を示している場合には前記第２のアドレス極性信号をそのまま出力し、前セクタの前記第１のアドレス極性信号がランド側を示している場合には前記第２のアドレス極性信号を反転して出力するアドレス極性信号反転手段を有する
ことを特徴とする記録再生制御装置。
【請求項１３】
前記請求項１２に記載の記録再生制御装置において、
前記第２のアドレスゲート信号生成手段は、
記録媒体の再生速度に応じて、前記アドレス始端予測情報を前記アドレス始端予測情報保持手段に設定すると共に、前記アドレス終端予測情報を前記アドレス終端予測情報保持手段に設定するアドレスゲート予測位置設定手段を有する
ことを特徴とする記録再生制御装置。
【請求項１４】
前記請求項１２に記載の記録再生制御装置において、
前記第２のアドレスゲート信号生成手段は、
固定クロックを生成する固定クロック生成手段と、
前記固定クロックで任意のカウントを行う固定クロックカウント手段と、
前記固定クロックカウント手段によりカウントされる期間中における前記チャネルクロックの個数をカウントして、そのカウント値を保持する進み位相情報決定手段と、
前記アドレス始端情報と前記進み位相情報決定手段のカウント値との差に基づいて前記アドレス始端予測情報を設定すると共に、前記アドレス終端情報と前記進み位相情報決定手段のカウント値との差に基づいて前記アドレス終端予測情報を設定する
ことを特徴とする記録再生制御装置。
【請求項１５】
請求項８に記載の記録再生制御装置において、
前記制御量伝送手段は、
前記第２のアドレスゲート信号の立ち上がりタイミングにおいて、前記第２のアドレス極性信号がランド側を示す場合には前記ランド用アドレス部ゲイン制御量生成手段の出力信号を伝送する一方、前記第２のアドレス極性信号がグルーブ側を示す場合には前記グルーブ用アドレス部ゲイン制御量生成手段の出力信号を伝送し、
前記第２のアドレス極性信号の極性が切り替わるタイミングにおいて、前記第２のアドレス極性信号がランド側を示す場合には前記ランド用アドレス部ゲイン制御量生成手段の出力信号を伝送する一方、前記第２のアドレス極性信号がグルーブ側を示す場合には前記グルーブ用アドレス部ゲイン制御量生成手段の出力信号を伝送し、
前記第２のアドレスゲート信号の立ち下がりタイミングにおいて前記データ部ゲイン制御量生成手段の出力信号を伝送する
ことを特徴とする記録再生制御装置。
【請求項１６】
前記請求項１５に記載の記録再生制御装置において、
前記ランド用アドレス部ゲイン制御量生成手段は、
前記第２のアドレスゲート信号の立ち上がり位置から第１のアドレスゲート信号の立ち上がり位置までの期間において、又は、前記第２のアドレス極性信号の極性の切り変わり位置から第１のアドレス極性信号の極性切り変わり位置までの期間において、ゲイン制御量をホールドするホールド手段を有し、
前記グルーブ用アドレス部ゲイン制御量生成手段は、
前記第２のアドレスゲート信号の立ち上がり位置から第１のアドレスゲート信号の立ち上がり位置までの期間において、又は、前記第２のアドレス極性信号の極性の切り変わり位置から第１のアドレス極性信号の極性きり変わり位置までの期間において、ゲイン制御量をホールドするホールド手段を有し、
前記データ部ゲイン制御量生成手段は、
前記第２のアドレスゲート信号の立ち下がり位置から前記第１のアドレスゲート信号の立ち下がり位置までの期間において、ゲイン制御量をホールドするホールド手段を有する
ことを特徴とする記録再生制御装置。
【請求項１７】
前記請求項８に記載の記録再生制御装置において、
前記第２のアドレスゲート信号生成手段は、前記第２のアドレスゲート信号を生成するかどうかを任意に設定することが可能であり、
且つ、前記第２のアドレス極性信号生成手段は、前記第２のアドレス極性信号を生成するかどうかを任意に設定することが可能である
ことを特徴とする記録再生制御装置。
【請求項１８】
前記請求項８に記載の記録再生制御装置において、
前記第１のアドレス極性信号生成手段は、前記第１のアドレス極性信号を生成するかどうかを任意に設定することが可能であり、
且つ、前記第２のアドレス極性信号生成手段は、前記第２のアドレス極性信号を生成するかどうかを任意に設定することが可能である
ことを特徴とする記録再生制御装置。
【請求項１９】
前記請求項１に記載の記録再生制御装置において、
前記データ部ゲイン制御量生成手段は、ゲインリセット信号により待機ゲイン制御量に固定されるデータ部ゲインリセット回路と、
前記データ領域をリードする場合に、リード開始の前の任意のセクタで前記ゲインリセット信号をアサートした後、任意の区間をおいて前記ゲインリセット信号をネゲートするデータ部リセット制御手段とを有して、
ゲイン制御量を前記待機ゲイン制御量に保持した後、前記データ領域でのゲイン制御を開始する
ことを特徴とする記録再生制御装置。
【請求項２０】
前記請求項１に記載の記録再生制御装置において、
前記デジタルデータ復調手段は、
前記再生ＲＦ信号をデジタルＲＦ信号に変換するアナログ・デジタルコンバータと、
前記デジタルＲＦ信号からオフセット成分を除去するオフセット補正手段と、
前記オフセット補正手段の出力信号から、前記再生ＲＦ信号が有するクロック成分に同期したチャネルクロックを、前記アナログ・デジタルコンバータに回帰することにより生成する位相同期制御手段と、
前記オフセット補正手段の出力信号に対して二値化を行うＰＲＭＬ信号処理手段と、
前記二値化信号からデジタルデータを復調する復調手段とを有し、
前記振幅検出手段は、
前記デジタルＲＦからピークエンベロープとボトムエンベロープを検出し、前記ピークエンベロープと前記ボトムエンベロープの差から前記振幅情報を検出するものであり、
前記制御量伝送手段は、
前記ゲイン制御情報を任意のタイミングで保持するゲイン制御情報保持手段と、
前記ゲイン制御情報保持手段の出力信号をシリアル情報に変換するパラレル・シリアル変換手段とを有して、前記シリアル情報を前記ゲイン制御手段に伝送するものであり、
前記ゲイン制御手段は、
前記制御量伝送手段からのシリアル情報をパラレル情報に変換するシリアル・パラレル変換手段と、
前記シリアル・パラレル変換手段の出力信号に基づいてゲインを変更するゲインアンプとにより構成される
ことを特徴とする記録再生制御装置。
【請求項１】
エンボス状のアドレス領域と記録可能なデータ領域とがセクタ毎に間欠的に存在する記録媒体に対する記録再生制御装置であって、
前記記録媒体から読み出されたＲＦ再生信号からデジタルデータを復調するデジタルデータ復調手段と、
前記デジタルデータ復調手段により前記アドレス領域から読みだされたアドレス情報を基に次のセクタのアドレス情報の位置を示す第１のアドレスゲート信号を生成する第１のアドレスゲート信号生成手段と、
前記第１のアドレスゲート信号を任意の時間分進めて第２のアドレスゲート信号を生成する第２のアドレスゲート信号生成手段と、
前記記録媒体から読み出されたＲＦ再生信号から振幅情報を検出する振幅検出手段と、
前記振幅情報を受け、この振幅情報と前記アドレス領域に対して任意に設定可能なアドレス振幅目標値との差分がゼロに近づいて行くようにゲイン制御量を生成するアドレス部ゲイン制御量生成手段と、
前記振幅情報を受け、この振幅情報と前記データ領域に対して任意に設定可能なデータ振幅目標値との差分がゼロに近づいて行くようにゲイン制御量を生成するデータ部ゲイン制御量生成手段と、
前記アドレス部ゲイン制御量生成手段と前記データ部ゲイン制御量生成手段の出力信号を、前記第１のアドレスゲート信号及び前記第２のアドレスゲート信号に基づいて切り換えながら伝送する制御量伝送手段と、
前記制御量伝送手段の出力信号であるゲイン制御情報を基に、前記アドレス領域と前記データ領域別に、前記再生ＲＦ信号の振幅を制御するゲイン制御手段とを備えた
ことを特徴とする記録再生制御装置。
【請求項２】
前記請求項１に記載の記録再生制御装置において、
前記第１のアドレスゲート信号生成手段は、
前記デジタルデータ復調手段で生成された前記再生ＲＦ信号の有するクロック成分に同期したチャネルクロックでカウントするセクタカウンタと、
前記アドレス領域の始端を示すカウント値であるアドレス始端情報を保持するアドレス始端情報保持手段と、
前記アドレス領域の終端を示すカウント値であるアドレス終端情報を保持するアドレス終端情報保持手段とを有し、
前記アドレス始端情報と前記セクタカウンタのカウント値とが一致する箇所で前記第１のアドレスゲート信号をアサートし、前記アドレス終端情報と前記セクタカウンタのカウント値とが一致する箇所で前記第１のアドレスゲート信号をネゲートするものであり、
前記第２のアドレスゲート信号生成手段は、
前記アドレス始端情報から任意の進み位置であるアドレス始端予測情報を保持するアドレス始端予測情報保持手段と、
前記アドレス終端情報から任意の進み位置であるアドレス終端予測情報を保持するアドレス終端予測情報保持手段とを有し、
前記アドレス始端予測情報と前記セクタカウンタのカウント値とが一致する箇所で前記第２のアドレスゲート信号をアサートし、前記アドレス終端予測情報と前記セクタカウンタのカウント値とが一致する箇所で前記第２のアドレスゲート信号をネゲートするものである
ことを特徴とする記録再生制御装置。
【請求項３】
前記請求項２に記載の記録再生制御装置において、
前記第２のアドレスゲート信号生成手段は、
前記記録媒体の再生速度に応じて、前記アドレス始端予測情報を前記アドレス始端予測情報保持手段に設定すると共に、前記アドレス終端予測情報を前記アドレス終端予測情報保持手段に設定するアドレスゲート予測位置設定手段を有する
ことを特徴とする記録再生制御装置。
【請求項４】
前記請求項２に記載の記録再生制御装置において、
前記第２のアドレスゲート信号生成手段は、
固定クロックを生成する固定クロック生成手段と、
前記固定クロックでカウントを行う固定クロックカウント手段と、
前記固定クロックカウント手段によりカウントされる期間中における前記チャネルクロックの個数をカウントし、そのカウント値を保持する進み位相情報決定手段とを有し、
前記アドレス始端予測情報保持手段は、前記アドレス始端情報と前記進み位相情報決定手段のカウント値との差に基づいて前記アドレス始端予測情報を設定して保持し、
アドレス終端予測情報保持手段は、前記アドレス終端情報と前記進み位相情報決定手段のカウント値との差に基づいて前記アドレス終端予測情報を設定して保持する
ことを特徴とする記録再生制御装置。
【請求項５】
前記請求項１に記載の記録再生制御装置において、
前記制御量伝送手段は、
前記第２のアドレスゲート信号の立ち上がりタイミングで前記アドレス部ゲイン制御量生成手段の出力信号を伝送し、前記第２のアドレスゲート信号の立ち下がりタイミングで前記データ部ゲイン制御量生成手段の出力信号を伝送する
ことを特徴とする記録再生制御装置。
【請求項６】
前記請求項５に記載の記録再生制御装置において、
前記アドレス部ゲイン制御量生成手段は、
前記第２のアドレスゲート信号の立ち上がり位置から前記第１のアドレスゲート信号の立ち上がり位置までの期間において、ゲイン制御量をホールドするホールド手段を有し、
前記データ部ゲイン制御量生成手段は、
前記第２のアドレスゲート信号の立ち下がり位置から前記第１のアドレスゲート信号の立ち下がり位置までの期間において、ゲイン制御量をホールドするホールド手段を有する
ことを特徴とする記録再生制御装置。
【請求項７】
前記請求項１に記載の記録再生制御装置において、
前記第２のアドレスゲート信号生成手段は、
前記第２のアドレスゲート信号を生成するかどうかを任意に設定することが可能である
ことを特徴とする記録再生制御装置。
【請求項８】
前記請求項１に記載のデジタル記録再生制御装置において、
前記エンボス状のアドレス領域がランドとグルーブとの双方に対応できる構成である場合、ランド側かグルーブ側かを判別可能な第１のアドレス極性信号を生成する第１のアドレス極性信号生成手段と、
前記第１のアドレス極性信号を任意の時間分進めて第２のアドレス極性信号を生成する第２のアドレス極性信号生成手段とを有し、
前記アドレス部ゲイン制御量生成手段は、
ランド用のゲイン制御量を生成するランド用アドレス部ゲイン制御量生成手段と、
グルーブ用のゲイン制御量を生成するグルーブ用アドレス部ゲイン制御量生成手段とを有し、
前記制御量伝送手段は、
前記ランド用アドレス部ゲイン制御量生成手段、前記グルーブ用アドレス部ゲイン制御量生成手段及び前記データ部ゲイン制御量生成手段の各出力信号の何れかを、前記第１のアドレスゲート信号、前記第２のアドレスゲート信号並びに前記第１のアドレス極性信号及び前記第２のアドレス極性信号に基づいて、切り換えながら伝送する
ことを特徴とする記録再生制御装置。
【請求項９】
前記請求項８に記載の記録再生制御装置において、
前記第１のアドレスゲート信号生成手段は、
前記デジタルデータ復調手段で生成された前記再生ＲＦ信号の有するクロック成分に同期したチャネルクロックでカウントするセクタカウンタと、
前記アドレス領域の始端を示すカウント値であるアドレス始端情報を保持するアドレス始端情報保持手段と、
前記アドレス領域の終端を示すカウント値であるアドレス終端情報を保持するアドレス終端情報保持手段とを有し、
前記アドレス始端情報と前記セクタカウンタのカウント値とが一致する箇所で前記第１のアドレスゲート信号をアサートし、前記アドレス終端情報と前記セクタカウンタのカウント値とが一致する箇所で前記第１のアドレスゲート信号をネゲートするものであり、
前記第１のアドレス極性信号生成手段は、
ランド側のアドレス領域の始端を示すカウント値であるランド用アドレス始端情報を保持するランド用アドレス始端情報保持手段と、
ランド側のアドレス領域の終端を示すカウント値であるランド用アドレス終端情報を保持するランド用アドレス終端情報保持手段とを有し、
前記ランド用アドレス始端情報と前記セクタカウンタのカウント値とが一致する箇所で前記第１のアドレス極性信号をアサートし、前記ランド用アドレス終端情報と前記セクタカウンタのカウント値とが一致する箇所で前記第１のアドレス極性信号をネゲートするものであり、
前記第２のアドレスゲート信号生成手段は、
前記アドレス始端情報から任意の進み位置であるアドレス始端予測情報を保持するアドレス始端予測情報保持手段と、
前記アドレス終端情報から任意の進み位置であるアドレス終端予測情報を保持するアドレス終端予測情報保持手段とを有し、
前記アドレス始端予測情報と前記セクタカウンタのカウント値とが一致する箇所で前記第２のアドレスゲート信号をアサートし、前記アドレス終端予測情報と前記セクタカウンタのカウント値とが一致する箇所で前記第２のアドレスゲート信号をネゲートするものであり、
前記第２のアドレス極性信号生成手段は、
前記ランド用アドレス始端情報から任意の進み位置であるランド用アドレス始端予測情報を保持するランド用アドレス始端予測情報保持手段と、
前記ランド用アドレス終端情報から任意の進み位置であるランド用アドレス終端予測情報を保持するランド用アドレス終端予測情報保持手段とを有し、
前記ランド用アドレス始端予測情報と前記セクタカウンタのカウント値とが一致する箇所で前記第２のアドレス極性信号をアサートし、前記ランド用アドレス終端予測情報と前記セクタカウンタのカウント値とが一致する箇所で前記第２のアドレス極性信号をネゲートする
ことを特徴とする記録再生制御装置。
【請求項１０】
前記請求項９に記載の記録再生制御装置において、
前記第２のアドレスゲート信号生成手段は、
前記記録媒体の再生速度に応じて、前記アドレス始端予測情報を前記アドレス始端予測情報保持手段に設定すると共に、前記アドレス終端予測情報を前記アドレス終端予測情報保持手段に設定するアドレスゲート予測位置設定手段を有し、
前記第２のアドレス極性信号生成手段は、
前記記録媒体の再生速度に応じて、前記ランド用アドレス始端予測情報を前記ランド用アドレス始端予測情報保持手段に設定すると共に、前記ランド用アドレス終端予測情報を前記ランド用アドレス終端予測情報保持手段に設定するアドレス極性予測位置設定手段を有する
ことを特徴とする記録再生制御装置。
【請求項１１】
前記請求項９に記載の記録再生制御装置において、
前記第２のアドレスゲート信号生成手段が、
固定クロックを生成する固定クロック生成手段と、
前記固定クロックで任意のカウントを行う固定カウント手段と、
前記固定カウント手段によりカウントされる期間中における前記チャネルクロックの個数をカウントしてそのカウント値を保持する進み位相情報決定手段とを備え、
前記アドレス始端情報と前記進み位相情報決定手段のカウント値との差に基づいて前記アドレス始端予測情報を設定すると共に、前記アドレス終端情報と前記進み位相情報決定手段のカウント値との差に基づいて前記アドレス終端予測情報を設定するものであり、
前記第２のアドレス極性信号生成手段は、
前記ランド用アドレス始端情報と前記進み位相情報決定手段のカウント値との差に基づいて前記ランド用アドレス始端予測情報を設定すると共に、前記ランド用アドレス終端情報と前記進み位相情報決定手段の差に基づいて前記ランド用アドレス終端予測情報を設定する
ことを特徴とする記録再生制御装置。
【請求項１２】
前記請求項８に記載の記録再生制御装置において、
前記第１のアドレスゲート信号生成手段は、
前記デジタルデータ復調手段で生成された前記再生ＲＦ信号の有するクロック成分に同期したチャネルクロックでカウントするセクタカウンタと、
前記アドレス領域の始端を示すカウント値であるアドレス始端情報を保持するアドレス始端情報保持手段と、
前記アドレス領域の終端を示すカウント値であるアドレス終端情報を保持するアドレス終端情報保持手段とを有し、
前記アドレス始端情報と前記セクタカウンタのカウント値とが一致する箇所で前記第１のアドレスゲート信号をアサートし、前記アドレス終端情報と前記セクタカウンタのカウント値とが一致する箇所で前記第１のアドレスゲート信号をネゲートするものであり、
前記第１のアドレス極性信号生成手段は、
ランド側のアドレス領域の始端を示すカウント値であるランド用アドレス始端情報を保持するランド用アドレス始端情報保持手段と、
ランド側のアドレス領域の終端を示すカウント値であるランド用アドレス終端情報を保持するランド用アドレス終端情報保持手段とを有し、
前記ランド用アドレス始端情報と前記セクタカウンタのカウント値とが一致する箇所で前記第１のアドレス極性信号をアサートし、前記ランド用アドレス終端情報と前記セクタカウンタのカウント値とが一致する箇所で前記第１のアドレス極性信号をネゲートするものであり、
前記第２のアドレスゲート信号生成手段は、
前記アドレス始端情報から任意の進み位置であるアドレス始端予測情報を保持するアドレス始端予測情報保持手段と、
前記アドレス終端情報から任意の進み位置であるアドレス終端予測情報を保持するアドレス終端予測情報保持手段とを有し、
前記アドレス始端予測情報と前記セクタカウンタのカウント値とが一致する箇所で前記第２のアドレスゲート信号をアサートし、前記アドレス終端予測情報と前記セクタカウンタのカウント値とが一致する箇所で前記第２のアドレスゲート信号をネゲートするものであり、
前記第２のアドレス極性信号生成手段は、
前記第２のアドレス極性信号を、前記第２のアドレスゲート信号の立ち上がり位置以後の任意の位置でアサートし、前記第２のアドレスゲート信号の立ち下がり位置でネゲートし、
更に、前セクタの前記第１のアドレス極性信号がグルーブ側を示している場合には前記第２のアドレス極性信号をそのまま出力し、前セクタの前記第１のアドレス極性信号がランド側を示している場合には前記第２のアドレス極性信号を反転して出力するアドレス極性信号反転手段を有する
ことを特徴とする記録再生制御装置。
【請求項１３】
前記請求項１２に記載の記録再生制御装置において、
前記第２のアドレスゲート信号生成手段は、
記録媒体の再生速度に応じて、前記アドレス始端予測情報を前記アドレス始端予測情報保持手段に設定すると共に、前記アドレス終端予測情報を前記アドレス終端予測情報保持手段に設定するアドレスゲート予測位置設定手段を有する
ことを特徴とする記録再生制御装置。
【請求項１４】
前記請求項１２に記載の記録再生制御装置において、
前記第２のアドレスゲート信号生成手段は、
固定クロックを生成する固定クロック生成手段と、
前記固定クロックで任意のカウントを行う固定クロックカウント手段と、
前記固定クロックカウント手段によりカウントされる期間中における前記チャネルクロックの個数をカウントして、そのカウント値を保持する進み位相情報決定手段と、
前記アドレス始端情報と前記進み位相情報決定手段のカウント値との差に基づいて前記アドレス始端予測情報を設定すると共に、前記アドレス終端情報と前記進み位相情報決定手段のカウント値との差に基づいて前記アドレス終端予測情報を設定する
ことを特徴とする記録再生制御装置。
【請求項１５】
請求項８に記載の記録再生制御装置において、
前記制御量伝送手段は、
前記第２のアドレスゲート信号の立ち上がりタイミングにおいて、前記第２のアドレス極性信号がランド側を示す場合には前記ランド用アドレス部ゲイン制御量生成手段の出力信号を伝送する一方、前記第２のアドレス極性信号がグルーブ側を示す場合には前記グルーブ用アドレス部ゲイン制御量生成手段の出力信号を伝送し、
前記第２のアドレス極性信号の極性が切り替わるタイミングにおいて、前記第２のアドレス極性信号がランド側を示す場合には前記ランド用アドレス部ゲイン制御量生成手段の出力信号を伝送する一方、前記第２のアドレス極性信号がグルーブ側を示す場合には前記グルーブ用アドレス部ゲイン制御量生成手段の出力信号を伝送し、
前記第２のアドレスゲート信号の立ち下がりタイミングにおいて前記データ部ゲイン制御量生成手段の出力信号を伝送する
ことを特徴とする記録再生制御装置。
【請求項１６】
前記請求項１５に記載の記録再生制御装置において、
前記ランド用アドレス部ゲイン制御量生成手段は、
前記第２のアドレスゲート信号の立ち上がり位置から第１のアドレスゲート信号の立ち上がり位置までの期間において、又は、前記第２のアドレス極性信号の極性の切り変わり位置から第１のアドレス極性信号の極性切り変わり位置までの期間において、ゲイン制御量をホールドするホールド手段を有し、
前記グルーブ用アドレス部ゲイン制御量生成手段は、
前記第２のアドレスゲート信号の立ち上がり位置から第１のアドレスゲート信号の立ち上がり位置までの期間において、又は、前記第２のアドレス極性信号の極性の切り変わり位置から第１のアドレス極性信号の極性きり変わり位置までの期間において、ゲイン制御量をホールドするホールド手段を有し、
前記データ部ゲイン制御量生成手段は、
前記第２のアドレスゲート信号の立ち下がり位置から前記第１のアドレスゲート信号の立ち下がり位置までの期間において、ゲイン制御量をホールドするホールド手段を有する
ことを特徴とする記録再生制御装置。
【請求項１７】
前記請求項８に記載の記録再生制御装置において、
前記第２のアドレスゲート信号生成手段は、前記第２のアドレスゲート信号を生成するかどうかを任意に設定することが可能であり、
且つ、前記第２のアドレス極性信号生成手段は、前記第２のアドレス極性信号を生成するかどうかを任意に設定することが可能である
ことを特徴とする記録再生制御装置。
【請求項１８】
前記請求項８に記載の記録再生制御装置において、
前記第１のアドレス極性信号生成手段は、前記第１のアドレス極性信号を生成するかどうかを任意に設定することが可能であり、
且つ、前記第２のアドレス極性信号生成手段は、前記第２のアドレス極性信号を生成するかどうかを任意に設定することが可能である
ことを特徴とする記録再生制御装置。
【請求項１９】
前記請求項１に記載の記録再生制御装置において、
前記データ部ゲイン制御量生成手段は、ゲインリセット信号により待機ゲイン制御量に固定されるデータ部ゲインリセット回路と、
前記データ領域をリードする場合に、リード開始の前の任意のセクタで前記ゲインリセット信号をアサートした後、任意の区間をおいて前記ゲインリセット信号をネゲートするデータ部リセット制御手段とを有して、
ゲイン制御量を前記待機ゲイン制御量に保持した後、前記データ領域でのゲイン制御を開始する
ことを特徴とする記録再生制御装置。
【請求項２０】
前記請求項１に記載の記録再生制御装置において、
前記デジタルデータ復調手段は、
前記再生ＲＦ信号をデジタルＲＦ信号に変換するアナログ・デジタルコンバータと、
前記デジタルＲＦ信号からオフセット成分を除去するオフセット補正手段と、
前記オフセット補正手段の出力信号から、前記再生ＲＦ信号が有するクロック成分に同期したチャネルクロックを、前記アナログ・デジタルコンバータに回帰することにより生成する位相同期制御手段と、
前記オフセット補正手段の出力信号に対して二値化を行うＰＲＭＬ信号処理手段と、
前記二値化信号からデジタルデータを復調する復調手段とを有し、
前記振幅検出手段は、
前記デジタルＲＦからピークエンベロープとボトムエンベロープを検出し、前記ピークエンベロープと前記ボトムエンベロープの差から前記振幅情報を検出するものであり、
前記制御量伝送手段は、
前記ゲイン制御情報を任意のタイミングで保持するゲイン制御情報保持手段と、
前記ゲイン制御情報保持手段の出力信号をシリアル情報に変換するパラレル・シリアル変換手段とを有して、前記シリアル情報を前記ゲイン制御手段に伝送するものであり、
前記ゲイン制御手段は、
前記制御量伝送手段からのシリアル情報をパラレル情報に変換するシリアル・パラレル変換手段と、
前記シリアル・パラレル変換手段の出力信号に基づいてゲインを変更するゲインアンプとにより構成される
ことを特徴とする記録再生制御装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【公開番号】特開２００８−９７７８９（Ｐ２００８−９７７８９Ａ）
【公開日】平成２０年４月２４日（２００８．４．２４）
【国際特許分類】
【出願番号】特願２００６−２８１７７７（Ｐ２００６−２８１７７７）
【出願日】平成１８年１０月１６日（２００６．１０．１６）
【出願人】（０００００５８２１）松下電器産業株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成２０年４月２４日（２００８．４．２４）
【国際特許分類】
【出願日】平成１８年１０月１６日（２００６．１０．１６）
【出願人】（０００００５８２１）松下電器産業株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]