認証システム及び認証方法
【課題】認証回路に対する第三者からの不正な解析を防ぎつつ、従来構成の利点である回路規模の小ささを維持した認証システムを提供する。
【解決手段】制御回路110は乱数rを発生させ、アクセサリ機器200内の認証回路210と、本体機器100内の認証回路120に送信する(S1、S6)。認証回路210は、乱数rに対して同じ演算処理を2回施すことによりアクセスキーを生成する(S2、S4)。また、認証回路120は、乱数rに同じ演算処理を2回施すことにより外部演算結果zを生成する(S6、S10)。認証回路210は、アクセスキーと外部演算結果zとを比較し、両者が同一の場合に、本体機器100を認証する(S13)。
【解決手段】制御回路110は乱数rを発生させ、アクセサリ機器200内の認証回路210と、本体機器100内の認証回路120に送信する(S1、S6)。認証回路210は、乱数rに対して同じ演算処理を2回施すことによりアクセスキーを生成する(S2、S4)。また、認証回路120は、乱数rに同じ演算処理を2回施すことにより外部演算結果zを生成する(S6、S10)。認証回路210は、アクセスキーと外部演算結果zとを比較し、両者が同一の場合に、本体機器100を認証する(S13)。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、本体機器に接続されるアクセサリ機器の認証を行なう認証システムに関する。
【背景技術】
【0002】
近年、電気製品において外部よりアクセサリ機器を接続する事により、電気製品とアクセサリ機器とを含むシステム全体としての性能やメンテナンス性の向上が図られている。また、このような性能向上やメンテナンス性向上を図るためのアクセサリ機器が数多く製品化されている。
【0003】
電気製品の具体例としては、携帯電話機、デジタルスチルカメラ、プリンタ等が挙げられる。また、アクセサリ機器の具体例としては、電気製品の寿命に比べて消耗の早いバッテリ、トナーカートリッジ及びインクカートリッジや、必要とする機能を顧客が選択する増設メモリ等が挙げられる。
【0004】
しかし、電気製品が市場に浸透する事で、製造者において十分に動作確認を行った正規のアクセサリ機器以外にも、第三者が利益を得るために正規のアクセサリ機器を模造した模造アクセサリ機器が製造されるリスクも増大する。電気製品の製造者は、予期してない模造アクセサリ機器を搭載する事による発熱、発火等の事故等を防ぐためにも、アクセサリ機器が正規の製品であるかを電気製品が判別できる様な対策を実施する必要性が増してきている。しかしながら、強固な認証方法は、システム内のマイクロコンピュータの処理負担を増大させてしまう。このため、電気製品とアクセサリ機器とのコストアップの要因になるため、できる限り安易で安価に実現できる認証方法が望まれていた。
【0005】
このような要望に対して、従来は以下の様な方法を用いて、アクセサリ機器の認証を行なっている(例えば、非特許文献1及び2参照。)。
【0006】
図12は、従来のアクセサリ機器の認証を行なう認証システムの構成を示すブロック図である。
【0007】
認証システムは、本体機器700内に設けられた制御回路710及び認証回路720と、アクセサリ機器800内に設けられた認証回路810とを備えている。制御回路710と認証回路720とは、外部入出力信号線702により接続されている。また、制御回路710と認証回路810とは、外部入出力信号線701により接続されている。
【0008】
本体機器700にアクセサリ機器800を接続する事により、本体機器700に搭載されている制御回路710とアクセサリ機器800に搭載されている認証回路810とが外部入出力信号線701で接続される。
【0009】
次に、認証回路720及び810の構成について説明する。なお、認証回路720及び810は、同一の構成を有する。このため、認証回路810の構成のみについて説明し、認証回路720の構成については説明を繰り返さない。
【0010】
図13は、認証回路810の構成を示すブロック図である。
認証回路810は、入力回路812と、記憶回路814と、演算ブロック811と、出力回路813とを含む。
【0011】
入力回路812は、本体機器700に搭載された制御回路710から送信される入力信号を取り込む処理部である。
【0012】
記憶回路814は、所定の鍵情報を記憶する記憶装置である。
演算ブロック811は、入力回路812から出力される入力信号と記憶回路814に記憶されている鍵情報を入力とする所定の演算処理を行ない、演算結果を出力する処理部である。
【0013】
出力回路813は、演算ブロック811より出力される演算結果を取り込み、本体機器700に搭載された制御回路710に出力する処理部である。
【0014】
演算ブロック811は、演算回路815と、レジスタ816とを含む。
演算回路815は、入力回路812より出力される入力信号と記憶回路814に記憶されている鍵情報を元に、所定の演算を施す処理部である。
【0015】
レジスタ816は、演算回路815での演算結果を保持する記憶装置である。
次に各回路間の接続関係について説明する。
【0016】
入出力信号線831は、外部入出力信号線701に接続されており、入力回路812及び出力回路813と本体機器700内の制御回路710とを接続している。入力回路812と演算回路815とは、入力信号線833を介して接続されている。演算回路815と記憶回路814とは、鍵情報線820を介して接続されている。演算回路815とレジスタ816とは、演算結果線821を介して接続されている。レジスタ816と出力回路813とは、演算結果線832を介して接続されている。
【0017】
次に、以上の構成を有する認証システムによる認証動作について説明する。
図14は、認証システムにおける認証動作を示すフローチャートである。
【0018】
制御回路710は、乱数rを発生させ、乱数rを含む信号を、外部入出力信号線701を介してアクセサリ機器800内の認証回路810に送信する(S101)。
【0019】
認証回路810内の入力回路812は、乱数rを取り込み、入力信号線833に乱数rを出力する。この出力と前後するタイミングで、記憶回路214より鍵情報線820に鍵情報が出力されている。演算回路815は、乱数rと鍵情報とを入力とする所定の演算処理を行い、演算結果を演算結果線821を介してレジスタ816に格納する(S102)。
【0020】
出力回路813は、演算結果線832を介して、レジスタ816に保持されている演算結果を読み込み、演算結果を外部演算結果xとして、入出力信号線831及び外部入出力信号線701を介して制御回路710に送信する(S103)。
【0021】
制御回路710は、外部入出力信号線701を介して認証回路810より出力された外部演算結果xを取り込み保持する。続いて、制御回路710は、S101で認証回路810に対して送信した乱数rと同一の乱数rを含む信号を、外部入出力信号線702を介して本体機器700内の認証回路720に送信する(S104)。
【0022】
認証回路720は、認証回路810と同一の構成を有するため、認証回路720の演算回路815は、乱数rと記憶回路814に記憶されている鍵情報を入力として、所定の演算処理を行なう(S105)。
【0023】
認証回路720は、S105における演算結果を外部演算結果yとして、外部入出力信号線702を介して制御回路710に送信する(S106)。
【0024】
制御回路710は、外部演算結果xと外部演算結果yとを比較する(S107)。アクセサリ機器800が正規の製品である場合、同一の構成を有する認証回路720及び認証回路810から出力される外部演算結果x及び外部演算結果yは同一の値である。したがって、制御回路710は、外部演算結果x及び外部演算結果yが同一の値であることを確認することにより、本体機器700に接続されているアクセサリ機器800が正規の物であると認証する。
【0025】
制御回路710は、この認証結果に基づいて、アクセサリ機器800が正規のものである場合にのみ、アクセサリ機器800に対して各種命令を送信する(S108)。命令を受け取ったアクセサリ機器800は、当該命令を実行することができるようになる。
【0026】
仮に模造アクセサリ機器が本体機器700に接続された場合であっても、制御回路710が発生する乱数は毎回異なる。このため、模造アクセサリ機器が、常に同一の演算結果を出力するように構成されている場合には、本体機器700は、模造アクセサリ機器を正規のアクセサリ機器として認証することはなくなる。
【0027】
以上のように、本体機器700が乱数を発生し、当該乱数を本体機器700とアクセサリ機器800に搭載されている同一の認証回路にそれぞれ送信する事により、アクセサリ機器800が正規のものか否かを認識することが可能となる。
【0028】
また、制御回路710には、演算回路を搭載する必要がなく、乱数発生回路のみを搭載する事で認証が可能となる。このため、制御回路710の回路規模が小さくなるという利点がある。また、汎用的なマイクロコンピュータを制御回路710に使用した場合、制御回路710には演算処理機能が搭載されていないため、第三者が、マイクロコンピュータのプログラムを解析を行なったとしても、演算内容を見破られる危険性が低くなるという利点もある。
【非特許文献1】“NECエレクトロニクス,模倣電池を検知するための専用LSIを開発 - デジタル家電 - Tech-On!”、[online]、2005年6月24日、日経BP社Tech−On、[2006年8月31日検索]、インターネット<URL : http://techon.nikkeibp.co.jp/article/NEWS/20050624/106116/?ST=d-ce>
【非特許文献2】“第8回 組込みシステム開発技術展 ACCESSがNetFront新バージョンなどを披露”、[online]、2005年、Impress Corporation ケータイWatch、[2006年8月31日検索]、インターネット<URL : http://k-tai.impress.co.jp/cda/article/event/24555.html>
【発明の開示】
【発明が解決しようとする課題】
【0029】
しかしながら、従来の認証システムにおいては、以下に説明するような問題がある。
本体機器700に搭載された認証回路720と正規のアクセサリ機器800に搭載された認証回路810とはまったく同一である。また、制御回路710は外部入出力信号線702を介し認証回路810へと、外部入出力信号線701を介して認証回路810へと、同一の値である乱数rをそれぞれに送信する。さらに、制御回路710は、認証回路810及び認証回路720より同一の外部演算結果x及び外部演算結果yをそれぞれ受信する。
【0030】
このように、本体機器700は、2つの同一回路との間で、同一の信号を送受信するため、信号のやり取りの解析が容易に実施されてしまい、第三者の解析が容易になるという問題がある。
【0031】
また、認証回路の解析を実施するために、正規のアクセサリ機器800に搭載されている認証回路810を取り出して、認証回路810に対して不正な入力信号等を与えて内部解析を実施する事も安易にできるという問題もある。
【0032】
本発明は上述の問題点を解決するためになされたものであり、認証回路に対する第三者からの不正な解析を防ぎつつ、従来構成の利点である回路規模の小ささを維持した優れた認証システムを提供することを目的とする。
【課題を解決するための手段】
【0033】
上記目的を達成するために、本発明のある局面に係る認証システムは、本体機器と、前記本体機器に接続されるアクセサリ機器とが相互に認証する認証システムであって、前記本体機器内に設けられ、乱数を発生させ、当該乱数を前記アクセサリ機器に送信する乱数発生手段と、前記アクセサリ機器内に設けられ、前記乱数発生手段が発生した前記乱数を入力とする所定の演算を行ない第1のアクセサリ機器内演算結果を生成し、当該第1のアクセサリ機器内演算結果を前記本体機器に送信するアクセサリ機器内演算手段と、前記本体機器内に設けられ、前記乱数発生手段が発生した前記乱数を入力とし、前記アクセサリ機器内演算手段における前記所定の演算と同一の演算を行ない第1の本体機器内演算結果を生成する本体機器内演算手段と、前記本体機器内に設けられ、前記第1のアクセサリ機器内演算結果と前記第1の本体機器内演算結果とを比較することにより、前記アクセサリ機器の認証を行なうアクセサリ機器認証手段と、前記本体機器内に設けられ、前記本体機器内演算手段により算出され、かつ前記第1の本体機器内演算結果に関連する第2の本体機器内演算結果を前記アクセサリ機器に送信する送信手段と、前記アクセサリ機器内に設けられ、前記第2の本体機器内演算結果を受信し、前記第2の本体機器内演算結果と、前記アクセサリ機器内演算手段により算出され、かつ前記第1のアクセサリ機器内演算結果に関連する第2のアクセサリ機器内演算結果とを比較することにより、前記本体機器を認証する本体機器認証手段とを備えることを特徴とする。
【0034】
この構成によると、アクセサリ機器が乱数を発生させることなく、アクセサリ機器が本体機器が正規のものであるかを判別することができる。すなわち、従来の簡易的な片側認証を行なうシステムの構成を維持しつつ、回路の増大を極力抑えた形で相互認証を実現することができる。このため、第三者による解析等の不正な処理を妨げる効果を高めた、優れた認証システムを実現することができる。
【0035】
本発明の他の曲面に係る認証システムは、本体機器に接続されるアクセサリ機器を認証する認証システムであって、前記本体機器内に設けられ、乱数を発生させ、当該乱数を前記アクセサリ機器に送信する乱数発生手段と、前記アクセサリ機器内に設けられ、暗号鍵を記憶する暗号鍵記憶手段と、前記アクセサリ機器内に設けられ、前記乱数発生手段が発生した前記乱数を前記暗号鍵記憶手段に記憶された暗号鍵を用いて、所定の暗号方法に基づいて暗号化し、暗号結果を前記本体機器に送信する暗号化手段と、前記本体機器内に設けられ、復号鍵を記憶する復号鍵記憶手段と、前記本体機器内に設けられ、前記暗号化手段より送信された前記暗号結果を受信し、当該暗号結果を前記復号鍵を用いて、前記所定の暗号方法に基づいて復号する復号手段と、前記本体機器内に設けられ、前記復号手段における復号結果と前記乱数発生手段が発生した前記乱数とを比較することにより、前記アクセサリ機器を認証するアクセサリ機器認証手段とを備えることを特徴とする。
【0036】
この構成によると、従来の簡易的な片側認証のシステム構成を維持しつつ、回路の増大を極力抑えた形で同一の信号を外部に出力することを極力抑えている。このため、第三者による解析等の不正な処理を妨げる効果を高めた、優れた認証システムを実現することができる。
【0037】
なお、本発明は、このような特徴的な手段を備える認証システムとして実現することができるだけでなく、認証システムに含まれる特徴的な手段をステップとする認証方法として実現したり、認証方法に含まれる特徴的なステップをコンピュータに実行させるプログラムとして実現したりすることもできる。そして、そのようなプログラムは、CD−ROM(Compact Disc-Read Only Memory)等の記録媒体やインターネット等の通信ネットワークを介して流通させることができるのは言うまでもない。
【発明の効果】
【0038】
本発明によると、認証回路に対する第三者からの不正な解析を防ぎつつ、従来構成の利点である回路規模の小ささを維持した優れた認証システムを提供することができる。
【発明を実施するための最良の形態】
【0039】
以下、本発明による認証システムの実施の一形態について図面を用いて説明する。
【0040】
(第1の実施形態)
図1は、本発明の第1の実施形態に係る認証システムの構成を示す機能ブロック図である。
【0041】
本実施形態に係る認証システムは、本体機器100と、アクセサリ機器200とを備えている。
【0042】
本体機器100は、各種電気製品に相当し、具体的には、携帯電話機、デジタルスチルカメラ、プリンタ等が本体機器100に相当する。アクセサリ機器200は、本体機器100に接続され、本体機器100の機能を向上させたり、本体機器100と一体となって本体機器100が行う一連の処理を補助したりするために使用される機器である。具体的には、充電電池、増設メモリ、トナーカートリッジ、インクカートリッジ等がアクセサリ機器200に相当する。
【0043】
本体機器100は、制御回路110と、認証回路120とを含む。
制御回路110は、マイクロコンピュータ等で構成されており、本体機器100の各処理部を制御するとともに、認証回路120を用いて、チャレンジレスポンス方式に基づいて、アクセサリ機器200が正規のアクセサリ機器であるか否かの認証処理を行なう回路である。
【0044】
認証回路120は、外部入出力信号線102を介して制御回路110と接続され、制御回路110から与えられる乱数(チャレンジ)を入力として、所定の演算を施し、演算結果(レスポンス)を制御回路110に返す回路である。認証回路120の構成については後述する。
【0045】
アクセサリ機器200は、認証回路210を含む。認証回路210は、外部入出力信号線101を介して制御回路110に接続され、制御回路110から与えられる乱数(チャレンジ)に対して、認証回路120と同一の所定の演算を施すことにより、演算結果(レスポンス)を制御回路110に返す回路である。なお、認証回路120は、本体機器100が正規の本体機器であるか否かの認証処理も行なう。認証回路210の構成については後述する。
【0046】
本体機器100の性能を高めるため、本体機器100にアクセサリ機器200を接続する場合には、本体機器100に搭載されている制御回路110とアクセサリ機器200に搭載されている認証回路210とが外部入出力信号線101を介して接続される。
【0047】
次に、認証回路120及び認証回路210の構成について説明する。認証回路120及び認証回路210は、同一の構成を有する。このため、認証回路210の構成のみについて説明し、認証回路120の構成については説明を繰り返さない。
【0048】
図2は、認証回路210の構成を示すブロック図である。
認証回路210は、入力回路212と、記憶回路214と、演算ブロック211と、出力回路213と、比較回路217とを含む。
【0049】
入力回路212は、本体機器100に搭載された制御回路110から送信される入力信号を取り込む処理部である。
【0050】
記憶回路214は、所定の鍵情報を記憶する記憶装置である。
演算ブロック211は、入力回路212から出力される入力信号と記憶回路214に記憶されている鍵情報を入力とする所定の演算処理を行ない、演算結果を出力する処理部である。
【0051】
出力回路213は、演算ブロック211より出力される演算結果を取り込み、本体機器100に搭載された制御回路110に出力する処理部である。
【0052】
比較回路217は、入力回路212が取り込んだ入力信号と演算ブロック211より出力される演算結果とを比較するための処理部である。
【0053】
演算ブロック211は、セレクタ218と、演算回路215と、レジスタ216とを含む。
【0054】
セレクタ218は、2入力1出力のセレクタである。セレクタ218の一方の入力は入力回路212に接続され、他方の入力はレジスタ216に接続されている。セレクタ218は、制御信号219に従い、2入力のうちの一方の入力を選択し、出力する。
【0055】
演算回路215は、セレクタ218の出力と記憶回路814に記憶されている鍵情報を元に、所定の演算を施す処理部である。
【0056】
レジスタ216は、演算回路215での演算結果を保持する記憶装置である。
次に各回路間の接続関係について説明する。
【0057】
入出力信号線231は、外部入出力信号線101に接続されており、入力回路212及び出力回路813と本体機器700内の制御回路110とを接続している。入力回路212とセレクタ218と比較回路217とは、入力信号線233を介して相互に接続されている。出力回路213とセレクタ218とレジスタ216と比較回路217とは、演算結果線232を介して相互に接続されている。演算回路215と記憶回路214とは鍵情報線220を介して接続されている。演算回路215とレジスタ216とは演算結果線221を介して接続されている。
【0058】
次に、以上の構成を有する認証システムにおける認証動作について説明する。
図3は、第1の実施形態に係る認証システムにおける認証動作を示すフローチャートである。
【0059】
本体機器100内では、制御回路110と認証回路120は、外部入出力信号線102を介して常に接続されている。本体機器100に所望のアクセサリ機器200が接続され、本体機器300内の制御回路110とアクセサリ機器200内の認証回路210とが外部入出力信号線101で接続された後、認証処理が開始する。
【0060】
制御回路110は、乱数rを発生させ、乱数rを含んだ信号を、外部入出力信号線101を介してアクセサリ機器200内の認証回路210に送信する(S1)。
【0061】
認証回路210内の入力回路212は、乱数rを取り込み、入力信号線233に乱数rを出力する。この段階では、制御信号219に基づいて、セレクタ218は、入力回路212からの出力を選択して出力するものとする。
【0062】
乱数rの出力と前後するタイミングで、記憶回路214より鍵情報線220に鍵情報が出力される。演算回路215は、乱数rと鍵情報とを入力とする所定の演算処理を行い、演算結果をレジスタ216に格納する(S2)。
【0063】
出力回路213は、演算結果線232を介して、レジスタ216に保持されている演算結果を読み込み、演算結果を外部演算結果xとして、入出力信号線231及び外部入出力信号線101を介して制御回路110に送信する(S3)。制御回路110は、認証回路210より出力された外部演算結果xを取り込み、内部に保持する。
【0064】
外部演算結果xの送信と同時に、制御信号219が切り替えられ、レジスタ216に保持された値がセレクタ218より出力される。なお、制御信号219の切替えと前後して、記憶回路214より鍵情報線220に鍵情報が出力される。演算回路215は、レジスタ216に保持されている1回目の演算結果と鍵情報とを入力とする所定の演算処理を行い、2回目の演算結果をレジスタ216に格納する(S4)。認証回路210で算出された2回目の演算結果を「アクセスキー」とする。
【0065】
続いて、制御回路110は、S1で送信した乱数rと同一の乱数rを含む信号を、外部入出力信号線102を介して、認証回路120に送信する(S5)。
【0066】
認証回路120は認証回路210と同一の構成を有するため、認証回路120の演算回路215は、乱数rと記憶回路214に記憶されている鍵情報を入力として、所定の演算を行なう(S6)。
【0067】
認証回路120は、S6における演算結果を外部演算結果yとして、外部入出力信号線102を介して制御回路110に送信する(S7)。
【0068】
制御回路110は、外部演算結果xと外部演算結果yとを比較する(S8)。アクセサリ機器200が正規の製品である場合、同一の構成を有する認証回路120及び認証回路210から出力される外部演算結果x及び外部演算結果yは同一の値である。したがって、制御回路110が外部演算結果x及び外部演算結果yが同一の値であることを確認することにより、本体機器100は、アクセサリ機器200が正規のものであると認証する。
【0069】
制御回路110は、この認証結果に基づいて、アクセサリ機器200が正規のものであると認証された場合に限り、外部入出力信号線102を介して認証回路120に外部演算結果yを送信する。認証回路120は、乱数rが入力として与えられた場合と同様に1回目の演算結果と鍵情報とを入力として所定の演算処理を実施する(S10)。
【0070】
認証回路120は、2重に暗号演算を行った外部演算結果zを、外部入出力信号線101に出力する。制御回路110は、外部演算結果zを受信し保持する(S11)。アクセサリ機器200及び本体機器100が正規の製品である場合には、外部演算結果zは、暗号演算を2重に実施した値と同一になる、つまり認証回路210内のレジスタ216に保持されているアクセスキーと同一の値となる。
【0071】
本体機器100は、以降の認証回路210へのアクセス時には外部演算結果zを付加して送信する(S12)。
【0072】
認証回路210の比較回路217は、レジスタ216に保持されているアクセスキーとS12の処理で送信された外部演算結果zとを比較する(S13)。両データが一致する場合には、アクセサリ機器200は、本体機器100を認証し、両データが不一致の場合には、アクセサリ機器200は、本体機器100が模造された製品であると判断する。また、本体機器100が模造された製品であると判断された場合には、アクセサリ機器200は、その後の処理を継続できない構成とする。
【0073】
すなわち、その後に、本体機器100の制御回路110よりアクセサリ機器200に対する各種命令が送信されるが(S14)、S13の処理において本体機器100が認証された場合には、本体機器100は命令を実行し、本体機器100が模造されたものであると判断された場合には、本体機器100より送信された命令を受け付けない、又は実行しない。
【0074】
以上説明したように、本実施の形態に係る認証システムによると、アクセサリ機器200側が乱数を発生させることなく、アクセサリ機器200が本体機器100について正規のものであるかを判別する事ができる。すなわち、従来の簡易的な片側認証を行なうシステムの構成を維持しつつ、回路の増大を極力抑えた形で相互認証を実現することができる。このため、第三者による解析等の不正な処理を妨げる効果を高めた、優れた認証システムを実現することができる。
【0075】
なお、相互認証を実現する一般的な認証システムには、本体機器100の制御回路110に暗号回路(演算回路)が備わっており、認証回路120及び認証回路210には、乱数発生回路が備わっている。本実施の形態では、これらの回路を削減することができるという効果がある。
【0076】
また、本発明の制御回路110と認証回路120との間の通信と、制御回路110と認証回路210との間の通信は同時に実施する必要がない。このため、図4に示すように、外部入出力信号線101と外部入出力信号線102とを同一の外部入出力信号線104として、認証システムを構成しても、本実施の形態と同様の効果を得る事が可能である。
【0077】
さらに、認証回路120については、従来技術と同一の構成であっても、同様の効果を得る事が可能である。また、認証回路120と認証回路210とを他の回路に置き換えた場合でも同様の効果を得る事ができる。
【0078】
(第2の実施形態)
次に、本発明の第2の実施形態に係る認証システムについて説明する。
【0079】
図5は、本発明の第2の実施形態に係る認証システムの構成を示す機能ブロック図である。
【0080】
本実施形態に係る認証システムは、本体機器300と、アクセサリ機器400とを備えている。
【0081】
第1の実施形態と同様に、本体機器300は、各種電気製品に相当し、アクセサリ機器400は、本体機器300に接続され、本体機器300の機能を向上させたり、本体機器300と一体となって本体機器300が行う一連の処理を補助したりするために使用される機器である。
【0082】
本体機器300は、マイクロコンピュータ等で構成された制御回路310と、制御回路310に外部入出力信号線302で接続された認証回路320とを含む。
【0083】
制御回路310は、第1の実施形態の制御回路110と同様の構成を有するが、実行する処理が異なる。認証回路320の構成については後述する。
【0084】
アクセサリ機器400は、認証回路410を含む。認証回路410の構成については後述する。
【0085】
本体機器300の性能を高めるため、本体機器300にアクセサリ機器400を接続する場合、本体機器300に搭載されている制御回路310とアクセサリ機器400に搭載されている認証回路410とが、外部入出力信号線301を介して接続される。同時に、本体機器300に搭載されている認証回路320とアクセサリ機器400に搭載されている認証回路410とが、外部入出力信号線303を介して接続される。
【0086】
次に、認証回路320及び認証回路410の構成について説明する。認証回路320及び認証回路410は、同一の構成を有する。このため、認証回路410の構成のみについて説明し、認証回路320の構成については説明を繰り返さない。
【0087】
図6は、認証回路410の構成を示すブロック図である。
認証回路410は、図2を参照して説明した第1の実施形態に係る認証回路210の構成において、入力回路212及び出力回路213の代わりに入力回路412及び出力回路413をそれぞれ用いた構成である。その他の構成については、認証回路210と同様であるため、その詳細な説明はここでは繰り返さない。
【0088】
なお、入力回路412及び出力回路413には、認証回路320と認証回路410との間の通信を実現するために、入出力信号線433に接続されている点が、第1の実施形態とは異なる。
【0089】
なお、認証回路320の入出力信号線231は図5の外部入出力信号線302に、認証回路410の入出力信号線231は図5の外部入出力信号線301に、認証回路320の入出力信号線433は図5の外部入出力信号線303に、認証回路410の入出力信号線433は図5の外部入出力信号線303に、それぞれ接続される。
【0090】
次に、以上の構成を有する認証システムにおける認証動作について説明する。
図7は、第2の実施形態に係る認証システムにおける認証動作を示すフローチャートである。
【0091】
本体機器300内では、制御回路310と認証回路320とは、外部入出力信号線302を介して常に接続されている。本体機器300に所望のアクセサリ機器400が接続され、本体機器300内の制御回路310とアクセサリ機器400内の認証回路410とが外部入出力信号線301で接続された後、認証処理が開始する。
【0092】
制御回路310は、乱数rを発生させ、乱数rを含んだ信号を、外部入出力信号線301を介してアクセサリ機器400内の認証回路410に送信する(S21)。それと同時に、制御回路310は、乱数rを含んだ信号を、外部入出力信号線302を介して本体機器300内の認証回路320にも送信する(S22)。
【0093】
認証回路410内の入力回路412は、乱数rを取り込み、入力信号線233に乱数rを出力する。この段階では、制御信号219に基づいて、セレクタ218は、入力回路212からの出力を選択して出力するものとする。
【0094】
乱数rの出力と前後するタイミングで、記憶回路214より鍵情報線220に鍵情報が出力される。演算回路215は、乱数rと鍵情報とを入力とする所定の演算処理を行い、演算結果をレジスタ216に格納する(S23)。
【0095】
S23と同様の動作が、本体機器300内の認証回路320においても行なわれる(S24)。
【0096】
本体機器300とアクセサリ機器400とが正規の製品である場合には、認証回路320における演算結果と認証回路410における演算結果とは同一の値である。このため、両演算結果を比較するために、以下の処理を行う。
【0097】
すなわち、認証回路320内の出力回路413は演算結果を取り込んで、外部入出力信号線303に外部演算結果xを出力する。認証回路410は外部入出力信号線303を介し、入力回路412より外部演算結果xを取り込む(S25)。
【0098】
認証回路410の比較回路217は、外部演算結果xと、レジスタ216に保持されている演算結果とを比較する(S26)。比較の結果、2つの値が一致する場合には、アクセサリ機器400は、本体機器300が正規の製品であるとして、認証する。比較の結果、2つの値が異なる場合には、アクセサリ機器400は、それ以降の処理を実施しない。
【0099】
認証回路410は、本体機器300の認証後、2度目の演算処理を開始する(S27)。すなわち、この段階では、制御信号219が切り替えられ、セレクタ218は、レジスタ216に保持されている1回目の演算結果を出力する。演算回路215は、1回目の演算結果と記憶回路214に記憶されている鍵情報とを入力として、所定の演算を行い、2回目の演算結果をレジスタ216に格納する。
【0100】
なお、認証回路320においても、1回目の演算結果と鍵情報とを入力とする所定の演算を行い、2回目の演算結果をレジスタ216に格納する(S28)。
【0101】
次に、認証回路410の出力回路413が2回目の演算結果を外部演算結果yとして外部入出力信号線303に出力する。認証回路320は、外部入出力信号線303を介し、入力回路412より外部演算結果yを取り込む(S29)。
【0102】
本体機器300とアクセサリ機器400とが正規の物である場合、認証回路410における2回目の演算結果である外部演算結果yと、認証回路320における2回目の演算結果とは同一の値である。このため、認証回路320の比較回路217は、これら2つの値を比較する(S30)。比較の結果、2つの値が一致する場合には、本体機器300は、アクセサリ機器400が正規の製品であるとして、認証する。比較の結果、2つの値が異なる場合には、本体機器300はそれ以降の処理を実行しない。
【0103】
本体機器300がアクセサリ機器400を認証した場合には、認証回路320より、認証完了信号が外部入出力信号線302に出力され、制御回路310は認証が正常に完了したことを確認する事ができる(S31)。
【0104】
認証が正常に完了した後は、制御回路310から認証回路410に対して、各種命令が送信され(S32)、認証回路410において命令が実行される。
【0105】
以上説明したように、本実施の形態に係る認証システムによると、アクセサリ機器400が乱数を発生させることなく、アクセサリ機器400が本体機器300について正規の製品であるかを判別することができる。すなわち、従来の簡易的な片側認証を行なうシステムの構成を維持しつつ、回路の増大を極力抑えた形で相互認証を実現することができる。このため、第三者による解析等の不正な処理を妨げる効果を高めた、優れた認証システムを実現することができる。
【0106】
なお、相互認証を実現する一般的な認証システムには、本体機器300の制御回路310に暗号回路(演算回路)と比較回路とが備わっており、認証回路320及び認証回路410には乱数発生回路が備わっている。本実施の形態では、これらの回路を削減することができるという効果がある。
【0107】
なお、本発明の制御回路310と認証回路320間の通信と、制御回路310と認証回路410との間の通信は同時に実施する必要がない。このため、図8に示すように、外部入出力信号線301と外部入出力信号線302とを同一の外部入出力信号線304として、認証システムを構成しても、本実施の形態と同様の効果を得る事が可能である。
【0108】
さらに、図4に示したように、外部入出力信号線301と外部入出力信号線302と、外部入出力信号線303とを共通の信号線として使用しても同様の効果を得る事が可能である。
【0109】
また、本実施の形態における相互認証においては、認証回路410において認証を行なった後、認証回路320において認証を行なうようにしたが、相互に認証を行なうことができれば、順序が逆であっても構わない。すなわち、認証回路320において認証を行なった後に、認証回路410において認証を行なうように、認証システムが処理を行なっても、同様の効果を得ることができる。
【0110】
(第3の実施形態)
次に、本発明の第3の実施形態に係る認証システムについて説明する。
【0111】
図9は、本発明の第3の実施形態に係る認証システムの構成を示す機能ブロック図である。
【0112】
本実施の形態に係る認証システムは、本体機器500と、アクセサリ機器600とを備えている。
【0113】
第1及び第2の実施形態と同様に、本体機器500は、各種電気製品に相当し、アクセサリ機器600は、本体機器500に接続させ、本体機器500の機能を向上させたり、本体機器500と一体となって本体機器500が行なう一連の処理を補助したりするために使用される機器である。
【0114】
本体機器500は、マイクロコンピュータ等で構成された制御回路510と、制御回路510に外部入出力信号線302で接続された認証回路520とを含む。
【0115】
制御回路510は、第1の実施形態の制御回路110と同様の構成を有するが、実行する処理が異なる。認証回路520の構成については後述する。
【0116】
アクセサリ機器600は、認証回路610を含む。認証回路610の構成については後述する。
【0117】
次に、認証回路520及び認証回路610の構成について説明する。認証回路520及び認証回路610は、ほぼ同一の構成を有する。このため、認証回路610の構成を中心に説明する。
【0118】
図10は、認証回路610の構成を示すブロック図である。
認証回路610は、入力回路412と、出力回路413と、演算ブロック611と、記憶回路214とを備えている。入力回路412及び出力回路413は、図6に示したものと同様である。また、記憶回路214は、図2に示したものと同様である。そのため、これらの詳細な説明は、ここでは繰り返さない。
【0119】
演算ブロック611は、演算回路615と、レジスタ216とを含む。
演算回路615は、入力回路412を介して入力されるデータに対して、記憶回路214に記憶されている鍵情報を用いて暗号化する処理部である。一方、認証回路520に設けられている演算回路615は、入力回路412を介して入力されるデータに対して、記憶回路214に記憶されている鍵情報を用いて復号化する処理部である。
【0120】
すなわち、ある入力データAと記憶回路214に記憶されている鍵情報とを用いて、認証回路610の演算回路615で演算処理を行なうと、入力データAを鍵情報を用いて暗号化した暗号化データBが得られる。暗号化データBと記憶回路214に記憶されている鍵情報とを用いて、認証回路520の演算回路615で演算処理を行なうと、演算結果として、元の入力データAを得ることが可能となる。このように、認証回路610の演算回路615と認証回路520の演算回路615とは、同一の規則に従った暗号化、復号化の関係にあるといえる。
【0121】
認証回路520の入出力信号線231は図9に示す外部入出力信号線302に、認証回路610の入出力信号線231は図9に示す外部入出力信号線301に、認証回路520の入出力信号線433は図9に示す外部入出力信号線303に、認証回路610の入出力信号線433は図9に示す外部入出力信号線303に、それぞれ接続される。
【0122】
次に、以上の構成を有する認証システムにおける認証動作について説明する。
図11は、第3の実施形態に係る認証システムにおける認証動作を示すフローチャートである。
【0123】
本体機器500内では、制御回路510と認証回路520とは、外部入出力信号線302を介して常に接続されている。本体機器500に所望のアクセサリ機器600が接続され、本体機器500内の制御回路510とアクセサリ機器600内の認証回路610とが外部入出力信号線301を介して接続された後、認証の開始となる。
【0124】
制御回路510は、乱数rを発生させ、乱数rを含んだ信号を、外部入出力信号線301を介してアクセサリ機器600内の認証回路610に送信する(S41)。次に、認証回路610内の入力回路412が乱数rを取り込み、入力信号線233に乱数rを出力する。
【0125】
乱数rの出力と前後するタイミングで、認証回路610の記憶回路214より鍵情報線220に鍵情報が出力される。
【0126】
認証回路610の演算回路615は、乱数rを鍵情報を用いて暗号化する演算を行い、演算結果をレジスタ216に格納する(S42)。
【0127】
出力回路413は、S42における延安結果を外部入出力信号線303へ外部演算結果xとして出力する(S43)。認証回路520の入力回路412は、外部演算結果xを取り込み、入力信号線233に出力する。
【0128】
外部演算結果xの出力と前後するタイミングで、認証回路520の記憶回路214より鍵情報線220に鍵情報が出力されている。認証回路520の演算回路615は、外部演算結果xを鍵情報を用いて復号化する演算を行い、演算結果をレジスタ216に格納する(S44)。
【0129】
先に述べたとおり、認証回路520の演算回路615と、認証回路610の演算回路615とは、同一の規則に従った暗号化及び復号化の関係にある。このため、認証回路520の演算回路615が出力する演算結果は、乱数rとなるはずである。
【0130】
認証回路520の出力回路413は、レジスタ216に保持されている演算結果を外部演算結果yとして外部入出力信号線302を介して制御回路510に送信する(S45)。
【0131】
制御回路510は、最初に発生させた乱数rと外部演算結果yとを比較し(S46)、一致した場合に、アクセサリ機器600が正規の製品であると確認し、アクセサリ機器600を認証する。
【0132】
アクセサリ機器600の認証が行なわれた後は、制御回路510は、アクセサリ機器600に対して各種命令を送信する(S47)。命令を受信したアクセサリ機器600は、当該命令を順次実行する。
【0133】
以上説明したように、本実施の形態に係る認証システムによると、従来の簡易的な片側認証のシステム構成を維持しつつ、回路の増大を極力抑えた形で同一の信号を外部に出力することを極力抑えている。このため、第三者による解析等の不正な処理を妨げる効果を高めた、優れた認証システムを実現することができる。
【0134】
なお、図14に示した従来の認証システムにおける認証方法によると、制御回路710と認証回路810との間でやり取りされるデータと、制御回路710と認証回路720との間でやり取りされるデータとは同じである。このため、制御回路710と認証回路720との間でやり取りされるデータを観測すれば、制御回路710と認証回路810との間でやり取りされるデータを観測することとなる。これに対して、本実施形態に係る認証システムの認証方法によると、図11に示すように、認証回路520が制御回路510に送信する外部演算結果yは、乱数rと同一の値である。また、認証回路520と認証回路610とでは異なる演算処理を行なっている。したがって、認証回路520と制御回路510との間でやり取りされるデータを観測したとしても、認証回路610で行なわれる演算処理を解析するのは困難である。
【0135】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【0136】
本発明にかかる認証システム及び認証方法は、携帯電話機及びバッテリー等のように、本体機器にアクセサリ機器を追加することにより作動するシステム等に適用できる。
【図面の簡単な説明】
【0137】
【図1】本発明の第1の実施形態に係る認証システムの構成を示す機能ブロック図である。
【図2】同上に係る認証回路の構成を示すブロック図である。
【図3】同上に係る認証システムにおける認証動作を示すフローチャートである。
【図4】同上に係る認証システムの他の構成を示す機能ブロック図である。
【図5】本発明の第2の実施形態に係る認証システムの構成を示す機能ブロック図である。
【図6】同上に係る認証回路の構成を示すブロック図である。
【図7】同上に係る認証システムにおける認証動作を示すフローチャートである。
【図8】同上に係る認証システムの他の構成を示す機能ブロック図である。
【図9】本発明の第3の実施形態に係る認証システムの構成を示す機能ブロック図である。
【図10】同上に係る認証回路の構成を示すブロック図である。
【図11】同上に係る認証システムにおける認証動作を示すフローチャートである。
【図12】従来のアクセサリ機器の認証を行なう認証システムの構成を示すブロック図である。
【図13】従来の認証回路の構成を示すブロック図である。
【図14】従来の認証システムにおける認証動作を示すフローチャートである。
【符号の説明】
【0138】
100、300、500、700 本体機器
200、400、600、800 アクセサリ機器
110、310、510、710 制御回路
120、210、320、410、520、610、720、810 認証機器
211、611、811 演算ブロック
212、412、812 入力回路
213、413、813 出力回路
214、814 記憶回路
215、615、815 演算回路
216、816 レジスタ
217 比較回路
218 セレクタ
【技術分野】
【0001】
本発明は、本体機器に接続されるアクセサリ機器の認証を行なう認証システムに関する。
【背景技術】
【0002】
近年、電気製品において外部よりアクセサリ機器を接続する事により、電気製品とアクセサリ機器とを含むシステム全体としての性能やメンテナンス性の向上が図られている。また、このような性能向上やメンテナンス性向上を図るためのアクセサリ機器が数多く製品化されている。
【0003】
電気製品の具体例としては、携帯電話機、デジタルスチルカメラ、プリンタ等が挙げられる。また、アクセサリ機器の具体例としては、電気製品の寿命に比べて消耗の早いバッテリ、トナーカートリッジ及びインクカートリッジや、必要とする機能を顧客が選択する増設メモリ等が挙げられる。
【0004】
しかし、電気製品が市場に浸透する事で、製造者において十分に動作確認を行った正規のアクセサリ機器以外にも、第三者が利益を得るために正規のアクセサリ機器を模造した模造アクセサリ機器が製造されるリスクも増大する。電気製品の製造者は、予期してない模造アクセサリ機器を搭載する事による発熱、発火等の事故等を防ぐためにも、アクセサリ機器が正規の製品であるかを電気製品が判別できる様な対策を実施する必要性が増してきている。しかしながら、強固な認証方法は、システム内のマイクロコンピュータの処理負担を増大させてしまう。このため、電気製品とアクセサリ機器とのコストアップの要因になるため、できる限り安易で安価に実現できる認証方法が望まれていた。
【0005】
このような要望に対して、従来は以下の様な方法を用いて、アクセサリ機器の認証を行なっている(例えば、非特許文献1及び2参照。)。
【0006】
図12は、従来のアクセサリ機器の認証を行なう認証システムの構成を示すブロック図である。
【0007】
認証システムは、本体機器700内に設けられた制御回路710及び認証回路720と、アクセサリ機器800内に設けられた認証回路810とを備えている。制御回路710と認証回路720とは、外部入出力信号線702により接続されている。また、制御回路710と認証回路810とは、外部入出力信号線701により接続されている。
【0008】
本体機器700にアクセサリ機器800を接続する事により、本体機器700に搭載されている制御回路710とアクセサリ機器800に搭載されている認証回路810とが外部入出力信号線701で接続される。
【0009】
次に、認証回路720及び810の構成について説明する。なお、認証回路720及び810は、同一の構成を有する。このため、認証回路810の構成のみについて説明し、認証回路720の構成については説明を繰り返さない。
【0010】
図13は、認証回路810の構成を示すブロック図である。
認証回路810は、入力回路812と、記憶回路814と、演算ブロック811と、出力回路813とを含む。
【0011】
入力回路812は、本体機器700に搭載された制御回路710から送信される入力信号を取り込む処理部である。
【0012】
記憶回路814は、所定の鍵情報を記憶する記憶装置である。
演算ブロック811は、入力回路812から出力される入力信号と記憶回路814に記憶されている鍵情報を入力とする所定の演算処理を行ない、演算結果を出力する処理部である。
【0013】
出力回路813は、演算ブロック811より出力される演算結果を取り込み、本体機器700に搭載された制御回路710に出力する処理部である。
【0014】
演算ブロック811は、演算回路815と、レジスタ816とを含む。
演算回路815は、入力回路812より出力される入力信号と記憶回路814に記憶されている鍵情報を元に、所定の演算を施す処理部である。
【0015】
レジスタ816は、演算回路815での演算結果を保持する記憶装置である。
次に各回路間の接続関係について説明する。
【0016】
入出力信号線831は、外部入出力信号線701に接続されており、入力回路812及び出力回路813と本体機器700内の制御回路710とを接続している。入力回路812と演算回路815とは、入力信号線833を介して接続されている。演算回路815と記憶回路814とは、鍵情報線820を介して接続されている。演算回路815とレジスタ816とは、演算結果線821を介して接続されている。レジスタ816と出力回路813とは、演算結果線832を介して接続されている。
【0017】
次に、以上の構成を有する認証システムによる認証動作について説明する。
図14は、認証システムにおける認証動作を示すフローチャートである。
【0018】
制御回路710は、乱数rを発生させ、乱数rを含む信号を、外部入出力信号線701を介してアクセサリ機器800内の認証回路810に送信する(S101)。
【0019】
認証回路810内の入力回路812は、乱数rを取り込み、入力信号線833に乱数rを出力する。この出力と前後するタイミングで、記憶回路214より鍵情報線820に鍵情報が出力されている。演算回路815は、乱数rと鍵情報とを入力とする所定の演算処理を行い、演算結果を演算結果線821を介してレジスタ816に格納する(S102)。
【0020】
出力回路813は、演算結果線832を介して、レジスタ816に保持されている演算結果を読み込み、演算結果を外部演算結果xとして、入出力信号線831及び外部入出力信号線701を介して制御回路710に送信する(S103)。
【0021】
制御回路710は、外部入出力信号線701を介して認証回路810より出力された外部演算結果xを取り込み保持する。続いて、制御回路710は、S101で認証回路810に対して送信した乱数rと同一の乱数rを含む信号を、外部入出力信号線702を介して本体機器700内の認証回路720に送信する(S104)。
【0022】
認証回路720は、認証回路810と同一の構成を有するため、認証回路720の演算回路815は、乱数rと記憶回路814に記憶されている鍵情報を入力として、所定の演算処理を行なう(S105)。
【0023】
認証回路720は、S105における演算結果を外部演算結果yとして、外部入出力信号線702を介して制御回路710に送信する(S106)。
【0024】
制御回路710は、外部演算結果xと外部演算結果yとを比較する(S107)。アクセサリ機器800が正規の製品である場合、同一の構成を有する認証回路720及び認証回路810から出力される外部演算結果x及び外部演算結果yは同一の値である。したがって、制御回路710は、外部演算結果x及び外部演算結果yが同一の値であることを確認することにより、本体機器700に接続されているアクセサリ機器800が正規の物であると認証する。
【0025】
制御回路710は、この認証結果に基づいて、アクセサリ機器800が正規のものである場合にのみ、アクセサリ機器800に対して各種命令を送信する(S108)。命令を受け取ったアクセサリ機器800は、当該命令を実行することができるようになる。
【0026】
仮に模造アクセサリ機器が本体機器700に接続された場合であっても、制御回路710が発生する乱数は毎回異なる。このため、模造アクセサリ機器が、常に同一の演算結果を出力するように構成されている場合には、本体機器700は、模造アクセサリ機器を正規のアクセサリ機器として認証することはなくなる。
【0027】
以上のように、本体機器700が乱数を発生し、当該乱数を本体機器700とアクセサリ機器800に搭載されている同一の認証回路にそれぞれ送信する事により、アクセサリ機器800が正規のものか否かを認識することが可能となる。
【0028】
また、制御回路710には、演算回路を搭載する必要がなく、乱数発生回路のみを搭載する事で認証が可能となる。このため、制御回路710の回路規模が小さくなるという利点がある。また、汎用的なマイクロコンピュータを制御回路710に使用した場合、制御回路710には演算処理機能が搭載されていないため、第三者が、マイクロコンピュータのプログラムを解析を行なったとしても、演算内容を見破られる危険性が低くなるという利点もある。
【非特許文献1】“NECエレクトロニクス,模倣電池を検知するための専用LSIを開発 - デジタル家電 - Tech-On!”、[online]、2005年6月24日、日経BP社Tech−On、[2006年8月31日検索]、インターネット<URL : http://techon.nikkeibp.co.jp/article/NEWS/20050624/106116/?ST=d-ce>
【非特許文献2】“第8回 組込みシステム開発技術展 ACCESSがNetFront新バージョンなどを披露”、[online]、2005年、Impress Corporation ケータイWatch、[2006年8月31日検索]、インターネット<URL : http://k-tai.impress.co.jp/cda/article/event/24555.html>
【発明の開示】
【発明が解決しようとする課題】
【0029】
しかしながら、従来の認証システムにおいては、以下に説明するような問題がある。
本体機器700に搭載された認証回路720と正規のアクセサリ機器800に搭載された認証回路810とはまったく同一である。また、制御回路710は外部入出力信号線702を介し認証回路810へと、外部入出力信号線701を介して認証回路810へと、同一の値である乱数rをそれぞれに送信する。さらに、制御回路710は、認証回路810及び認証回路720より同一の外部演算結果x及び外部演算結果yをそれぞれ受信する。
【0030】
このように、本体機器700は、2つの同一回路との間で、同一の信号を送受信するため、信号のやり取りの解析が容易に実施されてしまい、第三者の解析が容易になるという問題がある。
【0031】
また、認証回路の解析を実施するために、正規のアクセサリ機器800に搭載されている認証回路810を取り出して、認証回路810に対して不正な入力信号等を与えて内部解析を実施する事も安易にできるという問題もある。
【0032】
本発明は上述の問題点を解決するためになされたものであり、認証回路に対する第三者からの不正な解析を防ぎつつ、従来構成の利点である回路規模の小ささを維持した優れた認証システムを提供することを目的とする。
【課題を解決するための手段】
【0033】
上記目的を達成するために、本発明のある局面に係る認証システムは、本体機器と、前記本体機器に接続されるアクセサリ機器とが相互に認証する認証システムであって、前記本体機器内に設けられ、乱数を発生させ、当該乱数を前記アクセサリ機器に送信する乱数発生手段と、前記アクセサリ機器内に設けられ、前記乱数発生手段が発生した前記乱数を入力とする所定の演算を行ない第1のアクセサリ機器内演算結果を生成し、当該第1のアクセサリ機器内演算結果を前記本体機器に送信するアクセサリ機器内演算手段と、前記本体機器内に設けられ、前記乱数発生手段が発生した前記乱数を入力とし、前記アクセサリ機器内演算手段における前記所定の演算と同一の演算を行ない第1の本体機器内演算結果を生成する本体機器内演算手段と、前記本体機器内に設けられ、前記第1のアクセサリ機器内演算結果と前記第1の本体機器内演算結果とを比較することにより、前記アクセサリ機器の認証を行なうアクセサリ機器認証手段と、前記本体機器内に設けられ、前記本体機器内演算手段により算出され、かつ前記第1の本体機器内演算結果に関連する第2の本体機器内演算結果を前記アクセサリ機器に送信する送信手段と、前記アクセサリ機器内に設けられ、前記第2の本体機器内演算結果を受信し、前記第2の本体機器内演算結果と、前記アクセサリ機器内演算手段により算出され、かつ前記第1のアクセサリ機器内演算結果に関連する第2のアクセサリ機器内演算結果とを比較することにより、前記本体機器を認証する本体機器認証手段とを備えることを特徴とする。
【0034】
この構成によると、アクセサリ機器が乱数を発生させることなく、アクセサリ機器が本体機器が正規のものであるかを判別することができる。すなわち、従来の簡易的な片側認証を行なうシステムの構成を維持しつつ、回路の増大を極力抑えた形で相互認証を実現することができる。このため、第三者による解析等の不正な処理を妨げる効果を高めた、優れた認証システムを実現することができる。
【0035】
本発明の他の曲面に係る認証システムは、本体機器に接続されるアクセサリ機器を認証する認証システムであって、前記本体機器内に設けられ、乱数を発生させ、当該乱数を前記アクセサリ機器に送信する乱数発生手段と、前記アクセサリ機器内に設けられ、暗号鍵を記憶する暗号鍵記憶手段と、前記アクセサリ機器内に設けられ、前記乱数発生手段が発生した前記乱数を前記暗号鍵記憶手段に記憶された暗号鍵を用いて、所定の暗号方法に基づいて暗号化し、暗号結果を前記本体機器に送信する暗号化手段と、前記本体機器内に設けられ、復号鍵を記憶する復号鍵記憶手段と、前記本体機器内に設けられ、前記暗号化手段より送信された前記暗号結果を受信し、当該暗号結果を前記復号鍵を用いて、前記所定の暗号方法に基づいて復号する復号手段と、前記本体機器内に設けられ、前記復号手段における復号結果と前記乱数発生手段が発生した前記乱数とを比較することにより、前記アクセサリ機器を認証するアクセサリ機器認証手段とを備えることを特徴とする。
【0036】
この構成によると、従来の簡易的な片側認証のシステム構成を維持しつつ、回路の増大を極力抑えた形で同一の信号を外部に出力することを極力抑えている。このため、第三者による解析等の不正な処理を妨げる効果を高めた、優れた認証システムを実現することができる。
【0037】
なお、本発明は、このような特徴的な手段を備える認証システムとして実現することができるだけでなく、認証システムに含まれる特徴的な手段をステップとする認証方法として実現したり、認証方法に含まれる特徴的なステップをコンピュータに実行させるプログラムとして実現したりすることもできる。そして、そのようなプログラムは、CD−ROM(Compact Disc-Read Only Memory)等の記録媒体やインターネット等の通信ネットワークを介して流通させることができるのは言うまでもない。
【発明の効果】
【0038】
本発明によると、認証回路に対する第三者からの不正な解析を防ぎつつ、従来構成の利点である回路規模の小ささを維持した優れた認証システムを提供することができる。
【発明を実施するための最良の形態】
【0039】
以下、本発明による認証システムの実施の一形態について図面を用いて説明する。
【0040】
(第1の実施形態)
図1は、本発明の第1の実施形態に係る認証システムの構成を示す機能ブロック図である。
【0041】
本実施形態に係る認証システムは、本体機器100と、アクセサリ機器200とを備えている。
【0042】
本体機器100は、各種電気製品に相当し、具体的には、携帯電話機、デジタルスチルカメラ、プリンタ等が本体機器100に相当する。アクセサリ機器200は、本体機器100に接続され、本体機器100の機能を向上させたり、本体機器100と一体となって本体機器100が行う一連の処理を補助したりするために使用される機器である。具体的には、充電電池、増設メモリ、トナーカートリッジ、インクカートリッジ等がアクセサリ機器200に相当する。
【0043】
本体機器100は、制御回路110と、認証回路120とを含む。
制御回路110は、マイクロコンピュータ等で構成されており、本体機器100の各処理部を制御するとともに、認証回路120を用いて、チャレンジレスポンス方式に基づいて、アクセサリ機器200が正規のアクセサリ機器であるか否かの認証処理を行なう回路である。
【0044】
認証回路120は、外部入出力信号線102を介して制御回路110と接続され、制御回路110から与えられる乱数(チャレンジ)を入力として、所定の演算を施し、演算結果(レスポンス)を制御回路110に返す回路である。認証回路120の構成については後述する。
【0045】
アクセサリ機器200は、認証回路210を含む。認証回路210は、外部入出力信号線101を介して制御回路110に接続され、制御回路110から与えられる乱数(チャレンジ)に対して、認証回路120と同一の所定の演算を施すことにより、演算結果(レスポンス)を制御回路110に返す回路である。なお、認証回路120は、本体機器100が正規の本体機器であるか否かの認証処理も行なう。認証回路210の構成については後述する。
【0046】
本体機器100の性能を高めるため、本体機器100にアクセサリ機器200を接続する場合には、本体機器100に搭載されている制御回路110とアクセサリ機器200に搭載されている認証回路210とが外部入出力信号線101を介して接続される。
【0047】
次に、認証回路120及び認証回路210の構成について説明する。認証回路120及び認証回路210は、同一の構成を有する。このため、認証回路210の構成のみについて説明し、認証回路120の構成については説明を繰り返さない。
【0048】
図2は、認証回路210の構成を示すブロック図である。
認証回路210は、入力回路212と、記憶回路214と、演算ブロック211と、出力回路213と、比較回路217とを含む。
【0049】
入力回路212は、本体機器100に搭載された制御回路110から送信される入力信号を取り込む処理部である。
【0050】
記憶回路214は、所定の鍵情報を記憶する記憶装置である。
演算ブロック211は、入力回路212から出力される入力信号と記憶回路214に記憶されている鍵情報を入力とする所定の演算処理を行ない、演算結果を出力する処理部である。
【0051】
出力回路213は、演算ブロック211より出力される演算結果を取り込み、本体機器100に搭載された制御回路110に出力する処理部である。
【0052】
比較回路217は、入力回路212が取り込んだ入力信号と演算ブロック211より出力される演算結果とを比較するための処理部である。
【0053】
演算ブロック211は、セレクタ218と、演算回路215と、レジスタ216とを含む。
【0054】
セレクタ218は、2入力1出力のセレクタである。セレクタ218の一方の入力は入力回路212に接続され、他方の入力はレジスタ216に接続されている。セレクタ218は、制御信号219に従い、2入力のうちの一方の入力を選択し、出力する。
【0055】
演算回路215は、セレクタ218の出力と記憶回路814に記憶されている鍵情報を元に、所定の演算を施す処理部である。
【0056】
レジスタ216は、演算回路215での演算結果を保持する記憶装置である。
次に各回路間の接続関係について説明する。
【0057】
入出力信号線231は、外部入出力信号線101に接続されており、入力回路212及び出力回路813と本体機器700内の制御回路110とを接続している。入力回路212とセレクタ218と比較回路217とは、入力信号線233を介して相互に接続されている。出力回路213とセレクタ218とレジスタ216と比較回路217とは、演算結果線232を介して相互に接続されている。演算回路215と記憶回路214とは鍵情報線220を介して接続されている。演算回路215とレジスタ216とは演算結果線221を介して接続されている。
【0058】
次に、以上の構成を有する認証システムにおける認証動作について説明する。
図3は、第1の実施形態に係る認証システムにおける認証動作を示すフローチャートである。
【0059】
本体機器100内では、制御回路110と認証回路120は、外部入出力信号線102を介して常に接続されている。本体機器100に所望のアクセサリ機器200が接続され、本体機器300内の制御回路110とアクセサリ機器200内の認証回路210とが外部入出力信号線101で接続された後、認証処理が開始する。
【0060】
制御回路110は、乱数rを発生させ、乱数rを含んだ信号を、外部入出力信号線101を介してアクセサリ機器200内の認証回路210に送信する(S1)。
【0061】
認証回路210内の入力回路212は、乱数rを取り込み、入力信号線233に乱数rを出力する。この段階では、制御信号219に基づいて、セレクタ218は、入力回路212からの出力を選択して出力するものとする。
【0062】
乱数rの出力と前後するタイミングで、記憶回路214より鍵情報線220に鍵情報が出力される。演算回路215は、乱数rと鍵情報とを入力とする所定の演算処理を行い、演算結果をレジスタ216に格納する(S2)。
【0063】
出力回路213は、演算結果線232を介して、レジスタ216に保持されている演算結果を読み込み、演算結果を外部演算結果xとして、入出力信号線231及び外部入出力信号線101を介して制御回路110に送信する(S3)。制御回路110は、認証回路210より出力された外部演算結果xを取り込み、内部に保持する。
【0064】
外部演算結果xの送信と同時に、制御信号219が切り替えられ、レジスタ216に保持された値がセレクタ218より出力される。なお、制御信号219の切替えと前後して、記憶回路214より鍵情報線220に鍵情報が出力される。演算回路215は、レジスタ216に保持されている1回目の演算結果と鍵情報とを入力とする所定の演算処理を行い、2回目の演算結果をレジスタ216に格納する(S4)。認証回路210で算出された2回目の演算結果を「アクセスキー」とする。
【0065】
続いて、制御回路110は、S1で送信した乱数rと同一の乱数rを含む信号を、外部入出力信号線102を介して、認証回路120に送信する(S5)。
【0066】
認証回路120は認証回路210と同一の構成を有するため、認証回路120の演算回路215は、乱数rと記憶回路214に記憶されている鍵情報を入力として、所定の演算を行なう(S6)。
【0067】
認証回路120は、S6における演算結果を外部演算結果yとして、外部入出力信号線102を介して制御回路110に送信する(S7)。
【0068】
制御回路110は、外部演算結果xと外部演算結果yとを比較する(S8)。アクセサリ機器200が正規の製品である場合、同一の構成を有する認証回路120及び認証回路210から出力される外部演算結果x及び外部演算結果yは同一の値である。したがって、制御回路110が外部演算結果x及び外部演算結果yが同一の値であることを確認することにより、本体機器100は、アクセサリ機器200が正規のものであると認証する。
【0069】
制御回路110は、この認証結果に基づいて、アクセサリ機器200が正規のものであると認証された場合に限り、外部入出力信号線102を介して認証回路120に外部演算結果yを送信する。認証回路120は、乱数rが入力として与えられた場合と同様に1回目の演算結果と鍵情報とを入力として所定の演算処理を実施する(S10)。
【0070】
認証回路120は、2重に暗号演算を行った外部演算結果zを、外部入出力信号線101に出力する。制御回路110は、外部演算結果zを受信し保持する(S11)。アクセサリ機器200及び本体機器100が正規の製品である場合には、外部演算結果zは、暗号演算を2重に実施した値と同一になる、つまり認証回路210内のレジスタ216に保持されているアクセスキーと同一の値となる。
【0071】
本体機器100は、以降の認証回路210へのアクセス時には外部演算結果zを付加して送信する(S12)。
【0072】
認証回路210の比較回路217は、レジスタ216に保持されているアクセスキーとS12の処理で送信された外部演算結果zとを比較する(S13)。両データが一致する場合には、アクセサリ機器200は、本体機器100を認証し、両データが不一致の場合には、アクセサリ機器200は、本体機器100が模造された製品であると判断する。また、本体機器100が模造された製品であると判断された場合には、アクセサリ機器200は、その後の処理を継続できない構成とする。
【0073】
すなわち、その後に、本体機器100の制御回路110よりアクセサリ機器200に対する各種命令が送信されるが(S14)、S13の処理において本体機器100が認証された場合には、本体機器100は命令を実行し、本体機器100が模造されたものであると判断された場合には、本体機器100より送信された命令を受け付けない、又は実行しない。
【0074】
以上説明したように、本実施の形態に係る認証システムによると、アクセサリ機器200側が乱数を発生させることなく、アクセサリ機器200が本体機器100について正規のものであるかを判別する事ができる。すなわち、従来の簡易的な片側認証を行なうシステムの構成を維持しつつ、回路の増大を極力抑えた形で相互認証を実現することができる。このため、第三者による解析等の不正な処理を妨げる効果を高めた、優れた認証システムを実現することができる。
【0075】
なお、相互認証を実現する一般的な認証システムには、本体機器100の制御回路110に暗号回路(演算回路)が備わっており、認証回路120及び認証回路210には、乱数発生回路が備わっている。本実施の形態では、これらの回路を削減することができるという効果がある。
【0076】
また、本発明の制御回路110と認証回路120との間の通信と、制御回路110と認証回路210との間の通信は同時に実施する必要がない。このため、図4に示すように、外部入出力信号線101と外部入出力信号線102とを同一の外部入出力信号線104として、認証システムを構成しても、本実施の形態と同様の効果を得る事が可能である。
【0077】
さらに、認証回路120については、従来技術と同一の構成であっても、同様の効果を得る事が可能である。また、認証回路120と認証回路210とを他の回路に置き換えた場合でも同様の効果を得る事ができる。
【0078】
(第2の実施形態)
次に、本発明の第2の実施形態に係る認証システムについて説明する。
【0079】
図5は、本発明の第2の実施形態に係る認証システムの構成を示す機能ブロック図である。
【0080】
本実施形態に係る認証システムは、本体機器300と、アクセサリ機器400とを備えている。
【0081】
第1の実施形態と同様に、本体機器300は、各種電気製品に相当し、アクセサリ機器400は、本体機器300に接続され、本体機器300の機能を向上させたり、本体機器300と一体となって本体機器300が行う一連の処理を補助したりするために使用される機器である。
【0082】
本体機器300は、マイクロコンピュータ等で構成された制御回路310と、制御回路310に外部入出力信号線302で接続された認証回路320とを含む。
【0083】
制御回路310は、第1の実施形態の制御回路110と同様の構成を有するが、実行する処理が異なる。認証回路320の構成については後述する。
【0084】
アクセサリ機器400は、認証回路410を含む。認証回路410の構成については後述する。
【0085】
本体機器300の性能を高めるため、本体機器300にアクセサリ機器400を接続する場合、本体機器300に搭載されている制御回路310とアクセサリ機器400に搭載されている認証回路410とが、外部入出力信号線301を介して接続される。同時に、本体機器300に搭載されている認証回路320とアクセサリ機器400に搭載されている認証回路410とが、外部入出力信号線303を介して接続される。
【0086】
次に、認証回路320及び認証回路410の構成について説明する。認証回路320及び認証回路410は、同一の構成を有する。このため、認証回路410の構成のみについて説明し、認証回路320の構成については説明を繰り返さない。
【0087】
図6は、認証回路410の構成を示すブロック図である。
認証回路410は、図2を参照して説明した第1の実施形態に係る認証回路210の構成において、入力回路212及び出力回路213の代わりに入力回路412及び出力回路413をそれぞれ用いた構成である。その他の構成については、認証回路210と同様であるため、その詳細な説明はここでは繰り返さない。
【0088】
なお、入力回路412及び出力回路413には、認証回路320と認証回路410との間の通信を実現するために、入出力信号線433に接続されている点が、第1の実施形態とは異なる。
【0089】
なお、認証回路320の入出力信号線231は図5の外部入出力信号線302に、認証回路410の入出力信号線231は図5の外部入出力信号線301に、認証回路320の入出力信号線433は図5の外部入出力信号線303に、認証回路410の入出力信号線433は図5の外部入出力信号線303に、それぞれ接続される。
【0090】
次に、以上の構成を有する認証システムにおける認証動作について説明する。
図7は、第2の実施形態に係る認証システムにおける認証動作を示すフローチャートである。
【0091】
本体機器300内では、制御回路310と認証回路320とは、外部入出力信号線302を介して常に接続されている。本体機器300に所望のアクセサリ機器400が接続され、本体機器300内の制御回路310とアクセサリ機器400内の認証回路410とが外部入出力信号線301で接続された後、認証処理が開始する。
【0092】
制御回路310は、乱数rを発生させ、乱数rを含んだ信号を、外部入出力信号線301を介してアクセサリ機器400内の認証回路410に送信する(S21)。それと同時に、制御回路310は、乱数rを含んだ信号を、外部入出力信号線302を介して本体機器300内の認証回路320にも送信する(S22)。
【0093】
認証回路410内の入力回路412は、乱数rを取り込み、入力信号線233に乱数rを出力する。この段階では、制御信号219に基づいて、セレクタ218は、入力回路212からの出力を選択して出力するものとする。
【0094】
乱数rの出力と前後するタイミングで、記憶回路214より鍵情報線220に鍵情報が出力される。演算回路215は、乱数rと鍵情報とを入力とする所定の演算処理を行い、演算結果をレジスタ216に格納する(S23)。
【0095】
S23と同様の動作が、本体機器300内の認証回路320においても行なわれる(S24)。
【0096】
本体機器300とアクセサリ機器400とが正規の製品である場合には、認証回路320における演算結果と認証回路410における演算結果とは同一の値である。このため、両演算結果を比較するために、以下の処理を行う。
【0097】
すなわち、認証回路320内の出力回路413は演算結果を取り込んで、外部入出力信号線303に外部演算結果xを出力する。認証回路410は外部入出力信号線303を介し、入力回路412より外部演算結果xを取り込む(S25)。
【0098】
認証回路410の比較回路217は、外部演算結果xと、レジスタ216に保持されている演算結果とを比較する(S26)。比較の結果、2つの値が一致する場合には、アクセサリ機器400は、本体機器300が正規の製品であるとして、認証する。比較の結果、2つの値が異なる場合には、アクセサリ機器400は、それ以降の処理を実施しない。
【0099】
認証回路410は、本体機器300の認証後、2度目の演算処理を開始する(S27)。すなわち、この段階では、制御信号219が切り替えられ、セレクタ218は、レジスタ216に保持されている1回目の演算結果を出力する。演算回路215は、1回目の演算結果と記憶回路214に記憶されている鍵情報とを入力として、所定の演算を行い、2回目の演算結果をレジスタ216に格納する。
【0100】
なお、認証回路320においても、1回目の演算結果と鍵情報とを入力とする所定の演算を行い、2回目の演算結果をレジスタ216に格納する(S28)。
【0101】
次に、認証回路410の出力回路413が2回目の演算結果を外部演算結果yとして外部入出力信号線303に出力する。認証回路320は、外部入出力信号線303を介し、入力回路412より外部演算結果yを取り込む(S29)。
【0102】
本体機器300とアクセサリ機器400とが正規の物である場合、認証回路410における2回目の演算結果である外部演算結果yと、認証回路320における2回目の演算結果とは同一の値である。このため、認証回路320の比較回路217は、これら2つの値を比較する(S30)。比較の結果、2つの値が一致する場合には、本体機器300は、アクセサリ機器400が正規の製品であるとして、認証する。比較の結果、2つの値が異なる場合には、本体機器300はそれ以降の処理を実行しない。
【0103】
本体機器300がアクセサリ機器400を認証した場合には、認証回路320より、認証完了信号が外部入出力信号線302に出力され、制御回路310は認証が正常に完了したことを確認する事ができる(S31)。
【0104】
認証が正常に完了した後は、制御回路310から認証回路410に対して、各種命令が送信され(S32)、認証回路410において命令が実行される。
【0105】
以上説明したように、本実施の形態に係る認証システムによると、アクセサリ機器400が乱数を発生させることなく、アクセサリ機器400が本体機器300について正規の製品であるかを判別することができる。すなわち、従来の簡易的な片側認証を行なうシステムの構成を維持しつつ、回路の増大を極力抑えた形で相互認証を実現することができる。このため、第三者による解析等の不正な処理を妨げる効果を高めた、優れた認証システムを実現することができる。
【0106】
なお、相互認証を実現する一般的な認証システムには、本体機器300の制御回路310に暗号回路(演算回路)と比較回路とが備わっており、認証回路320及び認証回路410には乱数発生回路が備わっている。本実施の形態では、これらの回路を削減することができるという効果がある。
【0107】
なお、本発明の制御回路310と認証回路320間の通信と、制御回路310と認証回路410との間の通信は同時に実施する必要がない。このため、図8に示すように、外部入出力信号線301と外部入出力信号線302とを同一の外部入出力信号線304として、認証システムを構成しても、本実施の形態と同様の効果を得る事が可能である。
【0108】
さらに、図4に示したように、外部入出力信号線301と外部入出力信号線302と、外部入出力信号線303とを共通の信号線として使用しても同様の効果を得る事が可能である。
【0109】
また、本実施の形態における相互認証においては、認証回路410において認証を行なった後、認証回路320において認証を行なうようにしたが、相互に認証を行なうことができれば、順序が逆であっても構わない。すなわち、認証回路320において認証を行なった後に、認証回路410において認証を行なうように、認証システムが処理を行なっても、同様の効果を得ることができる。
【0110】
(第3の実施形態)
次に、本発明の第3の実施形態に係る認証システムについて説明する。
【0111】
図9は、本発明の第3の実施形態に係る認証システムの構成を示す機能ブロック図である。
【0112】
本実施の形態に係る認証システムは、本体機器500と、アクセサリ機器600とを備えている。
【0113】
第1及び第2の実施形態と同様に、本体機器500は、各種電気製品に相当し、アクセサリ機器600は、本体機器500に接続させ、本体機器500の機能を向上させたり、本体機器500と一体となって本体機器500が行なう一連の処理を補助したりするために使用される機器である。
【0114】
本体機器500は、マイクロコンピュータ等で構成された制御回路510と、制御回路510に外部入出力信号線302で接続された認証回路520とを含む。
【0115】
制御回路510は、第1の実施形態の制御回路110と同様の構成を有するが、実行する処理が異なる。認証回路520の構成については後述する。
【0116】
アクセサリ機器600は、認証回路610を含む。認証回路610の構成については後述する。
【0117】
次に、認証回路520及び認証回路610の構成について説明する。認証回路520及び認証回路610は、ほぼ同一の構成を有する。このため、認証回路610の構成を中心に説明する。
【0118】
図10は、認証回路610の構成を示すブロック図である。
認証回路610は、入力回路412と、出力回路413と、演算ブロック611と、記憶回路214とを備えている。入力回路412及び出力回路413は、図6に示したものと同様である。また、記憶回路214は、図2に示したものと同様である。そのため、これらの詳細な説明は、ここでは繰り返さない。
【0119】
演算ブロック611は、演算回路615と、レジスタ216とを含む。
演算回路615は、入力回路412を介して入力されるデータに対して、記憶回路214に記憶されている鍵情報を用いて暗号化する処理部である。一方、認証回路520に設けられている演算回路615は、入力回路412を介して入力されるデータに対して、記憶回路214に記憶されている鍵情報を用いて復号化する処理部である。
【0120】
すなわち、ある入力データAと記憶回路214に記憶されている鍵情報とを用いて、認証回路610の演算回路615で演算処理を行なうと、入力データAを鍵情報を用いて暗号化した暗号化データBが得られる。暗号化データBと記憶回路214に記憶されている鍵情報とを用いて、認証回路520の演算回路615で演算処理を行なうと、演算結果として、元の入力データAを得ることが可能となる。このように、認証回路610の演算回路615と認証回路520の演算回路615とは、同一の規則に従った暗号化、復号化の関係にあるといえる。
【0121】
認証回路520の入出力信号線231は図9に示す外部入出力信号線302に、認証回路610の入出力信号線231は図9に示す外部入出力信号線301に、認証回路520の入出力信号線433は図9に示す外部入出力信号線303に、認証回路610の入出力信号線433は図9に示す外部入出力信号線303に、それぞれ接続される。
【0122】
次に、以上の構成を有する認証システムにおける認証動作について説明する。
図11は、第3の実施形態に係る認証システムにおける認証動作を示すフローチャートである。
【0123】
本体機器500内では、制御回路510と認証回路520とは、外部入出力信号線302を介して常に接続されている。本体機器500に所望のアクセサリ機器600が接続され、本体機器500内の制御回路510とアクセサリ機器600内の認証回路610とが外部入出力信号線301を介して接続された後、認証の開始となる。
【0124】
制御回路510は、乱数rを発生させ、乱数rを含んだ信号を、外部入出力信号線301を介してアクセサリ機器600内の認証回路610に送信する(S41)。次に、認証回路610内の入力回路412が乱数rを取り込み、入力信号線233に乱数rを出力する。
【0125】
乱数rの出力と前後するタイミングで、認証回路610の記憶回路214より鍵情報線220に鍵情報が出力される。
【0126】
認証回路610の演算回路615は、乱数rを鍵情報を用いて暗号化する演算を行い、演算結果をレジスタ216に格納する(S42)。
【0127】
出力回路413は、S42における延安結果を外部入出力信号線303へ外部演算結果xとして出力する(S43)。認証回路520の入力回路412は、外部演算結果xを取り込み、入力信号線233に出力する。
【0128】
外部演算結果xの出力と前後するタイミングで、認証回路520の記憶回路214より鍵情報線220に鍵情報が出力されている。認証回路520の演算回路615は、外部演算結果xを鍵情報を用いて復号化する演算を行い、演算結果をレジスタ216に格納する(S44)。
【0129】
先に述べたとおり、認証回路520の演算回路615と、認証回路610の演算回路615とは、同一の規則に従った暗号化及び復号化の関係にある。このため、認証回路520の演算回路615が出力する演算結果は、乱数rとなるはずである。
【0130】
認証回路520の出力回路413は、レジスタ216に保持されている演算結果を外部演算結果yとして外部入出力信号線302を介して制御回路510に送信する(S45)。
【0131】
制御回路510は、最初に発生させた乱数rと外部演算結果yとを比較し(S46)、一致した場合に、アクセサリ機器600が正規の製品であると確認し、アクセサリ機器600を認証する。
【0132】
アクセサリ機器600の認証が行なわれた後は、制御回路510は、アクセサリ機器600に対して各種命令を送信する(S47)。命令を受信したアクセサリ機器600は、当該命令を順次実行する。
【0133】
以上説明したように、本実施の形態に係る認証システムによると、従来の簡易的な片側認証のシステム構成を維持しつつ、回路の増大を極力抑えた形で同一の信号を外部に出力することを極力抑えている。このため、第三者による解析等の不正な処理を妨げる効果を高めた、優れた認証システムを実現することができる。
【0134】
なお、図14に示した従来の認証システムにおける認証方法によると、制御回路710と認証回路810との間でやり取りされるデータと、制御回路710と認証回路720との間でやり取りされるデータとは同じである。このため、制御回路710と認証回路720との間でやり取りされるデータを観測すれば、制御回路710と認証回路810との間でやり取りされるデータを観測することとなる。これに対して、本実施形態に係る認証システムの認証方法によると、図11に示すように、認証回路520が制御回路510に送信する外部演算結果yは、乱数rと同一の値である。また、認証回路520と認証回路610とでは異なる演算処理を行なっている。したがって、認証回路520と制御回路510との間でやり取りされるデータを観測したとしても、認証回路610で行なわれる演算処理を解析するのは困難である。
【0135】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【0136】
本発明にかかる認証システム及び認証方法は、携帯電話機及びバッテリー等のように、本体機器にアクセサリ機器を追加することにより作動するシステム等に適用できる。
【図面の簡単な説明】
【0137】
【図1】本発明の第1の実施形態に係る認証システムの構成を示す機能ブロック図である。
【図2】同上に係る認証回路の構成を示すブロック図である。
【図3】同上に係る認証システムにおける認証動作を示すフローチャートである。
【図4】同上に係る認証システムの他の構成を示す機能ブロック図である。
【図5】本発明の第2の実施形態に係る認証システムの構成を示す機能ブロック図である。
【図6】同上に係る認証回路の構成を示すブロック図である。
【図7】同上に係る認証システムにおける認証動作を示すフローチャートである。
【図8】同上に係る認証システムの他の構成を示す機能ブロック図である。
【図9】本発明の第3の実施形態に係る認証システムの構成を示す機能ブロック図である。
【図10】同上に係る認証回路の構成を示すブロック図である。
【図11】同上に係る認証システムにおける認証動作を示すフローチャートである。
【図12】従来のアクセサリ機器の認証を行なう認証システムの構成を示すブロック図である。
【図13】従来の認証回路の構成を示すブロック図である。
【図14】従来の認証システムにおける認証動作を示すフローチャートである。
【符号の説明】
【0138】
100、300、500、700 本体機器
200、400、600、800 アクセサリ機器
110、310、510、710 制御回路
120、210、320、410、520、610、720、810 認証機器
211、611、811 演算ブロック
212、412、812 入力回路
213、413、813 出力回路
214、814 記憶回路
215、615、815 演算回路
216、816 レジスタ
217 比較回路
218 セレクタ
【特許請求の範囲】
【請求項1】
本体機器と、前記本体機器に接続されるアクセサリ機器とが相互に認証する認証システムであって、
前記本体機器内に設けられ、乱数を発生させ、当該乱数を前記アクセサリ機器に送信する乱数発生手段と、
前記アクセサリ機器内に設けられ、前記乱数発生手段が発生した前記乱数を入力とする所定の演算を行ない第1のアクセサリ機器内演算結果を生成し、当該第1のアクセサリ機器内演算結果を前記本体機器に送信するアクセサリ機器内演算手段と、
前記本体機器内に設けられ、前記乱数発生手段が発生した前記乱数を入力とし、前記アクセサリ機器内演算手段における前記所定の演算と同一の演算を行ない第1の本体機器内演算結果を生成する本体機器内演算手段と、
前記本体機器内に設けられ、前記第1のアクセサリ機器内演算結果と前記第1の本体機器内演算結果とを比較することにより、前記アクセサリ機器の認証を行なうアクセサリ機器認証手段と、
前記本体機器内に設けられ、前記本体機器内演算手段により算出され、かつ前記第1の本体機器内演算結果に関連する第2の本体機器内演算結果を前記アクセサリ機器に送信する送信手段と、
前記アクセサリ機器内に設けられ、前記第2の本体機器内演算結果を受信し、前記第2の本体機器内演算結果と、前記アクセサリ機器内演算手段により算出され、かつ前記第1のアクセサリ機器内演算結果に関連する第2のアクセサリ機器内演算結果とを比較することにより、前記本体機器を認証する本体機器認証手段とを備える
ことを特徴とする認証システム。
【請求項2】
前記アクセサリ機器内演算手段は、さらに、前記第1のアクセサリ機器内演算結果を入力とする前記所定の演算を行ない、前記第2のアクセサリ機器内演算結果を生成し、
前記本体機器内演算手段は、さらに、前記第1の本体機器内演算結果を入力とする前記所定の演算を行ない、前記第2の本体機器内演算結果を生成する
ことを特徴とする請求項1に記載の認証システム。
【請求項3】
前記アクセサリ機器内演算手段は、前記乱数発生手段が発生した前記乱数を入力とする前記所定の演算を行なうことにより前記第2のアクセサリ機器内演算結果を算出するとともに、当該第2のアクセサリ機器内演算結果を入力とする前記所定の演算を行なうことにより前記第1のアクセサリ機器内演算結果を算出し、
前記本体機器内演算手段は、前記乱数発生手段が発生した前記乱数を入力とする前記所定の演算を行なうことにより前記第2の本体機器内演算結果を算出するとともに、当該第2の本体機器内演算結果を入力とする前記所定の演算を行なうことにより前記第1の本体機器内演算結果を算出する
ことを特徴とする請求項1に記載の認証システム。
【請求項4】
前記アクセサリ機器内演算手段は、
入力に対して前記所定の演算を行なうアクセサリ機器側演算部と、
前記演算手段における演算結果を保持するアクセサリ機器側レジスタと、
前記乱数発生手段が発生した前記乱数又は前記アクセサリ機器側レジスタに保持された値のいずれかをアクセサリ機器側選択信号に基づいて選択し、前記アクセサリ機器側演算部に入力として付与するアクセサリ機器側セレクタとを有する
ことを特徴とする請求項2又は3に記載の認証システム。
【請求項5】
前記本体機器内演算手段は、
入力に対して前記所定の演算を行なう本体機器側演算部と、
前記演算手段における演算結果を保持する本体機器側レジスタと、
前記乱数発生手段が発生した前記乱数又は前記本体機器側レジスタに保持された値のいずれかを本体機器側選択信号に基づいて選択し、前記本体機器側演算部に付与する本体機器側セレクタとを有する
ことを特徴とする請求項2〜4のいずれか1項に記載の認証システム。
【請求項6】
本体機器に接続されるアクセサリ機器を認証する認証システムであって、
前記本体機器内に設けられ、乱数を発生させ、当該乱数を前記アクセサリ機器に送信する乱数発生手段と、
前記アクセサリ機器内に設けられ、暗号鍵を記憶する暗号鍵記憶手段と、
前記アクセサリ機器内に設けられ、前記乱数発生手段が発生した前記乱数を前記暗号鍵記憶手段に記憶された暗号鍵を用いて、所定の暗号方法に基づいて暗号化し、暗号結果を前記本体機器に送信する暗号化手段と、
前記本体機器内に設けられ、復号鍵を記憶する復号鍵記憶手段と、
前記本体機器内に設けられ、前記暗号化手段より送信された前記暗号結果を受信し、当該暗号結果を前記復号鍵を用いて、前記所定の暗号方法に基づいて復号する復号手段と、
前記本体機器内に設けられ、前記復号手段における復号結果と前記乱数発生手段が発生した前記乱数とを比較することにより、前記アクセサリ機器を認証するアクセサリ機器認証手段とを備える
ことを特徴とする認証システム。
【請求項7】
本体機器と、前記本体機器に接続されるアクセサリ機器とが相互に認証する認証方法であって、
前記本体機器は、入力データに対して所定の演算を施す本体機器内演算手段を備え、
前記アクセサリ機器は、入力データに対して所定の演算を施すアクセサリ機器内演算手段を備え、
前記本体機器が、乱数を発生させ、当該乱数を前記アクセサリ機器に送信する乱数発生ステップと、
前記アクセサリ機器内演算手段が、前記乱数発生ステップにおいて発生された前記乱数を入力とする所定の演算を行ない第1のアクセサリ機器内演算結果を生成し、当該第1のアクセサリ機器内演算結果を前記本体機器に送信するアクセサリ機器内演算ステップと、
前記本体機器内演算手段が、前記乱数発生ステップにおいて発生された前記乱数を入力とする前記所定の演算を行ない第1の本体機器内演算結果を生成する本体機器内演算ステップと、
前記本体機器が、前記第1のアクセサリ機器内演算結果と前記第1の本体機器内演算結果とを比較することにより、前記アクセサリ機器の認証を行なうアクセサリ機器認証ステップと、
前記本体機器が、前記本体機器内演算手段により算出され、かつ前記第1の本体機器内演算結果に関連する第2の本体機器内演算結果を前記アクセサリ機器に送信する送信ステップと、
前記アクセサリ機器が、前記第2の本体機器内演算結果を受信し、前記第2の本体機器内演算結果と、前記アクセサリ機器内演算手段により算出され、かつ前記第1のアクセサリ機器内演算結果に関連する第2のアクセサリ機器内演算結果とを比較することにより、前記本体機器を認証する本体機器認証ステップとを含む
ことを特徴とする認証方法。
【請求項8】
前記本体機器に接続されるアクセサリ機器を認証する認証方法であって、
前記本体機器は、復号鍵を記憶する復号鍵記憶手段を備え、
前記アクセサリ機器は、暗号鍵を記憶する暗号鍵記憶手段を備え、
前記本体機器が、乱数を発生させ、当該乱数を前記アクセサリ機器に送信する乱数発生ステップと、
前記アクセサリ機器が、前記乱数発生ステップにおいて発生された前記乱数を前記暗号鍵記憶手段に記憶されている前記暗号鍵を用いて、所定の暗号方法に基づいて暗号化し、暗号結果を前記本体機器に送信する暗号化ステップと、
前記本体機器が、前記暗号化ステップにおいて送信された前記暗号結果を受信し、当該暗号結果を前記復号鍵記憶手段に記憶されている前記復号鍵を用いて、前記所定の暗号方法に基づいて復号する復号ステップと、
前記本体機器が、前記復号ステップにおける復号結果と前記乱数発生ステップにおいて発生された前記乱数とを比較することにより、前記アクセサリ機器を認証するアクセサリ機器認証ステップとを含む
ことを特徴とする認証方法。
【請求項9】
本体機器と、前記本体機器に接続されるアクセサリ機器とが相互に認証するプログラムであって、
前記本体機器が、乱数を発生させ、当該乱数を前記アクセサリ機器に送信する乱数発生ステップと、
前記アクセサリ機器が、前記乱数発生ステップにおいて発生された前記乱数を入力とする所定の演算を行ない第1のアクセサリ機器内演算結果を生成し、当該第1のアクセサリ機器内演算結果を前記本体機器に送信するアクセサリ機器内演算ステップと、
前記本体機器が、前記乱数発生ステップにおいて発生された前記乱数を入力とし、前記アクセサリ機器内演算ステップにおける前記所定の演算と同一の演算を行ない第1の本体機器内演算結果を生成する本体機器内演算ステップと、
前記本体機器が、前記第1のアクセサリ機器内演算結果と前記第1の本体機器内演算結果とを比較することにより、前記アクセサリ機器の認証を行なうアクセサリ機器認証ステップと、
前記本体機器が、前記本体機器内演算ステップにおいて算出され、かつ前記第1の本体機器内演算結果に関連する第2の本体機器内演算結果を前記アクセサリ機器に送信する送信ステップと、
前記アクセサリ機器が、前記第2の本体機器内演算結果を受信し、前記第2の本体機器内演算結果と、前記アクセサリ機器内演算ステップにおいて算出され、かつ前記第1のアクセサリ機器内演算結果に関連する第2のアクセサリ機器内演算結果とを比較することにより、前記本体機器を認証する本体機器認証ステップとをコンピュータに実行させる
ことを特徴とするプログラム。
【請求項10】
本体機器に接続されるアクセサリ機器を認証するプログラムであって、
前記本体機器は、復号鍵を記憶する復号鍵記憶手段を備え、
前記アクセサリ機器は、暗号鍵を記憶する暗号鍵記憶手段を備え、
前記本体機器が、乱数を発生させ、当該乱数を前記アクセサリ機器に送信する乱数発生ステップと、
前記アクセサリ機器が、前記乱数発生ステップにおいて発生された前記乱数を前記暗号鍵記憶手段に記憶されている前記暗号鍵を用いて、所定の暗号方法に基づいて暗号化し、暗号結果を前記本体機器に送信する暗号化ステップと、
前記本体機器が、前記暗号化ステップにおいて送信された前記暗号結果を受信し、当該暗号結果を前記復号鍵記憶手段に記憶されている前記復号鍵を用いて、前記所定の暗号方法に基づいて復号する復号ステップと、
前記本体機器が、前記復号ステップにおける復号結果と前記乱数発生ステップにおいて発生された前記乱数とを比較することにより、前記アクセサリ機器を認証するアクセサリ機器認証ステップとをコンピュータに実行させる
ことを特徴とするプログラム。
【請求項1】
本体機器と、前記本体機器に接続されるアクセサリ機器とが相互に認証する認証システムであって、
前記本体機器内に設けられ、乱数を発生させ、当該乱数を前記アクセサリ機器に送信する乱数発生手段と、
前記アクセサリ機器内に設けられ、前記乱数発生手段が発生した前記乱数を入力とする所定の演算を行ない第1のアクセサリ機器内演算結果を生成し、当該第1のアクセサリ機器内演算結果を前記本体機器に送信するアクセサリ機器内演算手段と、
前記本体機器内に設けられ、前記乱数発生手段が発生した前記乱数を入力とし、前記アクセサリ機器内演算手段における前記所定の演算と同一の演算を行ない第1の本体機器内演算結果を生成する本体機器内演算手段と、
前記本体機器内に設けられ、前記第1のアクセサリ機器内演算結果と前記第1の本体機器内演算結果とを比較することにより、前記アクセサリ機器の認証を行なうアクセサリ機器認証手段と、
前記本体機器内に設けられ、前記本体機器内演算手段により算出され、かつ前記第1の本体機器内演算結果に関連する第2の本体機器内演算結果を前記アクセサリ機器に送信する送信手段と、
前記アクセサリ機器内に設けられ、前記第2の本体機器内演算結果を受信し、前記第2の本体機器内演算結果と、前記アクセサリ機器内演算手段により算出され、かつ前記第1のアクセサリ機器内演算結果に関連する第2のアクセサリ機器内演算結果とを比較することにより、前記本体機器を認証する本体機器認証手段とを備える
ことを特徴とする認証システム。
【請求項2】
前記アクセサリ機器内演算手段は、さらに、前記第1のアクセサリ機器内演算結果を入力とする前記所定の演算を行ない、前記第2のアクセサリ機器内演算結果を生成し、
前記本体機器内演算手段は、さらに、前記第1の本体機器内演算結果を入力とする前記所定の演算を行ない、前記第2の本体機器内演算結果を生成する
ことを特徴とする請求項1に記載の認証システム。
【請求項3】
前記アクセサリ機器内演算手段は、前記乱数発生手段が発生した前記乱数を入力とする前記所定の演算を行なうことにより前記第2のアクセサリ機器内演算結果を算出するとともに、当該第2のアクセサリ機器内演算結果を入力とする前記所定の演算を行なうことにより前記第1のアクセサリ機器内演算結果を算出し、
前記本体機器内演算手段は、前記乱数発生手段が発生した前記乱数を入力とする前記所定の演算を行なうことにより前記第2の本体機器内演算結果を算出するとともに、当該第2の本体機器内演算結果を入力とする前記所定の演算を行なうことにより前記第1の本体機器内演算結果を算出する
ことを特徴とする請求項1に記載の認証システム。
【請求項4】
前記アクセサリ機器内演算手段は、
入力に対して前記所定の演算を行なうアクセサリ機器側演算部と、
前記演算手段における演算結果を保持するアクセサリ機器側レジスタと、
前記乱数発生手段が発生した前記乱数又は前記アクセサリ機器側レジスタに保持された値のいずれかをアクセサリ機器側選択信号に基づいて選択し、前記アクセサリ機器側演算部に入力として付与するアクセサリ機器側セレクタとを有する
ことを特徴とする請求項2又は3に記載の認証システム。
【請求項5】
前記本体機器内演算手段は、
入力に対して前記所定の演算を行なう本体機器側演算部と、
前記演算手段における演算結果を保持する本体機器側レジスタと、
前記乱数発生手段が発生した前記乱数又は前記本体機器側レジスタに保持された値のいずれかを本体機器側選択信号に基づいて選択し、前記本体機器側演算部に付与する本体機器側セレクタとを有する
ことを特徴とする請求項2〜4のいずれか1項に記載の認証システム。
【請求項6】
本体機器に接続されるアクセサリ機器を認証する認証システムであって、
前記本体機器内に設けられ、乱数を発生させ、当該乱数を前記アクセサリ機器に送信する乱数発生手段と、
前記アクセサリ機器内に設けられ、暗号鍵を記憶する暗号鍵記憶手段と、
前記アクセサリ機器内に設けられ、前記乱数発生手段が発生した前記乱数を前記暗号鍵記憶手段に記憶された暗号鍵を用いて、所定の暗号方法に基づいて暗号化し、暗号結果を前記本体機器に送信する暗号化手段と、
前記本体機器内に設けられ、復号鍵を記憶する復号鍵記憶手段と、
前記本体機器内に設けられ、前記暗号化手段より送信された前記暗号結果を受信し、当該暗号結果を前記復号鍵を用いて、前記所定の暗号方法に基づいて復号する復号手段と、
前記本体機器内に設けられ、前記復号手段における復号結果と前記乱数発生手段が発生した前記乱数とを比較することにより、前記アクセサリ機器を認証するアクセサリ機器認証手段とを備える
ことを特徴とする認証システム。
【請求項7】
本体機器と、前記本体機器に接続されるアクセサリ機器とが相互に認証する認証方法であって、
前記本体機器は、入力データに対して所定の演算を施す本体機器内演算手段を備え、
前記アクセサリ機器は、入力データに対して所定の演算を施すアクセサリ機器内演算手段を備え、
前記本体機器が、乱数を発生させ、当該乱数を前記アクセサリ機器に送信する乱数発生ステップと、
前記アクセサリ機器内演算手段が、前記乱数発生ステップにおいて発生された前記乱数を入力とする所定の演算を行ない第1のアクセサリ機器内演算結果を生成し、当該第1のアクセサリ機器内演算結果を前記本体機器に送信するアクセサリ機器内演算ステップと、
前記本体機器内演算手段が、前記乱数発生ステップにおいて発生された前記乱数を入力とする前記所定の演算を行ない第1の本体機器内演算結果を生成する本体機器内演算ステップと、
前記本体機器が、前記第1のアクセサリ機器内演算結果と前記第1の本体機器内演算結果とを比較することにより、前記アクセサリ機器の認証を行なうアクセサリ機器認証ステップと、
前記本体機器が、前記本体機器内演算手段により算出され、かつ前記第1の本体機器内演算結果に関連する第2の本体機器内演算結果を前記アクセサリ機器に送信する送信ステップと、
前記アクセサリ機器が、前記第2の本体機器内演算結果を受信し、前記第2の本体機器内演算結果と、前記アクセサリ機器内演算手段により算出され、かつ前記第1のアクセサリ機器内演算結果に関連する第2のアクセサリ機器内演算結果とを比較することにより、前記本体機器を認証する本体機器認証ステップとを含む
ことを特徴とする認証方法。
【請求項8】
前記本体機器に接続されるアクセサリ機器を認証する認証方法であって、
前記本体機器は、復号鍵を記憶する復号鍵記憶手段を備え、
前記アクセサリ機器は、暗号鍵を記憶する暗号鍵記憶手段を備え、
前記本体機器が、乱数を発生させ、当該乱数を前記アクセサリ機器に送信する乱数発生ステップと、
前記アクセサリ機器が、前記乱数発生ステップにおいて発生された前記乱数を前記暗号鍵記憶手段に記憶されている前記暗号鍵を用いて、所定の暗号方法に基づいて暗号化し、暗号結果を前記本体機器に送信する暗号化ステップと、
前記本体機器が、前記暗号化ステップにおいて送信された前記暗号結果を受信し、当該暗号結果を前記復号鍵記憶手段に記憶されている前記復号鍵を用いて、前記所定の暗号方法に基づいて復号する復号ステップと、
前記本体機器が、前記復号ステップにおける復号結果と前記乱数発生ステップにおいて発生された前記乱数とを比較することにより、前記アクセサリ機器を認証するアクセサリ機器認証ステップとを含む
ことを特徴とする認証方法。
【請求項9】
本体機器と、前記本体機器に接続されるアクセサリ機器とが相互に認証するプログラムであって、
前記本体機器が、乱数を発生させ、当該乱数を前記アクセサリ機器に送信する乱数発生ステップと、
前記アクセサリ機器が、前記乱数発生ステップにおいて発生された前記乱数を入力とする所定の演算を行ない第1のアクセサリ機器内演算結果を生成し、当該第1のアクセサリ機器内演算結果を前記本体機器に送信するアクセサリ機器内演算ステップと、
前記本体機器が、前記乱数発生ステップにおいて発生された前記乱数を入力とし、前記アクセサリ機器内演算ステップにおける前記所定の演算と同一の演算を行ない第1の本体機器内演算結果を生成する本体機器内演算ステップと、
前記本体機器が、前記第1のアクセサリ機器内演算結果と前記第1の本体機器内演算結果とを比較することにより、前記アクセサリ機器の認証を行なうアクセサリ機器認証ステップと、
前記本体機器が、前記本体機器内演算ステップにおいて算出され、かつ前記第1の本体機器内演算結果に関連する第2の本体機器内演算結果を前記アクセサリ機器に送信する送信ステップと、
前記アクセサリ機器が、前記第2の本体機器内演算結果を受信し、前記第2の本体機器内演算結果と、前記アクセサリ機器内演算ステップにおいて算出され、かつ前記第1のアクセサリ機器内演算結果に関連する第2のアクセサリ機器内演算結果とを比較することにより、前記本体機器を認証する本体機器認証ステップとをコンピュータに実行させる
ことを特徴とするプログラム。
【請求項10】
本体機器に接続されるアクセサリ機器を認証するプログラムであって、
前記本体機器は、復号鍵を記憶する復号鍵記憶手段を備え、
前記アクセサリ機器は、暗号鍵を記憶する暗号鍵記憶手段を備え、
前記本体機器が、乱数を発生させ、当該乱数を前記アクセサリ機器に送信する乱数発生ステップと、
前記アクセサリ機器が、前記乱数発生ステップにおいて発生された前記乱数を前記暗号鍵記憶手段に記憶されている前記暗号鍵を用いて、所定の暗号方法に基づいて暗号化し、暗号結果を前記本体機器に送信する暗号化ステップと、
前記本体機器が、前記暗号化ステップにおいて送信された前記暗号結果を受信し、当該暗号結果を前記復号鍵記憶手段に記憶されている前記復号鍵を用いて、前記所定の暗号方法に基づいて復号する復号ステップと、
前記本体機器が、前記復号ステップにおける復号結果と前記乱数発生ステップにおいて発生された前記乱数とを比較することにより、前記アクセサリ機器を認証するアクセサリ機器認証ステップとをコンピュータに実行させる
ことを特徴とするプログラム。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【公開番号】特開2008−85547(P2008−85547A)
【公開日】平成20年4月10日(2008.4.10)
【国際特許分類】
【出願番号】特願2006−261944(P2006−261944)
【出願日】平成18年9月27日(2006.9.27)
【出願人】(000005821)松下電器産業株式会社 (73,050)
【Fターム(参考)】
【公開日】平成20年4月10日(2008.4.10)
【国際特許分類】
【出願日】平成18年9月27日(2006.9.27)
【出願人】(000005821)松下電器産業株式会社 (73,050)
【Fターム(参考)】
[ Back to top ]