誘電体共振器
【課題】インダクタンス値Lが変動した場合でも、共振周波数fの変動を抑制し、安定した周波数特性が得られる誘電体共振器を提供する。
【解決手段】絶縁層14上に形成された導体層20,21と、導体層20,21の下部に絶縁層14を介して形成されたインダクタLと、インダクタLに接続された第1及び第2のキャパシタC,Ctとを備える誘電体共振器を構成する。
【解決手段】絶縁層14上に形成された導体層20,21と、導体層20,21の下部に絶縁層14を介して形成されたインダクタLと、インダクタLに接続された第1及び第2のキャパシタC,Ctとを備える誘電体共振器を構成する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、グランド層とキャパシタ及びインダクタを有する共振器に係わる。
【背景技術】
【0002】
主として移動通信機器等における高周波機器には、フィルタ等の積層型の誘電体共振器が広く利用されている。
積層型の誘電体共振器は、インダクタ、キャパシタ、及び、シールド用グランド層が絶縁層を介して積層されることにより、絶縁層中に入力端子、出力端子、及び、グランド端子が形成される(例えば、特許文献1、特許文献2参照)。
【0003】
【特許文献1】特開2005−109948号公報
【特許文献2】特開2005−203980号公報
【発明の開示】
【発明が解決しようとする課題】
【0004】
上述の誘電体共振器の構成の一例を図13に示す。また、この誘電体共振器の等価回路を図14に示す。
図13に示す誘電体共振器は、基体100上にキャパシタCが形成され、さらに、このキャパシタC上に絶縁層102を介してインダクタLが形成される。また、インダクタL上には、絶縁層103を介して導体層104が形成される。この導体層104は、誘電体共振器の表面に形成されるグランド層となる。また、キャパシタCとインダクタLとは、絶縁層102内に形成されたビア105によって接続される。さらに、キャパシタCとインダクタLとが接続された箇所の多端側から、キャパシタCがビア106によって誘電体共振器の表面に導出され、インダクタLがビア107により誘電体共振器の表面に導出される。
【0005】
図13に示す誘電体共振器の一例として、2GHzに共振点を持つ誘電体共振器の特性を図15に示す。図15において縦軸は入力と出力の電圧比(利得)[dB]、横軸は周波数[GHz]を示す。また、実線110は反射特性S11を示し、破線111は透過特性S12を表す。
図15に示すように、この誘電体共振器は2GHzに共振点を持つため、破線111で示す透過特性S12が周波数2GHzにおいて最も高い利得[dB]のピークを示す。また、実線110で示す反射特性S11が2GHzにおいて最も低い利得[dB]のピークを示す。
【0006】
ところで、図13に示す誘電体共振器に内蔵されるインダクタLは、製造工程における絶縁層103のバラツキ等により、グランド層を構成する導体層とインダクタLを構成する導体層との間に形成された絶縁層103の厚さが変化することがある。絶縁層103の厚さが変化すると、グランド層に流れる渦電流が変化し、インダクタンス値にばらつきを生じてしまう。
【0007】
誘電体共振器において共振周波数fは、インダクタンス値をL、キャパシタンス値をCとすると以下の数1で表すことができる。
【0008】
【数1】
【0009】
上記数1に示す式(1)より、例えば、インダクタンス値が10%変動した場合には、共振周波数fは約5%変動することになる。
【0010】
ここで、図13に示す誘電体共振器をおいて、インダクタンス値が±10%変化した場合の周波数特性の変化を図16に示す。
図16では、インダクタLのインダクタンス値が+10%変化した場合の透過特性を破線113、反射特性を実線112で示す。また、インダクタンス値が−10%変化した場合の透過特性を破線115、反射特性を実線114で示す。
【0011】
図16において、実線112と破線113で示すように、インダクタLのインダクタンス値が+10%変化した場合には、誘電体共振器の共振点が1.9GHz付近に移動する。また、実線114と破線115で示すように、インダクタLのインダクタンス値が−10%変化したことにより、誘電体共振器の共振点が2.1GHz付近に移動する。
【0012】
このように、製造工程における絶縁層103の厚さのバラツキにより、インダクタLのインダクタンス値が変化すると、誘電体共振器の共振周波数fが変動してしまう。このため、従来の誘電体共振器の構造では、上述の製造工程におけるバラツキ等により、インダクタンス値Lが変動した場合に、共振器の共振周波数fの変動を抑制する事が出来なかった。
【0013】
上述した問題の解決のため、本発明においては、インダクタンス値Lが変動した場合でも、共振周波数fの変動を抑制し、安定した周波数特性が得られる誘電体共振器を提供する。
【課題を解決するための手段】
【0014】
本発明の誘電体共振器は、絶縁層上に形成された導体層と、導体層の下部に絶縁層を介して形成されたインダクタと、インダクタに接続された第1及び第2のキャパシタとを備えることを特徴とする。
【0015】
本発明の誘電体共振器によれば、絶縁層上に導体層が形成され、この絶縁層の下部に絶縁層を介してインダクタが形成される。また、第1のキャパシタと第2のキャパシタがインダクタに接続されて形成される。
このため、インダクタのインダクタンス値が設計値からずれた場合に、共振周波数fの変化をインダクタに接続された第1若しくは第2のキャパシタのキャパシタンス値により抑制することができる。
【発明の効果】
【0016】
本発明によれば、インダクタンス値の変動による共周波数の変化を抑制することが可能な誘電体共振器を提供する。
【発明を実施するための最良の形態】
【0017】
本発明の誘電体共振器の一実施の形態ついて図面を用いて説明する。
図1に本実施形態に係わる誘電体共振器の断面図を示す。また、図2において図1に示す誘電体共振器の等価回路を示す。
【0018】
図1に示す誘電体共振器は、基体10上に積層された絶縁層中に、第1のキャパシタC、インダクタL、第2のキャパシタCtを備え、さらに積層された絶縁層上にグランド層となる導体層20,21を備える。
【0019】
基体10上には酸化膜等による絶縁膜11が形成され、この絶縁膜11上に絶縁層12が形成される。絶縁層12には、第1のキャパシタCが形成される。そして、第1のキャパシタC及び絶縁層12上には、絶縁層13が形成される。
また、この絶縁層13上には、導体層17と導体層18が形成され、さらに、導体層17,18を覆って絶縁層14が形成される。導体層17は、誘電体共振器においてインダクタLを構成し、導体層18は、第2のキャパシタCtの下部電極を構成する。
【0020】
また、第1のキャパシタCとインダクタLは、絶縁層13を上下に貫通して形成されたビア15により接続される。また、第1のキャパシタCのインダクタLと接続される箇所の多端側から、絶縁層13を上下に貫通して形成されたビア16により、第1のキャパシタCと第2のキャパシタCtの下部電極である導体層18とが接続される。
【0021】
インダクタLを構成する導体層17と、第2のキャパシタCtの下部電極となる導体層18上には、絶縁層14が形成される。また、絶縁層14上には、導体層20,21が形成される。この導体層20,21は、誘電体共振器の表面に形成されたグランド層である。また、絶縁層14を上下に貫通して形成されたビア19により、インダクタLから誘電体共振器の表面に導出される。
【0022】
導体層20のうち、導体層18上に絶縁層14を介して形成された部分は、第2のキャパシタCtの上部電極を構成する。よって、導体層18からなる下部電極、導体層20からなる上部電極、及び、絶縁層14からなる誘電体層により、第2のキャパシタCtが構成される。
このように、図1に示す誘電体共振器は、主要な第1のキャパシタC及びインダクタLに加え、インダクタLとグランド層との間に形成された絶縁層14を誘電体層とする第2のキャパシタCtが形成される構成とする。
【0023】
第2のキャパシタCtは、インダクタLとグランド層GNDとの間に形成される絶縁層14の厚さの変化によるインダクタンス値の変化を補償する作用を有する。この第2のキャパシタCtの作用について説明する。
【0024】
図1に示す誘電体共振器において、インダクタLを構成する導体層17上には絶縁層14を介してグランド層を構成する導体層21が形成される。
インダクタLにより磁束が発生すると、この磁束が導体層21を通過することにより、導体層21内に渦電流が発生する。そして、導体層21に渦電流が発生することにより、インダクタLの磁束を打ち消す向きの磁束が、導体層21からインダクタLに向けて発生する。
【0025】
絶縁層14の厚さが常に一定であれば、導体層21内に発生する渦電流も一定となり、インダクタLの磁束を打ち消す向きの磁束も一定となる。しかし、絶縁層14の厚さが変化すると、導体層21内に発生する渦電流も変化する。このため、導体層21からインダクタLに向けて発生する、インダクタLの磁束を打ち消す向きの磁束が変化する。
【0026】
例えば、絶縁層14の層厚が減少した場合、導体層21を通過する磁束が増加し、導体層21に発生する渦電流が増加する。このため、インダクタLの磁束を打ち消す向きの磁束が増加し、インダクタLのインダクタンス値が減少する。また、例えば、絶縁層14の層厚が増加した場合、導体層21を通過する磁束が減少し、導体層21に発生する渦電流が減少する。このため、インダクタLの磁束を打ち消す向きの磁束が減少し、インダクタLのインダクタンス値が増加する。
【0027】
このように、インダクタLを構成する導体層17と、グランド層GNDを構成する導体層21との間に介在する絶縁層14の層厚が変化することにより、インダクタンス値が変化する。このため、上述の式(1)において、インダクタンス値Lが変化し、誘電体共振器における共振周波数fが変化してしまう。
【0028】
そこで、図1に示した誘電体共振器において、上述のインダクタンス値の変化による共振周波数fの変化を、第2のキャパシタCtを備えていることにより、抑制することができる。
【0029】
図1に示した誘電体共振器において、第2のキャパシタCtは、インダクタLとグランド層との間に介在する絶縁層14を誘電体層とし、この絶縁層14を上部電極である導体層20と下部電極である導体層18とで挟むことにより構成される。そして、第2のキャパシタCtは、絶縁層14の層厚が増加した場合には、キャパシタンス値が低下する。また、絶縁層14の層厚が減少した場合には、キャパシタンス値が増加する。
このため、インダクタンス値の変動を起こす絶縁層14の層厚の増減に対して、第2のキャパシタCtのキャパシタンス値が変動する。
第2のキャパシタCtのキャパシタンス値の変動は、インダクタLのインダクタンス値の増減とは逆向きの増減となる。つまり、インダクタLのインダクタンス値が増加した場合には、第2のキャパシタCtのキャパシタンス値が減少する。また、インダクタLのインダクタンス値が減少した場合には、第2のキャパシタCtのキャパシタンス値が増加する。
【0030】
例えば、絶縁層14の層厚が増加した場合に、インダクタLは上述の理由によりインダクタンス値が増加する。これに対し、第2のキャパシタCtは、絶縁層14の層厚が増加した場合に、上部電極と下部電極とに挟まれた誘電体層の層厚が増加するため、キャパシタンス値が減少する。
また、例えば、絶縁層14の層厚が減少した場合には、インダクタLは上述の理由によりインダクタンス値が減少する。これに対し、第2のキャパシタCtは、絶縁層14の層厚が減少した場合に、上部電極と下部電極とに挟まれた誘電体層の層厚が減少するため、キャパシタンス値が増加する。
【0031】
このように、第2のキャパシタCtを備えることにより、絶縁層14の層厚の変動により、インダクタンス値が増加又は減少した場合にも、第2のキャパシタによりキャパシタンス値がインダクタンス値とは逆の方向に増加又は減少する。このため、絶縁層14の層厚の増減により、インダクタLのインダクタンス値が変化した場合にも、第2のキャパシタCtのキャパシタンス値が変化し、上述の式(1)から求められる誘電体共振器の共振周波数fの増減を抑制し、周波数特性を安定させることができる。
【0032】
従って、誘電体共振器の製造工程における絶縁層14のバラツキ等によりインダクタLのインダクタンス値が変動した場合でも、第2のキャパシタCtにより共振周波数が補正され、誘電体共振器の周波数特性への影響を抑制することができる。
【0033】
上述の誘電体共振器において、第1のキャパシタCは、絶縁層14の層厚によるインダクタLや第2のキャパシタCtの特性の変動に係わらず、常に安定したキャパシタンス値を有することが好ましい。
特にこの場合、第1のキャパシタCが絶縁層14の層厚に影響を受けないことにより、広範囲の層厚において共振周波数を安定させることが可能となる。
第1のキャパシタCの一例の構成図を図3に示す。図3に示すキャパシタCは、下部電極28と誘電体層22と上部電極23とが積層した構成を有する。そして、下部電極28がビア15により図1に示すインダクタLと接続され、上部電極23がビア16により図1に示す第2のキャパシタCtと接続される。なおインダクタL及び第2のキャパシタCtは図示を省略する。第1のキャパシタCをこのような構成とすることにより、図1に示す絶縁層14の層厚の変化による影響を受けず、安定したキャパシタンス値を得ることができる。
【0034】
上述の誘電体共振器において、インダクタLの形状は特に限定されないが、例えば図4A〜Cに示す構成のインダクタを用いることができる。インダクタLとしては、例えば、図4Aに示すライン型インダクタや、図4Bに示すミアンダ型インダクタ、図4Cに示すスパイラル型インダクタ等を目的に応じて適宜選択して使用することができる。
図4Cに示す、スパイラル型のインダクタは、ミアンダ型やライン型に比べ同一面積でより高いインダクタンス値を得ることができる。
また、図4Aに示すライン型インダクタ及び図4Bに示すミアンダ型インダクタでは、図4Cに示すスパイラル型のように絶縁層と導体層とを積層する必要がない。このため、誘電体共振器の構成を簡略化することができる。そして、誘電体共振器の製造工程において、工程を簡略化することができ、製造コストの削減が可能である。
また、インダクタLは、例えば、Cu、Ag等の金属により形成される。
誘電体共振器に適用するインダクタLの形状や材質は、上記の形状等から適宜選択することができる。
【0035】
次に、図1に示す構成の誘電体共振器において、絶縁層14の層厚の変化によるインダクタLと第2のキャパシタCtの特性の変動についてシミュレーションを行った結果を説明する。このシミュレーションに用いた誘電体共振器のシミュレーションモデルの等価回路図を図5Aに、インダクタL及び第2のキャパシタCtの斜視構成図を図5B及びCにそれぞれ示す。
図5Aに示すように、この誘電体共振器のシミュレーションモデルにおいては、インダクタLとして、インダンクタンス値Lが6.7nHの図5Bに示すスパイラル型インダクタを用いた。また、第1のキャパシタCとしてキャパシタンス値Cが0.09pFのキャパシタを用いた。また、第2のキャパシタCtとして、図5Cに示すように一辺150μmの角形のキャパシタを用いた。
また、図1に示すインダクタL上の絶縁層14として、誘電率εが12の誘電体を用いた。そして、絶縁層14の層厚を10〜100μmまで変化させることによりシミュレーションを行った。
また、シミュレーションにはAnsoft社製Designer(2.5次元電磁界シミュレータ)を使用した。
【0036】
図6に、上述のシミュレーションによって得られた、絶縁層14の層厚[μm]とインダクタLのインダクタンス値(L値)[nH]の関係を示す。また、図7に、上述のシミュレーションによって得られた、絶縁層14の層厚[μm]と第2のキャパシタCtのキャパシタンス値(Ct値)[pF]との関係を示す。
【0037】
図6に示すように、絶縁層14の層厚を10μmから100μmまで増加することにより、インダクタLのL値も増加した。絶縁層14の層厚が増加することにより、インダクタLとグランド層との距離が増加し、グランド層において発生するインダクタLの磁束を打ち消す向きの磁束が減少する。このため、インダクタLにおいて発生するインダクタンス値が増加し、図6に示すように層厚の増加とともにL値も増加する。また、絶縁層14の層厚が増加するごとにL値の増加が緩やかになる。
【0038】
また、図7に示すように、絶縁層14の層厚を10μmから100μmまで増加することにより、第2のキャパシタCtのCt値が減少する。これは、上部電極となる導体層20と下部電極となる導体層18との間に形成された誘電体層となる絶縁層14の厚さが増加することにより、Ct値が低下するためである。
また、絶縁層14の層厚が10μm〜40μmまではCt値の低下が急激であるが、絶縁層14の層厚が50μmを超えるとCt値の低下が緩やかになる。
【0039】
図6及び図7に示す結果では、図1に示した誘電体共振器において絶縁層14の層厚が増加した場合、インダクタLではL値が増加し、第2のキャパシタCtではCt値が減少する。また、絶縁層14の層厚が減少した場合には、インダクタLではL値が減少し、第2のキャパシタCtではCt値が増加する。
このように、絶縁層14の層厚の変動によるL値の増加又は減少に対して、第2のキャパシタCtにおいてCt値がL値とは逆の方向に増加又は減少する。
従って、図1に示す誘電体共振器において第2のキャパシタCtを備えることにより、絶縁層14の層厚の変化に対して、インダクタンス値の変動を抑制する方向に第2のキャパシタCtのキャパシタンス値が変動する。このため、上述の式(1)から求められる誘電体共振器の共振周波数fを安定させることができる。
【0040】
次に、誘電体共振器の共振周波数f[GHz]と絶縁層14の層厚[μm]との関係についてシミュレーションを行った。
図8に上述のシミュレーション結果による誘電体共振器の共振周波数f[GHz]と絶縁層14の層厚[μm]との関係を示す。図8において、図5に示すシミュレーションモデルの誘電体共振器における絶縁層14の層厚と共振周波数fの関係を示すシミュレーション結果を実施例として示す。
また、図5に示すシミュレーションモデルから第2のキャパシタCtを無くし、第1のキャパシタCをC=0.3pFとした構成の誘電体共振器における絶縁層14の層厚と共振周波数fの関係を示すシミュレーション結果を比較例1として図8に示す。
また図5に示すシミュレーションモデルから第1のキャパシタCを無くした構成の誘電体共振器における絶縁層14の層厚と共振周波数fの関係を示すシミュレーション結果を比較例2として図8に示す。
【0041】
図8に示すように、実施例のシミュレーション結果では、絶縁層14の層厚が変化した場合でも、誘電体共振器の共振周波数fはほぼ一定の値が得られることがわかる。
これは、図6及び図7に示すように、誘電体共振器の構成として第2のキャパシタCtを備えることにより、絶縁層14の層厚の変動によるL値の変化に対し、Ct値がL値とは逆の方向に変化するためである。
従って、図1に示す誘電体共振器において第2のキャパシタCtを備えることにより、絶縁層14の層厚の変化に対して、インダクタンス値の変動を抑制する方向に第2のキャパシタCtのキャパシタンス値が変動する。そして、上述の式(1)から求められる誘電体共振器の共振周波数fの安定化が可能となる。
【0042】
実施例に対して、第2のキャパシタCtを備えていない比較例1では、絶縁層14の層厚が増加するとともに、共振周波数fが低下する結果が得られた。
比較例1では、絶縁層14の増加にともない増加したL値を補正するための第2のキャパシタCtを備えていない。このため、図6に示すような絶縁層14の層厚の増加によるインダクタLのL値の増加を補正することができない。この結果、L値の増加により式(1)で導かれる誘電体共振器の共振周波数fが小さくなる。
【0043】
また、第1のキャパシタCを備えていない比較例2では、絶縁層14の層厚が増加するとともに、共振周波数fが増加する結果が得られた。
図7に示す絶縁層14の層厚の増加による第2のキャパシタCtのCt値の減少割合は、図6に示すL値の増加割合よりも大きい。このように、絶縁層14の層厚が増加した場合には、L値の増加割合よりもCt値の減少割合の方が大きくなる。このため、絶縁層14の層厚が増加すると、L値とCt値との積が小さくなる。この結果、絶縁層14の層厚の増加により式(1)で導かれる誘電体共振器の共振周波数fが大きくなる。
【0044】
次に、本発明の誘電体共振器の他の実施の形態について図9〜12を用いて説明する。なお、図1に示す誘電体共振器と同様の構成については、同一の符号を付して説明を省略する。
【0045】
図9は、図1に示す誘電体共振器において、第1のキャパシタCが、導体層20の下部に形成される場合を示す。
図9に示す誘電体共振器では、基体10上に絶縁膜11と絶縁層12が形成される。そして、絶縁層12上に導体層17及び導体層18が形成され、さらに、導体層17及び導体層18を覆って絶縁層14が形成される。
また、この誘電体共振器において導体層17はインダクタLを構成し、導体層18は第2のキャパシタCtの下部電極を構成する。
インダクタLは、絶縁層14を貫通するビア19により誘電体共振器の表面に導出される。
【0046】
絶縁層14上には、グランド層となる導体層20及び導体層21が形成される。そして、導体層20のうち、導体層18の上部に絶縁層14を介して形成された部分は、第2のキャパシタCtの上部電極となる。従って、導体層18からなる下部電極、導体層20からなる上部電極、及び、導体層20と導体層18の間に形成された絶縁層14からなる誘電体層により、第2のキャパシタCtが構成される。
【0047】
またこの例では第1のキャパシタCが、第2のキャパシタCtが構成される領域から外れた位置に、例えば導体層20下側の絶縁層14との間に配置される。第1のキャパシタCと第2のキャパシタCtとは互いに特性に影響しない距離をもって配置される。
なお、第1のキャパシタCは、図3で示す例と同様に、上部電極23、下部電極28、及び誘電体層22からなる構成とすることもできる。そして、上部電極23と上述の導体層20とを接続することにより、図9に示す誘電体共振器を構成することができる。
また、第1のキャパシタCは、例えば、図3に示す構成のキャパシタにおいて、図9に示す導体層20を上部電極として構成することもできる。
更に、第1のキャパシタCとしてチップ型のキャパシタを用いても良い。
【0048】
第1のキャパシタCを図3で示す例と同様の構成とすることにより、絶縁層14の層厚が変化した場合でも、第1のキャパシタCの誘電体層22の層厚が変動せず、第1のキャパシタCの特性に影響を受けることがない。また、絶縁層14の層厚の変化によるインダクタLや第2のキャパシタCtの特性の変動の影響を受けず、安定したキャパシタンス値を得ることができる。
【0049】
図9に示す構成の誘電体共振器は、図1に示す誘電体共振器の構成に比べ、誘電体共振器を構成する絶縁層の積層数が少ない。このため、誘電体共振器において、積層構造を簡略化することが可能である。また、誘電体共振器の製造工程において、工程数の削減や工程の簡略化を行うことができ、コストの削減等が可能となる。さらに、第1のキャパシタCの上部電極と第2のキャパシタCtの上部電極を、ともに導体層20によって構成することが可能であるため、工程の簡略化を行うことができ、コストの削減等が可能となる。
【0050】
次に、図10に他の実施の形態に係る誘電体共振器を示す。この例は、導体層20上にチップ型のキャパシタを搭載することにより第1のキャパシタCを構成した誘電体共振器である。
図10に示す誘電体共振器では、基体10上に絶縁膜11と絶縁層12が形成される。そして、絶縁層12上に導体層17及び導体層18が形成され、さらに、導体層17及び導体層18を覆って絶縁層14が形成される。
また、誘電体共振器において導体層17はインダクタLを構成し、導体層18は第2のキャパシタCtの下部電極を構成する。
インダクタLは、絶縁層14を貫通するビア19により誘電体共振器の表面に導出される。
【0051】
絶縁層14には、グランド層となる導体層20及び導体層21が形成される。そして、導体層20のうち、導体層18上に絶縁層14を介して形成された部分は、第2のキャパシタCtの上部電極となる。従って、導体層18からなる下部電極、導体層20からなる上部電極、及び、導体層20と導体層18の間に形成された絶縁層14からなる誘電体層により、第2のキャパシタCtが構成される。
【0052】
また、導体層20上に、第1のキャパシタCとしてチップ型のキャパシタが搭載される。このチップ型の第1のキャパシタCと上述の導体層20とを接続することにより、図10に示す誘電体共振器を構成することができる。
チップ型の第1のキャパシタCの種類は特に限定されず、例えば、一般的に用いられる、セラミックス系、プラスチックフィルム系の誘電体層を用いた固定型キャパシタを用いることができる。
【0053】
図10に示す例では、図1に示す誘電体共振器の構成に比べて絶縁層の積層数が少ない。このため、この誘電体共振器の製造工程において、工程の簡略化を行うことができ、コストの削減等が可能となる。
また、図10に示す誘電体共振器の構成によれば、グランド層の上部にチップ型のキャパシタを搭載することで、絶縁層14の層厚の増加によるインダクタL及び第2のキャパシタCtの特性の変化に対し、第1のキャパシタCが影響を受けない構成とすることができる。
【0054】
次に、図11及び図12は、インダクタLと第2のキャパシタCtが、誘電共振器内において異なる絶縁層内、すなわち異なる平面上に形成される形態の誘電体共振器の例を示す。
【0055】
図11に示す誘電体共振器は、図1に示す誘電体共振器における絶縁層14に換えて、絶縁層24と絶縁層25とによる2層の絶縁層が積層された構成である。また、図12に示す誘電体共振器は、図1に示す誘電体共振器における絶縁層14に換えて、絶縁層26と絶縁層27とによる2層が積層された構成である。
【0056】
図11に示す誘電体共振器では、基体10上に積層された絶縁層中に、第1のキャパシタC、インダクタL、第2のキャパシタCtを備え、積層された絶縁層上に導体層20,21を備える。
基体10上には絶縁膜11と絶縁層12が形成される。また、絶縁層12には第1のキャパシタCが形成される。そして、第1のキャパシタC上に絶縁層13が形成される。
絶縁層13上には、第2のキャパシタCtの下部電極となる導体層18と、この導体層18を覆って絶縁層24が形成される。また、絶縁層24上には、インダクタLとなる導体層17と、この導体層17を覆って絶縁層25が形成される。
【0057】
第1のキャパシタCとインダクタLは、絶縁層13及び絶縁層24を上下に貫通して形成されたビア15により接続される。また、第1のキャパシタCのインダクタLと接続される箇所の多端側から、絶縁層13を上下に貫通して形成されたビア16により、第1のキャパシタCと第2のキャパシタCtとが接続される。
絶縁層25上には、グランド層となる導体層20,21が形成される。また、インダクタLは、絶縁層25を上下に貫通して形成されたビア19により誘電体共振器の表面に導出される。
【0058】
また、上述の導体層20のうち、導体層18上に絶縁層24及び絶縁層25を介して形成された部分は、第2のキャパシタCtの上部電極となる。従って、導体層18からなる下部電極、導体層20からなる上部電極、及び、導体層20と導体層18の間に形成された絶縁層24,25からなる誘電体層により、第2のキャパシタCtが構成される。
【0059】
次に、図12に示す誘電体共振器では、基体10上に積層された絶縁層中に、第1のキャパシタC、インダクタL、第2のキャパシタCtを備え、積層された絶縁層上に導体層20,21を備える。
基体10上には絶縁膜11と絶縁層12が形成される。そして、絶縁層12には第1のキャパシタCが形成され、第1のキャパシタC上には絶縁層13が形成される。
絶縁層13上には、インダクタLとなる導体層17と、この導体層17を覆って絶縁層26が形成される。また、絶縁層26上には、第2のキャパシタCtの下部電極となる導体層18と、この導体層18を覆って絶縁層27が形成される。
【0060】
第1のキャパシタCとインダクタLは、絶縁層13を上下に貫通して形成されたビア15により接続される。また、第1のキャパシタCのインダクタLと接続される箇所の多端側から、絶縁層13及び絶縁層26を上下に貫通して形成されたビア16により、第1のキャパシタCと第2のキャパシタCtとが接続される。
絶縁層27上には、グランド層となる導体層20,21が形成される。また、インダクタLは、絶縁層26及び絶縁層27を上下に貫通して形成されたビア19により誘電体共振器の表面に導出される。
【0061】
また、上述の導体層20のうち、導体層18上に絶縁層27を介して形成された部分は、第2のキャパシタCtの上部電極となる。従って、導体層18からなる下部電極、導体層20からなる上部電極、及び、導体層20と導体層18の間に形成された絶縁層26,27からなる誘電体層により、第2のキャパシタCtが構成される。
【0062】
図11及び図12に示す構成の誘電体共振器では、インダクタLと第2のキャパシタCtが異なる絶縁層上に形成される。このため、インダクタLと第2のキャパシタCtとでは、グランド層を構成する導体層20,21間での距離がそれぞれ異なる。
このような構成の誘電体共振器は、例えば、インダクタL上の絶縁層の層厚の変動によるL値の変動を、第2のキャパシタCtのCt値により補正する際、L値とCt値の増減の割合が合わない場合に適用することができる。
【0063】
例えば、図11に示す誘電体共振器では、絶縁層24によりグランド層から第2のキャパシタCtまでの距離が、インダクタLまでの距離よりも大きい。
上述の図7に示すように、Ct値は誘電体層の厚さが増加するほどCt値が小さくなり、また、Ct値の変化量が緩やかになるというシミュレーション結果が得られている。このため、例えば、図1に示す構成の誘電体共振器では絶縁層14の層厚の変化によるCt値の変動割合がインダクタLのL値の変動割合よりも大きく、共振周波数fを安定させることができない場合に、図11で示す構成の誘電体共振器を適用することができる。この場合には、図11に示す構成の誘電体共振器において、絶縁層24の層厚を制御することにより、Ct値を大きくし、また、Ct値の変動割合を緩やかにすることでL値の変動割合と釣り合うようにすることができる。
【0064】
また、例えば、図1に示す構成の誘電体共振器では、絶縁層14の層厚の変化による、L値の変動割合が第2のキャパシタCtのCt値の変動割合よりも大きく、共振周波数fをCt値により補正できない場合に、図12で示す構成の誘電体共振器を適用することができる。この場合には、図12に示す構成の誘電体共振器において、絶縁層26の層厚を制御することにより、L値を大きくし、また、L値の変動割合を緩やかにすることで、Ct値による補正が可能となる。
【0065】
このように、図11及び図12に示す構成の誘電体共振器では、絶縁層24や絶縁層26の層厚を変え、グランド層からのインダクタLと第2のキャパシタCtまでの距離を変えることにより、L値とCt値の変動割合が釣り合うよう調節して共振周波数fの変化を抑制することができる。この結果、インダクタンス値が変動した場合でも、共振周波数fの変動を抑制し、安定した周波数特性が得られる誘電体共振器を提供することができる。
【0066】
本発明は、上述の構成の誘電体共振器にかかわらず、インダクタとキャパシタを有する構成、例えば、ローパスフィルタやハイパスフィルタに代表されるバンドパスフィルタ等のフィルタに発明を適用することができる。この場合にもインダクタLのバラツキを補正するための第2のキャパシタCtを備えることにより、製造工程における層厚のバラツキ等による周波数特性のずれを抑制することができる。
【0067】
本発明は、上述の構成に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。
【図面の簡単な説明】
【0068】
【図1】本発明の一実施の形態に係わる誘電体共振器の構造を示す断面図である。
【図2】本発明の一実施の形態に係わる誘電体共振器の等価回路図である。
【図3】本発明の一実施の形態に係わる誘電体共振器に適用可能なキャパシタの構成例を示す断面図である。
【図4】A〜Cは本発明の一実施形態に係わる誘電体共振器に適用可能なインダクタの各例を示す図である。
【図5】A〜Cはシミュレーションに用いた誘電体共振器の等価回路図、インダクタ及び第2のキャパシタの斜視構成図をそれぞれ示す図である。
【図6】絶縁層の層厚とインダクタンス値との関係を示すグラフである。
【図7】絶縁層の層厚とキャパシタンス値との関係を示すグラフである。
【図8】誘電体共振器の共振周波数と絶縁層の層厚との関係を示すグラフである。
【図9】本発明の他の実施の形態に係わる誘電体共振器の構造を示す断面図である。
【図10】本発明の他の実施の形態に係わる誘電体共振器の構造を示す断面図である。
【図11】本発明の他の実施の形態に係わる誘電体共振器の構造を示す断面図である。
【図12】本発明の他の実施の形態に係わる誘電体共振器の構造を示す断面図である。
【図13】従来の誘電体共振器の構造を示す断面図である。
【図14】図13に示す誘電体共振器の等価回路図である。
【図15】従来の誘電体共振器の周波数特性を示す図である。
【図16】従来の誘電体共振器の周波数特性を示す図である。
【符号の説明】
【0069】
10,100 基体、11,12,13,14,24,25,26,27,101,102,103 絶縁層、15,16,19,105,106,107 ビア、17,18,20,21,104 導体層、22 誘電体層、28 下部電極、23 上部電極、C,Ct キャパシタ、L インダクタ
【技術分野】
【0001】
本発明は、グランド層とキャパシタ及びインダクタを有する共振器に係わる。
【背景技術】
【0002】
主として移動通信機器等における高周波機器には、フィルタ等の積層型の誘電体共振器が広く利用されている。
積層型の誘電体共振器は、インダクタ、キャパシタ、及び、シールド用グランド層が絶縁層を介して積層されることにより、絶縁層中に入力端子、出力端子、及び、グランド端子が形成される(例えば、特許文献1、特許文献2参照)。
【0003】
【特許文献1】特開2005−109948号公報
【特許文献2】特開2005−203980号公報
【発明の開示】
【発明が解決しようとする課題】
【0004】
上述の誘電体共振器の構成の一例を図13に示す。また、この誘電体共振器の等価回路を図14に示す。
図13に示す誘電体共振器は、基体100上にキャパシタCが形成され、さらに、このキャパシタC上に絶縁層102を介してインダクタLが形成される。また、インダクタL上には、絶縁層103を介して導体層104が形成される。この導体層104は、誘電体共振器の表面に形成されるグランド層となる。また、キャパシタCとインダクタLとは、絶縁層102内に形成されたビア105によって接続される。さらに、キャパシタCとインダクタLとが接続された箇所の多端側から、キャパシタCがビア106によって誘電体共振器の表面に導出され、インダクタLがビア107により誘電体共振器の表面に導出される。
【0005】
図13に示す誘電体共振器の一例として、2GHzに共振点を持つ誘電体共振器の特性を図15に示す。図15において縦軸は入力と出力の電圧比(利得)[dB]、横軸は周波数[GHz]を示す。また、実線110は反射特性S11を示し、破線111は透過特性S12を表す。
図15に示すように、この誘電体共振器は2GHzに共振点を持つため、破線111で示す透過特性S12が周波数2GHzにおいて最も高い利得[dB]のピークを示す。また、実線110で示す反射特性S11が2GHzにおいて最も低い利得[dB]のピークを示す。
【0006】
ところで、図13に示す誘電体共振器に内蔵されるインダクタLは、製造工程における絶縁層103のバラツキ等により、グランド層を構成する導体層とインダクタLを構成する導体層との間に形成された絶縁層103の厚さが変化することがある。絶縁層103の厚さが変化すると、グランド層に流れる渦電流が変化し、インダクタンス値にばらつきを生じてしまう。
【0007】
誘電体共振器において共振周波数fは、インダクタンス値をL、キャパシタンス値をCとすると以下の数1で表すことができる。
【0008】
【数1】
【0009】
上記数1に示す式(1)より、例えば、インダクタンス値が10%変動した場合には、共振周波数fは約5%変動することになる。
【0010】
ここで、図13に示す誘電体共振器をおいて、インダクタンス値が±10%変化した場合の周波数特性の変化を図16に示す。
図16では、インダクタLのインダクタンス値が+10%変化した場合の透過特性を破線113、反射特性を実線112で示す。また、インダクタンス値が−10%変化した場合の透過特性を破線115、反射特性を実線114で示す。
【0011】
図16において、実線112と破線113で示すように、インダクタLのインダクタンス値が+10%変化した場合には、誘電体共振器の共振点が1.9GHz付近に移動する。また、実線114と破線115で示すように、インダクタLのインダクタンス値が−10%変化したことにより、誘電体共振器の共振点が2.1GHz付近に移動する。
【0012】
このように、製造工程における絶縁層103の厚さのバラツキにより、インダクタLのインダクタンス値が変化すると、誘電体共振器の共振周波数fが変動してしまう。このため、従来の誘電体共振器の構造では、上述の製造工程におけるバラツキ等により、インダクタンス値Lが変動した場合に、共振器の共振周波数fの変動を抑制する事が出来なかった。
【0013】
上述した問題の解決のため、本発明においては、インダクタンス値Lが変動した場合でも、共振周波数fの変動を抑制し、安定した周波数特性が得られる誘電体共振器を提供する。
【課題を解決するための手段】
【0014】
本発明の誘電体共振器は、絶縁層上に形成された導体層と、導体層の下部に絶縁層を介して形成されたインダクタと、インダクタに接続された第1及び第2のキャパシタとを備えることを特徴とする。
【0015】
本発明の誘電体共振器によれば、絶縁層上に導体層が形成され、この絶縁層の下部に絶縁層を介してインダクタが形成される。また、第1のキャパシタと第2のキャパシタがインダクタに接続されて形成される。
このため、インダクタのインダクタンス値が設計値からずれた場合に、共振周波数fの変化をインダクタに接続された第1若しくは第2のキャパシタのキャパシタンス値により抑制することができる。
【発明の効果】
【0016】
本発明によれば、インダクタンス値の変動による共周波数の変化を抑制することが可能な誘電体共振器を提供する。
【発明を実施するための最良の形態】
【0017】
本発明の誘電体共振器の一実施の形態ついて図面を用いて説明する。
図1に本実施形態に係わる誘電体共振器の断面図を示す。また、図2において図1に示す誘電体共振器の等価回路を示す。
【0018】
図1に示す誘電体共振器は、基体10上に積層された絶縁層中に、第1のキャパシタC、インダクタL、第2のキャパシタCtを備え、さらに積層された絶縁層上にグランド層となる導体層20,21を備える。
【0019】
基体10上には酸化膜等による絶縁膜11が形成され、この絶縁膜11上に絶縁層12が形成される。絶縁層12には、第1のキャパシタCが形成される。そして、第1のキャパシタC及び絶縁層12上には、絶縁層13が形成される。
また、この絶縁層13上には、導体層17と導体層18が形成され、さらに、導体層17,18を覆って絶縁層14が形成される。導体層17は、誘電体共振器においてインダクタLを構成し、導体層18は、第2のキャパシタCtの下部電極を構成する。
【0020】
また、第1のキャパシタCとインダクタLは、絶縁層13を上下に貫通して形成されたビア15により接続される。また、第1のキャパシタCのインダクタLと接続される箇所の多端側から、絶縁層13を上下に貫通して形成されたビア16により、第1のキャパシタCと第2のキャパシタCtの下部電極である導体層18とが接続される。
【0021】
インダクタLを構成する導体層17と、第2のキャパシタCtの下部電極となる導体層18上には、絶縁層14が形成される。また、絶縁層14上には、導体層20,21が形成される。この導体層20,21は、誘電体共振器の表面に形成されたグランド層である。また、絶縁層14を上下に貫通して形成されたビア19により、インダクタLから誘電体共振器の表面に導出される。
【0022】
導体層20のうち、導体層18上に絶縁層14を介して形成された部分は、第2のキャパシタCtの上部電極を構成する。よって、導体層18からなる下部電極、導体層20からなる上部電極、及び、絶縁層14からなる誘電体層により、第2のキャパシタCtが構成される。
このように、図1に示す誘電体共振器は、主要な第1のキャパシタC及びインダクタLに加え、インダクタLとグランド層との間に形成された絶縁層14を誘電体層とする第2のキャパシタCtが形成される構成とする。
【0023】
第2のキャパシタCtは、インダクタLとグランド層GNDとの間に形成される絶縁層14の厚さの変化によるインダクタンス値の変化を補償する作用を有する。この第2のキャパシタCtの作用について説明する。
【0024】
図1に示す誘電体共振器において、インダクタLを構成する導体層17上には絶縁層14を介してグランド層を構成する導体層21が形成される。
インダクタLにより磁束が発生すると、この磁束が導体層21を通過することにより、導体層21内に渦電流が発生する。そして、導体層21に渦電流が発生することにより、インダクタLの磁束を打ち消す向きの磁束が、導体層21からインダクタLに向けて発生する。
【0025】
絶縁層14の厚さが常に一定であれば、導体層21内に発生する渦電流も一定となり、インダクタLの磁束を打ち消す向きの磁束も一定となる。しかし、絶縁層14の厚さが変化すると、導体層21内に発生する渦電流も変化する。このため、導体層21からインダクタLに向けて発生する、インダクタLの磁束を打ち消す向きの磁束が変化する。
【0026】
例えば、絶縁層14の層厚が減少した場合、導体層21を通過する磁束が増加し、導体層21に発生する渦電流が増加する。このため、インダクタLの磁束を打ち消す向きの磁束が増加し、インダクタLのインダクタンス値が減少する。また、例えば、絶縁層14の層厚が増加した場合、導体層21を通過する磁束が減少し、導体層21に発生する渦電流が減少する。このため、インダクタLの磁束を打ち消す向きの磁束が減少し、インダクタLのインダクタンス値が増加する。
【0027】
このように、インダクタLを構成する導体層17と、グランド層GNDを構成する導体層21との間に介在する絶縁層14の層厚が変化することにより、インダクタンス値が変化する。このため、上述の式(1)において、インダクタンス値Lが変化し、誘電体共振器における共振周波数fが変化してしまう。
【0028】
そこで、図1に示した誘電体共振器において、上述のインダクタンス値の変化による共振周波数fの変化を、第2のキャパシタCtを備えていることにより、抑制することができる。
【0029】
図1に示した誘電体共振器において、第2のキャパシタCtは、インダクタLとグランド層との間に介在する絶縁層14を誘電体層とし、この絶縁層14を上部電極である導体層20と下部電極である導体層18とで挟むことにより構成される。そして、第2のキャパシタCtは、絶縁層14の層厚が増加した場合には、キャパシタンス値が低下する。また、絶縁層14の層厚が減少した場合には、キャパシタンス値が増加する。
このため、インダクタンス値の変動を起こす絶縁層14の層厚の増減に対して、第2のキャパシタCtのキャパシタンス値が変動する。
第2のキャパシタCtのキャパシタンス値の変動は、インダクタLのインダクタンス値の増減とは逆向きの増減となる。つまり、インダクタLのインダクタンス値が増加した場合には、第2のキャパシタCtのキャパシタンス値が減少する。また、インダクタLのインダクタンス値が減少した場合には、第2のキャパシタCtのキャパシタンス値が増加する。
【0030】
例えば、絶縁層14の層厚が増加した場合に、インダクタLは上述の理由によりインダクタンス値が増加する。これに対し、第2のキャパシタCtは、絶縁層14の層厚が増加した場合に、上部電極と下部電極とに挟まれた誘電体層の層厚が増加するため、キャパシタンス値が減少する。
また、例えば、絶縁層14の層厚が減少した場合には、インダクタLは上述の理由によりインダクタンス値が減少する。これに対し、第2のキャパシタCtは、絶縁層14の層厚が減少した場合に、上部電極と下部電極とに挟まれた誘電体層の層厚が減少するため、キャパシタンス値が増加する。
【0031】
このように、第2のキャパシタCtを備えることにより、絶縁層14の層厚の変動により、インダクタンス値が増加又は減少した場合にも、第2のキャパシタによりキャパシタンス値がインダクタンス値とは逆の方向に増加又は減少する。このため、絶縁層14の層厚の増減により、インダクタLのインダクタンス値が変化した場合にも、第2のキャパシタCtのキャパシタンス値が変化し、上述の式(1)から求められる誘電体共振器の共振周波数fの増減を抑制し、周波数特性を安定させることができる。
【0032】
従って、誘電体共振器の製造工程における絶縁層14のバラツキ等によりインダクタLのインダクタンス値が変動した場合でも、第2のキャパシタCtにより共振周波数が補正され、誘電体共振器の周波数特性への影響を抑制することができる。
【0033】
上述の誘電体共振器において、第1のキャパシタCは、絶縁層14の層厚によるインダクタLや第2のキャパシタCtの特性の変動に係わらず、常に安定したキャパシタンス値を有することが好ましい。
特にこの場合、第1のキャパシタCが絶縁層14の層厚に影響を受けないことにより、広範囲の層厚において共振周波数を安定させることが可能となる。
第1のキャパシタCの一例の構成図を図3に示す。図3に示すキャパシタCは、下部電極28と誘電体層22と上部電極23とが積層した構成を有する。そして、下部電極28がビア15により図1に示すインダクタLと接続され、上部電極23がビア16により図1に示す第2のキャパシタCtと接続される。なおインダクタL及び第2のキャパシタCtは図示を省略する。第1のキャパシタCをこのような構成とすることにより、図1に示す絶縁層14の層厚の変化による影響を受けず、安定したキャパシタンス値を得ることができる。
【0034】
上述の誘電体共振器において、インダクタLの形状は特に限定されないが、例えば図4A〜Cに示す構成のインダクタを用いることができる。インダクタLとしては、例えば、図4Aに示すライン型インダクタや、図4Bに示すミアンダ型インダクタ、図4Cに示すスパイラル型インダクタ等を目的に応じて適宜選択して使用することができる。
図4Cに示す、スパイラル型のインダクタは、ミアンダ型やライン型に比べ同一面積でより高いインダクタンス値を得ることができる。
また、図4Aに示すライン型インダクタ及び図4Bに示すミアンダ型インダクタでは、図4Cに示すスパイラル型のように絶縁層と導体層とを積層する必要がない。このため、誘電体共振器の構成を簡略化することができる。そして、誘電体共振器の製造工程において、工程を簡略化することができ、製造コストの削減が可能である。
また、インダクタLは、例えば、Cu、Ag等の金属により形成される。
誘電体共振器に適用するインダクタLの形状や材質は、上記の形状等から適宜選択することができる。
【0035】
次に、図1に示す構成の誘電体共振器において、絶縁層14の層厚の変化によるインダクタLと第2のキャパシタCtの特性の変動についてシミュレーションを行った結果を説明する。このシミュレーションに用いた誘電体共振器のシミュレーションモデルの等価回路図を図5Aに、インダクタL及び第2のキャパシタCtの斜視構成図を図5B及びCにそれぞれ示す。
図5Aに示すように、この誘電体共振器のシミュレーションモデルにおいては、インダクタLとして、インダンクタンス値Lが6.7nHの図5Bに示すスパイラル型インダクタを用いた。また、第1のキャパシタCとしてキャパシタンス値Cが0.09pFのキャパシタを用いた。また、第2のキャパシタCtとして、図5Cに示すように一辺150μmの角形のキャパシタを用いた。
また、図1に示すインダクタL上の絶縁層14として、誘電率εが12の誘電体を用いた。そして、絶縁層14の層厚を10〜100μmまで変化させることによりシミュレーションを行った。
また、シミュレーションにはAnsoft社製Designer(2.5次元電磁界シミュレータ)を使用した。
【0036】
図6に、上述のシミュレーションによって得られた、絶縁層14の層厚[μm]とインダクタLのインダクタンス値(L値)[nH]の関係を示す。また、図7に、上述のシミュレーションによって得られた、絶縁層14の層厚[μm]と第2のキャパシタCtのキャパシタンス値(Ct値)[pF]との関係を示す。
【0037】
図6に示すように、絶縁層14の層厚を10μmから100μmまで増加することにより、インダクタLのL値も増加した。絶縁層14の層厚が増加することにより、インダクタLとグランド層との距離が増加し、グランド層において発生するインダクタLの磁束を打ち消す向きの磁束が減少する。このため、インダクタLにおいて発生するインダクタンス値が増加し、図6に示すように層厚の増加とともにL値も増加する。また、絶縁層14の層厚が増加するごとにL値の増加が緩やかになる。
【0038】
また、図7に示すように、絶縁層14の層厚を10μmから100μmまで増加することにより、第2のキャパシタCtのCt値が減少する。これは、上部電極となる導体層20と下部電極となる導体層18との間に形成された誘電体層となる絶縁層14の厚さが増加することにより、Ct値が低下するためである。
また、絶縁層14の層厚が10μm〜40μmまではCt値の低下が急激であるが、絶縁層14の層厚が50μmを超えるとCt値の低下が緩やかになる。
【0039】
図6及び図7に示す結果では、図1に示した誘電体共振器において絶縁層14の層厚が増加した場合、インダクタLではL値が増加し、第2のキャパシタCtではCt値が減少する。また、絶縁層14の層厚が減少した場合には、インダクタLではL値が減少し、第2のキャパシタCtではCt値が増加する。
このように、絶縁層14の層厚の変動によるL値の増加又は減少に対して、第2のキャパシタCtにおいてCt値がL値とは逆の方向に増加又は減少する。
従って、図1に示す誘電体共振器において第2のキャパシタCtを備えることにより、絶縁層14の層厚の変化に対して、インダクタンス値の変動を抑制する方向に第2のキャパシタCtのキャパシタンス値が変動する。このため、上述の式(1)から求められる誘電体共振器の共振周波数fを安定させることができる。
【0040】
次に、誘電体共振器の共振周波数f[GHz]と絶縁層14の層厚[μm]との関係についてシミュレーションを行った。
図8に上述のシミュレーション結果による誘電体共振器の共振周波数f[GHz]と絶縁層14の層厚[μm]との関係を示す。図8において、図5に示すシミュレーションモデルの誘電体共振器における絶縁層14の層厚と共振周波数fの関係を示すシミュレーション結果を実施例として示す。
また、図5に示すシミュレーションモデルから第2のキャパシタCtを無くし、第1のキャパシタCをC=0.3pFとした構成の誘電体共振器における絶縁層14の層厚と共振周波数fの関係を示すシミュレーション結果を比較例1として図8に示す。
また図5に示すシミュレーションモデルから第1のキャパシタCを無くした構成の誘電体共振器における絶縁層14の層厚と共振周波数fの関係を示すシミュレーション結果を比較例2として図8に示す。
【0041】
図8に示すように、実施例のシミュレーション結果では、絶縁層14の層厚が変化した場合でも、誘電体共振器の共振周波数fはほぼ一定の値が得られることがわかる。
これは、図6及び図7に示すように、誘電体共振器の構成として第2のキャパシタCtを備えることにより、絶縁層14の層厚の変動によるL値の変化に対し、Ct値がL値とは逆の方向に変化するためである。
従って、図1に示す誘電体共振器において第2のキャパシタCtを備えることにより、絶縁層14の層厚の変化に対して、インダクタンス値の変動を抑制する方向に第2のキャパシタCtのキャパシタンス値が変動する。そして、上述の式(1)から求められる誘電体共振器の共振周波数fの安定化が可能となる。
【0042】
実施例に対して、第2のキャパシタCtを備えていない比較例1では、絶縁層14の層厚が増加するとともに、共振周波数fが低下する結果が得られた。
比較例1では、絶縁層14の増加にともない増加したL値を補正するための第2のキャパシタCtを備えていない。このため、図6に示すような絶縁層14の層厚の増加によるインダクタLのL値の増加を補正することができない。この結果、L値の増加により式(1)で導かれる誘電体共振器の共振周波数fが小さくなる。
【0043】
また、第1のキャパシタCを備えていない比較例2では、絶縁層14の層厚が増加するとともに、共振周波数fが増加する結果が得られた。
図7に示す絶縁層14の層厚の増加による第2のキャパシタCtのCt値の減少割合は、図6に示すL値の増加割合よりも大きい。このように、絶縁層14の層厚が増加した場合には、L値の増加割合よりもCt値の減少割合の方が大きくなる。このため、絶縁層14の層厚が増加すると、L値とCt値との積が小さくなる。この結果、絶縁層14の層厚の増加により式(1)で導かれる誘電体共振器の共振周波数fが大きくなる。
【0044】
次に、本発明の誘電体共振器の他の実施の形態について図9〜12を用いて説明する。なお、図1に示す誘電体共振器と同様の構成については、同一の符号を付して説明を省略する。
【0045】
図9は、図1に示す誘電体共振器において、第1のキャパシタCが、導体層20の下部に形成される場合を示す。
図9に示す誘電体共振器では、基体10上に絶縁膜11と絶縁層12が形成される。そして、絶縁層12上に導体層17及び導体層18が形成され、さらに、導体層17及び導体層18を覆って絶縁層14が形成される。
また、この誘電体共振器において導体層17はインダクタLを構成し、導体層18は第2のキャパシタCtの下部電極を構成する。
インダクタLは、絶縁層14を貫通するビア19により誘電体共振器の表面に導出される。
【0046】
絶縁層14上には、グランド層となる導体層20及び導体層21が形成される。そして、導体層20のうち、導体層18の上部に絶縁層14を介して形成された部分は、第2のキャパシタCtの上部電極となる。従って、導体層18からなる下部電極、導体層20からなる上部電極、及び、導体層20と導体層18の間に形成された絶縁層14からなる誘電体層により、第2のキャパシタCtが構成される。
【0047】
またこの例では第1のキャパシタCが、第2のキャパシタCtが構成される領域から外れた位置に、例えば導体層20下側の絶縁層14との間に配置される。第1のキャパシタCと第2のキャパシタCtとは互いに特性に影響しない距離をもって配置される。
なお、第1のキャパシタCは、図3で示す例と同様に、上部電極23、下部電極28、及び誘電体層22からなる構成とすることもできる。そして、上部電極23と上述の導体層20とを接続することにより、図9に示す誘電体共振器を構成することができる。
また、第1のキャパシタCは、例えば、図3に示す構成のキャパシタにおいて、図9に示す導体層20を上部電極として構成することもできる。
更に、第1のキャパシタCとしてチップ型のキャパシタを用いても良い。
【0048】
第1のキャパシタCを図3で示す例と同様の構成とすることにより、絶縁層14の層厚が変化した場合でも、第1のキャパシタCの誘電体層22の層厚が変動せず、第1のキャパシタCの特性に影響を受けることがない。また、絶縁層14の層厚の変化によるインダクタLや第2のキャパシタCtの特性の変動の影響を受けず、安定したキャパシタンス値を得ることができる。
【0049】
図9に示す構成の誘電体共振器は、図1に示す誘電体共振器の構成に比べ、誘電体共振器を構成する絶縁層の積層数が少ない。このため、誘電体共振器において、積層構造を簡略化することが可能である。また、誘電体共振器の製造工程において、工程数の削減や工程の簡略化を行うことができ、コストの削減等が可能となる。さらに、第1のキャパシタCの上部電極と第2のキャパシタCtの上部電極を、ともに導体層20によって構成することが可能であるため、工程の簡略化を行うことができ、コストの削減等が可能となる。
【0050】
次に、図10に他の実施の形態に係る誘電体共振器を示す。この例は、導体層20上にチップ型のキャパシタを搭載することにより第1のキャパシタCを構成した誘電体共振器である。
図10に示す誘電体共振器では、基体10上に絶縁膜11と絶縁層12が形成される。そして、絶縁層12上に導体層17及び導体層18が形成され、さらに、導体層17及び導体層18を覆って絶縁層14が形成される。
また、誘電体共振器において導体層17はインダクタLを構成し、導体層18は第2のキャパシタCtの下部電極を構成する。
インダクタLは、絶縁層14を貫通するビア19により誘電体共振器の表面に導出される。
【0051】
絶縁層14には、グランド層となる導体層20及び導体層21が形成される。そして、導体層20のうち、導体層18上に絶縁層14を介して形成された部分は、第2のキャパシタCtの上部電極となる。従って、導体層18からなる下部電極、導体層20からなる上部電極、及び、導体層20と導体層18の間に形成された絶縁層14からなる誘電体層により、第2のキャパシタCtが構成される。
【0052】
また、導体層20上に、第1のキャパシタCとしてチップ型のキャパシタが搭載される。このチップ型の第1のキャパシタCと上述の導体層20とを接続することにより、図10に示す誘電体共振器を構成することができる。
チップ型の第1のキャパシタCの種類は特に限定されず、例えば、一般的に用いられる、セラミックス系、プラスチックフィルム系の誘電体層を用いた固定型キャパシタを用いることができる。
【0053】
図10に示す例では、図1に示す誘電体共振器の構成に比べて絶縁層の積層数が少ない。このため、この誘電体共振器の製造工程において、工程の簡略化を行うことができ、コストの削減等が可能となる。
また、図10に示す誘電体共振器の構成によれば、グランド層の上部にチップ型のキャパシタを搭載することで、絶縁層14の層厚の増加によるインダクタL及び第2のキャパシタCtの特性の変化に対し、第1のキャパシタCが影響を受けない構成とすることができる。
【0054】
次に、図11及び図12は、インダクタLと第2のキャパシタCtが、誘電共振器内において異なる絶縁層内、すなわち異なる平面上に形成される形態の誘電体共振器の例を示す。
【0055】
図11に示す誘電体共振器は、図1に示す誘電体共振器における絶縁層14に換えて、絶縁層24と絶縁層25とによる2層の絶縁層が積層された構成である。また、図12に示す誘電体共振器は、図1に示す誘電体共振器における絶縁層14に換えて、絶縁層26と絶縁層27とによる2層が積層された構成である。
【0056】
図11に示す誘電体共振器では、基体10上に積層された絶縁層中に、第1のキャパシタC、インダクタL、第2のキャパシタCtを備え、積層された絶縁層上に導体層20,21を備える。
基体10上には絶縁膜11と絶縁層12が形成される。また、絶縁層12には第1のキャパシタCが形成される。そして、第1のキャパシタC上に絶縁層13が形成される。
絶縁層13上には、第2のキャパシタCtの下部電極となる導体層18と、この導体層18を覆って絶縁層24が形成される。また、絶縁層24上には、インダクタLとなる導体層17と、この導体層17を覆って絶縁層25が形成される。
【0057】
第1のキャパシタCとインダクタLは、絶縁層13及び絶縁層24を上下に貫通して形成されたビア15により接続される。また、第1のキャパシタCのインダクタLと接続される箇所の多端側から、絶縁層13を上下に貫通して形成されたビア16により、第1のキャパシタCと第2のキャパシタCtとが接続される。
絶縁層25上には、グランド層となる導体層20,21が形成される。また、インダクタLは、絶縁層25を上下に貫通して形成されたビア19により誘電体共振器の表面に導出される。
【0058】
また、上述の導体層20のうち、導体層18上に絶縁層24及び絶縁層25を介して形成された部分は、第2のキャパシタCtの上部電極となる。従って、導体層18からなる下部電極、導体層20からなる上部電極、及び、導体層20と導体層18の間に形成された絶縁層24,25からなる誘電体層により、第2のキャパシタCtが構成される。
【0059】
次に、図12に示す誘電体共振器では、基体10上に積層された絶縁層中に、第1のキャパシタC、インダクタL、第2のキャパシタCtを備え、積層された絶縁層上に導体層20,21を備える。
基体10上には絶縁膜11と絶縁層12が形成される。そして、絶縁層12には第1のキャパシタCが形成され、第1のキャパシタC上には絶縁層13が形成される。
絶縁層13上には、インダクタLとなる導体層17と、この導体層17を覆って絶縁層26が形成される。また、絶縁層26上には、第2のキャパシタCtの下部電極となる導体層18と、この導体層18を覆って絶縁層27が形成される。
【0060】
第1のキャパシタCとインダクタLは、絶縁層13を上下に貫通して形成されたビア15により接続される。また、第1のキャパシタCのインダクタLと接続される箇所の多端側から、絶縁層13及び絶縁層26を上下に貫通して形成されたビア16により、第1のキャパシタCと第2のキャパシタCtとが接続される。
絶縁層27上には、グランド層となる導体層20,21が形成される。また、インダクタLは、絶縁層26及び絶縁層27を上下に貫通して形成されたビア19により誘電体共振器の表面に導出される。
【0061】
また、上述の導体層20のうち、導体層18上に絶縁層27を介して形成された部分は、第2のキャパシタCtの上部電極となる。従って、導体層18からなる下部電極、導体層20からなる上部電極、及び、導体層20と導体層18の間に形成された絶縁層26,27からなる誘電体層により、第2のキャパシタCtが構成される。
【0062】
図11及び図12に示す構成の誘電体共振器では、インダクタLと第2のキャパシタCtが異なる絶縁層上に形成される。このため、インダクタLと第2のキャパシタCtとでは、グランド層を構成する導体層20,21間での距離がそれぞれ異なる。
このような構成の誘電体共振器は、例えば、インダクタL上の絶縁層の層厚の変動によるL値の変動を、第2のキャパシタCtのCt値により補正する際、L値とCt値の増減の割合が合わない場合に適用することができる。
【0063】
例えば、図11に示す誘電体共振器では、絶縁層24によりグランド層から第2のキャパシタCtまでの距離が、インダクタLまでの距離よりも大きい。
上述の図7に示すように、Ct値は誘電体層の厚さが増加するほどCt値が小さくなり、また、Ct値の変化量が緩やかになるというシミュレーション結果が得られている。このため、例えば、図1に示す構成の誘電体共振器では絶縁層14の層厚の変化によるCt値の変動割合がインダクタLのL値の変動割合よりも大きく、共振周波数fを安定させることができない場合に、図11で示す構成の誘電体共振器を適用することができる。この場合には、図11に示す構成の誘電体共振器において、絶縁層24の層厚を制御することにより、Ct値を大きくし、また、Ct値の変動割合を緩やかにすることでL値の変動割合と釣り合うようにすることができる。
【0064】
また、例えば、図1に示す構成の誘電体共振器では、絶縁層14の層厚の変化による、L値の変動割合が第2のキャパシタCtのCt値の変動割合よりも大きく、共振周波数fをCt値により補正できない場合に、図12で示す構成の誘電体共振器を適用することができる。この場合には、図12に示す構成の誘電体共振器において、絶縁層26の層厚を制御することにより、L値を大きくし、また、L値の変動割合を緩やかにすることで、Ct値による補正が可能となる。
【0065】
このように、図11及び図12に示す構成の誘電体共振器では、絶縁層24や絶縁層26の層厚を変え、グランド層からのインダクタLと第2のキャパシタCtまでの距離を変えることにより、L値とCt値の変動割合が釣り合うよう調節して共振周波数fの変化を抑制することができる。この結果、インダクタンス値が変動した場合でも、共振周波数fの変動を抑制し、安定した周波数特性が得られる誘電体共振器を提供することができる。
【0066】
本発明は、上述の構成の誘電体共振器にかかわらず、インダクタとキャパシタを有する構成、例えば、ローパスフィルタやハイパスフィルタに代表されるバンドパスフィルタ等のフィルタに発明を適用することができる。この場合にもインダクタLのバラツキを補正するための第2のキャパシタCtを備えることにより、製造工程における層厚のバラツキ等による周波数特性のずれを抑制することができる。
【0067】
本発明は、上述の構成に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。
【図面の簡単な説明】
【0068】
【図1】本発明の一実施の形態に係わる誘電体共振器の構造を示す断面図である。
【図2】本発明の一実施の形態に係わる誘電体共振器の等価回路図である。
【図3】本発明の一実施の形態に係わる誘電体共振器に適用可能なキャパシタの構成例を示す断面図である。
【図4】A〜Cは本発明の一実施形態に係わる誘電体共振器に適用可能なインダクタの各例を示す図である。
【図5】A〜Cはシミュレーションに用いた誘電体共振器の等価回路図、インダクタ及び第2のキャパシタの斜視構成図をそれぞれ示す図である。
【図6】絶縁層の層厚とインダクタンス値との関係を示すグラフである。
【図7】絶縁層の層厚とキャパシタンス値との関係を示すグラフである。
【図8】誘電体共振器の共振周波数と絶縁層の層厚との関係を示すグラフである。
【図9】本発明の他の実施の形態に係わる誘電体共振器の構造を示す断面図である。
【図10】本発明の他の実施の形態に係わる誘電体共振器の構造を示す断面図である。
【図11】本発明の他の実施の形態に係わる誘電体共振器の構造を示す断面図である。
【図12】本発明の他の実施の形態に係わる誘電体共振器の構造を示す断面図である。
【図13】従来の誘電体共振器の構造を示す断面図である。
【図14】図13に示す誘電体共振器の等価回路図である。
【図15】従来の誘電体共振器の周波数特性を示す図である。
【図16】従来の誘電体共振器の周波数特性を示す図である。
【符号の説明】
【0069】
10,100 基体、11,12,13,14,24,25,26,27,101,102,103 絶縁層、15,16,19,105,106,107 ビア、17,18,20,21,104 導体層、22 誘電体層、28 下部電極、23 上部電極、C,Ct キャパシタ、L インダクタ
【特許請求の範囲】
【請求項1】
絶縁層上に形成された導体層と、
前記導体層の下部に前記絶縁層を介して形成されたインダクタと、
前記インダクタに接続された第1及び第2のキャパシタとを備える
ことを特徴とする誘電体共振器。
【請求項2】
前記インダクタと前記第2のキャパシタとが、同一面上に設けられることを特徴とする請求項1に記載の誘電体共振器。
【請求項3】
前記第1のキャパシタが、前記インダクタ及び第2のキャパシタの下部に設けられることを特徴とする請求項2に記載の誘電体共振器。
【請求項4】
前記インダクタと前記第2のキャパシタとが、異なる面上に設けられることを特徴とする請求項1に記載の誘電体共振器。
【請求項1】
絶縁層上に形成された導体層と、
前記導体層の下部に前記絶縁層を介して形成されたインダクタと、
前記インダクタに接続された第1及び第2のキャパシタとを備える
ことを特徴とする誘電体共振器。
【請求項2】
前記インダクタと前記第2のキャパシタとが、同一面上に設けられることを特徴とする請求項1に記載の誘電体共振器。
【請求項3】
前記第1のキャパシタが、前記インダクタ及び第2のキャパシタの下部に設けられることを特徴とする請求項2に記載の誘電体共振器。
【請求項4】
前記インダクタと前記第2のキャパシタとが、異なる面上に設けられることを特徴とする請求項1に記載の誘電体共振器。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【公開番号】特開2009−147732(P2009−147732A)
【公開日】平成21年7月2日(2009.7.2)
【国際特許分類】
【出願番号】特願2007−323778(P2007−323778)
【出願日】平成19年12月14日(2007.12.14)
【出願人】(000002185)ソニー株式会社 (34,172)
【Fターム(参考)】
【公開日】平成21年7月2日(2009.7.2)
【国際特許分類】
【出願日】平成19年12月14日(2007.12.14)
【出願人】(000002185)ソニー株式会社 (34,172)
【Fターム(参考)】
[ Back to top ]