遅延線の較正
調整可能な遅延線は、目標値に、または希望の値の範囲内に遅延線の遅延を維持するように較正される。いくつかの態様において、遅延線を通った信号の累積的な遅延(例えばカウントにより示されるように)が、ある期間にわたって算定されるように、信号は遅延線を複数回通して渡される。前記カウントは、予定カウントと比較される。そして、この比較に基づいて、必要なときには、遅延線の遅延は調節される。いくつかの態様において、信号はデジタル信号を含み得る。いくつかの態様において、遅延線を通った遅延は、遅延線により信号に与えられた位相シフトにより引き起こされる信号における振幅変化の分析に基づいて算定され得る。いくつかの態様において、遅延線は、送信基準信号を生成する、および/または処理するように送信基準システムに組み入れられる。
【発明の詳細な説明】
【技術分野】
【0001】
本出願は、一般に通信に関する、そしていくつかの態様において遅延線(delay line)を較正すること(calibrating)に関する。
【背景技術】
【0002】
遅延線は、信号に対して既知の遅延を与えるために機構を提供する。例えば、遅延線への信号入力は、所定時間の後に比較的そのまま遅延線を出ることができる。
【0003】
遅延線の典型的な用途は、異なる位相を持つクロック信号を供給するためにクロック信号を遅らせることを含む。遅延線の別の典型的な用途は、他の信号における情報によりその信号(例えばクロックエッジまたはデータ)における情報を整列させる回路において信号を遅らせることを含む。別の考えられる用途は、超広帯域の送信基準の送信機および受信機の遅延に関する。送信機については、与えられた遅延は、基準パルスとデータパルスの間で提供され得る。受信機については、基準パルスをデータパルスと相関するために、その同じ遅延が基準パルスに対して与えられ得る。遅延線は、さらにインバータのチェーンに基づいた遅延線のように、クロック発生のためのリングオシレータにおいて使用され得る。遅延線は、さらに利得要素を通して遅延フィードバックを伴う超再生受信機(super regenerative receiver)として使用され得る。他の多くの用途がありえる。
【0004】
実際上、遅延線の実際の遅延は、その公称の所期の値と変わるかもしれない。例えば、集積回路の処理変動および温度のような要因は、遅延線の実際の遅延を公称値より高くさせるかまたはより低くさせるかもしれない。集積回路の処理変動による遅延線の遅延への影響は、比較的静的である。すなわち、一旦遅延線が製造されれば、その遅延線の実際の遅延は、その公称値よりわずか下または上である特定の値であり得る。温度変動による遅延線の遅延への影響は、比較的動的かもしれない。ここで、遅延は、使用環境における温度の変化に応じて時間にわたって偏移するかもしれない。
【0005】
従って、比較的精密な遅延を必要とするアプリケーションは、遅延線較正(delay line calibration)のいくつかの形態を組込むかもしれない。例えば、調整可能な遅延線の遅延は、遅延線に供給される制御信号の値に基づいて変化させられ得る。この場合、制御機構は、与えられた値の範囲(例えば、公称の遅延のあるパーセンテージ内)での遅延を維持するように遅延線の遅延を調節するために使用することができる。ここで、対応(provisions)は、遅延線の現在の遅延を測定するか推定するためになされ得る。遅延が希望の値の範囲内にないことをこの測定値か推定値が示す場合、制御信号は、遅延線の遅延を許容値に戻すように調節するために使用され得る。
【発明の概要】
【0006】
開示の選択された態様の概要が以下に続く。便宜上、開示の1つ以上の態様が「態様(an aspect)」または「態様(aspects)」とここに単に呼ばれ得る。
【0007】
いくつかの態様において、調整可能な遅延線は、遅延線の遅延を希望の値の範囲内に維持するために較正される。信号は遅延線に供給される。そして、遅延線の結果として生じる出力は、遅延線を通して遅延の表示を得るように処理される。そのとき、その表示に基づいて必要なときに、遅延線の遅延は調節される。
【0008】
いくつかの態様において、期間を通して遅延線により信号について与えられた累積的な遅延を算定するために、信号は、遅延線を複数回通過される。累積的な遅延は、そのとき、遅延線の遅延を調節する必要があるかどうか決定するために、予定された累積的な遅延と比較される。これは、例えば、信号が遅延線により出力される回数をカウントし、このカウントを予定カウント(expected count)と比較することにより遂行され得る。
【0009】
いくつかの態様において、パルス信号は、遅延線の入力に供給される。そして、その遅延線の出力は遅延線の入力にフィードバックされる。遅延線の出力に結合(couple)されたカウンタは、パルス信号が遅延線により出力される回数を数える。カウンタにより生成されたカウントは、次に、遅延線によりパルス信号について与えられた遅延が予定の範囲内の値にあるかどうか決定するために、予定カウントと比較される。この比較に基づいて、適切な制御信号は、必要ならば遅延を調節するために遅延線に供給され得る。
【0010】
いくつかの態様において、対応(provision)は、遅延線を複数回通過されている信号の結果として信号に対して付与されるかもしれないひずみを補償するためになされ得る。例えば、フィードバックループにおける利得は、信号の振幅における変化を補償するために、必要なときに、供給され調節され得る。さらに、信号の再生器は、信号のひずみを補償するためにフィードバックループにおいて提供されてもよい。
【0011】
いくつかの態様において、デジタル信号は、遅延線を繰り返し通過され得る。例えば、排他的論理和(exclusive−or)(「XOR」)ゲートのようなコンバイナ(combiner)は、遅延線の入力にステップ信号および遅延線の出力を結合することができる。ここで、ステップ遷移が出力からXORゲートに供給されるので、遷移は、XORゲートの出力において生じ、それによって遅延線に与えられる繰り返しの交番する信号(repetitive alternating signal)をもたらすだろう。遅延線の出力に結合されたカウンタは、信号が遅延線により出力される回数をそれによってカウントすることができる。つぎに、このカウントは、予定カウントと比較され得る、そして、この比較に基づいて遅延線の遅延が必要に応じて調整される。
【0012】
いくつかの態様において、遅延線を通った遅延は、遅延線が信号に対して与える位相シフトの分析に基づいて計算することができる。例えば、基準信号(例えば正弦波のような連続信号)は、遅延した基準信号を生成するために遅延線の入力に供給され得る。次に、基準信号および遅延した基準信号は、両方の信号の位相成分を含む連結信号(combined signal)を生成するように連結させられ得る。連結信号の振幅は、遅延した基準信号に対して与えられた遅延に関する表示(indication)を提供する。したがって、連結信号の振幅の検出により、必要に応じて、遅延線の遅延は調節され得る。
【0013】
いくつかの態様において、遅延線は送信基準システムに組み入れられる。送信機基準システムにおいて、送信波形は、データパルスが後続するテンプレートパルス(例えば基準パルス)から成る。そこにおいて、ビット値は、例えば、基準パルスとデータパルスの間の差分(differential)として符号化されるかもしれない。ここで、データパルスは、既知の時間間隔で基準パルスに後続するだろう。従って、基準パルスとデータパルスの間の所要の間隔を提供するために、遅延線は送信機において使用され得る。反対に、受信機において、遅延線は、対応するデータパルスに合わせて基準パルスを並べるために受信基準パルスを遅らせるために使用され得る。
【0014】
これらおよび開示の他の特徴、態様および利点は、以下の詳細な説明、添付された請求項および添付の図面に関して熟考された時、より完全に理解されるだろう。
【0015】
一般的慣習に従って、図面において示された種々の特徴は、一定の縮尺で描かれていないかもしれない。従って、種々の特徴の寸法は、明瞭さのために任意に拡大されるかもしれないし縮小されるかもしれない。さらに、図面のうちのいくつかは明瞭さのために単純化されているかもしれない。したがって、図面は、与えられた装置または方法の構成要素のすべてを描いていないかもしれない。最後に、同じ参照数字は明細書と図の全体にわたって同じ特徴示すために使用され得る。
【図面の簡単な説明】
【0016】
【図1】遅延線を較正するためにフィードバックを使用する装置のいくつかの典型的な態様の簡略ブロック図である。
【図2】遅延線を較正するために行なわれ得る操作のいくつかの典型的な態様のフローチャートである。
【図3】遅延線を通してフィードバックされたパルス信号をカウントすることにより、遅延線を較正する装置のいくつかの典型的な態様の簡略ブロック図である。
【図4】遅延線を較正するために行なわれ得る操作のいくつかの典型的な態様のフローチャートである。
【図5】遅延線を較正するためにデジタル・フィードバック信号を使用する装置のいくつかの典型的な態様の簡略ブロック図である。
【図6】デジタル・フィードバック信号を使用して、遅延線を較正するために行なわれ得る操作のいくつかの典型的な態様のフローチャートである。
【図7】送信基準システムのいくつかの典型的な態様の簡略図である。
【図8】送信基準信号を送信するために行なわれ得る操作のいくつかの典型的な態様のフローチャートである。
【図9】送信基準信号を受信するために行なわれ得る操作のいくつかの典型的な態様のフローチャートである。
【図10】基準信号および遅延基準信号を連結させることにより、遅延線を較正する装置のいくつかの典型的な態様の簡略ブロック図である。
【図11】基準信号および遅延基準信号を連結させることにより遅延線を較正するために行なわれ得る操作のいくつかの典型的な態様のフローチャートである。
【図12】遅延線を較正するためにフィードバックを使用する装置のいくつかの典型的な態様の簡略ブロック図である。
【図13】送信基準システムのいくつかの典型的な態様の簡略図である。
【図14】信号および遅延信号を連結させることにより遅延線を較正する装置のいくつかの典型的な態様の簡略ブロック図である。
【詳細な説明】
【0017】
開示の種々の態様は、以下に説明される。ここの教示が種々様々の形式で具体化されること、および、ここに示された任意の特定の構成および/または機能も単に代表的なことは明白に違いない。ここにおける教示に基づいて、当業者は、ここに開示された態様が他の態様と独立して実現され得ること、およびこれらの態様の2つ以上が種々のやり方で連結され得ることを認識するべきである。例えば、ここに述べられた任意の数の態様を使用して、装置は実現され、および/または、方法は実行されてもよい。さらに、ここに述べられた態様の1つ以上に加えて、またはそれ以外の他の構成および/または機能を使用して、装置は実現され、および/または、方法は実行されてもよい。
【0018】
図1は、遅延線102の較正のために装置100のある態様を示す。簡潔に言うと、信号発生器104からの信号がフィードバック経路106経由で遅延線102を通して繰り返し供給されるように、遅延線102はフィードバックコンフィギュレーションにおいて設定される。コントローラ108は、遅延線102の遅延が所要の遅延の値の範囲内にあるかどうか決定するために、信号に対して与えられる、結果として生じる累積的な遅延を計算する。例えば、コントローラ108は、カウンタ110に関連して、与えられた期間内に遅延線102を信号が通過した回数のカウント112を得ることができる。コントローラ108は、このカウントを、その期間に対するカウントの期待値を示すしきい値114および/または予定カウントと比較する。遅延線102の遅延が、所要の範囲内にないことを比較が示す場合、それに応じてコントローラ100は遅延線102の遅延を調節する。
【0019】
遅延線を較正するために使用され得る典型的な操作が、図2に関連して説明されるだろう。便宜上、図2(またはここにおける他のフローチャート)の操作は、特定の構成要素により行なわれるように説明されるかもしれない。しかしながら、これらの操作が他の構成要素により、および/またはそれらに関連して行なわれてもよいことは認識されるべきである。
【0020】
遅延線の較正動作は、種々の時に行なわれ得る。一般に、関連する回路がパワーアップされる時、装置100は較正手順を行なうだろう。さらに、装置100は、時々(例えば周期的に)または、いくつかの刺激(stimulus)に応えて較正操作を行なってもよい。例えば、較正動作は、装置100が温度の変化を検出する時、始められてもよい。したがって、装置100は、与えられたしきい値を越える温度変化があったかどうか決定するために使用される温度センサー(示されない)を含んでいてもよい。回路が非動作中または動作中の時、較正が行なわれてもよい。後のケースにおいて、対応(provisions)は、較正手順が関連する回路の動作に著しく影響を与えないことを保証するようになされ得る。
【0021】
最初に(例えばパワーアップ時に)、遅延線102の遅延は、基準値かデフォルト値にセットされ得る。この場合、下に説明される較正動作は、目標値(例えば許容値の範囲内の値に対して)に遅延線の遅延を調節するように行なわれ得る。
【0022】
図2においてブロック202により表されるように、信号発生器104は、カップラ120を介して遅延線102の入力118に結合される信号(ライン116により表されるように)を発生する。より詳細に下に説明されるように、カップラ120は、加算器、論理ゲートまたは他のいくつかの適当な結合機構を含み得る。ブロック204により表されるように、信号は、それが遅延線102を通り抜けるのでそれにより遅延される。
【0023】
遅延線102の出力122は、カップラ120を含むフィードバック経路106経由で入力106に対して結合されている。従って、信号発生器104からの信号は、遅延線102を通り抜けた後、その信号は入力106にフィードバックされるだろう(ブロック206)。したがって、信号は遅延線102を通過する毎に繰り返し遅延されるだろう。
【0024】
ブロック208で、カウンタ110は、遅延線102が(ライン124により表されるように)信号を出力すると毎回、カウントを増加する。言いかえれば、カウンタ110は、信号が遅延線102およびフィードバック経路112を通してラウンドトリップ(round−trip)を完了すると、毎回、カウントを増加する。従って、各カウントは、遅延線102の遅延に相当する期間を表す。カウンタ110は、(ライン112により表されるように)対応する信号を介してコントローラにカウントを供給する。
【0025】
ブロック210により表されるように、コントローラ108は、遅延線102の遅延が目標値の範囲内にあるかどうかを決定するためにカウント112を使用する。ここで、比較器126は、カウントを、カウントの許容値の範囲を定義する予定カウントおよびしきい値114と比較することができる。例えば、比較器126は、カウント112と予定カウント値との間のカウント差を決定することができる。この差が、許容量(例えばしきい値)より大きい場合、比較器は、遅延線102の遅延を調節する必要があることを示す信号を生成することができる。さらに、比較器126は、カウント112が予定カウント値より大きいか、または、それより小さいかどうかを決定する。したがって、比較器126により生成された信号は、さらに(例えば、カウント112が高すぎるか低すぎるかにそれぞれ基づいて)遅延線102の遅延を増加させるか、減少させる必要があることを示すことができる。
【0026】
比較器126からの信号に基づいて、コントローラ108は、遅延線102の遅延を制御する制御信号(ライン128により表されるように)を調節する。典型的なインプリメンテーションにおいて、これは遅延線102の遅延における対応する漸進的変化(incremental change)Δを引き起こす定義済みのステップ値により制御信号128を調節することを含んでいる。従って、図1の例において、ステップ制御構成要素130は、ステップ増加において制御信号128の大きさ(例えば正または負方向における)を調節する。
【0027】
制御信号128におけるこの変化は、遅延線102の遅延における対応する漸進的変化Δを生じる。例えば、調整可能な遅延線は、スイッチドキャパシターまたはバラクターを介して実装された調整可能な群遅延のフィルターを含み得る。または、調整可能な遅延線は、可変長伝送路、サンプルアンドホールド・タップ遅延線または他のいくつかの調整可能な構成を含むことができる。したがって、制御信号128は、これらの構成要素の1つ以上と相互に作用し、結果において、遅延線の「長さ(length)」を制御することができる。
【0028】
図2の操作は、そのとき、遅延線102の遅延が所要の範囲内となるまで、必要に応じて繰り返されてもよい。ここで、較正手順は、最適値(例えば時間にわたって所要の範囲の外側に落ちる可能性が最もありそうでない値)に遅延をセットすることを試みる反復過程であり得る。
【0029】
いくつかの態様において、コントローラ108は、遅延線102の実際の遅延と所要の遅延の間の差の大きさに基づいている手法で、制御信号128を調節することができる。例えば、ステップ制御構成要素130は、カウント112と予定カウントの間の差の大きさに基づいてステップのサイズを調節することができる。したがって、ある場合には、遅延線102の遅延の変化は遅延誤差に比例するかもしれない。このように、コントローラ108は、遅延におけるより大きな漸進的変化Δの使用を通じて許容値に遅延線102の遅延をより速く調節することができる。
【0030】
いくつかの態様において、コントローラ108は、カウント112が所要の時間期間にわたって引き継ぐであろうことを保証するように図1における1つ以上の構成要素の動作を制御することができる。ここで、コントローラ108は、信号(ライン134により表されるように)を介してカウンタ110の動作を制御するタイマー132(例えば10MHzクロックによりクロックされる)を含むことができる。例えば、信号134は、(例えばカウンタのリセットにより)ある時点でカウンタ110にカウントを開始させ、(例えばカウンタを不能にすることにより)別の時点でカウントを停止させることができる。または、コントローラ108は、何時、カウント112を予定カウント/しきい値114と比較するかを決定するためにタイマー132からの信号を使用することができる。さらに、タイマー132からの信号に基づいて、コントローラ108は、信号発生器104に特定の時に信号116を生成させる信号(ライン136により表されるように)を生成することができる。例えば、信号発生器104は、カウント動作の時間間隔の初めに信号116を生成することができる。
【0031】
目標の遅延値Dに遅延線102をセットするために使用され得るタイミング動作の一例が以下に続く。最初に、コントローラ108は、信号発生器104に単一パルス信号116を生成させるために、時刻T0において信号136を生成することができる。カウンタ110は、次に、T秒(例えば1μs)内に遅延線102により出力されるパルス信号の数Nをカウントする。|N−T/D|<しきい値114(例えば100カウント)である場合、遅延線102は、調整されると考えられる。そして、較正手順は終了する。都合よく、信号は、遅延線のより精密な較正を可能にするために、遅延における小さな変動が大きな測定可能な差となるように遅延線を通して複数回、転送され得る。
【0032】
他の場合には、コントローラ108は、T秒内に遅延線により出力されるパルス信号の数Nを、所要の遅延に対応するパルス信号の予定の数T/Dと比較する。
【0033】
N>T/Dである場合、コントローラ108はステップ量Δだけ遅延を増加させる。N<T/Dである場合、コントローラ108はステップ量Δだけ遅延を減少させる。他の場合には、コントローラ108は遅延を変更しない。較正プロセスは、次に、遅延線102の遅延が、Dの辺りの所要の範囲内になるまで、繰り返されてもよい。
【0034】
より詳細に下に説明されるように、典型的なインプリメンテーションにおいて、遅延線102は、デバイス(図1に示されない)の特定の回路の信号を遅延させるだろう。従って、結合機構(例えば、図1に示されないトランジスターのような1つ以上のスイッチ)は、回路および装置100の種々の構成要素を、遅延線102に対して結合する、および/または遅延線102から切り離す、ために提供され得る。このように、遅延線102が較正されることを可能にする構成と、遅延線102が回路の信号を遅延させる構成との間で、遅延線102を容易に切り替えることができる。特に、フィードバック経路106は、出力122と遅延線102の入力118を切り離すための機構(例えば、図1に示されない、トランジスターのようなスイッチ)を含むことができる。
【0035】
ここで、図3および図4を参照すると、遅延線を較正する装置および方法の追加の詳細は、遅延線を通して供給されるパルス信号をカウントする装置の文脈において論じられるだろう。具体的には、図3は、遅延線302の較正のための装置300のある態様を例示する。図4は、遅延線を較正するために行なわれ得る操作のある態様を例示する。
【0036】
図4のブロック402により表されるように、パルス発生器304は加算器306を介して遅延線302の入力に対して結合されるパルス信号を生成する。遅延線302は、パルス信号を遅延させ(ブロック404)、そして、ライン308により表されるような遅延したパルス信号を出力する。
【0037】
ブロック406により表されるように、加算器306を含むフィードバック経路310は、遅延線302の入力にパルス信号308を結合する。いくつかの態様において、フィードバック経路310は、それが遅延線302およびフィードバック経路310により定義されたループを通して繰り返し転送されるときに、パルス信号に与えられるかもしれない歪を補償する1つ以上の構成要素312を任意に含んでいてもよい。例えば、構成要素312は、パルス再生器(pulse regenerator)および/または増幅器として組み込むことができる。
【0038】
パルス再生器は、例えば、ループを通過し繰り返されるパスにより引き起こされたパルス信号の形の任意のひずみ(例、スメアリング(smearing)または振幅不確実性)を補償するためにパルス信号を再整形(reshape)するように使用されてもよい(ブロック408)。ある場合には、そのような再整形は、ループの安定性を維持するのを助長することができる。パルス再生器は、例えば照合フィルター(matched filter)のような種々の形態を取り得る。ここで、しかしながら、対応(provision)は、パルス再生器により信号に与えられた遅延が深刻な程度まで較正手順に悪影響を及ぼさないことを保証するように方策を講じられる必要があるかもしれない。
【0039】
増幅器は、ループを繰り返し通過されたパスにより引き起こされるパルス信号の振幅の任意の変化を補償するためにフィードバック経路310に対して利得を提供するために使用され得る。いくつかのインプリメンテーションにおいて、装置300は、パルス信号の振幅の任意の変化を自動的に補償することができる。例えば、増幅器の利得が低すぎれば、ループを通して繰り返し供給されるので、パルス信号は減衰するだろう。したがって、結局、パルス検出器314は信号を検出することができないかもしれない。他方では、利得が高すぎる場合、パルス信号とノイズは飽和するまで増幅され得る。再び、パルス検出器314はパルス信号を検出することができないかもしれない。
【0040】
従って、いくつかの態様において、装置300は、フィードバック経路における利得を較正するかもしれない。一例として、オプションのパルス検出器314は、ループを通り抜けて転送されたパルス信号が歪められたかどうか判断するために、遅延線302による1つ以上のパルス信号308の出力を検出することができる(ブロック410)。例えば、パルス検出器314は、与えられた数の繰り返し(例、1000の回の繰り返し)後にパルス信号の強度を検出することができる。パルス振幅が大きすぎるか飽和している場合、利得は減少される。パルス振幅が小さすぎる場合、利得は高められる。この目的のために、パルス検出器314は、増幅器の利得を制御する、および/または構成要素312の他のいくつかの特性を制御する信号(ライン316により表されるような)を生成することができる(ブロック412)。この手順は、パルス振幅が受け入れ可能な許容差内になるまで、繰り返される。
【0041】
いくつかの態様において、遅延線の較正が進行中である間、利得はダイナミックに調節され得る。例えば、以前のパルス振幅の機能が大きすぎたか小さすぎた場合、利得はそれぞれ減少され、または高められ得る。その機能は、最後のパルス信号、最後のいくつかのパルス信号の窓平均(windowed average)、以前のパルス信号の重みが加えられたフィルター、または1つ以上のパルス信号に関する任意の適当な線形または非線形の機能に関係し得る。
【0042】
パルス検出器314は、種々の方式で実装され得る。例えば、いくつかの態様において、パルス検出器314は、パルス信号の振幅を検出する振幅検出器を含むことができる。いくつかの態様において、パルス検出器314は、検出される信号の予想された特性と一致するように適合された照合フィルター(matched filter)を含むことができる。そのようなインプリメンテーションは、単純なピーク検出器の場合には間違った検出を引き起こし得るノイズのより良い除去を提供することができる。
【0043】
ブロック414により表されるように、カウンタ318は遅延線302により出力される各パルス信号308をカウントする。同様の方式において、図1に関連して上に説明されるように、カウンタ318は結果として生じるカウント320をコントローラ322に供給する。
【0044】
ブロック416により表されるように、対応はフィードバック経路310の遅延を説明するためになされ得る。例えば、加算器306および構成要素312は、これらの構成要素を通り抜ける任意のパルス信号にいくらかの遅延を与え得る。この遅延が、遅延線302の遅延と比較して実質のないものではない場合、遅延線302の遅延が許容できる遅延値にあるかどうか決定するとき、この遅延を補償することは望ましいかもしれない。いくつかの態様において、カウンタにより生成されたカウント320は、遅延線302に起因しない任意の構成要素の遅延を償うために調節され得る(例えば、減らされ得る)。いくつかの態様において、予定カウントおよび/またはしきい値324は、構成要素の遅延を償うために調節され得る(例えば、増やされ得る)。
【0045】
種々の技法は、構成要素の遅延値を得るために使用され得る。例えば、構成要素が製造された後、特定の構成要素の遅延または構成要素の特定のタイプは測定され得る。または、構成要素の遅延は計算され得る、または推定され得る。例えば、構成要素の遅延の平均は、構成要素の分析または構成要素の複数サンプルに基づいて、統計的に計算され得る、または推定され得る。いずれの場合も、装置300は、遅延の統計的平均値、測定された遅延、または較正操作において使用するためにプログラムされ得る他のいくつかのパラメータ示すオフセット値が入ったデータ・メモリを含むことができる。
【0046】
コントローラ322は、ブロック418によって表わされるように、遅延線322の遅延が許容可能かどうか判断するために、カウント322を予定カウント/しきい値324(および/または他のある適切な基準線(baseline))と比較する。ブロック420により表されるように、遅延が受け入れ可能でなければ、コントローラ322は比較に基づいて制御信号(ライン326により表されるように)を調節するだろう。例えば、図1に関連して上に説明されるように、コントローラ322は、増加を基礎に制御信号326の大きさ、および/または極性を増加させることもできる、または減少させることもできる。さらに、コントローラ322は、比較の結果に基づいたステップ幅を調節することができる。次に、コントローラ322は、遅延を調節するために結果として生じる制御信号326を遅延線302に供給するだろう(ブロック422)。
【0047】
与えられたアプリケーションの要件によって、パルス発生器304は、種々の形式のパルス信号を生成することができる。一般に、パルス信号の幅は、遅延線302の遅延の期間未満であり得る。このように、パルス信号の第1の遷移が遅延線302の出力から遅延線302の入力に戻って供給される前に、パルス信号の第2の遷移は遅延線302に入力され得る。
【0048】
いくつかの態様において、パルス発生器304は、フィードバック経路を通って同時に転送され得るいくつかのパルス信号を生成することができる。これらのパルス信号が直交であることを保証するために、第1のパルス信号と最後のパルス信号の間の時間は、遅延線302の遅延の期間未満であり得る。または、他の対応はパルス信号の「衝突」の可能性、または影響を低減するためになされ得る。例えば、パルス信号は、衝突を回避するために時間間隔を置かれ得る。あるいは、衝突の可能性は、推定され、カウンタのカウント、予定カウント、または、しきい値の1つ以上において考慮に入れることができる。複数のパルス信号の使用の考えられる利点は、与えられたカウントがより速く到達され得るということである。したがって、較正動作を行なうために、より少ない時間が必要され得る、そして、より少ないパワーが使用され得る。複数のパルス信号の使用の別の考えられる利点は、多くのパルス信号が与えられた時間において処理され得るので、ノイズまたはひずみによるパルス検出ミスの任意の悪影響も低減され得るということである。
【0049】
次に図5および図6を参照すると、遅延線を較正する方法および装置の追加の詳細は、遅延線を通して繰り返しデジタル信号を供給する装置の文脈において論じられるだろう。図5は、遅延線502を較正するために装置500のある態様を示す。図6は、遅延線を較正するために行なわれ得る操作のある態様を示す。
【0050】
図6のブロック602により表されるように、ステップ発生器504は、遅延線502に供給されるべきステップ信号を生成する。この場合、ブロック604により表されるように、XORゲート508を組込むフィードバック経路506は、遅延線502により出力される信号にステップ信号を結合し(ブロック604)、遅延線502の入力にその結果を供給する(ブロック606)。すなわち、XORゲート508の出力は、ステップ信号の現在値、および遅延線502の出力の現在値に依存する。ここで、遅延線502の出力信号の初期状態にかかわらず、ひとたびステップ信号が遷移する(ロー状態からハイ状態またはハイ状態からロー状態へ)と、XORゲート508の出力は変化する(ハイからロー、またはローからハイへ)だろう。さらに、遅延線502が信号を遅延させ(ブロック608)、遅延した信号を出力した後、遅延線602の出力信号における結果として生じる変化は、さらにXORゲート508の出力における対応する変化も引き起こすだろう。
【0051】
従って、デジタル信号は、フィードバックループ506および遅延線502を通して(事実上)絶えず供給されるであろうことが十分に理解されるべきである。一例として、遅延線502の遅延が10nsであるとき、XORゲートは、約50MHzの周波数を持っている信号を出力するだろう。さらに、この信号の形は、XORゲートが利得および信号のエッジ整形を本質的に提供するので、遅延線502により出力される信号の数にかかわらず維持され得る、したがって、デジタル信号および関連するデジタル構成要素の使用を通じて、例えば、図1に関連して上に説明されるように、装置500は信号のひずみを補償する追加の構成要素を使用せずに比較的安定した較正動作を提供することができる。
【0052】
ブロック610により表されるように、カウンタ518は、遅延線502により出力される各信号を(例えば、信号の立ち上がりエッジおよび/または立下がりエッジを介して)カウントする。それから、カウンタ518は、結果として生じるカウント510をコントローラ512に供給する。
【0053】
コントローラ512は、遅延線502の遅延が許容できるかどうか判断するために、カウント510を予定カウントおよび/またはしきい値514(あるいは他のある適切な基準線)と比較する。遅延が許容できない場合、コントローラ512は、比較に基づいて遅延を調節するために適切な制御信号516を生成するだろう(ブロック612)。
【0054】
上に説明されるように、実際上、遅延線は、回路における信号に対して遅延を与えるために、回路に組み入れられる。図7は、ここに教示されるような調整可能な遅延線を組込んだ典型的な送信基準システム700のいくつかの態様を例示する。いくつかの態様において、送信機基準シグナリング技法は、例えば、パーソナル・エリア・ネットワークまたはボディ・エリア・ネットワークを提供する超広帯域システムにおいて使用され得る。図7の複雑さを低減するために、遅延線を較正するための関連する装置(例えばカウンタとコントローラ)の種々の態様は示されない。しかしながら、これらの態様がシステム700に組み入れられてもよいことは理解されるに違いない。
【0055】
送信基準システム700は、送信機セクション(図7の上半分)と受信機セクション(図7の下半分)を含んでいる。図7の例において、送信機セクションは遅延線702を含んでいる。そして、受信機セクションは遅延線704を含んでいる。これらのセクションの各々の典型的な操作は、図8および図9のフローチャートに関連して説明されるだろう。
【0056】
図8のブロック802により表されるように、ここに説明されるように、遅延線702が較正された後、遅延線702の較正の間に使用されたフィードバック経路は切り離され得る。例えば、遅延線702の出力が遅延線702の入力にフィードバックされること防ぐために、スイッチ(例えばトランジスターまたは他のいくつかの適当な構成要素)706は、フィードバック経路において開かれ得る。
【0057】
ブロック804により表されるように、パルス発生器708は、加算器712を介して遅延線702に結合される(ライン710により表されるように) 基準パルスを生成する(ブロック806)。この例において、較正動作の間に、パルス発生器708および加算器712は、図3のパルス発生器304および加算器306と類似の機能を行なうことができる。ブロック808により表されるように、遅延線702による遅延した基準パルス出力は、対応するデータビット716に基づいてデータパルスを生成するために(例えば乗算器714により)使用される。
【0058】
ブロック810により表されるように、ブロック804で生成された基準パルスとブロック808で生成されたデータパルスは、送信基準信号を供給するために事実上(例えば加算器718を介して)連結させられる。ここで、基準パルスは、遅延線702の遅延により決められるような時間の所定量だけデータパルスに先行するだろう。
【0059】
送信基準信号をコード化する時、遅延線702は、このように基準パルスとデータパルスの間の所要の遅延を提供する。好都合に、ここに教示されるような遅延線の較正技法の使用を通じて、遅延線702の遅延は、さもなければ遅延線702の遅延に影響を与え得る、任意の処理変動、温度変化、または他の条件に関係なく、高水準の精度および確度に設定されかつ維持され得る。
【0060】
いくつかの態様において、遅延線により与えられた遅延は設定可能であり得る。例えば、異なる遅延が、異なる通信チャンネルに対して指定されてもよい。さらに、基準パルスとデータパルスの異なるセット間の遅延は、ダイナミックに(例えば既知のホッピングシーケンスに従って)変化し得る。そのような場合、ここに教示されるような較正メカニズムは、遅延線に対して異なる遅延の値を較正するように、および/または最適の遅延値あるいは遅延値のセットを提供するべく遅延線を較正するように、やはり設定可能であり得る。
【0061】
ブロック812により表されるように、送信機出力段720は、送信基準信号を処理(例えば、フィルタし増幅する)し、その信号を送信のためにアンテナ722に供給する。
【0062】
システム700の受信機セクションの典型的な動作は次に、図9の動作に関連して論じられるだろう。図7の例において、パルス発生器708は、遅延線704の較正用のパルス信号を生成するために使用され得る。したがって、較正動作の間に、パルス発生器708および加算器724は、図3のパルス発生器304および加算器306と同様の機能を行なうことができる。この場合、システム700は、受信機の入力段728を、パルス発生器708の一方の出力またはアンテナ722に選択的に結合するスイッチ726を含み得る。このように、受信機入力段728は、較正動作の間にパルス発生器708からパルスを受信し、または通常動作の間にアンテナ722からの信号を受信することができる。
【0063】
ブロック902および図9により表されるように、遅延線704が、ここに説明されるように較正された後、遅延線704の較正の間に使用されたフィードバック経路は切り離すことができる。例えば、遅延線704の出力が遅延線704の入力にフィードバックされることを防ぐために、スイッチ730は、フィードバック経路において開かれ得る。
【0064】
ブロック904により表されるように、通常動作の間に、受信機入力段728はアンテナ722を介して送信基準信号を受信することができる。上に説明されるように、送信基準信号は、一連の基準およびデータパルスから成る。受信機入力段728は、例えば、増幅とフィルタリングを含む各種動作を行ない得る。
【0065】
ブロック906により表されるように、与えられた基準およびデータパルス対の基準パルスは、(ライン732により表されるように)遅延線704の入力に対して結合されている。このように、基準パルスは、基準パルスと対応するデータパルスの間の期間と等しい時間量、遅延され得る(ブロック908)。したがって、遅延線704は、送信基準信号のデコードのために基準パルスとデータパルスの間の所要の遅延を、精度良く提供する。
【0066】
ブロック910により表されるように、遅延した基準パルスは、対応するデータパルスに(例えば乗算器734を介して)連結され得るこの動作は、受信データパルスからデータ情報を効率的に抽出するために照合フィルターの機能を事実上提供することができる。そのとき、結果として生じるパルスは、送信基準信号からデータを再生するためにパルスをさらに処理(例えば、増幅し、フィルタ)することができるデータ再生構成要素736に供給され得る。
【0067】
次に図10および11を参照すると、いくつかの態様において、遅延線を較正する装置および方法は、遅延線の遅延の表示(indication)を生成するために基準信号と遅延した基準信号を連結させることができる。ここで、フィード・フォワード・メカニズムは、基準信号と遅延した基準信号を連結させることを容易にするために使用され得る。そのとき、連結信号の振幅は、遅延線の実際の遅延に関して表示を提供するために使用され得る。
【0068】
図11のブロック1102により表されるように、基準信号発生器1002は、遅延線1004の入力に結合される基準信号(ライン1006により表されるように)を生成する。いくつかの態様において、基準信号1006は、例えば、サイン関数、コサイン関数または他のいくつかの適当な波形を提供する連続波信号を含むことができる。信号発生器1002は、例えばコントローラ1010から受信される制御信号1008に従って基準信号1006の生成を開始し、終了することができる。ブロック1104により表されるように、遅延線1004は基準信号1006を遅延させて、コンバイナ1012の入力に遅延した基準信号を供給する。
【0069】
ブロック1106により表されるように、コンバイナ1012は、フィード・フォワード・パス1014を介して供給される基準信号、および遅延した基準信号を連結させる。コンバイナ1012は、比較器、加算器(summer)(加算器(adder))、減算器のような演算装置、または他のいくつかの適当な連結するメカニズムを含むことができる。ここで、コンバイナ1012により出力される信号は、遅延線1004により位相シフトを受けている。さらに、この位相シフトは、出力信号の振幅(例えばピーク値)に影響を与える。
【0070】
従って、ブロック1108により表されるように、コンバイナ1012は、振幅検出器1016に連結信号を供給する。いくつかの態様において、振幅検出器1016は、連結信号のピークを検出するのに適合したピーク検出器を含むことができる。例えば、基準信号が正弦波である場合には、遅延線は、sin波における位相シフトφ=ω*Dを生成する。ただしωはラジアンにおける正弦波周波数である。そして、Dは、秒における遅延線1004の遅延である。コンバイナ1012が加算器である場合、加算器1012の出力は、sin(ωt)+sin(ωt+φ)=2sin(ωt+φ/2)cos(φ/2)である。ピーク検出器1016は、2cos(φ/2)である時間にわたるピークを検出する。あるいは、コンバイナ1012が減算器である場合、ピーク検出器1016により検出される時間にわたるピークは、2sin(φ/2)である。ライン1018により表されるように、振幅検出器1016はコントローラ1010に検出値(例えばピーク値)を供給する。
【0071】
ブロック1110により表されるように、コントローラ1010は検出値1018に基づいて遅延線1004での遅延を調節する。例えば、比較器1020は、振幅検出器1016により供給される振幅1018(例えばピーク値)をしきい値1022と比較することができる。振幅1018が、しきい値1022(または、しきい値1022のある範囲内)より大または小である場合で、コントローラ1010は、遅延線1004の遅延を増加させるか減少させるために、ここに説明されるような適当な制御信号1024を生成することができる。
【0072】
同様の方式において、上に説明されるように、典型的なインプリメンテーションにおいて、遅延線1004は、デバイス(図10に示されない)の特定回路の信号を遅延させるだろう。従って、結合機構(例えば1つ以上のスイッチ(図10に示されない))は、遅延線1004に/遅延線1004から、装置1000および回路の種々の構成要素を結合する、および/または切り離すために提供され得る。
【0073】
ここの教示は様々なデバイスに組み入れられ得る。例えば、ここに教示された1つ以上の態様は、電話(例えば携帯電話)、個人情報端末(「PDA」)、娯楽装置(例えば音楽あるはビデオデバイス)、ヘッドセット、マイクロホン、バイオメトリック(biometric)センサ(例えば心拍数モニタ、歩数計、EKGデバイス、など)、ユーザ入出力デバイス(例えばウオッチ、リモート・コントロール、など)、タイヤ圧力計または他の適当なデバイスに組み入れられ得る。さらに、これらのデバイスは異なるパワーおよびデータ要件を持ち得る。都合よく、ここの教示は、低消費電力アプリケーション(例えば、それはパルスに基づいた信号方式を使用する)における、および比較的高いデータレート(例えば高帯域パルスを使用するアプリケーションにおける)を含む様々なデータレートにおける用途に適合しているかもしれない。
【0074】
ここに説明された構成要素は、様々な方式において実装され得る。例えば、図12を参照すると、装置1200は、図1、3および5における同様の構成要素に対応し得る構成要素1202、1204、1206、1208、1210、1212、1214、1216および1218を含んでいる。図13において、装置1300は、図7における同様の構成要素に対応し得る構成要素1302、1304、1306、1308、1310、1312、1314、1316、1318および1320を含んでいる。図14において、装置1400は、図10における同様の構成要素に対応し得る構成要素1402、1404、1406、1408、1410および1412を含んでいる。図12、13および14は、いくつかの態様において、これらの構成要素が適切なプロセッサ構成要素を介して実装され得ることを例示する。これらのプロセッサ構成要素は、ここに教示されるような構成を使用して、少なくとも一部分、いくつかの態様において実装され得る。いくつかの態様において、プロセッサは、これらの構成要素の1つ以上の機能の全て、または一部分を実装するのに適合しているかもしれない。いくつかの態様において、破線のボックスにより表される構成要素はオプションである。
【0075】
さらに、ここに説明された構成要素と機能は任意の適当な手段も使用して実装され得る。そのような手段は、また、ここに教示されるような対応する構成を使用して、少なくとも一部分実装され得る。特に、そのような手段の1つ以上は、図12、13および14のプロセッサ構成要素の1つ以上と同様の機能を提供するために実装され得る。例えば、いくつかの態様において、遅延するための手段は遅延線を含み得る、信号の生成のための手段は信号発生器を含み得る、結合するための手段はカップラを含み得る、およびカウントするための手段はカウンタを含み得る、遅延を調節するための手段はコントローラを含み得る、比較する手段は比較器を含み得る、利得を調節するための手段は増幅器を含み得る、再生のための手段は再生器を含み得る、検出のための手段は検出器を含み得る、基準パルスを生成するための手段はパルス発生器を含み得る、切り離しのための手段はスイッチを含み得る、連結のための手段は加算器および/または乗算器を含み得る、受信のための手段は受信機を含み得る、および振幅を検出するための手段は振幅検出器を含み得る。さらに、これらの構成要素が他の構成および/または他の動作を使用して、他の方式において実装されてもよいことは理解されるに違いない。さらに、これらの構成要素の1つ以上の機能のうちのいくつか、またはすべては他のタイプの構成要素を使用して実装され得る。
【0076】
当業者は、情報と信号が様々な異なる技術および技法のうちの任意のもの使用して表わされ得ることを理解するだろう。例えば、上記説明の全体にわたって参照され得るデータ、命令、コマンド、情報、信号、ビット、シンボルおよびチップは、電圧、電流、電磁波、磁界か磁気粒子、光学界か光学粒子、またはそれらの任意の組み合わせにより表され得る。
【0077】
当業者は、種々の実例となる論理ブロック、モジュール、プロセッサ、手段、回路、およびここに開示された態様に関連して説明されたアルゴリズム・ステップが電子ハードウェア、種々の形態のプログラムまたは命令を組み込んでいる設計コード(それらはここでは便宜上「ソフトウェア」または「ソフトウェアモジュール」と呼ばれるかもしれない)、あるいは両方の組み合わせとして、実装されてもよいことを、さらに認識するだろう。明白にハードウェアとソフトウェアのこの互換性を示すために、種々の実例となる構成要素、ブロック、モジュール、回路およびステップは、それらの機能の点から一般的に上で説明された。そのような機能がハードウェアまたはソフトウェアとして実装されるかどうかは、システム全体に課された特定の用途と設計制約に依存する。当業者は、各特定の用途に対して種々の方式において説明された機能をインプリメントすることができる。しかし、そのようなインプリメンテーションの決定は、本開示の範囲からの逸脱を引き起こすとは解釈されるべきでない。
【0078】
ここに示された態様に関連して説明された、種々の実例となる論理ブロック、モジュール、および回路は、汎用プロセッサ、デジタル信号プロセッサ(DSP)、特定用途向けIC(ASIC)、フィールドプログラマブルゲートアレイ(FPGA)または他のプログラム可能論理回路、個別のゲートかトランジスター・ロジック、個別のハードウェア構成機器、あるいは、ここに説明された機能を行なうことを目指したそれらの任意の組み合わせによりインプリメントされてもよいし実行されてもよい。汎用プロセッサは、マイクロプロセッサかもしれない。しかし、他の選択肢において、プロセッサは任意の従来のプロセッサ、コントローラ、マイクロコントローラまたは状態機械(state machine)かもしれない。プロセッサは、コンピューティング装置(例えばDSPとマイクロプロセッサの組み合わせ、複数個のマイクロプロセッサ、DSPコアに結合した1個以上のマイクロプロセッサ、または任意の他のそのような構成の組み合わせ)としてインプリメントされてもよい。
【0079】
開示されたプロセスにおけるステップの特定の順序か階層が、典型的なアプローチの一例であることは理解される。設計の選択で基づいて、本開示の範囲内にとどまる限り、プロセスのステップの特定の順序または階層が再配置されてもよいことは理解される。付随する方法の請求項は、例示の順序における種々のステップの要素を提示する。そして、提示された特定の順序または階層に限定されるべきことを意図していない。
【0080】
ここに開示された態様に関連して説明された方法またはアルゴリズムのステップは、ハードウェア、プロセッサにより実行されるソフトウェアモジュール、あるいは2つの組み合わせにおいて直接具現化され得る。ソフトウェアモジュール(例えば、実行可能命令および関連するデータを含んでいる)および他のデータは、RAMメモリ、フラッシュ・メモリ、ROMメモリ、EPROMメモリ、EEPROMメモリ、レジスタ、ハードディスク、取外し可能ディスク、CD−ROMまたは技術において既知の機械可読の記憶媒体の任意の他の形態のようなデータ・メモリに存在することができる。典型的な記憶媒体は、プロセッサが情報(例えばソフトウェア命令)を記憶媒体から読むことができるように、かつ記憶媒体に対して情報を書き込みすることができるように、例えばコンピュータ/プロセッサ(それは便宜上、ここに「プロセッサ」と呼ばれ得る)のような機械に対して結合されているかもしれない。典型的な記憶媒体は、プロセッサに対して内蔵されているかもしれない。プロセッサと記憶媒体は、1つの特定用途向けICに存在してもよい。ASICはユーザ装置に存在してもよい。他の選択肢において、プロセッサと記憶媒体はユーザ装置における個別部品として存在してもよい。
【0081】
開示された態様の以前の説明は、任意の当業者が本開示を作るか使用することを可能にするために提供される。これらの態様に対する種々の修正は、当業者に容易に明白になる。そして、ここに定義された一般的な法則は、開示の精神または範囲から外れずに、他の態様に適用され得る。したがって、本開示は、ここに示された態様に対して限定するようには意図されないが、ここに開示された法則および新規な特徴に一致する最も広い範囲を与えられるべきである。
【技術分野】
【0001】
本出願は、一般に通信に関する、そしていくつかの態様において遅延線(delay line)を較正すること(calibrating)に関する。
【背景技術】
【0002】
遅延線は、信号に対して既知の遅延を与えるために機構を提供する。例えば、遅延線への信号入力は、所定時間の後に比較的そのまま遅延線を出ることができる。
【0003】
遅延線の典型的な用途は、異なる位相を持つクロック信号を供給するためにクロック信号を遅らせることを含む。遅延線の別の典型的な用途は、他の信号における情報によりその信号(例えばクロックエッジまたはデータ)における情報を整列させる回路において信号を遅らせることを含む。別の考えられる用途は、超広帯域の送信基準の送信機および受信機の遅延に関する。送信機については、与えられた遅延は、基準パルスとデータパルスの間で提供され得る。受信機については、基準パルスをデータパルスと相関するために、その同じ遅延が基準パルスに対して与えられ得る。遅延線は、さらにインバータのチェーンに基づいた遅延線のように、クロック発生のためのリングオシレータにおいて使用され得る。遅延線は、さらに利得要素を通して遅延フィードバックを伴う超再生受信機(super regenerative receiver)として使用され得る。他の多くの用途がありえる。
【0004】
実際上、遅延線の実際の遅延は、その公称の所期の値と変わるかもしれない。例えば、集積回路の処理変動および温度のような要因は、遅延線の実際の遅延を公称値より高くさせるかまたはより低くさせるかもしれない。集積回路の処理変動による遅延線の遅延への影響は、比較的静的である。すなわち、一旦遅延線が製造されれば、その遅延線の実際の遅延は、その公称値よりわずか下または上である特定の値であり得る。温度変動による遅延線の遅延への影響は、比較的動的かもしれない。ここで、遅延は、使用環境における温度の変化に応じて時間にわたって偏移するかもしれない。
【0005】
従って、比較的精密な遅延を必要とするアプリケーションは、遅延線較正(delay line calibration)のいくつかの形態を組込むかもしれない。例えば、調整可能な遅延線の遅延は、遅延線に供給される制御信号の値に基づいて変化させられ得る。この場合、制御機構は、与えられた値の範囲(例えば、公称の遅延のあるパーセンテージ内)での遅延を維持するように遅延線の遅延を調節するために使用することができる。ここで、対応(provisions)は、遅延線の現在の遅延を測定するか推定するためになされ得る。遅延が希望の値の範囲内にないことをこの測定値か推定値が示す場合、制御信号は、遅延線の遅延を許容値に戻すように調節するために使用され得る。
【発明の概要】
【0006】
開示の選択された態様の概要が以下に続く。便宜上、開示の1つ以上の態様が「態様(an aspect)」または「態様(aspects)」とここに単に呼ばれ得る。
【0007】
いくつかの態様において、調整可能な遅延線は、遅延線の遅延を希望の値の範囲内に維持するために較正される。信号は遅延線に供給される。そして、遅延線の結果として生じる出力は、遅延線を通して遅延の表示を得るように処理される。そのとき、その表示に基づいて必要なときに、遅延線の遅延は調節される。
【0008】
いくつかの態様において、期間を通して遅延線により信号について与えられた累積的な遅延を算定するために、信号は、遅延線を複数回通過される。累積的な遅延は、そのとき、遅延線の遅延を調節する必要があるかどうか決定するために、予定された累積的な遅延と比較される。これは、例えば、信号が遅延線により出力される回数をカウントし、このカウントを予定カウント(expected count)と比較することにより遂行され得る。
【0009】
いくつかの態様において、パルス信号は、遅延線の入力に供給される。そして、その遅延線の出力は遅延線の入力にフィードバックされる。遅延線の出力に結合(couple)されたカウンタは、パルス信号が遅延線により出力される回数を数える。カウンタにより生成されたカウントは、次に、遅延線によりパルス信号について与えられた遅延が予定の範囲内の値にあるかどうか決定するために、予定カウントと比較される。この比較に基づいて、適切な制御信号は、必要ならば遅延を調節するために遅延線に供給され得る。
【0010】
いくつかの態様において、対応(provision)は、遅延線を複数回通過されている信号の結果として信号に対して付与されるかもしれないひずみを補償するためになされ得る。例えば、フィードバックループにおける利得は、信号の振幅における変化を補償するために、必要なときに、供給され調節され得る。さらに、信号の再生器は、信号のひずみを補償するためにフィードバックループにおいて提供されてもよい。
【0011】
いくつかの態様において、デジタル信号は、遅延線を繰り返し通過され得る。例えば、排他的論理和(exclusive−or)(「XOR」)ゲートのようなコンバイナ(combiner)は、遅延線の入力にステップ信号および遅延線の出力を結合することができる。ここで、ステップ遷移が出力からXORゲートに供給されるので、遷移は、XORゲートの出力において生じ、それによって遅延線に与えられる繰り返しの交番する信号(repetitive alternating signal)をもたらすだろう。遅延線の出力に結合されたカウンタは、信号が遅延線により出力される回数をそれによってカウントすることができる。つぎに、このカウントは、予定カウントと比較され得る、そして、この比較に基づいて遅延線の遅延が必要に応じて調整される。
【0012】
いくつかの態様において、遅延線を通った遅延は、遅延線が信号に対して与える位相シフトの分析に基づいて計算することができる。例えば、基準信号(例えば正弦波のような連続信号)は、遅延した基準信号を生成するために遅延線の入力に供給され得る。次に、基準信号および遅延した基準信号は、両方の信号の位相成分を含む連結信号(combined signal)を生成するように連結させられ得る。連結信号の振幅は、遅延した基準信号に対して与えられた遅延に関する表示(indication)を提供する。したがって、連結信号の振幅の検出により、必要に応じて、遅延線の遅延は調節され得る。
【0013】
いくつかの態様において、遅延線は送信基準システムに組み入れられる。送信機基準システムにおいて、送信波形は、データパルスが後続するテンプレートパルス(例えば基準パルス)から成る。そこにおいて、ビット値は、例えば、基準パルスとデータパルスの間の差分(differential)として符号化されるかもしれない。ここで、データパルスは、既知の時間間隔で基準パルスに後続するだろう。従って、基準パルスとデータパルスの間の所要の間隔を提供するために、遅延線は送信機において使用され得る。反対に、受信機において、遅延線は、対応するデータパルスに合わせて基準パルスを並べるために受信基準パルスを遅らせるために使用され得る。
【0014】
これらおよび開示の他の特徴、態様および利点は、以下の詳細な説明、添付された請求項および添付の図面に関して熟考された時、より完全に理解されるだろう。
【0015】
一般的慣習に従って、図面において示された種々の特徴は、一定の縮尺で描かれていないかもしれない。従って、種々の特徴の寸法は、明瞭さのために任意に拡大されるかもしれないし縮小されるかもしれない。さらに、図面のうちのいくつかは明瞭さのために単純化されているかもしれない。したがって、図面は、与えられた装置または方法の構成要素のすべてを描いていないかもしれない。最後に、同じ参照数字は明細書と図の全体にわたって同じ特徴示すために使用され得る。
【図面の簡単な説明】
【0016】
【図1】遅延線を較正するためにフィードバックを使用する装置のいくつかの典型的な態様の簡略ブロック図である。
【図2】遅延線を較正するために行なわれ得る操作のいくつかの典型的な態様のフローチャートである。
【図3】遅延線を通してフィードバックされたパルス信号をカウントすることにより、遅延線を較正する装置のいくつかの典型的な態様の簡略ブロック図である。
【図4】遅延線を較正するために行なわれ得る操作のいくつかの典型的な態様のフローチャートである。
【図5】遅延線を較正するためにデジタル・フィードバック信号を使用する装置のいくつかの典型的な態様の簡略ブロック図である。
【図6】デジタル・フィードバック信号を使用して、遅延線を較正するために行なわれ得る操作のいくつかの典型的な態様のフローチャートである。
【図7】送信基準システムのいくつかの典型的な態様の簡略図である。
【図8】送信基準信号を送信するために行なわれ得る操作のいくつかの典型的な態様のフローチャートである。
【図9】送信基準信号を受信するために行なわれ得る操作のいくつかの典型的な態様のフローチャートである。
【図10】基準信号および遅延基準信号を連結させることにより、遅延線を較正する装置のいくつかの典型的な態様の簡略ブロック図である。
【図11】基準信号および遅延基準信号を連結させることにより遅延線を較正するために行なわれ得る操作のいくつかの典型的な態様のフローチャートである。
【図12】遅延線を較正するためにフィードバックを使用する装置のいくつかの典型的な態様の簡略ブロック図である。
【図13】送信基準システムのいくつかの典型的な態様の簡略図である。
【図14】信号および遅延信号を連結させることにより遅延線を較正する装置のいくつかの典型的な態様の簡略ブロック図である。
【詳細な説明】
【0017】
開示の種々の態様は、以下に説明される。ここの教示が種々様々の形式で具体化されること、および、ここに示された任意の特定の構成および/または機能も単に代表的なことは明白に違いない。ここにおける教示に基づいて、当業者は、ここに開示された態様が他の態様と独立して実現され得ること、およびこれらの態様の2つ以上が種々のやり方で連結され得ることを認識するべきである。例えば、ここに述べられた任意の数の態様を使用して、装置は実現され、および/または、方法は実行されてもよい。さらに、ここに述べられた態様の1つ以上に加えて、またはそれ以外の他の構成および/または機能を使用して、装置は実現され、および/または、方法は実行されてもよい。
【0018】
図1は、遅延線102の較正のために装置100のある態様を示す。簡潔に言うと、信号発生器104からの信号がフィードバック経路106経由で遅延線102を通して繰り返し供給されるように、遅延線102はフィードバックコンフィギュレーションにおいて設定される。コントローラ108は、遅延線102の遅延が所要の遅延の値の範囲内にあるかどうか決定するために、信号に対して与えられる、結果として生じる累積的な遅延を計算する。例えば、コントローラ108は、カウンタ110に関連して、与えられた期間内に遅延線102を信号が通過した回数のカウント112を得ることができる。コントローラ108は、このカウントを、その期間に対するカウントの期待値を示すしきい値114および/または予定カウントと比較する。遅延線102の遅延が、所要の範囲内にないことを比較が示す場合、それに応じてコントローラ100は遅延線102の遅延を調節する。
【0019】
遅延線を較正するために使用され得る典型的な操作が、図2に関連して説明されるだろう。便宜上、図2(またはここにおける他のフローチャート)の操作は、特定の構成要素により行なわれるように説明されるかもしれない。しかしながら、これらの操作が他の構成要素により、および/またはそれらに関連して行なわれてもよいことは認識されるべきである。
【0020】
遅延線の較正動作は、種々の時に行なわれ得る。一般に、関連する回路がパワーアップされる時、装置100は較正手順を行なうだろう。さらに、装置100は、時々(例えば周期的に)または、いくつかの刺激(stimulus)に応えて較正操作を行なってもよい。例えば、較正動作は、装置100が温度の変化を検出する時、始められてもよい。したがって、装置100は、与えられたしきい値を越える温度変化があったかどうか決定するために使用される温度センサー(示されない)を含んでいてもよい。回路が非動作中または動作中の時、較正が行なわれてもよい。後のケースにおいて、対応(provisions)は、較正手順が関連する回路の動作に著しく影響を与えないことを保証するようになされ得る。
【0021】
最初に(例えばパワーアップ時に)、遅延線102の遅延は、基準値かデフォルト値にセットされ得る。この場合、下に説明される較正動作は、目標値(例えば許容値の範囲内の値に対して)に遅延線の遅延を調節するように行なわれ得る。
【0022】
図2においてブロック202により表されるように、信号発生器104は、カップラ120を介して遅延線102の入力118に結合される信号(ライン116により表されるように)を発生する。より詳細に下に説明されるように、カップラ120は、加算器、論理ゲートまたは他のいくつかの適当な結合機構を含み得る。ブロック204により表されるように、信号は、それが遅延線102を通り抜けるのでそれにより遅延される。
【0023】
遅延線102の出力122は、カップラ120を含むフィードバック経路106経由で入力106に対して結合されている。従って、信号発生器104からの信号は、遅延線102を通り抜けた後、その信号は入力106にフィードバックされるだろう(ブロック206)。したがって、信号は遅延線102を通過する毎に繰り返し遅延されるだろう。
【0024】
ブロック208で、カウンタ110は、遅延線102が(ライン124により表されるように)信号を出力すると毎回、カウントを増加する。言いかえれば、カウンタ110は、信号が遅延線102およびフィードバック経路112を通してラウンドトリップ(round−trip)を完了すると、毎回、カウントを増加する。従って、各カウントは、遅延線102の遅延に相当する期間を表す。カウンタ110は、(ライン112により表されるように)対応する信号を介してコントローラにカウントを供給する。
【0025】
ブロック210により表されるように、コントローラ108は、遅延線102の遅延が目標値の範囲内にあるかどうかを決定するためにカウント112を使用する。ここで、比較器126は、カウントを、カウントの許容値の範囲を定義する予定カウントおよびしきい値114と比較することができる。例えば、比較器126は、カウント112と予定カウント値との間のカウント差を決定することができる。この差が、許容量(例えばしきい値)より大きい場合、比較器は、遅延線102の遅延を調節する必要があることを示す信号を生成することができる。さらに、比較器126は、カウント112が予定カウント値より大きいか、または、それより小さいかどうかを決定する。したがって、比較器126により生成された信号は、さらに(例えば、カウント112が高すぎるか低すぎるかにそれぞれ基づいて)遅延線102の遅延を増加させるか、減少させる必要があることを示すことができる。
【0026】
比較器126からの信号に基づいて、コントローラ108は、遅延線102の遅延を制御する制御信号(ライン128により表されるように)を調節する。典型的なインプリメンテーションにおいて、これは遅延線102の遅延における対応する漸進的変化(incremental change)Δを引き起こす定義済みのステップ値により制御信号128を調節することを含んでいる。従って、図1の例において、ステップ制御構成要素130は、ステップ増加において制御信号128の大きさ(例えば正または負方向における)を調節する。
【0027】
制御信号128におけるこの変化は、遅延線102の遅延における対応する漸進的変化Δを生じる。例えば、調整可能な遅延線は、スイッチドキャパシターまたはバラクターを介して実装された調整可能な群遅延のフィルターを含み得る。または、調整可能な遅延線は、可変長伝送路、サンプルアンドホールド・タップ遅延線または他のいくつかの調整可能な構成を含むことができる。したがって、制御信号128は、これらの構成要素の1つ以上と相互に作用し、結果において、遅延線の「長さ(length)」を制御することができる。
【0028】
図2の操作は、そのとき、遅延線102の遅延が所要の範囲内となるまで、必要に応じて繰り返されてもよい。ここで、較正手順は、最適値(例えば時間にわたって所要の範囲の外側に落ちる可能性が最もありそうでない値)に遅延をセットすることを試みる反復過程であり得る。
【0029】
いくつかの態様において、コントローラ108は、遅延線102の実際の遅延と所要の遅延の間の差の大きさに基づいている手法で、制御信号128を調節することができる。例えば、ステップ制御構成要素130は、カウント112と予定カウントの間の差の大きさに基づいてステップのサイズを調節することができる。したがって、ある場合には、遅延線102の遅延の変化は遅延誤差に比例するかもしれない。このように、コントローラ108は、遅延におけるより大きな漸進的変化Δの使用を通じて許容値に遅延線102の遅延をより速く調節することができる。
【0030】
いくつかの態様において、コントローラ108は、カウント112が所要の時間期間にわたって引き継ぐであろうことを保証するように図1における1つ以上の構成要素の動作を制御することができる。ここで、コントローラ108は、信号(ライン134により表されるように)を介してカウンタ110の動作を制御するタイマー132(例えば10MHzクロックによりクロックされる)を含むことができる。例えば、信号134は、(例えばカウンタのリセットにより)ある時点でカウンタ110にカウントを開始させ、(例えばカウンタを不能にすることにより)別の時点でカウントを停止させることができる。または、コントローラ108は、何時、カウント112を予定カウント/しきい値114と比較するかを決定するためにタイマー132からの信号を使用することができる。さらに、タイマー132からの信号に基づいて、コントローラ108は、信号発生器104に特定の時に信号116を生成させる信号(ライン136により表されるように)を生成することができる。例えば、信号発生器104は、カウント動作の時間間隔の初めに信号116を生成することができる。
【0031】
目標の遅延値Dに遅延線102をセットするために使用され得るタイミング動作の一例が以下に続く。最初に、コントローラ108は、信号発生器104に単一パルス信号116を生成させるために、時刻T0において信号136を生成することができる。カウンタ110は、次に、T秒(例えば1μs)内に遅延線102により出力されるパルス信号の数Nをカウントする。|N−T/D|<しきい値114(例えば100カウント)である場合、遅延線102は、調整されると考えられる。そして、較正手順は終了する。都合よく、信号は、遅延線のより精密な較正を可能にするために、遅延における小さな変動が大きな測定可能な差となるように遅延線を通して複数回、転送され得る。
【0032】
他の場合には、コントローラ108は、T秒内に遅延線により出力されるパルス信号の数Nを、所要の遅延に対応するパルス信号の予定の数T/Dと比較する。
【0033】
N>T/Dである場合、コントローラ108はステップ量Δだけ遅延を増加させる。N<T/Dである場合、コントローラ108はステップ量Δだけ遅延を減少させる。他の場合には、コントローラ108は遅延を変更しない。較正プロセスは、次に、遅延線102の遅延が、Dの辺りの所要の範囲内になるまで、繰り返されてもよい。
【0034】
より詳細に下に説明されるように、典型的なインプリメンテーションにおいて、遅延線102は、デバイス(図1に示されない)の特定の回路の信号を遅延させるだろう。従って、結合機構(例えば、図1に示されないトランジスターのような1つ以上のスイッチ)は、回路および装置100の種々の構成要素を、遅延線102に対して結合する、および/または遅延線102から切り離す、ために提供され得る。このように、遅延線102が較正されることを可能にする構成と、遅延線102が回路の信号を遅延させる構成との間で、遅延線102を容易に切り替えることができる。特に、フィードバック経路106は、出力122と遅延線102の入力118を切り離すための機構(例えば、図1に示されない、トランジスターのようなスイッチ)を含むことができる。
【0035】
ここで、図3および図4を参照すると、遅延線を較正する装置および方法の追加の詳細は、遅延線を通して供給されるパルス信号をカウントする装置の文脈において論じられるだろう。具体的には、図3は、遅延線302の較正のための装置300のある態様を例示する。図4は、遅延線を較正するために行なわれ得る操作のある態様を例示する。
【0036】
図4のブロック402により表されるように、パルス発生器304は加算器306を介して遅延線302の入力に対して結合されるパルス信号を生成する。遅延線302は、パルス信号を遅延させ(ブロック404)、そして、ライン308により表されるような遅延したパルス信号を出力する。
【0037】
ブロック406により表されるように、加算器306を含むフィードバック経路310は、遅延線302の入力にパルス信号308を結合する。いくつかの態様において、フィードバック経路310は、それが遅延線302およびフィードバック経路310により定義されたループを通して繰り返し転送されるときに、パルス信号に与えられるかもしれない歪を補償する1つ以上の構成要素312を任意に含んでいてもよい。例えば、構成要素312は、パルス再生器(pulse regenerator)および/または増幅器として組み込むことができる。
【0038】
パルス再生器は、例えば、ループを通過し繰り返されるパスにより引き起こされたパルス信号の形の任意のひずみ(例、スメアリング(smearing)または振幅不確実性)を補償するためにパルス信号を再整形(reshape)するように使用されてもよい(ブロック408)。ある場合には、そのような再整形は、ループの安定性を維持するのを助長することができる。パルス再生器は、例えば照合フィルター(matched filter)のような種々の形態を取り得る。ここで、しかしながら、対応(provision)は、パルス再生器により信号に与えられた遅延が深刻な程度まで較正手順に悪影響を及ぼさないことを保証するように方策を講じられる必要があるかもしれない。
【0039】
増幅器は、ループを繰り返し通過されたパスにより引き起こされるパルス信号の振幅の任意の変化を補償するためにフィードバック経路310に対して利得を提供するために使用され得る。いくつかのインプリメンテーションにおいて、装置300は、パルス信号の振幅の任意の変化を自動的に補償することができる。例えば、増幅器の利得が低すぎれば、ループを通して繰り返し供給されるので、パルス信号は減衰するだろう。したがって、結局、パルス検出器314は信号を検出することができないかもしれない。他方では、利得が高すぎる場合、パルス信号とノイズは飽和するまで増幅され得る。再び、パルス検出器314はパルス信号を検出することができないかもしれない。
【0040】
従って、いくつかの態様において、装置300は、フィードバック経路における利得を較正するかもしれない。一例として、オプションのパルス検出器314は、ループを通り抜けて転送されたパルス信号が歪められたかどうか判断するために、遅延線302による1つ以上のパルス信号308の出力を検出することができる(ブロック410)。例えば、パルス検出器314は、与えられた数の繰り返し(例、1000の回の繰り返し)後にパルス信号の強度を検出することができる。パルス振幅が大きすぎるか飽和している場合、利得は減少される。パルス振幅が小さすぎる場合、利得は高められる。この目的のために、パルス検出器314は、増幅器の利得を制御する、および/または構成要素312の他のいくつかの特性を制御する信号(ライン316により表されるような)を生成することができる(ブロック412)。この手順は、パルス振幅が受け入れ可能な許容差内になるまで、繰り返される。
【0041】
いくつかの態様において、遅延線の較正が進行中である間、利得はダイナミックに調節され得る。例えば、以前のパルス振幅の機能が大きすぎたか小さすぎた場合、利得はそれぞれ減少され、または高められ得る。その機能は、最後のパルス信号、最後のいくつかのパルス信号の窓平均(windowed average)、以前のパルス信号の重みが加えられたフィルター、または1つ以上のパルス信号に関する任意の適当な線形または非線形の機能に関係し得る。
【0042】
パルス検出器314は、種々の方式で実装され得る。例えば、いくつかの態様において、パルス検出器314は、パルス信号の振幅を検出する振幅検出器を含むことができる。いくつかの態様において、パルス検出器314は、検出される信号の予想された特性と一致するように適合された照合フィルター(matched filter)を含むことができる。そのようなインプリメンテーションは、単純なピーク検出器の場合には間違った検出を引き起こし得るノイズのより良い除去を提供することができる。
【0043】
ブロック414により表されるように、カウンタ318は遅延線302により出力される各パルス信号308をカウントする。同様の方式において、図1に関連して上に説明されるように、カウンタ318は結果として生じるカウント320をコントローラ322に供給する。
【0044】
ブロック416により表されるように、対応はフィードバック経路310の遅延を説明するためになされ得る。例えば、加算器306および構成要素312は、これらの構成要素を通り抜ける任意のパルス信号にいくらかの遅延を与え得る。この遅延が、遅延線302の遅延と比較して実質のないものではない場合、遅延線302の遅延が許容できる遅延値にあるかどうか決定するとき、この遅延を補償することは望ましいかもしれない。いくつかの態様において、カウンタにより生成されたカウント320は、遅延線302に起因しない任意の構成要素の遅延を償うために調節され得る(例えば、減らされ得る)。いくつかの態様において、予定カウントおよび/またはしきい値324は、構成要素の遅延を償うために調節され得る(例えば、増やされ得る)。
【0045】
種々の技法は、構成要素の遅延値を得るために使用され得る。例えば、構成要素が製造された後、特定の構成要素の遅延または構成要素の特定のタイプは測定され得る。または、構成要素の遅延は計算され得る、または推定され得る。例えば、構成要素の遅延の平均は、構成要素の分析または構成要素の複数サンプルに基づいて、統計的に計算され得る、または推定され得る。いずれの場合も、装置300は、遅延の統計的平均値、測定された遅延、または較正操作において使用するためにプログラムされ得る他のいくつかのパラメータ示すオフセット値が入ったデータ・メモリを含むことができる。
【0046】
コントローラ322は、ブロック418によって表わされるように、遅延線322の遅延が許容可能かどうか判断するために、カウント322を予定カウント/しきい値324(および/または他のある適切な基準線(baseline))と比較する。ブロック420により表されるように、遅延が受け入れ可能でなければ、コントローラ322は比較に基づいて制御信号(ライン326により表されるように)を調節するだろう。例えば、図1に関連して上に説明されるように、コントローラ322は、増加を基礎に制御信号326の大きさ、および/または極性を増加させることもできる、または減少させることもできる。さらに、コントローラ322は、比較の結果に基づいたステップ幅を調節することができる。次に、コントローラ322は、遅延を調節するために結果として生じる制御信号326を遅延線302に供給するだろう(ブロック422)。
【0047】
与えられたアプリケーションの要件によって、パルス発生器304は、種々の形式のパルス信号を生成することができる。一般に、パルス信号の幅は、遅延線302の遅延の期間未満であり得る。このように、パルス信号の第1の遷移が遅延線302の出力から遅延線302の入力に戻って供給される前に、パルス信号の第2の遷移は遅延線302に入力され得る。
【0048】
いくつかの態様において、パルス発生器304は、フィードバック経路を通って同時に転送され得るいくつかのパルス信号を生成することができる。これらのパルス信号が直交であることを保証するために、第1のパルス信号と最後のパルス信号の間の時間は、遅延線302の遅延の期間未満であり得る。または、他の対応はパルス信号の「衝突」の可能性、または影響を低減するためになされ得る。例えば、パルス信号は、衝突を回避するために時間間隔を置かれ得る。あるいは、衝突の可能性は、推定され、カウンタのカウント、予定カウント、または、しきい値の1つ以上において考慮に入れることができる。複数のパルス信号の使用の考えられる利点は、与えられたカウントがより速く到達され得るということである。したがって、較正動作を行なうために、より少ない時間が必要され得る、そして、より少ないパワーが使用され得る。複数のパルス信号の使用の別の考えられる利点は、多くのパルス信号が与えられた時間において処理され得るので、ノイズまたはひずみによるパルス検出ミスの任意の悪影響も低減され得るということである。
【0049】
次に図5および図6を参照すると、遅延線を較正する方法および装置の追加の詳細は、遅延線を通して繰り返しデジタル信号を供給する装置の文脈において論じられるだろう。図5は、遅延線502を較正するために装置500のある態様を示す。図6は、遅延線を較正するために行なわれ得る操作のある態様を示す。
【0050】
図6のブロック602により表されるように、ステップ発生器504は、遅延線502に供給されるべきステップ信号を生成する。この場合、ブロック604により表されるように、XORゲート508を組込むフィードバック経路506は、遅延線502により出力される信号にステップ信号を結合し(ブロック604)、遅延線502の入力にその結果を供給する(ブロック606)。すなわち、XORゲート508の出力は、ステップ信号の現在値、および遅延線502の出力の現在値に依存する。ここで、遅延線502の出力信号の初期状態にかかわらず、ひとたびステップ信号が遷移する(ロー状態からハイ状態またはハイ状態からロー状態へ)と、XORゲート508の出力は変化する(ハイからロー、またはローからハイへ)だろう。さらに、遅延線502が信号を遅延させ(ブロック608)、遅延した信号を出力した後、遅延線602の出力信号における結果として生じる変化は、さらにXORゲート508の出力における対応する変化も引き起こすだろう。
【0051】
従って、デジタル信号は、フィードバックループ506および遅延線502を通して(事実上)絶えず供給されるであろうことが十分に理解されるべきである。一例として、遅延線502の遅延が10nsであるとき、XORゲートは、約50MHzの周波数を持っている信号を出力するだろう。さらに、この信号の形は、XORゲートが利得および信号のエッジ整形を本質的に提供するので、遅延線502により出力される信号の数にかかわらず維持され得る、したがって、デジタル信号および関連するデジタル構成要素の使用を通じて、例えば、図1に関連して上に説明されるように、装置500は信号のひずみを補償する追加の構成要素を使用せずに比較的安定した較正動作を提供することができる。
【0052】
ブロック610により表されるように、カウンタ518は、遅延線502により出力される各信号を(例えば、信号の立ち上がりエッジおよび/または立下がりエッジを介して)カウントする。それから、カウンタ518は、結果として生じるカウント510をコントローラ512に供給する。
【0053】
コントローラ512は、遅延線502の遅延が許容できるかどうか判断するために、カウント510を予定カウントおよび/またはしきい値514(あるいは他のある適切な基準線)と比較する。遅延が許容できない場合、コントローラ512は、比較に基づいて遅延を調節するために適切な制御信号516を生成するだろう(ブロック612)。
【0054】
上に説明されるように、実際上、遅延線は、回路における信号に対して遅延を与えるために、回路に組み入れられる。図7は、ここに教示されるような調整可能な遅延線を組込んだ典型的な送信基準システム700のいくつかの態様を例示する。いくつかの態様において、送信機基準シグナリング技法は、例えば、パーソナル・エリア・ネットワークまたはボディ・エリア・ネットワークを提供する超広帯域システムにおいて使用され得る。図7の複雑さを低減するために、遅延線を較正するための関連する装置(例えばカウンタとコントローラ)の種々の態様は示されない。しかしながら、これらの態様がシステム700に組み入れられてもよいことは理解されるに違いない。
【0055】
送信基準システム700は、送信機セクション(図7の上半分)と受信機セクション(図7の下半分)を含んでいる。図7の例において、送信機セクションは遅延線702を含んでいる。そして、受信機セクションは遅延線704を含んでいる。これらのセクションの各々の典型的な操作は、図8および図9のフローチャートに関連して説明されるだろう。
【0056】
図8のブロック802により表されるように、ここに説明されるように、遅延線702が較正された後、遅延線702の較正の間に使用されたフィードバック経路は切り離され得る。例えば、遅延線702の出力が遅延線702の入力にフィードバックされること防ぐために、スイッチ(例えばトランジスターまたは他のいくつかの適当な構成要素)706は、フィードバック経路において開かれ得る。
【0057】
ブロック804により表されるように、パルス発生器708は、加算器712を介して遅延線702に結合される(ライン710により表されるように) 基準パルスを生成する(ブロック806)。この例において、較正動作の間に、パルス発生器708および加算器712は、図3のパルス発生器304および加算器306と類似の機能を行なうことができる。ブロック808により表されるように、遅延線702による遅延した基準パルス出力は、対応するデータビット716に基づいてデータパルスを生成するために(例えば乗算器714により)使用される。
【0058】
ブロック810により表されるように、ブロック804で生成された基準パルスとブロック808で生成されたデータパルスは、送信基準信号を供給するために事実上(例えば加算器718を介して)連結させられる。ここで、基準パルスは、遅延線702の遅延により決められるような時間の所定量だけデータパルスに先行するだろう。
【0059】
送信基準信号をコード化する時、遅延線702は、このように基準パルスとデータパルスの間の所要の遅延を提供する。好都合に、ここに教示されるような遅延線の較正技法の使用を通じて、遅延線702の遅延は、さもなければ遅延線702の遅延に影響を与え得る、任意の処理変動、温度変化、または他の条件に関係なく、高水準の精度および確度に設定されかつ維持され得る。
【0060】
いくつかの態様において、遅延線により与えられた遅延は設定可能であり得る。例えば、異なる遅延が、異なる通信チャンネルに対して指定されてもよい。さらに、基準パルスとデータパルスの異なるセット間の遅延は、ダイナミックに(例えば既知のホッピングシーケンスに従って)変化し得る。そのような場合、ここに教示されるような較正メカニズムは、遅延線に対して異なる遅延の値を較正するように、および/または最適の遅延値あるいは遅延値のセットを提供するべく遅延線を較正するように、やはり設定可能であり得る。
【0061】
ブロック812により表されるように、送信機出力段720は、送信基準信号を処理(例えば、フィルタし増幅する)し、その信号を送信のためにアンテナ722に供給する。
【0062】
システム700の受信機セクションの典型的な動作は次に、図9の動作に関連して論じられるだろう。図7の例において、パルス発生器708は、遅延線704の較正用のパルス信号を生成するために使用され得る。したがって、較正動作の間に、パルス発生器708および加算器724は、図3のパルス発生器304および加算器306と同様の機能を行なうことができる。この場合、システム700は、受信機の入力段728を、パルス発生器708の一方の出力またはアンテナ722に選択的に結合するスイッチ726を含み得る。このように、受信機入力段728は、較正動作の間にパルス発生器708からパルスを受信し、または通常動作の間にアンテナ722からの信号を受信することができる。
【0063】
ブロック902および図9により表されるように、遅延線704が、ここに説明されるように較正された後、遅延線704の較正の間に使用されたフィードバック経路は切り離すことができる。例えば、遅延線704の出力が遅延線704の入力にフィードバックされることを防ぐために、スイッチ730は、フィードバック経路において開かれ得る。
【0064】
ブロック904により表されるように、通常動作の間に、受信機入力段728はアンテナ722を介して送信基準信号を受信することができる。上に説明されるように、送信基準信号は、一連の基準およびデータパルスから成る。受信機入力段728は、例えば、増幅とフィルタリングを含む各種動作を行ない得る。
【0065】
ブロック906により表されるように、与えられた基準およびデータパルス対の基準パルスは、(ライン732により表されるように)遅延線704の入力に対して結合されている。このように、基準パルスは、基準パルスと対応するデータパルスの間の期間と等しい時間量、遅延され得る(ブロック908)。したがって、遅延線704は、送信基準信号のデコードのために基準パルスとデータパルスの間の所要の遅延を、精度良く提供する。
【0066】
ブロック910により表されるように、遅延した基準パルスは、対応するデータパルスに(例えば乗算器734を介して)連結され得るこの動作は、受信データパルスからデータ情報を効率的に抽出するために照合フィルターの機能を事実上提供することができる。そのとき、結果として生じるパルスは、送信基準信号からデータを再生するためにパルスをさらに処理(例えば、増幅し、フィルタ)することができるデータ再生構成要素736に供給され得る。
【0067】
次に図10および11を参照すると、いくつかの態様において、遅延線を較正する装置および方法は、遅延線の遅延の表示(indication)を生成するために基準信号と遅延した基準信号を連結させることができる。ここで、フィード・フォワード・メカニズムは、基準信号と遅延した基準信号を連結させることを容易にするために使用され得る。そのとき、連結信号の振幅は、遅延線の実際の遅延に関して表示を提供するために使用され得る。
【0068】
図11のブロック1102により表されるように、基準信号発生器1002は、遅延線1004の入力に結合される基準信号(ライン1006により表されるように)を生成する。いくつかの態様において、基準信号1006は、例えば、サイン関数、コサイン関数または他のいくつかの適当な波形を提供する連続波信号を含むことができる。信号発生器1002は、例えばコントローラ1010から受信される制御信号1008に従って基準信号1006の生成を開始し、終了することができる。ブロック1104により表されるように、遅延線1004は基準信号1006を遅延させて、コンバイナ1012の入力に遅延した基準信号を供給する。
【0069】
ブロック1106により表されるように、コンバイナ1012は、フィード・フォワード・パス1014を介して供給される基準信号、および遅延した基準信号を連結させる。コンバイナ1012は、比較器、加算器(summer)(加算器(adder))、減算器のような演算装置、または他のいくつかの適当な連結するメカニズムを含むことができる。ここで、コンバイナ1012により出力される信号は、遅延線1004により位相シフトを受けている。さらに、この位相シフトは、出力信号の振幅(例えばピーク値)に影響を与える。
【0070】
従って、ブロック1108により表されるように、コンバイナ1012は、振幅検出器1016に連結信号を供給する。いくつかの態様において、振幅検出器1016は、連結信号のピークを検出するのに適合したピーク検出器を含むことができる。例えば、基準信号が正弦波である場合には、遅延線は、sin波における位相シフトφ=ω*Dを生成する。ただしωはラジアンにおける正弦波周波数である。そして、Dは、秒における遅延線1004の遅延である。コンバイナ1012が加算器である場合、加算器1012の出力は、sin(ωt)+sin(ωt+φ)=2sin(ωt+φ/2)cos(φ/2)である。ピーク検出器1016は、2cos(φ/2)である時間にわたるピークを検出する。あるいは、コンバイナ1012が減算器である場合、ピーク検出器1016により検出される時間にわたるピークは、2sin(φ/2)である。ライン1018により表されるように、振幅検出器1016はコントローラ1010に検出値(例えばピーク値)を供給する。
【0071】
ブロック1110により表されるように、コントローラ1010は検出値1018に基づいて遅延線1004での遅延を調節する。例えば、比較器1020は、振幅検出器1016により供給される振幅1018(例えばピーク値)をしきい値1022と比較することができる。振幅1018が、しきい値1022(または、しきい値1022のある範囲内)より大または小である場合で、コントローラ1010は、遅延線1004の遅延を増加させるか減少させるために、ここに説明されるような適当な制御信号1024を生成することができる。
【0072】
同様の方式において、上に説明されるように、典型的なインプリメンテーションにおいて、遅延線1004は、デバイス(図10に示されない)の特定回路の信号を遅延させるだろう。従って、結合機構(例えば1つ以上のスイッチ(図10に示されない))は、遅延線1004に/遅延線1004から、装置1000および回路の種々の構成要素を結合する、および/または切り離すために提供され得る。
【0073】
ここの教示は様々なデバイスに組み入れられ得る。例えば、ここに教示された1つ以上の態様は、電話(例えば携帯電話)、個人情報端末(「PDA」)、娯楽装置(例えば音楽あるはビデオデバイス)、ヘッドセット、マイクロホン、バイオメトリック(biometric)センサ(例えば心拍数モニタ、歩数計、EKGデバイス、など)、ユーザ入出力デバイス(例えばウオッチ、リモート・コントロール、など)、タイヤ圧力計または他の適当なデバイスに組み入れられ得る。さらに、これらのデバイスは異なるパワーおよびデータ要件を持ち得る。都合よく、ここの教示は、低消費電力アプリケーション(例えば、それはパルスに基づいた信号方式を使用する)における、および比較的高いデータレート(例えば高帯域パルスを使用するアプリケーションにおける)を含む様々なデータレートにおける用途に適合しているかもしれない。
【0074】
ここに説明された構成要素は、様々な方式において実装され得る。例えば、図12を参照すると、装置1200は、図1、3および5における同様の構成要素に対応し得る構成要素1202、1204、1206、1208、1210、1212、1214、1216および1218を含んでいる。図13において、装置1300は、図7における同様の構成要素に対応し得る構成要素1302、1304、1306、1308、1310、1312、1314、1316、1318および1320を含んでいる。図14において、装置1400は、図10における同様の構成要素に対応し得る構成要素1402、1404、1406、1408、1410および1412を含んでいる。図12、13および14は、いくつかの態様において、これらの構成要素が適切なプロセッサ構成要素を介して実装され得ることを例示する。これらのプロセッサ構成要素は、ここに教示されるような構成を使用して、少なくとも一部分、いくつかの態様において実装され得る。いくつかの態様において、プロセッサは、これらの構成要素の1つ以上の機能の全て、または一部分を実装するのに適合しているかもしれない。いくつかの態様において、破線のボックスにより表される構成要素はオプションである。
【0075】
さらに、ここに説明された構成要素と機能は任意の適当な手段も使用して実装され得る。そのような手段は、また、ここに教示されるような対応する構成を使用して、少なくとも一部分実装され得る。特に、そのような手段の1つ以上は、図12、13および14のプロセッサ構成要素の1つ以上と同様の機能を提供するために実装され得る。例えば、いくつかの態様において、遅延するための手段は遅延線を含み得る、信号の生成のための手段は信号発生器を含み得る、結合するための手段はカップラを含み得る、およびカウントするための手段はカウンタを含み得る、遅延を調節するための手段はコントローラを含み得る、比較する手段は比較器を含み得る、利得を調節するための手段は増幅器を含み得る、再生のための手段は再生器を含み得る、検出のための手段は検出器を含み得る、基準パルスを生成するための手段はパルス発生器を含み得る、切り離しのための手段はスイッチを含み得る、連結のための手段は加算器および/または乗算器を含み得る、受信のための手段は受信機を含み得る、および振幅を検出するための手段は振幅検出器を含み得る。さらに、これらの構成要素が他の構成および/または他の動作を使用して、他の方式において実装されてもよいことは理解されるに違いない。さらに、これらの構成要素の1つ以上の機能のうちのいくつか、またはすべては他のタイプの構成要素を使用して実装され得る。
【0076】
当業者は、情報と信号が様々な異なる技術および技法のうちの任意のもの使用して表わされ得ることを理解するだろう。例えば、上記説明の全体にわたって参照され得るデータ、命令、コマンド、情報、信号、ビット、シンボルおよびチップは、電圧、電流、電磁波、磁界か磁気粒子、光学界か光学粒子、またはそれらの任意の組み合わせにより表され得る。
【0077】
当業者は、種々の実例となる論理ブロック、モジュール、プロセッサ、手段、回路、およびここに開示された態様に関連して説明されたアルゴリズム・ステップが電子ハードウェア、種々の形態のプログラムまたは命令を組み込んでいる設計コード(それらはここでは便宜上「ソフトウェア」または「ソフトウェアモジュール」と呼ばれるかもしれない)、あるいは両方の組み合わせとして、実装されてもよいことを、さらに認識するだろう。明白にハードウェアとソフトウェアのこの互換性を示すために、種々の実例となる構成要素、ブロック、モジュール、回路およびステップは、それらの機能の点から一般的に上で説明された。そのような機能がハードウェアまたはソフトウェアとして実装されるかどうかは、システム全体に課された特定の用途と設計制約に依存する。当業者は、各特定の用途に対して種々の方式において説明された機能をインプリメントすることができる。しかし、そのようなインプリメンテーションの決定は、本開示の範囲からの逸脱を引き起こすとは解釈されるべきでない。
【0078】
ここに示された態様に関連して説明された、種々の実例となる論理ブロック、モジュール、および回路は、汎用プロセッサ、デジタル信号プロセッサ(DSP)、特定用途向けIC(ASIC)、フィールドプログラマブルゲートアレイ(FPGA)または他のプログラム可能論理回路、個別のゲートかトランジスター・ロジック、個別のハードウェア構成機器、あるいは、ここに説明された機能を行なうことを目指したそれらの任意の組み合わせによりインプリメントされてもよいし実行されてもよい。汎用プロセッサは、マイクロプロセッサかもしれない。しかし、他の選択肢において、プロセッサは任意の従来のプロセッサ、コントローラ、マイクロコントローラまたは状態機械(state machine)かもしれない。プロセッサは、コンピューティング装置(例えばDSPとマイクロプロセッサの組み合わせ、複数個のマイクロプロセッサ、DSPコアに結合した1個以上のマイクロプロセッサ、または任意の他のそのような構成の組み合わせ)としてインプリメントされてもよい。
【0079】
開示されたプロセスにおけるステップの特定の順序か階層が、典型的なアプローチの一例であることは理解される。設計の選択で基づいて、本開示の範囲内にとどまる限り、プロセスのステップの特定の順序または階層が再配置されてもよいことは理解される。付随する方法の請求項は、例示の順序における種々のステップの要素を提示する。そして、提示された特定の順序または階層に限定されるべきことを意図していない。
【0080】
ここに開示された態様に関連して説明された方法またはアルゴリズムのステップは、ハードウェア、プロセッサにより実行されるソフトウェアモジュール、あるいは2つの組み合わせにおいて直接具現化され得る。ソフトウェアモジュール(例えば、実行可能命令および関連するデータを含んでいる)および他のデータは、RAMメモリ、フラッシュ・メモリ、ROMメモリ、EPROMメモリ、EEPROMメモリ、レジスタ、ハードディスク、取外し可能ディスク、CD−ROMまたは技術において既知の機械可読の記憶媒体の任意の他の形態のようなデータ・メモリに存在することができる。典型的な記憶媒体は、プロセッサが情報(例えばソフトウェア命令)を記憶媒体から読むことができるように、かつ記憶媒体に対して情報を書き込みすることができるように、例えばコンピュータ/プロセッサ(それは便宜上、ここに「プロセッサ」と呼ばれ得る)のような機械に対して結合されているかもしれない。典型的な記憶媒体は、プロセッサに対して内蔵されているかもしれない。プロセッサと記憶媒体は、1つの特定用途向けICに存在してもよい。ASICはユーザ装置に存在してもよい。他の選択肢において、プロセッサと記憶媒体はユーザ装置における個別部品として存在してもよい。
【0081】
開示された態様の以前の説明は、任意の当業者が本開示を作るか使用することを可能にするために提供される。これらの態様に対する種々の修正は、当業者に容易に明白になる。そして、ここに定義された一般的な法則は、開示の精神または範囲から外れずに、他の態様に適用され得る。したがって、本開示は、ここに示された態様に対して限定するようには意図されないが、ここに開示された法則および新規な特徴に一致する最も広い範囲を与えられるべきである。
【特許請求の範囲】
【請求項1】
遅延した基準信号を供給するために遅延制御信号に従って、基準信号を遅延させるのに適合した遅延線と、
前記基準信号と前記遅延した基準信号を連結させるのに適合したコンバイナと、
前記コンバイナの出力に結合された振幅検出器と、
前記コンバイナの出力に結合されて、かつ前記遅延制御信号を生成するのに適合したコントローラ、
を含む遅延線を較正するための装置。
【請求項2】
前記振幅検出器は、時間の期間にわたって前記コンバイナにより出力される信号のピークを検知するのに適合したピーク検出器をさらに含む、請求項1の装置。
【請求項3】
前記遅延制御信号を生成するために、前記ピーク検出器により生成された振幅信号を予定カウントと比較するのに適合した比較器を含む、請求項2の装置。
【請求項4】
前記コンバイナは、前記基準信号と前記遅延した基準信号を連結させるのに適合した加算器をさらに含む、請求項1の装置。
【請求項5】
前記基準信号を供給するために時間の期間に連続波信号を生成するのに適合した信号発生器を含む、請求項1の装置。
【請求項6】
前記基準信号を供給するために正弦波を生成するのに適合した信号発生器を含む、請求項1の装置。
【請求項7】
前記装置は、ヘッドセット、マイクロホン、バイオメトリックセンサ、心拍数モニタ、歩数計、EKGデバイス、ユーザ入出力デバイス、ウオッチ、タイヤ圧力計またはリモート・コントロールを含む、請求項1の装置。
【請求項8】
遅延した基準信号を供給するために基準信号を遅延させることと、
出力信号を供給するために前記基準信と前記遅延された基準信号を連結することと、
前記出力信号の振幅を検出することと、
前記検出された振幅に従って前記基準信号の遅延を調節すること、
を含む、遅延線を較正する方法。
【請求項9】
前記振幅を検出することは、時間の期間にわたって前記出力信号のピークを検出することをさらに含む、請求項8の方法。
【請求項10】
前記基準信号の遅延を調節するために、前記ピークを予定カウントと比較することを含む、請求項9の方法。
【請求項11】
連結することは、さらに前記基準信号と前記遅延した基準信号を加算することを含む、請求項8の方法。
【請求項12】
前記基準信号を供給するために、時間の期間に連続波信号を生成することを含む、請求項8の方法。
【請求項13】
前記基準信号を供給するために正弦波を生成することを含む、請求項8の方法。
【請求項14】
前記方法は、ヘッドセット、マイクロホン、バイオメトリックセンサ、心拍数モニタ、歩数計、EKGデバイス、ユーザ入出力デバイス、ウオッチ、タイヤ圧力計またはリモート・コントロールにおいて行なわれる、請求項8の方法。
【請求項15】
遅延した基準信号を供給するために基準信号を遅延するための手段と、
出力信号を供給するために前記基準信号と前記遅延した基準信号を連結させるための手段と、
前記出力信号の振幅を検出するための手段と、
前記検出された振幅に従って前記基準信号の遅延を調節するための手段、
を含む、遅延線を較正するための装置。
【請求項16】
前記振幅を検出するための手段は、さらに、時間の期間にわたって前記出力信号のピークを検出するように適合された、請求項15の装置。
【請求項17】
前記振幅を検出するための手段は、さらに、前記基準信号の遅延を調節するために前記ピークを予定カウントと比較するように適合された請求項16の装置。
【請求項18】
前記連結のための手段は、さらに、前記基準信号と前記遅延された基準信号を加算するように適合された請求項15の装置。
【請求項19】
前記基準信号を供給するために、時間の期間に連続波信号を生成するための手段を含む、請求項15の装置。
【請求項20】
前記基準信号を供給するために、正弦波を生成するための手段を含む、請求項15の装置。
【請求項21】
遅延した基準信号を供給するために基準信号を遅延することと、
出力信号を供給するために前記基準信号および前記遅延された基準信号を連結することと、
前記出力信号の振幅を検出することと、
前記検出された振幅に従って前記基準信号の遅延を調節すること、
をコンピュータに引き起こすためのコードを含むコンピュータ可読媒体、を含む、遅延を較正するためのコンピュータ・プログラムプロダクト。
【請求項22】
遅延を較正するためのプロセッサであって、
遅延した基準信号を供給するために基準信号を遅延することと、
出力信号を供給するために前記基準信号および前記遅延された基準信号を連結することと、
前記出力信号の振幅を検出することと、
前記検出された振幅に従って前記基準信号の遅延を調節すること、
に適合した前記プロセッサ。
【請求項1】
遅延した基準信号を供給するために遅延制御信号に従って、基準信号を遅延させるのに適合した遅延線と、
前記基準信号と前記遅延した基準信号を連結させるのに適合したコンバイナと、
前記コンバイナの出力に結合された振幅検出器と、
前記コンバイナの出力に結合されて、かつ前記遅延制御信号を生成するのに適合したコントローラ、
を含む遅延線を較正するための装置。
【請求項2】
前記振幅検出器は、時間の期間にわたって前記コンバイナにより出力される信号のピークを検知するのに適合したピーク検出器をさらに含む、請求項1の装置。
【請求項3】
前記遅延制御信号を生成するために、前記ピーク検出器により生成された振幅信号を予定カウントと比較するのに適合した比較器を含む、請求項2の装置。
【請求項4】
前記コンバイナは、前記基準信号と前記遅延した基準信号を連結させるのに適合した加算器をさらに含む、請求項1の装置。
【請求項5】
前記基準信号を供給するために時間の期間に連続波信号を生成するのに適合した信号発生器を含む、請求項1の装置。
【請求項6】
前記基準信号を供給するために正弦波を生成するのに適合した信号発生器を含む、請求項1の装置。
【請求項7】
前記装置は、ヘッドセット、マイクロホン、バイオメトリックセンサ、心拍数モニタ、歩数計、EKGデバイス、ユーザ入出力デバイス、ウオッチ、タイヤ圧力計またはリモート・コントロールを含む、請求項1の装置。
【請求項8】
遅延した基準信号を供給するために基準信号を遅延させることと、
出力信号を供給するために前記基準信と前記遅延された基準信号を連結することと、
前記出力信号の振幅を検出することと、
前記検出された振幅に従って前記基準信号の遅延を調節すること、
を含む、遅延線を較正する方法。
【請求項9】
前記振幅を検出することは、時間の期間にわたって前記出力信号のピークを検出することをさらに含む、請求項8の方法。
【請求項10】
前記基準信号の遅延を調節するために、前記ピークを予定カウントと比較することを含む、請求項9の方法。
【請求項11】
連結することは、さらに前記基準信号と前記遅延した基準信号を加算することを含む、請求項8の方法。
【請求項12】
前記基準信号を供給するために、時間の期間に連続波信号を生成することを含む、請求項8の方法。
【請求項13】
前記基準信号を供給するために正弦波を生成することを含む、請求項8の方法。
【請求項14】
前記方法は、ヘッドセット、マイクロホン、バイオメトリックセンサ、心拍数モニタ、歩数計、EKGデバイス、ユーザ入出力デバイス、ウオッチ、タイヤ圧力計またはリモート・コントロールにおいて行なわれる、請求項8の方法。
【請求項15】
遅延した基準信号を供給するために基準信号を遅延するための手段と、
出力信号を供給するために前記基準信号と前記遅延した基準信号を連結させるための手段と、
前記出力信号の振幅を検出するための手段と、
前記検出された振幅に従って前記基準信号の遅延を調節するための手段、
を含む、遅延線を較正するための装置。
【請求項16】
前記振幅を検出するための手段は、さらに、時間の期間にわたって前記出力信号のピークを検出するように適合された、請求項15の装置。
【請求項17】
前記振幅を検出するための手段は、さらに、前記基準信号の遅延を調節するために前記ピークを予定カウントと比較するように適合された請求項16の装置。
【請求項18】
前記連結のための手段は、さらに、前記基準信号と前記遅延された基準信号を加算するように適合された請求項15の装置。
【請求項19】
前記基準信号を供給するために、時間の期間に連続波信号を生成するための手段を含む、請求項15の装置。
【請求項20】
前記基準信号を供給するために、正弦波を生成するための手段を含む、請求項15の装置。
【請求項21】
遅延した基準信号を供給するために基準信号を遅延することと、
出力信号を供給するために前記基準信号および前記遅延された基準信号を連結することと、
前記出力信号の振幅を検出することと、
前記検出された振幅に従って前記基準信号の遅延を調節すること、
をコンピュータに引き起こすためのコードを含むコンピュータ可読媒体、を含む、遅延を較正するためのコンピュータ・プログラムプロダクト。
【請求項22】
遅延を較正するためのプロセッサであって、
遅延した基準信号を供給するために基準信号を遅延することと、
出力信号を供給するために前記基準信号および前記遅延された基準信号を連結することと、
前記出力信号の振幅を検出することと、
前記検出された振幅に従って前記基準信号の遅延を調節すること、
に適合した前記プロセッサ。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【公表番号】特表2010−510720(P2010−510720A)
【公表日】平成22年4月2日(2010.4.2)
【国際特許分類】
【出願番号】特願2009−537296(P2009−537296)
【出願日】平成19年11月12日(2007.11.12)
【国際出願番号】PCT/US2007/084445
【国際公開番号】WO2008/061064
【国際公開日】平成20年5月22日(2008.5.22)
【出願人】(595020643)クゥアルコム・インコーポレイテッド (7,166)
【氏名又は名称原語表記】QUALCOMM INCORPORATED
【Fターム(参考)】
【公表日】平成22年4月2日(2010.4.2)
【国際特許分類】
【出願日】平成19年11月12日(2007.11.12)
【国際出願番号】PCT/US2007/084445
【国際公開番号】WO2008/061064
【国際公開日】平成20年5月22日(2008.5.22)
【出願人】(595020643)クゥアルコム・インコーポレイテッド (7,166)
【氏名又は名称原語表記】QUALCOMM INCORPORATED
【Fターム(参考)】
[ Back to top ]