部品内蔵基板およびその製造方法
【課題】本発明の部品内蔵基板は、伝送特性を向上するとともに、設計の自由度を向上することを目的とする。また、本発明の部品内蔵基板の製造方法は、半導体素子の一方の面側から他方の面側への導通を得る構造を容易に形成することを目的とする。
【解決手段】本発明に係る部品内蔵基板１は、第一配線基板１０の一方の面１０ｂ上に半導体素子４０を搭載し、半導体素子４０は、半導体素子４０の内部と電気的接続を行う第一電極パッド４１と、半導体素子４０の内部とは電気的に独立した貫通電極４２と、を備えたことを特徴とする。
【解決手段】本発明に係る部品内蔵基板１は、第一配線基板１０の一方の面１０ｂ上に半導体素子４０を搭載し、半導体素子４０は、半導体素子４０の内部と電気的接続を行う第一電極パッド４１と、半導体素子４０の内部とは電気的に独立した貫通電極４２と、を備えたことを特徴とする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、部品内蔵基板およびその製造方法に関し、より詳細には、半導体素子などの部品が内蔵された部品内蔵基板およびその製造方法に関する。
【背景技術】
【０００２】
近年、電子機器の高性能化、小型化の要求に伴い回路部品の高密度化、高機能化が一層強まっている。そのため、プリント配線基板に電子部品を実装する場合において、その実装効率を高めるために半導体素子などの部品が基板内に内蔵された部品内蔵基板が要望されている。このような部品内蔵基板としては、例えば、特許文献１〜３に開示されているようなものが挙げられる。
【０００３】
従来、部品内蔵基板では、半導体素子の電極が、その一方の面のみに配置されているため、一方の面側から他方の面側への導通を得るには、半導体素子を避けて配線を引き回す必要があった。そのため、設計の自由度が低いばかりでなく、配線が長くなることから伝送損失が生じるという問題があった。また、配線を引き回すことから、部品内蔵基板の厚さが大きくなり、配線密度を高密度化することができないという問題があった。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第４２８３７５３号公報
【特許文献２】特許第４２００８０２号公報
【特許文献３】特許第４４５３３２５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の部品内蔵基板は、伝送特性を向上するとともに、設計の自由度を向上することを目的とする。また、本発明の部品内蔵基板の製造方法は、半導体素子の一方の面側から他方の面側への導通を得る構造を容易に形成することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の請求項１に係る部品内蔵基板は、基板内に半導体素子を搭載する部品内蔵基板であって、前記半導体素子は、該半導体素子の内部と電気的接続を行う電極と、該半導体素子の内部とは電気的に独立した貫通電極と、を少なくとも１つ以上備えたことを特徴とする。
【０００７】
基板内に搭載する半導体素子に、半導体素子の内部とは電気的に独立した貫通電極を設けることによって、その貫通電極を介して、半導体素子の一方の面側から他方の面側への導通を得ることができる。
【０００８】
本発明の請求項２に係る部品内蔵基板は、請求項１において、前記貫通電極の孔径は５０μｍ以上、１５０μｍ以下であることが好ましい。
【０００９】
貫通電極の孔径が５０μｍ未満では、貫通電極を導電性ペーストで形成する場合、導電性フィラーの接触点が減り、貫通電極の体積抵抗が増加するため好ましくない。一方、貫通電極と接続されるランドの大きさは、一般的に１５０μｍ以上であるので、貫通電極の孔径が１５０μｍを超えると、部品内蔵基板の設計ルールなどが変わるため好ましくない。
【００１０】
本発明の請求項３に係る部品内蔵基板の製造方法は、基板内に半導体素子を搭載してなり、前記半導体素子は、該半導体素子の内部と電気的接続を行う電極と、該半導体素子の内部とは電気的に独立した貫通電極と、を少なくとも１つ以上備えた部品内蔵基板の製造方法であって、半導体基板の厚さ方向に貫通する貫通孔が形成された半導体素子を用い、前記半導体基板の電極と、該半導体基板の内部とを電気的に接続するするとともに、該半導体基板の内部とは電気的に独立するように特定の貫通孔に導電性物質を充填し、層間接続用の貫通電極を形成する工程を含むことを特徴とする。
【００１１】
予め半導体基板の厚さ方向に貫通する貫通孔が形成された半導体素子を、基板に搭載した後、半導体素子の貫通孔に貫通電極を形成することにより、貫通電極を介して、半導体素子の一方の面側から他方の面側への導通を得る構造を容易に形成することができる。
【発明の効果】
【００１２】
本発明の部品内蔵基板によれば、基板に搭載する半導体素子には、半導体素子の内部とは電気的に独立した貫通電極が設けられているので、貫通電極を介して、半導体素子の一方の面側から他方の面側への導通を得ることができる。したがって、配線密度を高密度化することができ、伝送特性を向上するとともに、設計の自由度を向上することができる。
【００１３】
本発明の部品内蔵基板の製造方法によれば、予め半導体基板の厚さ方向に貫通する貫通孔が形成された半導体素子を、基板に搭載した後、半導体素子の貫通孔内に貫通電極を形成するので、貫通電極を介して、半導体素子の一方の面側から他方の面側への導通を得る構造を容易に形成することができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の第一実施形態の係る部品内蔵基板を示す概略側断面図である。
【図２】本発明の第一実施形態に係る製造方法において、半導体素子の製造工程を示す概略側断面図である。
【図３】図２の次工程を示す概略側断面図である。
【図４】図３の次工程を示す概略側断面図である。
【図５】図４の次工程を示す概略側断面図である。
【図６】図５の次工程を示す概略側断面図である。
【図７】図６の次工程を示す概略側断面図である。
【図８】図７の次工程を示す概略側断面図である。
【図９】図８の次工程を示す概略側断面図である。
【図１０】本発明の第二実施形態に係る部品内蔵基板を示す概略側断面図である。
【図１１】本発明の第二実施形態に係る製造方法において、積層工程を示す概略側断面図である。
【図１２】図１１の次工程を示す概略側断面図である。
【図１３】図１２の次工程を示す概略側断面図である。
【図１４】図１３の次工程を示す概略側断面図である。
【図１５】図１４の次工程を示す概略側断面図である。
【発明を実施するための形態】
【００１５】
以下、好適な実施形態に基づき、図面を参照して本発明を説明する。
【００１６】
＜第一実施形態＞
（部品内蔵基板）
図１は、本実施形態の部品内蔵基板１を示す概略側面断面図である。なお、図面は模式的なものであり、各層の厚みやその比率などは現実のものとは異なっている。
図１に示すように、本実施形態の部品内蔵基板１は、配線基板が複数枚（本実施形態では３枚）積層され、その配線基板の１つに半導体素子が搭載されて形成されている。
具体的には、部品内蔵基板１は、両面に導電回路１１，１２を有する第一配線基板１０と、第一配線基板１０の一方側（図１における上側）に搭載された半導体素子４０と、第一配線基板１０の一方側（図１における上側）に配置され、両面に導電回路２１，２２を有する第二配線基板２０と、第二配線基板２０の一方側（図１における上側）に配置され、一方の面に導電回路３１を有する第三配線基板３０と、が積層されて形成されている。
【００１７】
第一配線基板１０は、可撓性を有するポリイミド等の絶縁性樹脂により形成された絶縁層１０ａを備えている。また、第一配線基板１０の一方（図１における上側）の面１０ｂ上には、導電回路１１が形成されており、他方（図１における下側）の面１０ｃ上には、導電回路１２が形成されている。導電回路１１，１２は、いずれも銅等の導電性の高い金属により形成されている。
絶縁層１０ａには、絶縁層１０ａを厚さ方向に貫通する層間導通部１３が形成されている。層間導通部１３は、例えば、絶縁層１０ａに形成された貫通孔１４の内周面に、銅等の金属をメッキ処理するか、あるいは、貫通孔１４内にはんだ等に使用される材料からなる導電性ペーストを充填することで形成されている。層間導通部１３により、第一配線基板１０の一方の面１０ｂ上の導電回路１１と、他方の面１０ｃ上の導電回路１２とが電気的に接続されている。
【００１８】
第一配線基板１０の一方側に搭載された半導体素子４０は、その一方（図１における上側）の面４０ａとは反対側の面（他方の面、図１における下側）４０ｂに、その内部と電気的接続を行う第一電極パッド４１を備えている。また、半導体素子４０には、その内部とは電気的に独立し、その厚さ方向に貫通する貫通電極４２が設けられている。貫通電極４２は、例えば、半導体素子４０を厚さ方向に貫通する貫通孔４３の内周面に、銅等の金属をメッキ処理するか、あるいは、貫通孔４３内にはんだ等に使用される材料からなる導電性ペーストを充填することで形成される。貫通電極４２は、半導体素子４０の他方の面４０ｂに設けられた第二電極パッド４４と電気的に接続されている。第二電極パッド４４は、半導体素子４０の内部とは電気的に独立している。
【００１９】
半導体素子４０に形成され、貫通電極４２（貫通孔４３）の孔径は５０μｍ以上、１５０μｍ以下であることが好ましい。
貫通電極４２の孔径が５０μｍ未満では、貫通電極４２を導電性ペーストで形成する場合、導電性フィラーの接触点が減り、貫通電極４２の体積抵抗が増加するため好ましくない。一方、貫通電極４２と接続されるランドの大きさは、一般的に１５０μｍ以上であるので、貫通電極４２の孔径は１５０μｍ以下であることが好ましい。貫通電極４２の孔径が１５０μｍを超えると、部品内蔵基板１の設計ルールなどが変わるため、部品内蔵基板１としては実用上好ましくない。
【００２０】
半導体素子４０は、第一電極パッド４１により、第一配線基板１０の一方の面１０ｂ上の導電回路１１と電気的に接続されている。
【００２１】
第一配線基板１０の一方の面１０ｂ上には、その面１０ｂ上に搭載された半導体素子４０を覆う、加熱反応型の接着剤からなる接着層５１が設けられている。
接着層５１には、接着層５１を厚さ方向に貫通する層間導通部５２が形成されている。層間導通部５２は、例えば、接着層５１に形成された貫通孔５３の内周面に、銅等の金属をメッキ処理するか、あるいは、貫通孔５３内にはんだ等に使用される材料からなる導電性ペーストを充填することで形成されている。
【００２２】
第二配線基板２０は、可撓性を有するポリイミド等の絶縁性樹脂により形成された絶縁層２０ａを備えている。また、第二配線基板２０の一方（図１における上側）の面２０ｂ上には、導電回路２１が形成されており、他方（図１における下側）の面２０ｃ上には、導電回路２２が形成されている。導電回路２１，２２は、いずれも銅等の導電性の高い金属により形成されている。
絶縁層２０ａには、絶縁層２０ａを厚さ方向に貫通する層間導通部２３が形成されている。層間導通部２３は、例えば、絶縁層２０ａに形成された貫通孔２４の内周面に、銅等の金属をメッキ処理するか、あるいは、貫通孔２４内にはんだ等に使用される材料からなる導電性ペーストを充填することで形成されている。層間導通部２３により、第二配線基板２０の一方の面２０ｂ上の導電回路２１と、他方の面２０ｃ上の導電回路２２とが電気的に接続されている。
【００２３】
半導体素子４０の貫通電極４２および第二電極パッド４４と、接着層５１に形成された層間導通部５２により、第一配線基板１０の一方の面１０ｂ上の導電回路１１と、第二配線基板２０の他方の面２０ｃ上の導電回路２２とが電気的に接続されている。
【００２４】
第三配線基板３０は、可撓性を有するポリイミド等の絶縁性樹脂により形成された絶縁層３０ａと、絶縁層３０ａの一方（図１における上側）の面３０ｂとは反対側の面（他方の面、図１における下側）３０ｃに積層され、加熱反応型の接着剤からなる接着層３０ｄとを備えている。また、絶縁層３０ａの一方の面３０ｂ上には、導電回路３１が形成されている。導電回路３１は、銅等の導電性の高い金属により形成されている。
絶縁層３０ａおよび接着層３０ｄには、絶縁層３０ａおよび接着層３０ｄを厚さ方向に貫通する層間導通部３２が形成されている。層間導通部３２は、例えば、絶縁層３０ａおよび接着層３０ｄに形成された貫通孔３３の内周面に、銅等の金属をメッキ処理するか、あるいは、貫通孔３３内にはんだ等に使用される材料からなる導電性ペーストを充填することで形成されている。層間導通部３２により、第二配線基板２０の一方の面２０ｂ上の導電回路２１と、第三配線基板３０の一方の面３０ｂ上の導電回路３１とが電気的に接続されている。
【００２５】
第一配線基板１０の一方の面１０ｂ上に搭載された半導体素子４０には、半導体素子４０の内部とは電気的に独立した貫通電極４２が設けられているので、その貫通電極４２を介して、第一配線基板１０と第二配線基板２０との導通を得ることができる。これにより、第一配線基板１０と第二配線基板２０との導通を得るために、半導体素子４０を避けて配線を引き回す必要がなくなるので、配線密度を高密度化することができる。また、第一配線基板１０と第二配線基板２０との導通を得るための配線（貫通電極４２）の長さは半導体素子４０の厚さ以上になることがないので、配線が長くなることによる伝送損失の増加が生じることはない。さらに、半導体素子４０に貫通電極４２を設けたことにより、第一配線基板１０と第二配線基板２０との導通を得るための配線を設けるための領域が不要となるので、設計の自由度が向上する。
【００２６】
（部品内蔵基板の製造方法）
次に、部品内蔵基板１の製造方法について、図面を参照しながら説明する。
なお、部品内蔵基板１の製造方法は特に限定されないが、部品内蔵基板１は、一例として以下に示す各工程を経て製造される。
【００２７】
（半導体素子の製造工程）
半導体素子４０の製造工程では、まず、第一電極パッド４１と第二電極パッド４４が形成された半導体基板において、第二電極パッド４４に対応する位置に、半導体基板を厚さ方向に貫通する貫通孔４３を形成する。半導体素子４０に形成する貫通孔４３の孔径を５０μｍ以上、１５０μｍ以下とする。
次いで、半導体基板をダイシングして、図２に示すように、第一電極パッド４１、第二電極パッド４４および貫通孔４３が形成された、個々の半導体素子４０を得る。
【００２８】
（第一配線基板の製造工程）
第一配線基板１０の製造工程では、まず、ポリイミド等からなる絶縁層１０ａの両面にそれぞれ銅箔が積層された両面銅張積層板を出発材料とする。
そして、両面銅張積層板の所定位置にレーザ等を用いて、両面銅張積層板の厚さ方向に貫通孔１４を形成する。ここで、両面銅張積層板は、絶縁層１０ａと銅箔とが直接積層されたものであってもよく、接着剤等を介して絶縁層１０ａと銅箔とが貼り合わされたものであってもよい。
【００２９】
次いで、貫通孔１４の内周面をメッキ処理するか、あるいは、貫通孔１３内に導電性ペーストを充填することにより、層間導通部１３を形成する。層間導通部１３により、両面銅張積層板の一方側の銅箔と、他方側の銅箔とが電気的に接続される。
次いで、両面銅張積層板の一方側の銅箔および他方側の銅箔をパターニングして、図３に示すように、第一配線基板１０の一方の面１０ｂ上に導電回路１１を形成し、他方の面１０ｃ上に導電回路１２を形成する。両面銅張積層板の一方側の銅箔および他方側の銅箔のパターニングは、例えば、フォトリソグラフィ技術により銅箔の表面にマスクパターンを形成した後、銅箔をエッチングすることで行われる。
【００３０】
（第二配線基板の製造工程）
第二配線基板２０の製造工程では、まず、ポリイミド等からなる絶縁層２０ａの両面にそれぞれ銅箔が積層された両面銅張積層板を出発材料とする。
そして、両面銅張積層板の所定位置にレーザ等を用いて、両面銅張積層板の厚さ方向に貫通孔２４を形成する。ここで、両面銅張積層板は、絶縁層２０ａと銅箔とが直接積層されたものであってもよく、接着剤等を介して絶縁層２０ａと銅箔とが貼り合わされたものであってもよい。
【００３１】
次いで、貫通孔２４の内周面をメッキ処理するか、あるいは、貫通孔２４内に導電性ペーストを充填することにより、層間導通部２３を形成する。層間導通部２３により、両面銅張積層板の一方側の銅箔と、他方側の銅箔とが電気的に接続される。
次いで、両面銅張積層板の一方側の銅箔および他方側の銅箔をパターニングして、図４に示すように、第二配線基板２０の一方の面２０ｂ上に導電回路２１を形成し、他方の面２０ｃ上に導電回路２２を形成する。両面銅張積層板の一方側の銅箔および他方側の銅箔のパターニングは、第一配線基板の製造工程と同様に行われる。
【００３２】
（第三配線基板の製造工程）
第三配線基板３０の製造工程では、まず、ポリイミド等からなる絶縁層３０ａの一方の面３０ｂに銅箔が積層された片面銅張積層板を出発材料とする。ここで、片面銅張積層板は、絶縁層３０ａと銅箔とが直接積層されたものであってもよく、接着剤等を介して絶縁層３０ａと銅箔とが貼り合わされたものであってもよい。
そして、絶縁層３０ａの他方の面３０ｃに、加熱反応型の接着剤からなる接着層３０ｄを積層する。
次いで、接着層３０ｄが積層された片面銅張積層板の所定位置にレーザ等を用いて、片面銅張積層板の厚さ方向に貫通孔３３を形成する。
【００３３】
次いで、貫通孔３３の内周面をメッキ処理するか、あるいは、貫通孔３３内に導電性ペーストを充填することにより、層間導通部３２を形成する。
次いで、片面銅張積層板の一方側の銅箔をパターニングして、図５に示すように、第三配線基板３０の一方の面３０ｂ上の導電回路３１を形成する。片面銅張積層板の一方側の銅箔のパターニングは、第一配線基板の製造工程と同様に行われる。
【００３４】
（積層工程）
積層工程では、上述のように形成された第一配線基板１０、半導体素子４０、第二配線基板２０および第三配線基板３０を厚さ方向に重ね合わせて積層する。
積層工程では、まず、図６に示すように、半導体素子４０の第一電極パッド４１および第二電極パッド４４を、第一配線基板１０の一方の面１０ｂ上の導電回路１１に接続することにより、第一配線基板１０の一方の面１０ｂ上に、半導体素子４０を搭載する。
半導体素子４０は、第一電極パッド４１により、第一配線基板１０の一方の面１０ｂ上の導電回路１１と電気的に接続される。
【００３５】
次いで、図７に示すように、第一配線基板１０の一方の面１０ｂ上に、その面１０ｂ上に搭載された半導体素子４０を覆う、加熱反応型の接着剤からなる接着層５１を積層する。
【００３６】
次いで、第一配線基板１０の一方の面１０ｂ上に積層された接着層５１において、第一配線基板１０の一方の面１０ｂ上の導電回路１１に対応する位置に、接着層５１を厚さ方向に貫通する貫通孔５３を形成する。
次いで、図８に示すように、半導体素子４０に形成された貫通孔４３の内周面をメッキ処理するか、あるいは、半導体素子４０に形成された貫通孔４３内に導電性ペーストを充填することにより、半導体素子４０を厚さ方向に貫通する貫通電極４２を形成するとともに、接着層５１に形成された貫通孔５３の内周面をメッキ処理するか、あるいは、接着層５１に形成された貫通孔５３内に導電性ペーストを充填することにより、接着層５１を厚さ方向に貫通する層間導通部５２を形成する。
なお、半導体素子４０の貫通孔４３内への貫通電極４２の形成と、接着層５１の貫通孔５３内への層間導通部５２の形成とは、同一の工程で行っても、別々の工程で行ってもよい。
【００３７】
次いで、図９に示すように、第一配線基板１０の一方の面１０ｂ上に積層された接着層５１と、第二配線基板２０の他方の面２０ｃ上の導電回路２２とを対向させた状態で、第一配線基板１０の一方側（図９における上側）に第二配線基板２０を配置する。また、第二配線基板２０の一方の面２０ｂ上の導電回路２１と、第三配線基板３０の接着層３０ｄとを対向させた状態で、第二配線基板２０の一方側（図９における上側）に第三配線基板３０を配置する。そして、第一配線基板１０、第二配線基板２０および第三配線基板３０の位置を互いに合わせながら、加熱プレスを行う。
【００３８】
積層工程により、第一配線基板１０の一方の面１０ｂ上に積層された接着層５１および第三配線基板３０の接着層３０ｄが、第二配線基板２０と密着して積層される。さらに、半導体素子４０の貫通電極４２および接着層５１の層間導通部５２が、第二配線基板２０の導電回路２２に電気的に接続されるとともに、第三配線基板３０の層間導通部３２が、第二配線基板２０の導電回路２１に電気的に接続される。すなわち、第一配線基板１０の導電回路１１、第一配線基板１０の導電回路１２、第二配線基板２０の導電回路２１、第二配線基板２０の導電回路２２および第三配線基板３０の導電回路３１の各導電回路が電気的に接続された状態となる。
積層工程により各配線基板が積層され、図１に示す部品内蔵基板１が形成された時点で、部品内蔵基板１の全ての製造工程が完了する。
【００３９】
予め半導体基板の状態で貫通孔４３が形成された半導体素子４０を用い、積層工程において、第一配線基板１０の一方の面１０ｂ上に半導体素子４０を搭載した後、半導体素子４０の貫通孔４３内に貫通電極４２を形成することにより、貫通電極４２を介して、第一配線基板１０と第二配線基板２０との導通を得る構造を容易に形成することができる。
【００４０】
なお、本実施形態では、半導体素子４０の製造工程において、半導体基板を厚さ方向に貫通する貫通孔４３を形成し、貫通孔４３が形成された半導体基板をダイシングして、半導体素子４０を製造する場合を例示したが、本発明はこれに限定されない。本発明では、予め貫通孔が形成された半導体素子を別途準備して、部品内蔵基板１の製造に用いてもよい。
【００４１】
＜第二実施形態＞
（部品内蔵基板）
図１０は、本実施形態の部品内蔵基板１００を示す概略側面断面図である。なお、図面は模式的なものであり、各層の厚みやその比率などは現実のものとは異なっている。
図１０に示すように、本実施形態の部品内蔵基板１００は、配線基板が複数枚（本実施形態では３枚）積層され、その配線基板の１つに半導体素子が搭載されて形成されている。
具体的には、部品内蔵基板１００は、両面に導電回路１１１，１１２を有する第一配線基板１１０と、第一配線基板１１０の一方側（図１０における上側）に搭載された半導体素子１４０，１５０と、第一配線基板１１０の一方側（図１０における上側）に配置され、両面に導電回路１２１，１２２を有する第二配線基板１２０と、第二配線基板１２０の一方側（図１０における上側）に配置され、一方の面に導電回路１３１を有する第三配線基板１３０と、が積層されて形成されている。
【００４２】
第一配線基板１１０は、可撓性を有するポリイミド等の絶縁性樹脂により形成された絶縁層１１０ａを備えている。また、第一配線基板１１０の一方（図１０における上側）の面１１０ｂ上には、導電回路１１１が形成されており、他方（図１０における下側）の面１１０ｃ上には、導電回路１１２が形成されている。導電回路１１１，１１２は、いずれも銅等の導電性の高い金属により形成されている。
絶縁層１１０ａには、絶縁層１１０ａを厚さ方向に貫通する層間導通部１１３が形成されている。層間導通部１１３は、第一実施形態の層間導通部１３と同様に形成されている。層間導通部１１３により、第一配線基板１１０の一方の面１１０ｂ上の導電回路１１１と、他方の面１１０ｃ上の導電回路１１２とが電気的に接続されている。
【００４３】
第一配線基板１１０の一方側に搭載された半導体素子１４０は、その一方（図１０における上側）の面１４０ａとは反対側の面（他方の面、図１０における下側）１４０ｂに、その内部と電気的接続を行う第一電極パッド１４１を備えている。また、半導体素子１４０には、その内部とは電気的に独立し、その厚さ方向に貫通する貫通電極１４２が設けられている。貫通電極１４２は、第一実施形態の貫通電極４２と同様に形成されている。貫通電極１４２は、半導体素子１４０の他方の面１４０ｂに設けられた第二電極パッド１４４と電気的に接続されている。第二電極パッド１４４は、半導体素子１４０の内部とは電気的に独立している。
【００４４】
半導体素子１４０に形成され、貫通電極１４２（貫通孔１４３）の孔径は５０μｍ以上、１５０μｍ以下であることが好ましい。
【００４５】
半導体素子１４０は、第一電極パッド１４１により、第一配線基板１１０の一方の面１１０ｂ上の導電回路１１１と電気的に接続されている。
【００４６】
第一配線基板１１０の一方（図１０における上側）の面１１０ｂ上には、その面１１０ｂ上に搭載された半導体素子１４０を覆う、加熱反応型の接着剤からなる接着層１６１が設けられている。
接着層１６１には、接着層１６１を厚さ方向に貫通する層間導通部１６２が形成されている。層間導通部１６２は、第一実施形態の層間導通部５２と同様に形成されている。
【００４７】
半導体素子１４０の一方の面１４０ａ上には、半導体素子１５０が搭載されている。
半導体素子１５０は、その一方（図１０における上側）の面１５０ａとは反対側の面（他方の面、図１０における下側）１５０ｂに、その内部と電気的接続を行う電極パッド１５１を備えている。半導体素子１５０の電極パッド１５１と、半導体素子１４０の貫通電極１４２とが電気的に接続されている。
【００４８】
第二配線基板１２０は、可撓性を有するポリイミド等の絶縁性樹脂により形成された絶縁層１２０ａを備えている。また、第二配線基板１２０の一方（図１０における上側）の面１２０ｂ上には、導電回路１２１が形成されており、他方（図１０における下側）の面１２０ｃ上には、導電回路１２２が形成されている。導電回路１２１，１２２は、いずれも銅等の導電性の高い金属により形成されている。
絶縁層１２０ａには、絶縁層１２０ａを厚さ方向に貫通する層間導通部１２３が形成されている。層間導通部１２３は、第一実施形態の層間導通部２３と同様に形成されている。層間導通部１２３により、第二配線基板１２０の一方の面１２０ｂ上の導電回路１２１と、他方の面１２０ｃ上の導電回路１２２とが電気的に接続されている。
【００４９】
また、絶縁層１２０ａには、半導体素子１４０の一方の面１４０ａ上に搭載された半導体素子１５０を収容、配置するための開口部１２０ｄが形成されている。
【００５０】
半導体素子１４０の貫通電極１４２および第二電極パッド１４４と、接着層１６１に形成された層間導通部１６２により、第一配線基板１１０の一方の面１１０ｂ上の導電回路１１１と、第二配線基板１２０の他方の面１２０ｃ上の導電回路１２２とが電気的に接続されている。
【００５１】
第三配線基板１３０は、可撓性を有するポリイミド等の絶縁性樹脂により形成された絶縁層１３０ａと、絶縁層１３０ａの一方（図１０における上側）の面１３０ｂとは反対側の面（他方の面、図１０における下側）１３０ｃに積層され、加熱反応型の接着剤からなる接着層１３０ｄとを備えている。また、絶縁層１３０ａの一方の面１３０ｂ上には、導電回路１３１が形成されている。導電回路１３１は、銅等の導電性の高い金属により形成されている。
絶縁層１３０ａおよび接着層１３０ｄには、絶縁層１３０ａおよび接着層１３０ｄを厚さ方向に貫通する層間導通部１３２が形成されている。層間導通部１３２は、第一実施形態の層間導通部３２と同様に形成されている。層間導通部１３２により、第二配線基板１２０の一方の面１２０ｂ上の導電回路１２１と、第三配線基板１３０の一方の面１３０ｂ上の導電回路１３１とが電気的に接続されている。
【００５２】
第一配線基板１１０の一方の面１１０ｂ上に搭載された半導体素子１４０には、半導体素子１４０の内部とは電気的に独立した貫通電極１４２が設けられているので、その貫通電極１４２を介して、半導体素子１４０の一方の面１４０ａ上に搭載された半導体素子１５０と、第一配線基板１０との導通を得ることができる。これにより、第一配線基板１０と半導体素子１５０との導通を得るために、半導体素子１４０を避けて配線を引き回す必要がなくなるので、配線密度を高密度化することができる。また、第一配線基板１１０と半導体素子１５０との導通を得るための配線（貫通電極１４２）の長さは半導体素子１４０の厚さ以上になることがないので、配線が長くなることによる伝送損失の増加が生じることはない。さらに、半導体素子１４０に貫通電極１４２を設けたことにより、第一配線基板１１０と半導体素子１５０との導通を得るための配線を設けるための領域が不要となるので、設計の自由度が向上する。
【００５３】
（部品内蔵基板の製造方法）
次に、部品内蔵基板１００の製造方法について、図面を参照しながら説明する。
なお、部品内蔵基板１００の製造方法は特に限定されないが、部品内蔵基板１００は、一例として以下に示す各工程を経て製造される。
【００５４】
（半導体素子の製造工程）
半導体素子１４０の製造工程では、第一実施形態における半導体素子４０の製造工程と同様にして、第一電極パッド１４１、第二電極パッド１４４および貫通孔１４３が形成された半導体素子１４０を製造する。
【００５５】
（第一配線基板の製造工程）
第一配線基板１１０の製造工程では、第一実施形態における第一配線基板１０の製造工程と同様にして、第一配線基板１１０の一方の面１１０ｂ上に導電回路１１１が形成され、第一配線基板１１０の他方の面１１０ｃ上に導電回路１１２が形成され、絶縁層１１０ａを厚さ方向に貫通する層間導通部１１３が形成された第一配線基板１１０を製造する。
【００５６】
（第二配線基板の製造工程）
第二配線基板１２０の製造工程では、第一実施形態における第二配線基板２０の製造工程と同様にして、第二配線基板１２０の一方の面１２０ｂ上に導電回路１２１が形成され、第二配線基板１２０の他方の面１２０ｃ上に導電回路１２２が形成され、絶縁層１２０ａを厚さ方向に貫通する層間導通部１２３が形成された第一配線基板１２０を製造する。さらに、第二配線基板１２０の製造工程では、絶縁層１２０ａを厚さ方向に貫通し、半導体素子１４０の一方の面１４０ａ上に搭載された半導体素子１５０を収容、配置するための開口部１２０ｄを形成する。
【００５７】
（第三配線基板の製造工程）
第三配線基板１３０の製造工程では、第一実施形態における第三配線基板３０の製造工程と同様にして、第三配線基板１３０の一方の面３０ｂ上に導電回路１３１を形成され、絶縁層１３０ａおよび接着層１３０ｄを厚さ方向に貫通する層間導通部１３２が形成された第三配線基板１３０を製造する。
【００５８】
（積層工程）
積層工程では、上述のように形成された第一配線基板１１０、半導体素子１４０，１５０、第二配線基板１２０および第三配線基板１３０を厚さ方向に重ね合わせて積層する。
積層工程では、まず、図１１に示すように、半導体素子１４０の第一電極パッド１４１および第二電極パッド１４４を、第一配線基板１１０の一方の面１１０ｂ上の導電回路１１１に接続することにより、第一配線基板１１０の一方の面１１０ｂ上に、半導体素子１４０を搭載する。
半導体素子１４０は、第一電極パッド１４１により、第一配線基板１１０の一方の面１１０ｂ上の導電回路１１１と電気的に接続される。
【００５９】
次いで、図１２に示すように、第一配線基板１１０の一方の面１１０ｂ上に、その面１１０ｂ上に搭載された半導体素子１４０を覆う、加熱反応型の接着剤からなる接着層１６１を積層する。
【００６０】
次いで、第一配線基板１１０の一方の面１１０ｂ上に積層された接着層１６１において、第一配線基板１１０の一方の面１１０ｂ上の導電回路１１１に対応する位置に、接着層１６１を厚さ方向に貫通する貫通孔１６３を形成する。
次いで、図１３に示すように、第一実施形態における貫通電極４２の形成方法と同様にして半導体素子１４０を厚さ方向に貫通する貫通電極１４２を形成するとともに、第一実施形態における層間導通部５２の形成方法と同様にして接着層１６１を厚さ方向に貫通する層間導通部１６２を形成する。
【００６１】
次いで、図１４に示すように、半導体素子１５０の電極パッド１５１を、半導体素子１４０の貫通電極１４２に接続することにより、半導体素子１４０の一方の面１４０ａ上に、半導体素子１５０を搭載する。
半導体素子１５０は、半導体素子１４０の貫通電極１４２により、第一配線基板１１０の一方の面１１０ｂ上の導電回路１１１と電気的に接続される。
【００６２】
次いで、図１５に示すように、第一配線基板１１０の一方の面１１０ｂ上に積層された接着層１６１と、第二配線基板１２０の他方の面１２０ｃ上の導電回路１２２とを対向させた状態で、第一配線基板１１０の一方側（図１５における上側）に第二配線基板１２０を配置する。このとき、第二配線基板１２０の開口部１２０ｄ内に、半導体素子１４０の一方の面１４０ａ上に搭載された半導体素子１５０を収容、配置する。また、第二配線基板１２０の一方の面１２０ｂ上の導電回路１２１と、第三配線基板１３０の接着層１３０ｄとを対向させた状態で、第二配線基板１２０の一方側（図１５における上側）に第三配線基板１３０を配置する。
そして、第一配線基板１１０、第二配線基板１２０および第三配線基板１３０の位置を互いに合わせながら、加熱プレスを行う。
【００６３】
積層工程により、第一配線基板１１０の一方の面１１０ｂ上に積層された接着層１６１および第三配線基板１３０の接着層１３０ｄが、第二配線基板１２０と密着して積層される。さらに、半導体素子１４０の貫通電極１４２および接着層１６１の層間導通部１６２が、第二配線基板１２０の導電回路１２２に電気的に接続されるとともに、第三配線基板１３０の層間導通部１３２が、第二配線基板１２０の導電回路１２１に電気的に接続される。すなわち、第一配線基板１１０の導電回路１１１、第一配線基板１１０の導電回路１１２、第二配線基板１２０の導電回路１２１、第二配線基板１２０の導電回路１２２および第三配線基板１３０の導電回路１３１の各導電回路が電気的に接続された状態となる。
積層工程により各配線基板が積層され、図１０に示す部品内蔵基板１００が形成された時点で、部品内蔵基板１００の全ての製造工程が完了する。
【００６４】
半導体素子の製造工程において、半導体基板の状態で予め貫通孔１４３が形成された半導体素子１４０を製造し、積層工程において、第一配線基板１１０の一方の面１１０ｂ上に半導体素子１４０を搭載した後、半導体素子１４０の貫通孔１４３内に貫通電極１４２を形成し、半導体素子１４０の一方の面１４０ａ上に半導体素子１５０を搭載するので、貫通電極１４２を介して、第一配線基板１１０と半導体素子１５０との導通を得る構造を容易に形成することができる。
【符号の説明】
【００６５】
１ 部品内蔵基板、１０ 第一配線基板、１１，１２ 導電回路、１３ 層間導通部、１４ 貫通孔、２０ 第二配線基板、２１，２２ 導電回路、２３ 層間導通部、２４ 貫通孔、３０ 第三配線基板、３１ 導電回路、３２ 層間導通部、３３ 貫通孔、４０ 半導体素子、４１ 第一電極パッド、４２ 貫通電極、４３ 貫通孔、４４ 第二電極パッド、５１ 接着層、５２ 層間導通部、５３ 貫通孔、１００ 部品内蔵基板、１１０ 第一配線基板、１１１，１１２ 導電回路、１１３ 層間導通部、１１４ 貫通孔、１２０ 第二配線基板、１２１，１２２ 導電回路、１２３ 層間導通部、１２４ 貫通孔、１３０ 第三配線基板、１３１ 導電回路、１３２ 層間導通部、１３３ 貫通孔、１４０ 半導体素子、１４１ 第一電極パッド、１４２ 貫通電極、１４３ 貫通孔、１４４ 第二電極パッド、１５０ 半導体素子、１５１ 電極パッド、１６１ 接着層、１６２ 層間導通部、１６３ 貫通孔。
【技術分野】
【０００１】
本発明は、部品内蔵基板およびその製造方法に関し、より詳細には、半導体素子などの部品が内蔵された部品内蔵基板およびその製造方法に関する。
【背景技術】
【０００２】
近年、電子機器の高性能化、小型化の要求に伴い回路部品の高密度化、高機能化が一層強まっている。そのため、プリント配線基板に電子部品を実装する場合において、その実装効率を高めるために半導体素子などの部品が基板内に内蔵された部品内蔵基板が要望されている。このような部品内蔵基板としては、例えば、特許文献１〜３に開示されているようなものが挙げられる。
【０００３】
従来、部品内蔵基板では、半導体素子の電極が、その一方の面のみに配置されているため、一方の面側から他方の面側への導通を得るには、半導体素子を避けて配線を引き回す必要があった。そのため、設計の自由度が低いばかりでなく、配線が長くなることから伝送損失が生じるという問題があった。また、配線を引き回すことから、部品内蔵基板の厚さが大きくなり、配線密度を高密度化することができないという問題があった。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第４２８３７５３号公報
【特許文献２】特許第４２００８０２号公報
【特許文献３】特許第４４５３３２５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の部品内蔵基板は、伝送特性を向上するとともに、設計の自由度を向上することを目的とする。また、本発明の部品内蔵基板の製造方法は、半導体素子の一方の面側から他方の面側への導通を得る構造を容易に形成することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の請求項１に係る部品内蔵基板は、基板内に半導体素子を搭載する部品内蔵基板であって、前記半導体素子は、該半導体素子の内部と電気的接続を行う電極と、該半導体素子の内部とは電気的に独立した貫通電極と、を少なくとも１つ以上備えたことを特徴とする。
【０００７】
基板内に搭載する半導体素子に、半導体素子の内部とは電気的に独立した貫通電極を設けることによって、その貫通電極を介して、半導体素子の一方の面側から他方の面側への導通を得ることができる。
【０００８】
本発明の請求項２に係る部品内蔵基板は、請求項１において、前記貫通電極の孔径は５０μｍ以上、１５０μｍ以下であることが好ましい。
【０００９】
貫通電極の孔径が５０μｍ未満では、貫通電極を導電性ペーストで形成する場合、導電性フィラーの接触点が減り、貫通電極の体積抵抗が増加するため好ましくない。一方、貫通電極と接続されるランドの大きさは、一般的に１５０μｍ以上であるので、貫通電極の孔径が１５０μｍを超えると、部品内蔵基板の設計ルールなどが変わるため好ましくない。
【００１０】
本発明の請求項３に係る部品内蔵基板の製造方法は、基板内に半導体素子を搭載してなり、前記半導体素子は、該半導体素子の内部と電気的接続を行う電極と、該半導体素子の内部とは電気的に独立した貫通電極と、を少なくとも１つ以上備えた部品内蔵基板の製造方法であって、半導体基板の厚さ方向に貫通する貫通孔が形成された半導体素子を用い、前記半導体基板の電極と、該半導体基板の内部とを電気的に接続するするとともに、該半導体基板の内部とは電気的に独立するように特定の貫通孔に導電性物質を充填し、層間接続用の貫通電極を形成する工程を含むことを特徴とする。
【００１１】
予め半導体基板の厚さ方向に貫通する貫通孔が形成された半導体素子を、基板に搭載した後、半導体素子の貫通孔に貫通電極を形成することにより、貫通電極を介して、半導体素子の一方の面側から他方の面側への導通を得る構造を容易に形成することができる。
【発明の効果】
【００１２】
本発明の部品内蔵基板によれば、基板に搭載する半導体素子には、半導体素子の内部とは電気的に独立した貫通電極が設けられているので、貫通電極を介して、半導体素子の一方の面側から他方の面側への導通を得ることができる。したがって、配線密度を高密度化することができ、伝送特性を向上するとともに、設計の自由度を向上することができる。
【００１３】
本発明の部品内蔵基板の製造方法によれば、予め半導体基板の厚さ方向に貫通する貫通孔が形成された半導体素子を、基板に搭載した後、半導体素子の貫通孔内に貫通電極を形成するので、貫通電極を介して、半導体素子の一方の面側から他方の面側への導通を得る構造を容易に形成することができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の第一実施形態の係る部品内蔵基板を示す概略側断面図である。
【図２】本発明の第一実施形態に係る製造方法において、半導体素子の製造工程を示す概略側断面図である。
【図３】図２の次工程を示す概略側断面図である。
【図４】図３の次工程を示す概略側断面図である。
【図５】図４の次工程を示す概略側断面図である。
【図６】図５の次工程を示す概略側断面図である。
【図７】図６の次工程を示す概略側断面図である。
【図８】図７の次工程を示す概略側断面図である。
【図９】図８の次工程を示す概略側断面図である。
【図１０】本発明の第二実施形態に係る部品内蔵基板を示す概略側断面図である。
【図１１】本発明の第二実施形態に係る製造方法において、積層工程を示す概略側断面図である。
【図１２】図１１の次工程を示す概略側断面図である。
【図１３】図１２の次工程を示す概略側断面図である。
【図１４】図１３の次工程を示す概略側断面図である。
【図１５】図１４の次工程を示す概略側断面図である。
【発明を実施するための形態】
【００１５】
以下、好適な実施形態に基づき、図面を参照して本発明を説明する。
【００１６】
＜第一実施形態＞
（部品内蔵基板）
図１は、本実施形態の部品内蔵基板１を示す概略側面断面図である。なお、図面は模式的なものであり、各層の厚みやその比率などは現実のものとは異なっている。
図１に示すように、本実施形態の部品内蔵基板１は、配線基板が複数枚（本実施形態では３枚）積層され、その配線基板の１つに半導体素子が搭載されて形成されている。
具体的には、部品内蔵基板１は、両面に導電回路１１，１２を有する第一配線基板１０と、第一配線基板１０の一方側（図１における上側）に搭載された半導体素子４０と、第一配線基板１０の一方側（図１における上側）に配置され、両面に導電回路２１，２２を有する第二配線基板２０と、第二配線基板２０の一方側（図１における上側）に配置され、一方の面に導電回路３１を有する第三配線基板３０と、が積層されて形成されている。
【００１７】
第一配線基板１０は、可撓性を有するポリイミド等の絶縁性樹脂により形成された絶縁層１０ａを備えている。また、第一配線基板１０の一方（図１における上側）の面１０ｂ上には、導電回路１１が形成されており、他方（図１における下側）の面１０ｃ上には、導電回路１２が形成されている。導電回路１１，１２は、いずれも銅等の導電性の高い金属により形成されている。
絶縁層１０ａには、絶縁層１０ａを厚さ方向に貫通する層間導通部１３が形成されている。層間導通部１３は、例えば、絶縁層１０ａに形成された貫通孔１４の内周面に、銅等の金属をメッキ処理するか、あるいは、貫通孔１４内にはんだ等に使用される材料からなる導電性ペーストを充填することで形成されている。層間導通部１３により、第一配線基板１０の一方の面１０ｂ上の導電回路１１と、他方の面１０ｃ上の導電回路１２とが電気的に接続されている。
【００１８】
第一配線基板１０の一方側に搭載された半導体素子４０は、その一方（図１における上側）の面４０ａとは反対側の面（他方の面、図１における下側）４０ｂに、その内部と電気的接続を行う第一電極パッド４１を備えている。また、半導体素子４０には、その内部とは電気的に独立し、その厚さ方向に貫通する貫通電極４２が設けられている。貫通電極４２は、例えば、半導体素子４０を厚さ方向に貫通する貫通孔４３の内周面に、銅等の金属をメッキ処理するか、あるいは、貫通孔４３内にはんだ等に使用される材料からなる導電性ペーストを充填することで形成される。貫通電極４２は、半導体素子４０の他方の面４０ｂに設けられた第二電極パッド４４と電気的に接続されている。第二電極パッド４４は、半導体素子４０の内部とは電気的に独立している。
【００１９】
半導体素子４０に形成され、貫通電極４２（貫通孔４３）の孔径は５０μｍ以上、１５０μｍ以下であることが好ましい。
貫通電極４２の孔径が５０μｍ未満では、貫通電極４２を導電性ペーストで形成する場合、導電性フィラーの接触点が減り、貫通電極４２の体積抵抗が増加するため好ましくない。一方、貫通電極４２と接続されるランドの大きさは、一般的に１５０μｍ以上であるので、貫通電極４２の孔径は１５０μｍ以下であることが好ましい。貫通電極４２の孔径が１５０μｍを超えると、部品内蔵基板１の設計ルールなどが変わるため、部品内蔵基板１としては実用上好ましくない。
【００２０】
半導体素子４０は、第一電極パッド４１により、第一配線基板１０の一方の面１０ｂ上の導電回路１１と電気的に接続されている。
【００２１】
第一配線基板１０の一方の面１０ｂ上には、その面１０ｂ上に搭載された半導体素子４０を覆う、加熱反応型の接着剤からなる接着層５１が設けられている。
接着層５１には、接着層５１を厚さ方向に貫通する層間導通部５２が形成されている。層間導通部５２は、例えば、接着層５１に形成された貫通孔５３の内周面に、銅等の金属をメッキ処理するか、あるいは、貫通孔５３内にはんだ等に使用される材料からなる導電性ペーストを充填することで形成されている。
【００２２】
第二配線基板２０は、可撓性を有するポリイミド等の絶縁性樹脂により形成された絶縁層２０ａを備えている。また、第二配線基板２０の一方（図１における上側）の面２０ｂ上には、導電回路２１が形成されており、他方（図１における下側）の面２０ｃ上には、導電回路２２が形成されている。導電回路２１，２２は、いずれも銅等の導電性の高い金属により形成されている。
絶縁層２０ａには、絶縁層２０ａを厚さ方向に貫通する層間導通部２３が形成されている。層間導通部２３は、例えば、絶縁層２０ａに形成された貫通孔２４の内周面に、銅等の金属をメッキ処理するか、あるいは、貫通孔２４内にはんだ等に使用される材料からなる導電性ペーストを充填することで形成されている。層間導通部２３により、第二配線基板２０の一方の面２０ｂ上の導電回路２１と、他方の面２０ｃ上の導電回路２２とが電気的に接続されている。
【００２３】
半導体素子４０の貫通電極４２および第二電極パッド４４と、接着層５１に形成された層間導通部５２により、第一配線基板１０の一方の面１０ｂ上の導電回路１１と、第二配線基板２０の他方の面２０ｃ上の導電回路２２とが電気的に接続されている。
【００２４】
第三配線基板３０は、可撓性を有するポリイミド等の絶縁性樹脂により形成された絶縁層３０ａと、絶縁層３０ａの一方（図１における上側）の面３０ｂとは反対側の面（他方の面、図１における下側）３０ｃに積層され、加熱反応型の接着剤からなる接着層３０ｄとを備えている。また、絶縁層３０ａの一方の面３０ｂ上には、導電回路３１が形成されている。導電回路３１は、銅等の導電性の高い金属により形成されている。
絶縁層３０ａおよび接着層３０ｄには、絶縁層３０ａおよび接着層３０ｄを厚さ方向に貫通する層間導通部３２が形成されている。層間導通部３２は、例えば、絶縁層３０ａおよび接着層３０ｄに形成された貫通孔３３の内周面に、銅等の金属をメッキ処理するか、あるいは、貫通孔３３内にはんだ等に使用される材料からなる導電性ペーストを充填することで形成されている。層間導通部３２により、第二配線基板２０の一方の面２０ｂ上の導電回路２１と、第三配線基板３０の一方の面３０ｂ上の導電回路３１とが電気的に接続されている。
【００２５】
第一配線基板１０の一方の面１０ｂ上に搭載された半導体素子４０には、半導体素子４０の内部とは電気的に独立した貫通電極４２が設けられているので、その貫通電極４２を介して、第一配線基板１０と第二配線基板２０との導通を得ることができる。これにより、第一配線基板１０と第二配線基板２０との導通を得るために、半導体素子４０を避けて配線を引き回す必要がなくなるので、配線密度を高密度化することができる。また、第一配線基板１０と第二配線基板２０との導通を得るための配線（貫通電極４２）の長さは半導体素子４０の厚さ以上になることがないので、配線が長くなることによる伝送損失の増加が生じることはない。さらに、半導体素子４０に貫通電極４２を設けたことにより、第一配線基板１０と第二配線基板２０との導通を得るための配線を設けるための領域が不要となるので、設計の自由度が向上する。
【００２６】
（部品内蔵基板の製造方法）
次に、部品内蔵基板１の製造方法について、図面を参照しながら説明する。
なお、部品内蔵基板１の製造方法は特に限定されないが、部品内蔵基板１は、一例として以下に示す各工程を経て製造される。
【００２７】
（半導体素子の製造工程）
半導体素子４０の製造工程では、まず、第一電極パッド４１と第二電極パッド４４が形成された半導体基板において、第二電極パッド４４に対応する位置に、半導体基板を厚さ方向に貫通する貫通孔４３を形成する。半導体素子４０に形成する貫通孔４３の孔径を５０μｍ以上、１５０μｍ以下とする。
次いで、半導体基板をダイシングして、図２に示すように、第一電極パッド４１、第二電極パッド４４および貫通孔４３が形成された、個々の半導体素子４０を得る。
【００２８】
（第一配線基板の製造工程）
第一配線基板１０の製造工程では、まず、ポリイミド等からなる絶縁層１０ａの両面にそれぞれ銅箔が積層された両面銅張積層板を出発材料とする。
そして、両面銅張積層板の所定位置にレーザ等を用いて、両面銅張積層板の厚さ方向に貫通孔１４を形成する。ここで、両面銅張積層板は、絶縁層１０ａと銅箔とが直接積層されたものであってもよく、接着剤等を介して絶縁層１０ａと銅箔とが貼り合わされたものであってもよい。
【００２９】
次いで、貫通孔１４の内周面をメッキ処理するか、あるいは、貫通孔１３内に導電性ペーストを充填することにより、層間導通部１３を形成する。層間導通部１３により、両面銅張積層板の一方側の銅箔と、他方側の銅箔とが電気的に接続される。
次いで、両面銅張積層板の一方側の銅箔および他方側の銅箔をパターニングして、図３に示すように、第一配線基板１０の一方の面１０ｂ上に導電回路１１を形成し、他方の面１０ｃ上に導電回路１２を形成する。両面銅張積層板の一方側の銅箔および他方側の銅箔のパターニングは、例えば、フォトリソグラフィ技術により銅箔の表面にマスクパターンを形成した後、銅箔をエッチングすることで行われる。
【００３０】
（第二配線基板の製造工程）
第二配線基板２０の製造工程では、まず、ポリイミド等からなる絶縁層２０ａの両面にそれぞれ銅箔が積層された両面銅張積層板を出発材料とする。
そして、両面銅張積層板の所定位置にレーザ等を用いて、両面銅張積層板の厚さ方向に貫通孔２４を形成する。ここで、両面銅張積層板は、絶縁層２０ａと銅箔とが直接積層されたものであってもよく、接着剤等を介して絶縁層２０ａと銅箔とが貼り合わされたものであってもよい。
【００３１】
次いで、貫通孔２４の内周面をメッキ処理するか、あるいは、貫通孔２４内に導電性ペーストを充填することにより、層間導通部２３を形成する。層間導通部２３により、両面銅張積層板の一方側の銅箔と、他方側の銅箔とが電気的に接続される。
次いで、両面銅張積層板の一方側の銅箔および他方側の銅箔をパターニングして、図４に示すように、第二配線基板２０の一方の面２０ｂ上に導電回路２１を形成し、他方の面２０ｃ上に導電回路２２を形成する。両面銅張積層板の一方側の銅箔および他方側の銅箔のパターニングは、第一配線基板の製造工程と同様に行われる。
【００３２】
（第三配線基板の製造工程）
第三配線基板３０の製造工程では、まず、ポリイミド等からなる絶縁層３０ａの一方の面３０ｂに銅箔が積層された片面銅張積層板を出発材料とする。ここで、片面銅張積層板は、絶縁層３０ａと銅箔とが直接積層されたものであってもよく、接着剤等を介して絶縁層３０ａと銅箔とが貼り合わされたものであってもよい。
そして、絶縁層３０ａの他方の面３０ｃに、加熱反応型の接着剤からなる接着層３０ｄを積層する。
次いで、接着層３０ｄが積層された片面銅張積層板の所定位置にレーザ等を用いて、片面銅張積層板の厚さ方向に貫通孔３３を形成する。
【００３３】
次いで、貫通孔３３の内周面をメッキ処理するか、あるいは、貫通孔３３内に導電性ペーストを充填することにより、層間導通部３２を形成する。
次いで、片面銅張積層板の一方側の銅箔をパターニングして、図５に示すように、第三配線基板３０の一方の面３０ｂ上の導電回路３１を形成する。片面銅張積層板の一方側の銅箔のパターニングは、第一配線基板の製造工程と同様に行われる。
【００３４】
（積層工程）
積層工程では、上述のように形成された第一配線基板１０、半導体素子４０、第二配線基板２０および第三配線基板３０を厚さ方向に重ね合わせて積層する。
積層工程では、まず、図６に示すように、半導体素子４０の第一電極パッド４１および第二電極パッド４４を、第一配線基板１０の一方の面１０ｂ上の導電回路１１に接続することにより、第一配線基板１０の一方の面１０ｂ上に、半導体素子４０を搭載する。
半導体素子４０は、第一電極パッド４１により、第一配線基板１０の一方の面１０ｂ上の導電回路１１と電気的に接続される。
【００３５】
次いで、図７に示すように、第一配線基板１０の一方の面１０ｂ上に、その面１０ｂ上に搭載された半導体素子４０を覆う、加熱反応型の接着剤からなる接着層５１を積層する。
【００３６】
次いで、第一配線基板１０の一方の面１０ｂ上に積層された接着層５１において、第一配線基板１０の一方の面１０ｂ上の導電回路１１に対応する位置に、接着層５１を厚さ方向に貫通する貫通孔５３を形成する。
次いで、図８に示すように、半導体素子４０に形成された貫通孔４３の内周面をメッキ処理するか、あるいは、半導体素子４０に形成された貫通孔４３内に導電性ペーストを充填することにより、半導体素子４０を厚さ方向に貫通する貫通電極４２を形成するとともに、接着層５１に形成された貫通孔５３の内周面をメッキ処理するか、あるいは、接着層５１に形成された貫通孔５３内に導電性ペーストを充填することにより、接着層５１を厚さ方向に貫通する層間導通部５２を形成する。
なお、半導体素子４０の貫通孔４３内への貫通電極４２の形成と、接着層５１の貫通孔５３内への層間導通部５２の形成とは、同一の工程で行っても、別々の工程で行ってもよい。
【００３７】
次いで、図９に示すように、第一配線基板１０の一方の面１０ｂ上に積層された接着層５１と、第二配線基板２０の他方の面２０ｃ上の導電回路２２とを対向させた状態で、第一配線基板１０の一方側（図９における上側）に第二配線基板２０を配置する。また、第二配線基板２０の一方の面２０ｂ上の導電回路２１と、第三配線基板３０の接着層３０ｄとを対向させた状態で、第二配線基板２０の一方側（図９における上側）に第三配線基板３０を配置する。そして、第一配線基板１０、第二配線基板２０および第三配線基板３０の位置を互いに合わせながら、加熱プレスを行う。
【００３８】
積層工程により、第一配線基板１０の一方の面１０ｂ上に積層された接着層５１および第三配線基板３０の接着層３０ｄが、第二配線基板２０と密着して積層される。さらに、半導体素子４０の貫通電極４２および接着層５１の層間導通部５２が、第二配線基板２０の導電回路２２に電気的に接続されるとともに、第三配線基板３０の層間導通部３２が、第二配線基板２０の導電回路２１に電気的に接続される。すなわち、第一配線基板１０の導電回路１１、第一配線基板１０の導電回路１２、第二配線基板２０の導電回路２１、第二配線基板２０の導電回路２２および第三配線基板３０の導電回路３１の各導電回路が電気的に接続された状態となる。
積層工程により各配線基板が積層され、図１に示す部品内蔵基板１が形成された時点で、部品内蔵基板１の全ての製造工程が完了する。
【００３９】
予め半導体基板の状態で貫通孔４３が形成された半導体素子４０を用い、積層工程において、第一配線基板１０の一方の面１０ｂ上に半導体素子４０を搭載した後、半導体素子４０の貫通孔４３内に貫通電極４２を形成することにより、貫通電極４２を介して、第一配線基板１０と第二配線基板２０との導通を得る構造を容易に形成することができる。
【００４０】
なお、本実施形態では、半導体素子４０の製造工程において、半導体基板を厚さ方向に貫通する貫通孔４３を形成し、貫通孔４３が形成された半導体基板をダイシングして、半導体素子４０を製造する場合を例示したが、本発明はこれに限定されない。本発明では、予め貫通孔が形成された半導体素子を別途準備して、部品内蔵基板１の製造に用いてもよい。
【００４１】
＜第二実施形態＞
（部品内蔵基板）
図１０は、本実施形態の部品内蔵基板１００を示す概略側面断面図である。なお、図面は模式的なものであり、各層の厚みやその比率などは現実のものとは異なっている。
図１０に示すように、本実施形態の部品内蔵基板１００は、配線基板が複数枚（本実施形態では３枚）積層され、その配線基板の１つに半導体素子が搭載されて形成されている。
具体的には、部品内蔵基板１００は、両面に導電回路１１１，１１２を有する第一配線基板１１０と、第一配線基板１１０の一方側（図１０における上側）に搭載された半導体素子１４０，１５０と、第一配線基板１１０の一方側（図１０における上側）に配置され、両面に導電回路１２１，１２２を有する第二配線基板１２０と、第二配線基板１２０の一方側（図１０における上側）に配置され、一方の面に導電回路１３１を有する第三配線基板１３０と、が積層されて形成されている。
【００４２】
第一配線基板１１０は、可撓性を有するポリイミド等の絶縁性樹脂により形成された絶縁層１１０ａを備えている。また、第一配線基板１１０の一方（図１０における上側）の面１１０ｂ上には、導電回路１１１が形成されており、他方（図１０における下側）の面１１０ｃ上には、導電回路１１２が形成されている。導電回路１１１，１１２は、いずれも銅等の導電性の高い金属により形成されている。
絶縁層１１０ａには、絶縁層１１０ａを厚さ方向に貫通する層間導通部１１３が形成されている。層間導通部１１３は、第一実施形態の層間導通部１３と同様に形成されている。層間導通部１１３により、第一配線基板１１０の一方の面１１０ｂ上の導電回路１１１と、他方の面１１０ｃ上の導電回路１１２とが電気的に接続されている。
【００４３】
第一配線基板１１０の一方側に搭載された半導体素子１４０は、その一方（図１０における上側）の面１４０ａとは反対側の面（他方の面、図１０における下側）１４０ｂに、その内部と電気的接続を行う第一電極パッド１４１を備えている。また、半導体素子１４０には、その内部とは電気的に独立し、その厚さ方向に貫通する貫通電極１４２が設けられている。貫通電極１４２は、第一実施形態の貫通電極４２と同様に形成されている。貫通電極１４２は、半導体素子１４０の他方の面１４０ｂに設けられた第二電極パッド１４４と電気的に接続されている。第二電極パッド１４４は、半導体素子１４０の内部とは電気的に独立している。
【００４４】
半導体素子１４０に形成され、貫通電極１４２（貫通孔１４３）の孔径は５０μｍ以上、１５０μｍ以下であることが好ましい。
【００４５】
半導体素子１４０は、第一電極パッド１４１により、第一配線基板１１０の一方の面１１０ｂ上の導電回路１１１と電気的に接続されている。
【００４６】
第一配線基板１１０の一方（図１０における上側）の面１１０ｂ上には、その面１１０ｂ上に搭載された半導体素子１４０を覆う、加熱反応型の接着剤からなる接着層１６１が設けられている。
接着層１６１には、接着層１６１を厚さ方向に貫通する層間導通部１６２が形成されている。層間導通部１６２は、第一実施形態の層間導通部５２と同様に形成されている。
【００４７】
半導体素子１４０の一方の面１４０ａ上には、半導体素子１５０が搭載されている。
半導体素子１５０は、その一方（図１０における上側）の面１５０ａとは反対側の面（他方の面、図１０における下側）１５０ｂに、その内部と電気的接続を行う電極パッド１５１を備えている。半導体素子１５０の電極パッド１５１と、半導体素子１４０の貫通電極１４２とが電気的に接続されている。
【００４８】
第二配線基板１２０は、可撓性を有するポリイミド等の絶縁性樹脂により形成された絶縁層１２０ａを備えている。また、第二配線基板１２０の一方（図１０における上側）の面１２０ｂ上には、導電回路１２１が形成されており、他方（図１０における下側）の面１２０ｃ上には、導電回路１２２が形成されている。導電回路１２１，１２２は、いずれも銅等の導電性の高い金属により形成されている。
絶縁層１２０ａには、絶縁層１２０ａを厚さ方向に貫通する層間導通部１２３が形成されている。層間導通部１２３は、第一実施形態の層間導通部２３と同様に形成されている。層間導通部１２３により、第二配線基板１２０の一方の面１２０ｂ上の導電回路１２１と、他方の面１２０ｃ上の導電回路１２２とが電気的に接続されている。
【００４９】
また、絶縁層１２０ａには、半導体素子１４０の一方の面１４０ａ上に搭載された半導体素子１５０を収容、配置するための開口部１２０ｄが形成されている。
【００５０】
半導体素子１４０の貫通電極１４２および第二電極パッド１４４と、接着層１６１に形成された層間導通部１６２により、第一配線基板１１０の一方の面１１０ｂ上の導電回路１１１と、第二配線基板１２０の他方の面１２０ｃ上の導電回路１２２とが電気的に接続されている。
【００５１】
第三配線基板１３０は、可撓性を有するポリイミド等の絶縁性樹脂により形成された絶縁層１３０ａと、絶縁層１３０ａの一方（図１０における上側）の面１３０ｂとは反対側の面（他方の面、図１０における下側）１３０ｃに積層され、加熱反応型の接着剤からなる接着層１３０ｄとを備えている。また、絶縁層１３０ａの一方の面１３０ｂ上には、導電回路１３１が形成されている。導電回路１３１は、銅等の導電性の高い金属により形成されている。
絶縁層１３０ａおよび接着層１３０ｄには、絶縁層１３０ａおよび接着層１３０ｄを厚さ方向に貫通する層間導通部１３２が形成されている。層間導通部１３２は、第一実施形態の層間導通部３２と同様に形成されている。層間導通部１３２により、第二配線基板１２０の一方の面１２０ｂ上の導電回路１２１と、第三配線基板１３０の一方の面１３０ｂ上の導電回路１３１とが電気的に接続されている。
【００５２】
第一配線基板１１０の一方の面１１０ｂ上に搭載された半導体素子１４０には、半導体素子１４０の内部とは電気的に独立した貫通電極１４２が設けられているので、その貫通電極１４２を介して、半導体素子１４０の一方の面１４０ａ上に搭載された半導体素子１５０と、第一配線基板１０との導通を得ることができる。これにより、第一配線基板１０と半導体素子１５０との導通を得るために、半導体素子１４０を避けて配線を引き回す必要がなくなるので、配線密度を高密度化することができる。また、第一配線基板１１０と半導体素子１５０との導通を得るための配線（貫通電極１４２）の長さは半導体素子１４０の厚さ以上になることがないので、配線が長くなることによる伝送損失の増加が生じることはない。さらに、半導体素子１４０に貫通電極１４２を設けたことにより、第一配線基板１１０と半導体素子１５０との導通を得るための配線を設けるための領域が不要となるので、設計の自由度が向上する。
【００５３】
（部品内蔵基板の製造方法）
次に、部品内蔵基板１００の製造方法について、図面を参照しながら説明する。
なお、部品内蔵基板１００の製造方法は特に限定されないが、部品内蔵基板１００は、一例として以下に示す各工程を経て製造される。
【００５４】
（半導体素子の製造工程）
半導体素子１４０の製造工程では、第一実施形態における半導体素子４０の製造工程と同様にして、第一電極パッド１４１、第二電極パッド１４４および貫通孔１４３が形成された半導体素子１４０を製造する。
【００５５】
（第一配線基板の製造工程）
第一配線基板１１０の製造工程では、第一実施形態における第一配線基板１０の製造工程と同様にして、第一配線基板１１０の一方の面１１０ｂ上に導電回路１１１が形成され、第一配線基板１１０の他方の面１１０ｃ上に導電回路１１２が形成され、絶縁層１１０ａを厚さ方向に貫通する層間導通部１１３が形成された第一配線基板１１０を製造する。
【００５６】
（第二配線基板の製造工程）
第二配線基板１２０の製造工程では、第一実施形態における第二配線基板２０の製造工程と同様にして、第二配線基板１２０の一方の面１２０ｂ上に導電回路１２１が形成され、第二配線基板１２０の他方の面１２０ｃ上に導電回路１２２が形成され、絶縁層１２０ａを厚さ方向に貫通する層間導通部１２３が形成された第一配線基板１２０を製造する。さらに、第二配線基板１２０の製造工程では、絶縁層１２０ａを厚さ方向に貫通し、半導体素子１４０の一方の面１４０ａ上に搭載された半導体素子１５０を収容、配置するための開口部１２０ｄを形成する。
【００５７】
（第三配線基板の製造工程）
第三配線基板１３０の製造工程では、第一実施形態における第三配線基板３０の製造工程と同様にして、第三配線基板１３０の一方の面３０ｂ上に導電回路１３１を形成され、絶縁層１３０ａおよび接着層１３０ｄを厚さ方向に貫通する層間導通部１３２が形成された第三配線基板１３０を製造する。
【００５８】
（積層工程）
積層工程では、上述のように形成された第一配線基板１１０、半導体素子１４０，１５０、第二配線基板１２０および第三配線基板１３０を厚さ方向に重ね合わせて積層する。
積層工程では、まず、図１１に示すように、半導体素子１４０の第一電極パッド１４１および第二電極パッド１４４を、第一配線基板１１０の一方の面１１０ｂ上の導電回路１１１に接続することにより、第一配線基板１１０の一方の面１１０ｂ上に、半導体素子１４０を搭載する。
半導体素子１４０は、第一電極パッド１４１により、第一配線基板１１０の一方の面１１０ｂ上の導電回路１１１と電気的に接続される。
【００５９】
次いで、図１２に示すように、第一配線基板１１０の一方の面１１０ｂ上に、その面１１０ｂ上に搭載された半導体素子１４０を覆う、加熱反応型の接着剤からなる接着層１６１を積層する。
【００６０】
次いで、第一配線基板１１０の一方の面１１０ｂ上に積層された接着層１６１において、第一配線基板１１０の一方の面１１０ｂ上の導電回路１１１に対応する位置に、接着層１６１を厚さ方向に貫通する貫通孔１６３を形成する。
次いで、図１３に示すように、第一実施形態における貫通電極４２の形成方法と同様にして半導体素子１４０を厚さ方向に貫通する貫通電極１４２を形成するとともに、第一実施形態における層間導通部５２の形成方法と同様にして接着層１６１を厚さ方向に貫通する層間導通部１６２を形成する。
【００６１】
次いで、図１４に示すように、半導体素子１５０の電極パッド１５１を、半導体素子１４０の貫通電極１４２に接続することにより、半導体素子１４０の一方の面１４０ａ上に、半導体素子１５０を搭載する。
半導体素子１５０は、半導体素子１４０の貫通電極１４２により、第一配線基板１１０の一方の面１１０ｂ上の導電回路１１１と電気的に接続される。
【００６２】
次いで、図１５に示すように、第一配線基板１１０の一方の面１１０ｂ上に積層された接着層１６１と、第二配線基板１２０の他方の面１２０ｃ上の導電回路１２２とを対向させた状態で、第一配線基板１１０の一方側（図１５における上側）に第二配線基板１２０を配置する。このとき、第二配線基板１２０の開口部１２０ｄ内に、半導体素子１４０の一方の面１４０ａ上に搭載された半導体素子１５０を収容、配置する。また、第二配線基板１２０の一方の面１２０ｂ上の導電回路１２１と、第三配線基板１３０の接着層１３０ｄとを対向させた状態で、第二配線基板１２０の一方側（図１５における上側）に第三配線基板１３０を配置する。
そして、第一配線基板１１０、第二配線基板１２０および第三配線基板１３０の位置を互いに合わせながら、加熱プレスを行う。
【００６３】
積層工程により、第一配線基板１１０の一方の面１１０ｂ上に積層された接着層１６１および第三配線基板１３０の接着層１３０ｄが、第二配線基板１２０と密着して積層される。さらに、半導体素子１４０の貫通電極１４２および接着層１６１の層間導通部１６２が、第二配線基板１２０の導電回路１２２に電気的に接続されるとともに、第三配線基板１３０の層間導通部１３２が、第二配線基板１２０の導電回路１２１に電気的に接続される。すなわち、第一配線基板１１０の導電回路１１１、第一配線基板１１０の導電回路１１２、第二配線基板１２０の導電回路１２１、第二配線基板１２０の導電回路１２２および第三配線基板１３０の導電回路１３１の各導電回路が電気的に接続された状態となる。
積層工程により各配線基板が積層され、図１０に示す部品内蔵基板１００が形成された時点で、部品内蔵基板１００の全ての製造工程が完了する。
【００６４】
半導体素子の製造工程において、半導体基板の状態で予め貫通孔１４３が形成された半導体素子１４０を製造し、積層工程において、第一配線基板１１０の一方の面１１０ｂ上に半導体素子１４０を搭載した後、半導体素子１４０の貫通孔１４３内に貫通電極１４２を形成し、半導体素子１４０の一方の面１４０ａ上に半導体素子１５０を搭載するので、貫通電極１４２を介して、第一配線基板１１０と半導体素子１５０との導通を得る構造を容易に形成することができる。
【符号の説明】
【００６５】
１ 部品内蔵基板、１０ 第一配線基板、１１，１２ 導電回路、１３ 層間導通部、１４ 貫通孔、２０ 第二配線基板、２１，２２ 導電回路、２３ 層間導通部、２４ 貫通孔、３０ 第三配線基板、３１ 導電回路、３２ 層間導通部、３３ 貫通孔、４０ 半導体素子、４１ 第一電極パッド、４２ 貫通電極、４３ 貫通孔、４４ 第二電極パッド、５１ 接着層、５２ 層間導通部、５３ 貫通孔、１００ 部品内蔵基板、１１０ 第一配線基板、１１１，１１２ 導電回路、１１３ 層間導通部、１１４ 貫通孔、１２０ 第二配線基板、１２１，１２２ 導電回路、１２３ 層間導通部、１２４ 貫通孔、１３０ 第三配線基板、１３１ 導電回路、１３２ 層間導通部、１３３ 貫通孔、１４０ 半導体素子、１４１ 第一電極パッド、１４２ 貫通電極、１４３ 貫通孔、１４４ 第二電極パッド、１５０ 半導体素子、１５１ 電極パッド、１６１ 接着層、１６２ 層間導通部、１６３ 貫通孔。
【特許請求の範囲】
【請求項１】
基板内に半導体素子を搭載する部品内蔵基板であって、
前記半導体素子は、該半導体素子の内部と電気的接続を行う電極と、該半導体素子の内部とは電気的に独立した貫通電極と、を少なくとも１つ以上備えたことを特徴とする部品内蔵基板。
【請求項２】
前記貫通電極の孔径は５０μｍ以上、１５０μｍ以下であることを特徴とする請求項１に記載の部品内蔵基板。
【請求項３】
基板内に半導体素子を搭載してなり、前記半導体素子は、該半導体素子の内部と電気的接続を行う電極と、該半導体素子の内部とは電気的に独立した貫通電極と、を少なくとも１つ以上備えた部品内蔵基板の製造方法であって、
半導体基板の厚さ方向に貫通する貫通孔が形成された半導体素子を用い、前記半導体基板の電極と、該半導体基板の内部とを電気的に接続するするとともに、該半導体基板の内部とは電気的に独立するように特定の貫通孔に導電性物質を充填し、層間接続用の貫通電極を形成する工程を含むことを特徴とする部品内蔵基板の製造方法。
【請求項１】
基板内に半導体素子を搭載する部品内蔵基板であって、
前記半導体素子は、該半導体素子の内部と電気的接続を行う電極と、該半導体素子の内部とは電気的に独立した貫通電極と、を少なくとも１つ以上備えたことを特徴とする部品内蔵基板。
【請求項２】
前記貫通電極の孔径は５０μｍ以上、１５０μｍ以下であることを特徴とする請求項１に記載の部品内蔵基板。
【請求項３】
基板内に半導体素子を搭載してなり、前記半導体素子は、該半導体素子の内部と電気的接続を行う電極と、該半導体素子の内部とは電気的に独立した貫通電極と、を少なくとも１つ以上備えた部品内蔵基板の製造方法であって、
半導体基板の厚さ方向に貫通する貫通孔が形成された半導体素子を用い、前記半導体基板の電極と、該半導体基板の内部とを電気的に接続するするとともに、該半導体基板の内部とは電気的に独立するように特定の貫通孔に導電性物質を充填し、層間接続用の貫通電極を形成する工程を含むことを特徴とする部品内蔵基板の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【公開番号】特開２０１３−３８２３０（Ｐ２０１３−３８２３０Ａ）
【公開日】平成２５年２月２１日（２０１３．２．２１）
【国際特許分類】
【出願番号】特願２０１１−１７３１６９（Ｐ２０１１−１７３１６９）
【出願日】平成２３年８月８日（２０１１．８．８）
【出願人】（０００００５１８６）株式会社フジクラ (4,463)
【Ｆターム（参考）】
【公開日】平成２５年２月２１日（２０１３．２．２１）
【国際特許分類】
【出願日】平成２３年８月８日（２０１１．８．８）
【出願人】（０００００５１８６）株式会社フジクラ (4,463)
【Ｆターム（参考）】
[ Back to top ]