電力変換装置
【課題】瞬低時においても緩やかにデューティを変化させることで出力電圧を一定に維持するとともに、二次側に接続された半導体素子の耐圧を上げる必要がなく、損失を低減させることができる電力変換装置を提供する。
【解決手段】第1、第2のコンデンサとが第1の接続点で直列に接続された第1の直列回路と、第1、第2のスイッチング素子とが第2の接続点で直列に接続された第2の直列回路と、第3、第4のスイッチング素子とが第3の接続点で直列に接続された第3の直列回路と、これらの直列回路が並列に接続されて、この回路に直流入力電圧を与える直流電圧源とを具備し、第2の接続点と第3の接続点との両接続点間に生ずる交流出力電圧を取り出す電力変換装置であって、更に第1の接続点と第2の接続点とに介装されて、これら両接続点を接続するスイッチを備えた。
【解決手段】第1、第2のコンデンサとが第1の接続点で直列に接続された第1の直列回路と、第1、第2のスイッチング素子とが第2の接続点で直列に接続された第2の直列回路と、第3、第4のスイッチング素子とが第3の接続点で直列に接続された第3の直列回路と、これらの直列回路が並列に接続されて、この回路に直流入力電圧を与える直流電圧源とを具備し、第2の接続点と第3の接続点との両接続点間に生ずる交流出力電圧を取り出す電力変換装置であって、更に第1の接続点と第2の接続点とに介装されて、これら両接続点を接続するスイッチを備えた。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体スイッチング素子を用いた電力変換装置に係り、特に損失を低減するに好適な電力変換装置に関する。
【背景技術】
【0002】
従来のインバータにおける概念的な回路図を図9に示す。この図において第1のスイッチング素子[MOSFET(Q1)]と第2のスイッチング素子[MOSFET(Q2)]は、第1の接続点xで接続されて第1の直列回路を構成する。また第3のスイッチング素子[MOSFET(Q3)]と第4のスイッチング素子[MOSFET(Q4)]は、第2の接続点yで接続されて第2の直列回路を構成している。これら第1および第2の直列回路は、それぞれ並列に接続されるとともに、並列接続された回路の両端に直流電圧源1から直流電圧が与えられる。なお、直流電圧源1は、例えば商用交流を整流して得ることが多い。
このように構成された電力変換装置は、図示しないゲート駆動部によってMOSFET(Q1〜Q4)のゲートがそれぞれ制御されて、接続点x,y間に交流電圧を出力するインバータとして機能する。詳しくは図10に示すように各MOSFET(Q1〜Q4)にそれぞれ与えられるゲート駆動信号(Vgs1〜Vgs4)は、MOSFET(Q2)およびMOSFET(Q3)がともにオフの期間にMOSFET(Q1)およびMOSFET(Q4)をオンにする。逆にMOSFET(Q1)およびMOSFET(Q4)がともにオフの期間にMOSFET(Q2)およびMOSFET(Q3)をオンにする。
【0003】
このようにゲート駆動部によってMOSFET(Q1〜Q4)を駆動制御することで所望の交流電圧Vtを接続点x,y間から得ることができる。なお、この交流電圧Vtは、ゲート駆動信号(Vgs1〜Vgs4)のオン時間とオフ時間の時間比(デューティ)を制御する、いわゆるPWM(パルス幅制御)によって所望の電圧値に調整できる。
なお、上述したインバータは、特に図示しないが交流電圧を直流電圧に変換する整流回路を接続点x,yに設けて直流電圧を得るDC−DCコンバータとして構成したり、接続点x,yに変圧器の入力側(一次側)を接続し、この変圧器の出力側(二次側)に更に整流回路を設けた絶縁型DC−DCコンバータとして構成されることもある。
このような構成をとるインバータあるいはコンバータ(以下、電力変換装置と称する)の直流電圧源1が商用交流を整流したものである場合、商用交流の電圧が短時間低下した後すぐ復帰する、いわゆる瞬時電圧低下(瞬低)が発生して出力電圧が変動することがある。
【0004】
しかしながら例えばマイクロコンピュータや半導体を用いた電子制御装置が電力変換装置の負荷として接続された場合には、たとえ瞬低が発生したときであっても出力電圧を一定に維持する必要がある。
上述した電力変換装置は、瞬低が発生したときに出力電圧を維持するため、例えば図11に示すようなデューティ比を高くしたゲート駆動信号(Vgs1〜Vgs4)をMOSFET(Q1〜Q4)にそれぞれ印加することで出力側への電力伝達量を維持し、出力電圧を所定の電圧に維持している。つまり上述の電力変換装置には、瞬低が発生した場合でも出力電圧を一定に保つことができるように回路パラメータが設定されている。このため定常時はデューティを下げて出力を絞って作動させている。したがってデューティが低いときであっても出力電圧を所定の電圧値に維持するには変圧器の変圧比を小さく設定する必要がある。この場合、二次側に接続されたMOSFETに発生する電圧が高くなり、これにより耐圧の高い素子を用いなければならないという問題が新たに生ずる。
【0005】
そして一般にスイッチング素子の耐圧が高くなると導通時の順電圧降下も高くなるため、導通損失が増加する。加えてトランスの変流比が大きくなるため、変圧器の二次側で同一の電流を出力したときは、変圧器の一次側電流がより増加することになる。このため導通損失が増加するという問題も生ずる。
このような問題を解決する方法としてリレーを用いてハーフブリッジ動作からフルブリッジ動作に切り換える方法が特許文献1,2に提案されている。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開平4−361872号公報
【特許文献2】特開2002−96167号公報
【発明の概要】
【発明が解決しようとする課題】
【0007】
しかしながら上述した特許文献に記載の方法では、ハーフブリッジ動作からフルブリッジ動作へ切り換えるとき、トランスに印加される電圧振幅が2倍に増加する。このためMOSFET(Q1〜Q4)に与えるゲート信号のデューティを瞬時に変え、出力電圧を所定の電圧に維持しなければならない。
また一般的にデューティの制御はPI制御(比例・積分制御)で行っていることが多い。一方、デューティは、徐々に変化するので電圧の急変に対応させることが困難であり、これによって出力電圧が変動してしまう。もちろん上述した特許文献に記載のリレーを用いた方法では、遅れ時間があるため高速な切り換えが困難である。
更に電圧振幅が倍になることで変圧器の二次側に発生するトランスの漏れインダクタンスと整流素子の寄生容量による共振電圧も2倍になってしまう。このため二次側に半導体素子を有する回路がある場合は、この跳ね上がり電圧に耐え得るように半導体素子の耐圧が高いものを用いる必要がある。
【0008】
本発明は、このような課題を解決するべくなされたもので、その目的とするところは、瞬低時においても緩やかにデューティを変化させることで出力電圧を一定に維持するとともに、二次側に半導体素子を有する回路があったとしても半導体素子の耐圧を上げる必要のない電力変換装置を提供することにある。
更に本発明は、半導体スイッチング素子のスイッチング時に発生する損失を低減させることができる電力変換装置を提供することにある。
【課題を解決するための手段】
【0009】
上述した目的を解決するため本発明の電力変換装置は、第1のコンデンサと第2のコンデンサとが第1の接続点で直列に接続された第1の直列回路と、この第1の直列回路と並列に接続されて、第1のスイッチング素子と第2のスイッチング素子とが第2の接続点で直列に接続された第2の直列回路と、更に前記第1および第2の直列回路と並列に接続されて、第3のスイッチング素子と第4のスイッチング素子とが第3の接続点で直列に接続された第3の直列回路と、これら第1〜第3の直列回路に直流入力電圧を与える直流電圧源とを具備し、前記第2の接続点と前記第3の接続点との両接続点間に生ずる交流出力電圧を取り出す電力変換装置であって、更に前記第1の接続点と前記第2の接続点とに介装されて、これら両接続点を接続するスイッチを備えたことを特徴としている。
また本発明の電力変換装置は、前記直流電圧源の直流入力電圧が所定の電圧値以上であるときは、前記スイッチをオンし、更に前記第1および第2のスイッチング素子をオフするとともに前記第3および第4のスイッチング素子を所定の周期で排他的にオンまたはオフする一方、前記直流入力電圧が所定の電圧値を下回ったときは、前記スイッチを前記第3および第4のスイッチング周期に同期させてオンまたはオフし、更に前記第1および前記第2のスイッチング素子を所定の周期でオンするととともに、入力直流電圧値に応じてスイッチングパルス幅を制御することを特徴としている。
【0010】
上述した電力変換装置は、直流入力電圧が所定の電圧値以上の定常時にスイッチを開放しておき、第1の直列回路および第2の直列回路を所定のスイッチングタイミングで各スイッチング素子を駆動する一方、直流入力電圧が所定の電圧値を下回る例えば瞬低が発生したときにスイッチを閉じて3レベル動作として出力電圧を所定の電圧に維持する。
本発明の電力変換装置における前記スイッチは、第5および第6のスイッチング素子を逆直列に接続したものとして構成される。
好ましくは前記第5および第6のスイッチング素子は、前記第1〜第4のスイッチング素子の耐電圧よりも低い耐電圧の素子が望ましい。
また前記第5および第6のスイッチング素子は、前記第1〜第4のスイッチング素子よりもスイッチングスピードが遅い素子であることが望ましい。
【0011】
上述した電力変換装置における第5および第6のスイッチング素子は、第1〜第4のスイッチング素子の耐電圧よりも耐電圧が低く、またスイッチングスピードが遅い素子を用いているので損失の低減が可能である。
また前記第5および第6のスイッチング素子は、それぞれ寄生ダイオードを有し、この寄生ダイオードに電流が流れているとき、その寄生ダイオードを有する前記スイッチング素子をオンするものとして構成される。
上述した電力変換装置は、寄生ダイオードに流れる電流をスイッチング素子に流しているので損失が低減できる。
あるいは前記第5および第6のスイッチング素子は、二つの逆素子型スイッチング素子を逆並列に接続した双方向スイッチで構成される。
【0012】
上述した電力変換装置は、MOSFETのような寄生ダイオードを有しない例えばIGBT等のスイッチング素子を適用して前記スイッチを構成する。
また本発明の電力変換装置は、前記第2の接続点と前記第3の接続点との両接続点間に生ずる交流電圧を変圧して出力する変圧器を備えて構成される。
上述した電力変換装置は、スイッチングして得られた交流電圧を変圧した所望の交流電圧を得ることができる。
あるいは本発明の電力変換装置は、前記第2の接続点と前記第3の接続点との両接続点間に生ずる交流出力電圧を整流して直流電圧を出力する整流回路を備えたDC−DCコンバータとして提供される。
上述した電力変換装置は、入力された直流電圧から所望する直流電圧の出力を得ることができる。
【0013】
また本発明の電力変換装置は、前記変圧器から出力される交流電圧を整流して直流電圧を出力する整流回路を備えた絶縁型DC−DCコンバータを構成する。
上述した電力変換装置は、入力側と出力側とが変圧器で絶縁され、入力された直流電圧から所望する直流電圧の出力を得ることができる。
【発明の効果】
【0014】
本発明の電力変換装置は、定常時にデューティを最大で動作させることができるため、この条件に適合するように変圧器の変圧比を最適化することでスイッチング素子の耐圧を低く抑えることができる。それゆえ本発明の電力変換装置は、入力側電流の増加に伴う導通損失増加を抑えることが可能である。また、本発明の電力変換装置は、瞬低時において3レベル動作として緩やかにデューティを変化させているため直流出力電圧を一定に維持することができる。
また、スイッチを構成する第5および第6のスイッチング素子に他のスイッチング素子(第1〜第4のスイッチング素子)よりも耐圧が低い素子を選択することができ、導通損失をより低減することが可能である。さらに本発明の電力変換装置は、第5および第6のスイッチング素子を常時オンにしているため、スイッチング速度が遅い素子を適用することができる。このため順方向電圧降下が最も低い素子が選択できるため本発明の電力変換装置は導通損失を更に低減することが可能である。
【0015】
また本発明の電力変換装置にあっては、通常状態で第3および第4のスイッチング素子には、直流入力電圧の1/2が印加されるだけであり、そのためスイッチング損失は1/2で済む。さらにスイッチングする素子はこの2つだけであるため、スイッチング損失の更なる低減が可能となる。
また、瞬低時において第5および第6のスイッチング素子は寄生ダイオードに電流が流れる期間が短くなるように制御信号を入力しているので損失低減が可能である。もちろんスイッチに逆阻止型半導体素子を組み合わせることで電流の通過する半導体素子の数を減らすことができ、損失を低減することができる。
更に本発明に電力変換装置は、3レベル動作としているので変圧器二次側の電圧変化、すなわち変圧器の二次側に発生する跳ね上がり電圧は二段階の段階的な変化をするため電圧変動幅を従来の半分に抑制することが可能となる。
【0016】
なお、前述した先行技術文献に記載の電力変換装置は、リレーを用いているのに対し、本発明の電力変換装置は半導体スイッチング素子を適用しているので定常時の動作モードと瞬低時の動作モードの切り換えが瞬時に行うことができ、出力電圧の安定性を向上させることができるという実用上優れた効果を奏し得る。
【図面の簡単な説明】
【0017】
【図1】本発明の一実施形態に係る電力変換装置におけるインバータの原理的構成を示す回路図である。
【図2】図1に示すインバータにおいて入力される直流電圧値が所定の電圧値以上あるとき(定常時)のゲートパルス信号および出力交流電圧の波形概略を示す図である。
【図3】図1に示すインバータにおいて入力される直流電圧値が所定の電圧値を下回ったとき(瞬低時)のゲートパルス信号および出力交流電圧の波形概略を示す図である。
【図4】図1に示すインバータにおいて入力される直流電圧値とゲートパルス信号、及び出力電圧との関係を示す波形概略図である。
【図5】図1に示すインバータにおいて入力される直流電圧値が所定の電圧値を下回ったとき(瞬低時)のゲートパルス信号および出力交流電圧の別の波形概略を示す図である。
【図6】本発明の別の実施形態に係る電力変換装置としてDC−DCコンバータを構成したときの原理的構成を示す回路図である。
【図7】図1に示すインバータの別の実施形態を示す回路図である。
【図8】図7に適用する双方向スイッチの別の構成例を示す回路図。
【図9】従来のインバータの原理的構成を示す回路図である。
【図10】図9に示すインバータにおいて入力される直流電圧値が所定の電圧値以上あるとき(定常時)のゲートパルス信号および出力交流電圧の波形概略を示す図である。
【図11】図9に示すインバータにおいて入力される直流電圧値が所定の電圧値を下回ったとき(瞬低時)のゲートパルス信号および出力交流電圧の波形概略を示す図である。
【発明を実施するための形態】
【0018】
以下、本発明の一実施形態に係る電源装置について添付図面を参照しながら説明する。なお、図1〜図7は、本発明における実施形態の一例を示すものであって、これらの図面によって本発明が限定されるものではない。また図中、図9と同一の符号を付した部分は同一物を表わし、基本的な構成はこれらの図に示す従来のものと同様であるのでその説明を略述する。
【実施例1】
【0019】
図1は、本発明の電力変換装置の第1の実施例としてのインバータである。このインバータが図9に示した従来のインバータと異なるところは、接続点aで直列に接続されたコンデンサC1,C2が直流電圧源1と並列に接続され、第1のスイッチング素子[MOSFET(Q1)]と第2のスイッチング素子[MOSFET(Q2)]が接続点bで接続され、更にこれら二つの接続点a,bを接続する逆直列に接続された第5および第6のスイッチング素子[MOSFET(Q5,Q6)]を備えた点にある。
このような特徴的な構成をとる本発明の電力変換装置に係るインバータの作動について図2,図3を参照しながら説明する。
直列接続された二つのコンデンサC1,C2の静電容量が等しい場合、それぞれのコンデンサの電圧は等しくなり、直流電圧源1の半分の電圧、すなわち[Vin/2]となる。
【0020】
さて直流電圧源1の直流電圧Vinが所定の電圧値であるとき、図示しないゲート駆動部は、MOSFET(Q5,Q6)をオンにする。次いでゲート駆動部は、MOSFET(Q4)をオンにする。するとコンデンサC2(接続点a)→MOSFET(Q5)→MOSFET(Q6)→接続点b→負荷(図示せず)→接続点c→MOSFET(Q4)→コンデンサC2の経路に電流が流れる。このとき図示しない負荷に印加される電圧Vtは、コンデンサC2両端の電圧、すなわち[Vin/2]に等しい(期間t1)。
次にゲート駆動部は、MOSFET(Q4)をオフにし、MOSFET(Q3)をオンにする。するとコンデンサC1→MOSFET(Q3)→接続点c→負荷(図示せず)→接続点b→MOSFET(Q6)→MOSFET(Q5)→接続点a→コンデンサC1の経路に電流が流れる(期間t2)。このとき負荷に印加される電圧Vtは、コンデンサC1の電圧と大きさが等しく、逆極性となる。すなわち[Vt=−Vin/2]となる。
【0021】
以降、ゲート駆動部がMOSFET(Q3,Q4)を交互に周期的にオン・オフすることによって負荷に交流電圧が与えられる。
ところで直流電圧源1の電圧が瞬低などで低下したことをゲート駆動部が検出すると、ゲート駆動部は、MOSFET(Q4,Q5)をオンにする。するとコンデンサC2→接続点a→MOSFET(Q5)→MOSFET(Q6)→接続点b→負荷→接続点c→MOSFET(Q4)→コンデンサC2の経路で電流が流れ、負荷には[Vt=Vin/2]の電圧が印加される(期間t'1)。この期間t'1のときゲート駆動部は、さらにMOSFET(Q1)をオンにし、かつパルス幅制御を行ってコンデンサC1→MOSFET(Q1)→接続点b→負荷→接続点c→MOSFET(Q4)→コンデンサC2の経路に電流を流す。すると負荷には[Vt=Vin]の電圧が印加される。
【0022】
次いでゲート駆動部は、MOSFET(Q1,Q4,Q5)をオフにし、MOSFET(Q3,Q6)をオンにして、コンデンサC1→MOSFET(Q3)→接続点→負荷→接続点b→MOSFET(Q6)→MOSFET(Q5)→コンデンサC1の経路に電流を流す(期間t'2)。この期間t'2における負荷の電圧は[Vt=−Vin/2]となる。そしてゲート駆動部は、この期間t'2において、MOSFET(Q2)をオンにし、かつパルス幅制御を行ってコンデンサC1→MOSFET(Q3)→接続点c→負荷→接続点b→MOSFET(Q6)→MOSFET(Q5)→コンデンサC1の経路に電流を流す。このとき負荷には[Vt=−Vin]の電圧が印加される
このように直流電圧源1の電圧が瞬間的に降下(瞬低)したときゲート駆動部は、期間t'1のときMOSFET(Q4,Q5)をオンにし、期間t'2のときMOSFET(Q3,Q6)をオンに駆動する、いわゆるフルブリッジ動作を行うとともに、MOSFET(Q1,Q2)のオン時間の幅を制御するPWM制御を行うことで負荷電圧Vtの電圧時間積を調整する。
【0023】
かくして本発明の第1の実施例に係る電力変換装置は、直流電圧源1の直流電圧Vinが定常時の電圧の半分までの範囲に低下したとき、ゲート制御部がMOSFET(Q1,Q2)をオンにする時間を制御しているので定常時と同様の[Vin/2]を負荷に印加することができる。また直流電圧源1の直流電圧Vinが定常時の半分に低下したとき、本発明の電力変換装置は、ゲート制御部がMOSFET(Q1,Q2)パルス幅を最大にしているので負荷には定常時と同様の電圧を印加することができる。換言すれば本発明の電力変換装置は、瞬低による電圧低下が定常時の[1/2]以内であれば、交流出力電圧を所定の電圧値に維持することが可能である。
また、従来の電力変換装置は、瞬定時に急峻なデューティ変化が必要であったが、本発明の電力変換装置は、図3に示した期間t'1および期間t'2の間、3レベル動作を行うことでデューティを緩やかに変化させることが可能となり、安定した出力電圧を得ることができる。
【0024】
より詳しく図4を参照しながらゲート制御部が生成するゲート信号の生成方法を説明する。ゲート制御部は、図示しない電圧検出回路によって検出した直流電圧源1の直流電圧Vinの値に基づき定常時は変換比0.5になる点で動作させる。
瞬低が発生して入力電圧が低下するとゲート駆動部は、基準波Aと直流電圧Vinとを比較し基準波Aの電圧が高いときにMOSFET(Q1,Q2)をオンにする。これによって変換比が上がり、直流電圧Vinが低下しても出力電圧Vtを一定に保つことができる。
しかし定常時、MOSFET(Q1,Q2,Q5,Q6)はスイッチングされないためスイッチングによる損失が発生しないが、MOSFET(Q5,Q6)は常時オンにされるため導通損が発生する。また瞬低が発生したとき、ゲート制御部は、MOSFET(Q1,Q2,Q5,Q6)をスイッチング駆動するものの、瞬低は短時間でありその影響は少ない。
【0025】
また、MOSFET(Q5,Q6)に印加される電圧は、コンデンサC1,C2の両端の電圧である[Vin/2]である。したがってこれらのMOSFET(Q5,Q6)は、他のMOSFET(Q1〜Q4)より耐圧が低くてもかまわない。
一般にスイッチング素子の耐圧が低いほど導通時の順電圧降下が低く、損失が小さい。したがって定常時は三つのMOSFETを経由して電流が流れることになるが、素子耐圧の低いMOSFETを適用することで損失を低減することが可能である。
また、期間t'1においてMOSFET(Q1)がオフのときは、図2に示した期間t1と同じ電流経路を通るもののMOSFET(Q6)は、オンであってもオフであってもその動作に影響がない。したがってゲート制御部は、図5に示すようにMOSFET(Q1)がオンになっている期間以外、MOSFET(Q6)をオンにする。すると電流は寄生ダイオードを通らずMOSFET(Q6)のドレイン−ソース間に流れ、損失を低減することができる。
【0026】
同様に期間t'2において図5に示すようにMOSFET(Q2)がオンとなっている期間以外はMOSFET(Q5)をオンにすることによって寄生ダイオードに電流が流れないので損失が低減可能である。
なお、この実施例1の変形例として、図6に示すようにインバータの出力側に変圧器Tを接続し、この変圧器Tの二次側に現れる交流を直流に変換する整流回路を備えた絶縁型DC−DCコンバータを構成してもよい。
図6において変圧器Tの二次巻線には、スイッチング素子としての整流用ダイオードD1,D2のそれぞれカソードが接続され、これら整流用ダイオードD1,D2のアノードが接続されている。また変圧器Tは、二次側に中点タップを備え、この中点タップに平滑用リアクトルLと平滑コンデンサC3の一端とが直列に接続されている。平滑コンデンサC3の他端は、整流用ダイオードD1,D2のアノードと接続されて、平滑コンデンサC3の両端から直流出力電圧Voutを得るセンタータップ整流回路が構成される。
【0027】
このように構成された絶縁型DC−DCコンバータにあっては、上述したように直流電圧源1に瞬低が生じたとき、インバータが3レベル動作を行うので変圧器Tの一次側に印加される電圧Vtは段階的(二段階)に変化する。このため電圧変動幅は、1/2になる。したがって変圧器の二次側に発生する跳ね上がり電圧を低く抑えることができ、従来のDC−DCコンバータよりも整流用ダイオード(スイッチング素子)の耐圧を低くすることが可能である。もちろんセンタータップ整流に変えて、たとえば、フルブリッジ整流、倍電流整流等の整流回路であっても、あるいは整流用ダイオード以外のスイッチング素子を用いても同様の効果を得ることができる。
【実施例2】
【0028】
次に本発明の電力変換装置に係る第2の実施例について図7を参照しながら説明する。この第2の実施例が第1の実施例と異なるところは、接続点a,bを接続するMOSFET(Q5,Q6)に変えて、逆並列に接続した逆阻止型半導体素子(例えばIGBT:Q7,Q8)を用いて双方向スイッチを構成した点にある。
このように接続点a,bを接続するスイッチング素子にIGBT(Q7,Q8)を用いたことにより電流が通過するスイッチング素子の数を減らすことができ、より一層導通損失の低減を図ることができる。
なお、双方向スイッチは、上述したもの以外にも例えば図8に示すようなスイッチが適用できる。図8(a)は、二つのIGBT(Q32,Q33)を互いの導通方向が逆方向になるように直列に接続するとともに、各IGBTに逆並列にダイオード(D42,D43)を接続して双方向スイッチを構成したものである。
【0029】
また、図8(b)のように4つの整流用ダイオード(D50〜D53)でブリッジ回路を構成し、整流用ダイオードD50,D52の(カソード)接続点とIGBT(Q40)のコレクタと、整流用ダイオードD51,D53の(アノード)接続点とIGBT(Q40)のエミッタとをそれぞれ接続して双方向スイッチを構成し、IGBT(Q40)のオン/オフを制御してもよい。
つまりこの双方向スイッチは、端子aの電位が端子bの電位より高いとき、IGBT(Q40)をオンにすると電流が整流用ダイオードD50→IGBT(Q40)→整流用ダイオードD53→端子bと流れる。逆に端子bの電位が端子aの電位より高いとき、IGBT(Q40)をオンにすると電流は、端子b→整流用ダイオードD52→IGBT(Q40)→整流用ダイオードD51→端子aと流れる。
【0030】
このように構成した本発明の実施例2に係る電源装置であっても上述した実施例1と同様の効果を得ることができる。即ち、瞬低時においても緩やかにデューティを変化させることで出力電圧を一定に維持することができるとともに、二次側にスイッチング素子が接続されたDC−DCコンバータに用いられるスイッチング素子の耐圧を上げる必要がないという優れた効果を奏する。
【符号の説明】
【0031】
1 直流電圧源
C1,C2 コンデンサ
Q1〜Q6 MOSFET
【技術分野】
【0001】
本発明は、半導体スイッチング素子を用いた電力変換装置に係り、特に損失を低減するに好適な電力変換装置に関する。
【背景技術】
【0002】
従来のインバータにおける概念的な回路図を図9に示す。この図において第1のスイッチング素子[MOSFET(Q1)]と第2のスイッチング素子[MOSFET(Q2)]は、第1の接続点xで接続されて第1の直列回路を構成する。また第3のスイッチング素子[MOSFET(Q3)]と第4のスイッチング素子[MOSFET(Q4)]は、第2の接続点yで接続されて第2の直列回路を構成している。これら第1および第2の直列回路は、それぞれ並列に接続されるとともに、並列接続された回路の両端に直流電圧源1から直流電圧が与えられる。なお、直流電圧源1は、例えば商用交流を整流して得ることが多い。
このように構成された電力変換装置は、図示しないゲート駆動部によってMOSFET(Q1〜Q4)のゲートがそれぞれ制御されて、接続点x,y間に交流電圧を出力するインバータとして機能する。詳しくは図10に示すように各MOSFET(Q1〜Q4)にそれぞれ与えられるゲート駆動信号(Vgs1〜Vgs4)は、MOSFET(Q2)およびMOSFET(Q3)がともにオフの期間にMOSFET(Q1)およびMOSFET(Q4)をオンにする。逆にMOSFET(Q1)およびMOSFET(Q4)がともにオフの期間にMOSFET(Q2)およびMOSFET(Q3)をオンにする。
【0003】
このようにゲート駆動部によってMOSFET(Q1〜Q4)を駆動制御することで所望の交流電圧Vtを接続点x,y間から得ることができる。なお、この交流電圧Vtは、ゲート駆動信号(Vgs1〜Vgs4)のオン時間とオフ時間の時間比(デューティ)を制御する、いわゆるPWM(パルス幅制御)によって所望の電圧値に調整できる。
なお、上述したインバータは、特に図示しないが交流電圧を直流電圧に変換する整流回路を接続点x,yに設けて直流電圧を得るDC−DCコンバータとして構成したり、接続点x,yに変圧器の入力側(一次側)を接続し、この変圧器の出力側(二次側)に更に整流回路を設けた絶縁型DC−DCコンバータとして構成されることもある。
このような構成をとるインバータあるいはコンバータ(以下、電力変換装置と称する)の直流電圧源1が商用交流を整流したものである場合、商用交流の電圧が短時間低下した後すぐ復帰する、いわゆる瞬時電圧低下(瞬低)が発生して出力電圧が変動することがある。
【0004】
しかしながら例えばマイクロコンピュータや半導体を用いた電子制御装置が電力変換装置の負荷として接続された場合には、たとえ瞬低が発生したときであっても出力電圧を一定に維持する必要がある。
上述した電力変換装置は、瞬低が発生したときに出力電圧を維持するため、例えば図11に示すようなデューティ比を高くしたゲート駆動信号(Vgs1〜Vgs4)をMOSFET(Q1〜Q4)にそれぞれ印加することで出力側への電力伝達量を維持し、出力電圧を所定の電圧に維持している。つまり上述の電力変換装置には、瞬低が発生した場合でも出力電圧を一定に保つことができるように回路パラメータが設定されている。このため定常時はデューティを下げて出力を絞って作動させている。したがってデューティが低いときであっても出力電圧を所定の電圧値に維持するには変圧器の変圧比を小さく設定する必要がある。この場合、二次側に接続されたMOSFETに発生する電圧が高くなり、これにより耐圧の高い素子を用いなければならないという問題が新たに生ずる。
【0005】
そして一般にスイッチング素子の耐圧が高くなると導通時の順電圧降下も高くなるため、導通損失が増加する。加えてトランスの変流比が大きくなるため、変圧器の二次側で同一の電流を出力したときは、変圧器の一次側電流がより増加することになる。このため導通損失が増加するという問題も生ずる。
このような問題を解決する方法としてリレーを用いてハーフブリッジ動作からフルブリッジ動作に切り換える方法が特許文献1,2に提案されている。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開平4−361872号公報
【特許文献2】特開2002−96167号公報
【発明の概要】
【発明が解決しようとする課題】
【0007】
しかしながら上述した特許文献に記載の方法では、ハーフブリッジ動作からフルブリッジ動作へ切り換えるとき、トランスに印加される電圧振幅が2倍に増加する。このためMOSFET(Q1〜Q4)に与えるゲート信号のデューティを瞬時に変え、出力電圧を所定の電圧に維持しなければならない。
また一般的にデューティの制御はPI制御(比例・積分制御)で行っていることが多い。一方、デューティは、徐々に変化するので電圧の急変に対応させることが困難であり、これによって出力電圧が変動してしまう。もちろん上述した特許文献に記載のリレーを用いた方法では、遅れ時間があるため高速な切り換えが困難である。
更に電圧振幅が倍になることで変圧器の二次側に発生するトランスの漏れインダクタンスと整流素子の寄生容量による共振電圧も2倍になってしまう。このため二次側に半導体素子を有する回路がある場合は、この跳ね上がり電圧に耐え得るように半導体素子の耐圧が高いものを用いる必要がある。
【0008】
本発明は、このような課題を解決するべくなされたもので、その目的とするところは、瞬低時においても緩やかにデューティを変化させることで出力電圧を一定に維持するとともに、二次側に半導体素子を有する回路があったとしても半導体素子の耐圧を上げる必要のない電力変換装置を提供することにある。
更に本発明は、半導体スイッチング素子のスイッチング時に発生する損失を低減させることができる電力変換装置を提供することにある。
【課題を解決するための手段】
【0009】
上述した目的を解決するため本発明の電力変換装置は、第1のコンデンサと第2のコンデンサとが第1の接続点で直列に接続された第1の直列回路と、この第1の直列回路と並列に接続されて、第1のスイッチング素子と第2のスイッチング素子とが第2の接続点で直列に接続された第2の直列回路と、更に前記第1および第2の直列回路と並列に接続されて、第3のスイッチング素子と第4のスイッチング素子とが第3の接続点で直列に接続された第3の直列回路と、これら第1〜第3の直列回路に直流入力電圧を与える直流電圧源とを具備し、前記第2の接続点と前記第3の接続点との両接続点間に生ずる交流出力電圧を取り出す電力変換装置であって、更に前記第1の接続点と前記第2の接続点とに介装されて、これら両接続点を接続するスイッチを備えたことを特徴としている。
また本発明の電力変換装置は、前記直流電圧源の直流入力電圧が所定の電圧値以上であるときは、前記スイッチをオンし、更に前記第1および第2のスイッチング素子をオフするとともに前記第3および第4のスイッチング素子を所定の周期で排他的にオンまたはオフする一方、前記直流入力電圧が所定の電圧値を下回ったときは、前記スイッチを前記第3および第4のスイッチング周期に同期させてオンまたはオフし、更に前記第1および前記第2のスイッチング素子を所定の周期でオンするととともに、入力直流電圧値に応じてスイッチングパルス幅を制御することを特徴としている。
【0010】
上述した電力変換装置は、直流入力電圧が所定の電圧値以上の定常時にスイッチを開放しておき、第1の直列回路および第2の直列回路を所定のスイッチングタイミングで各スイッチング素子を駆動する一方、直流入力電圧が所定の電圧値を下回る例えば瞬低が発生したときにスイッチを閉じて3レベル動作として出力電圧を所定の電圧に維持する。
本発明の電力変換装置における前記スイッチは、第5および第6のスイッチング素子を逆直列に接続したものとして構成される。
好ましくは前記第5および第6のスイッチング素子は、前記第1〜第4のスイッチング素子の耐電圧よりも低い耐電圧の素子が望ましい。
また前記第5および第6のスイッチング素子は、前記第1〜第4のスイッチング素子よりもスイッチングスピードが遅い素子であることが望ましい。
【0011】
上述した電力変換装置における第5および第6のスイッチング素子は、第1〜第4のスイッチング素子の耐電圧よりも耐電圧が低く、またスイッチングスピードが遅い素子を用いているので損失の低減が可能である。
また前記第5および第6のスイッチング素子は、それぞれ寄生ダイオードを有し、この寄生ダイオードに電流が流れているとき、その寄生ダイオードを有する前記スイッチング素子をオンするものとして構成される。
上述した電力変換装置は、寄生ダイオードに流れる電流をスイッチング素子に流しているので損失が低減できる。
あるいは前記第5および第6のスイッチング素子は、二つの逆素子型スイッチング素子を逆並列に接続した双方向スイッチで構成される。
【0012】
上述した電力変換装置は、MOSFETのような寄生ダイオードを有しない例えばIGBT等のスイッチング素子を適用して前記スイッチを構成する。
また本発明の電力変換装置は、前記第2の接続点と前記第3の接続点との両接続点間に生ずる交流電圧を変圧して出力する変圧器を備えて構成される。
上述した電力変換装置は、スイッチングして得られた交流電圧を変圧した所望の交流電圧を得ることができる。
あるいは本発明の電力変換装置は、前記第2の接続点と前記第3の接続点との両接続点間に生ずる交流出力電圧を整流して直流電圧を出力する整流回路を備えたDC−DCコンバータとして提供される。
上述した電力変換装置は、入力された直流電圧から所望する直流電圧の出力を得ることができる。
【0013】
また本発明の電力変換装置は、前記変圧器から出力される交流電圧を整流して直流電圧を出力する整流回路を備えた絶縁型DC−DCコンバータを構成する。
上述した電力変換装置は、入力側と出力側とが変圧器で絶縁され、入力された直流電圧から所望する直流電圧の出力を得ることができる。
【発明の効果】
【0014】
本発明の電力変換装置は、定常時にデューティを最大で動作させることができるため、この条件に適合するように変圧器の変圧比を最適化することでスイッチング素子の耐圧を低く抑えることができる。それゆえ本発明の電力変換装置は、入力側電流の増加に伴う導通損失増加を抑えることが可能である。また、本発明の電力変換装置は、瞬低時において3レベル動作として緩やかにデューティを変化させているため直流出力電圧を一定に維持することができる。
また、スイッチを構成する第5および第6のスイッチング素子に他のスイッチング素子(第1〜第4のスイッチング素子)よりも耐圧が低い素子を選択することができ、導通損失をより低減することが可能である。さらに本発明の電力変換装置は、第5および第6のスイッチング素子を常時オンにしているため、スイッチング速度が遅い素子を適用することができる。このため順方向電圧降下が最も低い素子が選択できるため本発明の電力変換装置は導通損失を更に低減することが可能である。
【0015】
また本発明の電力変換装置にあっては、通常状態で第3および第4のスイッチング素子には、直流入力電圧の1/2が印加されるだけであり、そのためスイッチング損失は1/2で済む。さらにスイッチングする素子はこの2つだけであるため、スイッチング損失の更なる低減が可能となる。
また、瞬低時において第5および第6のスイッチング素子は寄生ダイオードに電流が流れる期間が短くなるように制御信号を入力しているので損失低減が可能である。もちろんスイッチに逆阻止型半導体素子を組み合わせることで電流の通過する半導体素子の数を減らすことができ、損失を低減することができる。
更に本発明に電力変換装置は、3レベル動作としているので変圧器二次側の電圧変化、すなわち変圧器の二次側に発生する跳ね上がり電圧は二段階の段階的な変化をするため電圧変動幅を従来の半分に抑制することが可能となる。
【0016】
なお、前述した先行技術文献に記載の電力変換装置は、リレーを用いているのに対し、本発明の電力変換装置は半導体スイッチング素子を適用しているので定常時の動作モードと瞬低時の動作モードの切り換えが瞬時に行うことができ、出力電圧の安定性を向上させることができるという実用上優れた効果を奏し得る。
【図面の簡単な説明】
【0017】
【図1】本発明の一実施形態に係る電力変換装置におけるインバータの原理的構成を示す回路図である。
【図2】図1に示すインバータにおいて入力される直流電圧値が所定の電圧値以上あるとき(定常時)のゲートパルス信号および出力交流電圧の波形概略を示す図である。
【図3】図1に示すインバータにおいて入力される直流電圧値が所定の電圧値を下回ったとき(瞬低時)のゲートパルス信号および出力交流電圧の波形概略を示す図である。
【図4】図1に示すインバータにおいて入力される直流電圧値とゲートパルス信号、及び出力電圧との関係を示す波形概略図である。
【図5】図1に示すインバータにおいて入力される直流電圧値が所定の電圧値を下回ったとき(瞬低時)のゲートパルス信号および出力交流電圧の別の波形概略を示す図である。
【図6】本発明の別の実施形態に係る電力変換装置としてDC−DCコンバータを構成したときの原理的構成を示す回路図である。
【図7】図1に示すインバータの別の実施形態を示す回路図である。
【図8】図7に適用する双方向スイッチの別の構成例を示す回路図。
【図9】従来のインバータの原理的構成を示す回路図である。
【図10】図9に示すインバータにおいて入力される直流電圧値が所定の電圧値以上あるとき(定常時)のゲートパルス信号および出力交流電圧の波形概略を示す図である。
【図11】図9に示すインバータにおいて入力される直流電圧値が所定の電圧値を下回ったとき(瞬低時)のゲートパルス信号および出力交流電圧の波形概略を示す図である。
【発明を実施するための形態】
【0018】
以下、本発明の一実施形態に係る電源装置について添付図面を参照しながら説明する。なお、図1〜図7は、本発明における実施形態の一例を示すものであって、これらの図面によって本発明が限定されるものではない。また図中、図9と同一の符号を付した部分は同一物を表わし、基本的な構成はこれらの図に示す従来のものと同様であるのでその説明を略述する。
【実施例1】
【0019】
図1は、本発明の電力変換装置の第1の実施例としてのインバータである。このインバータが図9に示した従来のインバータと異なるところは、接続点aで直列に接続されたコンデンサC1,C2が直流電圧源1と並列に接続され、第1のスイッチング素子[MOSFET(Q1)]と第2のスイッチング素子[MOSFET(Q2)]が接続点bで接続され、更にこれら二つの接続点a,bを接続する逆直列に接続された第5および第6のスイッチング素子[MOSFET(Q5,Q6)]を備えた点にある。
このような特徴的な構成をとる本発明の電力変換装置に係るインバータの作動について図2,図3を参照しながら説明する。
直列接続された二つのコンデンサC1,C2の静電容量が等しい場合、それぞれのコンデンサの電圧は等しくなり、直流電圧源1の半分の電圧、すなわち[Vin/2]となる。
【0020】
さて直流電圧源1の直流電圧Vinが所定の電圧値であるとき、図示しないゲート駆動部は、MOSFET(Q5,Q6)をオンにする。次いでゲート駆動部は、MOSFET(Q4)をオンにする。するとコンデンサC2(接続点a)→MOSFET(Q5)→MOSFET(Q6)→接続点b→負荷(図示せず)→接続点c→MOSFET(Q4)→コンデンサC2の経路に電流が流れる。このとき図示しない負荷に印加される電圧Vtは、コンデンサC2両端の電圧、すなわち[Vin/2]に等しい(期間t1)。
次にゲート駆動部は、MOSFET(Q4)をオフにし、MOSFET(Q3)をオンにする。するとコンデンサC1→MOSFET(Q3)→接続点c→負荷(図示せず)→接続点b→MOSFET(Q6)→MOSFET(Q5)→接続点a→コンデンサC1の経路に電流が流れる(期間t2)。このとき負荷に印加される電圧Vtは、コンデンサC1の電圧と大きさが等しく、逆極性となる。すなわち[Vt=−Vin/2]となる。
【0021】
以降、ゲート駆動部がMOSFET(Q3,Q4)を交互に周期的にオン・オフすることによって負荷に交流電圧が与えられる。
ところで直流電圧源1の電圧が瞬低などで低下したことをゲート駆動部が検出すると、ゲート駆動部は、MOSFET(Q4,Q5)をオンにする。するとコンデンサC2→接続点a→MOSFET(Q5)→MOSFET(Q6)→接続点b→負荷→接続点c→MOSFET(Q4)→コンデンサC2の経路で電流が流れ、負荷には[Vt=Vin/2]の電圧が印加される(期間t'1)。この期間t'1のときゲート駆動部は、さらにMOSFET(Q1)をオンにし、かつパルス幅制御を行ってコンデンサC1→MOSFET(Q1)→接続点b→負荷→接続点c→MOSFET(Q4)→コンデンサC2の経路に電流を流す。すると負荷には[Vt=Vin]の電圧が印加される。
【0022】
次いでゲート駆動部は、MOSFET(Q1,Q4,Q5)をオフにし、MOSFET(Q3,Q6)をオンにして、コンデンサC1→MOSFET(Q3)→接続点→負荷→接続点b→MOSFET(Q6)→MOSFET(Q5)→コンデンサC1の経路に電流を流す(期間t'2)。この期間t'2における負荷の電圧は[Vt=−Vin/2]となる。そしてゲート駆動部は、この期間t'2において、MOSFET(Q2)をオンにし、かつパルス幅制御を行ってコンデンサC1→MOSFET(Q3)→接続点c→負荷→接続点b→MOSFET(Q6)→MOSFET(Q5)→コンデンサC1の経路に電流を流す。このとき負荷には[Vt=−Vin]の電圧が印加される
このように直流電圧源1の電圧が瞬間的に降下(瞬低)したときゲート駆動部は、期間t'1のときMOSFET(Q4,Q5)をオンにし、期間t'2のときMOSFET(Q3,Q6)をオンに駆動する、いわゆるフルブリッジ動作を行うとともに、MOSFET(Q1,Q2)のオン時間の幅を制御するPWM制御を行うことで負荷電圧Vtの電圧時間積を調整する。
【0023】
かくして本発明の第1の実施例に係る電力変換装置は、直流電圧源1の直流電圧Vinが定常時の電圧の半分までの範囲に低下したとき、ゲート制御部がMOSFET(Q1,Q2)をオンにする時間を制御しているので定常時と同様の[Vin/2]を負荷に印加することができる。また直流電圧源1の直流電圧Vinが定常時の半分に低下したとき、本発明の電力変換装置は、ゲート制御部がMOSFET(Q1,Q2)パルス幅を最大にしているので負荷には定常時と同様の電圧を印加することができる。換言すれば本発明の電力変換装置は、瞬低による電圧低下が定常時の[1/2]以内であれば、交流出力電圧を所定の電圧値に維持することが可能である。
また、従来の電力変換装置は、瞬定時に急峻なデューティ変化が必要であったが、本発明の電力変換装置は、図3に示した期間t'1および期間t'2の間、3レベル動作を行うことでデューティを緩やかに変化させることが可能となり、安定した出力電圧を得ることができる。
【0024】
より詳しく図4を参照しながらゲート制御部が生成するゲート信号の生成方法を説明する。ゲート制御部は、図示しない電圧検出回路によって検出した直流電圧源1の直流電圧Vinの値に基づき定常時は変換比0.5になる点で動作させる。
瞬低が発生して入力電圧が低下するとゲート駆動部は、基準波Aと直流電圧Vinとを比較し基準波Aの電圧が高いときにMOSFET(Q1,Q2)をオンにする。これによって変換比が上がり、直流電圧Vinが低下しても出力電圧Vtを一定に保つことができる。
しかし定常時、MOSFET(Q1,Q2,Q5,Q6)はスイッチングされないためスイッチングによる損失が発生しないが、MOSFET(Q5,Q6)は常時オンにされるため導通損が発生する。また瞬低が発生したとき、ゲート制御部は、MOSFET(Q1,Q2,Q5,Q6)をスイッチング駆動するものの、瞬低は短時間でありその影響は少ない。
【0025】
また、MOSFET(Q5,Q6)に印加される電圧は、コンデンサC1,C2の両端の電圧である[Vin/2]である。したがってこれらのMOSFET(Q5,Q6)は、他のMOSFET(Q1〜Q4)より耐圧が低くてもかまわない。
一般にスイッチング素子の耐圧が低いほど導通時の順電圧降下が低く、損失が小さい。したがって定常時は三つのMOSFETを経由して電流が流れることになるが、素子耐圧の低いMOSFETを適用することで損失を低減することが可能である。
また、期間t'1においてMOSFET(Q1)がオフのときは、図2に示した期間t1と同じ電流経路を通るもののMOSFET(Q6)は、オンであってもオフであってもその動作に影響がない。したがってゲート制御部は、図5に示すようにMOSFET(Q1)がオンになっている期間以外、MOSFET(Q6)をオンにする。すると電流は寄生ダイオードを通らずMOSFET(Q6)のドレイン−ソース間に流れ、損失を低減することができる。
【0026】
同様に期間t'2において図5に示すようにMOSFET(Q2)がオンとなっている期間以外はMOSFET(Q5)をオンにすることによって寄生ダイオードに電流が流れないので損失が低減可能である。
なお、この実施例1の変形例として、図6に示すようにインバータの出力側に変圧器Tを接続し、この変圧器Tの二次側に現れる交流を直流に変換する整流回路を備えた絶縁型DC−DCコンバータを構成してもよい。
図6において変圧器Tの二次巻線には、スイッチング素子としての整流用ダイオードD1,D2のそれぞれカソードが接続され、これら整流用ダイオードD1,D2のアノードが接続されている。また変圧器Tは、二次側に中点タップを備え、この中点タップに平滑用リアクトルLと平滑コンデンサC3の一端とが直列に接続されている。平滑コンデンサC3の他端は、整流用ダイオードD1,D2のアノードと接続されて、平滑コンデンサC3の両端から直流出力電圧Voutを得るセンタータップ整流回路が構成される。
【0027】
このように構成された絶縁型DC−DCコンバータにあっては、上述したように直流電圧源1に瞬低が生じたとき、インバータが3レベル動作を行うので変圧器Tの一次側に印加される電圧Vtは段階的(二段階)に変化する。このため電圧変動幅は、1/2になる。したがって変圧器の二次側に発生する跳ね上がり電圧を低く抑えることができ、従来のDC−DCコンバータよりも整流用ダイオード(スイッチング素子)の耐圧を低くすることが可能である。もちろんセンタータップ整流に変えて、たとえば、フルブリッジ整流、倍電流整流等の整流回路であっても、あるいは整流用ダイオード以外のスイッチング素子を用いても同様の効果を得ることができる。
【実施例2】
【0028】
次に本発明の電力変換装置に係る第2の実施例について図7を参照しながら説明する。この第2の実施例が第1の実施例と異なるところは、接続点a,bを接続するMOSFET(Q5,Q6)に変えて、逆並列に接続した逆阻止型半導体素子(例えばIGBT:Q7,Q8)を用いて双方向スイッチを構成した点にある。
このように接続点a,bを接続するスイッチング素子にIGBT(Q7,Q8)を用いたことにより電流が通過するスイッチング素子の数を減らすことができ、より一層導通損失の低減を図ることができる。
なお、双方向スイッチは、上述したもの以外にも例えば図8に示すようなスイッチが適用できる。図8(a)は、二つのIGBT(Q32,Q33)を互いの導通方向が逆方向になるように直列に接続するとともに、各IGBTに逆並列にダイオード(D42,D43)を接続して双方向スイッチを構成したものである。
【0029】
また、図8(b)のように4つの整流用ダイオード(D50〜D53)でブリッジ回路を構成し、整流用ダイオードD50,D52の(カソード)接続点とIGBT(Q40)のコレクタと、整流用ダイオードD51,D53の(アノード)接続点とIGBT(Q40)のエミッタとをそれぞれ接続して双方向スイッチを構成し、IGBT(Q40)のオン/オフを制御してもよい。
つまりこの双方向スイッチは、端子aの電位が端子bの電位より高いとき、IGBT(Q40)をオンにすると電流が整流用ダイオードD50→IGBT(Q40)→整流用ダイオードD53→端子bと流れる。逆に端子bの電位が端子aの電位より高いとき、IGBT(Q40)をオンにすると電流は、端子b→整流用ダイオードD52→IGBT(Q40)→整流用ダイオードD51→端子aと流れる。
【0030】
このように構成した本発明の実施例2に係る電源装置であっても上述した実施例1と同様の効果を得ることができる。即ち、瞬低時においても緩やかにデューティを変化させることで出力電圧を一定に維持することができるとともに、二次側にスイッチング素子が接続されたDC−DCコンバータに用いられるスイッチング素子の耐圧を上げる必要がないという優れた効果を奏する。
【符号の説明】
【0031】
1 直流電圧源
C1,C2 コンデンサ
Q1〜Q6 MOSFET
【特許請求の範囲】
【請求項1】
第1のコンデンサと第2のコンデンサとが第1の接続点で直列に接続された第1の直列回路と、
この第1の直列回路と並列に接続されて、第1のスイッチング素子と第2のスイッチング素子とが第2の接続点で直列に接続された第2の直列回路と、
更に前記第1および第2の直列回路と並列に接続されて、第3のスイッチング素子と第4のスイッチング素子とが第3の接続点で直列に接続された第3の直列回路と、
並列に接続されたこれら第1〜第3の直列回路に直流入力電圧を与える直流電圧源と
を具備し、
前記第2の接続点と前記第3の接続点との両接続点間に生ずる交流出力電圧を取り出す電力変換装置であって、
更に前記第1の接続点と前記第2の接続点とに介装されて、これら両接続点を接続するスイッチを備えたことを特徴とする電力変換装置。
【請求項2】
請求項1に記載の電力変換装置であって、
前記直流電圧源の直流入力電圧が所定の電圧値以上であるときは、前記スイッチをオンし、更に前記第1および第2のスイッチング素子をオフするとともに前記第3および第4のスイッチング素子を所定の周期で排他的にオンまたはオフする一方、
前記直流入力電圧が所定の電圧値を下回ったときは、前記スイッチを前記第3および第4のスイッチング周期に同期させてオンまたはオフし、更に前記第1および前記第2のスイッチング素子を所定の周期でオンするととともに、入力直流電圧値に応じてスイッチングパルス幅を制御することを特徴とする電力変換装置。
【請求項3】
前記スイッチは、第5および第6のスイッチング素子を逆直列に接続したものである請求項1または2に記載の電力変換装置。
【請求項4】
前記第5および第6のスイッチング素子は、前記第1〜第4のスイッチング素子の耐電圧よりも低い耐電圧の素子であることを特徴とする請求項3に記載の電力変換装置。
【請求項5】
前記第5および第6のスイッチング素子は、前記第1〜第4のスイッチング素子よりもスイッチングスピードが遅い素子であることを特徴とする請求項3または4に記載の電力変換装置。
【請求項6】
前記第5および第6のスイッチング素子は、それぞれ寄生ダイオードを有し、
この寄生ダイオードに電流が流れているとき、その寄生ダイオードを有する前記スイッチング素子をオンするものである請求項3〜5のいずれかに記載の電力変換装置。
【請求項7】
前記第5および第6のスイッチング素子は、二つの逆素子型スイッチング素子を逆並列に接続した双方向スイッチであることを特徴とする請求項1または2に記載の電力変換装置。
【請求項8】
請求項1〜7のいずれかに記載の電力変換装置であって、
更に前記第2の接続点と前記第3の接続点との両接続点間に生ずる交流電圧を変圧して出力する変圧器を備えるものである電力変換装置。
【請求項9】
請求項1〜7のいずれかに記載の電力変換装置であって、
更に前記第2の接続点と前記第3の接続点との両接続点間に生ずる交流出力電圧を整流して直流電圧を出力する整流回路を備えることを特徴とする電力変換装置。
【請求項10】
請求項8に記載の電力変換装置であって、
更に前記変圧器から出力される交流電圧を整流して直流電圧を出力する整流回路を備えることを特徴とする電力変換装置。
【請求項1】
第1のコンデンサと第2のコンデンサとが第1の接続点で直列に接続された第1の直列回路と、
この第1の直列回路と並列に接続されて、第1のスイッチング素子と第2のスイッチング素子とが第2の接続点で直列に接続された第2の直列回路と、
更に前記第1および第2の直列回路と並列に接続されて、第3のスイッチング素子と第4のスイッチング素子とが第3の接続点で直列に接続された第3の直列回路と、
並列に接続されたこれら第1〜第3の直列回路に直流入力電圧を与える直流電圧源と
を具備し、
前記第2の接続点と前記第3の接続点との両接続点間に生ずる交流出力電圧を取り出す電力変換装置であって、
更に前記第1の接続点と前記第2の接続点とに介装されて、これら両接続点を接続するスイッチを備えたことを特徴とする電力変換装置。
【請求項2】
請求項1に記載の電力変換装置であって、
前記直流電圧源の直流入力電圧が所定の電圧値以上であるときは、前記スイッチをオンし、更に前記第1および第2のスイッチング素子をオフするとともに前記第3および第4のスイッチング素子を所定の周期で排他的にオンまたはオフする一方、
前記直流入力電圧が所定の電圧値を下回ったときは、前記スイッチを前記第3および第4のスイッチング周期に同期させてオンまたはオフし、更に前記第1および前記第2のスイッチング素子を所定の周期でオンするととともに、入力直流電圧値に応じてスイッチングパルス幅を制御することを特徴とする電力変換装置。
【請求項3】
前記スイッチは、第5および第6のスイッチング素子を逆直列に接続したものである請求項1または2に記載の電力変換装置。
【請求項4】
前記第5および第6のスイッチング素子は、前記第1〜第4のスイッチング素子の耐電圧よりも低い耐電圧の素子であることを特徴とする請求項3に記載の電力変換装置。
【請求項5】
前記第5および第6のスイッチング素子は、前記第1〜第4のスイッチング素子よりもスイッチングスピードが遅い素子であることを特徴とする請求項3または4に記載の電力変換装置。
【請求項6】
前記第5および第6のスイッチング素子は、それぞれ寄生ダイオードを有し、
この寄生ダイオードに電流が流れているとき、その寄生ダイオードを有する前記スイッチング素子をオンするものである請求項3〜5のいずれかに記載の電力変換装置。
【請求項7】
前記第5および第6のスイッチング素子は、二つの逆素子型スイッチング素子を逆並列に接続した双方向スイッチであることを特徴とする請求項1または2に記載の電力変換装置。
【請求項8】
請求項1〜7のいずれかに記載の電力変換装置であって、
更に前記第2の接続点と前記第3の接続点との両接続点間に生ずる交流電圧を変圧して出力する変圧器を備えるものである電力変換装置。
【請求項9】
請求項1〜7のいずれかに記載の電力変換装置であって、
更に前記第2の接続点と前記第3の接続点との両接続点間に生ずる交流出力電圧を整流して直流電圧を出力する整流回路を備えることを特徴とする電力変換装置。
【請求項10】
請求項8に記載の電力変換装置であって、
更に前記変圧器から出力される交流電圧を整流して直流電圧を出力する整流回路を備えることを特徴とする電力変換装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【公開番号】特開2010−252450(P2010−252450A)
【公開日】平成22年11月4日(2010.11.4)
【国際特許分類】
【出願番号】特願2009−97069(P2009−97069)
【出願日】平成21年4月13日(2009.4.13)
【出願人】(591083244)富士電機システムズ株式会社 (1,717)
【Fターム(参考)】
【公開日】平成22年11月4日(2010.11.4)
【国際特許分類】
【出願日】平成21年4月13日(2009.4.13)
【出願人】(591083244)富士電機システムズ株式会社 (1,717)
【Fターム(参考)】
[ Back to top ]