電力変換装置
【課題】入力電流の力率改善を行いながら出力電力を制御し、また電力変換に係るスイッチング損失を低減する電力変換装置を提供する。
【解決手段】第1と第2のダイオードD11、D12を順極性に直列接続してなる整流アームと、半導体スイッチング素子Q1,Q2とダイオードD1,D2を逆並列に接続してなる第1と第2のスイッチ回路を直列接続した第1のスイッチアームと、半導体スイッチング素子Q3とダイオードD3を逆並列に接続した第3のスイッチ回路に第1のキャパシタC1を直列接続した第2のスイッチアームと、第2のキャパシタC2と第2のインダクタL2の直列回路を有する出力回路とを備え、整流アームの第1のダイオードD11と第2のダイオードD12の接続点と、第1のスイッチアームの第1半導体スイッチング素子Q1と第2半導体スイッチング素子Q2の接続点との間に第1のインダクタL1を介して交流電源ACが接続する。
【解決手段】第1と第2のダイオードD11、D12を順極性に直列接続してなる整流アームと、半導体スイッチング素子Q1,Q2とダイオードD1,D2を逆並列に接続してなる第1と第2のスイッチ回路を直列接続した第1のスイッチアームと、半導体スイッチング素子Q3とダイオードD3を逆並列に接続した第3のスイッチ回路に第1のキャパシタC1を直列接続した第2のスイッチアームと、第2のキャパシタC2と第2のインダクタL2の直列回路を有する出力回路とを備え、整流アームの第1のダイオードD11と第2のダイオードD12の接続点と、第1のスイッチアームの第1半導体スイッチング素子Q1と第2半導体スイッチング素子Q2の接続点との間に第1のインダクタL1を介して交流電源ACが接続する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、電源の交流を可変電圧の直流又は交流に変換する電力変換装置に係り、特に電力変換回路を構成する半導体スイッチング素子の損失を低減する技術に関する。
【背景技術】
【0002】
交流電源電圧を直流に変換する電力変換装置において、交流電源と負荷とをトランスなどを介して絶縁する絶縁型AC−DCコンバータが知られている。このような絶縁型AC−DCコンバータの一例として、特許文献1の図1に記載された力率改善機能を有する1段型のコンバータが提案されている。これによれば、2つのダイオードの直列回路と、2つの双方向スイッチ(自己消弧型半導体スイッチとダイオードとの並列回路)の直列回路と、コンデンサとを互いに並列接続し、2つのダイオードの直列接続点と2つの双方向スイッチの直列接続点にインダクタを介して交流電源を接続し、一方の双方向スイッチに並列にトランスとインダクタとコンデンサの直列回路を接続して、主スイッチング回路を構成している。そして、主スイッチング回路のトランスの2次側にセンタタップダイオード整流回路を設けて直流に変換して出力するように構成されている。
【0003】
特許文献1の主スイッチング回路を制御する制御回路は、直流出力電圧の指令値と検出値の偏差を低減するように三角波の周波数を可変し、この三角波と一定の基準信号(例えば、三角波の波高値の1/2)とを比較して、2つの双方向スイッチのオンオフ信号のスイッチング周波数を制御して、直流出力電圧を制御するように構成されている。これによれば、交流電源電圧の瞬時値に応じて三角波状の入力電流が流れることから、力率改善の効果が得られる。
【0004】
また、特許文献1の図3には、2つの双方向スイッチの直列回路に並列接続されたコンデンサの端子電圧の指令値と検出値との偏差を低減するように、三角波と比較する基準信号を可変して、2つの双方向スイッチのオンオフの比率を可変する制御回路が記載されている。
【0005】
さらに、特許文献1の図9、図13に記載された主スイッチング回路は、第1〜第3の双方向スイッチを直列に接続し、この直列回路に2つのダイオードの直列回路とコンデンサをそれぞれ並列に接続し、第2と第3の双方向スイッチの直列接続点と2つのダイオードの直列接続点との間にインダクタを介して交流電源を接続し、第2と第3の双方向スイッチの直列回路に並列にトランスとインダクタとコンデンサの直列回路を接続して、主スイッチング回路を構成している。そして、主スイッチング回路のトランスの2次側にセンタタップダイオード整流回路を設けて直流に変換して出力するように構成されている。これらの双方向スイッチングの制御回路は、第1の双方向スイッチと、第2と第3の双方向スイッチの2つのグループに分けて、上述の制御回路と同様に、交流電圧の極性に合わせて交互にスイッチング制御するように構成されている。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開2003−23775号公報
【発明の開示】
【発明が解決しようとする課題】
【0007】
しかし、特許文献1の図1の制御回路によれば、2つの双方向スイッチのオンオフ比はスイッチング周波数にかかわらず0.5:0.5の一定比率となる。一方、図3の制御回路によれば、2つの双方向スイッチのオンオフ比は変化する。いずれにしても、特許文献1のコンバータの入力電流は、双方向スイッチのオン期間に電源の瞬時電圧にほぼ比例した電流が流れ、オフ期間に減少してゼロになる三角波状の断続したパルス波形の電流となる。三角波パルス電流のゼロ期間が限りなく短い臨界モードであれば、ローパスフィルタを通して得られる電流波形はきれいな正弦波となる。しかし、出力直流電圧を制御するためにスイッチング周波数が変わるため、三角波パルス電流のゼロ期間が発生して入力電流波形が歪む問題がある。また、電力が小さい場合は、このような電流の断続モードでも力率改善を行うことはできるが、電力が大きくなると三角波パルス電流のピーク値が大きくなる。したがって、インダクタが飽和しないような大きなコアを必要とし、大きなピーク電流を遮断するために、スイッチ回路のスイッチング損失が増加する問題がある。
【0008】
これらの問題は、絶縁型AC−DCコンバータに限らず、電源の交流の力率改善制御を行いながら、可変電圧の交流に変換する電力変換装置にも共通する問題である。
【0009】
本発明が解決しようとする課題は、入力電流を連続モードで力率改善を行いながら出力電力を制御するとともに、電力変換に係るスイッチング損失を低減することができる電力変換装置を提供することにある。
【課題を解決するための手段】
【0010】
上記課題を解決するため、 本発明の電力変換装置は、第1のダイオードと第2のダイオードを順極性に直列接続してなる整流アームと、半導体スイッチング素子とダイオードを逆並列に接続してなる第1と第2のスイッチ回路が、前記ダイオードを互いに逆極性にして直列接続されてなる第1のスイッチアームと、半導体スイッチング素子とダイオードを逆並列に接続してなる第3のスイッチ回路に第1のキャパシタが直列接続されてなる第2のスイッチアームと、第2のキャパシタと第2のインダクタの直列回路を有する出力回路とを備え、前記整流アームと第1のスイッチアームが並列に接続され、前記整流アームの第1のダイオードと第2のダイオードの接続点と、第1のスイッチアームの第1と第2のスイッチ回路の接続点との間に第1のインダクタを介して交流電源が接続され、第2のキャパシタと第2のインダクタの直列回路が前記整流アームと第1のスイッチアームに並列に接続され、第2のスイッチアームは、前記整流アームと前記整流アームに並列に、又は前記出力回路の第2のインダクタに並列に接続して主スイッチング回路を構成してなることを特徴とする。
【0011】
本発明によれば、入力電流誤差と出力電圧誤差の大きい方の誤差に基づいて第1と第2のスイッチ回路の半導体スイッチング素子をオンオフ制御することにより、力率改善制御系よりも出力(電圧又は電流)制御系を優先して制御することにより、出力(電圧又は電流)が安定し、結果的に入力電流波形の歪も抑制される。また、入力電流を連続モードで力率改善を行いながら出力電力を制御するとともに、電力変換に係るスイッチング損失を低減することができる。
【0012】
さらに、前記各半導体スイッチング素子をオンオフ制御する制御回路を備え、前記制御回路は、前記出力回路の出力指令値と出力検出値の出力電圧誤差に基づいて第1と第2のスイッチ回路の半導体スイッチング素子をオンオフする出力制御系と、前記出力電圧誤差に前記交流電源の電圧検出値を乗じて生成される入力電流指令値と前記交流電源からの入力電流検出値との入力電流誤差と前記出力電圧誤差の大きい方の誤差に基づいて第1と第2のスイッチ回路の半導体スイッチング素子をオンオフする力率改善制御系とを備え、第1と第2のスイッチ回路の半導体スイッチング素子の少なくとも一方がオフされている期間に第3のスイッチ回路の半導体スイッチング素子をオンする構成とすることができる。
【0013】
また、本発明において、出力回路は、第2のキャパシタと少なくともトランスの一次巻線を含む第2のインダクタとの直列回路と、トランスの二次巻線に接続された整流回路を含み、整流回路により整流された直流を出力とすることができる。この場合において、トランスは2つの二次巻線を備え、整流回路は2つの二次巻線の電圧をそれぞれ整流する2つの整流回路と、この2つの整流回路の出力電圧を平滑する第3のキャパシタを備え、該第3のキャパシタの端子電圧を直流出力とすることができる。
【0014】
また、出力回路の第2のインダクタとして、負荷である誘導加熱コイルを用いることができ、これによれば可変電流の交流出力を得ることができる。この場合の制御回路は、上記の制御回路の出力回路の出力電圧に代えて誘導加熱コイルに流れる出力電流を検出し、検出された出力電流と出力電流指令値との誤差を第1の増幅手段において増幅すればよい。
【0015】
さらに、前記制御回路は、前記出力回路の出力電圧を検出する出力電圧検出回路と、該出力電圧検出回路により検出された出力電圧と出力電圧指令値との出力電圧誤差を求める第1の比較手段と、前記出力電圧誤差とPWM搬送波とを比較してPWM信号を生成する第1のPWM信号生成回路と、前記交流電源の入力電圧を検出する入力電圧検出回路と、入力電流を検出する入力電流検出回路と、前記出力電圧誤差に基づき入力電流指令値を生成する入力電流指令手段と、該入力電流指令値と前記入力電流検出回路により検出された入力電流検出値との入力電流誤差を求める第2の比較手段と、前記入力電流誤差とPWM搬送波とを比較してPWM信号を生成する第2のPWM信号生成回路と、第1のPWM信号生成回路から出力されるPWM信号に基づいて第2のスイッチ回路の半導体スイッチング素子をオンオフするドライブ信号を生成し、第2のPWM信号生成回路から出力されるPWM信号に基づいて第1のスイッチ回路の半導体スイッチング素子をオンオフするドライブ信号を生成し、第1と第2のスイッチ回路の半導体スイッチング素子の少なくとも一方がオフされている期間に第3のスイッチ回路の半導体スイッチング素子をオンするドライブ信号を生成するドライブ信号生成回路を備えて構成することができる。
【0016】
また、前記出力回路は、第2のキャパシタと少なくとも誘導加熱コイルを含む第2のインダクタとの直列回路であり、前記誘導加熱コイルに流れる交流電流を出力とすることができる。
【0017】
また、前記制御回路は、前記出力回路の出力電流を検出する出力電流検出回路と、該出力電流検出回路により検出された出力電流と出力電流指令値との誤差を求める第1の比較手段と、第1の比較手段の出力とPWM搬送波とを比較してPWM信号を生成する第1のPWM信号生成回路と、前記交流電源の入力電圧を検出する入力電圧検出回路と、入力電流を検出する入力電流検出回路と、前記入力電圧検出回路により検出された入力電圧検出値と第1の比較手段の出力に基づき入力電流指令値を生成する入力電流指令手段と、該入力電流指令値と前記入力電流検出回路により検出された入力電流検出値との誤差を求める第2の比較手段と、前記入力電流誤差と前記出力電圧誤差の大きい方の誤差に基づいてとPWM搬送波とを比較してPWM信号を生成する第2のPWM信号生成回路と、第1のPWM信号生成回路から出力されるPWM信号に基づいて第2のスイッチ回路の半導体スイッチング素子をオンオフするドライブ信号を生成し、第2のPWM信号生成回路から出力されるPWM信号に基づいて第1のスイッチ回路の半導体スイッチング素子をオンオフするドライブ信号を生成し、第1と第2のスイッチ回路の半導体スイッチング素子の少なくとも一方がオフされている期間に第3のスイッチ回路の半導体スイッチング素子をオンするドライブ信号を生成するドライブ信号生成回路を備えて構成することができる。
【発明の効果】
【0018】
本発明によれば、入力電流を連続モードで力率改善を行いながら出力電力を制御するとともに、電力変換に係るスイッチング損失を低減することができる。
【図面の簡単な説明】
【0019】
【図1】本発明の電力変換装置に関連する参考例1の回路構成図である。
【図2】参考例1の動作波形である。
【図3】参考例1の動作モード説明図である。
【図4】本発明の電力変換装置に関連する参考例2の回路構成図である。
【図5】本発明の電力変換装置の実施例1の回路構成図である。
【図6】実施例1の制御動作を説明する図である。
【図7】実施例1の制御動作を説明する図である。
【図8】実施例1の動作モード説明図である。
【図9】実施例1の動作モード説明図である。
【図10】本発明の電力変換装置の実施例2の回路構成図である。
【図11】本発明の電力変換装置の実施例3の回路構成図である。
【発明を実施するための形態】
【0020】
以下、本発明の電力変換装置を、参考例及び実施例に基づいて説明する。
(参考例1)
【0021】
図1に、本発明の電力変換装置に関連する参考例1の回路構成図を示す。図1に示すように、スイッチング回路10は、ダイオードD1、D2がそれぞれ逆並列に接続された2つの半導体のスイッチング素子Q1、Q2からなる双方向スイッチ回路を、ダイオードD1、D2を互いに逆極性に直列接続してなる双方向の第1のスイッチアームと、ダイオードD3、D4がそれぞれ逆並列に接続された2つの半導体スイッチング素子Q3、Q4からなる双方向スイッチ回路を、ダイオードD3、D4を互いに逆極性に直列接続してなる双方向の第2のスイッチアームとを有して構成されている。
【0022】
第1のスイッチアームは、インダクタL1を介して交流電源ACに並列接続されている。第2のスイッチアームは、キャパシタC1を介して第1のスイッチアームに並列接続されている。また、第1のスイッチアームには、インダクタL2とトランスT1の一次巻線とキャパシタC2の直列回路が並列に接続されている。なお、この直列回路は、第2のスイッチアームに並列に接続してもよい。また、インダクタL2は、トランスT1の漏れインダクタンスを利用することも可能である。
【0023】
トランスT1には、2つの二次巻線N2、N3が設けられている。各二次巻線N2、N3は、それぞれダイオードD5、D6によって整流された電圧がキャパシタC3により平滑されて、負荷RLに直流電圧を出力するようになっている。本参考例の出力回路は、インダクタL2とトランスT1の一次巻線とキャパシタC2の直列回路と、トランスT1の二次巻線N2、N3と、ダイオードD5、D6とキャパシタC3とからなる整流回路を含んで構成されている。
【0024】
第1、第2のスイッチアームからなるスイッチング回路10は、ドライブ回路75により駆動される。ドライブ回路75は、制御回路から出力されるドライブ信号Q1〜Q4−Dutyを増幅して、各半導体スイッチング素子Q1〜Q4をオンオフ制御するようになっている。
【0025】
本参考例の制御回路は、入力電圧検出回路71、電流センサ73、入力電流検出回路74、正負判別回路76、出力電圧検出回路72、PWM信号生成回路94、ドライブ信号生成回路97を含んで構成されている。
【0026】
入力電圧検出回路71は、交流電源ACの交流電圧を検出して絶対値回路91に入力する。絶対値回路91は、交流電圧検出値の絶対値を求めて、乗算器78に入力する。電流センサ73は、交流電源ACに流れる入力電流を検出して、入力電流検出回路74に入力する。入力電流検出回路74は、入力電流を絶対値回路92に入力する。絶対値回路92は、入力電流検出値の絶対値を求めて、増幅器79に入力する。正負判別回路76は、入力電圧検出回路71の出力が正のときは「H」、負のときは「L」の信号を出力する。
【0027】
出力電圧検出回路72は、出力回路のキャパシタC3の端子電圧を検出し、出力電圧検出値を比較増幅器77に入力する。比較増幅器77は、出力電圧指令値と出力電圧検出値とを比較して誤差を求め、その誤差を増幅して乗算器78に入力する。乗算器78は、出力電圧指令値と出力電圧検出値との誤差に、交流電圧検出値の絶対値を乗算し、入力電流指令値として比較増幅器79に入力する。比較増幅器79は、入力される入力電流指令値と入力電流検出値の絶対値を比較して誤差を求め、その誤差を増幅してPWM信号生成回路94に入力する。
【0028】
PWM信号生成回路94は、比較増幅器79から出力される入力電流指令値と入力電流検出値の誤差と、PWM搬送波とを比較してPWM信号を生成してドライブ信号生成回路97に入力する。ドライブ信号生成回路97は、複数の論理ゲートから構成され、PWM信号生成回路94から入力されるPWM信号に基づいて、各スイッチング素子Q1〜Q4のドライブ信号Q1〜Q4−Dutyを生成する。つまり、正負判別回路76から出力される交流電源ACの電圧極性が正「H」の半周期と、負「L」の半周期にあわせて、第1と第2のスイッチアームのスイッチング素子Q1〜Q4のうち、入力電流及び出力制御を担うスイッチング素子(Q1、Q3)又は(Q2、Q4)を交互にオンオフし、他方のスイッチング素子(Q2、Q4)又は(Q1、Q3)をオンにするドライブ信号を生成する。
【0029】
このように構成される参考例1の動作について、次に説明する。図2に交流電源ACの電圧V(AC)と入力電流I(AC)及びスイッチング回路10の各スイッチング素子のドライブ信号を示す。ドライブ信号生成回路97は交流電源ACの電圧極性が正のときは、スイッチング素子Q2、Q4をオン状態とし、スイッチング素子Q1とQ3を交互にオンオフする。逆に極性が負のときは、スイッチング素子Q1、Q3をオン状態とし、スイッチング素子Q2とQ4を交互にオンオフする。
【0030】
図3に、交流電源ACの電圧極性が正のときの各スイッチング素子のドライブ信号と素子電流及びインダクタL1の電流と2次側整流ダイオードD5の電流波形I(D5)を示す。スイッチング素子Q1がオンするとAC−L1−Q1−Q2の経路で電流I(Q1)が流れインダクタL1にエネルギーI(L1)が蓄積される。一方、DC−DCコンバータ側は、キャパシタC2の蓄積電荷によりC2−N1−L2−Q1−Q2の経路で電流I(Q2)が流れトランスT1にエネルギーが蓄積される。ここで、スイッチング素子Q2は同期整流動作となっており、高耐圧でもオン抵抗の小さいスーパージャンクション構造のMOSFETを用いることにより、導通損失を小さくすることができる。
【0031】
次に、Q1がオフすると、インダクタL1、L2の蓄積エネルギーによってL1−Q4−D3−C1−ACの経路と、L2−Q4−D3−C1−C2−N1の経路で環流電流が流れる。この間にQ3がオンすると、L1−Q4−Q3−C1−ACの経路と、L2−Q4−Q3−C1−C2−N1の経路で電流I(Q3)が流れる。Q3はD3が導通状態、即ち素子電圧がゼロボルトの状態でターンオンするため、ゼロボルトスイッチング(以後、ZVSという)動作となりターンオン損失は発生しない。
【0032】
一方、2次側はトランスT1の蓄積エネルギーによりN2−D5−C3の経路で電流が流れ、フライバック動作によって出力側に電力が供給される。このようにACの電圧極性が正のときはN1とN2間で電力の授受が行われる。L2の蓄積エネルギーがゼロになるとL1の蓄積エネルギーによってAC−L1−L2−N1−C2の経路で電流が流れ続ける。一方、DC-DCコンバータ側は、キャパシタC1の蓄積電荷によりC1−Q3−Q4−L2−N1−C2の経路で電流I(Q3)が流れる。次にQ3がオフすると、L2の蓄積エネルギーによってL2−N1−C2−Q2−D1の経路で電流が流れ、この間にQ1をオンすることによりZVS動作を実現できる。
【0033】
L2の蓄積エネルギーがゼロになると前述のL1、T1にエネルギーが蓄積されるモードに戻り、以後ACの電圧極性が正の期間、この動作を繰り返す。ACの電圧極性が負のときは、スイッチング素子Q1、Q3とそれぞれQ2、Q4の役割を交代し、トランスT1のN1とN3間で電力の授受が行われる。このように、L1の電流が連続して流れる電流連続モードにおいて、インダクタL2の蓄積エネルギーを利用することによりスイッチング素子Q1からQ4をZVS動作で駆動することができる。
【0034】
上述したように、参考例1においては、比較増幅器77で求めた出力電圧指令値と出力電圧検出値の出力電圧誤差と、正負判別回路76から出力される交流電源の電圧極性に基づいて、第1と第2のスイッチアームの半導体スイッチング素子(Q1、Q2、Q3、Q4)のうち入力電流及び出力制御を担う半導体スイッチング素子(例えば、Q1、Q3)を交互にオンオフし、他方の半導体スイッチング素子(Q2、Q4)をオンする構成としているから、入力電流がゼロになる期間を無くして、電流連続モードで力率改善を行ないながら、キャパシタC3の端子電圧である出力電圧を可変制御することができる。また、大きなコアのインダクタを設ける必要がないから、インダクタの小形化が可能であり、電力変換に係るスイッチング損失を低減することができる。
【0035】
なお、参考例1において、インダクタL2、1次巻線N1、キャパシタC2の直列回路は第2の双方向スイッチアームに並列に接続しても前記同様にL1の電流を連続して流すとともに、全スイッチング素子のZVS動作が可能である。
【0036】
また、図1には示していないが、各スイッチング素子Q1〜Q4にスナバコンデンサを接続することにより、各スイッチング素子のターンオフ時の遮断電流によって、スナバコンデンサを充電あるいは放電することにより、素子に印加される電圧の変化を抑制してターンオフ損失を低減できる。また、スナバコンデンサは第1又は第2のスイッチアーム間に接続しても同様の効果が得られる。
【0037】
また、図1では、スイッチング素子としてMOSFETを用いているが、これに代えてIGBTやトランジスタを用いることができる。
【0038】
また、第1又は第2のスイッチアームを、逆並列に接続した逆耐圧機能付きパワー半導体スイッチング素子で構成しても構わない。
【0039】
さらに、ダイオードD5、D6は、MOSFETを用いた同期整流回路に置き換えても構わない。
【0040】
また、参考例1では、第2のスイッチアームがキャパシタC1を介して第1のスイッチアームに並列接続されている例を示したが、キャパシタC1側をトランスT1とキャパシタC2との接続点に接続するようにしてもよい。つまり、第2のスイッチアームをキャパシタC1を介して、インダクタL2とトランスT1の直列回路に並列に接続するようにしてもよい。
(参考例2)
【0041】
図4に、本発明の電力変換装置に関連する参考例2の回路構成図を示す。図4に示すように、参考例2は、交流電力を交流電力に変換する点が、参考例1と異なる。図1と同一部分については同一符号を付して説明は省略する。
【0042】
参考例2は、誘導加熱コイルLrに高周波の交流電流を流し、金属性の被加熱物を電磁誘導加熱する電力変換装置の例である。被加熱物は、図示しないが誘導加熱コイルLrと磁気結合される。
【0043】
図示のように、本実施例の出力回路は、第2のキャパシタC2と誘導加熱コイルLrとの直列回路で構成されている。そして、誘導加熱コイルLrに流れる出力電流を電流センサ80と出力電流検出回路81により検出し、比較増幅器77において出力電流指令との誤差を求めて増幅し、この誤差を低減するように、スイッチング素子Q1〜Q4をスイッチング制御するようにしている。
【0044】
したがって、参考例2によれば、参考例1と同一の効果が得られるほか、誘導加熱コイルLrの供給する出力電流を指令値に制御することができる。
【実施例1】
【0045】
図5に、本発明の電力変換装置の実施例1の回路構成図を示す。図5に示すように、整流アームは、ダイオードD11とダイオードD12を順極性に直列接続して形成されている。第1のスイッチアームは、半導体のスイッチング素子Q1、Q2とダイオードD1、D2をそれぞれ逆並列に接続してなる第1と第2のスイッチ回路が、ダイオードD1、D2を互いに逆極性にして直列接続して形成されている。第2のスイッチアームは、半導体のスイッチング素子Q3とダイオードD3を逆並列に接続してなる第3のスイッチ回路にキャパシタC1が直列接続されて形成されている。
【0046】
整流アームと第1及び第2のスイッチアームは互いに並列に接続されている。第1と第2のスイッチアームにより、スイッチング回路10が形成されている。整流アームのダイオードD11とダイオードD12の接続点と、第1のスイッチアームのスイッチング素子Q1、Q2の接続点との間に、インダクタL1を介して交流電源ACが接続されている。
【0047】
また、第1のスイッチアームには、インダクタL2とトランスT1の一次巻線とキャパシタC2の直列回路が並列に接続されている。また、インダクタL2は、トランスT1の漏れインダクタンスを利用することも可能である。トランスT1には、二次巻線N2が設けられている。二次巻線N2は、ダイオードD5によって整流された電圧がキャパシタC3により平滑されて、負荷RLに直流電圧を出力するようになっている。ダイオードD5はMOSFETを用いた同期整流回路に置き換えても構わない。
【0048】
スイッチング回路10の各スイッチング素子Q1〜Q3をオンオフ制御する制御回路は、キャパシタC3の端子電圧を検出する出力電圧検出回路72と、出力電圧検出回路72により検出された出力電圧検出値と出力電圧指令値との出力電圧誤差を求めて増幅する比較増幅器77と、出力電圧誤差とPWM搬送波とを比較してPWM信号を生成する第1のPWM信号生成回路96を備えている。
【0049】
また、交流電源ACの入力電圧を検出する入力電圧検出回路71と、入力電流を検出する電流センサ73及び入力電流検出回路74とを備えている。入力電圧検出回路71は、交流電源ACの交流電圧を検出して絶対値回路91に入力する。絶対値回路91は、交流電圧検出値の絶対値を求めて、乗算器78に入力する。電流センサ73は、交流電源ACに流れる入力電流を検出して、入力電流検出回路74に入力する。入力電流検出回路74は、入力電流を絶対値回路92に入力する。絶対値回路92は、入力電流検出値の絶対値を求めて、増幅器79に入力する。正負判別回路76は、入力電圧検出回路71の出力が正のときは「H」、負のときは「L」の信号を出力する。
【0050】
実施例1の各スイッチング素子Q1〜Q3のドライブ信号を生成する制御系は、出力電圧制御系95と力率改善制御系90とを備えて構成されている。出力電圧制御系95は、比較増幅器77により求められた出力電圧誤差とPWM搬送波とを比較してPWM信号を生成する第1のPWM信号生成回路を備えている。一方、力率改善制御系90は、比較増幅器77から出力される出力電圧誤差に絶対値回路91から出力される交流電圧検出値の絶対値を乗算する乗算器78を備えている。乗算器78の出力は、入力電流指令値として比較増幅器79に入力される。比較増幅器79は、入力される入力電流指令値と絶対値回路92から出力される入力電流検出値の絶対値を比較して入力電流誤差を求めて増幅するようになっている。比較増幅器79から出力される入力電流誤差は最大値回路93に入力される。最大値回路93は、比較増幅器79から出力される入力電流誤差と比較増幅器77から出力される出力電圧誤差とを比較して、大きい方を第2のPWM信号生成回路94に入力するようになっている。PWM信号生成回路94は、最大値回路93から出力される出力電圧誤差又は入力電流誤差とPWM搬送波とを比較してPWM信号を生成するようになっている。
【0051】
PWM信号生成回路94とPWM信号生成回路96により生成されたPWM信号は、それぞれドライブ信号生成回路97に入力される。ドライブ信号生成回路97は、複数の論理ゲートから構成され、PWM信号生成回路94、96から入力されるPWM信号に基づいて、各スイッチング素子Q1〜Q3のドライブ信号Q1〜Q3−Dutyを生成する。つまり、正負判別回路76から出力される交流電源ACの電圧極性が正「H」の半周期と、負「L」の半周期にあわせて、第1のスイッチアームのスイッチング素子Q1、Q2をオンオフし、スイッチング素子Q1、Q2の少なくとも一方がオフのときに、第2のスイッチアームのスイッチング素子Q3をオンにするドライブ信号を生成する。
【0052】
このように構成される実施例1の動作について次に説明する。参考例1では、力率改善制御と出力電圧制御のスイッチング素子を各々別けて制御することはできない。そのため、力率改善制御を優先すると出力電圧の変動が大きくなり、出力電圧制御を優先すると入力電流波形が歪み正弦波状の波形が得られないという問題がある。つまり、図6に、本実施例1に参考例1の制御回路を適用した場合の動作波形を示す。同図では、交流電源ACの電圧をV(AC)、入力電流をI(AC)、出力電圧をV(C3)、増幅器77の電圧をV(77)、増幅器79の電圧をV(79)で表す。図において、矢印で示した期間、出力電圧の誤差量であるV(77)に対し、入力電流波形の誤差量V(79)は増減関係が一致しない。すなわち、力率改善制御と出力電圧制御が両立できないことから、結果的には入力電流I(AC)も歪み、出力電圧V(C3)の変動も大きくなることがわかる。
【0053】
そこで、本実施例1は、交流電源ACの電圧極性が正のときは、スイッチング素子Q1を入力電流波形制御すなわち力率改善制御の主素子とし、スイッチング素子Q2を出力電圧制御の主素子として制御するようにしている。このため、入力電流波形制御と出力電圧制御の機能を両立させることができる。なお、交流電源ACの電圧極性が負のときは、スイッチング素子Q1とQ2の役割を交代することに同様に性能を満足できる。
【0054】
具体的には、本実施例1においては、力率改善制御系90として比較増幅器77と比較増幅器79の最大値を出力する最大値回路93をPWM信号生成回路94の前段に設けた点、及び、出力電圧制御系95として比較増幅器77の出力を基にPWM信号を生成するPWM信号生成回路96を設けた点が参考例1と相違する。
【0055】
PWM信号生成回路94、96は同期信号により各々同期してPWM信号を出力する。ドライブ信号生成回路97は、PWM信号生成回路94、96と正負判別回路76の出力を基にQ1からQ3のドライブ信号を生成する。本実施例1では、力率改善制御系90よりも出力電圧制御系95を優先してスイッチング素子Q1とQ2を制御し、その外側で力率改善制御を行う系を構築している。
【0056】
図7は、図6に対比して示した本実施例1の動作波形であり、交流電源ACの電圧をV(AC)、入力電流をI(AC)、出力電圧をV(C3)、増幅器77の電圧をV(77)、増幅器79の電圧をV(79)で表す。図において、スイッチング素子Q1、Q2は出力電圧誤差であるV(77)が優先され制御されるため、出力電圧V(C3)は安定し、結果的に入力電流I(AC)の歪みも抑制された波形が得られる。
【0057】
図8に、交流電源ACの電圧極性が正のときの各スイッチング素子のドライブ信号と素子電流及びインダクタL1、L2の電流と2次側整流ダイオードD5の電流波形を示す。スイッチング素子Q1とQ2がオン状態の場合、AC−L1−D11−Q1の経路でインダクタL1にエネルギーを蓄積する電流とキャパシタC2の蓄積電荷によりC2−N1−L2−Q1−Q2の経路でトランスT2にエネルギーを蓄積する電流が流れる。
【0058】
本実施例1は、前述の通りスイッチング素子Q1を入力電流波形制御の主素子とし、スイッチング素子Q2を出力電圧制御の主素子として制御する。そのため、Q1がオフするタイミングの方がQ2のオフタイミングより遅い条件において力率改善制御と出力電圧制御が成り立つ。すなわち、Q1とQ2が共にオン状態のとき出力電圧が制御され、Q1がオンでQ2がオフ状態のとき入力電流波形が制御される。Q2がオフするとインダクタL2の蓄積エネルギーによってL2−D3−C1−C2−N1の経路で環流電流が流れる。この間にQ3がオンすると、環流電流はL2−Q3−C1−C2−N1の経路で流れるため、Q3は同期整流動作となり、高耐圧でもオン抵抗の小さいスーパージャンクション構造のMOSFETを用いれば導通損失は小さくなる。Q3はD3が導通状態、即ち素子電圧がゼロボルトの状態でターンオンするため、ZVS動作となりターンオン損失は発生しない。
【0059】
一方、2次側はトランスT1の蓄積エネルギーによりN2−D5−C3の経路で電流が流れ、フライバック動作によって出力側に電力が供給される。Q1がオフする前にL2の蓄積エネルギーがゼロになった場合、キャパシタC1の蓄積電荷によりC1−Q3−L2−N1−C2の経路で電流が流れる。次にQ1がオフすると、インダクタL1の蓄積エネルギーによってL1の電流は流れ続けようとするが、インダクタL2によって電流経路は妨げられるため、L1−D11−Q3−C1−D2−ACの経路で電流が流れる。インダクタL2の電流がインダクタL1の電流に達すると、L1の蓄積エネルギーによってAC−L1−D11−L2−N1−C2−D2の経路で電流が流れ続ける。
【0060】
一方、DC-DCコンバータ側は、キャパシタC1の蓄積電荷によりC1−Q3−L2−N1−C2の経路で電流が流れる。次にQ3がオフするとL2の蓄積エネルギーによってL2−N1−C2−D2−D1の経路で電流が流れ、この間にQ1、Q2をオンすることによりZVS動作を実現できる。
【0061】
図9に示すように、Q1のオフタイミングに同期してQ2をオンさせることによりQ2を同期整流させることも可能である。L2の蓄積エネルギーがゼロになると前述のL1、T1にエネルギーが蓄積されるモードに戻り、以後ACの電圧極性が正の期間、この動作を繰り返す。ACの電圧極性が負のときは、スイッチング素子Q1とQ2が役割を交代する。このように、L1の電流が連続して流れる電流連続モードにおいて、インダクタL2の蓄積エネルギーを利用することによりスイッチング素子Q1からQ3をZVS動作で駆動することができる。
【0062】
以上説明したように、本実施例1によれば、参考例1と同様に、入力電流を連続モードで力率改善を行いながら出力電力を制御するとともに、電力変換に係るスイッチング損失を低減することができる。
【0063】
特に、本実施例1によれば、入力電流誤差と出力電圧誤差の大きい方の誤差に基づいて、半導体スイッチング素子Q1(又はQ2)をオンオフ制御することにより、力率改善制御系よりも出力電圧制御系を優先して制御することにより、出力電圧が安定し、結果的に入力電流波形の歪も抑制することができる。
【実施例2】
【0064】
図10に、本発明の電力変換装置の実施例2の回路構成図を示す。図5と同一部分については同一符号を付しており説明は省略する。図10において、実施例1と異なる点は、スイッチング素子Q3とキャパシタC1の直列回路を、インダクタL2と1次巻線N1の直列回路に並列に接続した点である。動作は実施例1とほぼ同じであるが、インダクタL1の環流電流がキャパシタC2を介して流れる点とインダクタL2の電流がQ3又はD3を介して流れる経路にキャパシタC2が入らない点が異なる。
【0065】
本実施例2の特徴部の構成は、参考例1においても適用することが可能である。
【実施例3】
【0066】
図11に、本発明の電力変換装置の実施例3の回路構成図を示す。図11に示すように、本実施例は、交流電力を交流電力に変換する点が、実施例1と異なる。図5と同一部分については同一符号を付して説明は省略する。
【0067】
本実施例3は、誘導加熱コイルLrに高周波の交流電流を流し、金属性の被加熱物を電磁誘導加熱する電力変換装置の例である。被加熱物は、図示しないが誘導加熱コイルLrと磁気結合される。
【0068】
図示のように、本実施例の出力回路は、第2のキャパシタC2と誘導加熱コイルLrとの直列回路で構成されている。そして、誘導加熱コイルLrに流れる出力電流を電流センサ80と出力電流検出回路81により検出し、比較増幅器77において出力電流指令との誤差を求めて増幅し、この誤差を低減するように、スイッチング素子Q1〜Q3をスイッチング制御するようにしている。
【0069】
したがって、本実施例3によれば、実施例1と同一の効果が得られるほか、誘導加熱コイルLrの供給する出力電流を指令値に制御することができる。図5と同一部分については同一符号を付しており説明は省略する。動作は実施例1の1次側の動作と同じであり説明を省略する。
【産業上の利用可能性】
【0070】
本発明は、家電、民生機器や業務用の交流電源を入力とする絶縁型AC−DCや一般家庭及び業務用として使用される誘導加熱調理器、温水発生、低温・高温の水蒸気発生装置、金属の溶解、複写機トナー定着用の熱転写ローラドラムなど多岐にわたる熱源の電源として適用できる。
【符号の説明】
【0071】
AC…交流電源、L1、L2…インダクタ、Q1〜Q4…スイッチング素子、D1〜D6、D11、D12…ダイオード、C1〜C3…キャパシタ、T1…トランス、N1〜N3…巻線、10…スイッチング回路、Lr…誘導加熱コイル、71…入力電圧検出回路、72…出力電圧検出回路、73、80…電流センサ、74…入力電流検出回路、75…ドライブ回路、76…正負判別回路、77、79…比較増幅器、78…乗算器、81…出力電流検出回路、90…力率改善制御系、91、92…絶対値回路、93…最大値回路、94、96…PWM信号生成回路、95…出力電圧制御系、97…ドライブ信号生成回路
【技術分野】
【0001】
本発明は、電源の交流を可変電圧の直流又は交流に変換する電力変換装置に係り、特に電力変換回路を構成する半導体スイッチング素子の損失を低減する技術に関する。
【背景技術】
【0002】
交流電源電圧を直流に変換する電力変換装置において、交流電源と負荷とをトランスなどを介して絶縁する絶縁型AC−DCコンバータが知られている。このような絶縁型AC−DCコンバータの一例として、特許文献1の図1に記載された力率改善機能を有する1段型のコンバータが提案されている。これによれば、2つのダイオードの直列回路と、2つの双方向スイッチ(自己消弧型半導体スイッチとダイオードとの並列回路)の直列回路と、コンデンサとを互いに並列接続し、2つのダイオードの直列接続点と2つの双方向スイッチの直列接続点にインダクタを介して交流電源を接続し、一方の双方向スイッチに並列にトランスとインダクタとコンデンサの直列回路を接続して、主スイッチング回路を構成している。そして、主スイッチング回路のトランスの2次側にセンタタップダイオード整流回路を設けて直流に変換して出力するように構成されている。
【0003】
特許文献1の主スイッチング回路を制御する制御回路は、直流出力電圧の指令値と検出値の偏差を低減するように三角波の周波数を可変し、この三角波と一定の基準信号(例えば、三角波の波高値の1/2)とを比較して、2つの双方向スイッチのオンオフ信号のスイッチング周波数を制御して、直流出力電圧を制御するように構成されている。これによれば、交流電源電圧の瞬時値に応じて三角波状の入力電流が流れることから、力率改善の効果が得られる。
【0004】
また、特許文献1の図3には、2つの双方向スイッチの直列回路に並列接続されたコンデンサの端子電圧の指令値と検出値との偏差を低減するように、三角波と比較する基準信号を可変して、2つの双方向スイッチのオンオフの比率を可変する制御回路が記載されている。
【0005】
さらに、特許文献1の図9、図13に記載された主スイッチング回路は、第1〜第3の双方向スイッチを直列に接続し、この直列回路に2つのダイオードの直列回路とコンデンサをそれぞれ並列に接続し、第2と第3の双方向スイッチの直列接続点と2つのダイオードの直列接続点との間にインダクタを介して交流電源を接続し、第2と第3の双方向スイッチの直列回路に並列にトランスとインダクタとコンデンサの直列回路を接続して、主スイッチング回路を構成している。そして、主スイッチング回路のトランスの2次側にセンタタップダイオード整流回路を設けて直流に変換して出力するように構成されている。これらの双方向スイッチングの制御回路は、第1の双方向スイッチと、第2と第3の双方向スイッチの2つのグループに分けて、上述の制御回路と同様に、交流電圧の極性に合わせて交互にスイッチング制御するように構成されている。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開2003−23775号公報
【発明の開示】
【発明が解決しようとする課題】
【0007】
しかし、特許文献1の図1の制御回路によれば、2つの双方向スイッチのオンオフ比はスイッチング周波数にかかわらず0.5:0.5の一定比率となる。一方、図3の制御回路によれば、2つの双方向スイッチのオンオフ比は変化する。いずれにしても、特許文献1のコンバータの入力電流は、双方向スイッチのオン期間に電源の瞬時電圧にほぼ比例した電流が流れ、オフ期間に減少してゼロになる三角波状の断続したパルス波形の電流となる。三角波パルス電流のゼロ期間が限りなく短い臨界モードであれば、ローパスフィルタを通して得られる電流波形はきれいな正弦波となる。しかし、出力直流電圧を制御するためにスイッチング周波数が変わるため、三角波パルス電流のゼロ期間が発生して入力電流波形が歪む問題がある。また、電力が小さい場合は、このような電流の断続モードでも力率改善を行うことはできるが、電力が大きくなると三角波パルス電流のピーク値が大きくなる。したがって、インダクタが飽和しないような大きなコアを必要とし、大きなピーク電流を遮断するために、スイッチ回路のスイッチング損失が増加する問題がある。
【0008】
これらの問題は、絶縁型AC−DCコンバータに限らず、電源の交流の力率改善制御を行いながら、可変電圧の交流に変換する電力変換装置にも共通する問題である。
【0009】
本発明が解決しようとする課題は、入力電流を連続モードで力率改善を行いながら出力電力を制御するとともに、電力変換に係るスイッチング損失を低減することができる電力変換装置を提供することにある。
【課題を解決するための手段】
【0010】
上記課題を解決するため、 本発明の電力変換装置は、第1のダイオードと第2のダイオードを順極性に直列接続してなる整流アームと、半導体スイッチング素子とダイオードを逆並列に接続してなる第1と第2のスイッチ回路が、前記ダイオードを互いに逆極性にして直列接続されてなる第1のスイッチアームと、半導体スイッチング素子とダイオードを逆並列に接続してなる第3のスイッチ回路に第1のキャパシタが直列接続されてなる第2のスイッチアームと、第2のキャパシタと第2のインダクタの直列回路を有する出力回路とを備え、前記整流アームと第1のスイッチアームが並列に接続され、前記整流アームの第1のダイオードと第2のダイオードの接続点と、第1のスイッチアームの第1と第2のスイッチ回路の接続点との間に第1のインダクタを介して交流電源が接続され、第2のキャパシタと第2のインダクタの直列回路が前記整流アームと第1のスイッチアームに並列に接続され、第2のスイッチアームは、前記整流アームと前記整流アームに並列に、又は前記出力回路の第2のインダクタに並列に接続して主スイッチング回路を構成してなることを特徴とする。
【0011】
本発明によれば、入力電流誤差と出力電圧誤差の大きい方の誤差に基づいて第1と第2のスイッチ回路の半導体スイッチング素子をオンオフ制御することにより、力率改善制御系よりも出力(電圧又は電流)制御系を優先して制御することにより、出力(電圧又は電流)が安定し、結果的に入力電流波形の歪も抑制される。また、入力電流を連続モードで力率改善を行いながら出力電力を制御するとともに、電力変換に係るスイッチング損失を低減することができる。
【0012】
さらに、前記各半導体スイッチング素子をオンオフ制御する制御回路を備え、前記制御回路は、前記出力回路の出力指令値と出力検出値の出力電圧誤差に基づいて第1と第2のスイッチ回路の半導体スイッチング素子をオンオフする出力制御系と、前記出力電圧誤差に前記交流電源の電圧検出値を乗じて生成される入力電流指令値と前記交流電源からの入力電流検出値との入力電流誤差と前記出力電圧誤差の大きい方の誤差に基づいて第1と第2のスイッチ回路の半導体スイッチング素子をオンオフする力率改善制御系とを備え、第1と第2のスイッチ回路の半導体スイッチング素子の少なくとも一方がオフされている期間に第3のスイッチ回路の半導体スイッチング素子をオンする構成とすることができる。
【0013】
また、本発明において、出力回路は、第2のキャパシタと少なくともトランスの一次巻線を含む第2のインダクタとの直列回路と、トランスの二次巻線に接続された整流回路を含み、整流回路により整流された直流を出力とすることができる。この場合において、トランスは2つの二次巻線を備え、整流回路は2つの二次巻線の電圧をそれぞれ整流する2つの整流回路と、この2つの整流回路の出力電圧を平滑する第3のキャパシタを備え、該第3のキャパシタの端子電圧を直流出力とすることができる。
【0014】
また、出力回路の第2のインダクタとして、負荷である誘導加熱コイルを用いることができ、これによれば可変電流の交流出力を得ることができる。この場合の制御回路は、上記の制御回路の出力回路の出力電圧に代えて誘導加熱コイルに流れる出力電流を検出し、検出された出力電流と出力電流指令値との誤差を第1の増幅手段において増幅すればよい。
【0015】
さらに、前記制御回路は、前記出力回路の出力電圧を検出する出力電圧検出回路と、該出力電圧検出回路により検出された出力電圧と出力電圧指令値との出力電圧誤差を求める第1の比較手段と、前記出力電圧誤差とPWM搬送波とを比較してPWM信号を生成する第1のPWM信号生成回路と、前記交流電源の入力電圧を検出する入力電圧検出回路と、入力電流を検出する入力電流検出回路と、前記出力電圧誤差に基づき入力電流指令値を生成する入力電流指令手段と、該入力電流指令値と前記入力電流検出回路により検出された入力電流検出値との入力電流誤差を求める第2の比較手段と、前記入力電流誤差とPWM搬送波とを比較してPWM信号を生成する第2のPWM信号生成回路と、第1のPWM信号生成回路から出力されるPWM信号に基づいて第2のスイッチ回路の半導体スイッチング素子をオンオフするドライブ信号を生成し、第2のPWM信号生成回路から出力されるPWM信号に基づいて第1のスイッチ回路の半導体スイッチング素子をオンオフするドライブ信号を生成し、第1と第2のスイッチ回路の半導体スイッチング素子の少なくとも一方がオフされている期間に第3のスイッチ回路の半導体スイッチング素子をオンするドライブ信号を生成するドライブ信号生成回路を備えて構成することができる。
【0016】
また、前記出力回路は、第2のキャパシタと少なくとも誘導加熱コイルを含む第2のインダクタとの直列回路であり、前記誘導加熱コイルに流れる交流電流を出力とすることができる。
【0017】
また、前記制御回路は、前記出力回路の出力電流を検出する出力電流検出回路と、該出力電流検出回路により検出された出力電流と出力電流指令値との誤差を求める第1の比較手段と、第1の比較手段の出力とPWM搬送波とを比較してPWM信号を生成する第1のPWM信号生成回路と、前記交流電源の入力電圧を検出する入力電圧検出回路と、入力電流を検出する入力電流検出回路と、前記入力電圧検出回路により検出された入力電圧検出値と第1の比較手段の出力に基づき入力電流指令値を生成する入力電流指令手段と、該入力電流指令値と前記入力電流検出回路により検出された入力電流検出値との誤差を求める第2の比較手段と、前記入力電流誤差と前記出力電圧誤差の大きい方の誤差に基づいてとPWM搬送波とを比較してPWM信号を生成する第2のPWM信号生成回路と、第1のPWM信号生成回路から出力されるPWM信号に基づいて第2のスイッチ回路の半導体スイッチング素子をオンオフするドライブ信号を生成し、第2のPWM信号生成回路から出力されるPWM信号に基づいて第1のスイッチ回路の半導体スイッチング素子をオンオフするドライブ信号を生成し、第1と第2のスイッチ回路の半導体スイッチング素子の少なくとも一方がオフされている期間に第3のスイッチ回路の半導体スイッチング素子をオンするドライブ信号を生成するドライブ信号生成回路を備えて構成することができる。
【発明の効果】
【0018】
本発明によれば、入力電流を連続モードで力率改善を行いながら出力電力を制御するとともに、電力変換に係るスイッチング損失を低減することができる。
【図面の簡単な説明】
【0019】
【図1】本発明の電力変換装置に関連する参考例1の回路構成図である。
【図2】参考例1の動作波形である。
【図3】参考例1の動作モード説明図である。
【図4】本発明の電力変換装置に関連する参考例2の回路構成図である。
【図5】本発明の電力変換装置の実施例1の回路構成図である。
【図6】実施例1の制御動作を説明する図である。
【図7】実施例1の制御動作を説明する図である。
【図8】実施例1の動作モード説明図である。
【図9】実施例1の動作モード説明図である。
【図10】本発明の電力変換装置の実施例2の回路構成図である。
【図11】本発明の電力変換装置の実施例3の回路構成図である。
【発明を実施するための形態】
【0020】
以下、本発明の電力変換装置を、参考例及び実施例に基づいて説明する。
(参考例1)
【0021】
図1に、本発明の電力変換装置に関連する参考例1の回路構成図を示す。図1に示すように、スイッチング回路10は、ダイオードD1、D2がそれぞれ逆並列に接続された2つの半導体のスイッチング素子Q1、Q2からなる双方向スイッチ回路を、ダイオードD1、D2を互いに逆極性に直列接続してなる双方向の第1のスイッチアームと、ダイオードD3、D4がそれぞれ逆並列に接続された2つの半導体スイッチング素子Q3、Q4からなる双方向スイッチ回路を、ダイオードD3、D4を互いに逆極性に直列接続してなる双方向の第2のスイッチアームとを有して構成されている。
【0022】
第1のスイッチアームは、インダクタL1を介して交流電源ACに並列接続されている。第2のスイッチアームは、キャパシタC1を介して第1のスイッチアームに並列接続されている。また、第1のスイッチアームには、インダクタL2とトランスT1の一次巻線とキャパシタC2の直列回路が並列に接続されている。なお、この直列回路は、第2のスイッチアームに並列に接続してもよい。また、インダクタL2は、トランスT1の漏れインダクタンスを利用することも可能である。
【0023】
トランスT1には、2つの二次巻線N2、N3が設けられている。各二次巻線N2、N3は、それぞれダイオードD5、D6によって整流された電圧がキャパシタC3により平滑されて、負荷RLに直流電圧を出力するようになっている。本参考例の出力回路は、インダクタL2とトランスT1の一次巻線とキャパシタC2の直列回路と、トランスT1の二次巻線N2、N3と、ダイオードD5、D6とキャパシタC3とからなる整流回路を含んで構成されている。
【0024】
第1、第2のスイッチアームからなるスイッチング回路10は、ドライブ回路75により駆動される。ドライブ回路75は、制御回路から出力されるドライブ信号Q1〜Q4−Dutyを増幅して、各半導体スイッチング素子Q1〜Q4をオンオフ制御するようになっている。
【0025】
本参考例の制御回路は、入力電圧検出回路71、電流センサ73、入力電流検出回路74、正負判別回路76、出力電圧検出回路72、PWM信号生成回路94、ドライブ信号生成回路97を含んで構成されている。
【0026】
入力電圧検出回路71は、交流電源ACの交流電圧を検出して絶対値回路91に入力する。絶対値回路91は、交流電圧検出値の絶対値を求めて、乗算器78に入力する。電流センサ73は、交流電源ACに流れる入力電流を検出して、入力電流検出回路74に入力する。入力電流検出回路74は、入力電流を絶対値回路92に入力する。絶対値回路92は、入力電流検出値の絶対値を求めて、増幅器79に入力する。正負判別回路76は、入力電圧検出回路71の出力が正のときは「H」、負のときは「L」の信号を出力する。
【0027】
出力電圧検出回路72は、出力回路のキャパシタC3の端子電圧を検出し、出力電圧検出値を比較増幅器77に入力する。比較増幅器77は、出力電圧指令値と出力電圧検出値とを比較して誤差を求め、その誤差を増幅して乗算器78に入力する。乗算器78は、出力電圧指令値と出力電圧検出値との誤差に、交流電圧検出値の絶対値を乗算し、入力電流指令値として比較増幅器79に入力する。比較増幅器79は、入力される入力電流指令値と入力電流検出値の絶対値を比較して誤差を求め、その誤差を増幅してPWM信号生成回路94に入力する。
【0028】
PWM信号生成回路94は、比較増幅器79から出力される入力電流指令値と入力電流検出値の誤差と、PWM搬送波とを比較してPWM信号を生成してドライブ信号生成回路97に入力する。ドライブ信号生成回路97は、複数の論理ゲートから構成され、PWM信号生成回路94から入力されるPWM信号に基づいて、各スイッチング素子Q1〜Q4のドライブ信号Q1〜Q4−Dutyを生成する。つまり、正負判別回路76から出力される交流電源ACの電圧極性が正「H」の半周期と、負「L」の半周期にあわせて、第1と第2のスイッチアームのスイッチング素子Q1〜Q4のうち、入力電流及び出力制御を担うスイッチング素子(Q1、Q3)又は(Q2、Q4)を交互にオンオフし、他方のスイッチング素子(Q2、Q4)又は(Q1、Q3)をオンにするドライブ信号を生成する。
【0029】
このように構成される参考例1の動作について、次に説明する。図2に交流電源ACの電圧V(AC)と入力電流I(AC)及びスイッチング回路10の各スイッチング素子のドライブ信号を示す。ドライブ信号生成回路97は交流電源ACの電圧極性が正のときは、スイッチング素子Q2、Q4をオン状態とし、スイッチング素子Q1とQ3を交互にオンオフする。逆に極性が負のときは、スイッチング素子Q1、Q3をオン状態とし、スイッチング素子Q2とQ4を交互にオンオフする。
【0030】
図3に、交流電源ACの電圧極性が正のときの各スイッチング素子のドライブ信号と素子電流及びインダクタL1の電流と2次側整流ダイオードD5の電流波形I(D5)を示す。スイッチング素子Q1がオンするとAC−L1−Q1−Q2の経路で電流I(Q1)が流れインダクタL1にエネルギーI(L1)が蓄積される。一方、DC−DCコンバータ側は、キャパシタC2の蓄積電荷によりC2−N1−L2−Q1−Q2の経路で電流I(Q2)が流れトランスT1にエネルギーが蓄積される。ここで、スイッチング素子Q2は同期整流動作となっており、高耐圧でもオン抵抗の小さいスーパージャンクション構造のMOSFETを用いることにより、導通損失を小さくすることができる。
【0031】
次に、Q1がオフすると、インダクタL1、L2の蓄積エネルギーによってL1−Q4−D3−C1−ACの経路と、L2−Q4−D3−C1−C2−N1の経路で環流電流が流れる。この間にQ3がオンすると、L1−Q4−Q3−C1−ACの経路と、L2−Q4−Q3−C1−C2−N1の経路で電流I(Q3)が流れる。Q3はD3が導通状態、即ち素子電圧がゼロボルトの状態でターンオンするため、ゼロボルトスイッチング(以後、ZVSという)動作となりターンオン損失は発生しない。
【0032】
一方、2次側はトランスT1の蓄積エネルギーによりN2−D5−C3の経路で電流が流れ、フライバック動作によって出力側に電力が供給される。このようにACの電圧極性が正のときはN1とN2間で電力の授受が行われる。L2の蓄積エネルギーがゼロになるとL1の蓄積エネルギーによってAC−L1−L2−N1−C2の経路で電流が流れ続ける。一方、DC-DCコンバータ側は、キャパシタC1の蓄積電荷によりC1−Q3−Q4−L2−N1−C2の経路で電流I(Q3)が流れる。次にQ3がオフすると、L2の蓄積エネルギーによってL2−N1−C2−Q2−D1の経路で電流が流れ、この間にQ1をオンすることによりZVS動作を実現できる。
【0033】
L2の蓄積エネルギーがゼロになると前述のL1、T1にエネルギーが蓄積されるモードに戻り、以後ACの電圧極性が正の期間、この動作を繰り返す。ACの電圧極性が負のときは、スイッチング素子Q1、Q3とそれぞれQ2、Q4の役割を交代し、トランスT1のN1とN3間で電力の授受が行われる。このように、L1の電流が連続して流れる電流連続モードにおいて、インダクタL2の蓄積エネルギーを利用することによりスイッチング素子Q1からQ4をZVS動作で駆動することができる。
【0034】
上述したように、参考例1においては、比較増幅器77で求めた出力電圧指令値と出力電圧検出値の出力電圧誤差と、正負判別回路76から出力される交流電源の電圧極性に基づいて、第1と第2のスイッチアームの半導体スイッチング素子(Q1、Q2、Q3、Q4)のうち入力電流及び出力制御を担う半導体スイッチング素子(例えば、Q1、Q3)を交互にオンオフし、他方の半導体スイッチング素子(Q2、Q4)をオンする構成としているから、入力電流がゼロになる期間を無くして、電流連続モードで力率改善を行ないながら、キャパシタC3の端子電圧である出力電圧を可変制御することができる。また、大きなコアのインダクタを設ける必要がないから、インダクタの小形化が可能であり、電力変換に係るスイッチング損失を低減することができる。
【0035】
なお、参考例1において、インダクタL2、1次巻線N1、キャパシタC2の直列回路は第2の双方向スイッチアームに並列に接続しても前記同様にL1の電流を連続して流すとともに、全スイッチング素子のZVS動作が可能である。
【0036】
また、図1には示していないが、各スイッチング素子Q1〜Q4にスナバコンデンサを接続することにより、各スイッチング素子のターンオフ時の遮断電流によって、スナバコンデンサを充電あるいは放電することにより、素子に印加される電圧の変化を抑制してターンオフ損失を低減できる。また、スナバコンデンサは第1又は第2のスイッチアーム間に接続しても同様の効果が得られる。
【0037】
また、図1では、スイッチング素子としてMOSFETを用いているが、これに代えてIGBTやトランジスタを用いることができる。
【0038】
また、第1又は第2のスイッチアームを、逆並列に接続した逆耐圧機能付きパワー半導体スイッチング素子で構成しても構わない。
【0039】
さらに、ダイオードD5、D6は、MOSFETを用いた同期整流回路に置き換えても構わない。
【0040】
また、参考例1では、第2のスイッチアームがキャパシタC1を介して第1のスイッチアームに並列接続されている例を示したが、キャパシタC1側をトランスT1とキャパシタC2との接続点に接続するようにしてもよい。つまり、第2のスイッチアームをキャパシタC1を介して、インダクタL2とトランスT1の直列回路に並列に接続するようにしてもよい。
(参考例2)
【0041】
図4に、本発明の電力変換装置に関連する参考例2の回路構成図を示す。図4に示すように、参考例2は、交流電力を交流電力に変換する点が、参考例1と異なる。図1と同一部分については同一符号を付して説明は省略する。
【0042】
参考例2は、誘導加熱コイルLrに高周波の交流電流を流し、金属性の被加熱物を電磁誘導加熱する電力変換装置の例である。被加熱物は、図示しないが誘導加熱コイルLrと磁気結合される。
【0043】
図示のように、本実施例の出力回路は、第2のキャパシタC2と誘導加熱コイルLrとの直列回路で構成されている。そして、誘導加熱コイルLrに流れる出力電流を電流センサ80と出力電流検出回路81により検出し、比較増幅器77において出力電流指令との誤差を求めて増幅し、この誤差を低減するように、スイッチング素子Q1〜Q4をスイッチング制御するようにしている。
【0044】
したがって、参考例2によれば、参考例1と同一の効果が得られるほか、誘導加熱コイルLrの供給する出力電流を指令値に制御することができる。
【実施例1】
【0045】
図5に、本発明の電力変換装置の実施例1の回路構成図を示す。図5に示すように、整流アームは、ダイオードD11とダイオードD12を順極性に直列接続して形成されている。第1のスイッチアームは、半導体のスイッチング素子Q1、Q2とダイオードD1、D2をそれぞれ逆並列に接続してなる第1と第2のスイッチ回路が、ダイオードD1、D2を互いに逆極性にして直列接続して形成されている。第2のスイッチアームは、半導体のスイッチング素子Q3とダイオードD3を逆並列に接続してなる第3のスイッチ回路にキャパシタC1が直列接続されて形成されている。
【0046】
整流アームと第1及び第2のスイッチアームは互いに並列に接続されている。第1と第2のスイッチアームにより、スイッチング回路10が形成されている。整流アームのダイオードD11とダイオードD12の接続点と、第1のスイッチアームのスイッチング素子Q1、Q2の接続点との間に、インダクタL1を介して交流電源ACが接続されている。
【0047】
また、第1のスイッチアームには、インダクタL2とトランスT1の一次巻線とキャパシタC2の直列回路が並列に接続されている。また、インダクタL2は、トランスT1の漏れインダクタンスを利用することも可能である。トランスT1には、二次巻線N2が設けられている。二次巻線N2は、ダイオードD5によって整流された電圧がキャパシタC3により平滑されて、負荷RLに直流電圧を出力するようになっている。ダイオードD5はMOSFETを用いた同期整流回路に置き換えても構わない。
【0048】
スイッチング回路10の各スイッチング素子Q1〜Q3をオンオフ制御する制御回路は、キャパシタC3の端子電圧を検出する出力電圧検出回路72と、出力電圧検出回路72により検出された出力電圧検出値と出力電圧指令値との出力電圧誤差を求めて増幅する比較増幅器77と、出力電圧誤差とPWM搬送波とを比較してPWM信号を生成する第1のPWM信号生成回路96を備えている。
【0049】
また、交流電源ACの入力電圧を検出する入力電圧検出回路71と、入力電流を検出する電流センサ73及び入力電流検出回路74とを備えている。入力電圧検出回路71は、交流電源ACの交流電圧を検出して絶対値回路91に入力する。絶対値回路91は、交流電圧検出値の絶対値を求めて、乗算器78に入力する。電流センサ73は、交流電源ACに流れる入力電流を検出して、入力電流検出回路74に入力する。入力電流検出回路74は、入力電流を絶対値回路92に入力する。絶対値回路92は、入力電流検出値の絶対値を求めて、増幅器79に入力する。正負判別回路76は、入力電圧検出回路71の出力が正のときは「H」、負のときは「L」の信号を出力する。
【0050】
実施例1の各スイッチング素子Q1〜Q3のドライブ信号を生成する制御系は、出力電圧制御系95と力率改善制御系90とを備えて構成されている。出力電圧制御系95は、比較増幅器77により求められた出力電圧誤差とPWM搬送波とを比較してPWM信号を生成する第1のPWM信号生成回路を備えている。一方、力率改善制御系90は、比較増幅器77から出力される出力電圧誤差に絶対値回路91から出力される交流電圧検出値の絶対値を乗算する乗算器78を備えている。乗算器78の出力は、入力電流指令値として比較増幅器79に入力される。比較増幅器79は、入力される入力電流指令値と絶対値回路92から出力される入力電流検出値の絶対値を比較して入力電流誤差を求めて増幅するようになっている。比較増幅器79から出力される入力電流誤差は最大値回路93に入力される。最大値回路93は、比較増幅器79から出力される入力電流誤差と比較増幅器77から出力される出力電圧誤差とを比較して、大きい方を第2のPWM信号生成回路94に入力するようになっている。PWM信号生成回路94は、最大値回路93から出力される出力電圧誤差又は入力電流誤差とPWM搬送波とを比較してPWM信号を生成するようになっている。
【0051】
PWM信号生成回路94とPWM信号生成回路96により生成されたPWM信号は、それぞれドライブ信号生成回路97に入力される。ドライブ信号生成回路97は、複数の論理ゲートから構成され、PWM信号生成回路94、96から入力されるPWM信号に基づいて、各スイッチング素子Q1〜Q3のドライブ信号Q1〜Q3−Dutyを生成する。つまり、正負判別回路76から出力される交流電源ACの電圧極性が正「H」の半周期と、負「L」の半周期にあわせて、第1のスイッチアームのスイッチング素子Q1、Q2をオンオフし、スイッチング素子Q1、Q2の少なくとも一方がオフのときに、第2のスイッチアームのスイッチング素子Q3をオンにするドライブ信号を生成する。
【0052】
このように構成される実施例1の動作について次に説明する。参考例1では、力率改善制御と出力電圧制御のスイッチング素子を各々別けて制御することはできない。そのため、力率改善制御を優先すると出力電圧の変動が大きくなり、出力電圧制御を優先すると入力電流波形が歪み正弦波状の波形が得られないという問題がある。つまり、図6に、本実施例1に参考例1の制御回路を適用した場合の動作波形を示す。同図では、交流電源ACの電圧をV(AC)、入力電流をI(AC)、出力電圧をV(C3)、増幅器77の電圧をV(77)、増幅器79の電圧をV(79)で表す。図において、矢印で示した期間、出力電圧の誤差量であるV(77)に対し、入力電流波形の誤差量V(79)は増減関係が一致しない。すなわち、力率改善制御と出力電圧制御が両立できないことから、結果的には入力電流I(AC)も歪み、出力電圧V(C3)の変動も大きくなることがわかる。
【0053】
そこで、本実施例1は、交流電源ACの電圧極性が正のときは、スイッチング素子Q1を入力電流波形制御すなわち力率改善制御の主素子とし、スイッチング素子Q2を出力電圧制御の主素子として制御するようにしている。このため、入力電流波形制御と出力電圧制御の機能を両立させることができる。なお、交流電源ACの電圧極性が負のときは、スイッチング素子Q1とQ2の役割を交代することに同様に性能を満足できる。
【0054】
具体的には、本実施例1においては、力率改善制御系90として比較増幅器77と比較増幅器79の最大値を出力する最大値回路93をPWM信号生成回路94の前段に設けた点、及び、出力電圧制御系95として比較増幅器77の出力を基にPWM信号を生成するPWM信号生成回路96を設けた点が参考例1と相違する。
【0055】
PWM信号生成回路94、96は同期信号により各々同期してPWM信号を出力する。ドライブ信号生成回路97は、PWM信号生成回路94、96と正負判別回路76の出力を基にQ1からQ3のドライブ信号を生成する。本実施例1では、力率改善制御系90よりも出力電圧制御系95を優先してスイッチング素子Q1とQ2を制御し、その外側で力率改善制御を行う系を構築している。
【0056】
図7は、図6に対比して示した本実施例1の動作波形であり、交流電源ACの電圧をV(AC)、入力電流をI(AC)、出力電圧をV(C3)、増幅器77の電圧をV(77)、増幅器79の電圧をV(79)で表す。図において、スイッチング素子Q1、Q2は出力電圧誤差であるV(77)が優先され制御されるため、出力電圧V(C3)は安定し、結果的に入力電流I(AC)の歪みも抑制された波形が得られる。
【0057】
図8に、交流電源ACの電圧極性が正のときの各スイッチング素子のドライブ信号と素子電流及びインダクタL1、L2の電流と2次側整流ダイオードD5の電流波形を示す。スイッチング素子Q1とQ2がオン状態の場合、AC−L1−D11−Q1の経路でインダクタL1にエネルギーを蓄積する電流とキャパシタC2の蓄積電荷によりC2−N1−L2−Q1−Q2の経路でトランスT2にエネルギーを蓄積する電流が流れる。
【0058】
本実施例1は、前述の通りスイッチング素子Q1を入力電流波形制御の主素子とし、スイッチング素子Q2を出力電圧制御の主素子として制御する。そのため、Q1がオフするタイミングの方がQ2のオフタイミングより遅い条件において力率改善制御と出力電圧制御が成り立つ。すなわち、Q1とQ2が共にオン状態のとき出力電圧が制御され、Q1がオンでQ2がオフ状態のとき入力電流波形が制御される。Q2がオフするとインダクタL2の蓄積エネルギーによってL2−D3−C1−C2−N1の経路で環流電流が流れる。この間にQ3がオンすると、環流電流はL2−Q3−C1−C2−N1の経路で流れるため、Q3は同期整流動作となり、高耐圧でもオン抵抗の小さいスーパージャンクション構造のMOSFETを用いれば導通損失は小さくなる。Q3はD3が導通状態、即ち素子電圧がゼロボルトの状態でターンオンするため、ZVS動作となりターンオン損失は発生しない。
【0059】
一方、2次側はトランスT1の蓄積エネルギーによりN2−D5−C3の経路で電流が流れ、フライバック動作によって出力側に電力が供給される。Q1がオフする前にL2の蓄積エネルギーがゼロになった場合、キャパシタC1の蓄積電荷によりC1−Q3−L2−N1−C2の経路で電流が流れる。次にQ1がオフすると、インダクタL1の蓄積エネルギーによってL1の電流は流れ続けようとするが、インダクタL2によって電流経路は妨げられるため、L1−D11−Q3−C1−D2−ACの経路で電流が流れる。インダクタL2の電流がインダクタL1の電流に達すると、L1の蓄積エネルギーによってAC−L1−D11−L2−N1−C2−D2の経路で電流が流れ続ける。
【0060】
一方、DC-DCコンバータ側は、キャパシタC1の蓄積電荷によりC1−Q3−L2−N1−C2の経路で電流が流れる。次にQ3がオフするとL2の蓄積エネルギーによってL2−N1−C2−D2−D1の経路で電流が流れ、この間にQ1、Q2をオンすることによりZVS動作を実現できる。
【0061】
図9に示すように、Q1のオフタイミングに同期してQ2をオンさせることによりQ2を同期整流させることも可能である。L2の蓄積エネルギーがゼロになると前述のL1、T1にエネルギーが蓄積されるモードに戻り、以後ACの電圧極性が正の期間、この動作を繰り返す。ACの電圧極性が負のときは、スイッチング素子Q1とQ2が役割を交代する。このように、L1の電流が連続して流れる電流連続モードにおいて、インダクタL2の蓄積エネルギーを利用することによりスイッチング素子Q1からQ3をZVS動作で駆動することができる。
【0062】
以上説明したように、本実施例1によれば、参考例1と同様に、入力電流を連続モードで力率改善を行いながら出力電力を制御するとともに、電力変換に係るスイッチング損失を低減することができる。
【0063】
特に、本実施例1によれば、入力電流誤差と出力電圧誤差の大きい方の誤差に基づいて、半導体スイッチング素子Q1(又はQ2)をオンオフ制御することにより、力率改善制御系よりも出力電圧制御系を優先して制御することにより、出力電圧が安定し、結果的に入力電流波形の歪も抑制することができる。
【実施例2】
【0064】
図10に、本発明の電力変換装置の実施例2の回路構成図を示す。図5と同一部分については同一符号を付しており説明は省略する。図10において、実施例1と異なる点は、スイッチング素子Q3とキャパシタC1の直列回路を、インダクタL2と1次巻線N1の直列回路に並列に接続した点である。動作は実施例1とほぼ同じであるが、インダクタL1の環流電流がキャパシタC2を介して流れる点とインダクタL2の電流がQ3又はD3を介して流れる経路にキャパシタC2が入らない点が異なる。
【0065】
本実施例2の特徴部の構成は、参考例1においても適用することが可能である。
【実施例3】
【0066】
図11に、本発明の電力変換装置の実施例3の回路構成図を示す。図11に示すように、本実施例は、交流電力を交流電力に変換する点が、実施例1と異なる。図5と同一部分については同一符号を付して説明は省略する。
【0067】
本実施例3は、誘導加熱コイルLrに高周波の交流電流を流し、金属性の被加熱物を電磁誘導加熱する電力変換装置の例である。被加熱物は、図示しないが誘導加熱コイルLrと磁気結合される。
【0068】
図示のように、本実施例の出力回路は、第2のキャパシタC2と誘導加熱コイルLrとの直列回路で構成されている。そして、誘導加熱コイルLrに流れる出力電流を電流センサ80と出力電流検出回路81により検出し、比較増幅器77において出力電流指令との誤差を求めて増幅し、この誤差を低減するように、スイッチング素子Q1〜Q3をスイッチング制御するようにしている。
【0069】
したがって、本実施例3によれば、実施例1と同一の効果が得られるほか、誘導加熱コイルLrの供給する出力電流を指令値に制御することができる。図5と同一部分については同一符号を付しており説明は省略する。動作は実施例1の1次側の動作と同じであり説明を省略する。
【産業上の利用可能性】
【0070】
本発明は、家電、民生機器や業務用の交流電源を入力とする絶縁型AC−DCや一般家庭及び業務用として使用される誘導加熱調理器、温水発生、低温・高温の水蒸気発生装置、金属の溶解、複写機トナー定着用の熱転写ローラドラムなど多岐にわたる熱源の電源として適用できる。
【符号の説明】
【0071】
AC…交流電源、L1、L2…インダクタ、Q1〜Q4…スイッチング素子、D1〜D6、D11、D12…ダイオード、C1〜C3…キャパシタ、T1…トランス、N1〜N3…巻線、10…スイッチング回路、Lr…誘導加熱コイル、71…入力電圧検出回路、72…出力電圧検出回路、73、80…電流センサ、74…入力電流検出回路、75…ドライブ回路、76…正負判別回路、77、79…比較増幅器、78…乗算器、81…出力電流検出回路、90…力率改善制御系、91、92…絶対値回路、93…最大値回路、94、96…PWM信号生成回路、95…出力電圧制御系、97…ドライブ信号生成回路
【特許請求の範囲】
【請求項1】
第1のダイオードと第2のダイオードを順極性に直列接続してなる整流アームと、半導体スイッチング素子とダイオードを逆並列に接続してなる第1と第2のスイッチ回路が、前記ダイオードを互いに逆極性にして直列接続されてなる第1のスイッチアームと、半導体スイッチング素子とダイオードを逆並列に接続してなる第3のスイッチ回路に第1のキャパシタが直列接続されてなる第2のスイッチアームと、第2のキャパシタと第2のインダクタの直列回路を有する出力回路とを備え、
前記整流アームと第1のスイッチアームが並列に接続され、
前記整流アームの第1のダイオードと第2のダイオードの接続点と、第1のスイッチアームの第1と第2のスイッチ回路の接続点との間に第1のインダクタを介して交流電源が接続され、
第2のキャパシタと第2のインダクタの直列回路が前記整流アームと第1のスイッチアームに並列に接続され、
第2のスイッチアームは、前記整流アームと第1のスイッチアームに並列に、又は前記出力回路の第2のインダクタに並列に接続されてなる電力変換装置。
【請求項2】
請求項1に記載の電力変換装置において、
さらに、前記各半導体スイッチング素子をオンオフ制御する制御回路を備え、
前記制御回路は、前記出力回路の出力指令値と出力検出値の出力電圧誤差に基づいて第1と第2のスイッチ回路の半導体スイッチング素子をオンオフする出力制御系と、前記出力電圧誤差に前記交流電源の電圧検出値を乗じて生成される入力電流指令値と前記交流電源からの入力電流検出値との入力電流誤差と前記出力電圧誤差の大きい方の誤差に基づいて第1と第2のスイッチ回路の半導体スイッチング素子をオンオフする力率改善制御系とを備え、第1と第2のスイッチ回路の半導体スイッチング素子の少なくとも一方がオフされている期間に第3のスイッチ回路の半導体スイッチング素子をオンすることを特徴とする電力変換装置。
【請求項3】
請求項1又は2に記載の電力変換装置において、
前記出力回路は、第2のキャパシタと少なくともトランスの一次巻線を含む第2のインダクタとの直列回路と、前記トランスの二次巻線に接続された整流回路を含み、該整流回路により整流された直流を出力とすることを特徴とする電力変換装置。
【請求項4】
請求項3に記載の電力変換装置において、
前記トランスは、2つの二次巻線を備え、
前記整流回路は、前記2つの二次巻線の電圧をそれぞれ整流する2つの整流回路と、該2つの整流回路の出力電圧を平滑する第3のキャパシタを備え、該第3のキャパシタの端子電圧を直流出力とすることを特徴とする電力変換装置。
【請求項5】
請求項2に記載の電力変換装置において、
前記制御回路は、前記出力回路の出力電圧を検出する出力電圧検出回路と、該出力電圧検出回路により検出された出力電圧と出力電圧指令値との出力電圧誤差を求める第1の比較手段と、前記出力電圧誤差とPWM搬送波とを比較してPWM信号を生成する第1のPWM信号生成回路と、
前記交流電源の入力電圧を検出する入力電圧検出回路と、入力電流を検出する入力電流検出回路と、前記出力電圧誤差に基づき入力電流指令値を生成する入力電流指令手段と、該入力電流指令値と前記入力電流検出回路により検出された入力電流検出値との入力電流誤差を求める第2の比較手段と、前記入力電流誤差とPWM搬送波とを比較してPWM信号を生成する第2のPWM信号生成回路と、
第1のPWM信号生成回路から出力されるPWM信号に基づいて第2のスイッチ回路の半導体スイッチング素子をオンオフするドライブ信号を生成し、第2のPWM信号生成回路から出力されるPWM信号に基づいて第1のスイッチ回路の半導体スイッチング素子をオンオフするドライブ信号を生成し、第1と第2のスイッチ回路の半導体スイッチング素子の少なくとも一方がオフされている期間に第3のスイッチ回路の半導体スイッチング素子をオンするドライブ信号を生成するドライブ信号生成回路を備えてなることを特徴とする電力変換装置。
【請求項6】
請求項1に記載の電力変換装置において、
前記出力回路は、第2のキャパシタと少なくとも誘導加熱コイルを含む第2のインダクタとの直列回路であり、前記誘導加熱コイルに流れる交流電流を出力とすることを特徴とする電力変換装置。
【請求項7】
請求項6に記載の電力変換装置において、
前記制御回路は、前記出力回路の出力電流を検出する出力電流検出回路と、該出力電流検出回路により検出された出力電流と出力電流指令値との誤差を求める第1の比較手段と、第1の比較手段の出力とPWM搬送波とを比較してPWM信号を生成する第1のPWM信号生成回路と、
前記交流電源の入力電圧を検出する入力電圧検出回路と、入力電流を検出する入力電流検出回路と、前記入力電圧検出回路により検出された入力電圧検出値と第1の比較手段の出力に基づき入力電流指令値を生成する入力電流指令手段と、該入力電流指令値と前記入力電流検出回路により検出された入力電流検出値との誤差を求める第2の比較手段と、前記入力電流誤差と前記出力電圧誤差の大きい方の誤差に基づいてとPWM搬送波とを比較してPWM信号を生成する第2のPWM信号生成回路と、
第1のPWM信号生成回路から出力されるPWM信号に基づいて第2のスイッチ回路の半導体スイッチング素子をオンオフするドライブ信号を生成し、第2のPWM信号生成回路から出力されるPWM信号に基づいて第1のスイッチ回路の半導体スイッチング素子をオンオフするドライブ信号を生成し、第1と第2のスイッチ回路の半導体スイッチング素子の少なくとも一方がオフされている期間に第3のスイッチ回路の半導体スイッチング素子をオンするドライブ信号を生成するドライブ信号生成回路を備えてなることを特徴とする電力変換装置。
【請求項1】
第1のダイオードと第2のダイオードを順極性に直列接続してなる整流アームと、半導体スイッチング素子とダイオードを逆並列に接続してなる第1と第2のスイッチ回路が、前記ダイオードを互いに逆極性にして直列接続されてなる第1のスイッチアームと、半導体スイッチング素子とダイオードを逆並列に接続してなる第3のスイッチ回路に第1のキャパシタが直列接続されてなる第2のスイッチアームと、第2のキャパシタと第2のインダクタの直列回路を有する出力回路とを備え、
前記整流アームと第1のスイッチアームが並列に接続され、
前記整流アームの第1のダイオードと第2のダイオードの接続点と、第1のスイッチアームの第1と第2のスイッチ回路の接続点との間に第1のインダクタを介して交流電源が接続され、
第2のキャパシタと第2のインダクタの直列回路が前記整流アームと第1のスイッチアームに並列に接続され、
第2のスイッチアームは、前記整流アームと第1のスイッチアームに並列に、又は前記出力回路の第2のインダクタに並列に接続されてなる電力変換装置。
【請求項2】
請求項1に記載の電力変換装置において、
さらに、前記各半導体スイッチング素子をオンオフ制御する制御回路を備え、
前記制御回路は、前記出力回路の出力指令値と出力検出値の出力電圧誤差に基づいて第1と第2のスイッチ回路の半導体スイッチング素子をオンオフする出力制御系と、前記出力電圧誤差に前記交流電源の電圧検出値を乗じて生成される入力電流指令値と前記交流電源からの入力電流検出値との入力電流誤差と前記出力電圧誤差の大きい方の誤差に基づいて第1と第2のスイッチ回路の半導体スイッチング素子をオンオフする力率改善制御系とを備え、第1と第2のスイッチ回路の半導体スイッチング素子の少なくとも一方がオフされている期間に第3のスイッチ回路の半導体スイッチング素子をオンすることを特徴とする電力変換装置。
【請求項3】
請求項1又は2に記載の電力変換装置において、
前記出力回路は、第2のキャパシタと少なくともトランスの一次巻線を含む第2のインダクタとの直列回路と、前記トランスの二次巻線に接続された整流回路を含み、該整流回路により整流された直流を出力とすることを特徴とする電力変換装置。
【請求項4】
請求項3に記載の電力変換装置において、
前記トランスは、2つの二次巻線を備え、
前記整流回路は、前記2つの二次巻線の電圧をそれぞれ整流する2つの整流回路と、該2つの整流回路の出力電圧を平滑する第3のキャパシタを備え、該第3のキャパシタの端子電圧を直流出力とすることを特徴とする電力変換装置。
【請求項5】
請求項2に記載の電力変換装置において、
前記制御回路は、前記出力回路の出力電圧を検出する出力電圧検出回路と、該出力電圧検出回路により検出された出力電圧と出力電圧指令値との出力電圧誤差を求める第1の比較手段と、前記出力電圧誤差とPWM搬送波とを比較してPWM信号を生成する第1のPWM信号生成回路と、
前記交流電源の入力電圧を検出する入力電圧検出回路と、入力電流を検出する入力電流検出回路と、前記出力電圧誤差に基づき入力電流指令値を生成する入力電流指令手段と、該入力電流指令値と前記入力電流検出回路により検出された入力電流検出値との入力電流誤差を求める第2の比較手段と、前記入力電流誤差とPWM搬送波とを比較してPWM信号を生成する第2のPWM信号生成回路と、
第1のPWM信号生成回路から出力されるPWM信号に基づいて第2のスイッチ回路の半導体スイッチング素子をオンオフするドライブ信号を生成し、第2のPWM信号生成回路から出力されるPWM信号に基づいて第1のスイッチ回路の半導体スイッチング素子をオンオフするドライブ信号を生成し、第1と第2のスイッチ回路の半導体スイッチング素子の少なくとも一方がオフされている期間に第3のスイッチ回路の半導体スイッチング素子をオンするドライブ信号を生成するドライブ信号生成回路を備えてなることを特徴とする電力変換装置。
【請求項6】
請求項1に記載の電力変換装置において、
前記出力回路は、第2のキャパシタと少なくとも誘導加熱コイルを含む第2のインダクタとの直列回路であり、前記誘導加熱コイルに流れる交流電流を出力とすることを特徴とする電力変換装置。
【請求項7】
請求項6に記載の電力変換装置において、
前記制御回路は、前記出力回路の出力電流を検出する出力電流検出回路と、該出力電流検出回路により検出された出力電流と出力電流指令値との誤差を求める第1の比較手段と、第1の比較手段の出力とPWM搬送波とを比較してPWM信号を生成する第1のPWM信号生成回路と、
前記交流電源の入力電圧を検出する入力電圧検出回路と、入力電流を検出する入力電流検出回路と、前記入力電圧検出回路により検出された入力電圧検出値と第1の比較手段の出力に基づき入力電流指令値を生成する入力電流指令手段と、該入力電流指令値と前記入力電流検出回路により検出された入力電流検出値との誤差を求める第2の比較手段と、前記入力電流誤差と前記出力電圧誤差の大きい方の誤差に基づいてとPWM搬送波とを比較してPWM信号を生成する第2のPWM信号生成回路と、
第1のPWM信号生成回路から出力されるPWM信号に基づいて第2のスイッチ回路の半導体スイッチング素子をオンオフするドライブ信号を生成し、第2のPWM信号生成回路から出力されるPWM信号に基づいて第1のスイッチ回路の半導体スイッチング素子をオンオフするドライブ信号を生成し、第1と第2のスイッチ回路の半導体スイッチング素子の少なくとも一方がオフされている期間に第3のスイッチ回路の半導体スイッチング素子をオンするドライブ信号を生成するドライブ信号生成回路を備えてなることを特徴とする電力変換装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【公開番号】特開2012−100529(P2012−100529A)
【公開日】平成24年5月24日(2012.5.24)
【国際特許分類】
【出願番号】特願2012−1948(P2012−1948)
【出願日】平成24年1月10日(2012.1.10)
【分割の表示】特願2007−129709(P2007−129709)の分割
【原出願日】平成19年5月15日(2007.5.15)
【出願人】(399048917)日立アプライアンス株式会社 (3,043)
【Fターム(参考)】
【公開日】平成24年5月24日(2012.5.24)
【国際特許分類】
【出願日】平成24年1月10日(2012.1.10)
【分割の表示】特願2007−129709(P2007−129709)の分割
【原出願日】平成19年5月15日(2007.5.15)
【出願人】(399048917)日立アプライアンス株式会社 (3,043)
【Fターム(参考)】
[ Back to top ]