電圧変換素子及び該素子を用いた装置
【課題】 回路素子の構成を単純化させることができる電圧変換素子を提供する。
【解決手段】 電圧変換素子１００は、電気−機械エネルギー変換素子としての圧電部材１と、機械−電気エネルギー変換素子としての圧電部材２と、圧電部材１に接続された第１の端子としての電極３と、圧電部材１及び圧電部材２の接合部に接続された電極４と、圧電部材２に接続された第２の端子としての電極５とを備える。電極１に電力を供給すると圧電部材１に歪みを生じ、この歪みを受けた圧電部材２が電極１に供給された電圧とは異なる電圧を発生する。
【解決手段】 電圧変換素子１００は、電気−機械エネルギー変換素子としての圧電部材１と、機械−電気エネルギー変換素子としての圧電部材２と、圧電部材１に接続された第１の端子としての電極３と、圧電部材１及び圧電部材２の接合部に接続された電極４と、圧電部材２に接続された第２の端子としての電極５とを備える。電極１に電力を供給すると圧電部材１に歪みを生じ、この歪みを受けた圧電部材２が電極１に供給された電圧とは異なる電圧を発生する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧変換素子及び該素子を用いた装置に関する。
【背景技術】
【０００２】
歪みを与えると電圧を発生する圧電効果を利用した圧電部材を備えるデバイスには、発振子、アクチュエータ、スピーカ、センサなどの回路素子があり、これらは集積回路（ＩＣ）に用いられている。
【０００３】
発振子には、水晶振動子やセラミック振動子があり、能動素子と組み合わせた圧電部材を用いた発振子は、集積回路における動作クロックの発振回路として多く用いられている（例えば、特許文献１参照）。
【０００４】
スピーカは、電圧を加えると圧電部材が歪むことを利用して振動を直接的に音に変換する素子であり、ブザーや小型のスピーカなどに用いられている（例えば、特許文献２参照）。
【０００５】
アクチュエータには、圧電部材を加振源として弾性体を共振させることによって発生させた大きな振動の振動エネルギーを利用したものや（例えば、特許文献３参照）、圧電部材を積層して低電圧で大きな歪みを得ることができる非共振型のものが実用化されている（例えば、特許文献４参照）。
【０００６】
また、ＩＣなどで用いられる微細な回路素子には、小さな電流で大きな出力電流を制御するトランジスタや、電圧で出力電流を制御するＦＥＴ（Field Effect Transistor）があり、これらは反転増幅素子として用いられている。
【０００７】
また、圧電部材に物理的に与えられた歪みを圧電効果に応じた電圧出力として取り出すことにより、各種物理量を測定するためのセンサとしても用いられている（例えば、特許文献５参照）。
【０００８】
ところで、最近、圧電部材の分野では、点欠陥のナノ秩序の対称性という性質を用いて、可逆的な巨大電歪を生み出すことが研究されている（例えば、非特許文献１参照）。
【０００９】
電気分極方向が異なるドメイン（領域）を有する圧電材料に電場を加えると、分極方向が電圧方向に沿うようにドメイン変換が生じ、低い対称性を持つ強誘電相の長軸方向と短軸方向が交換されることになる。このとき得られる歪みの大きさは長軸と短軸の差であり、通常の圧電効果よりも数十倍以上大きいものとなる。
【００１０】
ある点欠陥の周り（ナノメートル範囲）におけるほかの点欠陥の占有率は、平衡時、結晶の対称性に一致し、常誘電相での点欠陥対称性は高く、強誘電相での点欠陥対称性は結晶の対称性と同様に低くなる。また、強誘電相の点欠陥による点欠陥の分極も自発分極と一致する。
【００１１】
これを利用し、常誘電相状態の圧電材料を冷却して強誘電状態とすると、圧電材料は点欠陥の対称性を常誘電相の対称性を引き継ぐため不安定な状態となる。時効にともなって点欠陥の拡散によって各ドメインの点欠陥の対称性がドメインの結晶対称性に一致して安定する。この状態の圧電材料に電場を加えると、上述したドメイン変換が発生し、電場を除去すると元のドメイン状態に戻る。
【００１２】
このような構成からなる点欠陥電歪材料によれば、例えばチタン酸ジルコニウム酸鉛材料の圧電素子の電歪効果と比べ、低電圧で４０倍という大きな電歪効果を得る高性能圧電材料を得ることができる。
【特許文献１】特開平０８−１３０４３７号公報
【特許文献２】特開平１０−２７７４８４号公報
【特許文献３】特開平１１−２１５８６１号公報
【特許文献４】特開２００４−０４８９８４号公報
【特許文献５】特開２００２−１０７３７４号公報
【非特許文献１】Xiaobing Ren、“Large electric-field-induced strain in ferroelectric crystals by point-defect-mediated reversible domain switching”、Nature Materials、Nature Publishing Group、２００４年２月１日、第３巻、ｐ．９１−９４、及び、［online］、平成１６年１月１１日、インターネット＜ＵＲＬ：www.nature.com/naturematerials＞
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかしながら、上記の圧電部材を備えた発振子は、これを発振させるための能動素子が必要であるので、集積回路の構成が複雑化する。
【００１４】
また、スピーカやアクチュエータなどを振動させるためには、圧電部材に供給する交流電圧を発生させる交流電圧発生素子を用いるか、又は自励発振回路を構成する必要があり、集積回路の構成が複雑化する。
【００１５】
上記反転増幅素子は、電流を出力するので、これを電圧に変換するためには抵抗が必要であるだけでなく、非反転増幅回路を構成するためには、２段直列に接続する必要があり、集積回路の構成が複雑化する。
【００１６】
また、上記センサは、発生した歪みを圧電効果に応じた電圧出力として取り出すことが可能であるが、歪みがなくなると電圧が０に戻るので、単発の現象、例えば小さな歪みの発生を検出するのが困難である。したがって、このような単発の現象を検出するためには、全ての出力信号を常にモニタするか、又は常に記録する必要があるので、ユーザビリティが低い。
【００１７】
本発明の目的は、回路素子の構成を単純化させることができる電圧変換素子及び該素子を用いた装置を提供することにある。
【課題を解決するための手段】
【００１８】
上記目的を達成するために、本発明は、第１の端子に接続された電気−機械エネルギー変換素子と、第１の端子とは異なる第２の端子に接続された機械−電気エネルギー変換素子を備え、機械−電気エネルギー変換素子は電気−機械エネルギー変換素子によって生じた歪みを受けて歪みを発生し、機械−電気エネルギー変換素子が歪むことによって前記第２の端子に発生した電圧が電気−機械エネルギー変換素子が前記機械−電気エネルギー変換素子と同じ量だけ歪みを発生するために前記第１の端子に入力される電圧とは異なることを特徴とする電圧変換素子を提供するものである。
【００１９】
また、上記の電圧変換素子を用いた装置を提供するものである。
【発明の効果】
【００２０】
本発明の電圧変換素子によれば、第１の区画が、その電圧値が所定の値以上になると急峻に増大する歪み特性を有すると共に電圧値が０であるときに実質的に歪み特性を有しないので、ディジタル的な電圧変換が可能で、１つの電圧変換素子で電圧から電圧に直接変換する各種論理デバイスを構成することができ、回路構成を単純化させることができる。また、電圧値に応じて歪み特性を制御可能に構成することにより、ユーザビリティが高いセンサに有用な電圧変換素子を用いた装置を提供することができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の実施の形態を図面を参照しながら詳細に説明する。
【００２２】
図１は、本発明の第１の実施の形態に係る電圧変換素子の構成を概略的に示す図である。
【００２３】
図１において、本実施の形態に係る電圧変換素子１００は、第１の区画を構成する反強誘電性の圧電部材１と、第２の区画を構成する強誘電性の圧電部材２と、反強誘電性の圧電部材１に接続された第１の端子としての電極３と、反強誘電性の圧電部材１及び強誘電性の圧電部材２の接合部に接続された電極４と、強誘電性の圧電部材２に接続された第２の端子としての電極５とを備える。
【００２４】
圧電部材１と圧電部材２は、板状体又は膜状体から成り、互いに層状に重なるように配置されており、圧電効果を利用した圧電体を構成する。反強誘電性の圧電部材１は、印加電圧の極性に関係なく電圧を印加した方向に伸びる特性を有する。
【００２５】
図２は、上記非特許文献１の高性能圧電材料の特性を参照して模式的に表した、圧電材料の電界強度に対する歪みの量（歪量）を表す図で、電界強度０での歪み量を０として歪み量の変化を表している。実線は点欠陥のナノ秩序の対称性という性質を用いて、可逆的な巨大電歪を発生する圧電材料の特性を示しており、点線はピエゾ等の強誘電性の圧電材料の特性を示している。
【００２６】
図２の実線で示した特性は、非常に大きな歪みであることを示しているが、一定以上の電界強度で急激に歪みが増大する傾向や電界強度を０にすると歪みが元の状態に戻ること、また大きなヒステリシスを持つ等の特徴を有し、特性的には反強誘電性の圧電材料の特性と類似している。
【００２７】
以下の説明では、このような特性を持つ電気−機械エネルギー変換手段として反強誘電性の圧電部材を例にとって説明を行うが、図２に実線で示すような特性の電気―機械エネルギー変換手段であれば反強誘電性の圧電部材に限られるものではない。同様に機械−電気エネルギー変換素子手段として強誘電性の圧電部材を例にとって説明を行うが、図２に点線で示すような特性の機械−電気エネルギー変換素子であれば強誘電性の圧電部材に限られるものではない。
【００２８】
図２の実線に示すヒステリシス特性を備えた反強誘電性の圧電部材１は、電界強度が所定の値、例えば２０ｋＶ／ｍｍ以上に大きくなると急峻に歪みが増大する歪み特性を有すると共に、電界強度が０になると、実際には歪みが多少残る場合もあるが、実質的に０になる（言い換えれば、電界強度０で毎回ほぼ同じ歪み量になる）。また、反強誘電性の圧電部材１は、図２に示すように、大きなヒステリシス特性を有する。強誘電性の圧電部材２は、電界強度に対して歪み量が比例する特性を有していると共に、歪みに対して比例した電荷を発生する性質を備えている。
【００２９】
図１の電圧変換素子１００によれば、反強誘電性の圧電部材１に飽和電圧を印加することによって大きな歪みを発生させ、これにともなって、反強誘電性の圧電部材１に隣接する圧電部材２に大きな歪みを発生させて、圧電部材２は、圧電効果によって歪みに応じた電圧を電極５に出力するので、単純な回路構成でそれぞれの圧電部材の厚みや積層枚数、電極面積等に応じた増幅率で印加された電圧を増幅して高電圧を取り出すことができる。また、電流を電圧に変換することなく、電圧から電圧に直接的に変換することができる。
【００３０】
図３は、本発明の第２の実施の形態に係る電圧変換素子としての増幅素子の構成を示す回路図であり、図４は、図３の増幅素子の各部の信号波形を示す図である。
【００３１】
本実施の形態に係る電圧変換素子としての増幅素子は、図１の電圧変換素子１００と同様の構成を有するので、同一の構成及び要素には同一の符号を付しそれらの説明を省略する。
【００３２】
図３において、反強誘電性の圧電部材１は、入力電圧Ｖinの極性が正負どちらの極性でもほぼ同じ歪みを発生する。反強誘電性の圧電部材２としては、小さな電界強度で大きな歪みを発生するものを利用するのが好ましい。電極３には、電極３に略三角波（図４）の入力信号Ｖinが入力される。電極４にはアースが接続されており、基準電圧０Ｖを規定する。電極５からは、増幅された略矩形の波形（図４）の出力電圧Ｖoutが出力される。
【００３３】
出力電圧Ｖoutの波形は、反強誘電性の圧電部材１の図２に実線で示す歪みのヒステリシスに影響されており、具体的には、入力電圧Ｖinが所定の値になるまでは圧電部材１の歪みが少なく、所定の値以上になると急峻に圧電部材１が歪み、さらに入力電圧が０近傍になると圧電部材１の歪みが急峻に開放されるというヒステリシスに影響されている。
【００３４】
また、反強誘電性の圧電部材２として小さな電界強度で大きな歪みを発生するものを利用することにより、大きな増幅率を持つ増幅素子３００を構成することができると共に、増幅素子３００は、上述したようなヒステリシスを有するので、ノイズの発生を抑制することができる。
【００３５】
なお、反強誘電性の圧電部材１は、入力電圧Ｖinの極性が正負どちらの極性でもほぼ同じ歪みを発生するので、増幅素子３００において交流信号を増幅するためにはオフセット電圧を与える必要がある。
【００３６】
なお、本実施の形態において、圧電部材２の分極方向を切り替えてもよい。これにより、逆極性の増幅素子を簡単に構成することができる。
【００３７】
また、圧電部材１のヒステリシス領域を用いないようにすることにより、増幅素子３００をアナログ的な増幅器として利用してもよい。
【００３８】
さらには、本実施の形態では、電極３に入力電圧Ｖinを印加すると共に電極４を基準電圧としたが、電極４に入力電圧Ｖinを印加すると共に電極３を基準電圧としてもよい。この場合、電極５への出力電圧には入力電圧Ｖinが重畳される。
【００３９】
図５は、図３の増幅素子３００の変形例の構成を概略的に示す回路図である。
【００４０】
図３の増幅素子３００の変形例としての増幅素子は、図３の増幅素子３００の入出力間を絶縁したものであるので、増幅素子３００と同一の構成及び要素には同一の符号を付しそれらの説明を省略する。
【００４１】
図５において、増幅素子５００は、圧電部材１と圧電部材２の間を電気的に絶縁する絶縁部材７と、絶縁部材７と圧電部材２の間の接合部に接続された電極６とを備える。電極４は、絶縁部材７と圧電部材２の間の接合部に接続されていると共にアースに接続され、基準電位０Ｖを規定する。電極６には、基準電位０Ｖを規定する他のアース（不図示）に接続される。
【００４２】
増幅素子５００は、絶縁部材７により圧電部材１と圧電部材２の間が電気的に絶縁されているので、圧電部材１と圧電部材２とで異なる基準電圧を設けて信号を伝達することができる。これにより、例えば、電極４を不図示のアースに接続し、電極６を不図示の所定の直流電圧源に接続して異なる基準電圧間で信号を伝達する絶縁型のバッファ素子や反転素子として利用することができる。このような素子は、例えばＮチャンネルのＭＯＳＦＥＴをブリッジ回路のハイサイド（電源側）に用いる場合に用いられる公知のハイサイドＮチャンネルＭＯＳＦＥＴドライバ（ハイサイドドライバ）として用いることができる。通常このようなハイサイドドライバはチャージポンプ回路等複雑な回路が必要であるが、本デバイスを用いれば１つの素子で実現できる。
【００４３】
図６は、本発明の第３の実施の形態に係る電圧変換素子を用いた装置としての発振素子の構成を概略的に示す回路図である。
【００４４】
本実施の形態に係る電圧変換素子を用いた発振素子において、電圧変換素子１００と同一の構成及び要素には同一の符号を付しそれらの説明を省略する。
【００４５】
図６において、発振素子６００は、非反転の増幅素子においてその出力電圧が正帰還するように構成されたものであり、図２の実線に示すヒステリシス特性を備えた反強誘電性の圧電部材８と、強誘電性の圧電部材９と、圧電部材８と圧電部材９の間に設けられた接合部に接続された電極１０と、圧電部材９に接続された電極１１と、電極１０、電極４、及び出力端子に接続すると共にアースに接続する抵抗１２と、圧電部材１と圧電部材８の間に設けられた接合部に接続された電極３と、電極３に接続されたアースとの間に配置された抵抗１３とを備える。電極３は、不図示の直流電源に接続されている。また、電極１１は、基準電位を規定するアースに接続されている。圧電部材８の電界強度に対する歪み特性は図２の実線で示されたものと同様であり、圧電部材９の電界強度に対する歪み特性は、図２の点線で示されたものと同様である。
【００４６】
図６において、直流電源から発振素子６００に印加された電源電圧Ｖccは、電極３を介して電圧Ｖ３として入力され、出力電圧Ｖoutとして取り出される。なお、圧電部材２及び圧電部材９は、電源電圧Ｖccと同極性の電圧を発生するように構成されている。
【００４７】
図６の発振素子６００によれば、直流電圧を印加するだけで発振させることができる。
【００４８】
図７は、図６の発振素子６００における各電極の電圧波形を示す図である。
【００４９】
図７に示すように、発振素子６００に電源からの電源電圧Ｖccが印加されていない状態では、電極３の電位Ｖ３及び電極４，１０の電位Ｖoutは、基準電圧０Ｖである。電極４及び電極１０は抵抗１２を介してアースに接続されており、且つ電極３は抵抗１３を介してアースに接続されているので、圧電部材１，２，８，９には歪みが生じていないからである。
【００５０】
電極３へ直流電源からの電源電圧Ｖccが発振素子６００に印加されると、圧電部材１と圧電部材８に歪みが発生する。この電源電圧Ｖccが圧電部材１及び圧電部材８の飽和電圧以上であるときは、圧電部材１と圧電部材８に大きな歪みが発生し、図２に示したように圧電部材２及び圧電部材９にも大きな歪みが発生し、その結果、圧電部材２及び圧電部材９の歪みの大きさに応じて電極４及び電極１０に電圧が発生する。
【００５１】
ここで、圧電部材２及び圧電部材９が電源電圧Ｖccと同極性の電圧を発生するように構成されているので、それらの歪みが大きくなるにしたがって圧電部材１及び圧電部材８への印加電圧は小さくなる。この圧電部材１及び圧電部材８への印加電圧が０に近づくと、圧電部材１及び圧電部材８の歪み量が急に０になり、これにともなって、圧電部材２と圧電部材９の歪み量も０になると共に、電極４と電極１０に出力されていた電圧も実質的に０になって電源電圧Ｖccを印加した瞬間の電圧に戻る。
【００５２】
したがって、発振素子６００には、電源電圧Ｖccが印加されている間は、電極４及び電極１０における電圧の発生及び戻りを繰り返す発振現象が発生することになり、もって、発振素子６００は、電極４及び電極１０からの出力信号Ｖoutは高周波で振動する波形を有する。
【００５３】
このように、図６の発振素子６００によれば、電源電圧Ｖccを印加するだけで高周波を発振することができる。
【００５４】
また、図６に示すように、圧電部材１，２と圧電部材８，９が圧電部材１，８間の接合部を中心にして対称的に配置されているので、圧電部材１，２と圧電部材８，９に対称的な振動を発生させることができ、その結果、電極３の近傍で発生する振動を抑制することができる。これにより、例えば、圧電部材１，２と圧電部材８，９の振動を妨害することなく、不図示の支持部材を用いて電極３の近傍の位置で圧電部材１，２，８，９を支持することができる。
【００５５】
なお、本実施の形態において、抵抗１２は、その抵抗値が変更可能な可変抵抗から構成されていてもよく、これにより、この発振現象の発振周波数を容易に変化させることができる。このような可変抵抗として、例えばＦＥＴ、又はアナログスイッチと抵抗を組み合わせたものを用いることにより、その抵抗値をアクティブに変更可能にすることができ、もって発振周波数を外部信号で切り替えることが可能となる。
【００５６】
また、上記支持部材は、電源供給用の端子（不図示）であってもよい。これにより、発振素子６００の構成をより単純化させることができる。
【００５７】
また、本実施の形態では、反強誘電性の圧電部材１，８を強誘電性の圧電部材２，９内側に配置するように構成したが、これに代えて、反強誘電性の圧電部材１，８の内側に強誘電性の圧電部材２，９を配置するように構成してもよい。これにより、強誘電性の圧電部材２，９を両側、即ち圧電部材１，８の側から歪ませて、大きな歪みを発生させることができる。
【００５８】
図８（ａ）は、図６の発振素子６００の第１の変形例の構成を示す回路図である。
【００５９】
なお、図６の発振素子６００の変形例としての増幅素子は、図１の電圧変換素子１００と同様の構成を有するので、電圧変換素子１００と同一の構成及び要素には同一の符号を付しそれらの説明を省略する。
【００６０】
図８（ａ）において、発振素子８００は、電極３と基準電圧０Ｖを規定するアースの間に配置された抵抗１２と、電極３と電極５の間に配置された抵抗１３とを備える。また、電極４は不図示の直流電源からの電源電圧Ｖccに接続されている。
【００６１】
図８（ａ）において、圧電部材２からの出力電圧は、電極５を介して出力信号Ｖoutが出力されると共に、抵抗１３を介して電極３に正帰還されている。電極５に出力される電圧を分圧した値が電源電圧Ｖccの値とほぼ同一となるようにすべく、抵抗１２と抵抗１３による分圧比の逆数αが、例えば１．５となるように制御されている。
【００６２】
図９は、図８（ａ）の発振素子８００における各電極の電圧波形を示す図である。
【００６３】
図９に示すように、直流の電源電圧Ｖccが０Ｖであるときは、圧電部材１及び圧電部材２はそれらの歪みの大部分が開放されており、歪み量は実質的に０である。
【００６４】
電極４に印加される電源電圧Ｖccが圧電部材１の飽和電圧以上になると、圧電部材１は大きく歪み、これにともなって、圧電部材２も大きく歪んで、電極５に極性が正の大きな電圧が発生する。
【００６５】
ここで、電極５で発生する電圧を分圧した値が電源電圧Ｖccの値とほぼ同一となるように抵抗１２と抵抗１３による分圧比の逆数αが制御されているので、圧電部材２に大きな歪みが生じると、圧電部材１に印加される電圧が０Ｖとなって圧電部材１の歪みが開放され、これにともなって、圧電部材２の歪みも開放されて歪みが実質的に０となり、電源電圧Ｖccを印加した瞬間の状態に戻る。
【００６６】
したがって、発振素子８００は、電源電圧Ｖccが印加されている間は、電極５における電圧の発生及び戻りを繰り返す発振現象が発生することになり、もって、電極５からの出力信号Ｖoutは高周波で振動する波形を有する。なお、発振信号としては、電極５の出力信号Ｖoutに限られることはなく、電極３の出力信号Ｖ３を利用してもよい。
【００６７】
なお、本変形例において、分圧比を変えないように抵抗１２と抵抗１３の抵抗値を同じ比率で変更してもよく、これにより、上記発振現象の周波数を容易に変更することができる。また、発振現象の周波数の変更は、電極３と電極４の間にコンデンサ（不図示）を挿入することによって行ってもよい。
【００６８】
図８（ｂ）は、図６の発振素子６００の第２の変形例の構成を示す回路図である。
【００６９】
図６の発振素子６００の第２の変形例としての発振素子は、図８（ａ）の発振素子８００と同様の構成を有するので、発振素子８００と同一の構成及び要素には同一の符号を付しそれらの説明を省略する。
【００７０】
図８（ｂ）において、発振素子９００は、電極５及び出力端子の間に設けられた、図３の増幅素子３００と同様の電圧変換素子９００ｂを備える。この電圧変換素子９００ｂは、強誘電性の圧電部材２の出力電圧が印加される図２の実線に示すヒステリシス特性を備えた反強誘電性の圧電部材８と、強誘電性の圧電部材９とを備え、圧電部材１，２から構成される第１の電圧変換素子９００ａに直列に接続されている。圧電部材９からの出力電圧Ｖoutは、反強誘電性の圧電部材１に正帰還される。
【００７１】
図８（ｂ）の発振素子９００によれば、第２の電圧変換素子９００ｂを備えるので、例えば発振周波数が低い発振器を容易に構成することができる。なお、第１の電圧変換素子９００ａに直列に接続されるのは、第２の電圧変換素子９００ｂだけでなく、１つ以上の他の電圧変換素子であってもよい。
【００７２】
図１０は、本発明の第４の実施の形態に係る電圧変換素子を用いた装置としての構成を概略的に示す回路図である。
【００７３】
図１０において、本実施の形態に係る電圧変換素子を用いた記録装置１０００は、リフレッシュ信号（ＲＦ信号）及びＤin信号が入力されるセレクタ２１と、セレクタ２１に接続されたＡＮＤ回路１６と、ＡＮＤ回路１６に接続された第１の電圧変換素子１０００ａと、第２の電圧変換素子１０００ｂと、第１の電圧変換素子及び第２の電圧変換素子に１０００ｂに接続された第３の電圧変換素子１０００ｃと、ＲＦ信号及びＥｎ信号が入力されるＯＲ回路２２と、セレクタ２１に反転回路１８を介して接続されたＡＮＤ回路１７とを備える。第２の電圧変換素子１０００ｂは電極４を介してＶ４信号をセレクタ２１に入力する。また、第３の電圧変換素子１０００ｃは、電極１４ａを介して出力信号Ｖoutを出力する。
【００７４】
第２の電圧変換素子１０００ｂは、電極３と電極５がグランド電圧を規定するアースに接続されており、圧電部材１，２間の接合部材に接続された電極４に入力される信号を記憶する記憶素子として構成されている。圧電部材２の出力電圧は、電源電圧の極性と同じになるように構成されている。
【００７５】
また、第１の電圧変換素子１０００ａと第２の電圧変換素子１０００ｂの電極４の間にはトランジスタ２３が配置され、第２の電圧変換素子１０００ｂの電極４と第３の電圧変換素子１０００ｃの間にはトランジスタ２４が配置され、アースと第２の電圧変換素子１０００ｂの電極４の間にはグランド電圧で電極４の電圧をクランプするトランジスタ２０が配置されている。
【００７６】
圧電部材１，８，１４は図２の実線に示すヒステリシス特性を備えた反強誘電性材料から成り、圧電部材２，９，１５は強誘電性材料から成る。
【００７７】
図１１は、図１０の記録装置１０００における各電極の電圧波形を示す図である。
【００７８】
図１１において、まず、Ｅｎ信号がハイ（Ｈｉ）でＲＦ信号がロー（Ｌｏ）になるとセレクタ２１がＤin信号を選択して出力する。Ｄin信号がＨｉの場合、ＡＮＤ回路１６の出力電圧がＨｉになり、第１の電圧変換素子１０００ａでは、強誘電性の圧電部材９がダイオード２３を介して電源電圧Ｖccより大きさが大きく極性が正の電圧を電極４に出力すると共に、ダイオード２４を介して第３の電圧変換素子１０００ｃの強誘電性の圧電部材１５に出力する。圧電部材１５にも電荷が流入するので圧電部材１５の出力電圧も電源電圧Ｖccとほぼ等しくなる。一方、Ｄin信号がＬｏの場合、ＡＮＤ回路１７の出力電圧がＨｉになり、第３の電圧変換素子１０００ｃでは、強誘電性の圧電部材１５が電源電圧Ｖccより大きさが大きく極性が負の電圧を電極４に向かって出力する。これにより、電極４の電圧は、ダイオード２０によってグランド電圧でクランプされほぼ０Ｖとなる。
【００７９】
図１１における時刻Ｔ１，Ｔ２では、第２の電圧変換素子１０００ｂによるＤin信号の記憶動作が行われる。
【００８０】
具体的には、時刻Ｔ１ではＤin信号がＨｉであるので、第２の電圧変換素子１０００ｂでは、反強誘電性の圧電部材１に電源電圧Ｖccよりも大きな電圧が印加される。すると、圧電部材１は大きく歪み、これにともなって、圧電部材２も大きく歪む。圧電部材２の出力電圧は、電源電圧Ｖccの極性と同じになるように構成されているので、電極４には電源電圧Ｖccより大きな電圧が第２の電圧変換素子１０００ｂから入力される。
【００８１】
このとき、第３の電圧変換素子１０００ｃをオフ（ＯＦＦ）にすると、第３の電圧変換素子１０００ｃからの出力電圧が０Ｖとなりダイオード２３がオフになる。したがって、電極４には、第２の電圧変換素子１０００ｂから印加された電源電圧Ｖccより大きな電圧が残留することになる。さらに、この残留した電圧は、電源電圧Ｖccがグランド電圧になっても放電されることがない。これにより、第２の電圧変換素子１０００ｂは、この残留した電圧に対応する信号を記憶する不揮発性の記憶素子を構成することができる。例えば、このような記憶素子をセンサとして用いた場合には、全ての出力信号を常にモニタしたりすることなく、単発の現象、例えば小さな歪みの発生を容易に検出することができる。
【００８２】
次に、時刻Ｔ２では、Ｄin信号がＬｏであるので電極４の電圧が最終的に０Ｖとなる。これにより、圧電部材１の歪みが開放されて、圧電部材２の歪みも開放されることによって、第２の電圧変換素子１０００ｂの出力電圧が０Ｖとなる。
【００８３】
時刻Ｔ３から時刻Ｔ４までの時間においては、セレクタ２１は、入力されたＲＦ信号に応じてＤin信号及びＶ４信号のいずれか一方の信号に切り替えて、切り替えた信号をＡＮＤ回路１６及び反転回路１８の双方に出力している。セレクタ２１はＲＦ信号がＬｏのときにＤin信号を出力し、ＲＦ信号がＨｉのときにＶ４信号を出力するように構成されており、第２の電圧変換素子１０００ｂは、ＲＦ信号又はＥｎ信号がＨｉのときにセレクタ２１の出力信号を記憶する記憶動作を行う。すなわち、第２の電圧変換素子１０００ｂは、時刻Ｔ３，Ｔ４では、Ｅｎ信号がＬｏであるため、ＲＦ信号がＨｉになるタイミングでＶ４信号を記憶しなおす動作を行うことになる。
【００８４】
図１０の記録装置１０００によれば、圧電部材２に発生した歪みに応じた電圧を記憶すると共に、長い時間が経過することにより記憶した電圧が完全に放電する前に記憶された内容を再度記憶することができる。
【００８５】
図１２（ａ）〜図１２（ｆ）は、本発明の第５の実施の形態に係る電圧変換素子を用いた装置としての論理素子の構成を概略的に示す回路図である。
【００８６】
図１２（ａ）に示す論理素子１２００ａは、反転素子として構成されている。
【００８７】
論理素子１２００ａは、図５の増幅素子５００と同様の構成を有するので、増幅素子５００と同一の構成及び要素には同一の符号を付し、それらの説明を省略する。なお、電極６には電源電圧Ｖccが印加され、電極４にはアースが接続されている。また、電極５には負の極性の電圧が出力されるように構成されている。
【００８８】
また、論理素子１２００ａは、電極５と出力端子Ｖoutの間において、電極５の出力電圧からの出力電圧Ｖoutが電源電圧とグランド電圧の間で制限されるようにクリッピングするダイオード１９，２０（クリッピング回路）を備える。
【００８９】
以下、論理素子１２００ａの反転動作について説明する。
【００９０】
圧電部材１の電極３に飽和電圧を印加した場合には、圧電部材１が大きく歪み、圧電部材２が大きく歪む。ここで、電極５には負の極性の電圧が出力されるので、圧電部材２の歪みが０のときには電極５に電源電圧Ｖccと等しい電圧が出力され、圧電部材２の歪みが大きいときには電極５にほぼ０Ｖの出力がされる。
【００９１】
したがって、電極３に０Ｖの電圧を印加した場合には、圧電部材１の歪みが開放され、圧電部材２の歪みも開放されて、電極６と電極５の間の電位差が０Ｖとなり、電極５に電源電圧Ｖccと等しい電圧が出力される。
【００９２】
なお、本実施の形態では反転素子を構成したが、圧電部材２の出力電圧Ｖoutの極性を逆にすると共に電極６にグランド電圧を規定するアースを接続することにより、バッファ素子を構成できる。
【００９３】
図１２（ｂ）に示す論理素子１２００ｂは、ＸＯＲ回路として構成されている。
【００９４】
論理素子１２００ｂは、図２の実線に示すヒステリシス特性を備えた反強誘電性の圧電部材１と、強誘電性の圧電部材２と、入力信号が入力される電極３及び電極４と、出力信号Ｖoutを出力する電極５と、グランド電圧を規定するアースに接続されている電極６とを備える。
【００９５】
以下、論理素子１２００ｂの作動を説明する。
【００９６】
電極３及び電極４に入力される２つの入力信号が示す論理が同じ場合には、圧電部材１が歪まないので圧電部材２も歪まずに、もって、電極５の出力信号Ｖoutは０Ｖとなる。
【００９７】
一方、電極３及び電極４のいずれか一方の入力端における電圧が電源電圧と等しくなった場合には、圧電部材１に飽和電圧が印加され大きな歪みが発生する。ここで、反強誘電性の圧電部材１は電圧を印加した方向に伸びる特性を有するので、その結果、圧電部材２は圧電部材１と同じ方向に伸びる。ここで、圧電部材２が伸びたときに電極５の出力電圧が正極性の電圧となるように構成しておくことにより、電極５には正極性の電圧が出力される。通常は、電極５の出力電圧は電源電圧とほぼ等しくなるように圧電部材２の材質、寸法などが設計される。
【００９８】
図１２（ｃ）に示す論理素子１２００ｃは、３入力のＯＲ回路として構成されている。
【００９９】
論理素子１２００ｃは、図２の実線に示すヒステリシス特性を備えた反強誘電性の圧電部材１，２５，２６と、強誘電性の圧電部材２と、圧電部材１の電極３と、圧電部材２５の電極２７と、圧電部材２６の電極２８とを備える。
【０１００】
電極３、電極２７、及び電極２８のうち少なくとも１つの電極に電源電圧を印加すると、該電極に接続された圧電部材の飽和電圧を越えるので大きな歪みが発生し、これにともなって、圧電部材２にも大きな歪みが発生する。ここで、３つの反強誘電性の圧電部材１，２５，２６のうち少なくとも１つの圧電部材に飽和電圧による大きな歪みが発生したときに、圧電部材２が電源電圧以上の大きさの電圧を発生するように構成することにより、電極５の出力電圧Ｖoutが電源電圧よりも大きくなる。
【０１０１】
図１２（ｄ）に示す論理素子１２００ｄは、３入力のＡＮＤ回路として構成されている。
【０１０２】
論理素子１２００ｄは、図１２（ｃ）の論理素子１２００ｃと同様の構成を有し、同一の構成及び要素には同一の符号を付し、それらの説明を省略する。
【０１０３】
論理素子１２００ｄは、電極４に電源電圧Ｖccが印加されるように構成されている。ここで、電極３、電極２７、及び電極２８のうち少なくとも１つの電極の電圧を０Ｖにすると、図２の実線に示すヒステリシス特性を備えた３つの反強誘電性の圧電部材１，２５，２６のうち少なくとも１つの圧電部材には、飽和電圧が印加されて大きな歪みが発生する。ここで、少なくとも１つの反強誘電性の圧電部材に飽和電圧による大きな歪みが発生したときに、圧電部材２が電源電圧Ｖccの極性と逆極性で電源電圧Ｖcc以上の大きさの電圧を発生するように構成することにより、電極５の出力電圧が０Ｖ以下となる。
【０１０４】
図１２（ｅ）に示す論理素子１２００ｅは、一方の入力が負論理になっているＮＯＲ回路として構成されている。
【０１０５】
論理素子１２００ｅは、図２の実線に示すヒステリシス特性を備えた反強誘電性の圧電部材１，２５と、強誘電性の圧電部材２と、圧電部材１，２５と圧電部材２の間に設けられ電極４と電極６の間を電気的に絶縁する絶縁部材７と、圧電部材１の電極３と、圧電部材１と絶縁部材７の間に設けられた接合部に接続された電極４と、圧電部材２５の電極２７と、圧電部材２の電極５と、圧電部材１，２５と圧電部材２の間に設けられた接合部に接続された電極６とを備える。
【０１０６】
圧電部材１の電極３は正論理の入力端Ａに接続されており、圧電部材２５の電極２７は負論理の入力端Ｂに接続されている。また、電極４はグランド電圧を規定するアースに接続されており、電極６には電源電圧Ｖccが印加される。
【０１０７】
正論理の入力端Ａを介して所定の飽和電圧以上の電圧が電極３に印加されると、圧電部材１に大きな歪みを発生する。電極２７にグランド電圧を印加すると、圧電部材２５に大きな歪みが発生する。圧電部材２は、圧電部材１及び圧電部材２５の少なくとも一方の歪みに応じて歪むと出力電圧Ｖoutが０Ｖ以下となる。一方、圧電部材２は、圧電部材１及び圧電部材２５の双方が歪まない場合は、電極６を介して印加された電源電圧Ｖccを出力する。
【０１０８】
図１２（ｆ）に示す論理素子１２００ｆは、シュミットトリガ入力の反転素子として構成されている。
【０１０９】
論理素子１２００ｆは、図２の実線に示すヒステリシス特性を備えた圧電部材１と強誘電性の圧電部材２から成る反転素子と、図２の実線に示すヒステリシス特性を備えた圧電部材８と強誘電性の圧電部材９から成るバッファ素子とを備える。バッファ素子は、圧電部材８が大きく歪んだときに圧電部材９の出力電圧が電源電圧Ｖccよりも大きくなるように、その増幅率が大きくなるように構成されていると共に、バッファ素子には、圧電部材９の出力電圧が電源電圧Ｖccとグランド電圧の間でクランプされるようにダイオード１９，２０が設けられている。
【０１１０】
論理素子１２００ｆによれば、バッファ素子で入力電圧を増幅することができるので、電極３からの圧電部材１への入力電圧が圧電部材１の飽和電圧より低い電圧であっても飽和電圧にまで増幅することができる。すなわち、バッファ素子の増幅率を大きくすることにより、圧電部材１に大きな歪みを発生させるために必要な入力電圧を低くすることができる。
【０１１１】
また、ダイオード１９を介して圧電部材９の出力電圧をクランプするので、バッファ素子の増幅率の大きさを変えることにより、ヒステリシス量を変化させることが可能な反転素子を提供することができる。例えば、バッファ素子の増幅率の大きさに応じて圧電部材１の歪みを開放するために必要な電圧を高くすることができる。また、図１２（ａ）の１２００ａの出力のみダイオード１９、２０によるクリッピング回路を設けたが、図１２（ｂ）〜図１２（ｆ）の電圧変換素子を用いた論理素子１２００ｂ〜１２００ｆの出力にもこのようなクリッピング回路を設けてもよい。
【０１１２】
図１３は、図１２（ａ）〜図１２（ｆ）に示したような論理素子の出力電荷をリフレッシュ（再充電）するためのリフレッシュ回路の構成を概略的に示す回路図である。
【０１１３】
図１３において、リフレッシュ回路１３００は、上述したような論理素子の出力電荷をリフレッシュ（再充電）するためのものであり、図２の実線に示すヒステリシス特性を備えた圧電部材１，強誘電性の圧電部材２から成るバッファ素子と、リフレッシュ信号（ＲＦ信号）及びバッファ素子の正転入力が入力されるＡＮＤ回路１６と、ＡＮＤ回路１６に接続された図２の実線に示すヒステリシス特性を備えた圧電部材８，強誘電性の圧電部材９から成る第１の電圧変換素子と、バッファ素子の出力端に接続されたダイオード２３と、バッファ素子の入力を反転する反転素子１８と、ＲＦ信号及びバッファ素子の反転入力が入力されるＡＮＤ回路１７と、ＡＮＤ回路１７に接続された図２の実線に示すヒステリシス特性を備えた圧電部材１４，強誘電性の圧電部材１５から成る第２の電圧変換素子と、第２の電圧変換素子の出力端に接続されたダイオード２４と、バッファ素子の出力電圧を電源電圧Ｖccとグランド電圧にクランプするダイオード１９，２０とを備える。
【０１１４】
以下、リフレッシュ回路１３００の作動を説明する。圧電部材１，８および１４は上述した高性能圧電材料から成り、圧電部材２，９および１５は強誘電性材料から成る。
【０１１５】
図１３において、まず、ＲＦ信号がＨｉになると、ＡＮＤ回路１６，１７の出力信号がバッファ素子の出力信号に応じてアクティブになる。
【０１１６】
具体的には、バッファ素子の出力信号、即ち電極５の電圧がＨｉの場合には、ＡＮＤ回路１６がアクティブになる。これに応じて、上記バッファ素子は、電源電圧Ｖccより大きな正極性の電圧をダイオード２３を介して出力することによって、電極５の電圧のＨｉレベルをさらに増強するように動作する。
【０１１７】
一方、電極５の電圧がＬｏレベルの場合には、反転素子１８の作用によりＡＮＤ回路１７がアクティブになる。これに応じて、上記電圧変換素子が負極性の電源電圧Ｖccより大きな電圧を出力し、ダイオード２４を介して電極５のＬｏレベルをさらに増強するように動作する。
【０１１８】
リフレッシュ回路１３００によれば、圧電部材２の出力電荷が浮遊抵抗によって放電されたり、圧電部材２の出力電圧が焦電効果によってドリフトしたりしても、圧電部材２の出力電圧を定期的にリセットすることができ、もってバッファ素子の誤動作を防止することができる。
【０１１９】
また、このリフレッシュ回路１３００は、バッファ素子の出力に接続される素子の数が多い場合などにおいて、バッファ素子が出力すべき電荷量が不足しているときに、強誘電性の圧電部材２の電荷を補うための電荷補充回路として機能させることも可能である。
【０１２０】
なお、上記リフレッシュ回路１３００は、バッファ素子に限られず、他の電圧変換素子から成る素子に適用してもよい。
【０１２１】
上述した各実施の形態による電圧変換素子および電圧変換素子を用いた装置は、圧電部材の分極方向や配線の配置に応じて所定の機能を有する様々な回路素子を構成することができる。圧電部材２は、電荷を発生させる電荷発生手段であると共に、電荷を電圧に変換するコンデンサでもあるので、圧電部材を並列に接続するだけで、複数の圧電部材２に発生した歪みの総量を電圧に変換することができる。これにより、複数の圧電部材１に発生した歪みの総量を圧電部材２の出力電荷の合計として検出したり、この電荷を容易に電圧に変換したりすることが簡単な構成で達成することができる。
【０１２２】
さらには、上述したように、各実施の形態に係る電圧変換素子を用いた装置によれば、発振素子、記憶素子、電源電圧Ｖcc以上の電圧に増幅する増幅素子などを構成することができるので、これらを利用して複雑な集積回路を構成することができる。また、上記電圧変換素子を用いた装置は、素子数が少なく回路構成が簡単であるだけでなく、電荷の発生と消滅で基本的に機能することから無駄な電力の損失を少なくすることができる。その結果、これらの電圧変換素子を用いた装置から構成された集積回路であっても、その構成を簡略化することができるだけでなく、消費電力を少なくすることができる。
【０１２３】
また、これらの電圧変換素子を用いた装置を高速で振動させることが可能である。この場合には、各電圧変換素子を用いた装置間に緩衝部材を設けたり、電極部材などの支持部材により圧電部材を浮かして支持したりするなどの対策を施すことが好ましい。また、支持部材を中心として圧電部材を対称的に配置して、支持部材を振動の中立部に配置することが好ましい。これにより、不要な振動の伝達を抑制することができる。
【０１２４】
また、各電圧変換素子を用いた装置は、その圧電部材に発生した歪みを利用してマイクロアクチュエータとして用いることも可能である。例えば、多数の光学素子を微小変位させることで、多チャンネルの光スイッチを構成することも可能である。また、電圧変換素子を歪みセンサとして利用することにより、ジャイロ機能、圧力センサ、指紋センサなどに応用することができる。
【０１２５】
これらの電圧変換素子を用いた装置のうち２つ以上を接続した集積回路について説明する。
【０１２６】
これらの電圧変換素子を用いた装置は、電力の増幅を行うことができないので、複数個の電圧変換素子を用いた装置を直列に接続した集積回路では、電荷量が不足して信号の伝達を正確に行うことが困難となる場合が考えられる。これを回避するためには、徐々に小さい電荷容量の論理素子を直列に接続するように構成したり、論理素子の間に電荷補充のための電荷増幅回路を配置したりする必要がある。
【０１２７】
また、上述した各種電圧変換素子を用いた装置には、出力電流を制御することが可能な電流制御手段であるトランジスタやＦＥＴなどを組み合わせて適用することが可能であるので、それぞれの特徴を生かした集積回路を設計することが好ましい。このうち、ＦＥＴは入力インピーダンスが非常に高いので、圧電デバイ電圧変換素子を用いた装置と相性が良く、特に好ましい。
【０１２８】
図１４は、本発明の第６の実施の形態に係る電圧変換素子を用いた装置としての集積回路の構成を概略的に示す図である。
【０１２９】
図１４において、本実施の形態に係る電圧変換素子を用いた集積回路１４００は、所定の基板上に形成されたＬＳＩ（large scale integration）２９と、ＬＳＩ２９の外周縁部に設けられた分極用電圧入力ピン３０と、分極用電圧入力ピン３０に接続された分極制御部３１と、ＬＳＩ２９上に設けられた複数の分極電圧専用配線３２と、回路素子間を接続する複数の配線３４と、配線３４に接続された配線制御部３３とを備える。
【０１３０】
集積回路１４００では、分極制御部３１から分極電圧供給用専用配線３２を介して各回路素子に外部信号が出力される。複数の配線３４を介して接続されている複数の回路素子は、それぞれ、圧電部材の分極の有無及び当該分極の方向から成る分極に関する情報、並びに他の回路素子との接続に関する情報に基づいて外部信号に応じた機能を実現する。配線制御部３３は、これらの複数の機能を組み合わせることにより複雑なプログラムを構築するように構成されている。回路素子には、最終的な集積回路１４００の構成や回路の情報を記憶する必要最低限度の容量の記憶素子を含むことが好ましい。これにより、集積回路１４００に大容量の記憶装置を予め設ける必要をなくすことができる。
【０１３１】
以下、集積回路１４００の製造方法を説明する。
【０１３２】
まず、例えばシリコンやセラミックから成る基板上に、必要な半導体デバイスを形成する。次に図２の実線に示すヒステリシス特性を備えた反強誘電性の圧電部材を形成する。続いて、強誘電性の圧電部材を形成し、最後に配線を行う。圧電部材の分極処理は製造時に行っても、後からプログラムしても構わない。
【０１３３】
製造時に分極を行う場合、分極方向の異なるデバイスを予め用意し、分極電圧専用配線３２や配線３４を介してこれらのデバイスのいずれか一方に選択的に接続するように構成したり、予め初期状態の回路となるように分極状態をプログラムしておいてもよい。
【０１３４】
図１５は、本発明の第７の実施の形態に係る電圧変換素子を用いた装置としてのスピーカの構成を概略的に示す回路図である。
【０１３５】
図１５において、本実施の形態に係る電圧変換素子を用いた装置としてのスピーカ１５００は、圧電ブザーを構成するものであり、その駆動回路は図３の増幅素子３００と同様の発振回路を構成する。
【０１３６】
スピーカ１５００は、図２の実線に示すヒステリシス特性を備えた反強誘電性の圧電部材３５と、強誘電性の圧電部材３６と、所定の発振周波数で振動することにより発音する発音体と電極を兼ねた弾性部材３７と、給電用の電極３８，３９とを備える。
【０１３７】
スピーカ１５００の作動を説明する。
【０１３８】
まず、電極３８及び電極３９の間に直流電圧を印加すると圧電部材３５が大きく歪み弾性部材３７が歪む。続いて、圧電部材３６が歪んで、弾性部材３７に電源電圧Ｖccに近い電圧が発生する。これにより、圧電部材３５への印加電圧がほぼ０Ｖになり、圧電部材３５の歪みが開放される。次に、弾性部材３７の歪みが開放されると、圧電部材３６は、歪みが開放されてその出力電圧が０Ｖになる。続いて、圧電部材３５が再度歪んで、上述した動作を繰り返す。したがって、発音体としての弾性体３７は、電源電圧Ｖccを圧電部材３５に供給している間に、歪みの発生及び開放の繰り返しによって発生した振動に基づいてブザー音を発音することになる。
【０１３９】
なお、上記実施の形態において、発音体の一部をなす圧電部材３５に電源電圧を印加し、圧電部材３６からの電圧を圧電部材３５に帰還するように構成してもよい。これにより、発音体を所定の発振周波数で振動させることができる。さらには、スピーカ１５００は、圧電部材３５に帰還させるべき圧電部材３６からの電圧を弾性体３７と電極３９を不図示の抵抗で接続するなどしてフィルタリングするフィルタを備えてもよい。
【０１４０】
図１６は、本発明の第８の実施の形態に係る電圧変換素子を用いた装置としての振動型アクチュエータの構成を概略的に示す回路図である。
【０１４１】
図１６において、本実施の形態に係る電圧変換素子を用いた装置としての振動型アクチュエータ１６００は、図２の実線に示すヒステリシス特性を備えた反強誘電性の圧電部材４０と、強誘電性の圧電部材４１と、電極４２，４３，４４と、上部に突部４５ａのある弾性体４５と、弾性体４５の突部４５ａに加圧的に当接する回転体４６とを備える。電極４４と弾性体４５は電気的に接続されており、弾性体４５はグランド電圧を規定するアースに接続されている。
【０１４２】
振動型アクチュエータ１６００の駆動回路は、上記図１５のスピーカ１５００と同様であり、以下、その作動を概略的に説明する。
【０１４３】
まず、電極４２と電極４４の間に直流電圧を印加すると、圧電部材４０と圧電部材４１が発振現象を繰り返し、これにより、弾性体４５が撓み振動を繰り返すことで、弾性体４５の突部４５ａが回転体４６の周方向に振動して、回転体４６が所定の方向に回転する。
【０１４４】
回転体４６の回転速度は、電極４２と電極４４の間への電圧の印加をＯＮ−ＯＦＦし、そのＯＮ−ＯＦＦの周期やデューティ比を変化させることにより、変化させることができる。突部４５ａの振動の振幅が電源電圧Ｖccによらずほとんど一定であるからである。
【０１４５】
また、電極４３とグランド電圧との間に可変抵抗手段を接続し、抵抗値を変化させたりすることにより、突部４５ａの発振周波数（弾性体４５の発振周波数）を変化させてもよい。これにより、回転体４６の回転速度をより正確に制御することができる。
【０１４６】
なお、本実施の形態では、電圧変換素子を用いた装置の発振機能を利用して振動型アクチュエータを構成したが、電圧変換素子を用いた装置の記憶機能を利用して積層アクチュエータを構成してもよい。積層アクチュエータは、複数の積層された圧電部材の必要な区画のみを切り替えて飽和電圧を印加することにより、歪み量をディジタル的に制御できるだけでなく、それぞれの層に歪みを記憶させることができ電圧の供給を停止しても歪みが長時間安定化させることができる。
【０１４７】
図１７は、本発明の第９の実施の形態に係る電圧変換素子を用いた装置としてのセンサの構成を概略的に示す回路図である。
【０１４８】
図１７において、本実施の形態に係る電圧変換素子を用いた装置としてのセンサ１７００は、図２の実線に示すヒステリシス特性を備えた反強誘電性の圧電部材１と、外力によって歪みが発生する強誘電性の圧電部材２と、グランド電圧を規定するアースに接続された電極３，５と、圧電部材２の歪みに応じた正極性の電圧が印加される電極４とを備える。
【０１４９】
センサ１７００では、まず、外力によって圧電部材２に歪みが発生すると、圧電部材２の歪みに応じた正極性の電圧が電極４に発生する。電極４に発生した電圧が圧電部材１の飽和電圧を超えると圧電部材１に大きな歪みが発生し、これにともなって、圧電部材２に更に歪みが発生する。これにより、外力を取り去っても、センサ１７００は、圧電部材２の歪みが記憶された状態となるので、電極４に出力された正極性の出力電圧Ｖoutが外力の大きさが所定の閾値を超えたかどうかを示すセンサとして機能する。
【０１５０】
なお、このようなセンサ１７００を平面的に複数個配置することにより、複数個の圧電部材２に発生した歪みの面圧分布を記憶してもよい。また、歪みとして記憶される外力の大きさを変えた複数のセンサを用いることにより、記憶された歪みの大きさを検知してもよい。
【０１５１】
図１８は、本発明の第８の実施の形態に係る電圧変換素子を用いた装置としてのディジタル／アナログ変換回路の構成を概略的に示す回路図である。
【０１５２】
図１８において、本実施の形態に係る電圧変換素子を用いた装置としてのディジタル／アナログ（Ｄ／Ａ）変換回路１８００は、２ビットのＤ／Ａ変換回路から成り、図２の実線に示すヒステリシス特性を備えた反強誘電性の圧電部材１，２５と、強誘電性の圧電部材２と、電極３，４，５，２７と、電極５を介して出力される電圧のゲインを調整するためのコンデンサ４７とを備える。圧電部材１，２５と圧電部材２の間の接合部材には電極４が接続されており、電極４はグランド電圧を規定するアースに接続されている。
【０１５３】
圧電部材１には、電極３を介してＤ１信号が入力される。圧電部材２５には、電極２７を介してＤ０信号が入力される。圧電部材２５は、その電極面積が圧電部材１の、例えば半分である。圧電部材１及び圧電部材２５は、同じ入力値で同じ歪み量が発生するように構成されている。圧電部材２５の電極面積が圧電部材１の半分であるので、圧電部材１と圧電部材２５に同じ歪み量が発生しても、圧電部材２５が圧電部材２に入力する電荷量は、圧電部材１が圧電部材２に入力する電荷量の半分である。
【０１５４】
Ｄ／Ａ変換回路１８００においては、Ｄ０信号及びＤ１信号に応じて圧電部材２に発生した電荷は電極５に電圧として印加される。圧電部材２とコンデンサ４７から成る並列回路の静電容量はほとんど変化しないので、発生した電荷量に応じた出力電圧Ｖoutを取り出すことができる。
【０１５５】
本実施の形態では、２ビットのＤ／Ａ変換回路を構成したが、１ビット以上のＤ／Ａ変換回路を構成することができる。
【０１５６】
図１９は、本発明の第９の実施の形態に係る電圧変換素子を用いた装置としてのアナログ／ディジタル変換回路の構成を概略的に示す回路図である。
【０１５７】
図１９において、本実施の形態に係る電圧変換素子を用いた装置としてのアナログ／ディジタル（Ａ／Ｄ）変換回路１９００は、図１８の２ビットのＤ／Ａ変換回路１８００における圧電部材１，２，２５から成る第１の電圧変換素子１９００ａと、強誘電性の圧電部材４８，４９から成る第２の電圧変換素子１９００ｂと、第１の電圧変換素子１９００ａと第２の電圧変換素子１９００ｂの間に設けられた電極５に接続されたコンデンサ４７と、第１の電圧変換素子１９００ａを制御するＤ／Ａ変換制御部５０とを備える。
【０１５８】
電極Ｖinを介して圧電部材４８にアナログ電圧を入力すると、これに比例した電荷が電極５に出力される。ここで、Ｄ／Ａ変換制御部５０によって第１の電圧変換素子１９００ａを制御して圧電部材２を歪ませると、アナログ電圧に比例した電荷と第１の電圧変換素子１９００ａの出力電荷の差に応じた電圧がコンデンサ４７に発生する。このとき、Ｄ／Ａ変換制御部５０は、コンデンサ４７に発生した電圧の符号を検出し、この電圧が０Ｖに近づくように第１の電圧変換素子１９００ａに入力すべきディジタル信号を変化させる。これにより、第１の電圧変換素子１９００ａに入力されたディジタル信号の値は、アナログ電圧をディジタル信号に変換した値と等しくなる。
【０１５９】
なお、本実施の形態では、アナログ電圧に応じて圧電部材４８に発生した歪みを圧電部材４９で電圧に変換したが、これに代えて、外力に応じて圧電部材４９に歪みを発生させてその歪みを電圧に変換してもよい。これにより、外力の大きさをディジタル信号に変換することができる。
【０１６０】
本実施の形態では、２ビットのＤ／Ａ変換回路を構成したが、１ビット以上のＤ／Ａ変換回路を構成することができる。
【０１６１】
図２０は、本発明の第１０の実施の形態に係る電圧変換素子を用いた装置としての蓄電素子の構成を概略的に示す回路図である。
【０１６２】
図２０において、本実施の形態に係る電圧変換素子を用いた装置としての蓄電素子２０００は、図２の実線に示すヒステリシス特性を備えた圧電部材１、及び強誘電性材料からなる圧電部材２から成る記憶素子と、グランド電圧を規定するアースに接続された電極３，５と、充電用端子に接続されたダイオード１９と、ダイオード１９及び記憶素子を接続する電極４とを備える。また、電極４は電圧出力に接続されている。
【０１６３】
充電用端子からダイオード１９を介して電極４へ所定以上の大きさの電圧を印加すると、圧電部材１に大きな歪みが発生し、これにともなって、圧電部材２が歪んで、電極４を介して電圧出力から電圧が出力される。圧電部材１は、そのヒステリシス特性によって歪みの大きさが決まっていることから、圧電部材２から出力される電圧の大きさはほぼ安定している。
【０１６４】
蓄電素子２０００の出力電圧特性としては、電流が出力されることによって充電された電荷が減少した場合に、圧電部材１のヒステリシス特性によって電極４の電圧が所定レベル以下となって急激に圧電部材１の歪みが開放され、その結果、出力電圧が０Ｖとなるなお、場合によっては、出力電圧が負極性の電圧となることがあるので、ダイオードを用いた保護回路を電圧出力端子に設けることが好ましい。
【０１６５】
図２０の蓄電装置２０００によれば、小さな充電電圧で大きな出力電圧を取り出すことができる。また、固体で構成されているので液漏れなどの心配をなくすことができる。
【０１６６】
なお、蓄電素子２０００の電荷容量を増大させるために、複数個の記憶素子を並列に接続したり、電極面積が大きい圧電部材１，２を用いて薄く構成したり、これを円柱状に巻いて構成したりしてもよい。
【０１６７】
また、電圧出力の端子にコンデンサを並列に接続してもよい。これにより、電圧を容易に変更することができる。さらには、圧電部材１，２から成るは記憶素子を不図示の筐体に収納してもよい。外部から歪みに対抗するような圧力を予め与えておくことで、圧電部材１に発生した歪みを圧電部材２へ効率良く伝達して蓄電効率を向上させることができる。
【０１６８】
また、本実施の形態では、電圧変換素子を用いて蓄電装置２００を構成したが、直流電圧で発振する発振素子を構成したり、これらを組み合わせて交流電源を構成したりしてもよい。
【０１６９】
また、上記の実施の形態では、説明を容易にするために、図２の実線に示すヒステリシス特性を備えた反強誘電性材料から成る圧電部材と、強誘電性材料から成る圧電部材とを隣接させた電圧変換素子を例に挙げたが、上述したように、一方の部材が電気−機械エネルギー変換素子であって他方の部材が機械−電気エネルギー変換素子であれば、必ずしも上記の圧電部材で構成される必要はない。
【０１７０】
なお、上記非特許文献１で述べられている点欠陥電歪材料は、従来の反強誘電性の圧電材料と同じヒステリシス特性（電界強度に対する歪み量の特性）を有するが、従来の一般的な反強誘電性の圧電材料と比較して数十〜百分の一の電界強度で同等の歪みを発生することが可能である。そのため、低電圧で大きな歪みを発生する圧電部材が利用できるようになり、様々な用途への適用が検討されるようになってきた。
【０１７１】
なお、これらの電圧変換素子は、電圧変換素子を構成する圧電部材に発生する歪みが大きいがゆえに、歪みによる電極の剥離や破断に対する対策が必要になる。本発明は、電気―機械エネルギー変換手段である反強誘電性の圧電部材にて大きな歪みを発生させ、これに隣接する機械−電気エネルギー変換素子である強誘電性の圧電部材で電圧に変換するため、この隣接の界面に大きな応力がかかる可能性がある。そこで界面の応力を緩和する方法について、以下に例を挙げる。
【０１７２】
第１の方法として、界面の電極を複数の領域に分け、複数の領域を互いに適当な距離をおいて配置する方法がある。複数の領域が界面に平行に配置されることにより、電気力線の界面と平行となる方向の成分が大きくなる。厚さ方向の電界で厚さが増加する方向の歪みが生じる場合、ポアソン比分の収縮が厚さ方向と直行する方向に働くが、ここで電気力線が厚さ方向と直行する界面と平行な方向の成分を設けることで、厚さ方向と直行する方向へ伸張する歪みが加わり、界面と平行な方向の歪みを緩和することができる。この方法は、歪みの伝達率を変えることになるので、上記電圧変換素子のゲイン調整に使うことも可能である。
【０１７３】
第２目の方法として、圧電部材と電極の接触面に生じた細かい凹凸を、高誘電率のゲル又は導電性のゲルで満たす方法がある。この場合、歪みを効率的に伝達するために電圧変換素子に圧力をかける必要がある。
【０１７４】
第３の方法として、電極自体にやわらかい材質を用いる方法がある。
【０１７５】
これらのような工夫を施すことで、電圧変換素子を破損させることなく実用化することが可能となる。
【産業上の利用可能性】
【０１７６】
本発明の実施の形態に係る電圧変換素子は、電気−機械エネルギー変換効果および機械−電気エネルギー変換効果を利用した素子を備えるデバイスに適用することができる。
【図面の簡単な説明】
【０１７７】
【図１】本発明の第１の実施の形態に係る電圧変換素子の構成を概略的に示す図である。
【図２】点欠陥のナノ秩序の対称性という性質を用いて可逆的な電歪を有する圧電部材及び強誘電性の圧電部材の歪み特性を模式的に示す図である。
【図３】本発明の第２の実施の形態に係る電圧変換素子としての増幅素子の構成を示す回路図である。
【図４】図３の増幅素子の各部の信号波形を示す図である。
【図５】図３の増幅素子の変形例の構成を概略的に示す回路図である。
【図６】本発明の第３の実施の形態に係る電圧変換素子を用いた装置としての発振素子の構成を概略的に示す回路図である。
【図７】図６の発振素子における各電極の電圧波形を示す図である。
【図８】（ａ）は、図６の発振素子の第１の変形例の構成を示す回路図であり、（ｂ）は、図６の発振素子の第２の変形例の構成を示す回路図である。
【図９】図８（ａ）の発振素子における各電極の電圧波形を示す図である。
【図１０】本発明の第４の実施の形態に係る電圧変換素子を用いた装置としての構成を概略的に示す回路図である。
【図１１】図１０の電圧変換素子を用いた装置における各電極の電圧波形を示す図である。
【図１２】（ａ）〜（ｆ）は、本発明の第５の実施の形態に係る電圧変換素子を用いた装置としての論理素子の構成を概略的に示す回路図である。
【図１３】図１２（ａ）〜図１２（ｆ）に示したような論理素子の出力電荷をリフレッシュするためのリフレッシュ回路の構成を概略的に示す回路図である。
【図１４】本発明の第６の実施の形態に係る電圧変換素子を用いた装置としての集積回路の構成を概略的に示す図である。
【図１５】本発明の第７の実施の形態に係る電圧変換素子を用いた装置としてのスピーカの構成を概略的に示す回路図である。
【図１６】本発明の第８の実施の形態に係る電圧変換素子を用いた装置としての振動型アクチュエータの構成を概略的に示す回路図である。
【図１７】本発明の第９の実施の形態に係る電圧変換素子を用いた装置としてのセンサの構成を概略的に示す回路図である。
【図１８】本発明の第８の実施の形態に係る電圧変換素子を用いた装置としてのディジタル／アナログ変換素子の構成を概略的に示す回路図である。
【図１９】本発明の第９の実施の形態に係る電圧変換素子を用いた装置としてのアナログ／ディジタル変換素子の構成を概略的に示す回路図である。
【図２０】本発明の第１０の実施の形態に係る電圧変換素子を用いた装置としての蓄電素子の構成を概略的に示す回路図である。
【符号の説明】
【０１７８】
１ 電気−機械エネルギー変換素子である反強誘電性の圧電部材
２ 機械−電気エネルギー変換素子である強誘電性の圧電部材
３，４，５ 電極
１００ 電圧変換素子
【技術分野】
【０００１】
本発明は、電圧変換素子及び該素子を用いた装置に関する。
【背景技術】
【０００２】
歪みを与えると電圧を発生する圧電効果を利用した圧電部材を備えるデバイスには、発振子、アクチュエータ、スピーカ、センサなどの回路素子があり、これらは集積回路（ＩＣ）に用いられている。
【０００３】
発振子には、水晶振動子やセラミック振動子があり、能動素子と組み合わせた圧電部材を用いた発振子は、集積回路における動作クロックの発振回路として多く用いられている（例えば、特許文献１参照）。
【０００４】
スピーカは、電圧を加えると圧電部材が歪むことを利用して振動を直接的に音に変換する素子であり、ブザーや小型のスピーカなどに用いられている（例えば、特許文献２参照）。
【０００５】
アクチュエータには、圧電部材を加振源として弾性体を共振させることによって発生させた大きな振動の振動エネルギーを利用したものや（例えば、特許文献３参照）、圧電部材を積層して低電圧で大きな歪みを得ることができる非共振型のものが実用化されている（例えば、特許文献４参照）。
【０００６】
また、ＩＣなどで用いられる微細な回路素子には、小さな電流で大きな出力電流を制御するトランジスタや、電圧で出力電流を制御するＦＥＴ（Field Effect Transistor）があり、これらは反転増幅素子として用いられている。
【０００７】
また、圧電部材に物理的に与えられた歪みを圧電効果に応じた電圧出力として取り出すことにより、各種物理量を測定するためのセンサとしても用いられている（例えば、特許文献５参照）。
【０００８】
ところで、最近、圧電部材の分野では、点欠陥のナノ秩序の対称性という性質を用いて、可逆的な巨大電歪を生み出すことが研究されている（例えば、非特許文献１参照）。
【０００９】
電気分極方向が異なるドメイン（領域）を有する圧電材料に電場を加えると、分極方向が電圧方向に沿うようにドメイン変換が生じ、低い対称性を持つ強誘電相の長軸方向と短軸方向が交換されることになる。このとき得られる歪みの大きさは長軸と短軸の差であり、通常の圧電効果よりも数十倍以上大きいものとなる。
【００１０】
ある点欠陥の周り（ナノメートル範囲）におけるほかの点欠陥の占有率は、平衡時、結晶の対称性に一致し、常誘電相での点欠陥対称性は高く、強誘電相での点欠陥対称性は結晶の対称性と同様に低くなる。また、強誘電相の点欠陥による点欠陥の分極も自発分極と一致する。
【００１１】
これを利用し、常誘電相状態の圧電材料を冷却して強誘電状態とすると、圧電材料は点欠陥の対称性を常誘電相の対称性を引き継ぐため不安定な状態となる。時効にともなって点欠陥の拡散によって各ドメインの点欠陥の対称性がドメインの結晶対称性に一致して安定する。この状態の圧電材料に電場を加えると、上述したドメイン変換が発生し、電場を除去すると元のドメイン状態に戻る。
【００１２】
このような構成からなる点欠陥電歪材料によれば、例えばチタン酸ジルコニウム酸鉛材料の圧電素子の電歪効果と比べ、低電圧で４０倍という大きな電歪効果を得る高性能圧電材料を得ることができる。
【特許文献１】特開平０８−１３０４３７号公報
【特許文献２】特開平１０−２７７４８４号公報
【特許文献３】特開平１１−２１５８６１号公報
【特許文献４】特開２００４−０４８９８４号公報
【特許文献５】特開２００２−１０７３７４号公報
【非特許文献１】Xiaobing Ren、“Large electric-field-induced strain in ferroelectric crystals by point-defect-mediated reversible domain switching”、Nature Materials、Nature Publishing Group、２００４年２月１日、第３巻、ｐ．９１−９４、及び、［online］、平成１６年１月１１日、インターネット＜ＵＲＬ：www.nature.com/naturematerials＞
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかしながら、上記の圧電部材を備えた発振子は、これを発振させるための能動素子が必要であるので、集積回路の構成が複雑化する。
【００１４】
また、スピーカやアクチュエータなどを振動させるためには、圧電部材に供給する交流電圧を発生させる交流電圧発生素子を用いるか、又は自励発振回路を構成する必要があり、集積回路の構成が複雑化する。
【００１５】
上記反転増幅素子は、電流を出力するので、これを電圧に変換するためには抵抗が必要であるだけでなく、非反転増幅回路を構成するためには、２段直列に接続する必要があり、集積回路の構成が複雑化する。
【００１６】
また、上記センサは、発生した歪みを圧電効果に応じた電圧出力として取り出すことが可能であるが、歪みがなくなると電圧が０に戻るので、単発の現象、例えば小さな歪みの発生を検出するのが困難である。したがって、このような単発の現象を検出するためには、全ての出力信号を常にモニタするか、又は常に記録する必要があるので、ユーザビリティが低い。
【００１７】
本発明の目的は、回路素子の構成を単純化させることができる電圧変換素子及び該素子を用いた装置を提供することにある。
【課題を解決するための手段】
【００１８】
上記目的を達成するために、本発明は、第１の端子に接続された電気−機械エネルギー変換素子と、第１の端子とは異なる第２の端子に接続された機械−電気エネルギー変換素子を備え、機械−電気エネルギー変換素子は電気−機械エネルギー変換素子によって生じた歪みを受けて歪みを発生し、機械−電気エネルギー変換素子が歪むことによって前記第２の端子に発生した電圧が電気−機械エネルギー変換素子が前記機械−電気エネルギー変換素子と同じ量だけ歪みを発生するために前記第１の端子に入力される電圧とは異なることを特徴とする電圧変換素子を提供するものである。
【００１９】
また、上記の電圧変換素子を用いた装置を提供するものである。
【発明の効果】
【００２０】
本発明の電圧変換素子によれば、第１の区画が、その電圧値が所定の値以上になると急峻に増大する歪み特性を有すると共に電圧値が０であるときに実質的に歪み特性を有しないので、ディジタル的な電圧変換が可能で、１つの電圧変換素子で電圧から電圧に直接変換する各種論理デバイスを構成することができ、回路構成を単純化させることができる。また、電圧値に応じて歪み特性を制御可能に構成することにより、ユーザビリティが高いセンサに有用な電圧変換素子を用いた装置を提供することができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の実施の形態を図面を参照しながら詳細に説明する。
【００２２】
図１は、本発明の第１の実施の形態に係る電圧変換素子の構成を概略的に示す図である。
【００２３】
図１において、本実施の形態に係る電圧変換素子１００は、第１の区画を構成する反強誘電性の圧電部材１と、第２の区画を構成する強誘電性の圧電部材２と、反強誘電性の圧電部材１に接続された第１の端子としての電極３と、反強誘電性の圧電部材１及び強誘電性の圧電部材２の接合部に接続された電極４と、強誘電性の圧電部材２に接続された第２の端子としての電極５とを備える。
【００２４】
圧電部材１と圧電部材２は、板状体又は膜状体から成り、互いに層状に重なるように配置されており、圧電効果を利用した圧電体を構成する。反強誘電性の圧電部材１は、印加電圧の極性に関係なく電圧を印加した方向に伸びる特性を有する。
【００２５】
図２は、上記非特許文献１の高性能圧電材料の特性を参照して模式的に表した、圧電材料の電界強度に対する歪みの量（歪量）を表す図で、電界強度０での歪み量を０として歪み量の変化を表している。実線は点欠陥のナノ秩序の対称性という性質を用いて、可逆的な巨大電歪を発生する圧電材料の特性を示しており、点線はピエゾ等の強誘電性の圧電材料の特性を示している。
【００２６】
図２の実線で示した特性は、非常に大きな歪みであることを示しているが、一定以上の電界強度で急激に歪みが増大する傾向や電界強度を０にすると歪みが元の状態に戻ること、また大きなヒステリシスを持つ等の特徴を有し、特性的には反強誘電性の圧電材料の特性と類似している。
【００２７】
以下の説明では、このような特性を持つ電気−機械エネルギー変換手段として反強誘電性の圧電部材を例にとって説明を行うが、図２に実線で示すような特性の電気―機械エネルギー変換手段であれば反強誘電性の圧電部材に限られるものではない。同様に機械−電気エネルギー変換素子手段として強誘電性の圧電部材を例にとって説明を行うが、図２に点線で示すような特性の機械−電気エネルギー変換素子であれば強誘電性の圧電部材に限られるものではない。
【００２８】
図２の実線に示すヒステリシス特性を備えた反強誘電性の圧電部材１は、電界強度が所定の値、例えば２０ｋＶ／ｍｍ以上に大きくなると急峻に歪みが増大する歪み特性を有すると共に、電界強度が０になると、実際には歪みが多少残る場合もあるが、実質的に０になる（言い換えれば、電界強度０で毎回ほぼ同じ歪み量になる）。また、反強誘電性の圧電部材１は、図２に示すように、大きなヒステリシス特性を有する。強誘電性の圧電部材２は、電界強度に対して歪み量が比例する特性を有していると共に、歪みに対して比例した電荷を発生する性質を備えている。
【００２９】
図１の電圧変換素子１００によれば、反強誘電性の圧電部材１に飽和電圧を印加することによって大きな歪みを発生させ、これにともなって、反強誘電性の圧電部材１に隣接する圧電部材２に大きな歪みを発生させて、圧電部材２は、圧電効果によって歪みに応じた電圧を電極５に出力するので、単純な回路構成でそれぞれの圧電部材の厚みや積層枚数、電極面積等に応じた増幅率で印加された電圧を増幅して高電圧を取り出すことができる。また、電流を電圧に変換することなく、電圧から電圧に直接的に変換することができる。
【００３０】
図３は、本発明の第２の実施の形態に係る電圧変換素子としての増幅素子の構成を示す回路図であり、図４は、図３の増幅素子の各部の信号波形を示す図である。
【００３１】
本実施の形態に係る電圧変換素子としての増幅素子は、図１の電圧変換素子１００と同様の構成を有するので、同一の構成及び要素には同一の符号を付しそれらの説明を省略する。
【００３２】
図３において、反強誘電性の圧電部材１は、入力電圧Ｖinの極性が正負どちらの極性でもほぼ同じ歪みを発生する。反強誘電性の圧電部材２としては、小さな電界強度で大きな歪みを発生するものを利用するのが好ましい。電極３には、電極３に略三角波（図４）の入力信号Ｖinが入力される。電極４にはアースが接続されており、基準電圧０Ｖを規定する。電極５からは、増幅された略矩形の波形（図４）の出力電圧Ｖoutが出力される。
【００３３】
出力電圧Ｖoutの波形は、反強誘電性の圧電部材１の図２に実線で示す歪みのヒステリシスに影響されており、具体的には、入力電圧Ｖinが所定の値になるまでは圧電部材１の歪みが少なく、所定の値以上になると急峻に圧電部材１が歪み、さらに入力電圧が０近傍になると圧電部材１の歪みが急峻に開放されるというヒステリシスに影響されている。
【００３４】
また、反強誘電性の圧電部材２として小さな電界強度で大きな歪みを発生するものを利用することにより、大きな増幅率を持つ増幅素子３００を構成することができると共に、増幅素子３００は、上述したようなヒステリシスを有するので、ノイズの発生を抑制することができる。
【００３５】
なお、反強誘電性の圧電部材１は、入力電圧Ｖinの極性が正負どちらの極性でもほぼ同じ歪みを発生するので、増幅素子３００において交流信号を増幅するためにはオフセット電圧を与える必要がある。
【００３６】
なお、本実施の形態において、圧電部材２の分極方向を切り替えてもよい。これにより、逆極性の増幅素子を簡単に構成することができる。
【００３７】
また、圧電部材１のヒステリシス領域を用いないようにすることにより、増幅素子３００をアナログ的な増幅器として利用してもよい。
【００３８】
さらには、本実施の形態では、電極３に入力電圧Ｖinを印加すると共に電極４を基準電圧としたが、電極４に入力電圧Ｖinを印加すると共に電極３を基準電圧としてもよい。この場合、電極５への出力電圧には入力電圧Ｖinが重畳される。
【００３９】
図５は、図３の増幅素子３００の変形例の構成を概略的に示す回路図である。
【００４０】
図３の増幅素子３００の変形例としての増幅素子は、図３の増幅素子３００の入出力間を絶縁したものであるので、増幅素子３００と同一の構成及び要素には同一の符号を付しそれらの説明を省略する。
【００４１】
図５において、増幅素子５００は、圧電部材１と圧電部材２の間を電気的に絶縁する絶縁部材７と、絶縁部材７と圧電部材２の間の接合部に接続された電極６とを備える。電極４は、絶縁部材７と圧電部材２の間の接合部に接続されていると共にアースに接続され、基準電位０Ｖを規定する。電極６には、基準電位０Ｖを規定する他のアース（不図示）に接続される。
【００４２】
増幅素子５００は、絶縁部材７により圧電部材１と圧電部材２の間が電気的に絶縁されているので、圧電部材１と圧電部材２とで異なる基準電圧を設けて信号を伝達することができる。これにより、例えば、電極４を不図示のアースに接続し、電極６を不図示の所定の直流電圧源に接続して異なる基準電圧間で信号を伝達する絶縁型のバッファ素子や反転素子として利用することができる。このような素子は、例えばＮチャンネルのＭＯＳＦＥＴをブリッジ回路のハイサイド（電源側）に用いる場合に用いられる公知のハイサイドＮチャンネルＭＯＳＦＥＴドライバ（ハイサイドドライバ）として用いることができる。通常このようなハイサイドドライバはチャージポンプ回路等複雑な回路が必要であるが、本デバイスを用いれば１つの素子で実現できる。
【００４３】
図６は、本発明の第３の実施の形態に係る電圧変換素子を用いた装置としての発振素子の構成を概略的に示す回路図である。
【００４４】
本実施の形態に係る電圧変換素子を用いた発振素子において、電圧変換素子１００と同一の構成及び要素には同一の符号を付しそれらの説明を省略する。
【００４５】
図６において、発振素子６００は、非反転の増幅素子においてその出力電圧が正帰還するように構成されたものであり、図２の実線に示すヒステリシス特性を備えた反強誘電性の圧電部材８と、強誘電性の圧電部材９と、圧電部材８と圧電部材９の間に設けられた接合部に接続された電極１０と、圧電部材９に接続された電極１１と、電極１０、電極４、及び出力端子に接続すると共にアースに接続する抵抗１２と、圧電部材１と圧電部材８の間に設けられた接合部に接続された電極３と、電極３に接続されたアースとの間に配置された抵抗１３とを備える。電極３は、不図示の直流電源に接続されている。また、電極１１は、基準電位を規定するアースに接続されている。圧電部材８の電界強度に対する歪み特性は図２の実線で示されたものと同様であり、圧電部材９の電界強度に対する歪み特性は、図２の点線で示されたものと同様である。
【００４６】
図６において、直流電源から発振素子６００に印加された電源電圧Ｖccは、電極３を介して電圧Ｖ３として入力され、出力電圧Ｖoutとして取り出される。なお、圧電部材２及び圧電部材９は、電源電圧Ｖccと同極性の電圧を発生するように構成されている。
【００４７】
図６の発振素子６００によれば、直流電圧を印加するだけで発振させることができる。
【００４８】
図７は、図６の発振素子６００における各電極の電圧波形を示す図である。
【００４９】
図７に示すように、発振素子６００に電源からの電源電圧Ｖccが印加されていない状態では、電極３の電位Ｖ３及び電極４，１０の電位Ｖoutは、基準電圧０Ｖである。電極４及び電極１０は抵抗１２を介してアースに接続されており、且つ電極３は抵抗１３を介してアースに接続されているので、圧電部材１，２，８，９には歪みが生じていないからである。
【００５０】
電極３へ直流電源からの電源電圧Ｖccが発振素子６００に印加されると、圧電部材１と圧電部材８に歪みが発生する。この電源電圧Ｖccが圧電部材１及び圧電部材８の飽和電圧以上であるときは、圧電部材１と圧電部材８に大きな歪みが発生し、図２に示したように圧電部材２及び圧電部材９にも大きな歪みが発生し、その結果、圧電部材２及び圧電部材９の歪みの大きさに応じて電極４及び電極１０に電圧が発生する。
【００５１】
ここで、圧電部材２及び圧電部材９が電源電圧Ｖccと同極性の電圧を発生するように構成されているので、それらの歪みが大きくなるにしたがって圧電部材１及び圧電部材８への印加電圧は小さくなる。この圧電部材１及び圧電部材８への印加電圧が０に近づくと、圧電部材１及び圧電部材８の歪み量が急に０になり、これにともなって、圧電部材２と圧電部材９の歪み量も０になると共に、電極４と電極１０に出力されていた電圧も実質的に０になって電源電圧Ｖccを印加した瞬間の電圧に戻る。
【００５２】
したがって、発振素子６００には、電源電圧Ｖccが印加されている間は、電極４及び電極１０における電圧の発生及び戻りを繰り返す発振現象が発生することになり、もって、発振素子６００は、電極４及び電極１０からの出力信号Ｖoutは高周波で振動する波形を有する。
【００５３】
このように、図６の発振素子６００によれば、電源電圧Ｖccを印加するだけで高周波を発振することができる。
【００５４】
また、図６に示すように、圧電部材１，２と圧電部材８，９が圧電部材１，８間の接合部を中心にして対称的に配置されているので、圧電部材１，２と圧電部材８，９に対称的な振動を発生させることができ、その結果、電極３の近傍で発生する振動を抑制することができる。これにより、例えば、圧電部材１，２と圧電部材８，９の振動を妨害することなく、不図示の支持部材を用いて電極３の近傍の位置で圧電部材１，２，８，９を支持することができる。
【００５５】
なお、本実施の形態において、抵抗１２は、その抵抗値が変更可能な可変抵抗から構成されていてもよく、これにより、この発振現象の発振周波数を容易に変化させることができる。このような可変抵抗として、例えばＦＥＴ、又はアナログスイッチと抵抗を組み合わせたものを用いることにより、その抵抗値をアクティブに変更可能にすることができ、もって発振周波数を外部信号で切り替えることが可能となる。
【００５６】
また、上記支持部材は、電源供給用の端子（不図示）であってもよい。これにより、発振素子６００の構成をより単純化させることができる。
【００５７】
また、本実施の形態では、反強誘電性の圧電部材１，８を強誘電性の圧電部材２，９内側に配置するように構成したが、これに代えて、反強誘電性の圧電部材１，８の内側に強誘電性の圧電部材２，９を配置するように構成してもよい。これにより、強誘電性の圧電部材２，９を両側、即ち圧電部材１，８の側から歪ませて、大きな歪みを発生させることができる。
【００５８】
図８（ａ）は、図６の発振素子６００の第１の変形例の構成を示す回路図である。
【００５９】
なお、図６の発振素子６００の変形例としての増幅素子は、図１の電圧変換素子１００と同様の構成を有するので、電圧変換素子１００と同一の構成及び要素には同一の符号を付しそれらの説明を省略する。
【００６０】
図８（ａ）において、発振素子８００は、電極３と基準電圧０Ｖを規定するアースの間に配置された抵抗１２と、電極３と電極５の間に配置された抵抗１３とを備える。また、電極４は不図示の直流電源からの電源電圧Ｖccに接続されている。
【００６１】
図８（ａ）において、圧電部材２からの出力電圧は、電極５を介して出力信号Ｖoutが出力されると共に、抵抗１３を介して電極３に正帰還されている。電極５に出力される電圧を分圧した値が電源電圧Ｖccの値とほぼ同一となるようにすべく、抵抗１２と抵抗１３による分圧比の逆数αが、例えば１．５となるように制御されている。
【００６２】
図９は、図８（ａ）の発振素子８００における各電極の電圧波形を示す図である。
【００６３】
図９に示すように、直流の電源電圧Ｖccが０Ｖであるときは、圧電部材１及び圧電部材２はそれらの歪みの大部分が開放されており、歪み量は実質的に０である。
【００６４】
電極４に印加される電源電圧Ｖccが圧電部材１の飽和電圧以上になると、圧電部材１は大きく歪み、これにともなって、圧電部材２も大きく歪んで、電極５に極性が正の大きな電圧が発生する。
【００６５】
ここで、電極５で発生する電圧を分圧した値が電源電圧Ｖccの値とほぼ同一となるように抵抗１２と抵抗１３による分圧比の逆数αが制御されているので、圧電部材２に大きな歪みが生じると、圧電部材１に印加される電圧が０Ｖとなって圧電部材１の歪みが開放され、これにともなって、圧電部材２の歪みも開放されて歪みが実質的に０となり、電源電圧Ｖccを印加した瞬間の状態に戻る。
【００６６】
したがって、発振素子８００は、電源電圧Ｖccが印加されている間は、電極５における電圧の発生及び戻りを繰り返す発振現象が発生することになり、もって、電極５からの出力信号Ｖoutは高周波で振動する波形を有する。なお、発振信号としては、電極５の出力信号Ｖoutに限られることはなく、電極３の出力信号Ｖ３を利用してもよい。
【００６７】
なお、本変形例において、分圧比を変えないように抵抗１２と抵抗１３の抵抗値を同じ比率で変更してもよく、これにより、上記発振現象の周波数を容易に変更することができる。また、発振現象の周波数の変更は、電極３と電極４の間にコンデンサ（不図示）を挿入することによって行ってもよい。
【００６８】
図８（ｂ）は、図６の発振素子６００の第２の変形例の構成を示す回路図である。
【００６９】
図６の発振素子６００の第２の変形例としての発振素子は、図８（ａ）の発振素子８００と同様の構成を有するので、発振素子８００と同一の構成及び要素には同一の符号を付しそれらの説明を省略する。
【００７０】
図８（ｂ）において、発振素子９００は、電極５及び出力端子の間に設けられた、図３の増幅素子３００と同様の電圧変換素子９００ｂを備える。この電圧変換素子９００ｂは、強誘電性の圧電部材２の出力電圧が印加される図２の実線に示すヒステリシス特性を備えた反強誘電性の圧電部材８と、強誘電性の圧電部材９とを備え、圧電部材１，２から構成される第１の電圧変換素子９００ａに直列に接続されている。圧電部材９からの出力電圧Ｖoutは、反強誘電性の圧電部材１に正帰還される。
【００７１】
図８（ｂ）の発振素子９００によれば、第２の電圧変換素子９００ｂを備えるので、例えば発振周波数が低い発振器を容易に構成することができる。なお、第１の電圧変換素子９００ａに直列に接続されるのは、第２の電圧変換素子９００ｂだけでなく、１つ以上の他の電圧変換素子であってもよい。
【００７２】
図１０は、本発明の第４の実施の形態に係る電圧変換素子を用いた装置としての構成を概略的に示す回路図である。
【００７３】
図１０において、本実施の形態に係る電圧変換素子を用いた記録装置１０００は、リフレッシュ信号（ＲＦ信号）及びＤin信号が入力されるセレクタ２１と、セレクタ２１に接続されたＡＮＤ回路１６と、ＡＮＤ回路１６に接続された第１の電圧変換素子１０００ａと、第２の電圧変換素子１０００ｂと、第１の電圧変換素子及び第２の電圧変換素子に１０００ｂに接続された第３の電圧変換素子１０００ｃと、ＲＦ信号及びＥｎ信号が入力されるＯＲ回路２２と、セレクタ２１に反転回路１８を介して接続されたＡＮＤ回路１７とを備える。第２の電圧変換素子１０００ｂは電極４を介してＶ４信号をセレクタ２１に入力する。また、第３の電圧変換素子１０００ｃは、電極１４ａを介して出力信号Ｖoutを出力する。
【００７４】
第２の電圧変換素子１０００ｂは、電極３と電極５がグランド電圧を規定するアースに接続されており、圧電部材１，２間の接合部材に接続された電極４に入力される信号を記憶する記憶素子として構成されている。圧電部材２の出力電圧は、電源電圧の極性と同じになるように構成されている。
【００７５】
また、第１の電圧変換素子１０００ａと第２の電圧変換素子１０００ｂの電極４の間にはトランジスタ２３が配置され、第２の電圧変換素子１０００ｂの電極４と第３の電圧変換素子１０００ｃの間にはトランジスタ２４が配置され、アースと第２の電圧変換素子１０００ｂの電極４の間にはグランド電圧で電極４の電圧をクランプするトランジスタ２０が配置されている。
【００７６】
圧電部材１，８，１４は図２の実線に示すヒステリシス特性を備えた反強誘電性材料から成り、圧電部材２，９，１５は強誘電性材料から成る。
【００７７】
図１１は、図１０の記録装置１０００における各電極の電圧波形を示す図である。
【００７８】
図１１において、まず、Ｅｎ信号がハイ（Ｈｉ）でＲＦ信号がロー（Ｌｏ）になるとセレクタ２１がＤin信号を選択して出力する。Ｄin信号がＨｉの場合、ＡＮＤ回路１６の出力電圧がＨｉになり、第１の電圧変換素子１０００ａでは、強誘電性の圧電部材９がダイオード２３を介して電源電圧Ｖccより大きさが大きく極性が正の電圧を電極４に出力すると共に、ダイオード２４を介して第３の電圧変換素子１０００ｃの強誘電性の圧電部材１５に出力する。圧電部材１５にも電荷が流入するので圧電部材１５の出力電圧も電源電圧Ｖccとほぼ等しくなる。一方、Ｄin信号がＬｏの場合、ＡＮＤ回路１７の出力電圧がＨｉになり、第３の電圧変換素子１０００ｃでは、強誘電性の圧電部材１５が電源電圧Ｖccより大きさが大きく極性が負の電圧を電極４に向かって出力する。これにより、電極４の電圧は、ダイオード２０によってグランド電圧でクランプされほぼ０Ｖとなる。
【００７９】
図１１における時刻Ｔ１，Ｔ２では、第２の電圧変換素子１０００ｂによるＤin信号の記憶動作が行われる。
【００８０】
具体的には、時刻Ｔ１ではＤin信号がＨｉであるので、第２の電圧変換素子１０００ｂでは、反強誘電性の圧電部材１に電源電圧Ｖccよりも大きな電圧が印加される。すると、圧電部材１は大きく歪み、これにともなって、圧電部材２も大きく歪む。圧電部材２の出力電圧は、電源電圧Ｖccの極性と同じになるように構成されているので、電極４には電源電圧Ｖccより大きな電圧が第２の電圧変換素子１０００ｂから入力される。
【００８１】
このとき、第３の電圧変換素子１０００ｃをオフ（ＯＦＦ）にすると、第３の電圧変換素子１０００ｃからの出力電圧が０Ｖとなりダイオード２３がオフになる。したがって、電極４には、第２の電圧変換素子１０００ｂから印加された電源電圧Ｖccより大きな電圧が残留することになる。さらに、この残留した電圧は、電源電圧Ｖccがグランド電圧になっても放電されることがない。これにより、第２の電圧変換素子１０００ｂは、この残留した電圧に対応する信号を記憶する不揮発性の記憶素子を構成することができる。例えば、このような記憶素子をセンサとして用いた場合には、全ての出力信号を常にモニタしたりすることなく、単発の現象、例えば小さな歪みの発生を容易に検出することができる。
【００８２】
次に、時刻Ｔ２では、Ｄin信号がＬｏであるので電極４の電圧が最終的に０Ｖとなる。これにより、圧電部材１の歪みが開放されて、圧電部材２の歪みも開放されることによって、第２の電圧変換素子１０００ｂの出力電圧が０Ｖとなる。
【００８３】
時刻Ｔ３から時刻Ｔ４までの時間においては、セレクタ２１は、入力されたＲＦ信号に応じてＤin信号及びＶ４信号のいずれか一方の信号に切り替えて、切り替えた信号をＡＮＤ回路１６及び反転回路１８の双方に出力している。セレクタ２１はＲＦ信号がＬｏのときにＤin信号を出力し、ＲＦ信号がＨｉのときにＶ４信号を出力するように構成されており、第２の電圧変換素子１０００ｂは、ＲＦ信号又はＥｎ信号がＨｉのときにセレクタ２１の出力信号を記憶する記憶動作を行う。すなわち、第２の電圧変換素子１０００ｂは、時刻Ｔ３，Ｔ４では、Ｅｎ信号がＬｏであるため、ＲＦ信号がＨｉになるタイミングでＶ４信号を記憶しなおす動作を行うことになる。
【００８４】
図１０の記録装置１０００によれば、圧電部材２に発生した歪みに応じた電圧を記憶すると共に、長い時間が経過することにより記憶した電圧が完全に放電する前に記憶された内容を再度記憶することができる。
【００８５】
図１２（ａ）〜図１２（ｆ）は、本発明の第５の実施の形態に係る電圧変換素子を用いた装置としての論理素子の構成を概略的に示す回路図である。
【００８６】
図１２（ａ）に示す論理素子１２００ａは、反転素子として構成されている。
【００８７】
論理素子１２００ａは、図５の増幅素子５００と同様の構成を有するので、増幅素子５００と同一の構成及び要素には同一の符号を付し、それらの説明を省略する。なお、電極６には電源電圧Ｖccが印加され、電極４にはアースが接続されている。また、電極５には負の極性の電圧が出力されるように構成されている。
【００８８】
また、論理素子１２００ａは、電極５と出力端子Ｖoutの間において、電極５の出力電圧からの出力電圧Ｖoutが電源電圧とグランド電圧の間で制限されるようにクリッピングするダイオード１９，２０（クリッピング回路）を備える。
【００８９】
以下、論理素子１２００ａの反転動作について説明する。
【００９０】
圧電部材１の電極３に飽和電圧を印加した場合には、圧電部材１が大きく歪み、圧電部材２が大きく歪む。ここで、電極５には負の極性の電圧が出力されるので、圧電部材２の歪みが０のときには電極５に電源電圧Ｖccと等しい電圧が出力され、圧電部材２の歪みが大きいときには電極５にほぼ０Ｖの出力がされる。
【００９１】
したがって、電極３に０Ｖの電圧を印加した場合には、圧電部材１の歪みが開放され、圧電部材２の歪みも開放されて、電極６と電極５の間の電位差が０Ｖとなり、電極５に電源電圧Ｖccと等しい電圧が出力される。
【００９２】
なお、本実施の形態では反転素子を構成したが、圧電部材２の出力電圧Ｖoutの極性を逆にすると共に電極６にグランド電圧を規定するアースを接続することにより、バッファ素子を構成できる。
【００９３】
図１２（ｂ）に示す論理素子１２００ｂは、ＸＯＲ回路として構成されている。
【００９４】
論理素子１２００ｂは、図２の実線に示すヒステリシス特性を備えた反強誘電性の圧電部材１と、強誘電性の圧電部材２と、入力信号が入力される電極３及び電極４と、出力信号Ｖoutを出力する電極５と、グランド電圧を規定するアースに接続されている電極６とを備える。
【００９５】
以下、論理素子１２００ｂの作動を説明する。
【００９６】
電極３及び電極４に入力される２つの入力信号が示す論理が同じ場合には、圧電部材１が歪まないので圧電部材２も歪まずに、もって、電極５の出力信号Ｖoutは０Ｖとなる。
【００９７】
一方、電極３及び電極４のいずれか一方の入力端における電圧が電源電圧と等しくなった場合には、圧電部材１に飽和電圧が印加され大きな歪みが発生する。ここで、反強誘電性の圧電部材１は電圧を印加した方向に伸びる特性を有するので、その結果、圧電部材２は圧電部材１と同じ方向に伸びる。ここで、圧電部材２が伸びたときに電極５の出力電圧が正極性の電圧となるように構成しておくことにより、電極５には正極性の電圧が出力される。通常は、電極５の出力電圧は電源電圧とほぼ等しくなるように圧電部材２の材質、寸法などが設計される。
【００９８】
図１２（ｃ）に示す論理素子１２００ｃは、３入力のＯＲ回路として構成されている。
【００９９】
論理素子１２００ｃは、図２の実線に示すヒステリシス特性を備えた反強誘電性の圧電部材１，２５，２６と、強誘電性の圧電部材２と、圧電部材１の電極３と、圧電部材２５の電極２７と、圧電部材２６の電極２８とを備える。
【０１００】
電極３、電極２７、及び電極２８のうち少なくとも１つの電極に電源電圧を印加すると、該電極に接続された圧電部材の飽和電圧を越えるので大きな歪みが発生し、これにともなって、圧電部材２にも大きな歪みが発生する。ここで、３つの反強誘電性の圧電部材１，２５，２６のうち少なくとも１つの圧電部材に飽和電圧による大きな歪みが発生したときに、圧電部材２が電源電圧以上の大きさの電圧を発生するように構成することにより、電極５の出力電圧Ｖoutが電源電圧よりも大きくなる。
【０１０１】
図１２（ｄ）に示す論理素子１２００ｄは、３入力のＡＮＤ回路として構成されている。
【０１０２】
論理素子１２００ｄは、図１２（ｃ）の論理素子１２００ｃと同様の構成を有し、同一の構成及び要素には同一の符号を付し、それらの説明を省略する。
【０１０３】
論理素子１２００ｄは、電極４に電源電圧Ｖccが印加されるように構成されている。ここで、電極３、電極２７、及び電極２８のうち少なくとも１つの電極の電圧を０Ｖにすると、図２の実線に示すヒステリシス特性を備えた３つの反強誘電性の圧電部材１，２５，２６のうち少なくとも１つの圧電部材には、飽和電圧が印加されて大きな歪みが発生する。ここで、少なくとも１つの反強誘電性の圧電部材に飽和電圧による大きな歪みが発生したときに、圧電部材２が電源電圧Ｖccの極性と逆極性で電源電圧Ｖcc以上の大きさの電圧を発生するように構成することにより、電極５の出力電圧が０Ｖ以下となる。
【０１０４】
図１２（ｅ）に示す論理素子１２００ｅは、一方の入力が負論理になっているＮＯＲ回路として構成されている。
【０１０５】
論理素子１２００ｅは、図２の実線に示すヒステリシス特性を備えた反強誘電性の圧電部材１，２５と、強誘電性の圧電部材２と、圧電部材１，２５と圧電部材２の間に設けられ電極４と電極６の間を電気的に絶縁する絶縁部材７と、圧電部材１の電極３と、圧電部材１と絶縁部材７の間に設けられた接合部に接続された電極４と、圧電部材２５の電極２７と、圧電部材２の電極５と、圧電部材１，２５と圧電部材２の間に設けられた接合部に接続された電極６とを備える。
【０１０６】
圧電部材１の電極３は正論理の入力端Ａに接続されており、圧電部材２５の電極２７は負論理の入力端Ｂに接続されている。また、電極４はグランド電圧を規定するアースに接続されており、電極６には電源電圧Ｖccが印加される。
【０１０７】
正論理の入力端Ａを介して所定の飽和電圧以上の電圧が電極３に印加されると、圧電部材１に大きな歪みを発生する。電極２７にグランド電圧を印加すると、圧電部材２５に大きな歪みが発生する。圧電部材２は、圧電部材１及び圧電部材２５の少なくとも一方の歪みに応じて歪むと出力電圧Ｖoutが０Ｖ以下となる。一方、圧電部材２は、圧電部材１及び圧電部材２５の双方が歪まない場合は、電極６を介して印加された電源電圧Ｖccを出力する。
【０１０８】
図１２（ｆ）に示す論理素子１２００ｆは、シュミットトリガ入力の反転素子として構成されている。
【０１０９】
論理素子１２００ｆは、図２の実線に示すヒステリシス特性を備えた圧電部材１と強誘電性の圧電部材２から成る反転素子と、図２の実線に示すヒステリシス特性を備えた圧電部材８と強誘電性の圧電部材９から成るバッファ素子とを備える。バッファ素子は、圧電部材８が大きく歪んだときに圧電部材９の出力電圧が電源電圧Ｖccよりも大きくなるように、その増幅率が大きくなるように構成されていると共に、バッファ素子には、圧電部材９の出力電圧が電源電圧Ｖccとグランド電圧の間でクランプされるようにダイオード１９，２０が設けられている。
【０１１０】
論理素子１２００ｆによれば、バッファ素子で入力電圧を増幅することができるので、電極３からの圧電部材１への入力電圧が圧電部材１の飽和電圧より低い電圧であっても飽和電圧にまで増幅することができる。すなわち、バッファ素子の増幅率を大きくすることにより、圧電部材１に大きな歪みを発生させるために必要な入力電圧を低くすることができる。
【０１１１】
また、ダイオード１９を介して圧電部材９の出力電圧をクランプするので、バッファ素子の増幅率の大きさを変えることにより、ヒステリシス量を変化させることが可能な反転素子を提供することができる。例えば、バッファ素子の増幅率の大きさに応じて圧電部材１の歪みを開放するために必要な電圧を高くすることができる。また、図１２（ａ）の１２００ａの出力のみダイオード１９、２０によるクリッピング回路を設けたが、図１２（ｂ）〜図１２（ｆ）の電圧変換素子を用いた論理素子１２００ｂ〜１２００ｆの出力にもこのようなクリッピング回路を設けてもよい。
【０１１２】
図１３は、図１２（ａ）〜図１２（ｆ）に示したような論理素子の出力電荷をリフレッシュ（再充電）するためのリフレッシュ回路の構成を概略的に示す回路図である。
【０１１３】
図１３において、リフレッシュ回路１３００は、上述したような論理素子の出力電荷をリフレッシュ（再充電）するためのものであり、図２の実線に示すヒステリシス特性を備えた圧電部材１，強誘電性の圧電部材２から成るバッファ素子と、リフレッシュ信号（ＲＦ信号）及びバッファ素子の正転入力が入力されるＡＮＤ回路１６と、ＡＮＤ回路１６に接続された図２の実線に示すヒステリシス特性を備えた圧電部材８，強誘電性の圧電部材９から成る第１の電圧変換素子と、バッファ素子の出力端に接続されたダイオード２３と、バッファ素子の入力を反転する反転素子１８と、ＲＦ信号及びバッファ素子の反転入力が入力されるＡＮＤ回路１７と、ＡＮＤ回路１７に接続された図２の実線に示すヒステリシス特性を備えた圧電部材１４，強誘電性の圧電部材１５から成る第２の電圧変換素子と、第２の電圧変換素子の出力端に接続されたダイオード２４と、バッファ素子の出力電圧を電源電圧Ｖccとグランド電圧にクランプするダイオード１９，２０とを備える。
【０１１４】
以下、リフレッシュ回路１３００の作動を説明する。圧電部材１，８および１４は上述した高性能圧電材料から成り、圧電部材２，９および１５は強誘電性材料から成る。
【０１１５】
図１３において、まず、ＲＦ信号がＨｉになると、ＡＮＤ回路１６，１７の出力信号がバッファ素子の出力信号に応じてアクティブになる。
【０１１６】
具体的には、バッファ素子の出力信号、即ち電極５の電圧がＨｉの場合には、ＡＮＤ回路１６がアクティブになる。これに応じて、上記バッファ素子は、電源電圧Ｖccより大きな正極性の電圧をダイオード２３を介して出力することによって、電極５の電圧のＨｉレベルをさらに増強するように動作する。
【０１１７】
一方、電極５の電圧がＬｏレベルの場合には、反転素子１８の作用によりＡＮＤ回路１７がアクティブになる。これに応じて、上記電圧変換素子が負極性の電源電圧Ｖccより大きな電圧を出力し、ダイオード２４を介して電極５のＬｏレベルをさらに増強するように動作する。
【０１１８】
リフレッシュ回路１３００によれば、圧電部材２の出力電荷が浮遊抵抗によって放電されたり、圧電部材２の出力電圧が焦電効果によってドリフトしたりしても、圧電部材２の出力電圧を定期的にリセットすることができ、もってバッファ素子の誤動作を防止することができる。
【０１１９】
また、このリフレッシュ回路１３００は、バッファ素子の出力に接続される素子の数が多い場合などにおいて、バッファ素子が出力すべき電荷量が不足しているときに、強誘電性の圧電部材２の電荷を補うための電荷補充回路として機能させることも可能である。
【０１２０】
なお、上記リフレッシュ回路１３００は、バッファ素子に限られず、他の電圧変換素子から成る素子に適用してもよい。
【０１２１】
上述した各実施の形態による電圧変換素子および電圧変換素子を用いた装置は、圧電部材の分極方向や配線の配置に応じて所定の機能を有する様々な回路素子を構成することができる。圧電部材２は、電荷を発生させる電荷発生手段であると共に、電荷を電圧に変換するコンデンサでもあるので、圧電部材を並列に接続するだけで、複数の圧電部材２に発生した歪みの総量を電圧に変換することができる。これにより、複数の圧電部材１に発生した歪みの総量を圧電部材２の出力電荷の合計として検出したり、この電荷を容易に電圧に変換したりすることが簡単な構成で達成することができる。
【０１２２】
さらには、上述したように、各実施の形態に係る電圧変換素子を用いた装置によれば、発振素子、記憶素子、電源電圧Ｖcc以上の電圧に増幅する増幅素子などを構成することができるので、これらを利用して複雑な集積回路を構成することができる。また、上記電圧変換素子を用いた装置は、素子数が少なく回路構成が簡単であるだけでなく、電荷の発生と消滅で基本的に機能することから無駄な電力の損失を少なくすることができる。その結果、これらの電圧変換素子を用いた装置から構成された集積回路であっても、その構成を簡略化することができるだけでなく、消費電力を少なくすることができる。
【０１２３】
また、これらの電圧変換素子を用いた装置を高速で振動させることが可能である。この場合には、各電圧変換素子を用いた装置間に緩衝部材を設けたり、電極部材などの支持部材により圧電部材を浮かして支持したりするなどの対策を施すことが好ましい。また、支持部材を中心として圧電部材を対称的に配置して、支持部材を振動の中立部に配置することが好ましい。これにより、不要な振動の伝達を抑制することができる。
【０１２４】
また、各電圧変換素子を用いた装置は、その圧電部材に発生した歪みを利用してマイクロアクチュエータとして用いることも可能である。例えば、多数の光学素子を微小変位させることで、多チャンネルの光スイッチを構成することも可能である。また、電圧変換素子を歪みセンサとして利用することにより、ジャイロ機能、圧力センサ、指紋センサなどに応用することができる。
【０１２５】
これらの電圧変換素子を用いた装置のうち２つ以上を接続した集積回路について説明する。
【０１２６】
これらの電圧変換素子を用いた装置は、電力の増幅を行うことができないので、複数個の電圧変換素子を用いた装置を直列に接続した集積回路では、電荷量が不足して信号の伝達を正確に行うことが困難となる場合が考えられる。これを回避するためには、徐々に小さい電荷容量の論理素子を直列に接続するように構成したり、論理素子の間に電荷補充のための電荷増幅回路を配置したりする必要がある。
【０１２７】
また、上述した各種電圧変換素子を用いた装置には、出力電流を制御することが可能な電流制御手段であるトランジスタやＦＥＴなどを組み合わせて適用することが可能であるので、それぞれの特徴を生かした集積回路を設計することが好ましい。このうち、ＦＥＴは入力インピーダンスが非常に高いので、圧電デバイ電圧変換素子を用いた装置と相性が良く、特に好ましい。
【０１２８】
図１４は、本発明の第６の実施の形態に係る電圧変換素子を用いた装置としての集積回路の構成を概略的に示す図である。
【０１２９】
図１４において、本実施の形態に係る電圧変換素子を用いた集積回路１４００は、所定の基板上に形成されたＬＳＩ（large scale integration）２９と、ＬＳＩ２９の外周縁部に設けられた分極用電圧入力ピン３０と、分極用電圧入力ピン３０に接続された分極制御部３１と、ＬＳＩ２９上に設けられた複数の分極電圧専用配線３２と、回路素子間を接続する複数の配線３４と、配線３４に接続された配線制御部３３とを備える。
【０１３０】
集積回路１４００では、分極制御部３１から分極電圧供給用専用配線３２を介して各回路素子に外部信号が出力される。複数の配線３４を介して接続されている複数の回路素子は、それぞれ、圧電部材の分極の有無及び当該分極の方向から成る分極に関する情報、並びに他の回路素子との接続に関する情報に基づいて外部信号に応じた機能を実現する。配線制御部３３は、これらの複数の機能を組み合わせることにより複雑なプログラムを構築するように構成されている。回路素子には、最終的な集積回路１４００の構成や回路の情報を記憶する必要最低限度の容量の記憶素子を含むことが好ましい。これにより、集積回路１４００に大容量の記憶装置を予め設ける必要をなくすことができる。
【０１３１】
以下、集積回路１４００の製造方法を説明する。
【０１３２】
まず、例えばシリコンやセラミックから成る基板上に、必要な半導体デバイスを形成する。次に図２の実線に示すヒステリシス特性を備えた反強誘電性の圧電部材を形成する。続いて、強誘電性の圧電部材を形成し、最後に配線を行う。圧電部材の分極処理は製造時に行っても、後からプログラムしても構わない。
【０１３３】
製造時に分極を行う場合、分極方向の異なるデバイスを予め用意し、分極電圧専用配線３２や配線３４を介してこれらのデバイスのいずれか一方に選択的に接続するように構成したり、予め初期状態の回路となるように分極状態をプログラムしておいてもよい。
【０１３４】
図１５は、本発明の第７の実施の形態に係る電圧変換素子を用いた装置としてのスピーカの構成を概略的に示す回路図である。
【０１３５】
図１５において、本実施の形態に係る電圧変換素子を用いた装置としてのスピーカ１５００は、圧電ブザーを構成するものであり、その駆動回路は図３の増幅素子３００と同様の発振回路を構成する。
【０１３６】
スピーカ１５００は、図２の実線に示すヒステリシス特性を備えた反強誘電性の圧電部材３５と、強誘電性の圧電部材３６と、所定の発振周波数で振動することにより発音する発音体と電極を兼ねた弾性部材３７と、給電用の電極３８，３９とを備える。
【０１３７】
スピーカ１５００の作動を説明する。
【０１３８】
まず、電極３８及び電極３９の間に直流電圧を印加すると圧電部材３５が大きく歪み弾性部材３７が歪む。続いて、圧電部材３６が歪んで、弾性部材３７に電源電圧Ｖccに近い電圧が発生する。これにより、圧電部材３５への印加電圧がほぼ０Ｖになり、圧電部材３５の歪みが開放される。次に、弾性部材３７の歪みが開放されると、圧電部材３６は、歪みが開放されてその出力電圧が０Ｖになる。続いて、圧電部材３５が再度歪んで、上述した動作を繰り返す。したがって、発音体としての弾性体３７は、電源電圧Ｖccを圧電部材３５に供給している間に、歪みの発生及び開放の繰り返しによって発生した振動に基づいてブザー音を発音することになる。
【０１３９】
なお、上記実施の形態において、発音体の一部をなす圧電部材３５に電源電圧を印加し、圧電部材３６からの電圧を圧電部材３５に帰還するように構成してもよい。これにより、発音体を所定の発振周波数で振動させることができる。さらには、スピーカ１５００は、圧電部材３５に帰還させるべき圧電部材３６からの電圧を弾性体３７と電極３９を不図示の抵抗で接続するなどしてフィルタリングするフィルタを備えてもよい。
【０１４０】
図１６は、本発明の第８の実施の形態に係る電圧変換素子を用いた装置としての振動型アクチュエータの構成を概略的に示す回路図である。
【０１４１】
図１６において、本実施の形態に係る電圧変換素子を用いた装置としての振動型アクチュエータ１６００は、図２の実線に示すヒステリシス特性を備えた反強誘電性の圧電部材４０と、強誘電性の圧電部材４１と、電極４２，４３，４４と、上部に突部４５ａのある弾性体４５と、弾性体４５の突部４５ａに加圧的に当接する回転体４６とを備える。電極４４と弾性体４５は電気的に接続されており、弾性体４５はグランド電圧を規定するアースに接続されている。
【０１４２】
振動型アクチュエータ１６００の駆動回路は、上記図１５のスピーカ１５００と同様であり、以下、その作動を概略的に説明する。
【０１４３】
まず、電極４２と電極４４の間に直流電圧を印加すると、圧電部材４０と圧電部材４１が発振現象を繰り返し、これにより、弾性体４５が撓み振動を繰り返すことで、弾性体４５の突部４５ａが回転体４６の周方向に振動して、回転体４６が所定の方向に回転する。
【０１４４】
回転体４６の回転速度は、電極４２と電極４４の間への電圧の印加をＯＮ−ＯＦＦし、そのＯＮ−ＯＦＦの周期やデューティ比を変化させることにより、変化させることができる。突部４５ａの振動の振幅が電源電圧Ｖccによらずほとんど一定であるからである。
【０１４５】
また、電極４３とグランド電圧との間に可変抵抗手段を接続し、抵抗値を変化させたりすることにより、突部４５ａの発振周波数（弾性体４５の発振周波数）を変化させてもよい。これにより、回転体４６の回転速度をより正確に制御することができる。
【０１４６】
なお、本実施の形態では、電圧変換素子を用いた装置の発振機能を利用して振動型アクチュエータを構成したが、電圧変換素子を用いた装置の記憶機能を利用して積層アクチュエータを構成してもよい。積層アクチュエータは、複数の積層された圧電部材の必要な区画のみを切り替えて飽和電圧を印加することにより、歪み量をディジタル的に制御できるだけでなく、それぞれの層に歪みを記憶させることができ電圧の供給を停止しても歪みが長時間安定化させることができる。
【０１４７】
図１７は、本発明の第９の実施の形態に係る電圧変換素子を用いた装置としてのセンサの構成を概略的に示す回路図である。
【０１４８】
図１７において、本実施の形態に係る電圧変換素子を用いた装置としてのセンサ１７００は、図２の実線に示すヒステリシス特性を備えた反強誘電性の圧電部材１と、外力によって歪みが発生する強誘電性の圧電部材２と、グランド電圧を規定するアースに接続された電極３，５と、圧電部材２の歪みに応じた正極性の電圧が印加される電極４とを備える。
【０１４９】
センサ１７００では、まず、外力によって圧電部材２に歪みが発生すると、圧電部材２の歪みに応じた正極性の電圧が電極４に発生する。電極４に発生した電圧が圧電部材１の飽和電圧を超えると圧電部材１に大きな歪みが発生し、これにともなって、圧電部材２に更に歪みが発生する。これにより、外力を取り去っても、センサ１７００は、圧電部材２の歪みが記憶された状態となるので、電極４に出力された正極性の出力電圧Ｖoutが外力の大きさが所定の閾値を超えたかどうかを示すセンサとして機能する。
【０１５０】
なお、このようなセンサ１７００を平面的に複数個配置することにより、複数個の圧電部材２に発生した歪みの面圧分布を記憶してもよい。また、歪みとして記憶される外力の大きさを変えた複数のセンサを用いることにより、記憶された歪みの大きさを検知してもよい。
【０１５１】
図１８は、本発明の第８の実施の形態に係る電圧変換素子を用いた装置としてのディジタル／アナログ変換回路の構成を概略的に示す回路図である。
【０１５２】
図１８において、本実施の形態に係る電圧変換素子を用いた装置としてのディジタル／アナログ（Ｄ／Ａ）変換回路１８００は、２ビットのＤ／Ａ変換回路から成り、図２の実線に示すヒステリシス特性を備えた反強誘電性の圧電部材１，２５と、強誘電性の圧電部材２と、電極３，４，５，２７と、電極５を介して出力される電圧のゲインを調整するためのコンデンサ４７とを備える。圧電部材１，２５と圧電部材２の間の接合部材には電極４が接続されており、電極４はグランド電圧を規定するアースに接続されている。
【０１５３】
圧電部材１には、電極３を介してＤ１信号が入力される。圧電部材２５には、電極２７を介してＤ０信号が入力される。圧電部材２５は、その電極面積が圧電部材１の、例えば半分である。圧電部材１及び圧電部材２５は、同じ入力値で同じ歪み量が発生するように構成されている。圧電部材２５の電極面積が圧電部材１の半分であるので、圧電部材１と圧電部材２５に同じ歪み量が発生しても、圧電部材２５が圧電部材２に入力する電荷量は、圧電部材１が圧電部材２に入力する電荷量の半分である。
【０１５４】
Ｄ／Ａ変換回路１８００においては、Ｄ０信号及びＤ１信号に応じて圧電部材２に発生した電荷は電極５に電圧として印加される。圧電部材２とコンデンサ４７から成る並列回路の静電容量はほとんど変化しないので、発生した電荷量に応じた出力電圧Ｖoutを取り出すことができる。
【０１５５】
本実施の形態では、２ビットのＤ／Ａ変換回路を構成したが、１ビット以上のＤ／Ａ変換回路を構成することができる。
【０１５６】
図１９は、本発明の第９の実施の形態に係る電圧変換素子を用いた装置としてのアナログ／ディジタル変換回路の構成を概略的に示す回路図である。
【０１５７】
図１９において、本実施の形態に係る電圧変換素子を用いた装置としてのアナログ／ディジタル（Ａ／Ｄ）変換回路１９００は、図１８の２ビットのＤ／Ａ変換回路１８００における圧電部材１，２，２５から成る第１の電圧変換素子１９００ａと、強誘電性の圧電部材４８，４９から成る第２の電圧変換素子１９００ｂと、第１の電圧変換素子１９００ａと第２の電圧変換素子１９００ｂの間に設けられた電極５に接続されたコンデンサ４７と、第１の電圧変換素子１９００ａを制御するＤ／Ａ変換制御部５０とを備える。
【０１５８】
電極Ｖinを介して圧電部材４８にアナログ電圧を入力すると、これに比例した電荷が電極５に出力される。ここで、Ｄ／Ａ変換制御部５０によって第１の電圧変換素子１９００ａを制御して圧電部材２を歪ませると、アナログ電圧に比例した電荷と第１の電圧変換素子１９００ａの出力電荷の差に応じた電圧がコンデンサ４７に発生する。このとき、Ｄ／Ａ変換制御部５０は、コンデンサ４７に発生した電圧の符号を検出し、この電圧が０Ｖに近づくように第１の電圧変換素子１９００ａに入力すべきディジタル信号を変化させる。これにより、第１の電圧変換素子１９００ａに入力されたディジタル信号の値は、アナログ電圧をディジタル信号に変換した値と等しくなる。
【０１５９】
なお、本実施の形態では、アナログ電圧に応じて圧電部材４８に発生した歪みを圧電部材４９で電圧に変換したが、これに代えて、外力に応じて圧電部材４９に歪みを発生させてその歪みを電圧に変換してもよい。これにより、外力の大きさをディジタル信号に変換することができる。
【０１６０】
本実施の形態では、２ビットのＤ／Ａ変換回路を構成したが、１ビット以上のＤ／Ａ変換回路を構成することができる。
【０１６１】
図２０は、本発明の第１０の実施の形態に係る電圧変換素子を用いた装置としての蓄電素子の構成を概略的に示す回路図である。
【０１６２】
図２０において、本実施の形態に係る電圧変換素子を用いた装置としての蓄電素子２０００は、図２の実線に示すヒステリシス特性を備えた圧電部材１、及び強誘電性材料からなる圧電部材２から成る記憶素子と、グランド電圧を規定するアースに接続された電極３，５と、充電用端子に接続されたダイオード１９と、ダイオード１９及び記憶素子を接続する電極４とを備える。また、電極４は電圧出力に接続されている。
【０１６３】
充電用端子からダイオード１９を介して電極４へ所定以上の大きさの電圧を印加すると、圧電部材１に大きな歪みが発生し、これにともなって、圧電部材２が歪んで、電極４を介して電圧出力から電圧が出力される。圧電部材１は、そのヒステリシス特性によって歪みの大きさが決まっていることから、圧電部材２から出力される電圧の大きさはほぼ安定している。
【０１６４】
蓄電素子２０００の出力電圧特性としては、電流が出力されることによって充電された電荷が減少した場合に、圧電部材１のヒステリシス特性によって電極４の電圧が所定レベル以下となって急激に圧電部材１の歪みが開放され、その結果、出力電圧が０Ｖとなるなお、場合によっては、出力電圧が負極性の電圧となることがあるので、ダイオードを用いた保護回路を電圧出力端子に設けることが好ましい。
【０１６５】
図２０の蓄電装置２０００によれば、小さな充電電圧で大きな出力電圧を取り出すことができる。また、固体で構成されているので液漏れなどの心配をなくすことができる。
【０１６６】
なお、蓄電素子２０００の電荷容量を増大させるために、複数個の記憶素子を並列に接続したり、電極面積が大きい圧電部材１，２を用いて薄く構成したり、これを円柱状に巻いて構成したりしてもよい。
【０１６７】
また、電圧出力の端子にコンデンサを並列に接続してもよい。これにより、電圧を容易に変更することができる。さらには、圧電部材１，２から成るは記憶素子を不図示の筐体に収納してもよい。外部から歪みに対抗するような圧力を予め与えておくことで、圧電部材１に発生した歪みを圧電部材２へ効率良く伝達して蓄電効率を向上させることができる。
【０１６８】
また、本実施の形態では、電圧変換素子を用いて蓄電装置２００を構成したが、直流電圧で発振する発振素子を構成したり、これらを組み合わせて交流電源を構成したりしてもよい。
【０１６９】
また、上記の実施の形態では、説明を容易にするために、図２の実線に示すヒステリシス特性を備えた反強誘電性材料から成る圧電部材と、強誘電性材料から成る圧電部材とを隣接させた電圧変換素子を例に挙げたが、上述したように、一方の部材が電気−機械エネルギー変換素子であって他方の部材が機械−電気エネルギー変換素子であれば、必ずしも上記の圧電部材で構成される必要はない。
【０１７０】
なお、上記非特許文献１で述べられている点欠陥電歪材料は、従来の反強誘電性の圧電材料と同じヒステリシス特性（電界強度に対する歪み量の特性）を有するが、従来の一般的な反強誘電性の圧電材料と比較して数十〜百分の一の電界強度で同等の歪みを発生することが可能である。そのため、低電圧で大きな歪みを発生する圧電部材が利用できるようになり、様々な用途への適用が検討されるようになってきた。
【０１７１】
なお、これらの電圧変換素子は、電圧変換素子を構成する圧電部材に発生する歪みが大きいがゆえに、歪みによる電極の剥離や破断に対する対策が必要になる。本発明は、電気―機械エネルギー変換手段である反強誘電性の圧電部材にて大きな歪みを発生させ、これに隣接する機械−電気エネルギー変換素子である強誘電性の圧電部材で電圧に変換するため、この隣接の界面に大きな応力がかかる可能性がある。そこで界面の応力を緩和する方法について、以下に例を挙げる。
【０１７２】
第１の方法として、界面の電極を複数の領域に分け、複数の領域を互いに適当な距離をおいて配置する方法がある。複数の領域が界面に平行に配置されることにより、電気力線の界面と平行となる方向の成分が大きくなる。厚さ方向の電界で厚さが増加する方向の歪みが生じる場合、ポアソン比分の収縮が厚さ方向と直行する方向に働くが、ここで電気力線が厚さ方向と直行する界面と平行な方向の成分を設けることで、厚さ方向と直行する方向へ伸張する歪みが加わり、界面と平行な方向の歪みを緩和することができる。この方法は、歪みの伝達率を変えることになるので、上記電圧変換素子のゲイン調整に使うことも可能である。
【０１７３】
第２目の方法として、圧電部材と電極の接触面に生じた細かい凹凸を、高誘電率のゲル又は導電性のゲルで満たす方法がある。この場合、歪みを効率的に伝達するために電圧変換素子に圧力をかける必要がある。
【０１７４】
第３の方法として、電極自体にやわらかい材質を用いる方法がある。
【０１７５】
これらのような工夫を施すことで、電圧変換素子を破損させることなく実用化することが可能となる。
【産業上の利用可能性】
【０１７６】
本発明の実施の形態に係る電圧変換素子は、電気−機械エネルギー変換効果および機械−電気エネルギー変換効果を利用した素子を備えるデバイスに適用することができる。
【図面の簡単な説明】
【０１７７】
【図１】本発明の第１の実施の形態に係る電圧変換素子の構成を概略的に示す図である。
【図２】点欠陥のナノ秩序の対称性という性質を用いて可逆的な電歪を有する圧電部材及び強誘電性の圧電部材の歪み特性を模式的に示す図である。
【図３】本発明の第２の実施の形態に係る電圧変換素子としての増幅素子の構成を示す回路図である。
【図４】図３の増幅素子の各部の信号波形を示す図である。
【図５】図３の増幅素子の変形例の構成を概略的に示す回路図である。
【図６】本発明の第３の実施の形態に係る電圧変換素子を用いた装置としての発振素子の構成を概略的に示す回路図である。
【図７】図６の発振素子における各電極の電圧波形を示す図である。
【図８】（ａ）は、図６の発振素子の第１の変形例の構成を示す回路図であり、（ｂ）は、図６の発振素子の第２の変形例の構成を示す回路図である。
【図９】図８（ａ）の発振素子における各電極の電圧波形を示す図である。
【図１０】本発明の第４の実施の形態に係る電圧変換素子を用いた装置としての構成を概略的に示す回路図である。
【図１１】図１０の電圧変換素子を用いた装置における各電極の電圧波形を示す図である。
【図１２】（ａ）〜（ｆ）は、本発明の第５の実施の形態に係る電圧変換素子を用いた装置としての論理素子の構成を概略的に示す回路図である。
【図１３】図１２（ａ）〜図１２（ｆ）に示したような論理素子の出力電荷をリフレッシュするためのリフレッシュ回路の構成を概略的に示す回路図である。
【図１４】本発明の第６の実施の形態に係る電圧変換素子を用いた装置としての集積回路の構成を概略的に示す図である。
【図１５】本発明の第７の実施の形態に係る電圧変換素子を用いた装置としてのスピーカの構成を概略的に示す回路図である。
【図１６】本発明の第８の実施の形態に係る電圧変換素子を用いた装置としての振動型アクチュエータの構成を概略的に示す回路図である。
【図１７】本発明の第９の実施の形態に係る電圧変換素子を用いた装置としてのセンサの構成を概略的に示す回路図である。
【図１８】本発明の第８の実施の形態に係る電圧変換素子を用いた装置としてのディジタル／アナログ変換素子の構成を概略的に示す回路図である。
【図１９】本発明の第９の実施の形態に係る電圧変換素子を用いた装置としてのアナログ／ディジタル変換素子の構成を概略的に示す回路図である。
【図２０】本発明の第１０の実施の形態に係る電圧変換素子を用いた装置としての蓄電素子の構成を概略的に示す回路図である。
【符号の説明】
【０１７８】
１ 電気−機械エネルギー変換素子である反強誘電性の圧電部材
２ 機械−電気エネルギー変換素子である強誘電性の圧電部材
３，４，５ 電極
１００ 電圧変換素子
【特許請求の範囲】
【請求項１】
第１の端子に接続された電気−機械エネルギー変換素子と、前記第１の端子とは異なる第２の端子に接続された機械−電気エネルギー変換素子を備え、前記機械−電気エネルギー変換素子は前記電気−機械エネルギー変換素子によって生じた歪みを受けて歪みを発生し、前記機械−電気エネルギー変換素子が歪むことによって前記第２の端子に発生した電圧が前記電気−機械エネルギー変換素子が前記機械−電気エネルギー変換素子と同じ量だけ歪みを発生するために前記第１の端子に入力される電圧とは異なることを特徴とする電圧変換素子。
【請求項２】
前記電気−機械エネルギー変換素子は、入力としての電界強度と出力としての歪み量との関係においてヒステリシスを有することを特徴とする請求項１記載の電圧変換素子。
【請求項３】
前記電気−機械エネルギー変換素子は、前記ヒステリシスを有するにもかかわらず、歪み量が飽和するよりも低い所定の電界強度にて単一の歪み量を有することを特徴とする請求項２記載の電圧変換素子。
【請求項４】
前記所定の電界強度は０であることを特徴とする請求項３記載の電圧変換素子。
【請求項５】
前記電気−機械エネルギー変換素子は反強誘電性の圧電材料から成ることを特徴とする請求項１乃至４のいずれか１項に記載の電圧変換素子。
【請求項６】
前記機械−電気エネルギー変換素子は分極処理が施されていることを特徴とする請求項１乃至５のいずれか１項に記載の電圧変換素子。
【請求項７】
前記機械−電気エネルギー変換素子は強誘電性の圧電材料から成ることを特徴とする請求項６記載の電圧変換素子。
【請求項８】
前記電気−機械エネルギー変換素子と前記機械−電気エネルギー変換素子が隣接して配置されることを特徴とする請求項１乃至７のいずれか１項に記載の電圧変換素子。
【請求項９】
前記電気−機械エネルギー変換素子と前記機械−電気エネルギー変換素子が絶縁部材を挟んで隣接して配置されることを特徴とする請求項１乃至７のいずれか１項に記載の電圧変換素子。
【請求項１０】
前記電気−機械エネルギー変換素子と前記機械−電気エネルギー変換素子の両方に接続された第３の端子を有することを特徴とする請求項１乃至８のいずれか１項に記載の電圧変換素子。
【請求項１１】
前記第２の端子に発生した電圧は、前記第１の端子に入力される電圧よりも大きいことを特徴とする請求項１乃至１０のいずれか１項に記載の電圧変換素子。
【請求項１２】
請求項１０記載の電圧変換素子と、前記第１の端子と前記第３の端子の間に所定の電圧を供給し前記第２の端子から電圧を取り出す電圧制御回路を有することを特徴とする電圧変換素子を用いた装置。
【請求項１３】
請求項１乃至１２のいずれか１項に記載の電圧変換素子を用いた論理回路から成ることを特徴とする電圧変換素子を用いた装置。
【請求項１４】
請求項１乃至１２のいずれか１項に記載の電圧変換素子を用いた発振回路から成ることを特徴とする電圧変換素子を用いた装置。
【請求項１５】
前記発振回路は、前記第２の端子に基準電位を印加する基準電位供給手段を有し、前記第１の端子に電圧を供給し、前記第３の端子から出力することを特徴とする請求項１４記載の電圧変換素子を用いた装置。
【請求項１６】
前記発振回路は、前記第３の端子に接続された抵抗を備えることを特徴とする請求項１５記載の電圧変換素子を用いた装置。
【請求項１７】
前記発振回路は、前記第１の端子又は前記第３の端子に接続された第１の抵抗と、前記第１の抵抗と前記第２の端子を接続する第２の抵抗とを備えることを特徴とする請求項１５記載の電圧変換素子を用いた装置。
【請求項１８】
請求項１０記載の電圧変換素子を備え、前記第３の端子を介して前記電気−機械エネルギー変換素子に電圧を供給して前記電気−機械エネルギー変換素子に歪みを発生させ、前記電気−機械エネルギー変換素子に発生した歪みを受けて前記機械−電気エネルギー変換素子にて発生した電圧を保持することを特徴とする電圧変換素子を用いた装置。
【請求項１９】
請求項１乃至１２のいずれか１項に記載の電圧変換素子を備え、前記電気−機械エネルギー変換素子は複数に分割され、当該分割された電気−機械エネルギー変換素子のそれぞれに少なくとも１ビットのディジタル信号を入力し、前記機械−電気エネルギー変換素子にて発生した電圧を前記第２の端子より出力することによりディジタル／アナログ変換を行うことを特徴とする電圧変換素子を用いた装置。
【請求項２０】
請求項１乃至１２のいずれか１項に記載の電圧変換素子から成る第１の電圧変換素子と第２の電圧変換素子を備え、
前記第１の電圧変換素子における電気−機械エネルギー変換素子は複数に分割され、当該分割された電気−機械エネルギー変換素子のそれぞれに少なくとも１ビットのディジタル信号を入力し、前記機械−電気エネルギー変換素子にて発生した電圧を前記第２の端子より出力するものであって、
前記第２の電圧変換素子の第１端子及び第２の端子の一方を前記第１の電圧変換素子の第２の端子に接続し、他方にアナログ電圧を供給し、
前記第２の電圧変換素子に歪みが生じないように前記第１の電圧変換素子の電気−機械エネルギー変換素子に入力されるディジタル信号を制御することによってアナログ／ディジタル変換を行うことを特徴とする電圧変換素子を用いた装置。
【請求項２１】
請求項１乃至１２のいずれか１項に記載の電圧変換素子と、前記電気−機械エネルギー変換素子に電圧を供給する電圧制御手段と、前記第２の端子の電圧を前記第１の端子に帰還させることで前記電気−機械エネルギー変換素子に発生した所定の発振周波数の振動に基づいて発音する発音体とを備えることを特徴とする電圧変換素子を用いた装置。
【請求項２２】
前記第１の端子に帰還させるべき前記第２の端子からの電圧をフィルタリングするフィルタを備えることを特徴とする請求項２１記載の電圧変換素子を用いた装置。
【請求項２３】
請求項１乃至１２のいずれか１項に記載の電圧変換素子と、前記電気−機械エネルギー変換素子に電圧を供給する電圧制御手段と、前記第２の端子の電圧を前記第１の端子に帰還させることで前記電気−機械エネルギー変換素子に発生した所定の発振周波数の振動によって駆動される被移動体とを備えることを特徴とする電圧変換素子を用いた装置。
【請求項２４】
前記電気−機械エネルギー変換素子に電圧を印加すべき周期及びデューティ比を変化させることにより前記被移動体の移動速度を制御する移動速度制御手段を備えることを特徴とする請求項２３記載の電圧変換素子を用いた装置。
【請求項２５】
請求項１乃至１２のいずれか１項に記載の電圧変換素子を備え、前記第２の端子の電圧を前記第１の端子に帰還させることで、前記機械−電気エネルギー変換素子から得られる電圧より前記機械−電気エネルギー変換素子に発生した歪みの大きさを検出することを特徴とする電圧変換素子を用いた装置。
【請求項２６】
請求項１乃至１２のいずれか１項に記載の電圧変換素子を回路素子として複数備え、複数の前記回路素子間には緩衝部材を配置して集積回路を形成することを特徴とする電圧変換素子を用いた装置。
【請求項２７】
前記電圧変換素子の分極の有無及び当該分極の方向から成る分極に関する情報、並びに前記複数の回路素子間の接続に関する情報のうち、少なくとも前記分極に関する特性を組み合わせることによりプログラムを構築するように構成されていることを特徴とする請求項２６記載の電圧変換素子を用いた装置。
【請求項２８】
前記機械−電気エネルギー変換素子の出力電荷を再充電するリフレッシュ回路を備えることを特徴とする請求項２６又は２７記載の電圧変換素子を用いた装置。
【請求項１】
第１の端子に接続された電気−機械エネルギー変換素子と、前記第１の端子とは異なる第２の端子に接続された機械−電気エネルギー変換素子を備え、前記機械−電気エネルギー変換素子は前記電気−機械エネルギー変換素子によって生じた歪みを受けて歪みを発生し、前記機械−電気エネルギー変換素子が歪むことによって前記第２の端子に発生した電圧が前記電気−機械エネルギー変換素子が前記機械−電気エネルギー変換素子と同じ量だけ歪みを発生するために前記第１の端子に入力される電圧とは異なることを特徴とする電圧変換素子。
【請求項２】
前記電気−機械エネルギー変換素子は、入力としての電界強度と出力としての歪み量との関係においてヒステリシスを有することを特徴とする請求項１記載の電圧変換素子。
【請求項３】
前記電気−機械エネルギー変換素子は、前記ヒステリシスを有するにもかかわらず、歪み量が飽和するよりも低い所定の電界強度にて単一の歪み量を有することを特徴とする請求項２記載の電圧変換素子。
【請求項４】
前記所定の電界強度は０であることを特徴とする請求項３記載の電圧変換素子。
【請求項５】
前記電気−機械エネルギー変換素子は反強誘電性の圧電材料から成ることを特徴とする請求項１乃至４のいずれか１項に記載の電圧変換素子。
【請求項６】
前記機械−電気エネルギー変換素子は分極処理が施されていることを特徴とする請求項１乃至５のいずれか１項に記載の電圧変換素子。
【請求項７】
前記機械−電気エネルギー変換素子は強誘電性の圧電材料から成ることを特徴とする請求項６記載の電圧変換素子。
【請求項８】
前記電気−機械エネルギー変換素子と前記機械−電気エネルギー変換素子が隣接して配置されることを特徴とする請求項１乃至７のいずれか１項に記載の電圧変換素子。
【請求項９】
前記電気−機械エネルギー変換素子と前記機械−電気エネルギー変換素子が絶縁部材を挟んで隣接して配置されることを特徴とする請求項１乃至７のいずれか１項に記載の電圧変換素子。
【請求項１０】
前記電気−機械エネルギー変換素子と前記機械−電気エネルギー変換素子の両方に接続された第３の端子を有することを特徴とする請求項１乃至８のいずれか１項に記載の電圧変換素子。
【請求項１１】
前記第２の端子に発生した電圧は、前記第１の端子に入力される電圧よりも大きいことを特徴とする請求項１乃至１０のいずれか１項に記載の電圧変換素子。
【請求項１２】
請求項１０記載の電圧変換素子と、前記第１の端子と前記第３の端子の間に所定の電圧を供給し前記第２の端子から電圧を取り出す電圧制御回路を有することを特徴とする電圧変換素子を用いた装置。
【請求項１３】
請求項１乃至１２のいずれか１項に記載の電圧変換素子を用いた論理回路から成ることを特徴とする電圧変換素子を用いた装置。
【請求項１４】
請求項１乃至１２のいずれか１項に記載の電圧変換素子を用いた発振回路から成ることを特徴とする電圧変換素子を用いた装置。
【請求項１５】
前記発振回路は、前記第２の端子に基準電位を印加する基準電位供給手段を有し、前記第１の端子に電圧を供給し、前記第３の端子から出力することを特徴とする請求項１４記載の電圧変換素子を用いた装置。
【請求項１６】
前記発振回路は、前記第３の端子に接続された抵抗を備えることを特徴とする請求項１５記載の電圧変換素子を用いた装置。
【請求項１７】
前記発振回路は、前記第１の端子又は前記第３の端子に接続された第１の抵抗と、前記第１の抵抗と前記第２の端子を接続する第２の抵抗とを備えることを特徴とする請求項１５記載の電圧変換素子を用いた装置。
【請求項１８】
請求項１０記載の電圧変換素子を備え、前記第３の端子を介して前記電気−機械エネルギー変換素子に電圧を供給して前記電気−機械エネルギー変換素子に歪みを発生させ、前記電気−機械エネルギー変換素子に発生した歪みを受けて前記機械−電気エネルギー変換素子にて発生した電圧を保持することを特徴とする電圧変換素子を用いた装置。
【請求項１９】
請求項１乃至１２のいずれか１項に記載の電圧変換素子を備え、前記電気−機械エネルギー変換素子は複数に分割され、当該分割された電気−機械エネルギー変換素子のそれぞれに少なくとも１ビットのディジタル信号を入力し、前記機械−電気エネルギー変換素子にて発生した電圧を前記第２の端子より出力することによりディジタル／アナログ変換を行うことを特徴とする電圧変換素子を用いた装置。
【請求項２０】
請求項１乃至１２のいずれか１項に記載の電圧変換素子から成る第１の電圧変換素子と第２の電圧変換素子を備え、
前記第１の電圧変換素子における電気−機械エネルギー変換素子は複数に分割され、当該分割された電気−機械エネルギー変換素子のそれぞれに少なくとも１ビットのディジタル信号を入力し、前記機械−電気エネルギー変換素子にて発生した電圧を前記第２の端子より出力するものであって、
前記第２の電圧変換素子の第１端子及び第２の端子の一方を前記第１の電圧変換素子の第２の端子に接続し、他方にアナログ電圧を供給し、
前記第２の電圧変換素子に歪みが生じないように前記第１の電圧変換素子の電気−機械エネルギー変換素子に入力されるディジタル信号を制御することによってアナログ／ディジタル変換を行うことを特徴とする電圧変換素子を用いた装置。
【請求項２１】
請求項１乃至１２のいずれか１項に記載の電圧変換素子と、前記電気−機械エネルギー変換素子に電圧を供給する電圧制御手段と、前記第２の端子の電圧を前記第１の端子に帰還させることで前記電気−機械エネルギー変換素子に発生した所定の発振周波数の振動に基づいて発音する発音体とを備えることを特徴とする電圧変換素子を用いた装置。
【請求項２２】
前記第１の端子に帰還させるべき前記第２の端子からの電圧をフィルタリングするフィルタを備えることを特徴とする請求項２１記載の電圧変換素子を用いた装置。
【請求項２３】
請求項１乃至１２のいずれか１項に記載の電圧変換素子と、前記電気−機械エネルギー変換素子に電圧を供給する電圧制御手段と、前記第２の端子の電圧を前記第１の端子に帰還させることで前記電気−機械エネルギー変換素子に発生した所定の発振周波数の振動によって駆動される被移動体とを備えることを特徴とする電圧変換素子を用いた装置。
【請求項２４】
前記電気−機械エネルギー変換素子に電圧を印加すべき周期及びデューティ比を変化させることにより前記被移動体の移動速度を制御する移動速度制御手段を備えることを特徴とする請求項２３記載の電圧変換素子を用いた装置。
【請求項２５】
請求項１乃至１２のいずれか１項に記載の電圧変換素子を備え、前記第２の端子の電圧を前記第１の端子に帰還させることで、前記機械−電気エネルギー変換素子から得られる電圧より前記機械−電気エネルギー変換素子に発生した歪みの大きさを検出することを特徴とする電圧変換素子を用いた装置。
【請求項２６】
請求項１乃至１２のいずれか１項に記載の電圧変換素子を回路素子として複数備え、複数の前記回路素子間には緩衝部材を配置して集積回路を形成することを特徴とする電圧変換素子を用いた装置。
【請求項２７】
前記電圧変換素子の分極の有無及び当該分極の方向から成る分極に関する情報、並びに前記複数の回路素子間の接続に関する情報のうち、少なくとも前記分極に関する特性を組み合わせることによりプログラムを構築するように構成されていることを特徴とする請求項２６記載の電圧変換素子を用いた装置。
【請求項２８】
前記機械−電気エネルギー変換素子の出力電荷を再充電するリフレッシュ回路を備えることを特徴とする請求項２６又は２７記載の電圧変換素子を用いた装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【公開番号】特開２００６−１４０８５０（Ｐ２００６−１４０８５０Ａ）
【公開日】平成１８年６月１日（２００６．６．１）
【国際特許分類】
【出願番号】特願２００４−３２９７８８（Ｐ２００４−３２９７８８）
【出願日】平成１６年１１月１２日（２００４．１１．１２）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
【公開日】平成１８年６月１日（２００６．６．１）
【国際特許分類】
【出願日】平成１６年１１月１２日（２００４．１１．１２）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
[ Back to top ]