電子機器の製造方法

【課題】フリップチップ実装半導体とはんだ実装部品が混載した電子機器において、両者を近接して短時間で効率よく実装することができない課題に関し、新規なフラックス塗布方法およびはんだ供給方法を提案し、電子機器の小型化に適した実装方法を提供するものである。
【解決手段】半導体チップを回路基板上にフリップチップ実装した後、フラックスを部品搭載ランド部に一括転写塗布し、その上に、フラックス浸透性の基材に複数のはんだ片を保持した構造のはんだチップを載置し、チップ部品を前記はんだチップ上に載置し、リフローして回路基板に接続させる。

【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体チップや回路部品を回路基板上に実装してなる電子機器の製造技術に関するものである。
【背景技術】
【０００２】
近年、電子機器には携帯機器等に代表される薄型化、小型化の要求が高まっている。それらの機器に使用される部品実装方法において、半導体のパッケージ品を使用せず、半導体ベアチップをアクティブ阻止面を基板表面側に向けて直接接合させる、いわゆるフリップチップ実装方式を導入して部品の占有面積削減や薄型化を実現している。
【０００３】
電子機器は、半導体チップだけでなく、抵抗やコンデンサ等の受動部品も搭載しているため、回路基板上に半導体チップと受動部品を混載して実装することが行われる。
【０００４】
以下、このような半導体ベアチップと受動部品が同一基板上に実装された電子機器を製造する工程を、図を用いて説明する。
【０００５】
フリップチップ実装方法の代表的なものは、熱硬化性接着剤を用いた実装方法である。
【０００６】
まず、図５（ａ）に示すように、１０１は半導体チップであり、接続パッド上に金製の突起からなるバンプ１０２が形成されている。この半導体チップ１０１を回路基板１０４上に設けられた基板ランド１０５に熱硬化性接着剤１０３を介して圧接、加熱して接着剤１０３を硬化させ、図５（ｂ）に示すようにバンプ１０２と基板ランド１０５間に電気的に接続を得た状態で保持させる。このとき、接着剤１０３の代わりにフィルム状熱硬化性接着剤中に金メッキ粒子などの導電性フィラを入れた、いわゆる異方導電性フィルム（ＡＣＦ）が用いられる場合もある。
【０００７】
次に図５（ｃ）に示すように、１０７はメタル印刷版であり、先に実装されている半導体チップ１０１との干渉を避けるために、一部を膨らませた形状に加工した凸状部１０８を備えている。このメタル印刷版１０７を用いて半導体チップ１０１周辺に実装される受動部品用ランド１０６上にはんだペースト１１０を供給する。
【０００８】
次に図５（ｄ）に示すように、１０９は硬化ゴム等からなるスキージであり、このスキージ１０９とメタル印刷版１０７によって印刷作業を行い、図５（ｅ）に示すように、ランド１０６上にはんだペースト１１０を供給する。
【０００９】
次に図５（ｆ）に示すように、１１１は表面実装部品であるチップ抵抗等であり、このチップ抵抗１１１をはんだペースト１１０の上にマウントした後、リフロー工程を行い、図５（ｇ）に示すようにはんだフィレット１１２を形成し、はんだ実装工程を完了する。
【００１０】
また、はんだの供給方法としては、メタル印刷版１０７を用いたスクリーン印刷法が一般的であるが、他の方法としては、ディスペンサーを用いてはんだペースト１１０を供給する方法や、はんだ片をチップ化してマウンターにて供給する方法や、はんだボールをマウンターにて供給する方法などが知られている。
【００１１】
この出願の発明に関する先行技術文献情報としては、例えば特許文献１，２が知られている。
【特許文献１】特開２００１−４４２３９号公報
【特許文献２】特開平９−８３１２２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
従来のような、フリップチップ実装した半導体チップとはんだ実装受動部品の混載実装方法では、半導体チップとその周辺の受動部品の間隔に制限があり、また、工程時間の延長を招いていた。
【００１３】
特開２００１−４４２３９号公報に記載されている、凸形状加工した印刷版１０７を用いてはんだペースト１１０を基板ランド上に供給する方法では、図６に示すように、半導体チップ１０１との干渉を避けるため版１０７を部分的に凸状に膨らませた凸状部１０８を備えた構成としている。
【００１４】
前記公報では、印刷版１０７を凸状に膨らませた形状として具体的に凸状部１０８の形状を規定していないが、実工程においては凸状部１０８を備えた印刷版１０７を使用して印刷を実施する際には、スキージ１０９をスムーズに移動させるために、図６に示すような傾斜の緩い斜面部１１３が必要となることが分かっている。
【００１５】
また、凸状部１０８と半導体チップ１０１との間には接触を防ぐための隙間も必要であり、結果としてはんだペースト１１０は少なくとも半導体チップ１０１の厚みプラス０．５ｍｍ以上離れた位置にしか印刷できないことが知られている。
【００１６】
従って、図７に示すように、はんだ実装受動部品を載置できるのは、はんだペースト１１０が印刷可能な領域のみになるので、半導体チップ１０１の厚みが０．３〜０．６ｍｍ程度である、この場合、最小部品間距離にすると０．８〜１．１ｍｍ程度となる。
【００１７】
はんだ実装の受動部品同士の隣接部品間距離における最先端技術水準が約０．１ｍｍであることからすると、前記の０．８〜１．１ｍｍという部品間距離は機器全体の小型化に対する大きな障害といえる。
【００１８】
半導体チップ１０１をさらに薄くすることは可能であるが、別加工工程が必要であり、コストの上昇になるとともに、実装工程での極端に薄い半導体チップ１０１のハンドリングが困難になり、作業性が低下するという課題が生じてしまう。
【００１９】
基板１０４上の半導体チップ１０１に近接してはんだペースト１１０を供給できる他の方法としては、ディスペンサーを用いる方法がある。
【００２０】
これは、エア式やポンプ式のディスペンサーを用いてはんだペースト１１０を供給する方法であるが、粘性の高いはんだペースト１１０を基板ランド上に１点ずつ吐出するプロセスとなり、印刷法に比べてプロセス時間が極端に長くなるという課題が生じてしまう。これは、はんだボールを用いた方法の場合も同様である。
【００２１】
また、はんだを供給する他の方法として、特開平９−８３１２２号公報に記載されているように、はんだ片をチップ化してマウンターにて供給する方法が知られている。
【００２２】
この方法では、はんだ片をマウンターで供給するため、半導体チップ１０１の近傍にも供給可能であり、また、高速マウンターを用いれば、前記ディスペンサー法に比べて短時間ではんだを供給できるが、フラックスの供給方法という点に課題を有してしまう。
【００２３】
すなわち、前記公報ではフラックスの塗布をはんだ片および表面実装部品について、各々の搭載時にフラックス転写の工程が余分に生じ、一部品あたりの実装時間が長くなることになり、多数個の部品を有する電子機器では実装速度が大きく低下するという点に課題を有してしまうものであった。
【００２４】
各部品を真空吸着して移動、載置させる構造であるマウンターはフラックスが吸着ノズルに付着すると部品がノズルに粘着する、あるいは、ノズルが詰まって吸着不能になる等の不具合が生じるため、はんだ片及びチップ部品に別工程で予めフラックスを塗布して実装時間短縮を図ろうという対策は有効ではない。
【００２５】
本発明は、前記従来の課題を解決するもので、先に実装された半導体チップの極近傍にある受動部品はんだ実装用基板ランドに対し、高速ではんだ及びフラックスを供給でき、全体として小型化及び工程短時間化を達成できる半導体チップとはんだ実装受動部品の混載実装電子機器を製造する方法を提供するものである。
【課題を解決するための手段】
【００２６】
前記従来の課題を解決するために、本発明は、フラックスを回路基板上の基板ランド部に転写塗布する工程、基材に複数のはんだ片を保持した構造のはんだチップを上記フラックス塗布部に載置する工程、表面実装部品を前記はんだチップ上に載置する工程、前記はんだチップをリフローして表面実装部品を回路基板に接続する工程を有するものである。
【発明の効果】
【００２７】
本発明の電子機器の製造方法は、先に実装された半導体チップの極近傍にある受動部品のはんだ実装用基板ランドに対し、高速でフラックス及びはんだを供給できるので、半導体チップと隣接部品間の大幅な距離削減を実現し、かつ、歩留まり良く受動部品をリフロー実装でき、短時間工程にて小型化に優れた半導体チップと受動部品の混載実装電子機器が得られるという効果を有するものである。
【発明を実施するための最良の形態】
【００２８】
（実施の形態）
以下、本発明の実施の形態における電子機器の製造方法について図面を参照しながら説明する。
【００２９】
図１および図２は本実施の形態における電子機器の製造方法を説明する図である。
【００３０】
図１（ａ）において、１は半導体チップであり、その底面に複数の突起電極としての金バンプ２が設けられている。４は回路基板であり、半導体チップ１の金バンプ２と対向するように第１ランド５が設けられているとともに、表面実装部品としてのチップ抵抗９の電極と対向するように第２ランドが設けられている。３は熱硬化性接着剤であり、これを介して半導体チップ１を回路基板４上に固定するように設けられている。
【００３１】
ここで、まず図１（ａ）に示すように、熱硬化性接着剤３を回路基板４上に設けられた第１ランド５上に塗布する（工程ａ）。
【００３２】
次に、図１（ｂ）に示すように、半導体チップ１の金バンプ２と回路基板４上の第１ランド５とが一致するように半導体チップ１の位置整合を行い、半導体チップ１を回路基板４に対し、加圧しながら加熟を行う。これにより、熱硬化性接着剤３が硬化され、金バンプ２と第１ランド５の電気的導通が図られるとともに、半導体チップ１が回路基板４上に固定される（工程ｂ）。
【００３３】
なお、半導体チップ１における金バンプ２は金ワイヤを用いた、いわゆるスタッドバンプ法やめっき法などにより予め形成されており、また、熱硬化性接着剤３は、フィルム状でもペースト状のものでも同様に用いることができる。
【００３４】
次に、図１（ｃ）に示すように、第２ランド６上にフラックス７を塗布する。このフラックス７はロジン等をベースに活性剤を加えたものであり、これにより接合部の洗浄ができるとともに、金属の酸化を防止でき、さらに溶けたはんだの表面能力を下げて、濡れ性を向上させることができる（工程ｃ）。なお、この工程の詳細は後で詳述する。
【００３５】
次に図１（ｄ）に示すように、はんだチップ８をフラックス７上にマウンターなどで載置する（工程ｄ）。
【００３６】
これにより、はんだチップ８の基材１４がフラックス７が浸透するように作成してあるため、しばらくすると、フラックス７がはんだチップ８の上面まで浸透し、上面がフラックス７で濡れた図１（ｅ）のような状態となる（工程ｅ）。
【００３７】
ここで、前記工程ｄにおいて用いられる、はんだチップ８について説明する。
【００３８】
図３（ａ）に示すように、はんだチップ８は、はんだからなる複数のはんだ片１５を２つの基材１４で挟持するように構成されており、はんだ片１５はその大きさと間隔が回路基板４上の第２ランド６の大きさに合わせて作成されている。基材１４には、フラックス７が浸透するとともに、はんだリフロー時に溶解する材質を使用する。例えば、ろうや、固形ワックス、ロジン、ロジンエステルなどを主成分とする材料を使用する。
【００３９】
このはんだチップ８を用いることが、実装の効率を大きく向上させる飛躍的進歩を生み出すものである。なお、この技術についての詳細は後で詳述する。
【００４０】
次に、図１（ｆ）に示すように、９は表面実装部品の一つである、チップ抵抗であり、チップの両端に電極端子を有している。チップ抵抗９はフラックス７によって上面が濡れた状態のはんだチップ８上に載置され、粘着して安定する（工程ｆ）。
【００４１】
図１（ｆ）に示した回路基板４をリフロー炉に通すと、はんだチップ８が加熱され、基材１４がまず溶融し、フラックス７と混合され、はんだの融点に達するとはんだが溶融し、チップ抵抗９の電極と第２ランド６に濡れ広がり、フィレット１０を形成する。その結果、図１（ｇ）に示すように、チップ抵抗９は、はんだフィレット１０によって基板ランド６に接合され、基材１４はフラックス７の残渣と一体になる（工程ｇ）。なお、フラックス７の残渣は通常のフラックス洗浄工程にて除去することができる。
【００４２】
以上の工程ａから工程ｇを経てはんだ実装工程が完了する。
【００４３】
ここで、前記工程ｃにおけるフラックス７の塗布方法である転写法について説明する。
【００４４】
図２（ａ）〜（ｄ）に示すように、１３は樹脂等からなるフラックス転写用の版であり、支持材１２によって支持されており、フラックス７を塗布すべき箇所が凸状になるように加工されている。この凸状部の高さは実装された半導体チップ１の厚みより大きくする。１１はフラックス７を薄く展開させた容器である。
【００４５】
これらを用いて、フラックス７を回路基板４上に設けた、部品を搭載するランド６部に塗布する工程について説明する。
【００４６】
図２（ａ），（ｂ）において、容器１１内で薄く展開されたフラックス７に押し付けられた版１３を引き上げると、凸状部分にフラックス７が付着した状態となる。図２（ｃ），（ｄ）において、半導体チップ１が先に実装された回路基板４に版１３を押し当てると、フラックス７が回路基板４上の部品実装用ランド６付近に転写、塗布される。この時、版１３の凸状部の高さは半導体チップ１の厚みより大きく形成してあるため、版１３が半導体チップ１に接触することはない。
【００４７】
この方法によると、受動部品の数によらず、かつ半導体チップ１の極近傍であっても、一度の転写工程で全ての受動部品実装箇所に、半導体チップ１と干渉することなくフラックス７を塗布することができるという点に技術的な飛躍を有しており、電子機器の小型化の効果が大なるものである。
【００４８】
また、部品によって版１３の突起部の寸法を調整し、最適な量のフラックス７を供給することが可能である。また、半導体チップ１の種類が複数の場合は最も厚みが大きいチップが版に接触しない高さに突起高さを設定することにより、全く同じ工程でフラックス７の塗布が可能である。
【００４９】
また、版１３の半導体チップ１に対応する部分のみを切り欠いた切欠部を形成することによってもフラックス７の供給は可能である。すなわち、版１３が半導体チップ１に接触することなく、実装箇所にフラックス７を塗布できる方法であればよい。
【００５０】
なお、版１３の材質は樹脂に限らず、形状加工が可能でフラックス７が付着するものであれば使用することができる。
【００５１】
次に工程ｄ，ｅ，ｆで用いられる、はんだチップ８について説明する。
【００５２】
複数のはんだ片１５を２つの基材１４で挟持された構成において、一方のはんだ片１５と他方のはんだ片１５との間は絶縁されている必要があり、絶縁の方法は隙間１５ａを形成させる方法でもよく、また、隙間１５ａの部分に樹脂などの絶縁材料（図示せず）を用いてはんだ片１５とともに基材１４によって挟持させてもよい。この絶縁材料を用いることによって、複数のはんだ片１５間の位置精度を向上させることが可能になる。
【００５３】
また、はんだチップ８におけるはんだ片１５の大きさおよび間隔は、対面する回路基板４上の第２ランド６に導通が確保されればよく、正確に一致させる必要はない。はんだチップ８をその後実装するチップ部品の寸法より若干大きくすることにより、マウンターによるチップ部品を載置する際の必要位置精度を下げることができる。
【００５４】
基材１４は、フラックス７を浸透させるため、多孔質の材料を用いてもよく、図３（ｂ）に示すように、少なくとも１つ以上の貫通孔１６を設けてもよい。材質としては、常温で固体であり、はんだ溶融温度以下で溶解し、液状となり、フラックス７との相溶性がある材料であれば前記以外の材料であっても使用できる。基材１４がはんだリフロー工程で加熱される以前に、フラックス７に含まれる溶剤成分に溶解する材料であっても、一度載置されたはんだ片が移動することはないため、問題はない。
【００５５】
上記構成により、２個のはんだ片１５を有するはんだチップ８は、１回のマウント作業で１個のチップ部品に対応した２個のはんだ片１５を載置させることが可能であるので、個別のはんだ片１５をマウントすることに対し２倍のマウント効率を発揮することができる点が技術の飛躍的進歩であり、実装の効率を大きく向上させるものである。
【００５６】
この点は、従来のはんだボールをマウンターにて載置する方法と比較しても同様の効果を奏するものである。
【００５７】
さらに、多数個の抵抗やコンデンサを結合し、一個の部品としたアレイチップといわれる部品の場合、電極数は結合した素子の数と素子一個の電極数の積となるため、従来の構成であれば、この電極数の積と同数のはんだが必要であったが、本実施の形態によれば、はんだチップ８の形成するはんだ片１５を基材１４上に必要数保持させることにより、１個のはんだチップで対応させることができる。ただし、通常部品用の２個のはんだ片１５からなるはんだチップ８を多数個マウントしてアレイチップに対応させてもよい。
【００５８】
また、図３（ａ）に示すように、はんだ片１５を両側から挟持した構成にすることによって、はんだチップ８の表裏区別がなくなり、梱包せずバルクでマウンターへ供給して基板上に載置することが可能になる。
【００５９】
このマウンター方式はチップの梱包が不要で、追加補給することなく大量のチップをマウントでき、マウンターの連続運転性に優れるという特長を有する。しかし、図４に示すように、基材１４を片側としても、テーピングやトレイ梱包し、表裏を区別してマウンターへ供給することにより、使用することができる。
【００６０】
以上のような構成によって次に示す効果を奏する。
【００６１】
従来の工法では例えば図５において、はんだペースト１１０を印刷供給して、その上にチップ部品１１１を載置する際に、微細なはんだ粒の移動により、隣接部品のはんだペーストと近接し、リフロー時にブリッジショートとなることがあるが、本発明の実施形態によると、図１（ｄ）〜（ｆ）において、はんだチップ８は基板ランド形状に近い個片であるので、部品搭載時にはんだが変形することはなく、はんだブリッジによる不良発生を防ぐことができる。
【００６２】
従って例えば、近々に使用が始まる外形０．４ｍｍ×０．２ｍｍのチップ部品のような、将来さらに小型の部品を実装する場合においても有利な工法といえる。
【００６３】
以上のように、本実施の形態では工程ａから工程ｇを順次行うことにより、フリップチップ実装された半導体チップ１に極近接してチップ抵抗９等の表面実装部品を実装することができる。
【００６４】
また、本実施の形態では、工程ｃにおいてフラックス７の塗布を転写法で行うことにより、半導体チップ１に干渉することなく一括してフラックス７を塗布することができ、工程の時間短縮を図ることができる。
【００６５】
また、本実施の形態では、はんだチップ８を表裏のない構造とすることでマウンター機器に連続運転性に優れるバルク供給することを可能とし、さらに、はんだリフロー時に溶融しフラックス７と相溶する基材１４で作成することで、はんだリフロー時に良好なはんだ濡れ性を得ることができるものである。
【産業上の利用可能性】
【００６６】
以上のように、本発明にかかる電子機器の製造方法は、半導体ベアチップと受動部品が混載された電子機器に関し、フリップチップ実装された半導体チップに極近接してチップ抵抗等のはんだ実装部品を実装することができるため、実装面積の非常に小さい機器を得ることが可能であるとともに、工程時間や部品実装歩留まりに対する影響を極力抑えることができるものであるので、携帯電子機器や電子機器に内蔵する機能モジュールの一層の小型化に利用価値大なるものである。
【図面の簡単な説明】
【００６７】
【図１】（ａ）〜（ｇ）本発明の実施の形態における工程を説明する模式図
【図２】本発明の実施の形態におけるフラックス塗布工程を説明する模式図
【図３】（ａ）本発明の実施の形態におけるはんだチップの側面図、（ｂ）本発明の実施の形態におけるはんだチップの斜視図
【図４】本発明の実施の形態におけるはんだチップの側面図
【図５】従来の実装工程の例を示す模式図
【図６】従来の実装工程の例を示す模式図
【図７】従来の工程による実装状態の模式図
【符号の説明】
【００６８】
１，１０１半導体チップ
２，１０２金バンプ
３，１０３熱硬化性接着剤
４，１０４回路基板
５第１ランド
６第２ランド
７フラックス
８はんだチップ
９，１１１チップ抵抗
１０，１１２はんだフィレット
１１容器
１２支持材
１３転写用の版
１４基材
１５はんだ片
１６貫通孔
１０５基板ランド
１０６受動部品実装用基板ランド
１０７メタル印刷版
１０８凸状部
１０９スキージ
１１０はんだペースト
１１３斜面部

【特許請求の範囲】
【請求項１】
回路基板上に実装された半導体チップと、前記半導体チップの周辺に実装された回路部品とを有する電子機器の製造方法において、前記半導体チップを前記回路基板上に実装した後、前記回路部品が実装されるランド部上にフラックスを塗布してフラックス塗布部を形成する工程と、基材に複数のはんだ片を保持した構造のはんだチップを前記フラックス塗布部に載置する工程と、前記回路部品を前記はんだチップ上に載置する工程と、前記回路基板をリフローして前記回路部品を前記ランド部に接続する工程とを有した電子機器の製造方法。
【請求項２】
前記回路部品が実装されるランド部上にフラックスを塗布してフラックス塗布部を形成する工程において、実装済みである前記半導体チップへの接触を防止するための防止手段を備えた版を用いてフラックスを塗布することを特徴とする請求項１記載の電子機器の製造方法。
【請求項３】
前記防止手段は前記版に設けられた凸状突起からなることを特徴とする請求項２記載の電子機器の製造方法。
【請求項４】
前記防止手段は前記半導体チップに対応する部分の版を切り欠いた切欠部からなることを特徴とする請求項２記載の電子機器の製造方法。
【請求項５】
前記はんだチップは基材の上に複数のはんだ片が載置された構造からなることを特徴とする請求項１記載の電子機器の製造方法。
【請求項６】
前記はんだチップは２枚の基材間に複数のはんだ片が挟持された構造からなることを特徴とする請求項１記載の電子機器の製造方法。
【請求項７】
前記はんだチップの基材はフラックスの浸透性を有するとともにリフロー時に溶融する材料であることを特徴とする請求項５または６記載の電子機器の製造方法。
【請求項８】
前記はんだチップの基材に少なくとも１つの貫通孔を有することを特徴とする請求項５または６記載の電子機器の製造方法。
【請求項９】
前記はんだチップに用いられる複数のはんだ片は、それぞれを絶縁させた構造を備えたものであることを特徴とする請求項５または６記載の電子機器の製造方法。

【図１】