電子装置
【課題】 電子装置に関し、隣接するパッド間のメタルショートを抑制する。
【解決手段】 電子部品と、前記電子部品上に形成される第１の端子および第２の端子と、前記電子部品上に形成され、前記第１の端子及び前記第２の端子が露出する開口を備えた第１の絶縁膜と、前記第１の端子及び第２の端子の少なくとも一方に接続され、前記第１の端子及び前記第２の端子とは異なる材料を含む導電部材と、前記第１の端子と前記第２の端子との間の前記第１の絶縁膜に形成される溝部とを備える。
【解決手段】 電子部品と、前記電子部品上に形成される第１の端子および第２の端子と、前記電子部品上に形成され、前記第１の端子及び前記第２の端子が露出する開口を備えた第１の絶縁膜と、前記第１の端子及び第２の端子の少なくとも一方に接続され、前記第１の端子及び前記第２の端子とは異なる材料を含む導電部材と、前記第１の端子と前記第２の端子との間の前記第１の絶縁膜に形成される溝部とを備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電子装置に関するものであり、特に、半導体チップ等の電子部品に設けるパッドの狭ピッチ化に伴う短絡を防止するための構成に特徴のある電子装置に関するものである。
【背景技術】
【０００２】
従来より半導体チップは実装基板上にワイヤボンディング或いはフリップチップボンディングにより実装されているが、半導体チップの周辺部にはボンディングワイヤと接続するためのパッド或いは実装基板に設けたパッドと接続するためのバンプが設けられている（例えば、特許文献１或いは特許文献２参照）。
【０００３】
ここで、図６を参照して、従来のワイヤボンディング構造を説明する。
図６は、従来のワイヤボンディング構造の説明図であり、多層配線構造を形成した半導体基板上の最上部近傍に層間絶縁膜７１に設けた凹部にＴａＮを介してＣｕを埋め込んでＣｕ埋込パッド７２を形成したのち、層間絶縁膜７３を形成し、次いで、Ｃｕ埋込パッド７２に達するビアホールを形成し、このビアホールをＴｉＮを介してＷで埋め込んで複数のＷプラグ７４を形成する。
【０００４】
次いで、Ａｌ膜を堆積させたのち所定の形状にエッチングすることによって、Ａｌパッド７５を形成し、次いで、ＳｉＮ膜からなる保護膜７６を設け、この保護膜７６に開口部７７を設けてボンディング部を露出させる。
このようにパッドを形成した半導体チップを実装基板に実装する場合には、Ａｌパッド７５と実装基板に設けたパッド同士をＡｕワイヤ７８でボンディングする。
【０００５】
近年、電子機器の小型化、軽量化、薄型化の要求に伴い、また、半導体チップのコストダウンの要求に伴い半導体チップの縮小化が進んでいる。
このような半導体チップの縮小化に対応するために、半導体チップに設けるパッドの狭ピッチ化への対応が急務になっている。
【特許文献１】特開２００４−０５４３０４号公報
【特許文献２】特開２００６−２７３９０４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、従来構造を単純に狭パッドピッチ化した場合には、半導体チップを実装基板上に実装したのち、長期高温環境下に放置した場合、Ａｕワイヤを構成するＡｕとＡｌパッドを構成するＡｌとの間の合金反応が進行して、Ａｕ−Ａｌ合金層の成長による隣接パッド間のメタルショートが発生するという問題があるので、図７を参照してこの事情を説明する。
【０００７】
図７は従来のワイヤボンディング構造の問題点の説明図であり、半導体チップを長期高温環境下に放置した場合、熱ストレス等によりＡｕ−Ａｌ合金層７９が成長し、このＡｕ−Ａｌ合金層７９の成長により最上層の保護膜７６にクラックが生じ、クラックにより隣接するＡｌパッド７５の間が空洞でつながる。
【０００８】
そして、この空洞部にＡｕ−Ａｌ合金層７９が成長しながら進入していくことによって隣接するＡｌパッド７５の間がＡｕ−Ａｌ合金層７９によって接続されてパッドショートが発生することになる。
【０００９】
或いは、ボンディングワイヤとしてＡｌを用いて超音波ボンディングした場合にも、半導体チップを長期高温環境下に放置して熱ストレス等により最上層の保護膜７６にクラックが生じた場合、ストレスマイグレーション等によりＡｌが拡散・移動して、隣接するＡｌパッド７５の間がＡｌによって接続されてパッドショートが発生する虞がある。
【００１０】
さらに、このような事情は、半導体チップを実装基板上にフリップチップボンディングした場合にも同じであり、実装基板に設けたパッドと半導体チップに設けたバンプの間の合金化反応の進行により、メタルショートが発生することになる。
【００１１】
したがって、本発明は、隣接するパッド間のメタルショートを抑制することを目的とする。
【課題を解決するための手段】
【００１２】
本発明の一観点によれば、電子部品と、前記電子部品上に形成される第１の端子および第２の端子と、前記電子部品上に形成され、前記第１の端子及び前記第２の端子が露出する開口を備えた第１の絶縁膜と、前記第１の端子及び第２の端子の少なくとも一方に接続され、前記第１の端子及び前記第２の端子とは異なる材料を含む導電部材と、前記第１の端子と前記第２の端子との間の前記第１の絶縁膜に形成される溝部と、を備える電子装置が提供される。
【発明の効果】
【００１３】
本発明によれば、合金層の伸長或いは元素のストレスマイグレーションによる拡散・移動が溝部により遮断されるので、隣接するパッド間でメタルショートが発生することがない。
【発明を実施するための最良の形態】
【００１４】
ここで図１を参照して、本発明の実施の形態を説明する。
図１は、本発明の実施の形態の構成説明図であり、本発明は、電子部品装置において、電子部品と、電子部品上に形成される第１の端子１および第２の端子２と、電子部品上に形成され、第１の端子１及び第２の端子２が露出する開口を備えた第１の絶縁膜３と、第１の端子１及び第２の端子２の少なくとも一方に接続され、第１の端子１及び第２の端子２とは異なる材料を含む導電部材５と、第１の端子１と第２の端子２との間の第１の絶縁膜３に形成される溝部４とを備えるものである。
【００１５】
このように、第１の端子１と第２の端子２との間の第１の絶縁膜３に溝部４を形成することによって、第１の端子１及び第２の端子２と導電部材５との間の合金化が進んでも、溝部４で合金層９の成長が抑制されて隣接する端子に到達することがなく、それによって、メタルショートを抑制することができる。
【００１６】
また、合金化が伴わない場合にも、第１の端子１及び第２の端子２を構成する元素がストレスマイグレーションにより拡散・移動しても、溝部４を超えて移動することはないので、メタルショートを抑制することができる。
【００１７】
より具体的には、Ｃｕ埋込層等の下層パッド８の直上にＷプラグ等の導電性ビア７を介してＡｌ等からなるパッドを設け、パッドをＳｉＮ膜等の保護膜となる第１の絶縁膜３で被覆し、保護膜にボンディング用窓部を形成する際に、隣接するパッド間に存在する保護膜に、保護膜の下に設けたビア形成用絶縁膜に達する溝を形成するものである。
【００１８】
この場合の溝は、樹脂等のエポキシ樹脂等の絶縁膜で埋めても良く、ワイヤボンディングの場合には全体を覆う被覆樹脂を利用して埋め込んでも良いし、また、フリップチップボンディングの場合にはアンダーフィル樹脂を利用して埋め込んでも良い。
【００１９】
また、溝部４に第１の絶縁膜３とは異なる材料からなる第２の絶縁膜、特に、第１の絶縁膜３よりも低い硬度を有する第２の絶縁膜、典型的には樹脂膜を設けることが望ましく、第２の絶縁膜は柔らかいのでクラックが発生することがなく、それによって、クラックが繋がって隣接する第１の端子１と第２の端子２が空洞で繋がることがない。
【００２０】
また、この溝部４は、第１の絶縁膜３の下に設けた第３の絶縁膜６に達するように深く設けることが望ましく、それによって、第３の絶縁膜６にクラックが発生しても隣接する第１の端子１と第２の端子２が空洞で繋がることがない。
【００２１】
また、第１の端子１及び第２の端子２は、典型的には電子部品の表面に形成されるパッドであり、導電部材５はボンディングワイヤである。
【００２２】
また、第２の絶縁膜は溝部４に別途設けても良いが、電子部品、第１の端子１、第２の端子２、及び、導電部材５を封止する第４の絶縁膜を利用して溝部４を埋め込んでも良い。
【実施例１】
【００２３】
次に、図２を参照して、本発明の実施例１の半導体装置を説明する。
図２は、本発明の実施例１の半導体装置の構成説明図であり、半導体チップ１０の表面部に設けたシリカ系の層間絶縁膜１１に凹部を形成したのち、ＴａＮを介してＣｕで埋め込むことによって、Ｃｕ埋込パッド１２を形成する。
【００２４】
次いで、シリカ系の層間絶縁膜１３を堆積させたのち、Ｃｕ埋込パッド１２の周辺部に達する複数のビアホールを設けたのち、ＴｉＮを介してＷで埋め込むことによってＷプラグ１４を形成し、次いで、Ａｌ膜を堆積させたのち所定の形状にエッチングすることによってＡｌパッド１５を構成する。
【００２５】
次いで、全面にＳｉＮ膜からなる保護膜１６を堆積させたのち、Ａｌパッド１５の中央部が露出するようにボンディング窓１７を形成するとともに、隣接するＡｌパッド１５同士の間にＡｌパッド１５の下面より深い層間絶縁膜１３に達する溝１８を設ける。
【００２６】
なお、この溝１８の幅は、例えば、幅が４４μｍのＡｌパッド１５の間隔が２〜１０μｍの場合、１〜５μｍ、例えば、２μｍとし、深さは、例えば、１．１５μｍとする。
また、溝１８の長さは、Ａｌパッド１６の長さの±１０％とする。
【００２７】
次いで、溝１８を形成した半導体チップ１０を表面にパッド２１を形成するとともに裏面にボールグリッド２２を形成した実装回路基板２０上に接着剤２３を用いてマウントしたのち、Ａｕワイヤ２４を用いて、パッド２１とＡｌパッド１５とを接続する。
【００２８】
次いで、半導体チップ１０の表面をエポキシ樹脂からなる被覆樹脂２５で封止することによって、本発明の実施例１の半導体装置が完成する。
この時、溝１８の内部にはエポキシ樹脂が入り込んで溝１８を完全に埋め込むことになる。
【００２９】
このように、本発明の実施例１においては、隣接するＡｌパッド間の保護絶縁膜に深い溝を設けているので、この半導体装置を長期高温環境下に放置した場合に、熱ストレス等によって保護膜にクラックが発生しても溝があるので、クラック同士が繋がって隣接するＡｌパッド間に空洞が形成されることがない。
【００３０】
したがって、ＡｌパッドとＡｕワイヤが合金反応を起こして合金層がクラックを介して成長したとしても隣接するＡｌパッド間が合金層によりメタルショートを起こすことがない。
また、溝の幅が非常に狭い場合には、溝部の空隙を介して成長した合金層同士が接触する可能性もあるが、溝内には柔らかくてクラックの発生しない樹脂で充填されているので、成長した合金層同士が接触してメタルショートを起こすこともない。
【実施例２】
【００３１】
次に、図３を参照して、本発明の実施例２の半導体装置を説明する。
図３は、本発明の実施例２の半導体装置の構成説明図であり、上記実施例１と全く同様に半導体チップ１０の表面部に設けたＡｌパッド１５の周囲を覆う保護膜１６に溝１８を設ける。
【００３２】
次いで、溝１８を形成した半導体チップ１０を、内部配線３１を有するとともに、表面にボンディングパッド３２を有し、このボンディングパッド３２にスルービア３３を介して接続する側面電極３４及び底面電極３５を設けた多層セラミックパッケージ３０に接着剤３６を用いてマウントしたのち、Ａｕワイヤ３７を用いて、ボンディングパッド３２ととＡｌパッド１５とを接続する。
なお、内部電極３１の内のいくつかは側面電極３４と繋がっており、側面電極３４を介して底面電極３５から取り出される。
【００３３】
次いで、蓋部材３８を蓋部材３８の周辺部に設けたＡｇ−Ｓｎ半田等の封止部材３９を多層セラミックパッケージ３０に当接した状態で加熱処理して封止することによって、本発明の実施例２の半導体装置が完成する。
【００３４】
このように、本発明の実施例１においては、蓋部材を用いてパッケージを封止しているので、溝に樹脂等の絶縁膜が充填されることがないが、この半導体装置を長期高温環境下に放置した場合に、熱ストレス等によって保護膜にクラックが発生しても溝があるので、クラック同士が繋がって隣接するＡｌパッド間に空洞が形成されることがない。
【００３５】
したがって、ＡｌパッドとＡｕワイヤが合金反応を起こして合金層がクラックを介して成長したとしても隣接するＡｌパッド間が合金層によりメタルショートを起こすことがない。
【実施例３】
【００３６】
次に、図４を参照して、本発明の実施例３の半導体装置を説明する。
図４は、本発明の実施例３の半導体装置の構成説明図であり、半導体チップ４０の表面部に設けたシリカ系の層間絶縁膜４１にトレンチを形成したのち、ＴａＮを介してＣｕで埋め込むことによって、最上層のＣｕ埋込パッド４２を形成する。
【００３７】
次いで、シリカ系の層間絶縁膜４３を堆積させたのち、Ｃｕ埋込パッド４２に達するビアホールを設けたのち、ＴａＮを介してＣｕで埋め込むことによってＷプラグ４４を形成し、次いで、Ａｌ膜を堆積させたのち所定の形状にエッチングすることによってＡｌパッド４５を構成する。
【００３８】
次いで、全面にＳｉＮ膜からなる保護膜４６を堆積させたのち、Ａｌパッド４５の中央部が露出するように開口部４７を形成するとともに、隣接するＡｌパッド４５同士の間にＡｌパッド４５の下面より深い層間絶縁膜４３に達する溝４８を設ける。
【００３９】
なお、この溝４８の幅は、Ａｌパッド４５の間隔が２〜１０μｍの場合、１〜５μｍ、例えば、２μｍとし、深さは、例えば、１．１５μｍとする。
また、溝４８の長さは、Ａｌパッド４５の長さの±１０％とする。
次いで、メッキ法を用いてＡｌパッド４５上にＡｕバンプ４９を形成する。
【００４０】
次いで、Ａｕバンプ４９を形成した半導体チップ４０を表面に周囲をソルダーレジスト５２で囲まれたパッド５１を形成するとともに裏面に半田ボール５３を形成した実装回路基板５０に、Ａｕバンプ４９とパッド５１とが対向するように当接させたのち、加熱することによってＡｕバンプ４９とパッド５１とを合金接合する。
【００４１】
次いで、半導体チップ４０と実装回路基板５０との間にアンダーフィル樹脂５４を充填したのち、全体を被覆樹脂５５をポッティングすることによって、本発明の実施例３の半導体装置が完成する。
この場合、アンダーフィル工程において、アンダーフィル樹脂５４が溝４８の内部に入り込んで溝４８を完全に埋め込むことになる。
【００４２】
このように、本発明の実施例３においては、隣接するＡｕバンプ間の保護絶縁膜に深い溝を設けているので、この半導体装置を長期高温環境下に放置した場合に、熱ストレス等によって保護膜にクラックが発生しても溝があるので、クラック同士が繋がって隣接するＡｕバンプ間に空洞が形成されることがない。
【００４３】
また、溝の幅が非常に狭い場合には、溝部の空隙を介して成長した合金層同士が接触する可能性もあるが、溝内には柔らかくてクラックの発生しない樹脂で充填されているので、成長した合金層同士が接触してメタルショートを起こすこともない。
【００４４】
さらに、ストレスマイグレーションによってＡｌパッドを構成するＡｌが拡散・移動したとしても、溝によって遮られるので、移動したＡｌにより隣接するＡｌパッド間にリーク電流が流れることがない。
【実施例４】
【００４５】
次に、図５を参照して、本発明の実施例４の半導体装置を説明する。
図５は、本発明の実施例４の半導体装置の構成説明図であり、上記実施例３と全く同様に半導体チップ４０の表面部に設けたＡｌパッド４５の周囲を覆う保護膜４６に溝４８を設けるとともに、Ａｌパッド４５上にＡｕバンプ４９を形成する。
【００４６】
次いで、Ａｕバンプ４９を形成した半導体チップ４０を、内部配線６１を有するとともに、表面にボンディングパッド６２を有し、このボンディングパッド６２にスルービア６３を介して接続する側面電極６４及び底面電極６５を設けた多層セラミックパッケージ６０に、Ａｕバンプ４９とボンディングパッド６２とが対向するように当接したのち、加熱することにより結合する。
なお、内部電極６１の内のいくつかは側面電極６４と繋がっており、側面電極６４を介して底面電極６５から取り出される。
【００４７】
次いで、蓋部材６６を蓋部材６６の周辺部に設けたＡｇ−Ｓｎ半田等の封止部材６７を多層セラミックパッケージ６０に当接した状態で加熱処理して封止することによって、本発明の実施例４の半導体装置が完成する。
【００４８】
このように、本発明の実施例４においては、蓋部材を用いてパッケージを封止しているので、溝に樹脂等の絶縁膜が充填されることがないが、この半導体装置を長期高温環境下に放置した場合に、熱ストレス等によって保護膜にクラックが発生しても溝があるので、クラック同士が繋がって隣接するＡｕパッド間に空洞が形成されることがない。
【００４９】
以上、本発明の各実施例を説明してきたが、本発明は各実施例に記載された構成・条件等に限られるものではなく各種の変更が可能であり、例えば、ワイヤボンディングの際には、Ａｕワイヤを用いているが、Ａｌワイヤを用いて超音波ボンディングする場合にも、有効である。
【００５０】
以上の実施例１乃至実施例４を含む実施の形態に関し、さらに、以下の付記を開示する。
（付記１） 電子部品と、前記電子部品上に形成される第１の端子および第２の端子と、前記電子部品上に形成され、前記第１の端子及び前記第２の端子が露出する開口を備えた第１の絶縁膜と、前記第１の端子及び第２の端子の少なくとも一方に接続され、前記第１の端子及び前記第２の端子とは異なる材料を含む導電部材と、前記第１の端子と前記第２の端子との間の前記第１の絶縁膜に形成される溝部と、を備えることを特徴とする電子装置。
（付記２） 前記溝部に埋め込まれ、前記第１の絶縁膜とは異なる材料からなる第２の絶縁膜をさらに備えることを特徴とする付記１記載の電子装置。
（付記３） 前記第２の絶縁膜は、前記第１の絶縁膜よりも低い硬度を有することを特徴とする付記２記載の電子装置。
（付記４） 前記第１の端子及び前記第２の端子はＡｌを含み、且つ、前記導電部材はＡｕを含むことを特徴とする付記１乃至３のいずれか１に記載の電子装置。
（付記５） 前記第１の絶縁膜の下にさらに第３の絶縁膜を備え、前記溝部は、前記第３の絶縁膜に到達していることを特徴とする付記１乃至４のいずれか１に記載の電子装置。
（付記６） 前記第１の端子及び前記第２の端子は、前記電子部品の表面に形成されるパッドであり、前記導電部材は、ボンディングワイヤであることを特徴とする付記１乃至５のいずれか１に記載の電子装置。
（付記７） 前記電子部品、前記第１の端子、前記第２の端子、及び、前記導電部材を封止する第４の絶縁膜をさらに備え、前記溝部に埋め込まれる第２の絶縁膜は、前記第４の絶縁膜の一部であることを特徴とする付記１乃至６のいずれか１に記載の電子装置。
（付記８） 前記電子部品を搭載する回路基板をさらに備え、前記第１の端子及び前記第２の端子は、前記電子部品のうちの前記回路基板との対向面に形成されるバンプであり、前記導電部材は前記回路基板の表面に形成されるパッドであることを特徴とする付記１乃至５のいずれか１に記載の電子装置。
（付記９） 前記電子部品と前記回路基板との間にさらに第５の絶縁膜を備え、前記第２の絶縁膜は、前記第５の絶縁膜の一部であることを特徴とする付記８記載の電子装置。
（付記１０） 前記電子部品は半導体素子であることを特徴とする付記１乃至４のいずれか１に記載の電子装置。
【産業上の利用可能性】
【００５１】
本発明の活用例としては、半導体装置が典型的なものであるが、実装基板に搭載される電子部品は半導体素子に限られるものではなく、例えば、光偏光素子等の強誘電体デバイスにも適用されるものである。
【図面の簡単な説明】
【００５２】
【図１】本発明の実施の形態の構成説明図である。
【図２】本発明の実施例１の半導体装置の構成説明図である。
【図３】本発明の実施例２の半導体装置の構成説明図である。
【図４】本発明の実施例３の半導体装置の構成説明図である。
【図５】本発明の実施例４の半導体装置の構成説明図である。
【図６】従来のワイヤボンディング構造の説明図である。
【図７】従来のワイヤボンディング構造の問題点の説明図である。
【符号の説明】
【００５３】
１ 第１の端子
２ 第２の端子
３ 第１の絶縁膜
４ 溝部
５ 導電部材
６ 第３の絶縁膜
７ プラグ
８ 下層パッド
９ 合金層
１０，４０ 半導体チップ
１１，４１ 層間絶縁膜
１２，４２ Ｃｕ埋込パッド
１３，４３ 層間絶縁膜
１４，４４ Ｗプラグ
１５，４５ Ａｌパッド
１６，４６ 保護膜
１７ ボンディング窓
１８，４８ 溝
２０ 実装回路基板
２１ パッド
２２ ボールグリッド
２３ 接着剤
２４ Ａｕワイヤ
２５ 被覆樹脂
３０，６０ 多層セラミックパッケージ
３１，６１ 内部配線
３２，６２ ボンディングパッド
３３，６３ スルービア
３４，６４ 側面電極
３５，６５ 底面電極
３６ 接着剤
３７ Ａｕワイヤ
３８，６６ 蓋部材
３９，６７ 封止部材
４７ 開口部
４９ Ａｕバンプ
５０ 実装回路基板
５１ パッド
５２ ソルダーレジスト
５３ 半田ボール
５４ アンダーフィル樹脂
５５ 被覆樹脂
７１ 層間絶縁膜
７２ Ｃｕ埋込パッド
７３ 層間絶縁膜
７４ Ｗプラグ
７５ Ａｌパッド
７６ 保護膜
７７ 開口部
７８ Ａｕワイヤ
７９ Ａｕ−Ａｌ合金層
【技術分野】
【０００１】
本発明は電子装置に関するものであり、特に、半導体チップ等の電子部品に設けるパッドの狭ピッチ化に伴う短絡を防止するための構成に特徴のある電子装置に関するものである。
【背景技術】
【０００２】
従来より半導体チップは実装基板上にワイヤボンディング或いはフリップチップボンディングにより実装されているが、半導体チップの周辺部にはボンディングワイヤと接続するためのパッド或いは実装基板に設けたパッドと接続するためのバンプが設けられている（例えば、特許文献１或いは特許文献２参照）。
【０００３】
ここで、図６を参照して、従来のワイヤボンディング構造を説明する。
図６は、従来のワイヤボンディング構造の説明図であり、多層配線構造を形成した半導体基板上の最上部近傍に層間絶縁膜７１に設けた凹部にＴａＮを介してＣｕを埋め込んでＣｕ埋込パッド７２を形成したのち、層間絶縁膜７３を形成し、次いで、Ｃｕ埋込パッド７２に達するビアホールを形成し、このビアホールをＴｉＮを介してＷで埋め込んで複数のＷプラグ７４を形成する。
【０００４】
次いで、Ａｌ膜を堆積させたのち所定の形状にエッチングすることによって、Ａｌパッド７５を形成し、次いで、ＳｉＮ膜からなる保護膜７６を設け、この保護膜７６に開口部７７を設けてボンディング部を露出させる。
このようにパッドを形成した半導体チップを実装基板に実装する場合には、Ａｌパッド７５と実装基板に設けたパッド同士をＡｕワイヤ７８でボンディングする。
【０００５】
近年、電子機器の小型化、軽量化、薄型化の要求に伴い、また、半導体チップのコストダウンの要求に伴い半導体チップの縮小化が進んでいる。
このような半導体チップの縮小化に対応するために、半導体チップに設けるパッドの狭ピッチ化への対応が急務になっている。
【特許文献１】特開２００４−０５４３０４号公報
【特許文献２】特開２００６−２７３９０４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、従来構造を単純に狭パッドピッチ化した場合には、半導体チップを実装基板上に実装したのち、長期高温環境下に放置した場合、Ａｕワイヤを構成するＡｕとＡｌパッドを構成するＡｌとの間の合金反応が進行して、Ａｕ−Ａｌ合金層の成長による隣接パッド間のメタルショートが発生するという問題があるので、図７を参照してこの事情を説明する。
【０００７】
図７は従来のワイヤボンディング構造の問題点の説明図であり、半導体チップを長期高温環境下に放置した場合、熱ストレス等によりＡｕ−Ａｌ合金層７９が成長し、このＡｕ−Ａｌ合金層７９の成長により最上層の保護膜７６にクラックが生じ、クラックにより隣接するＡｌパッド７５の間が空洞でつながる。
【０００８】
そして、この空洞部にＡｕ−Ａｌ合金層７９が成長しながら進入していくことによって隣接するＡｌパッド７５の間がＡｕ−Ａｌ合金層７９によって接続されてパッドショートが発生することになる。
【０００９】
或いは、ボンディングワイヤとしてＡｌを用いて超音波ボンディングした場合にも、半導体チップを長期高温環境下に放置して熱ストレス等により最上層の保護膜７６にクラックが生じた場合、ストレスマイグレーション等によりＡｌが拡散・移動して、隣接するＡｌパッド７５の間がＡｌによって接続されてパッドショートが発生する虞がある。
【００１０】
さらに、このような事情は、半導体チップを実装基板上にフリップチップボンディングした場合にも同じであり、実装基板に設けたパッドと半導体チップに設けたバンプの間の合金化反応の進行により、メタルショートが発生することになる。
【００１１】
したがって、本発明は、隣接するパッド間のメタルショートを抑制することを目的とする。
【課題を解決するための手段】
【００１２】
本発明の一観点によれば、電子部品と、前記電子部品上に形成される第１の端子および第２の端子と、前記電子部品上に形成され、前記第１の端子及び前記第２の端子が露出する開口を備えた第１の絶縁膜と、前記第１の端子及び第２の端子の少なくとも一方に接続され、前記第１の端子及び前記第２の端子とは異なる材料を含む導電部材と、前記第１の端子と前記第２の端子との間の前記第１の絶縁膜に形成される溝部と、を備える電子装置が提供される。
【発明の効果】
【００１３】
本発明によれば、合金層の伸長或いは元素のストレスマイグレーションによる拡散・移動が溝部により遮断されるので、隣接するパッド間でメタルショートが発生することがない。
【発明を実施するための最良の形態】
【００１４】
ここで図１を参照して、本発明の実施の形態を説明する。
図１は、本発明の実施の形態の構成説明図であり、本発明は、電子部品装置において、電子部品と、電子部品上に形成される第１の端子１および第２の端子２と、電子部品上に形成され、第１の端子１及び第２の端子２が露出する開口を備えた第１の絶縁膜３と、第１の端子１及び第２の端子２の少なくとも一方に接続され、第１の端子１及び第２の端子２とは異なる材料を含む導電部材５と、第１の端子１と第２の端子２との間の第１の絶縁膜３に形成される溝部４とを備えるものである。
【００１５】
このように、第１の端子１と第２の端子２との間の第１の絶縁膜３に溝部４を形成することによって、第１の端子１及び第２の端子２と導電部材５との間の合金化が進んでも、溝部４で合金層９の成長が抑制されて隣接する端子に到達することがなく、それによって、メタルショートを抑制することができる。
【００１６】
また、合金化が伴わない場合にも、第１の端子１及び第２の端子２を構成する元素がストレスマイグレーションにより拡散・移動しても、溝部４を超えて移動することはないので、メタルショートを抑制することができる。
【００１７】
より具体的には、Ｃｕ埋込層等の下層パッド８の直上にＷプラグ等の導電性ビア７を介してＡｌ等からなるパッドを設け、パッドをＳｉＮ膜等の保護膜となる第１の絶縁膜３で被覆し、保護膜にボンディング用窓部を形成する際に、隣接するパッド間に存在する保護膜に、保護膜の下に設けたビア形成用絶縁膜に達する溝を形成するものである。
【００１８】
この場合の溝は、樹脂等のエポキシ樹脂等の絶縁膜で埋めても良く、ワイヤボンディングの場合には全体を覆う被覆樹脂を利用して埋め込んでも良いし、また、フリップチップボンディングの場合にはアンダーフィル樹脂を利用して埋め込んでも良い。
【００１９】
また、溝部４に第１の絶縁膜３とは異なる材料からなる第２の絶縁膜、特に、第１の絶縁膜３よりも低い硬度を有する第２の絶縁膜、典型的には樹脂膜を設けることが望ましく、第２の絶縁膜は柔らかいのでクラックが発生することがなく、それによって、クラックが繋がって隣接する第１の端子１と第２の端子２が空洞で繋がることがない。
【００２０】
また、この溝部４は、第１の絶縁膜３の下に設けた第３の絶縁膜６に達するように深く設けることが望ましく、それによって、第３の絶縁膜６にクラックが発生しても隣接する第１の端子１と第２の端子２が空洞で繋がることがない。
【００２１】
また、第１の端子１及び第２の端子２は、典型的には電子部品の表面に形成されるパッドであり、導電部材５はボンディングワイヤである。
【００２２】
また、第２の絶縁膜は溝部４に別途設けても良いが、電子部品、第１の端子１、第２の端子２、及び、導電部材５を封止する第４の絶縁膜を利用して溝部４を埋め込んでも良い。
【実施例１】
【００２３】
次に、図２を参照して、本発明の実施例１の半導体装置を説明する。
図２は、本発明の実施例１の半導体装置の構成説明図であり、半導体チップ１０の表面部に設けたシリカ系の層間絶縁膜１１に凹部を形成したのち、ＴａＮを介してＣｕで埋め込むことによって、Ｃｕ埋込パッド１２を形成する。
【００２４】
次いで、シリカ系の層間絶縁膜１３を堆積させたのち、Ｃｕ埋込パッド１２の周辺部に達する複数のビアホールを設けたのち、ＴｉＮを介してＷで埋め込むことによってＷプラグ１４を形成し、次いで、Ａｌ膜を堆積させたのち所定の形状にエッチングすることによってＡｌパッド１５を構成する。
【００２５】
次いで、全面にＳｉＮ膜からなる保護膜１６を堆積させたのち、Ａｌパッド１５の中央部が露出するようにボンディング窓１７を形成するとともに、隣接するＡｌパッド１５同士の間にＡｌパッド１５の下面より深い層間絶縁膜１３に達する溝１８を設ける。
【００２６】
なお、この溝１８の幅は、例えば、幅が４４μｍのＡｌパッド１５の間隔が２〜１０μｍの場合、１〜５μｍ、例えば、２μｍとし、深さは、例えば、１．１５μｍとする。
また、溝１８の長さは、Ａｌパッド１６の長さの±１０％とする。
【００２７】
次いで、溝１８を形成した半導体チップ１０を表面にパッド２１を形成するとともに裏面にボールグリッド２２を形成した実装回路基板２０上に接着剤２３を用いてマウントしたのち、Ａｕワイヤ２４を用いて、パッド２１とＡｌパッド１５とを接続する。
【００２８】
次いで、半導体チップ１０の表面をエポキシ樹脂からなる被覆樹脂２５で封止することによって、本発明の実施例１の半導体装置が完成する。
この時、溝１８の内部にはエポキシ樹脂が入り込んで溝１８を完全に埋め込むことになる。
【００２９】
このように、本発明の実施例１においては、隣接するＡｌパッド間の保護絶縁膜に深い溝を設けているので、この半導体装置を長期高温環境下に放置した場合に、熱ストレス等によって保護膜にクラックが発生しても溝があるので、クラック同士が繋がって隣接するＡｌパッド間に空洞が形成されることがない。
【００３０】
したがって、ＡｌパッドとＡｕワイヤが合金反応を起こして合金層がクラックを介して成長したとしても隣接するＡｌパッド間が合金層によりメタルショートを起こすことがない。
また、溝の幅が非常に狭い場合には、溝部の空隙を介して成長した合金層同士が接触する可能性もあるが、溝内には柔らかくてクラックの発生しない樹脂で充填されているので、成長した合金層同士が接触してメタルショートを起こすこともない。
【実施例２】
【００３１】
次に、図３を参照して、本発明の実施例２の半導体装置を説明する。
図３は、本発明の実施例２の半導体装置の構成説明図であり、上記実施例１と全く同様に半導体チップ１０の表面部に設けたＡｌパッド１５の周囲を覆う保護膜１６に溝１８を設ける。
【００３２】
次いで、溝１８を形成した半導体チップ１０を、内部配線３１を有するとともに、表面にボンディングパッド３２を有し、このボンディングパッド３２にスルービア３３を介して接続する側面電極３４及び底面電極３５を設けた多層セラミックパッケージ３０に接着剤３６を用いてマウントしたのち、Ａｕワイヤ３７を用いて、ボンディングパッド３２ととＡｌパッド１５とを接続する。
なお、内部電極３１の内のいくつかは側面電極３４と繋がっており、側面電極３４を介して底面電極３５から取り出される。
【００３３】
次いで、蓋部材３８を蓋部材３８の周辺部に設けたＡｇ−Ｓｎ半田等の封止部材３９を多層セラミックパッケージ３０に当接した状態で加熱処理して封止することによって、本発明の実施例２の半導体装置が完成する。
【００３４】
このように、本発明の実施例１においては、蓋部材を用いてパッケージを封止しているので、溝に樹脂等の絶縁膜が充填されることがないが、この半導体装置を長期高温環境下に放置した場合に、熱ストレス等によって保護膜にクラックが発生しても溝があるので、クラック同士が繋がって隣接するＡｌパッド間に空洞が形成されることがない。
【００３５】
したがって、ＡｌパッドとＡｕワイヤが合金反応を起こして合金層がクラックを介して成長したとしても隣接するＡｌパッド間が合金層によりメタルショートを起こすことがない。
【実施例３】
【００３６】
次に、図４を参照して、本発明の実施例３の半導体装置を説明する。
図４は、本発明の実施例３の半導体装置の構成説明図であり、半導体チップ４０の表面部に設けたシリカ系の層間絶縁膜４１にトレンチを形成したのち、ＴａＮを介してＣｕで埋め込むことによって、最上層のＣｕ埋込パッド４２を形成する。
【００３７】
次いで、シリカ系の層間絶縁膜４３を堆積させたのち、Ｃｕ埋込パッド４２に達するビアホールを設けたのち、ＴａＮを介してＣｕで埋め込むことによってＷプラグ４４を形成し、次いで、Ａｌ膜を堆積させたのち所定の形状にエッチングすることによってＡｌパッド４５を構成する。
【００３８】
次いで、全面にＳｉＮ膜からなる保護膜４６を堆積させたのち、Ａｌパッド４５の中央部が露出するように開口部４７を形成するとともに、隣接するＡｌパッド４５同士の間にＡｌパッド４５の下面より深い層間絶縁膜４３に達する溝４８を設ける。
【００３９】
なお、この溝４８の幅は、Ａｌパッド４５の間隔が２〜１０μｍの場合、１〜５μｍ、例えば、２μｍとし、深さは、例えば、１．１５μｍとする。
また、溝４８の長さは、Ａｌパッド４５の長さの±１０％とする。
次いで、メッキ法を用いてＡｌパッド４５上にＡｕバンプ４９を形成する。
【００４０】
次いで、Ａｕバンプ４９を形成した半導体チップ４０を表面に周囲をソルダーレジスト５２で囲まれたパッド５１を形成するとともに裏面に半田ボール５３を形成した実装回路基板５０に、Ａｕバンプ４９とパッド５１とが対向するように当接させたのち、加熱することによってＡｕバンプ４９とパッド５１とを合金接合する。
【００４１】
次いで、半導体チップ４０と実装回路基板５０との間にアンダーフィル樹脂５４を充填したのち、全体を被覆樹脂５５をポッティングすることによって、本発明の実施例３の半導体装置が完成する。
この場合、アンダーフィル工程において、アンダーフィル樹脂５４が溝４８の内部に入り込んで溝４８を完全に埋め込むことになる。
【００４２】
このように、本発明の実施例３においては、隣接するＡｕバンプ間の保護絶縁膜に深い溝を設けているので、この半導体装置を長期高温環境下に放置した場合に、熱ストレス等によって保護膜にクラックが発生しても溝があるので、クラック同士が繋がって隣接するＡｕバンプ間に空洞が形成されることがない。
【００４３】
また、溝の幅が非常に狭い場合には、溝部の空隙を介して成長した合金層同士が接触する可能性もあるが、溝内には柔らかくてクラックの発生しない樹脂で充填されているので、成長した合金層同士が接触してメタルショートを起こすこともない。
【００４４】
さらに、ストレスマイグレーションによってＡｌパッドを構成するＡｌが拡散・移動したとしても、溝によって遮られるので、移動したＡｌにより隣接するＡｌパッド間にリーク電流が流れることがない。
【実施例４】
【００４５】
次に、図５を参照して、本発明の実施例４の半導体装置を説明する。
図５は、本発明の実施例４の半導体装置の構成説明図であり、上記実施例３と全く同様に半導体チップ４０の表面部に設けたＡｌパッド４５の周囲を覆う保護膜４６に溝４８を設けるとともに、Ａｌパッド４５上にＡｕバンプ４９を形成する。
【００４６】
次いで、Ａｕバンプ４９を形成した半導体チップ４０を、内部配線６１を有するとともに、表面にボンディングパッド６２を有し、このボンディングパッド６２にスルービア６３を介して接続する側面電極６４及び底面電極６５を設けた多層セラミックパッケージ６０に、Ａｕバンプ４９とボンディングパッド６２とが対向するように当接したのち、加熱することにより結合する。
なお、内部電極６１の内のいくつかは側面電極６４と繋がっており、側面電極６４を介して底面電極６５から取り出される。
【００４７】
次いで、蓋部材６６を蓋部材６６の周辺部に設けたＡｇ−Ｓｎ半田等の封止部材６７を多層セラミックパッケージ６０に当接した状態で加熱処理して封止することによって、本発明の実施例４の半導体装置が完成する。
【００４８】
このように、本発明の実施例４においては、蓋部材を用いてパッケージを封止しているので、溝に樹脂等の絶縁膜が充填されることがないが、この半導体装置を長期高温環境下に放置した場合に、熱ストレス等によって保護膜にクラックが発生しても溝があるので、クラック同士が繋がって隣接するＡｕパッド間に空洞が形成されることがない。
【００４９】
以上、本発明の各実施例を説明してきたが、本発明は各実施例に記載された構成・条件等に限られるものではなく各種の変更が可能であり、例えば、ワイヤボンディングの際には、Ａｕワイヤを用いているが、Ａｌワイヤを用いて超音波ボンディングする場合にも、有効である。
【００５０】
以上の実施例１乃至実施例４を含む実施の形態に関し、さらに、以下の付記を開示する。
（付記１） 電子部品と、前記電子部品上に形成される第１の端子および第２の端子と、前記電子部品上に形成され、前記第１の端子及び前記第２の端子が露出する開口を備えた第１の絶縁膜と、前記第１の端子及び第２の端子の少なくとも一方に接続され、前記第１の端子及び前記第２の端子とは異なる材料を含む導電部材と、前記第１の端子と前記第２の端子との間の前記第１の絶縁膜に形成される溝部と、を備えることを特徴とする電子装置。
（付記２） 前記溝部に埋め込まれ、前記第１の絶縁膜とは異なる材料からなる第２の絶縁膜をさらに備えることを特徴とする付記１記載の電子装置。
（付記３） 前記第２の絶縁膜は、前記第１の絶縁膜よりも低い硬度を有することを特徴とする付記２記載の電子装置。
（付記４） 前記第１の端子及び前記第２の端子はＡｌを含み、且つ、前記導電部材はＡｕを含むことを特徴とする付記１乃至３のいずれか１に記載の電子装置。
（付記５） 前記第１の絶縁膜の下にさらに第３の絶縁膜を備え、前記溝部は、前記第３の絶縁膜に到達していることを特徴とする付記１乃至４のいずれか１に記載の電子装置。
（付記６） 前記第１の端子及び前記第２の端子は、前記電子部品の表面に形成されるパッドであり、前記導電部材は、ボンディングワイヤであることを特徴とする付記１乃至５のいずれか１に記載の電子装置。
（付記７） 前記電子部品、前記第１の端子、前記第２の端子、及び、前記導電部材を封止する第４の絶縁膜をさらに備え、前記溝部に埋め込まれる第２の絶縁膜は、前記第４の絶縁膜の一部であることを特徴とする付記１乃至６のいずれか１に記載の電子装置。
（付記８） 前記電子部品を搭載する回路基板をさらに備え、前記第１の端子及び前記第２の端子は、前記電子部品のうちの前記回路基板との対向面に形成されるバンプであり、前記導電部材は前記回路基板の表面に形成されるパッドであることを特徴とする付記１乃至５のいずれか１に記載の電子装置。
（付記９） 前記電子部品と前記回路基板との間にさらに第５の絶縁膜を備え、前記第２の絶縁膜は、前記第５の絶縁膜の一部であることを特徴とする付記８記載の電子装置。
（付記１０） 前記電子部品は半導体素子であることを特徴とする付記１乃至４のいずれか１に記載の電子装置。
【産業上の利用可能性】
【００５１】
本発明の活用例としては、半導体装置が典型的なものであるが、実装基板に搭載される電子部品は半導体素子に限られるものではなく、例えば、光偏光素子等の強誘電体デバイスにも適用されるものである。
【図面の簡単な説明】
【００５２】
【図１】本発明の実施の形態の構成説明図である。
【図２】本発明の実施例１の半導体装置の構成説明図である。
【図３】本発明の実施例２の半導体装置の構成説明図である。
【図４】本発明の実施例３の半導体装置の構成説明図である。
【図５】本発明の実施例４の半導体装置の構成説明図である。
【図６】従来のワイヤボンディング構造の説明図である。
【図７】従来のワイヤボンディング構造の問題点の説明図である。
【符号の説明】
【００５３】
１ 第１の端子
２ 第２の端子
３ 第１の絶縁膜
４ 溝部
５ 導電部材
６ 第３の絶縁膜
７ プラグ
８ 下層パッド
９ 合金層
１０，４０ 半導体チップ
１１，４１ 層間絶縁膜
１２，４２ Ｃｕ埋込パッド
１３，４３ 層間絶縁膜
１４，４４ Ｗプラグ
１５，４５ Ａｌパッド
１６，４６ 保護膜
１７ ボンディング窓
１８，４８ 溝
２０ 実装回路基板
２１ パッド
２２ ボールグリッド
２３ 接着剤
２４ Ａｕワイヤ
２５ 被覆樹脂
３０，６０ 多層セラミックパッケージ
３１，６１ 内部配線
３２，６２ ボンディングパッド
３３，６３ スルービア
３４，６４ 側面電極
３５，６５ 底面電極
３６ 接着剤
３７ Ａｕワイヤ
３８，６６ 蓋部材
３９，６７ 封止部材
４７ 開口部
４９ Ａｕバンプ
５０ 実装回路基板
５１ パッド
５２ ソルダーレジスト
５３ 半田ボール
５４ アンダーフィル樹脂
５５ 被覆樹脂
７１ 層間絶縁膜
７２ Ｃｕ埋込パッド
７３ 層間絶縁膜
７４ Ｗプラグ
７５ Ａｌパッド
７６ 保護膜
７７ 開口部
７８ Ａｕワイヤ
７９ Ａｕ−Ａｌ合金層
【特許請求の範囲】
【請求項１】
電子部品と、
前記電子部品上に形成される第１の端子および第２の端子と、
前記電子部品上に形成され、前記第１の端子及び前記第２の端子が露出する開口を備えた第１の絶縁膜と、
前記第１の端子及び第２の端子の少なくとも一方に接続され、前記第１の端子及び前記第２の端子とは異なる材料を含む導電部材と、
前記第１の端子と前記第２の端子との間の前記第１の絶縁膜に形成される溝部と、
を備えることを特徴とする電子装置。
【請求項２】
前記溝部に埋め込まれ、前記第１の絶縁膜とは異なる材料からなる第２の絶縁膜をさらに備えることを特徴とする請求項１記載の電子装置。
【請求項３】
前記第２の絶縁膜は、前記第１の絶縁膜よりも低い硬度を有することを特徴とする請求項２記載の電子装置。
【請求項４】
前記第１の端子及び前記第２の端子はＡｌを含み、且つ、前記導電部材はＡｕを含むことを特徴とする請求項１乃至３のいずれか１項に記載の電子装置。
【請求項５】
前記電子部品は半導体素子であることを特徴とする請求項１乃至４のいずれか１項に記載の電子装置。
【請求項１】
電子部品と、
前記電子部品上に形成される第１の端子および第２の端子と、
前記電子部品上に形成され、前記第１の端子及び前記第２の端子が露出する開口を備えた第１の絶縁膜と、
前記第１の端子及び第２の端子の少なくとも一方に接続され、前記第１の端子及び前記第２の端子とは異なる材料を含む導電部材と、
前記第１の端子と前記第２の端子との間の前記第１の絶縁膜に形成される溝部と、
を備えることを特徴とする電子装置。
【請求項２】
前記溝部に埋め込まれ、前記第１の絶縁膜とは異なる材料からなる第２の絶縁膜をさらに備えることを特徴とする請求項１記載の電子装置。
【請求項３】
前記第２の絶縁膜は、前記第１の絶縁膜よりも低い硬度を有することを特徴とする請求項２記載の電子装置。
【請求項４】
前記第１の端子及び前記第２の端子はＡｌを含み、且つ、前記導電部材はＡｕを含むことを特徴とする請求項１乃至３のいずれか１項に記載の電子装置。
【請求項５】
前記電子部品は半導体素子であることを特徴とする請求項１乃至４のいずれか１項に記載の電子装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２００９−１７０７４５（Ｐ２００９−１７０７４５Ａ）
【公開日】平成２１年７月３０日（２００９．７．３０）
【国際特許分類】
【出願番号】特願２００８−８７５３（Ｐ２００８−８７５３）
【出願日】平成２０年１月１８日（２００８．１．１８）
【出願人】（３０８０１４３４１）富士通マイクロエレクトロニクス株式会社 (2,507)
【Ｆターム（参考）】
【公開日】平成２１年７月３０日（２００９．７．３０）
【国際特許分類】
【出願日】平成２０年１月１８日（２００８．１．１８）
【出願人】（３０８０１４３４１）富士通マイクロエレクトロニクス株式会社 (2,507)
【Ｆターム（参考）】
[ Back to top ]