電極構造、電子デバイス、及び電極構造の製造方法
【課題】導電層の相互間で不要な静電容量の発生が抑えられると共に貫通電極が途中で断線することの無い安価な電極構造、電子デバイス、及び電極構造の製造方法を提供する。
【解決手段】一主面側に箱型の凹部２１ａが設けられた基板２１の凹部底面上に圧電振動片３を実装するための二つの実装端子２３ａ、２３ｂと一筋の引回し配線２５が設けられ、基板２１の凹部底面と下面との間の肉厚部に二つの貫通電極２４ａ、２４ｂが設けられ、基板２１の下面に圧電振動片３を外部へ電気的に接続するための二つの外部接続端子２８ａ、２８ｂが設けられた電極構造であって、二つの貫通電極２４ａ、２４ｂは、基板２１の凹部２１ａ底面に向かってその口径が連続的に拡大するような四角錘状の凹部２６ａ、２６ｂを備え、それら凹部２６ａ、２６ｂの内面においては、傾斜面を含む一部の領域にのみ導電層２４ｃが形成されている。
【解決手段】一主面側に箱型の凹部２１ａが設けられた基板２１の凹部底面上に圧電振動片３を実装するための二つの実装端子２３ａ、２３ｂと一筋の引回し配線２５が設けられ、基板２１の凹部底面と下面との間の肉厚部に二つの貫通電極２４ａ、２４ｂが設けられ、基板２１の下面に圧電振動片３を外部へ電気的に接続するための二つの外部接続端子２８ａ、２８ｂが設けられた電極構造であって、二つの貫通電極２４ａ、２４ｂは、基板２１の凹部２１ａ底面に向かってその口径が連続的に拡大するような四角錘状の凹部２６ａ、２６ｂを備え、それら凹部２６ａ、２６ｂの内面においては、傾斜面を含む一部の領域にのみ導電層２４ｃが形成されている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電極構造、電子デバイス、及び電極構造の製造方法に関するものである。
【背景技術】
【０００２】
従来、基板の表面に形成された少なくとも二つの導電パターンが基板の肉厚部に設けられた貫通電極を介して相互に接続された電極構造が知られている。（例えば、特許文献１、２参照）
【０００３】
図６は、従来の電極構造を備えた電子デバイスの一例を示す図で、（ａ）下面図、（ｂ）上面図、（ｃ）（ｂ）のＡ−Ａ’断面図である。尚、図６（ｂ）上面図においては、電子デバイス内部の構成を分かり易くするため、構成の一部（蓋部材、圧電振動片）を透かして見た状態を示してある。ここに示す従来の電子デバイスにおいては、シリコン（Ｓｉ）などの半導体材料から成る基板１の一主面側に箱型の凹部１ａが設けられ、その凹部１ａの内面全体と凹部１ａを囲繞する壁部１ｂの上端面にポリイミドやシリコン酸化物（ＳｉＯ2）などから成る第一の絶縁層２が形成されている。第一の絶縁層２の表面には、圧電振動片３を実装するための二つの実装端子４ａ、４ｂが形成され、それら二つの実装端子４ａ、４ｂの上に互いに電気的極性の異なる図示しない二つの励振電極を備えた圧電振動片３が図示しない導電性接着剤を介して実装されている。
【０００４】
基板１の凹部１ａ底面上に配設された二つの実装端子４ａ、４ｂの直下には、凹部１ａ底面からそれと対向する基板１の下面に向かって直線的に貫通する二つの貫通電極５ａ、５ｂが設けられている。それら二つの貫通電極５ａ、５ｂは、基板１の凹部１ａ底面と下面との間の肉厚部に設けられた円柱状の貫通孔に、第一の絶縁層２を介して金（Ａｕ）などの導電材料が充填又はその内面全体に薄膜状に堆積されることで形成されている。
【０００５】
基板１の下面には、ポリイミドやシリコン酸化物（ＳｉＯ2）などから成る第二の絶縁層６と第三の絶縁層７がその全面にわたって順次積層され、それらのうち第三の絶縁層７の表面には、圧電振動片３の励振電極を外部へ電気的に接続するための二つの外部接続端子８ａ、８ｂが形成され、第二の絶縁層６と第三の絶縁層７との間には、二つの外部接続端子８ａ、８ｂの間を跨ぐように延在する一筋の引回し配線９が形成されている。
【０００６】
また、二つの外部接続端子８ａ、８ｂのうち一方の外部接続端子８ａと一方の貫通電極５ａとの間には、第二の絶縁層６と第三の絶縁層７を貫通する接続電極１０ａが貫通電極５ａと一体的に形成され、一方で他方の外部接続端子８ｂと引回し配線９との間には、第三の絶縁層７を貫通する接続電極１０ｂが外部接続端子８ｂと一体的に形成されている。
【０００７】
基板１の下面に配設された二つの外部接続端子８ａ、８ｂのうち一方の外部接続端子８ａは、一方の貫通電極５ａと接続電極１０ａを介して一方の実装端子４ａと接続され、他方の外部接続端子８ｂは、他方の貫通電極５ｂと接続電極１０ｂと引回し配線９を介して他方の実装端子４ｂと接続されており、これにより圧電振動片３の二つの励振電極がそれぞれ対応する外部接続端子８ａ、８ｂと電気的に接続されている。
【０００８】
また、基板１の凹部１ａを囲繞する壁部１ｂの上端部には、シリコン（Ｓｉ）やガラスなどから成る平板状の蓋部材１１が接合され、これにより圧電振動片３が凹部１ａ内に気密封止された状態となっている。
【特許文献１】特開２００６−２７９８７２号公報
【特許文献２】特開２００７−２６７１０１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
以上説明した従来の電極構造においては、基板表面に形成された各導電層（実装端子、引回し配線、貫通電極、外部接続端子）の相互間に基板の肉厚部を挟んで静電容量（寄生容量）が発生し、これが圧電振動片の動作（発振）に悪影響を及ぼすという問題がある。
【００１０】
以上の静電容量を決定するパラメーターの一つとしては、各導電層の対向面積が挙げられ、静電容量を減少させるためには、各導電層の形成領域を狭めて対向面積を減少させることが効果的であり、とりわけ貫通電極においては、導電層の形成領域を狭めるために貫通孔の口径を小さくすることとなる。
【００１１】
しかしながら、貫通電極は、一般的に貫通孔内に導電材料を充填又はその内面全体に薄膜状に堆積させることで形成されるため、口径が小さくなることで貫通孔内に導電材料が入り込み難くなり、貫通孔内で導電層が途切れて断線したり、断線しないまでも導電層が変形して電気的特性（電気抵抗等）が変化したり導電層が剥離し易くなる虞がある。
【００１２】
また、特に貫通孔内に導電材料を充填させる場合など、貫通孔内に存在する導電材料の総量が多くなると、それに伴って導電材料の内部応力や熱による体積変化（膨張、収縮）も大きくなり、それらの応力によって貫通孔自体が歪んだり破損する虞がある。貫通孔が歪んだり破損すると、電子デバイスの内部が気密封止されるような場合には、その個所において外部との間でリークが発生し、内部の気密性が保たれなくなる。
【００１３】
また、貫通孔に導電材料を充填させるためには、その分、より多くの導電材料が必要となるため、材料費により製品コストが増大するという問題もある。特に小型電子部品の分野においては、電気的特性に係る理由などから、導電材料として金（Ａｕ）などの貴金属が用いられることがあり、そのような場合には以上の問題がより顕著となる。
【００１４】
また、静電容量を減少させる別の手段として、各導電層と基板との間に低誘電率の絶縁層を厚く形成し、各導電層の対向領域内の実質的な誘電率を低下させることも効果的であるが、絶縁層を厚く形成することでその材料費により製品コストが増大すると共に、絶縁層の内部応力により基板に反りが生じる虞がある。特に貫通電極においては、その貫通孔内に厚く形成された絶縁層の内部応力により導電層が断線したり剥離する虞や貫通孔自体が歪んだり破損する虞があり、また、絶縁材料は、導電材料と同様に貫通孔内に入り込み難いため、貫通孔内に絶縁層を厚く形成すること自体も困難である。
【００１５】
また、貫通孔の口径が小さくなると、基板に貫通孔を高精度で形成すること自体も困難となるため、それに起因する貫通孔の歪みなどによって、以上の貫通孔に係る問題はよりいっそう起こり易くなる。
【００１６】
本発明は、以上の問題点に鑑みて成されたものであり、導電層の相互間で不要な静電容量の発生が抑えられると共に貫通電極が途中で断線することの無い安価な電極構造、電子デバイス、及び電極構造の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１７】
基板の表面に形成された二つの導電パターンが貫通電極を介して相互に接続された電極構造であって、前記貫通電極は、前記基板の肉厚部に形成された貫通孔と当該貫通孔の内面に形成された導電層とを備え、前記貫通孔は、前記二つの導電パターンのうち少なくとも一つと前記導電層との接続部に、前記基板の一表面に向かって口径が連続的に拡大するような傾斜面を備えた凹部を有し、当該凹部の内面において、前記貫通電極の導電層は、
前記傾斜面を含む一部の領域にのみ形成されている電極構造とする。
【００１８】
前記凹部は、前記貫通電極の深さ方向の一端部からそれと対向する他端部に向かって口径が連続的に拡大するように形成され得る。
【００１９】
前記凹部は、前記貫通電極の深さ方向の一端部とそれと対向する他端部との間に位置する点から前記一端部に向かって口径が連続的に拡大するように形成され得る。
【００２０】
前記凹部は、角錐状に形成され得る。
【００２１】
以上の何れか一つに記載の電極構造を備えた基板上に、前記電極構造の導電パターンと接続されるように電子部品を実装して成る電子デバイスとする。
【００２２】
前記電子部品と接続された前記導電パターンは、前記電子部品が実装される位置に当該電子部品を実装するための実装端子を備え、前記電極構造の貫通電極は、当該実装端子と平面的に重ならない位置に配置され得る。
【００２３】
前記電子部品と接続された前記導電パターンと前記貫通電極を介して接続された他の導電パターンは、前記電子部品を外部へ電気的に接続するための外部接続端子を備え、前記貫通電極は、当該外部接続端子と平面的に重なる位置に配置され得る。
【００２４】
前記基板は、平面視矩形状を成し、前記貫通電極は、当該基板の一辺の中間を通る法線に沿って配置され得る。
【００２５】
基板の表面に形成された二つの導電パターンが貫通電極を介して相互に接続された電極構造の製造方法であって、少なくとも、所定の結晶方位を有する半導体材料から成る基板を用い、当該基板の表面の貫通電極を形成すべき位置に当該貫通電極の孔形状に対応した開口部を有するレジストパターンを形成する工程と、当該レジストパターンをエッチングマスクとして前記開口部から露出された前記基板をウェットエッチングにより一定量除去し、前記基板の表面に向かって口径が連続的に拡大するような傾斜面を備えた凹部を形成する工程とを有する電極構造の製造方法とする。
【発明の効果】
【００２６】
本発明によれば、貫通電極と導電パターンとの接続部に基板の表面に向かって貫通電極の口径が連続的に拡大するような傾斜面を備えた凹部を設け、その凹部内においては傾斜面を含む一部の領域にのみ導電層を形成することで、貫通電極の口径が拡大して貫通電極の形成精度が向上すると共に、貫通電極とその周辺に存在する導電パターンとの対向面積が減少してそれらの相互間に発生する不要な静電容量（寄生容量）が低減され、加えて、導電層を構成する導電材料の総量が減少してその材料費が削減されると共に、導電材料の内部応力や熱による体積変化（膨張、収縮）によって貫通電極が歪んだり破損するのが防止される。
【発明を実施するための最良の形態】
【００２７】
基板の表面に形成された二つの導電パターンが貫通電極を介して相互に接続された電極構造であって、貫通電極は、基板の肉厚部に形成された貫通孔とその内面に形成された導電層とを備え、貫通孔は、二つの導電パターンのうち少なくとも一つと導電層との接続部に基板の一表面に向かって口径が連続的に拡大するような傾斜面を備えた凹部を有し、その凹部の内面において貫通電極の導電層は、傾斜面を含む一部の領域にのみ形成されている電極構造とする。
【実施例１】
【００２８】
図１は、実施例１における電極構造を備えた電子デバイスを示す図で、（ａ）下面図、（ｂ）上面図、（ｃ）（ｂ）のＡ−Ａ’断面図である。尚、図１においては、電子デバイス内部の構成を分かり易くするため、構成の一部（蓋部材、圧電振動片）を省略してある。ここに示す電子デバイスにおいては、シリコン（Ｓｉ）から成る基板２１の一主面側に箱型の凹部２１ａが設けられ、その凹部２１ａの内面全体と凹部２１ａを囲繞する壁部２１ｂの上端面にシリコン酸化物（ＳｉＯ2）から成る第一の絶縁層２２が形成されている。第一の絶縁層２２の表面には、圧電振動片３を実装するための二つの実装端子２３ａ、２３ｂが形成され、それら二つの実装端子２３ａ、２３ｂの上に互いに電気的極性の異なる図示しない二つの励振電極を備えた圧電振動片３（図６参照）が図示しない導電性接着剤を介して実装されている。
【００２９】
基板２１の凹部２１ａ底面上に配設された二つの実装端子２３ａ、２３ｂのうち一方の実装端子２３ａに隣接する位置には、基板２１の凹部２１ａ底面からそれと対向する下面に向かって貫通する貫通電極２４ａが設けられ、一方で他方の実装端子２３ｂには、凹部２１ａ底面の長手方向へ延びる一筋の引回し配線２５が一体的に形成されると共に、その引回し配線２５の先端部直下に基板２１の凹部２１ａ底面からそれと対向する下面に向かって貫通する貫通電極２４ｂが設けられている。
【００３０】
それら二つの貫通電極２４ａ、２４ｂは、基板２１の凹部２１ａ底面と下面との間の肉厚部を貫通する四角錐状の凹部２６ａ、２６ｂの先端部（頂部）に金（Ａｕ）から成る導電材料が局所的に充填されると共に、四角錘を構成する四つの傾斜面のうち実装端子２３ａ、２３ｂ寄りの傾斜面の一部に同じく金（Ａｕ）から成る導電材料が薄膜状に堆積され、凹部２６ａ、２６ｂの内面に部分的な導電層２４ｃが形成されることで構成されている。
【００３１】
以上のように四角錘状の凹部２６ａ、２６ｂにおいては、その内面の一部の領域にのみ導電層２４ｃが形成されていることから、従来と比較して使用される導電材料（Ａｕ）の総量が減少し、その材料費が削減されると共に、導電層の内部応力や熱による堆積変化（膨張、収縮）が低減され、加えて、貫通部の孔径が拡大されることでそれらの応力が分散され、貫通部の歪みや破損が防止される。
【００３２】
また、貫通電極２４ａ、２４ｂの導電層の表面積が減少することで、周辺に存在する他の導電層（特に後述の外部接続端子）との対向面積も減少し、それらの相互間に生じる不要な静電容量（寄生容量）が減少するため、圧電振動片３の動作が安定して行われる。
【００３３】
また、凹部２６ａ、２６ｂの傾斜面上に配設された導電層２４ｃと、基板２１の凹部２１ａ底面上に配設された実装端子２３ａ及び引回し配線２５とは、それぞれ内角が鈍角を成すように緩やかに接続されるため、それらの接続部位に不要な応力が掛かることはなく、断線が防止される。
【００３４】
また、凹部２６ａ、２６ｂにより貫通電極２４ａ、２４ｂの口径が拡大されることで、貫通電極２４ａ、２４ｂの形成時に貫通孔内に導電材料（Ａｕ）が入り込み易くなり、貫通電極２４ａ、２４ｂの形成精度が向上して導電層２４ｃの断線や剥離が防止され、それと同様に貫通孔内面の第一の絶縁層２２の形成精度も向上して第一の絶縁層２２の層厚が均一化され、それによって絶縁膜の内部応力のムラが減少し、貫通電極２４ａ、２４ｂの断線や貫通孔の歪みや破損、また、基板２１が半導体基板である場合には絶縁層断裂による基板２１とのショートが防止され、ひいては、第一の絶縁層２２の層厚が均一化されることが、貫通孔内の第一の絶縁層２２の総量を減少させることに繋がるため、絶縁層の材料費をも削減することが可能である。
【００３５】
基板２１の下面には、シリコン酸化物（ＳｉＯ2）から成る第二の絶縁層２７がその全面にわたって形成され、その第二の絶縁層２７の表面に圧電振動片３の励振電極を外部へ電気的に接続するための二つの外部接続端子２８ａ、２８ｂが形成されている。
【００３６】
二つの外部接続端子２８ａ、２８ｂのうち一方の外部接続端子２８ａと一方の貫通電極２４ａとの間には、第二の絶縁層２７を貫通する接続電極２９ａが貫通電極２４ａと一体的に形成され、一方で他方の外部接続端子２８ｂと他方の貫通電極２４ｂとの間には、同じく第二の絶縁層２７を貫通する接続電極２９ｂが貫通電極２４ｂと一体的に形成されている。
【００３７】
即ち、二つの外部接続端子２８ａ、２８ｂのうち一方の外部接続端子２８ａは、貫通電極２４ａと接続電極２９ａを介して一方の実装端子２３ａと接続され、他方の外部接続端子２８ｂは、貫通電極２４ｂと接続電極２９ｂと引回し配線２５を介して他方の実装端子２３ｂと接続されており、これにより圧電振動片３の二つの励振電極がそれぞれ対応する外部接続端子２８ａ、２８ｂと電気的に接続されている。
【００３８】
また、基板２１の壁部２１ｂの上端部には、シリコン（Ｓｉ）やガラスなどから成る平板状の蓋部材１１が接合され（図６参照）、これにより圧電振動片３が凹部２１ａ内に気密封止された状態となっている。
【００３９】
図２−１、図２−２、及び図２−３は、図１に示した実施例１における電極構造の製造方法を示す工程毎のＡ−Ａ’断面図である。シリコン（Ｓｉ）から成る基板を用いて図１に示した電極構造を製造する際には、まず、図２−１（ａ）に示すように、予めエッチングなどにより一主面側に箱型の凹部２１ａが形成された基板２１の下面全体にＣＶＤ法を用いてＳｉＯ2から成る第二の絶縁層２７を形成し、次いで、その第二の絶縁層２７の表面全体にスパッタ法を用いて金（Ａｕ）から成る導電層３１を形成する。
【００４０】
その後、図２−１（ｂ）に示すように、導電層３１の表面全体に任意のフォトレジスト材料をスピンコート法を用いて塗布したうえで露光及び現像処理を行い、二つの外部接続端子２８ａ、２８ｂを形成すべき位置に外部接続端子２８ａ、２８ｂの形状に対応したレジストパターン３２を形成し、続いて、図２−１（ｃ）に示すように、そのレジストパターン３２をエッチングマスクとして、エッチャントにヨウ素又はヨウ化カリウムを用いたウェットエッチングにより、露出領域の導電層３１を第二の絶縁層２７が露出するまで除去し、基板２１の下面に二つの外部接続端子２８ａ、２８ｂを形成する。
【００４１】
その後、図２−１（ｄ）に示すように、使用後のレジストパターン３２をアセトンなどを用いて剥離し、次いで、図−１（ｅ）に示すように、基板２１の上面全体に任意のフォトレジスト材料を塗布したうえで露光及び現像処理を行い、二つの貫通電極２４ａ、２４ｂを形成すべき位置に貫通電極２４ａ、２４ｂの口径に応じた矩形状の開口部を備えたレジストパターン３３を形成し、続いて、図２−１（ｆ）に示すように、そのレジストパターン３３をエッチングマスクとして、エッチャントに水酸化カリウムを用いたウェットエッチングにより、露出領域の基板２１を第二の絶縁層２７が露出するまで除去し、貫通電極形成用の二つの凹部３４を形成する。
【００４２】
その際、基板２１の結晶方位とエッチング特性の関係から、エッチングが進むに連れて凹部３４が四角錘状に形成される。例えば、結晶方位が（１、０、０）であるシリコン基板に対して、エッチャントに水酸化カリウムを用いたアルカリ性のウェットエッチングを行うと、凹部３４は四角錘の底面（貫通孔開口面）に対して５４．７°で傾斜する四つの傾斜面を持つ四角錘状となる。
【００４３】
その後、図２−２（ｇ）に示すように、使用後のレジストパターン３３をアセトンなどを用いて剥離し、次いで、図２−２（ｈ）に示すように、凹部３４の内面を含む基板２１の上面全体にＣＶＤ法を用いてＳｉＯ2から成る第一の絶縁層２２を形成する。
【００４４】
その後、図２−２（ｉ）に示すように、第一の絶縁層２２の表面全体に任意のフォトレジスト材料を塗布したうえで露光及び現像処理を行い、貫通孔３４の先端（頂部）に対応した位置に開口部を備えたレジストパターン３５を形成し、続いて、図２−２（ｊ）に示すように、そのレジストパターン３５をエッチングマスクとして、エッチャントにフッ化炭素ガスを用いたドライエッチングにより、露出領域の第一の絶縁層２２とその下層の第二の絶縁層２７を外部接続端子２８ａ、２８ｂが露出するまで除去する。
【００４５】
その後、図２−２（ｋ）に示すように、使用後のレジストパターン３５をアセトンなどを用いて剥離し、次いで、図２−２（ｌ）に示すように、凹部３４の内面を含めた基板２１の上面全体にスパッタ法を用いて金（Ａｕ）から成る導電層３６を形成する。
【００４６】
その後、図２−３（ｍ）に示すように、金属層３６の表面全体に任意のフォトレジスト材料を塗布したうえで露光及び現像処理を行い、二つの実装端子２３ａ、２３ｂを形成すべき位置に実装端子２３ａ、２３ｂの形状に対応した開口部を備え、凹部３４の先端領域に凹部３４の先端形状に対応した開口部を備えたレジストパターン３７を形成し、続いて、図２−３（ｎ）に示すように、そのレジストパターン３７をメッキマスクとして、Ａｕメッキ液により露出領域の導電層３６表面にＡｕメッキ層を形成し、基板２１に実装端子２３ａ、２３ｂの肉厚部分と貫通電極２４ａ、２４ｂの先端部分と接続電極２９ａ、２９ｂを形成する。
【００４７】
その後、図２−３（ｏ）に示すように、使用後のレジストパターン３７をアセトンなどを用いて剥離し、次いで、図２−３（ｐ）に示すように、Ａｕメッキ層表面を含む導電層３６の表面全体に任意のフォトレジスト材料をスピンコート法を用いて塗布したうえで露光及び現像処理を行い、二つの実装端子２３ａ、２３ｂと二つの貫通電極２４ａ、２４ｂの傾斜面上の配線部分と引回し配線２５を形成すべき領域を覆うレジストパターン３８を形成し、続いて、そのレジストパターン３８をエッチングマスクとして、図２−３（ｑ）に示すように、エッチャントにヨウ素又はヨウ化カリウムを用いたウェットエッチングにより、露出領域の金属層３６を第一の絶縁層２２が露出するまで除去し、実装端子２３ａ、２３ｂと貫通電極２４ａ、２４ｂの傾斜面上の配線部分と引回し配線２５を形成し、最後に、図２−３（ｒ）に示すように、使用後のレジストパターン３８をアセトンなどを用いて剥離し、実施例１における電極構造が完成する。
【００４８】
以上のようにして実施例１における電極構造が完成した後は、基板２１の凹部２１ａ底面上に配設された二つの実装端子２３ａ、２３ｂの上に導電性接着剤を用いて圧電振動片３を実装し、真空雰囲気中において基板２１の壁部２１ｂ上端部に蓋部材１１を接合することで、内部が気密封止された電子デバイスが完成する。
【００４９】
尚、以上の製造方法は、あくまで一つの実施例であり、本発明の主旨を逸脱しない範囲で種々の変更が可能である。例えば、貫通電極形成用の凹部３４をエッチングのような化学的加工ではなく、切削などの機械的加工により形成するようなことも可能である。
【実施例２】
【００５０】
図３は、実施例２における電極構造を備えた電子デバイスを示す図で、（ａ）下面図、（ｂ）上面図、（ｃ）（ｂ）のＡ−Ａ’断面図、（ｄ）（ｂ）のＢ−Ｂ’断面図である。尚、図３においては、電子デバイス内部の構成を分かり易くするため、構成の一部（蓋部材、圧電振動片）を省略してある。ここに示す電子デバイスは、前述の実施例１と同様の基本構成を備え、その最たる特徴は貫通電極の配置にある。即ち、本実施例２における電極構造においては、図３に示すように、実施例１と同様の二つの貫通電極２４ａ、２４ｂのうち一方の貫通電極２４ａが、基板２１の凹部２１ａ底面上に配設された二つの実装端子２３ａ、２３ｂの中間に配置され、その下端部が基板２１の下面に配設された一方の外部接続端子２８ａの中央部に接続されている。
【００５１】
通常、図３に示すような平面視矩形状の基板２１においては、基板２１をその長手方向の軸周りに捻った際に発生する捻り応力が、軸から離れた領域に発生し易いため、実施例１のように貫通電極２４ａが軸となる二つの実装端子２３ａ、２３ｂの中間を通る直線Ｌ上から外れた位置に配置されていると、特に電子デバイスを外部の回路基板に実装する際などに捻り応力が貫通電極２４ａに大きく作用し、その応力によって貫通電極２４ａが断線したり基板２１から剥離する虞がある。しかしながら、本実施例２においては、以上の捻り応力が比較的発生し難い二つの実装端子２３ａ、２３ｂの中間を通る直線Ｌ（基板２１の短辺の中間を通る法線）に沿って貫通電極２４ａが配置されているため、以上の問題が起こり難い。
【００５２】
尚、本実施例２において、一方の貫通電極２４ａのみならず他方の貫通電極２４ｂをも直線Ｌに沿って配置すれば、貫通電極２４ｂについても同様の効果が得られるため、より好ましい。また、基板２１に生じる捻り応力は、その長手方向の軸周りだけではなく、短手方向の軸周りにも発生するため、そちら側の捻り応力も考慮して貫通電極２４ａ、２４ｂの適切な配置箇所を決定するようにしてもよい。
【実施例３】
【００５３】
図４は、実施例３における電極構造を備えた電子デバイスを示す図で、（ａ）下面図、（ｂ）上面図、（ｃ）（ｂ）のＡ−Ａ’断面図である。尚、図４においては、電子デバイス内部の構成を分かり易くするため、構成の一部（蓋部材、圧電振動片）を省略してある。ここに示す電子デバイスは、前述の実施例１と同様の基本構成を備え、その最たる特徴は貫通電極の形状にある。即ち、本実施例３における電極構造においては、図４に示すように、二つの貫通電極２４ａ、２４ｂの上端側が実施例１と同様の四角錘状の電極構造とされると共に、それと連通する貫通電極２４ａ、２４ｂの下端側が従来と同様の円柱状の電極構造とされている。
【００５４】
貫通電極２４ａ、２４ｂの上端側においては、実施例１と同様の構成を備えていることから実施例１と同様の効果が得られると共に、貫通電極全体が四角錘状とされている実施例１と比較して貫通孔の口径を小さく設計できることから（傾斜面の角度が同じ場合）貫通電極のレイアウトの自由度が増し、一方で貫通電極２４ａ、２４ｂの下端側においては、ある程度の深さが確保された直線的な貫通孔とされていることから導電材料の充填領域が拡大され、貫通電極の強度が増す。
【実施例４】
【００５５】
図５は、実施例４における電極構造を備えた電子デバイスを示す図で、（ａ）下面図、（ｂ）上面図、（ｃ）（ｂ）のＡ−Ａ’断面図である。尚、図５においては、電子デバイス内部の構成を分かり易くするため、構成の一部（蓋部材、圧電振動片）を省略してある。ここに示す電子デバイスは、実施例１と同様の基本構成を備え、その最たる特徴は、貫通電極と引回し配線の配置にある。即ち、本実施例４における電極構造においては、図５に示すように、実施例１において実装端子２３ｂから離反した位置に配置されていた貫通電極２４ｂが実装端子２３ｂに隣接して配置されると共に、基板２１の凹部２１ａ底面上に配置されていた引回し配線２５が従来と同様に基板２１の下面側（従来における第二の絶縁層６と第三の絶縁層７との間）に配置されている。
【００５６】
前述の実施例１、３における貫通電極の形状や実施例２における貫通電極の配置は、本実施例４のように引回し配線２５が基板２１の下面側に配置されている場合であっても適用することが可能であり、それらの実施例と同様の効果が得られる。
【００５７】
以上、幾つかの実施例を示して本発明について説明したが、本発明の電極構造が形成される基板は、半導体基板に限らずセラミック基板などの絶縁性基板であってもよく、また、本発明の電子デバイスは、凹部内に電子部品を気密封止したパッケージ部品に限らず単に平板状の基板に電子部品が実装されたものであってもよく、更に電子部品についても圧電振動片に限らずその他種々のものが対象となる。
【００５８】
また、本発明の電極構造において貫通電極と導電パターンとの接続部に形成される傾斜面を備えた凹部は、以上の実施例で示したような四角錘状のものに限定されず、少なくともその一部に貫通電極の口径が拡大するような傾斜面を備えていればよく、例えば、三角錐などのその他の多角錘又は円錐、Ｖ溝やかまぼこ状の溝、半球、更にはそれらを深さ方向に分断した形状などを含むものである。
【００５９】
また、本発明の電極構造は、貫通電極が基板の互いに対向する二面を直線的に繋ぐ場合にのみ有効なものではなく、基板の主面と側面、又同一面内の異なる点を相互に繋ぐような場合にも有効である。
【図面の簡単な説明】
【００６０】
【図１】実施例１における電極構造を備えた電子デバイスを示す図で、（ａ）下面図、（ｂ）上面図、（ｃ）（ｂ）のＡ−Ａ’断面図
【図２−１】図１に示した電極構造の製造方法を示す工程毎のＡ−Ａ’断面図
【図２−２】図１に示した電極構造の製造方法を示す工程毎のＡ−Ａ’断面図
【図２−３】図１に示した電極構造の製造方法を示す工程毎のＡ−Ａ’断面図
【図３】実施例２における電極構造を備えた電子デバイスを示す図で、（ａ）下面図、（ｂ）上面図、（ｃ）（ｂ）のＡ−Ａ’断面図、（ｄ）（ｂ）のＢ−Ｂ’断面図
【図４】実施例３における電極構造を備えた電子デバイスを示す図で、（ａ）下面図、（ｂ）上面図、（ｃ）（ｂ）のＡ−Ａ’断面図
【図５】実施例４における電極構造を備えた電子デバイスを示す図で、（ａ）下面図、（ｂ）上面図、（ｃ）（ｂ）のＡ−Ａ’断面図
【図６】従来の電極構造を備えた電子デバイスの一例を示す図で、（ａ）下面図、（ｂ）上面図（ｃ）（ｂ）のＡ−Ａ’断面図
【符号の説明】
【００６１】
１ 基板
１ａ 凹部
１ｂ 壁部
２ 第一の絶縁層
３ 圧電振動片
４ａ 実装端子
４ｂ 実装端子
５ａ 貫通電極
５ｂ 貫通電極
６ 第二の絶縁層
７ 第三の絶縁層
８ａ 外部接続端子
８ｂ 外部接続端子
９ 引回し配線
１０ａ 接続電極（バイアホール）
１０ｂ 接続電極（バイアホール）
１１ 蓋部材
２１ 基板
２１ａ 凹部
２１ｂ 壁部
２２ 第一の絶縁層
２３ａ 実装端子
２３ｂ 実装端子
２４ａ 貫通電極
２４ｂ 貫通電極
２４ｃ 導電層
２５ 引回し配線
２６ａ 凹部
２６ｂ 凹部
２７ 第二の絶縁層
２８ａ 外部接続端子
２８ｂ 外部接続端子
２９ａ 接続電極（バイアホール）
２９ｂ 接続電極（バイアホール）
３１ 導電層
３２ レジストパターン
３３ レジストパターン
３４ 凹部
３５ レジストパターン
３６ 導電層
３７ レジストパターン
３８ レジストパターン
【技術分野】
【０００１】
本発明は、電極構造、電子デバイス、及び電極構造の製造方法に関するものである。
【背景技術】
【０００２】
従来、基板の表面に形成された少なくとも二つの導電パターンが基板の肉厚部に設けられた貫通電極を介して相互に接続された電極構造が知られている。（例えば、特許文献１、２参照）
【０００３】
図６は、従来の電極構造を備えた電子デバイスの一例を示す図で、（ａ）下面図、（ｂ）上面図、（ｃ）（ｂ）のＡ−Ａ’断面図である。尚、図６（ｂ）上面図においては、電子デバイス内部の構成を分かり易くするため、構成の一部（蓋部材、圧電振動片）を透かして見た状態を示してある。ここに示す従来の電子デバイスにおいては、シリコン（Ｓｉ）などの半導体材料から成る基板１の一主面側に箱型の凹部１ａが設けられ、その凹部１ａの内面全体と凹部１ａを囲繞する壁部１ｂの上端面にポリイミドやシリコン酸化物（ＳｉＯ2）などから成る第一の絶縁層２が形成されている。第一の絶縁層２の表面には、圧電振動片３を実装するための二つの実装端子４ａ、４ｂが形成され、それら二つの実装端子４ａ、４ｂの上に互いに電気的極性の異なる図示しない二つの励振電極を備えた圧電振動片３が図示しない導電性接着剤を介して実装されている。
【０００４】
基板１の凹部１ａ底面上に配設された二つの実装端子４ａ、４ｂの直下には、凹部１ａ底面からそれと対向する基板１の下面に向かって直線的に貫通する二つの貫通電極５ａ、５ｂが設けられている。それら二つの貫通電極５ａ、５ｂは、基板１の凹部１ａ底面と下面との間の肉厚部に設けられた円柱状の貫通孔に、第一の絶縁層２を介して金（Ａｕ）などの導電材料が充填又はその内面全体に薄膜状に堆積されることで形成されている。
【０００５】
基板１の下面には、ポリイミドやシリコン酸化物（ＳｉＯ2）などから成る第二の絶縁層６と第三の絶縁層７がその全面にわたって順次積層され、それらのうち第三の絶縁層７の表面には、圧電振動片３の励振電極を外部へ電気的に接続するための二つの外部接続端子８ａ、８ｂが形成され、第二の絶縁層６と第三の絶縁層７との間には、二つの外部接続端子８ａ、８ｂの間を跨ぐように延在する一筋の引回し配線９が形成されている。
【０００６】
また、二つの外部接続端子８ａ、８ｂのうち一方の外部接続端子８ａと一方の貫通電極５ａとの間には、第二の絶縁層６と第三の絶縁層７を貫通する接続電極１０ａが貫通電極５ａと一体的に形成され、一方で他方の外部接続端子８ｂと引回し配線９との間には、第三の絶縁層７を貫通する接続電極１０ｂが外部接続端子８ｂと一体的に形成されている。
【０００７】
基板１の下面に配設された二つの外部接続端子８ａ、８ｂのうち一方の外部接続端子８ａは、一方の貫通電極５ａと接続電極１０ａを介して一方の実装端子４ａと接続され、他方の外部接続端子８ｂは、他方の貫通電極５ｂと接続電極１０ｂと引回し配線９を介して他方の実装端子４ｂと接続されており、これにより圧電振動片３の二つの励振電極がそれぞれ対応する外部接続端子８ａ、８ｂと電気的に接続されている。
【０００８】
また、基板１の凹部１ａを囲繞する壁部１ｂの上端部には、シリコン（Ｓｉ）やガラスなどから成る平板状の蓋部材１１が接合され、これにより圧電振動片３が凹部１ａ内に気密封止された状態となっている。
【特許文献１】特開２００６−２７９８７２号公報
【特許文献２】特開２００７−２６７１０１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
以上説明した従来の電極構造においては、基板表面に形成された各導電層（実装端子、引回し配線、貫通電極、外部接続端子）の相互間に基板の肉厚部を挟んで静電容量（寄生容量）が発生し、これが圧電振動片の動作（発振）に悪影響を及ぼすという問題がある。
【００１０】
以上の静電容量を決定するパラメーターの一つとしては、各導電層の対向面積が挙げられ、静電容量を減少させるためには、各導電層の形成領域を狭めて対向面積を減少させることが効果的であり、とりわけ貫通電極においては、導電層の形成領域を狭めるために貫通孔の口径を小さくすることとなる。
【００１１】
しかしながら、貫通電極は、一般的に貫通孔内に導電材料を充填又はその内面全体に薄膜状に堆積させることで形成されるため、口径が小さくなることで貫通孔内に導電材料が入り込み難くなり、貫通孔内で導電層が途切れて断線したり、断線しないまでも導電層が変形して電気的特性（電気抵抗等）が変化したり導電層が剥離し易くなる虞がある。
【００１２】
また、特に貫通孔内に導電材料を充填させる場合など、貫通孔内に存在する導電材料の総量が多くなると、それに伴って導電材料の内部応力や熱による体積変化（膨張、収縮）も大きくなり、それらの応力によって貫通孔自体が歪んだり破損する虞がある。貫通孔が歪んだり破損すると、電子デバイスの内部が気密封止されるような場合には、その個所において外部との間でリークが発生し、内部の気密性が保たれなくなる。
【００１３】
また、貫通孔に導電材料を充填させるためには、その分、より多くの導電材料が必要となるため、材料費により製品コストが増大するという問題もある。特に小型電子部品の分野においては、電気的特性に係る理由などから、導電材料として金（Ａｕ）などの貴金属が用いられることがあり、そのような場合には以上の問題がより顕著となる。
【００１４】
また、静電容量を減少させる別の手段として、各導電層と基板との間に低誘電率の絶縁層を厚く形成し、各導電層の対向領域内の実質的な誘電率を低下させることも効果的であるが、絶縁層を厚く形成することでその材料費により製品コストが増大すると共に、絶縁層の内部応力により基板に反りが生じる虞がある。特に貫通電極においては、その貫通孔内に厚く形成された絶縁層の内部応力により導電層が断線したり剥離する虞や貫通孔自体が歪んだり破損する虞があり、また、絶縁材料は、導電材料と同様に貫通孔内に入り込み難いため、貫通孔内に絶縁層を厚く形成すること自体も困難である。
【００１５】
また、貫通孔の口径が小さくなると、基板に貫通孔を高精度で形成すること自体も困難となるため、それに起因する貫通孔の歪みなどによって、以上の貫通孔に係る問題はよりいっそう起こり易くなる。
【００１６】
本発明は、以上の問題点に鑑みて成されたものであり、導電層の相互間で不要な静電容量の発生が抑えられると共に貫通電極が途中で断線することの無い安価な電極構造、電子デバイス、及び電極構造の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１７】
基板の表面に形成された二つの導電パターンが貫通電極を介して相互に接続された電極構造であって、前記貫通電極は、前記基板の肉厚部に形成された貫通孔と当該貫通孔の内面に形成された導電層とを備え、前記貫通孔は、前記二つの導電パターンのうち少なくとも一つと前記導電層との接続部に、前記基板の一表面に向かって口径が連続的に拡大するような傾斜面を備えた凹部を有し、当該凹部の内面において、前記貫通電極の導電層は、
前記傾斜面を含む一部の領域にのみ形成されている電極構造とする。
【００１８】
前記凹部は、前記貫通電極の深さ方向の一端部からそれと対向する他端部に向かって口径が連続的に拡大するように形成され得る。
【００１９】
前記凹部は、前記貫通電極の深さ方向の一端部とそれと対向する他端部との間に位置する点から前記一端部に向かって口径が連続的に拡大するように形成され得る。
【００２０】
前記凹部は、角錐状に形成され得る。
【００２１】
以上の何れか一つに記載の電極構造を備えた基板上に、前記電極構造の導電パターンと接続されるように電子部品を実装して成る電子デバイスとする。
【００２２】
前記電子部品と接続された前記導電パターンは、前記電子部品が実装される位置に当該電子部品を実装するための実装端子を備え、前記電極構造の貫通電極は、当該実装端子と平面的に重ならない位置に配置され得る。
【００２３】
前記電子部品と接続された前記導電パターンと前記貫通電極を介して接続された他の導電パターンは、前記電子部品を外部へ電気的に接続するための外部接続端子を備え、前記貫通電極は、当該外部接続端子と平面的に重なる位置に配置され得る。
【００２４】
前記基板は、平面視矩形状を成し、前記貫通電極は、当該基板の一辺の中間を通る法線に沿って配置され得る。
【００２５】
基板の表面に形成された二つの導電パターンが貫通電極を介して相互に接続された電極構造の製造方法であって、少なくとも、所定の結晶方位を有する半導体材料から成る基板を用い、当該基板の表面の貫通電極を形成すべき位置に当該貫通電極の孔形状に対応した開口部を有するレジストパターンを形成する工程と、当該レジストパターンをエッチングマスクとして前記開口部から露出された前記基板をウェットエッチングにより一定量除去し、前記基板の表面に向かって口径が連続的に拡大するような傾斜面を備えた凹部を形成する工程とを有する電極構造の製造方法とする。
【発明の効果】
【００２６】
本発明によれば、貫通電極と導電パターンとの接続部に基板の表面に向かって貫通電極の口径が連続的に拡大するような傾斜面を備えた凹部を設け、その凹部内においては傾斜面を含む一部の領域にのみ導電層を形成することで、貫通電極の口径が拡大して貫通電極の形成精度が向上すると共に、貫通電極とその周辺に存在する導電パターンとの対向面積が減少してそれらの相互間に発生する不要な静電容量（寄生容量）が低減され、加えて、導電層を構成する導電材料の総量が減少してその材料費が削減されると共に、導電材料の内部応力や熱による体積変化（膨張、収縮）によって貫通電極が歪んだり破損するのが防止される。
【発明を実施するための最良の形態】
【００２７】
基板の表面に形成された二つの導電パターンが貫通電極を介して相互に接続された電極構造であって、貫通電極は、基板の肉厚部に形成された貫通孔とその内面に形成された導電層とを備え、貫通孔は、二つの導電パターンのうち少なくとも一つと導電層との接続部に基板の一表面に向かって口径が連続的に拡大するような傾斜面を備えた凹部を有し、その凹部の内面において貫通電極の導電層は、傾斜面を含む一部の領域にのみ形成されている電極構造とする。
【実施例１】
【００２８】
図１は、実施例１における電極構造を備えた電子デバイスを示す図で、（ａ）下面図、（ｂ）上面図、（ｃ）（ｂ）のＡ−Ａ’断面図である。尚、図１においては、電子デバイス内部の構成を分かり易くするため、構成の一部（蓋部材、圧電振動片）を省略してある。ここに示す電子デバイスにおいては、シリコン（Ｓｉ）から成る基板２１の一主面側に箱型の凹部２１ａが設けられ、その凹部２１ａの内面全体と凹部２１ａを囲繞する壁部２１ｂの上端面にシリコン酸化物（ＳｉＯ2）から成る第一の絶縁層２２が形成されている。第一の絶縁層２２の表面には、圧電振動片３を実装するための二つの実装端子２３ａ、２３ｂが形成され、それら二つの実装端子２３ａ、２３ｂの上に互いに電気的極性の異なる図示しない二つの励振電極を備えた圧電振動片３（図６参照）が図示しない導電性接着剤を介して実装されている。
【００２９】
基板２１の凹部２１ａ底面上に配設された二つの実装端子２３ａ、２３ｂのうち一方の実装端子２３ａに隣接する位置には、基板２１の凹部２１ａ底面からそれと対向する下面に向かって貫通する貫通電極２４ａが設けられ、一方で他方の実装端子２３ｂには、凹部２１ａ底面の長手方向へ延びる一筋の引回し配線２５が一体的に形成されると共に、その引回し配線２５の先端部直下に基板２１の凹部２１ａ底面からそれと対向する下面に向かって貫通する貫通電極２４ｂが設けられている。
【００３０】
それら二つの貫通電極２４ａ、２４ｂは、基板２１の凹部２１ａ底面と下面との間の肉厚部を貫通する四角錐状の凹部２６ａ、２６ｂの先端部（頂部）に金（Ａｕ）から成る導電材料が局所的に充填されると共に、四角錘を構成する四つの傾斜面のうち実装端子２３ａ、２３ｂ寄りの傾斜面の一部に同じく金（Ａｕ）から成る導電材料が薄膜状に堆積され、凹部２６ａ、２６ｂの内面に部分的な導電層２４ｃが形成されることで構成されている。
【００３１】
以上のように四角錘状の凹部２６ａ、２６ｂにおいては、その内面の一部の領域にのみ導電層２４ｃが形成されていることから、従来と比較して使用される導電材料（Ａｕ）の総量が減少し、その材料費が削減されると共に、導電層の内部応力や熱による堆積変化（膨張、収縮）が低減され、加えて、貫通部の孔径が拡大されることでそれらの応力が分散され、貫通部の歪みや破損が防止される。
【００３２】
また、貫通電極２４ａ、２４ｂの導電層の表面積が減少することで、周辺に存在する他の導電層（特に後述の外部接続端子）との対向面積も減少し、それらの相互間に生じる不要な静電容量（寄生容量）が減少するため、圧電振動片３の動作が安定して行われる。
【００３３】
また、凹部２６ａ、２６ｂの傾斜面上に配設された導電層２４ｃと、基板２１の凹部２１ａ底面上に配設された実装端子２３ａ及び引回し配線２５とは、それぞれ内角が鈍角を成すように緩やかに接続されるため、それらの接続部位に不要な応力が掛かることはなく、断線が防止される。
【００３４】
また、凹部２６ａ、２６ｂにより貫通電極２４ａ、２４ｂの口径が拡大されることで、貫通電極２４ａ、２４ｂの形成時に貫通孔内に導電材料（Ａｕ）が入り込み易くなり、貫通電極２４ａ、２４ｂの形成精度が向上して導電層２４ｃの断線や剥離が防止され、それと同様に貫通孔内面の第一の絶縁層２２の形成精度も向上して第一の絶縁層２２の層厚が均一化され、それによって絶縁膜の内部応力のムラが減少し、貫通電極２４ａ、２４ｂの断線や貫通孔の歪みや破損、また、基板２１が半導体基板である場合には絶縁層断裂による基板２１とのショートが防止され、ひいては、第一の絶縁層２２の層厚が均一化されることが、貫通孔内の第一の絶縁層２２の総量を減少させることに繋がるため、絶縁層の材料費をも削減することが可能である。
【００３５】
基板２１の下面には、シリコン酸化物（ＳｉＯ2）から成る第二の絶縁層２７がその全面にわたって形成され、その第二の絶縁層２７の表面に圧電振動片３の励振電極を外部へ電気的に接続するための二つの外部接続端子２８ａ、２８ｂが形成されている。
【００３６】
二つの外部接続端子２８ａ、２８ｂのうち一方の外部接続端子２８ａと一方の貫通電極２４ａとの間には、第二の絶縁層２７を貫通する接続電極２９ａが貫通電極２４ａと一体的に形成され、一方で他方の外部接続端子２８ｂと他方の貫通電極２４ｂとの間には、同じく第二の絶縁層２７を貫通する接続電極２９ｂが貫通電極２４ｂと一体的に形成されている。
【００３７】
即ち、二つの外部接続端子２８ａ、２８ｂのうち一方の外部接続端子２８ａは、貫通電極２４ａと接続電極２９ａを介して一方の実装端子２３ａと接続され、他方の外部接続端子２８ｂは、貫通電極２４ｂと接続電極２９ｂと引回し配線２５を介して他方の実装端子２３ｂと接続されており、これにより圧電振動片３の二つの励振電極がそれぞれ対応する外部接続端子２８ａ、２８ｂと電気的に接続されている。
【００３８】
また、基板２１の壁部２１ｂの上端部には、シリコン（Ｓｉ）やガラスなどから成る平板状の蓋部材１１が接合され（図６参照）、これにより圧電振動片３が凹部２１ａ内に気密封止された状態となっている。
【００３９】
図２−１、図２−２、及び図２−３は、図１に示した実施例１における電極構造の製造方法を示す工程毎のＡ−Ａ’断面図である。シリコン（Ｓｉ）から成る基板を用いて図１に示した電極構造を製造する際には、まず、図２−１（ａ）に示すように、予めエッチングなどにより一主面側に箱型の凹部２１ａが形成された基板２１の下面全体にＣＶＤ法を用いてＳｉＯ2から成る第二の絶縁層２７を形成し、次いで、その第二の絶縁層２７の表面全体にスパッタ法を用いて金（Ａｕ）から成る導電層３１を形成する。
【００４０】
その後、図２−１（ｂ）に示すように、導電層３１の表面全体に任意のフォトレジスト材料をスピンコート法を用いて塗布したうえで露光及び現像処理を行い、二つの外部接続端子２８ａ、２８ｂを形成すべき位置に外部接続端子２８ａ、２８ｂの形状に対応したレジストパターン３２を形成し、続いて、図２−１（ｃ）に示すように、そのレジストパターン３２をエッチングマスクとして、エッチャントにヨウ素又はヨウ化カリウムを用いたウェットエッチングにより、露出領域の導電層３１を第二の絶縁層２７が露出するまで除去し、基板２１の下面に二つの外部接続端子２８ａ、２８ｂを形成する。
【００４１】
その後、図２−１（ｄ）に示すように、使用後のレジストパターン３２をアセトンなどを用いて剥離し、次いで、図−１（ｅ）に示すように、基板２１の上面全体に任意のフォトレジスト材料を塗布したうえで露光及び現像処理を行い、二つの貫通電極２４ａ、２４ｂを形成すべき位置に貫通電極２４ａ、２４ｂの口径に応じた矩形状の開口部を備えたレジストパターン３３を形成し、続いて、図２−１（ｆ）に示すように、そのレジストパターン３３をエッチングマスクとして、エッチャントに水酸化カリウムを用いたウェットエッチングにより、露出領域の基板２１を第二の絶縁層２７が露出するまで除去し、貫通電極形成用の二つの凹部３４を形成する。
【００４２】
その際、基板２１の結晶方位とエッチング特性の関係から、エッチングが進むに連れて凹部３４が四角錘状に形成される。例えば、結晶方位が（１、０、０）であるシリコン基板に対して、エッチャントに水酸化カリウムを用いたアルカリ性のウェットエッチングを行うと、凹部３４は四角錘の底面（貫通孔開口面）に対して５４．７°で傾斜する四つの傾斜面を持つ四角錘状となる。
【００４３】
その後、図２−２（ｇ）に示すように、使用後のレジストパターン３３をアセトンなどを用いて剥離し、次いで、図２−２（ｈ）に示すように、凹部３４の内面を含む基板２１の上面全体にＣＶＤ法を用いてＳｉＯ2から成る第一の絶縁層２２を形成する。
【００４４】
その後、図２−２（ｉ）に示すように、第一の絶縁層２２の表面全体に任意のフォトレジスト材料を塗布したうえで露光及び現像処理を行い、貫通孔３４の先端（頂部）に対応した位置に開口部を備えたレジストパターン３５を形成し、続いて、図２−２（ｊ）に示すように、そのレジストパターン３５をエッチングマスクとして、エッチャントにフッ化炭素ガスを用いたドライエッチングにより、露出領域の第一の絶縁層２２とその下層の第二の絶縁層２７を外部接続端子２８ａ、２８ｂが露出するまで除去する。
【００４５】
その後、図２−２（ｋ）に示すように、使用後のレジストパターン３５をアセトンなどを用いて剥離し、次いで、図２−２（ｌ）に示すように、凹部３４の内面を含めた基板２１の上面全体にスパッタ法を用いて金（Ａｕ）から成る導電層３６を形成する。
【００４６】
その後、図２−３（ｍ）に示すように、金属層３６の表面全体に任意のフォトレジスト材料を塗布したうえで露光及び現像処理を行い、二つの実装端子２３ａ、２３ｂを形成すべき位置に実装端子２３ａ、２３ｂの形状に対応した開口部を備え、凹部３４の先端領域に凹部３４の先端形状に対応した開口部を備えたレジストパターン３７を形成し、続いて、図２−３（ｎ）に示すように、そのレジストパターン３７をメッキマスクとして、Ａｕメッキ液により露出領域の導電層３６表面にＡｕメッキ層を形成し、基板２１に実装端子２３ａ、２３ｂの肉厚部分と貫通電極２４ａ、２４ｂの先端部分と接続電極２９ａ、２９ｂを形成する。
【００４７】
その後、図２−３（ｏ）に示すように、使用後のレジストパターン３７をアセトンなどを用いて剥離し、次いで、図２−３（ｐ）に示すように、Ａｕメッキ層表面を含む導電層３６の表面全体に任意のフォトレジスト材料をスピンコート法を用いて塗布したうえで露光及び現像処理を行い、二つの実装端子２３ａ、２３ｂと二つの貫通電極２４ａ、２４ｂの傾斜面上の配線部分と引回し配線２５を形成すべき領域を覆うレジストパターン３８を形成し、続いて、そのレジストパターン３８をエッチングマスクとして、図２−３（ｑ）に示すように、エッチャントにヨウ素又はヨウ化カリウムを用いたウェットエッチングにより、露出領域の金属層３６を第一の絶縁層２２が露出するまで除去し、実装端子２３ａ、２３ｂと貫通電極２４ａ、２４ｂの傾斜面上の配線部分と引回し配線２５を形成し、最後に、図２−３（ｒ）に示すように、使用後のレジストパターン３８をアセトンなどを用いて剥離し、実施例１における電極構造が完成する。
【００４８】
以上のようにして実施例１における電極構造が完成した後は、基板２１の凹部２１ａ底面上に配設された二つの実装端子２３ａ、２３ｂの上に導電性接着剤を用いて圧電振動片３を実装し、真空雰囲気中において基板２１の壁部２１ｂ上端部に蓋部材１１を接合することで、内部が気密封止された電子デバイスが完成する。
【００４９】
尚、以上の製造方法は、あくまで一つの実施例であり、本発明の主旨を逸脱しない範囲で種々の変更が可能である。例えば、貫通電極形成用の凹部３４をエッチングのような化学的加工ではなく、切削などの機械的加工により形成するようなことも可能である。
【実施例２】
【００５０】
図３は、実施例２における電極構造を備えた電子デバイスを示す図で、（ａ）下面図、（ｂ）上面図、（ｃ）（ｂ）のＡ−Ａ’断面図、（ｄ）（ｂ）のＢ−Ｂ’断面図である。尚、図３においては、電子デバイス内部の構成を分かり易くするため、構成の一部（蓋部材、圧電振動片）を省略してある。ここに示す電子デバイスは、前述の実施例１と同様の基本構成を備え、その最たる特徴は貫通電極の配置にある。即ち、本実施例２における電極構造においては、図３に示すように、実施例１と同様の二つの貫通電極２４ａ、２４ｂのうち一方の貫通電極２４ａが、基板２１の凹部２１ａ底面上に配設された二つの実装端子２３ａ、２３ｂの中間に配置され、その下端部が基板２１の下面に配設された一方の外部接続端子２８ａの中央部に接続されている。
【００５１】
通常、図３に示すような平面視矩形状の基板２１においては、基板２１をその長手方向の軸周りに捻った際に発生する捻り応力が、軸から離れた領域に発生し易いため、実施例１のように貫通電極２４ａが軸となる二つの実装端子２３ａ、２３ｂの中間を通る直線Ｌ上から外れた位置に配置されていると、特に電子デバイスを外部の回路基板に実装する際などに捻り応力が貫通電極２４ａに大きく作用し、その応力によって貫通電極２４ａが断線したり基板２１から剥離する虞がある。しかしながら、本実施例２においては、以上の捻り応力が比較的発生し難い二つの実装端子２３ａ、２３ｂの中間を通る直線Ｌ（基板２１の短辺の中間を通る法線）に沿って貫通電極２４ａが配置されているため、以上の問題が起こり難い。
【００５２】
尚、本実施例２において、一方の貫通電極２４ａのみならず他方の貫通電極２４ｂをも直線Ｌに沿って配置すれば、貫通電極２４ｂについても同様の効果が得られるため、より好ましい。また、基板２１に生じる捻り応力は、その長手方向の軸周りだけではなく、短手方向の軸周りにも発生するため、そちら側の捻り応力も考慮して貫通電極２４ａ、２４ｂの適切な配置箇所を決定するようにしてもよい。
【実施例３】
【００５３】
図４は、実施例３における電極構造を備えた電子デバイスを示す図で、（ａ）下面図、（ｂ）上面図、（ｃ）（ｂ）のＡ−Ａ’断面図である。尚、図４においては、電子デバイス内部の構成を分かり易くするため、構成の一部（蓋部材、圧電振動片）を省略してある。ここに示す電子デバイスは、前述の実施例１と同様の基本構成を備え、その最たる特徴は貫通電極の形状にある。即ち、本実施例３における電極構造においては、図４に示すように、二つの貫通電極２４ａ、２４ｂの上端側が実施例１と同様の四角錘状の電極構造とされると共に、それと連通する貫通電極２４ａ、２４ｂの下端側が従来と同様の円柱状の電極構造とされている。
【００５４】
貫通電極２４ａ、２４ｂの上端側においては、実施例１と同様の構成を備えていることから実施例１と同様の効果が得られると共に、貫通電極全体が四角錘状とされている実施例１と比較して貫通孔の口径を小さく設計できることから（傾斜面の角度が同じ場合）貫通電極のレイアウトの自由度が増し、一方で貫通電極２４ａ、２４ｂの下端側においては、ある程度の深さが確保された直線的な貫通孔とされていることから導電材料の充填領域が拡大され、貫通電極の強度が増す。
【実施例４】
【００５５】
図５は、実施例４における電極構造を備えた電子デバイスを示す図で、（ａ）下面図、（ｂ）上面図、（ｃ）（ｂ）のＡ−Ａ’断面図である。尚、図５においては、電子デバイス内部の構成を分かり易くするため、構成の一部（蓋部材、圧電振動片）を省略してある。ここに示す電子デバイスは、実施例１と同様の基本構成を備え、その最たる特徴は、貫通電極と引回し配線の配置にある。即ち、本実施例４における電極構造においては、図５に示すように、実施例１において実装端子２３ｂから離反した位置に配置されていた貫通電極２４ｂが実装端子２３ｂに隣接して配置されると共に、基板２１の凹部２１ａ底面上に配置されていた引回し配線２５が従来と同様に基板２１の下面側（従来における第二の絶縁層６と第三の絶縁層７との間）に配置されている。
【００５６】
前述の実施例１、３における貫通電極の形状や実施例２における貫通電極の配置は、本実施例４のように引回し配線２５が基板２１の下面側に配置されている場合であっても適用することが可能であり、それらの実施例と同様の効果が得られる。
【００５７】
以上、幾つかの実施例を示して本発明について説明したが、本発明の電極構造が形成される基板は、半導体基板に限らずセラミック基板などの絶縁性基板であってもよく、また、本発明の電子デバイスは、凹部内に電子部品を気密封止したパッケージ部品に限らず単に平板状の基板に電子部品が実装されたものであってもよく、更に電子部品についても圧電振動片に限らずその他種々のものが対象となる。
【００５８】
また、本発明の電極構造において貫通電極と導電パターンとの接続部に形成される傾斜面を備えた凹部は、以上の実施例で示したような四角錘状のものに限定されず、少なくともその一部に貫通電極の口径が拡大するような傾斜面を備えていればよく、例えば、三角錐などのその他の多角錘又は円錐、Ｖ溝やかまぼこ状の溝、半球、更にはそれらを深さ方向に分断した形状などを含むものである。
【００５９】
また、本発明の電極構造は、貫通電極が基板の互いに対向する二面を直線的に繋ぐ場合にのみ有効なものではなく、基板の主面と側面、又同一面内の異なる点を相互に繋ぐような場合にも有効である。
【図面の簡単な説明】
【００６０】
【図１】実施例１における電極構造を備えた電子デバイスを示す図で、（ａ）下面図、（ｂ）上面図、（ｃ）（ｂ）のＡ−Ａ’断面図
【図２−１】図１に示した電極構造の製造方法を示す工程毎のＡ−Ａ’断面図
【図２−２】図１に示した電極構造の製造方法を示す工程毎のＡ−Ａ’断面図
【図２−３】図１に示した電極構造の製造方法を示す工程毎のＡ−Ａ’断面図
【図３】実施例２における電極構造を備えた電子デバイスを示す図で、（ａ）下面図、（ｂ）上面図、（ｃ）（ｂ）のＡ−Ａ’断面図、（ｄ）（ｂ）のＢ−Ｂ’断面図
【図４】実施例３における電極構造を備えた電子デバイスを示す図で、（ａ）下面図、（ｂ）上面図、（ｃ）（ｂ）のＡ−Ａ’断面図
【図５】実施例４における電極構造を備えた電子デバイスを示す図で、（ａ）下面図、（ｂ）上面図、（ｃ）（ｂ）のＡ−Ａ’断面図
【図６】従来の電極構造を備えた電子デバイスの一例を示す図で、（ａ）下面図、（ｂ）上面図（ｃ）（ｂ）のＡ−Ａ’断面図
【符号の説明】
【００６１】
１ 基板
１ａ 凹部
１ｂ 壁部
２ 第一の絶縁層
３ 圧電振動片
４ａ 実装端子
４ｂ 実装端子
５ａ 貫通電極
５ｂ 貫通電極
６ 第二の絶縁層
７ 第三の絶縁層
８ａ 外部接続端子
８ｂ 外部接続端子
９ 引回し配線
１０ａ 接続電極（バイアホール）
１０ｂ 接続電極（バイアホール）
１１ 蓋部材
２１ 基板
２１ａ 凹部
２１ｂ 壁部
２２ 第一の絶縁層
２３ａ 実装端子
２３ｂ 実装端子
２４ａ 貫通電極
２４ｂ 貫通電極
２４ｃ 導電層
２５ 引回し配線
２６ａ 凹部
２６ｂ 凹部
２７ 第二の絶縁層
２８ａ 外部接続端子
２８ｂ 外部接続端子
２９ａ 接続電極（バイアホール）
２９ｂ 接続電極（バイアホール）
３１ 導電層
３２ レジストパターン
３３ レジストパターン
３４ 凹部
３５ レジストパターン
３６ 導電層
３７ レジストパターン
３８ レジストパターン
【特許請求の範囲】
【請求項１】
基板の表面に形成された二つの導電パターンが貫通電極を介して相互に接続された電極構造であって、
前記貫通電極は、前記基板の肉厚部に形成された貫通孔と当該貫通孔の内面に形成された導電層とを備え、前記貫通孔は、前記二つの導電パターンのうち少なくとも一つと前記導電層との接続部に、前記基板の一表面に向かって口径が連続的に拡大するような傾斜面を備えた凹部を有し、当該凹部の内面において、前記貫通電極の導電層は、前記傾斜面を含む一部の領域にのみ形成されていることを特徴とする電極構造。
【請求項２】
前記凹部は、前記貫通電極の深さ方向の一端部からそれと対向する他端部に向かって口径が連続的に拡大するように形成されていることを特徴とする請求項１に記載の電極構造。
【請求項３】
前記凹部は、前記貫通電極の深さ方向の一端部とそれと対向する他端部との間に位置する点から前記一端部に向かって口径が連続的に拡大するように形成されていることを特徴とする請求項１に記載の電極構造。
【請求項４】
前記凹部は、角錐状に形成されていることを特徴とする請求項１〜３の何れか一つに記載の電極構造。
【請求項５】
請求項１〜４の何れか一つに記載の電極構造を備えた基板上に、前記電極構造の導電パターンと接続されるように電子部品を実装して成ることを特徴とする電子デバイス。
【請求項６】
前記電子部品と接続された前記導電パターンは、前記電子部品が実装される位置に当該電子部品を実装するための実装端子を備え、
前記電極構造の貫通電極は、当該実装端子と平面的に重ならない位置に配置されていることを特徴とする請求項５に記載の電子デバイス。
【請求項７】
前記電子部品と接続された前記導電パターンと前記貫通電極を介して接続された他の導電パターンは、前記電子部品を外部へ電気的に接続するための外部接続端子を備え、
前記貫通電極は、当該外部接続端子と平面的に重なる位置に配置されていることを特徴とする請求項６に記載の電子デバイス。
【請求項８】
前記基板は、平面視矩形状を成し、
前記貫通電極は、当該基板の一辺の中間を通る法線に沿って配置されていることを特徴とする請求項６、又は７に記載の電子デバイス。
【請求項９】
基板の表面に形成された二つの導電パターンが貫通電極を介して相互に接続された電極構造の製造方法であって、少なくとも、
所定の結晶方位を有する半導体材料から成る基板を用い、当該基板の表面の貫通電極を形成すべき位置に当該貫通電極の孔形状に対応した開口部を有するレジストパターンを形成する工程と、
当該レジストパターンをエッチングマスクとして前記開口部から露出された前記基板をウェットエッチングにより一定量除去し、前記基板の一表面に向かって口径が連続的に拡大するような傾斜面を備えた凹部を形成する工程とを有することを特徴とする電極構造の製造方法。
【請求項１】
基板の表面に形成された二つの導電パターンが貫通電極を介して相互に接続された電極構造であって、
前記貫通電極は、前記基板の肉厚部に形成された貫通孔と当該貫通孔の内面に形成された導電層とを備え、前記貫通孔は、前記二つの導電パターンのうち少なくとも一つと前記導電層との接続部に、前記基板の一表面に向かって口径が連続的に拡大するような傾斜面を備えた凹部を有し、当該凹部の内面において、前記貫通電極の導電層は、前記傾斜面を含む一部の領域にのみ形成されていることを特徴とする電極構造。
【請求項２】
前記凹部は、前記貫通電極の深さ方向の一端部からそれと対向する他端部に向かって口径が連続的に拡大するように形成されていることを特徴とする請求項１に記載の電極構造。
【請求項３】
前記凹部は、前記貫通電極の深さ方向の一端部とそれと対向する他端部との間に位置する点から前記一端部に向かって口径が連続的に拡大するように形成されていることを特徴とする請求項１に記載の電極構造。
【請求項４】
前記凹部は、角錐状に形成されていることを特徴とする請求項１〜３の何れか一つに記載の電極構造。
【請求項５】
請求項１〜４の何れか一つに記載の電極構造を備えた基板上に、前記電極構造の導電パターンと接続されるように電子部品を実装して成ることを特徴とする電子デバイス。
【請求項６】
前記電子部品と接続された前記導電パターンは、前記電子部品が実装される位置に当該電子部品を実装するための実装端子を備え、
前記電極構造の貫通電極は、当該実装端子と平面的に重ならない位置に配置されていることを特徴とする請求項５に記載の電子デバイス。
【請求項７】
前記電子部品と接続された前記導電パターンと前記貫通電極を介して接続された他の導電パターンは、前記電子部品を外部へ電気的に接続するための外部接続端子を備え、
前記貫通電極は、当該外部接続端子と平面的に重なる位置に配置されていることを特徴とする請求項６に記載の電子デバイス。
【請求項８】
前記基板は、平面視矩形状を成し、
前記貫通電極は、当該基板の一辺の中間を通る法線に沿って配置されていることを特徴とする請求項６、又は７に記載の電子デバイス。
【請求項９】
基板の表面に形成された二つの導電パターンが貫通電極を介して相互に接続された電極構造の製造方法であって、少なくとも、
所定の結晶方位を有する半導体材料から成る基板を用い、当該基板の表面の貫通電極を形成すべき位置に当該貫通電極の孔形状に対応した開口部を有するレジストパターンを形成する工程と、
当該レジストパターンをエッチングマスクとして前記開口部から露出された前記基板をウェットエッチングにより一定量除去し、前記基板の一表面に向かって口径が連続的に拡大するような傾斜面を備えた凹部を形成する工程とを有することを特徴とする電極構造の製造方法。
【図１】
【図２−１】
【図２−２】
【図２−３】
【図３】
【図４】
【図５】
【図６】
【図２−１】
【図２−２】
【図２−３】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２００９−２２５２１８（Ｐ２００９−２２５２１８Ａ）
【公開日】平成２１年１０月１日（２００９．１０．１）
【国際特許分類】
【出願番号】特願２００８−６８８９１（Ｐ２００８−６８８９１）
【出願日】平成２０年３月１８日（２００８．３．１８）
【出願人】（０００００１９６０）シチズンホールディングス株式会社 (1,939)
【Ｆターム（参考）】
【公開日】平成２１年１０月１日（２００９．１０．１）
【国際特許分類】
【出願日】平成２０年３月１８日（２００８．３．１８）
【出願人】（０００００１９６０）シチズンホールディングス株式会社 (1,939)
【Ｆターム（参考）】
[ Back to top ]