電気光学装置、電気光学装置の駆動方法および電子機器
【課題】表示領域の縁端部付近で表示品位が低下するのを抑える。
【解決手段】仮想線２００の内側である表示領域では、表示画素１１０ａがマトリクス状に配列している。仮想線２００の外側では、表示領域を囲むように周辺領域が形成されて、ブラックマトリクスで遮光される。周辺領域では、ダミー画素１１０ｂが配列している。ダミー画素１１０ｂのうち、表示画素１１０ａに隣り合う位置のダミー画素１１０ｂを、表示領域の周縁に沿った方向でみて１画素おきに白色および黒色の交互配列するように、画素電極に印加する電圧が規定される。
【解決手段】仮想線２００の内側である表示領域では、表示画素１１０ａがマトリクス状に配列している。仮想線２００の外側では、表示領域を囲むように周辺領域が形成されて、ブラックマトリクスで遮光される。周辺領域では、ダミー画素１１０ｂが配列している。ダミー画素１１０ｂのうち、表示画素１１０ａに隣り合う位置のダミー画素１１０ｂを、表示領域の周縁に沿った方向でみて１画素おきに白色および黒色の交互配列するように、画素電極に印加する電圧が規定される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示領域の縁端部で発生しやすい表示品位の低下を抑える技術に関する。
【背景技術】
【０００２】
電気光学装置、例えば液晶パネルは、一対の素子基板と対向基板とが一定の間隙を保って貼り合わせられるとともに、この間隙に液晶が挟持された構成となっている。素子基板において、対向基板に対向する面には画素電極が画素毎にマトリクス状に配列する一方、対向基板において、素子基板に対向する面には、コモン電極が、すべての画素電極に対向するように設けられている。
このように画素がマトリクス状に配列する液晶パネルでは、表示に寄与する画素が配列する表示領域の光学特性を均一化するために、当該表示領域を囲む周辺領域に、表示に寄与しないダミー画素を設ける技術が提案されている（特許文献１参照）。
また、表示領域の縁端部付近で光が漏れるような表示上の不具合を防止するために、ダミー画素の画素電極に対し、表示領域の画素電極のうち、当該ダミー画素電極に隣り合う画素電極と同じ電圧を印加する技術も提案されている（特許文献２参照）。
一方、液晶に含まれるイオン性の不純物が表示品位を低下させる点が指摘されている（特許文献３参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−２４１７７８号公報
【特許文献２】特開２０１０−２１０７３４号公報
【特許文献３】特開平４−８６８１２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記技術においても、表示領域の縁端部付近、すなわち表示領域の内側と外側との境界との境界で光が漏れてくるような現象が依然として発生する、という問題のほかに、表示領域の縁端部付近において、イオン性の不純物に起因するとみられる表示品位の低下が目立ち始めた。
本発明は、上述した事情に鑑みてなされたもので、その目的の一つは、表示領域の縁端部付近での表示品位の低下を抑えることが可能な技術を提供することにある。
【課題を解決するための手段】
【０００５】
上記目的を達成するために、本発明に係る電気光学装置にあっては、表示領域と当該表示領域を囲むように配置された遮光領域とを有する素子基板と、前記素子基板に対向して配置される対向基板と、前記素子基板と前記対向基板との間隙に挟持される液晶と、前記表示領域に対応して設けられた画素と前記遮光領域に対応して設けられた画素とを駆動する駆動回路と、前記遮光領域と平面視で重畳する位置に設けられる遮光部とを具備し、前記素子基板は、前記表示領域の画素に対応して設けられる第１画素電極と、前記遮光領域の画素に対応して設けられる第２画素電極と、を有し、前記対向基板は、所定の電圧が印加されるコモン電極を有し、前記駆動回路は、前記第１画素電極に対し、表示画像に応じた電圧を印加し、前記第２画素電極のうち、前記第１画素電極に隣り合う画素電極に対し、前記表示領域の周縁に沿った方向でみて１画素おきに白色電圧および黒色電圧を交互に印加することを特徴とする。
本発明によれば、表示領域の縁端部付近において、光漏れとともに、不純物に起因した表示品位の低下を抑えることが可能になる。
【０００６】
本発明において、前記白色電圧および黒色電圧は、相対透過率が１０％以下および９０％以上となるような電圧であることが好ましい。また、本発明において、前記駆動回路は、前記第２画素電極のうち、前記遮光領域の角部分に対応して設けられた画素電極に対し、前記白色電圧および前記黒色電圧のうち前記液晶に印加される電圧実効値が高い方の電圧を印加する構成が好ましい。この構成によれば表示領域から移動してきた不純物を角部分に移動させて、表示領域に戻りにくくすることができる。
また、前記駆動回路は、前記第２画素電極のうち、前記第１画素電極に隣り合う画素電極に印加する電圧を、前記白色電圧と前記黒色電圧とで所定の時間間隔毎に交互に入れ換える構成としても良い。このように構成すると、白と黒とが時間的および空間的に交互に配列することになる。
くわえて、前記駆動回路は、前記白色電圧または黒色電圧に印加される第２画素電極を、前記表示領域からみて、外側に向かって放射状に揃える構成としても良い。この構成によれば、角部分でなくても表示領域の周縁に移動してきた不純物を、表示領域外側の遮光領域に移動させて、表示領域に戻りにくくすることができる。
一方、前記液晶は、ノーマリーブラックモードである構成が好ましい。ノーマリーブラックモードであれば、黒色電圧として、コモン電極に印加される所定の電圧、または、それに近い電圧を用いることができる。
【０００７】
なお、本発明は、電気光学装置のほか、当該電気光学装置の駆動方法、さらには当該電気光学装置を含む電子機器としても概念することが可能である。このような電子機器としては、電気光学装置による光変調画像を拡大投射するプロジェクターが挙げられる。
【図面の簡単な説明】
【０００８】
【図１】本発明の実施形態に係る電気光学装置の構成を示すブロック図である。
【図２】電気光学装置における液晶パネルの構成を示す図である。
【図３】液晶パネルにおける画素の等価回路を示す図である。
【図４】液晶パネルの表示領域および周辺領域を説明するための図である。
【図５】液晶パネルにおけるブラックマトリクスの形成領域を示す図である。
【図６】液晶パネルの周辺領域におけるダミー画素への印加電圧を示す図である。
【図７】ダミー画素への印加電圧を説明するための図である。
【図８】ダミー画素への印加電圧を説明するための図である。
【図９】画素への駆動波形を示す図である。
【図１０】画素への駆動波形を示す図である。
【図１１】液晶パネルにおけるダミー画素への印加電圧を示す図である。
【図１２】応用例に係る液晶パネルにおけるダミー画素への印加電圧を示す図である。
【図１３】応用例に係る液晶パネルにおけるダミー画素への印加電圧を示す図である。
【図１４】液晶パネルにおける表示特性を示す図である。
【図１５】シミ現象を説明するための図である。
【図１６】シミ現象を説明するための図である。
【図１７】シミ現象を説明するための図である。
【図１８】シミ現象を説明するための図である。
【図１９】電気光学装置を適用したプロジェクターの構成を示す図である。
【発明を実施するための形態】
【０００９】
以下、本発明の実施形態について図面を参照して説明する。
この実施形態は、プロジェクターのライトバルブとして用いられる電気光学装置である。なお、以下の図においては、各層、各部材、各領域などを認識可能な大きさとするために、縮尺を異ならせている場合がある。
【００１０】
図１は、実施形態に係る電気光学装置の全体的な構成を示すブロック図である。この図に示されるように、電気光学装置１は、制御回路２、メモリー３、Ｄ／Ａ変換回路４および液晶パネル１００を含んだ構成となっている。
このうち、液晶パネル１００には、１６行プラス４行の計２０行の走査線１１２が図において行（Ｘ）方向に沿って設けられる一方、２４列プラス４列の計２８列のデータ線１１４が、列（Ｙ）方向に沿って、かつ、各走査線１１２と互いに電気的に絶縁を保つように設けられている。画素１１０は、２０行の走査線１１２と２８列のデータ線１１４との交差に対応して、それぞれ配列している。したがって、本実施形態では、画素１１０が縦２０行×横２８列でマトリクス状に配列することになる。ただし、この配列は、説明の簡略化のためであり、本発明を当該配列に限定する趣旨ではない。
【００１１】
画素１１０のマトリクス配列の詳細については後述するが、外側２周分の画素１１０は、表示に寄与しないダミー画素である。ただし、ダミー画素は、表示に寄与する表示画素と比較して、電気的な構成についてみれば特別な相違はないので、特記しない限り、区別しないことにする。
また、本実施形態にあっては、走査線１１２および画素１１０の行を区別するために、図１において上から順に、ａ行、ｂ行、１行、２行、…、１６行、ｃ行、ｄ行と呼ぶことにし、同様にデータ線１１４および画素１１０の列を区別するために、図１において左から順に、ａ列目、ｂ列目、１列目、２列目、…、２４列目、ｃ列目、ｄ列目と呼ぶことにする。
【００１２】
液晶パネル１００は、マトリクス状に画素１１０が配列する領域の周辺に走査線駆動回路１３０およびデータ線駆動回路１４０が形成された周辺回路内蔵型となっている。このうち、走査線駆動回路１３０は、ａ、ｂ、１、２、…、１６、ｃ、ｄ行の走査線１１２にそれぞれ走査信号Ｇa、Ｇb、Ｇ1、Ｇ2、…、Ｇ16、Ｇc、Ｇdを供給するものである。詳細には、走査線駆動回路１３０は、制御回路２から供給される制御信号にしたがって走査線１１２を順番に選択するとともに、選択した走査線への走査信号をＨレベル（ＶH）の選択電圧とし、それ以外の走査線への走査信号をＬレベル（ＶL）の非選択電圧とする。
【００１３】
データ線駆動回路１４０は、サンプリング信号出力回路１４２と、データ線１１４毎に設けられるＴＦＴ（Thin Film Transistor：薄膜トランジスター）１４４とを有する。
このうち、サンプリング信号出力回路１４２は、走査線１１２が選択される毎にａ、ｂ、１、２、…、２４、ｃ、ｄ列目のデータ線１１４に対応して、順次排他的にＨレベルとなるサンプリング信号Ｓa、Ｓb、Ｓ1、Ｓ2、…、Ｓ24、Ｓc、Ｓdを出力するものである。
各列に設けられるＴＦＴ１４４は、そのソース電極が信号線１４６に接続され、そのドレイン電極が列に対応するデータ線１１４に接続され、そのゲート電極には、列に対応するサンプリング信号が供給される。
【００１４】
電気光学装置１には、映像データＤaが、図示省略した上位装置から垂直走査信号Ｖs、水平走査信号Ｈsおよびドットクロック信号Ｃlkに同期して供給される。この映像データＤaは、例えば８ビットのデジタルデータであり、画素１１０の濃淡（階調値）を最も暗い「０」から最も明るい「２５５」までの２５６階調で指定する。
メモリー３は、縦２０行×横２８列で配列する画素１１０に対応した記憶領域を有し、格納および読出が並列的に実行可能なデュアルポート型のＤＲＡＭ（Dynamic Random Access Memory）である。メモリー３のうち、表示領域に対応する記憶領域には、制御回路２による指示にしたがって、それぞれ表示画素に対応した映像データＤaが格納される。一方、メモリー３のうち、表示領域を囲むように配置された周辺領域（後述するブラックマトリクス９４により遮光されており、本発明の「遮光領域」に対応する。）のダミー画素に対応する記憶領域には、階調値「０」または「２５５」のいずれかが後述するようにプリセットされている。
なお、映像データＤaが格納されてから、所定の期間（１フレーム以内の期間）経過した後、液晶パネル１００における書込走査に応じて映像データＤbとして読み出される構成となっている。
【００１５】
Ｄ／Ａ変換回路４は、読み出された映像データＤbを階調値に応じた電圧であって、極性指示信号Ｐolによって指定された極性の電圧のデータ信号Ｖidに変換するものである。詳細には、Ｄ／Ａ変換回路４は、正極性が指示されていれば電圧Ｖcを基準として高位側電圧に変換する一方、負極性が指示されていれば電圧Ｖcを基準として低位側電圧に変換し、データ信号Ｖidとして信号線１４６に出力する。
なお、電圧Ｖcは、データ信号の振幅中心電位であり、画素１１０への書込極性の基準であって、電源電圧ＶH、ＶLのほぼ中間電圧である（後述する図１０参照）。換言すれば、本実施形態では、データ信号の極性については、電圧Ｖcよりも高位側を正極性とし、低位側を負極性としている。一方、他の電圧については、後述する液晶素子の保持電圧を除き、電圧ＶL（＝Ｇnd）を基準とする。
また、データ信号の極性を反転する理由は、画素を交流駆動するためである。本実施形態にあっては、フレーム毎にすべての画素を極性反転させる面反転方式としている。
【００１６】
図２（ａ）は、液晶パネル１００の構造を示す斜視図であり、図２（ｂ）は、図２（ａ）におけるＨ−ｈ線で破断した断面図である。
これらの図に示されるように、液晶パネル１００は、画素電極１１８が形成された素子基板１０１と、コモン電極１０８が設けられた対向基板１０２とが、スペーサー（図示省略）を含むシール材９０によって一定の間隙を保ちつつ互いに電極形成面が対向するように貼り合わせられるとともに、この間隙に例えばＶＡ（Vertical Alignment）型の液晶１０５を挟持した構造になっている。
【００１７】
素子基板１０１および対向基板１０２には、それぞれガラスや石英などの光透過性を有する基板が用いられる。素子基板１０１にあっては、図２（ａ）においてＹ方向のサイズが対向基板１０２よりも長いが、奥側（ｈ側）が揃えられているので、素子基板１０１の手前側（Ｈ側）の一辺が対向基板１０２から張り出している。この張り出した領域においてＸ方向に沿って複数の端子１０７が設けられている。複数の端子１０７は、ＦＰＣ（Flexible Printed Circuits）基板に接続されて、制御回路２等からの各種信号などが供給される。
【００１８】
素子基板１０１において対向基板１０２と対向する面には、画素電極１１８が形成されている。画素電極１１８は、例えばＩＴＯ（Indium Tin Oxide）などの透明性を有する導電性金属を矩形形状にパターニングしたものである。また、素子基板１０１において、画素電極１１８が配列する周辺には、データ線駆動回路１４０のほか、走査線駆動回路１３０が形成されている。ただし、図２（ｂ）では、走査線駆動回路１３０やデータ線駆動回路１４０については図示が省略されている。
一方、対向基板１０２において、素子基板１０１と対向する面に設けられたコモン電極１０８は、ＩＴＯなどの透明性を有するベタ状の導電性金属である。
【００１９】
対向基板１０２には、詳細については後述するようにブラックマトリクス９４が設けられる。また、シール材９０は、対向基板１０２の内縁に沿って額縁状に形成されるが、液晶１０５を注入するために、その一部が開口している。このため、液晶１０５の注入後に、その開口部分が封止材９２によって封止されている。さらに、素子基板１０１の対向面および対向基板１０２の対向面には、電圧無印加状態において液晶分子を基板面の法線方向に沿って配向させる配向膜がそれぞれ設けられるが、図２（ｂ）では省略している。
【００２０】
図３は、画素１１０の等価回路を示す図である。この図に示されるように、各画素１１０は、ｎチャネル型のＴＦＴ１１６と液晶素子１２０と補助容量１２５とを含む。各画素１１０については、上述したように表示に寄与するものであるか否かに拘わらず、電気的にみれば、互いに同一構成である。
ここで、ある行と、ある列とに着目したときに、当該着目行および当該着目列に対応する画素１１０については、ＴＦＴ１１６のゲート電極が着目行の走査線１１２に接続される一方、そのソース電極が着目列のデータ線１１４に接続され、そのドレイン電極が画素電極１１８と補助容量１２５の一端をなす電極６２に接続されている。
コモン電極１０８は、すべての画素１１０にわたって共通であり、本実施形態では電圧ＬＣcomに保たれている。
【００２１】
上述したように、液晶パネル１００は、素子基板１０１と対向基板１０２との間隙に液晶１０５を挟持した構造である。このため、液晶素子１２０は、素子基板１０１の対向面に形成された画素電極１１８と対向基板１０２の対向面に形成されたコモン電極１０８とで誘電体たる液晶１０５を挟持した構成になる。液晶１０５は、上述したようにＶＡ型であるから、本実施形態にあっては、電圧無印加状態で黒色となるノーマリーブラックモードに設定されている。
また、補助容量１２５の他端は、容量電極１１５であり、電圧ＬＣcomが印加された容量配線７２に、各画素１１０にわたって共通接続されている。このため、補助容量１２５は、画素１１０毎に液晶素子１２０に対して並列に接続されている。
【００２２】
図４は、本実施形態における画素の配列を説明するための平面図である。この図において四角枠で簡易的に示されているものが画素であり、上述したように縦２０行×横２８列でマトリクス状に配列している。
このうち、図においてａ、ｂ、ｃおよびｄ行を除いた１〜２０行と、ａ、ｂ、ｃおよびｄ列を除いた１〜２４列との交差に対応するものが、表示に寄与する表示画素である。
一方、ａ、ｂ、ｃおよびｄ行と、ａ、ｂ、ｃおよびｄ列との交差に対応するものが、表示に寄与しないダミー画素である。
図において、枠状の仮想線２００は、表示に寄与する表示画素が配列する表示領域２００ａとダミー画素が配列する周辺領域２００ｂとを便宜的に区画するためのものである。
【００２３】
なお、表示画素もダミー画素も、電気的な構成についてみれば相違はないので、区別しないときは画素１１０と表記するが、図４においては区別できるように、表示画素については符号を１１０ａと表記し、ダミー画素については符号を１１０ｂと表記している。
また、画素を区別するときに、表示画素１１０ａの画素電極（第１画素電極）については符号を１１８ａと表記し、ダミー画素１１０ｂの画素電極（第２画素電極）については符号を１１８ｂと表記することにする。
【００２４】
図５は、基板を平面視したときに、対向基板１０２においてブラックマトリクス（遮光部）９４が形成される領域を示す図である。
この図に示されるようにブラックマトリクス９４は、仮想線２００の内側の表示領域２００ａにあっては、画素同士の隙間を遮光するように格子状に設けられる。一方、ブラックマトリクス９４は、仮想線２００の外側の周辺領域２００ｂにあっては、全面にわたって設けられる。
【００２５】
このような構成において、走査線駆動回路１３０が、ある走査線１１２への走査信号をＨレベルにすると、当該走査線１１２にゲート電極が接続されたＴＦＴ１１６がオン状態になって、画素電極１１８がデータ線１１４に電気的に接続された状態になる。このため、走査線１１２がＨレベルであるときに、データ線駆動回路１４０が、階調値に応じた電圧のデータ信号をデータ線１１４に供給すると、当該データ信号は、オン状態になったＴＦＴ１１６を介して画素電極１１８に印加される。走査線１１２がＬレベルになると、ＴＦＴ１１６はオフ状態になるが、画素電極１１８に印加された電圧は、液晶素子１２０の容量性および補助容量１２５によって保持される。
走査線駆動回路１３０は、ａ、ｂ、１、２、…、１６、ｃ、ｄ行目の順番で走査線１１２を選択する一方、データ線駆動回路１４０が、選択された走査線１１２に位置する１行分の画素に、データ線１１４を介してデータ信号を供給することによって、階調値に応じた電圧が液晶素子１２０に印加・保持される。この動作が１フレーム（１垂直走査期間）毎に繰り返される。
液晶素子１２０では、画素電極１１８およびコモン電極１０８で保持された電圧、すなわち、両電極で生じる電界の強さに応じて液晶１０５の分子配向状態が変化する。
【００２６】
図２（ｂ）において対向基板１０２の側から入射した光は、コモン電極１０８、液晶１０５、画素電極１１８という経路を辿って、素子基板１０１の側に出射する。このときに液晶素子１２０に入射する光量に対して出射する光量の比率、すなわち透過率は、液晶素子１２０に印加・保持された電圧が高くなるにつれて、大きくなる。このように液晶パネル１００では、液晶素子１２０毎に透過率が変化するので、表示領域に属する１〜１６行と１〜２４列との交差に対応する液晶素子１２０が、表示する画像の最小単位である画素として機能することになる。
【００２７】
ところで、ダミー画素１１０ｂは、ブラックマトリクス９４によって遮光されているので、周辺領域２００ｂの液晶素子１２０の透過率が変化しても表示領域２００ａに表示される画像に何ら影響を与えないはずである。しかし、実際には基板法線方向に対し斜め方向から入射した光がダミー画素１１０ｂの液晶素子１２０を透過し、表示画像に少なからず影響を与える。このため、斜め方向の光が観察側で視認されるのを防止するために、すべてのダミー画素１１０ｂを透過率最小の黒色にさせる構成が考えられる。
ただし、この構成では、白画素と黒画素とが隣り合ったときに、画素電極同士の電位差によって、基板面に対して平行方向の横電界が発生する。液晶１０５は、基板面に対して垂直方向の縦電界のみで駆動されるべきであるが、横電界が加わってしまうと、液晶の配向が乱れ（ドメインが発生し）、表示上の不具合となって現れる。近年のように小型化、高精細化が進んで画素電極同士の隙間も狭くなると、横電界の影響は、より顕著に発生する。
このため、ダミー画素１１０ｂをすべて黒色にさせる構成では、表示領域の縁端部（外周縁）に位置する表示画素１１０ａが表示画像の関係で白色になったとき、黒画素と白画素とが隣り合うことになるので、表示画像の縁端部に表示上の不具合が現れて、表示品位を低下させてしまう。
【００２８】
一方、すべてのダミー画素１１０ｂを白色にさせる構成では、表示領域の縁端部に位置する表示画素１１０ａが表示画像の関係で黒色になったときに、黒画素と白画素とが隣り合うことに変わりはないので、表示上の不具合が同様に現れるだけでなく、そもそも斜め方向からの入射光を阻止することができない。
そこで、ダミー画素１１０ｂのすべてを、黒色と白色との中間的な灰色にさせる構成が提案された。この構成では、表示領域の縁端部に位置する表示画素１１０ａが白色になっても黒色になっても、横電界の影響を小さくできるとともに、斜め方向からの入射光がダミー画素１１０ｂの液晶素子１２０を透過して視認されてしまうのを、ある程度まで阻止することができるためである。
ここで、ノーマリーブラックモードにおいて、液晶素子１２０の印加電圧と透過率との関係は、図１４に示されるＶ（電圧）−Ｔ（透過率）特性で表される。このとき、液晶素子１２０に保持される電圧実効値が、Ｖ−Ｔ特性において傾き最大のＰ点のＶgrとなるような電圧を、ダミー画素１１０ｂの画素電極１１８に印加すれば良いことになる。
なお、図１４では、最低透過率を０％に、最高透過率を１００％に、それぞれ正規化している。
【００２９】
しかしながら、ダミー画素１１０ｂのすべてを灰色にさせる構成においては、ドメインとは別の原因による表示の不具合が発生した。詳細には、図１５（ａ）に示されるように、ダミー画素１１０ｂのすべてを灰色にさせるとともに、表示領域において、矩形状の白領域と同じく矩形状の黒領域とを縦および横方向のそれぞれにわたって交互に配置させた画像を表示させようとしたときに、図１５（ｂ）に示されるように、当該白領域のうち、一部の白領域の左下隅部分が、本来の白色とは異なる暗い色で染まっているかのような表示の不具合が発生した。
なお、この表示の不具合については、ドメインに起因するものと区別するために、便宜的に「シミ」と呼ぶことにする。また、ダミー画素１１０ｂは、ブラックマトリクス９４で遮光されているために実際には視認することができないが、図１５（ａ）および図１５（ｂ）では説明便宜のために、ブラックマトリクス９４が存在しないと仮定したときの表示状態を示している。
【００３０】
さて、シミは、図１５（ｂ）に示されるように、交互に配置する白領域のすべてにおいて発生しているわけではない。そこで、シミが発生する条件を特定するために、白領域に対して、シミの発生部分に近い３つの領域、すなわち左隣に位置する領域、左下に位置する領域、および、下隣に位置する領域について、それぞれ濃度の異なるパターンを表示させて、当該白領域にシミが発生するか否かついて調べた。結果は、図１６（ａ）から図１６（ｄ）までに示されるとおりである。
すなわち、白領域に対して、図１６（ａ）に示されるように、左隣領域、左下領域および下隣領域を灰色とした場合、図１６（ｂ）に示されるように、左隣領域および左下領域を灰色とし、下隣領域を黒色とした場合、並びに、図１６（ｃ）に示されるように、左隣領域を黒色とし、左下領域および下隣領域を灰色とした場合には、それぞれ当該白領域の左下隅部分にシミが発生する。一方、図１６（ｄ）に示されるように、白領域に対して左隣領域および下隣領域を黒色としても、左下領域が白色であれば、シミが発生しない。
【００３１】
ここで、白領域においてシミの発生する左下隅部分は、素子基板における液晶の配向方向に一致する。
一方、素子基板１０１と対向基板１０２との間隙に液晶１０５を挟持した液晶パネル１００においては、液晶１０５を封入する際に混入したり、液晶１０５を取り囲んでいるシール材９０から溶出したりしたイオン性の不純物が、その後の駆動によって表示領域に凝集することが知られている（特開平４−８６８１２号公報）。
そこで次に、シミの発生原因について、図１７および図１８を参照して、液晶の動きと不純物の移動とに関連付けて考察してみる。
【００３２】
図１７（ａ）は、画素１１０の配列を素子基板１０１側から平面視した図であり、図１８は、図１７におけるＱａ−Ｑｂ線で破断した断面図であって、白表示の画素に対し配向方向に黒表示の画素が配列したときを示す図である。
本実施形態において液晶パネル１００は、液晶１０５としてＶＡ型を用いたノーマリーブラックモードとしているので、図１８に示されるように、黒表示の画素１１０では、画素電極１１８とコモン電極１０８との間で生じる電界の大きさがゼロに近くなる。このため、液晶分子１０５ａの長軸は基板面に対して垂直方向に配向する。このとき、液晶分子１０５ａには、素子基板１０１側の配向膜９７および対向基板１０２側に設けられた配向膜９８により、基板面の法線を基準にして若干の傾斜角（プレティルト）が与えられている。
なお、配向膜９７、９８によってプレティルトを与えている理由は次の通りである。すなわち、電界がゼロに近い状態から電界が強い状態に変化するとき、プレティルトを与えていないと、液晶分子１０５ａが一斉に傾斜しにくくなるが、プレティルトを与えていると、液晶分子１０５ａがプレティルトした状態から基板面の平行方向にむかって一斉に傾斜しやすくなるので、良好な光学応答が期待できるからである。
また、このような配向膜９７、９８は、例えばシリコン酸化物などの無機物の斜法蒸着によって、複数の微小な柱状構造体を同一方向に傾斜した状態で気相成長させることで形成される。なお、本説明において、液晶の配向方向とは、電界が強くなったときに液晶分子が傾斜する方向を、基板面に投影したときの方向で示したものである。
【００３３】
一方、画素電極１１８とコモン電極１０８との間で生じる電界が強くなるにつれて、液晶分子１０５ａの長軸は、プレティルトした状態から基板面に平行な方向に向かって徐々に傾斜する。そして、白表示の画素１１０では、電界が最大になるので、図１８において実線で示されるように、液晶分子１０５ａの長軸は、基板面の法線に対して最も傾斜した状態になる。
【００３４】
ところで、画素電極１１８への電圧は選択期間に印加され、液晶素子１２０においては、画素電極１１８とコモン電極１０８との間の電位差に応じた電界が生じるが、その後の非選択期間では、ＴＦＴ１１６のオフリークなどによって当該電界は徐々に弱くなる。このため、液晶素子１２０において画素電極１１８とコモン電極１０８との間に生じる電界は、選択期間で大きく変化し、非選択期間で徐々に低下する、という動作の繰り返しになる。
液晶分子１０５ａは、選択期間の電圧印加によって実線で示されるように傾斜するが、非選択期間におけるリークなどによって、破線で示されるように、基板面の垂直方向に戻るように動く。このとき、液晶分子１０５ａが選択期間の電圧印加によって傾斜する速度は、図において回転する矢印の大きさで示されるように、非選択期間における戻りの速度よりも大きい。このため、液晶分子１０５ａは、選択期間の電圧印加によって基板面の平行方向に向かって速い速度で傾斜し、その後、基板面の垂直方向に向かって遅い速度で戻るような揺動を繰り返す、と考えられる。
なお、実際には、電界の強弱に応じて液晶分子が瞬時に応答する訳ではなく、ある程度の時間差をもって揺動していると思われる。
【００３５】
さて、白画素では、配向膜９７、９８（基板同士）の中間に存在する液晶分子は、その重心を中心に揺動するので、不純物を横方向に移動させる力は、図において左方向と右方向とが互いに相殺し合う。このため、不純物は、移動しない。
これに対し、配向膜９７、９８との界面付近に存在する液晶分子は、その一端が配向膜のアンカリングによって固定された状態になるので、傾斜に際し、その他端が大きく振られる。このため、観察側の素子基板１０１付近では、ＱａからＱｂに向かう方向、すなわち配向方向に向かう流動が生じて、不純物を図において左方向に移動させる。
なお、対向基板側では逆に、ＱｂからＱａに向かう方向になるので、パネル全体としてみれば、不純物を移動させる力は、相殺し合ってゼロである。
【００３６】
一方、黒画素では、選択期間の電圧印加による電界の大きさはゼロに近いので、液晶分子１０５ａは、基板面の垂直方向に対してプレティルトした状態であり、非選択期間におけるオフリークが生じていても、ほとんど戻らない。このため、黒画素では、図１８に示されるように、液晶分子１０５ａは、ほぼ直立状態を保ったまま、ほとんど揺動しない。
したがって、白画素によって移動させられた不純物は、黒画素によって、その移動が阻止される形となる。ここで、図１７（ｂ）に示されるように、白画素に対して、配向方向の下流側三箇所、すなわち左隣、左下および下隣の画素が黒画素であると、白画素によって移動させられた不純物は、黒画素による液晶分子の直立により行き場を失って、白画素、特に左下隅部分に滞留する。この滞留した不純物が、白画素における透過率を低下させて、シミとして視認される、と考えられる。
図１６（ａ）、図１６（ｂ）および図１６（ｃ）に示されるように、白画素に対して、配向方向の下流側三箇所が黒画素ではなく、灰画素であっても、当該白画素においてシミが発生する。このため、灰画素においても、液晶分子の揺動が小さく、白画素によって移動させられた不純物を阻止する働きを持つ、と考えられる。
【００３７】
一方、図１６（ｄ）に示されるように、白領域に対して配向方向の下流側の三箇所のうち、左隣および下隣が黒領域であっても、左下が白領域であれば、シミが発生しない。これは、図１７（ｃ）に示されるように、上流側の白画素によって移動させられた不純物が、下流側の左下の画素に流れて滞留しにくいため、と考えられる。
【００３８】
また、コモン電極１０８に印加する電圧ＬＣcomは、表示画素１１０ａにおけるＴＦＴ１１６のプッシュダウンや光リークを考慮して、液晶１０５に直流成分が印加されないように、交流駆動の振幅中心である電圧Ｖcに対して若干低位となるように設定されている（図１０参照）。換言すれば、電圧ＬＣcomは、表示領域２００ａを基準にして最適化されている。
一方、ダミー画素１１０ｂは、ブラックマトリクス９４によって遮光されているので、ＴＦＴ１１６の光リークの程度が、表示領域２００ａと異なる。このため、表示領域２００ａを基準にして最適化された電圧ＬＣcomは、周辺領域２００ｂにおいては逆に、液晶１０５に直流成分が印加される要因になっている。このため、イオン性の不純物による影響は、周辺領域２００ｂ付近で問題になりやすい。
【００３９】
さて、シミの発生原因が、白画素によって移動させられた不純物が配向方向の下流側三箇所の黒画素または灰画素で堰き止められて多数滞留するためであれば、ダミー画素１１０ｂのすべてを、不純物を逃がすことができる白画素とすれば良いことになる。ただし、ダミー画素１１０ｂのすべてを白画素とするのは、上述したように横電界によるドメインを発生させてしまうことになる。また、ダミー画素１１０ｂのすべてを灰画素としても、二つの表示画素１１０ａと、これらの二つの表示画素１１０ａに対して縦または横方向で隣り合う二つのダミー画素１１０ｂとの２×２画素が、図１６（ａ）、図１６（ｂ）または図１６（ｃ）に示した条件を満たしたときに、シミが発生してしまう。
そこで、本実施形態では、表示画素１１０ａが、いかなる表示状態になってもシミが発生しないようにするため、図６に示されるように、イオン性の不純物が問題になりやすい周辺領域２００ｂにおいて、ダミー画素１１０ｂとして白画素および黒画素を１画素おきに配置させる構成とした。
【００４０】
詳細には、まず、周辺領域２００ｂのうち、四隅の角部分２０１に含まれるダミー画素１１０ｂを白画素とする。
次に、仮想線２００の外側で表示画素１１０ａと隣り合うダミー画素（第１周）について、次のように白画素および黒画素を配列させる。すなわち、仮想線２００の外側で隣り合うダミー画素１１０ｂのうち、四隅の角部分２０１に含まれるｂ行ｂ列、ｂ行ｃ列、ｃ行ｂ列およびｃ行ｃ列のダミー画素１１０ｂを白画素の起点として、表示領域の縦または横の中心線に向かって黒画素、白画素を交互に配列させる。表示領域の行数または列数が、本実施形態のように４の倍数であれば、図６に示されるように、ダミー画素１１０ｂとしての二個の白画素が中心線を挟んで位置することになる。
また、このような配列の仕方において、表示領域の行数または列数が奇数であれば、表示領域の縦または横の中心線が黒画素または白画素となり、黒画素が２個連続することはない（図示省略）。
ただし、このように配列の仕方では、表示領域の行数または列数が、偶数であって４の倍数でなければ、図７に示されるようにダミー画素１１０ｂとしての二個の黒画素が縦または横の中心線を挟んで位置してしまう。このとき、例えば表示領域の１４行１２行列の表示画素１１０ａが白色であり、右隣の１４行１１列の表示画素１１０ａが黒色であると、１４行１２行列の表示画素１１０ａにおいてシミが発生してしまう。
このため、表示領域の行数が、偶数であって４の倍数でなければ、四隅のうち、上端側または下端側のうち一方を交互配列の起点とするとともに、他方に向かって黒画素、白画素を交互に配列させる。同様に、表示領域の列数が、偶数であって４の倍数でなければ、四隅のうち、左端側または右端側のうち一方を交互配列の起点とし、他方に向かって黒画素、白画素を交互に配列させる。図８は、表示領域の行数が１４行であって、列数が２２列の場合に、白画素の起点として左上端のｂ行ｂ列、および、右下端のｃ行ｃ列とした例である。
【００４１】
このようにして、仮想線２００の外側で隣り合う第１周のダミー画素１１０ｂの配列を規定した後、残りのダミー画素１１０ｂについても、次のように白画素および黒画素を規定する。すなわち、第１周のダミー画素１１０ｂに対して外側で隣り合う第２周については、横または縦で隣り合う第１周のダミー画素１１０ｂと同色とする。
なお、本実施形態では、仮想線２００の外側に位置するダミー画素１１０ｂが、第１周および第２周のみであるが、第３周以降設ける場合においても同様とする。また、ダミー画素１１０ｂには第１周があれば良く、第２周以降については任意である。
【００４２】
本実施形態において、表示画素１１０ａおよびダミー画素１１０ｂについては、メモリー３の記憶領域に格納された階調値に応じた状態になる。したがって、ダミー画素を図６に示した状態にするためには、白色にするダミー画素１１０ｂについては階調値「２５５」を、黒色にするダミー画素１１０ｂについては階調値「０」を、それぞれプリセットすれば良いことになる。
このため、図６は、ダミー画素１１０ｂの配列を示すと同時に、メモリー３にプリセットされる階調値を示すことにもなっている。
【００４３】
次に、上述した電気光学装置１の動作について説明する。まず、メモリー３への格納動作について説明する。
映像データＤaは、垂直走査信号Ｖsおよび水平走査信号Ｈsに同期して上位装置から供給される。詳細には、１行１列〜１行２４列、２行１列〜２行２４列、３行１列〜３行２４列、…、１６行１列〜１６行２４列という順番で、ドットクロック信号Ｃlkによって画素毎に供給される。
メモリー３は、図６に示されるように、周辺領域を含む縦２０行×横２８列で配列する画素１１０に対応した記憶領域を有する。
制御回路２は、上位装置から供給された映像データＤaを、メモリー３のうち、表示画素１１０ａに対応する領域に順番に格納させる。
一方、メモリー３のうち、ダミー画素１１０ｂに対応する領域には、図６に示したように白画素に対応する階調値「２５５」または黒画素に対応する階調値「０」が、上述したように規定された配列でプリセットされている。
【００４４】
制御回路２は、あるフレーム１行１列から１６行２４列までの画素に対応する映像データＤaをメモリー３に格納すると、次フレームの映像データＤaが上位装置から供給開始されるまでに、制御回路２は、メモリー３から映像データＤbの順次読み出しを開始させる。なお、映像データＤaの格納先は、表示画素１１０ａに対応する記憶領域のみであったが、映像データＤbの読出元は、表示画素１１０ａに対応する記憶領域のみならず、ダミー画素１１０ｂに対応する記憶領域も含まれる。
このため、映像データＤbは、ａ、ｂ、１、２、…、１６、ｃ、ｄ行目という順番で読み出される。さらに各行については、ａ、ｂ、１、２、…、２４、ｃ、ｄ列目という順番で、画素毎に読み出される。
なお、映像データＤaの供給によって規定されるフレーム（供給系）と、映像データＤbの読出によって規定されるフレーム（パネル系）とは、厳密には同一ではなく、映像データＤaの供給を規定するフレームに対して、映像データＤbの読出を規定するフレームが遅延した関係になる。ただし、期間長そのものは、いずれも１６．７ミリ秒で共通である（垂直走査周波数が６０Ｈｚの場合）。
【００４５】
制御回路２は、読み出している映像データＤbの行に対応する走査線１１２を選択するように、走査線駆動回路１３０を指示する。
【００４６】
図９は、走査線駆動回路１３０によって出力される走査信号Ｇa、Ｇb、Ｇ1、Ｇ2、…、Ｇ16、Ｇc、Ｇdの波形を示す図であり、水平走査期間（Ｈ）ずつ順次遅延して排他的にＨレベルになる。
また、図において、走査信号のＨレベルは電圧ＶHであり、Ｌレベルが電圧ＶLである。本実施形態において、Ｌレベルに相当する電圧ＶLは、上述したように実際には接地電位Ｇndであって電圧ゼロであり、電圧基準となっている。
本実施形態では面反転方式としているので、極性指示信号Ｐolの論理レベルは１フレーム毎に反転している。ここで、極性指示信号ＰolがＨレベルであって正極性書込が指定されている期間を、便宜的にｎフレームと呼び、極性指示信号ＰolがＬレベルであって負極性書込が指定されている期間を、便宜的に（ｎ＋１）フレームと呼ぶことにする。
なお、走査信号を一般化して説明するために、行を特定しない場合の走査信号をＧiと表記することにする。
【００４７】
また、制御回路２は、読み出している映像データＤbの列に対応するサンプリング信号を出力するように、サンプリング信号出力回路１４２に指示する。
【００４８】
図１０は、サンプリング信号出力回路１４２によって出力されるサンプリング信号Ｓa、Ｓb、Ｓ1、Ｓ2、…、Ｓ23、Ｓ24、Ｓc、Ｓd等の波形を示す図であり、ある走査信号Ｇiが、Ｈレベルとなる水平走査期間（Ｈ）にわたって、１画素分の映像データＤbが読み出される期間毎に順次遅延して排他的にＨレベルになる。
【００４９】
さて、メモリー３からは、パネル系のフレームの初めにおいて、ａ行目に位置する１行分の映像データＤbが、ａ、ｂ、１、２、…、２４、ｃ、ｄ列という順番で読み出される。ここで、ａ行目は、すべてダミー画素１１０ｂであるので、メモリー３から読み出される映像データＤbは、階調値「２５５」の白レベル、または、階調値「０」の黒レベルのいずれかである。当該フレームが、極性指定信号Ｐolによって正極性が指定されたｎフレームであった場合、映像データＤbは、Ｄ／Ａ変換回路４によって、白レベルであれば電圧Ｖw(+)のデータ信号Ｖidに変換され、黒レベルであれば電圧Ｖb(+)のデータ信号Ｖidに変換されて、信号線１４６に出力される。
【００５０】
ａ行ａ列の映像データＤbがメモリー３から読み出されると、当該映像データＤbはデータ信号Ｖidに変換されて、信号線１４６に出力される。このとき、サンプリング信号出力回路１４２は、サンプリング信号ＳaをＨレベルにして、ａ列に対応するＴＦＴ１４４をオンさせる。これにより、信号線１４６に供給されたａ行ａ列のデータ信号Ｖidは、ａ列のデータ線１１４にサンプリングされる。
以降同様にして、ａ行目であって、ｂ、１、２、…、２３、２４、ｃ、ｄ列の映像データＤbがメモリー３から読み出されてデータ信号Ｖidとして信号線１４６に出力されるのに合わせて、サンプリング信号出力回路１４２が、サンプリング信号Ｓb、Ｓ1、Ｓ2、…、Ｓ23、Ｓ24、Ｓc、Ｓdを順にＨレベルにする。これによって、各列のＴＦＴ１４４が順にオンして、ａ行ｂ列、ａ行１列、ａ行２列、…、ａ行２４列、ａ行ｃ列、ａ行ｄ列のデータ信号Ｖidがｂ、１、２、…、２３、２４、ｃ、ｄ列目のデータ線１１４に、それぞれサンプリングされる。
一方、メモリー３から、ａ行目に位置する１行分の映像データＤbが読み出されている期間において、走査線駆動回路１３０は、走査信号ＧaをＨレベルにさせて、ａ行に位置するダミー画素１１０ｂにおけるＴＦＴ１１６をオンさせる。このため、各列のデータ線１１４にサンプリングされたデータ信号Ｖidは、ａ行目のダミー画素１１０ｂにおける画素電極１１８ｂにそれぞれ印加される。
これにより、ａ行目のダミー画素１１０ｂは、図３に示されるようにメモリー３にプリセットされた階調値に応じて、白状態または黒状態になる。ただし、ａ行目は、ブラックマトリクス９４によって遮光されているので、直接視認されることはない。
【００５１】
次に、メモリー３からは、ｂ行目に位置する１行分の映像データＤbが、同様にａ、ｂ、１、２、…、２３、２４、ｃ、ｄ列という順番で読み出され、データ信号Ｖi dに変換されて、ａ、ｂ、１、２、…、２３、２４、ｃ、ｄ列目のデータ線１１４に、それぞれサンプリングされる。メモリー３から、ｂ行目の映像データＤbが読み出されている期間において、走査線駆動回路１３０は、走査信号ＧbをＨレベルにさせる。このため、各列のデータ線１１４にサンプリングされたデータ信号Ｖidは、ｂ行目のダミー画素１１０ｂにおける画素電極１１８ｂにそれぞれ印加される。
これにより、ｂ行目のダミー画素１１０ｂは、ａ行目と同様に、メモリー３にプリセットされた階調値に応じて白状態または黒状態になるが、ブラックマトリクス９４によって遮光されているので、直接視認されることはない。
【００５２】
続いて、メモリー３からは、１行目に位置する１行分の映像データＤbが、同様にａ、ｂ、１、２、…、２３、２４、ｃ、ｄ列という順番で読み出され、データ信号Ｖidに変換されて、ａ、ｂ、１、２、…、２３、２４、ｃ、ｄ列目のデータ線１１４に、それぞれサンプリングされる。
メモリー３から、１行目の映像データＤbが読み出されている期間において、走査線駆動回路１３０は、走査信号Ｇ1をＨレベルにさせる。このため、各列のデータ線１１４にサンプリングされたデータ信号Ｖidは、１行目の画素１１０における画素電極１１８にそれぞれ印加される。
ここで、１行目のうち、ａ列およびｂ列は、階調値「０」の黒レベルがプリセットされたダミー画素１１０ｂであるので、黒状態になる。
一方、１行目のうち、１列から２４列までは、表示画素１１０ａであるので、それぞれ映像データＤaで指定された階調値に対応した透過率になる。
なお、１行目のうち、ｃ列およびｄ列は、階調値「０」の黒レベルがプリセットされたダミー画素１１０ｂであるので、黒状態になる。
【００５３】
以降、２行目から１６行目まで同様な動作が繰り返される。
なお、ａ、ｂ、ｃおよびｄ列のダミー画素１１０ｂは、２行目において白状態であり、３行目において黒状態になり、以降白画素および黒画素が交互に反転して、８行目において白状態になる。ダミー画素１１０ｂは、９行目において再度、白状態になり、以降黒画素および白画素が交互に反転して、１６行目において黒状態になる。
【００５４】
次にメモリー３からは、ｃ行目に位置する１行分の映像データＤbが、同様な列の順番で読み出されて、データ信号Ｖidに変換される。ｃ行目は、すべてダミー画素１１０ｂであるので、メモリー３から読み出される映像データＤbで指定される階調値「２５５」に応じた白状態、または、階調値「０」に応じた黒状態になる。
ｄ行目についても同様である。
【００５５】
ここで、正極性書込が指定されるｎフレームにおいて、走査信号ＧiがＨレベルとなるときに、データ信号Ｖidは、例えば図１０において（ａ）、（ｂ）、（ｃ）のいずれかに示されるような波形になる。すなわち、ａ、ｂ、ｃ、ｄ行目の選択期間において、データ信号Ｖidは、図１０（ａ）に示されるように、サンプリング信号の出力にしたがって、白色に相当する電圧Ｖw(+)、または、黒色に相当する電圧Ｖb(+)になる。
また、１、３、５、７、１０、１２、１４、１６行目の選択期間において、データ信号Ｖidは、図１０（ｂ）に示される通りとなる。すなわち、ａ、ｂ、ｃおよびｄ列のダミー画素１１０ｂに対応したデータ信号Ｖidは、黒色に相当する電圧Ｖb(+)になり、１〜２４列の表示画素１１０ａに対応したデータ信号Ｖidは、図において上方向の矢印で示されるように、黒色に相当する電圧Ｖb(+)から白色に相当する電圧Ｖw(+)までの範囲であって、指定される階調値が高く（明るく）なるにつれて電圧Ｖcよりも高位側の正極性電圧になる。
一方、２、４、６、８、９、１１、１３、１５行目の選択期間において、データ信号Ｖidは、図１０（ｃ）に示される通りとなる。すなわち、ａ、ｂ、ｃおよびｄ列のダミー画素１１０ｂに対応したデータ信号Ｖidは、白色に相当する電圧Ｖb(+)になり、１〜２４列の表示画素１１０ａに対応したデータ信号Ｖidは、階調に応じた正極性電圧になる。
【００５６】
次の（ｎ＋１）フレームでは、極性指定信号ＰolがＬレベルになって書込極性が負極性に指定される以外、同様な動作となる。なお、負極性書込が指定される（ｎ＋１）フレームにおいてデータ信号Ｖidは、図１０（ｄ）、（ｅ）、（ｆ）のいずれかに示されるような波形になる。すなわち、ａ、ｂ、ｃ、ｄ行目の選択期間では、図１０（ｄ）に示されるように、データ信号Ｖidは、白色に相当する電圧Ｖw(-)、または、黒色に相当する電圧Ｖb(-)になる。
また、１、３、５、７、１０、１２、１４、１６行目の選択期間では、図１０（ｅ）に示されるように、ａ、ｂ、ｃおよびｄ列のダミー画素１１０ｂに対応したデータ信号Ｖidが黒色に相当する電圧Ｖb(-)になり、１〜２４列の表示画素１１０ａに対応したデータ信号Ｖidが、図において下方向の矢印で示されるように、黒色に相当する電圧Ｖb(-)から白色に相当する電圧Ｖw(-)までの範囲であって、指定される階調値が高く（明るく）なるにつれて、電圧Ｖcよりも低位側の負極性電圧になる。
一方、２、４、６、８、９、１１、１３、１５行目の選択期間では、図１０（ｆ）に示されるように、ａ、ｂ、ｃおよびｄ列のダミー画素１１０ｂに対応したデータ信号Ｖidが白色に相当する電圧Ｖb(-)になり、１〜２４列の表示画素１１０ａに対応したデータ信号Ｖidが階調に応じた負極性電圧になる。
【００５７】
制御回路２、メモリー３、Ｄ／Ａ変換回路４、走査線駆動回路１３０およびデータ線駆動回路１４０が表示画素１１０ａの画素電極１１８ａや、ダミー画素１１０ｂの画素電極１１８ｂに所定の電圧を印加する駆動回路として機能することになる。
【００５８】
本実施形態では、表示領域２００ａに隣り合うダミー画素１１０ｂを白画素および黒画素の交互配列にして駆動しているので、表示領域２００ａの縁端部付近においては、シミの発生パターン（図１７（ｂ）参照）になるのが回避されている。このため、本実施形態によれば、表示領域２００ａの縁端部付近でのシミの発生を抑えることできる。
【００５９】
特に、本実施形態では、周辺領域２００ｂの角部分２０１の４箇所において、それぞれ２×２の計４つのダミー画素１１０ｂを白画素としている。このため、表示領域２００ａの四隅において滞留する傾向があった不純物を、角部分２０１において白画素としたダミー画素１１０ｂへと追いやるとともに、当該不純物が表示領域２００ａに戻りにくくなっている。
また、表示領域２００ａに隣り合う第１周のダミー画素１１０ｂを白画素および黒画素の交互配列するとともに、第１周に対して縦または横方向に隣り合う第２周のダミー画素１１０ｂについても、隣り合う第１周のダミー画素と同色にしている。このため、周辺領域２００ｂにおける白画素および黒画素は、表示領域２００ａからみて、外側に向かって放射状に拡がっているので、表示領域２００ａの縁端部においても、白画素によって不純物が黒画素との境界に沿って外側に移動するとともに、戻りにくくなっている。
したがって、このような駆動が、ある程度の時間にわたって継続したとき、表示領域２００ａに内在していた不純物が周辺領域２００ｂへと追いやられることになる。このため、表示領域２００ａにおいてシミの発生パターンになっても、滞留する不純物が減少しているので、シミとして視認されるのを抑えることが可能になる。
【００６０】
なお、本実施形態では、表示領域２００ａに隣り合うダミー画素１１０ｂが白画素および黒画素の交互配列になるが、表示画像の縁端部は、人為的でない限り、黒画素および白画素の交互配列になることはほとんどないと考えられる。このため、表示領域２００ａと周辺領域２００ｂとの境界において、横電界が発生する箇所が連続しにくいで、ドメインの発生による表示品位の低下が目立ってしまう、という状況は避けられる。
【００６１】
本発明は、上述した実施形態に限られず、次のような応用・変形が可能である。
例えば、実施形態では、ダミー画素１１０ｂに対して、白画素と黒画素とを固定的に配列させたが、時間によって切り換える構成としても良い。
なお、ダミー画素１１０ｂに対して白画素と黒画素とを切り換える構成とする場合、単純には適用できない場合がある。例えば、図６に示した配列において、周辺領域２００ｂの角部分２０１を除いて、白画素と黒画素とを入れ換えると、図１１に示されるような配列になり、二個の黒画素が縦または横の中心線を挟んで配列してしまう。このとき、例えば表示領域の１４行１２行列の表示画素１１０ａが白色であり、右隣の１４行１１列の表示画素１１０ａが黒色であると、１４行１２行列の表示画素１１０ａにおいてシミが発生してしまうのは上述した通りである。
したがって、この場合には、図１２に示す配列と図１３に示す配列とを交互に切り換える構成とすれば良い。詳細には、図１２に示される配列を正極性と負極性とでそれぞれ駆動した後、図１３に示される配列を同様に正極性と負極性とでそれぞれ駆動すれば良い。
このようにダミー画素１１０ｂに対して白画素と黒画素とを切り換える構成にすれば、白と黒とが時間的および空間的に交互に配列するので、交互配列の状態が視認されにくくなるほか、さらに表示領域２００ａの縁端部で横電界が発生する箇所が連続しにくくなるとも考えられる。
【００６２】
また、実施形態においてダミー画素１１０ｂについては、階調値「２５５」に対応する白色電圧を画素電極１１８ｂに印加して液晶素子１２０の透過率を最大に、または、階調値「０」に対応する黒色電圧を画素電極１１８ｂに印加して、液晶素子１２０の透過率を最低としたが、本発明は、これに限られない。
ここで、第１周のダミー画素１１０ｂを、白色と黒色との交互に配列させる最大の理由は、表示領域における表示画素との間で図１７（ｂ）に示した発生パターンになるのを回避するためである。
このとき、白画素に求められる機能は、配向膜近傍で不純物を移動させる流動を発生させることにあり、また、黒画素に求められる機能は、主に白画素で防げない漏れ光を防ぐこと、白画素で移動させられた不純物を阻止する堰になって、表示領域２００ａの外側に導くこと、および、表示領域２００ａの縁端部で表示画素１１０ａが黒色で連続しても、不純物を移動させる白色のダミー画素１１０ｂを不連続にして横電界の影響を離散的にさせることにある。
【００６３】
したがって、このような機能が確保されれば、必ずしも透過率最大または透過率最小とさせる必要はない。
そこでまず、ダミー画素１１０ｂにおいて白画素の機能を実行させることについて検討する。ノーマリーブラックモードであれば、図１４に示されるように、相対透過率ａ（０≦ａ≦１００）が９０％以上となるような電圧が液晶素子１２０に印加・保持されて交流駆動されれば、液晶分子が十分に揺動し、これによって不純物を移動させるような流動を発生させることが期待できる。ここで、相対透過率が９０％であるときに液晶素子１２０に保持される電圧実効値をＶth1とする。このとき、ダミー画素１１０ｂにおいて白色に相当する機能を実行させるためには、液晶素子１２０に保持される電圧実効値がＶth1以上となるような電圧（白色電圧）を、当該ダミー画素１１０ｂの画素電極１１８ｂに正極性および負極性でそれぞれ印加すれば良いことになる。
次に、ダミー画素１１０ｂにおいて黒画素の機能を実行させることについて検討する。白画素で移動させられた不純物を阻止する堰とさせる機能だけを考えれば、図１６（ａ）、図１６（ｂ）および図１６（ｃ）での考察から、液晶素子１２０に保持される電圧実効値をＶgrとして、灰色とすることでも実現できる。また、ダミー画素１１０ｂを灰色にすれば、横電界の影響を離散的にさせることもできると考えられる。
しかしながら、ダミー画素１１０ｂにおける黒画素で重要なのは、白画素では防げない漏れ光を防ぐ機能にある。このため、図１４に示されるように、相対透過率が１０％以下となるような電圧が液晶素子１２０に印加・保持されて交流駆動されれば、漏れ光を防ぐことができると考えられる。ここで、相対透過率が１０％であるときに液晶素子１２０に保持される電圧実効値をＶth2とする。このとき、ダミー画素１１０ｂにおいて黒色に相当する機能を実行させるためには、液晶素子１２０に保持される電圧実効値がＶth2以下となるような電圧（黒色電圧）を、当該ダミー画素１１０ｂの画素電極１１８ｂに正極性および負極性でそれぞれ印加すれば良いことになる。
【００６４】
また、液晶素子１２０は、透過型に限られず、反射型であっても良い。さらに、液晶素子１２０は、ノーマリーブラックモードに限られず、電圧無印加時において液晶素子１２０が白状態となるノーマリーホワイトモードとしても良い。
なお、ノーマリーホワイトモードでは、黒画素において不純物の移動が発生し、白画素において不純物を堰き止めることになるので、角部分２０１を黒画素にして、同様に周辺領域２００ｂを白画素および黒画素の交互配列にすれば良い。
【００６５】
＜電子機器＞
次に、上述した実施形態に係る電気光学装置１を適用した電子機器の一例として、プロジェクターを例にとって説明する。図１９は、このプロジェクターの構成を示す平面図である。
この図に示されるように、プロジェクター２１００の内部には、ハロゲンランプ等の白色光源からなるランプユニット２１０２が設けられている。このランプユニット２１０２から射出された投射光は、内部に配置された３枚のミラー２１０６および２枚のダイクロイックミラー２１０８によってＲ（赤）色、Ｇ（緑）色、Ｂ（青）色の３原色に分離されて、各原色に対応するライトバルブ１００Ｒ、１００Ｇおよび１００Ｂにそれぞれ導かれる。なお、Ｂ色の光は、他のＲ色やＧ色と比較すると、光路が長いので、その損失を防ぐために、入射レンズ２１２２、リレーレンズ２１２３および出射レンズ２１２４からなるリレーレンズ系２１２１を介して導かれる。
【００６６】
このプロジェクター２１００では、実施形態に係る電気光学装置が、Ｒ色、Ｇ色、Ｂ色のそれぞれに対応して３組設けられる。そして、Ｒ色、Ｇ色、Ｂ色のそれぞれに対応する映像データがそれぞれ上位回路から供給されて、各色に対応するデータ信号Ｖidに変換される構成となっている。ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂの構成は、上述した液晶パネル１００と同様であり、Ｒ色、Ｇ色、Ｂ色のそれぞれに対応するデータ信号に応じて駆動される。
ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ変調された光は、ダイクロイックプリズム２１１２に３方向から入射する。そして、このダイクロイックプリズム２１１２において、Ｒ色およびＢ色の光は９０度に屈折する一方、Ｇ色の光は直進する。したがって、各色の画像が合成された後、スクリーン２１２０には、投射レンズ２１１４によってカラー画像が投射されることとなる。
【００６７】
なお、ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂには、ダイクロイックミラー２１０８によって、Ｒ色、Ｇ色、Ｂ色のそれぞれに対応する光が入射するので、カラーフィルターを設ける必要はない。また、ライトバルブ１００Ｒ、１００Ｂの透過像は、ダイクロイックプリズム２１１２により反射した後に投射されるのに対し、ライトバルブ１００Ｇの透過像はそのまま投射されるので、ライトバルブ１００Ｒ、１００Ｂによる水平走査方向は、ライトバルブ１００Ｇによる水平走査方向と逆向きにして、左右を反転させた像を表示する構成となっている。
【００６８】
なお、電子機器としては、図１９を参照して説明したプロジェクターの他、電子ビューファインダーや、リヤ・プロジェクション型のテレビジョン、ヘッドマウントディスプレイなどが挙げられる。
【符号の説明】
【００６９】
１…電気光学装置、２…制御回路、３…メモリー、９４…ブラックマトリクス、１００…液晶パネル、１０１…素子基板、１０２…対向基板、１０５…液晶、１０８…コモン電極、１１０…画素、１１０ａ…表示画素、１１０ｂ…ダミー画素、１１６…ＴＦＴ、１１８、１１８ａ、１１８ｂ…画素電極、１２０…液晶素子、１３０…走査線駆動回路、１４０…データ線駆動回路、２００…仮想線、２００ａ…表示領域、２００ｂ…周辺領域、２１００…プロジェクター
【技術分野】
【０００１】
本発明は、表示領域の縁端部で発生しやすい表示品位の低下を抑える技術に関する。
【背景技術】
【０００２】
電気光学装置、例えば液晶パネルは、一対の素子基板と対向基板とが一定の間隙を保って貼り合わせられるとともに、この間隙に液晶が挟持された構成となっている。素子基板において、対向基板に対向する面には画素電極が画素毎にマトリクス状に配列する一方、対向基板において、素子基板に対向する面には、コモン電極が、すべての画素電極に対向するように設けられている。
このように画素がマトリクス状に配列する液晶パネルでは、表示に寄与する画素が配列する表示領域の光学特性を均一化するために、当該表示領域を囲む周辺領域に、表示に寄与しないダミー画素を設ける技術が提案されている（特許文献１参照）。
また、表示領域の縁端部付近で光が漏れるような表示上の不具合を防止するために、ダミー画素の画素電極に対し、表示領域の画素電極のうち、当該ダミー画素電極に隣り合う画素電極と同じ電圧を印加する技術も提案されている（特許文献２参照）。
一方、液晶に含まれるイオン性の不純物が表示品位を低下させる点が指摘されている（特許文献３参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−２４１７７８号公報
【特許文献２】特開２０１０−２１０７３４号公報
【特許文献３】特開平４−８６８１２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記技術においても、表示領域の縁端部付近、すなわち表示領域の内側と外側との境界との境界で光が漏れてくるような現象が依然として発生する、という問題のほかに、表示領域の縁端部付近において、イオン性の不純物に起因するとみられる表示品位の低下が目立ち始めた。
本発明は、上述した事情に鑑みてなされたもので、その目的の一つは、表示領域の縁端部付近での表示品位の低下を抑えることが可能な技術を提供することにある。
【課題を解決するための手段】
【０００５】
上記目的を達成するために、本発明に係る電気光学装置にあっては、表示領域と当該表示領域を囲むように配置された遮光領域とを有する素子基板と、前記素子基板に対向して配置される対向基板と、前記素子基板と前記対向基板との間隙に挟持される液晶と、前記表示領域に対応して設けられた画素と前記遮光領域に対応して設けられた画素とを駆動する駆動回路と、前記遮光領域と平面視で重畳する位置に設けられる遮光部とを具備し、前記素子基板は、前記表示領域の画素に対応して設けられる第１画素電極と、前記遮光領域の画素に対応して設けられる第２画素電極と、を有し、前記対向基板は、所定の電圧が印加されるコモン電極を有し、前記駆動回路は、前記第１画素電極に対し、表示画像に応じた電圧を印加し、前記第２画素電極のうち、前記第１画素電極に隣り合う画素電極に対し、前記表示領域の周縁に沿った方向でみて１画素おきに白色電圧および黒色電圧を交互に印加することを特徴とする。
本発明によれば、表示領域の縁端部付近において、光漏れとともに、不純物に起因した表示品位の低下を抑えることが可能になる。
【０００６】
本発明において、前記白色電圧および黒色電圧は、相対透過率が１０％以下および９０％以上となるような電圧であることが好ましい。また、本発明において、前記駆動回路は、前記第２画素電極のうち、前記遮光領域の角部分に対応して設けられた画素電極に対し、前記白色電圧および前記黒色電圧のうち前記液晶に印加される電圧実効値が高い方の電圧を印加する構成が好ましい。この構成によれば表示領域から移動してきた不純物を角部分に移動させて、表示領域に戻りにくくすることができる。
また、前記駆動回路は、前記第２画素電極のうち、前記第１画素電極に隣り合う画素電極に印加する電圧を、前記白色電圧と前記黒色電圧とで所定の時間間隔毎に交互に入れ換える構成としても良い。このように構成すると、白と黒とが時間的および空間的に交互に配列することになる。
くわえて、前記駆動回路は、前記白色電圧または黒色電圧に印加される第２画素電極を、前記表示領域からみて、外側に向かって放射状に揃える構成としても良い。この構成によれば、角部分でなくても表示領域の周縁に移動してきた不純物を、表示領域外側の遮光領域に移動させて、表示領域に戻りにくくすることができる。
一方、前記液晶は、ノーマリーブラックモードである構成が好ましい。ノーマリーブラックモードであれば、黒色電圧として、コモン電極に印加される所定の電圧、または、それに近い電圧を用いることができる。
【０００７】
なお、本発明は、電気光学装置のほか、当該電気光学装置の駆動方法、さらには当該電気光学装置を含む電子機器としても概念することが可能である。このような電子機器としては、電気光学装置による光変調画像を拡大投射するプロジェクターが挙げられる。
【図面の簡単な説明】
【０００８】
【図１】本発明の実施形態に係る電気光学装置の構成を示すブロック図である。
【図２】電気光学装置における液晶パネルの構成を示す図である。
【図３】液晶パネルにおける画素の等価回路を示す図である。
【図４】液晶パネルの表示領域および周辺領域を説明するための図である。
【図５】液晶パネルにおけるブラックマトリクスの形成領域を示す図である。
【図６】液晶パネルの周辺領域におけるダミー画素への印加電圧を示す図である。
【図７】ダミー画素への印加電圧を説明するための図である。
【図８】ダミー画素への印加電圧を説明するための図である。
【図９】画素への駆動波形を示す図である。
【図１０】画素への駆動波形を示す図である。
【図１１】液晶パネルにおけるダミー画素への印加電圧を示す図である。
【図１２】応用例に係る液晶パネルにおけるダミー画素への印加電圧を示す図である。
【図１３】応用例に係る液晶パネルにおけるダミー画素への印加電圧を示す図である。
【図１４】液晶パネルにおける表示特性を示す図である。
【図１５】シミ現象を説明するための図である。
【図１６】シミ現象を説明するための図である。
【図１７】シミ現象を説明するための図である。
【図１８】シミ現象を説明するための図である。
【図１９】電気光学装置を適用したプロジェクターの構成を示す図である。
【発明を実施するための形態】
【０００９】
以下、本発明の実施形態について図面を参照して説明する。
この実施形態は、プロジェクターのライトバルブとして用いられる電気光学装置である。なお、以下の図においては、各層、各部材、各領域などを認識可能な大きさとするために、縮尺を異ならせている場合がある。
【００１０】
図１は、実施形態に係る電気光学装置の全体的な構成を示すブロック図である。この図に示されるように、電気光学装置１は、制御回路２、メモリー３、Ｄ／Ａ変換回路４および液晶パネル１００を含んだ構成となっている。
このうち、液晶パネル１００には、１６行プラス４行の計２０行の走査線１１２が図において行（Ｘ）方向に沿って設けられる一方、２４列プラス４列の計２８列のデータ線１１４が、列（Ｙ）方向に沿って、かつ、各走査線１１２と互いに電気的に絶縁を保つように設けられている。画素１１０は、２０行の走査線１１２と２８列のデータ線１１４との交差に対応して、それぞれ配列している。したがって、本実施形態では、画素１１０が縦２０行×横２８列でマトリクス状に配列することになる。ただし、この配列は、説明の簡略化のためであり、本発明を当該配列に限定する趣旨ではない。
【００１１】
画素１１０のマトリクス配列の詳細については後述するが、外側２周分の画素１１０は、表示に寄与しないダミー画素である。ただし、ダミー画素は、表示に寄与する表示画素と比較して、電気的な構成についてみれば特別な相違はないので、特記しない限り、区別しないことにする。
また、本実施形態にあっては、走査線１１２および画素１１０の行を区別するために、図１において上から順に、ａ行、ｂ行、１行、２行、…、１６行、ｃ行、ｄ行と呼ぶことにし、同様にデータ線１１４および画素１１０の列を区別するために、図１において左から順に、ａ列目、ｂ列目、１列目、２列目、…、２４列目、ｃ列目、ｄ列目と呼ぶことにする。
【００１２】
液晶パネル１００は、マトリクス状に画素１１０が配列する領域の周辺に走査線駆動回路１３０およびデータ線駆動回路１４０が形成された周辺回路内蔵型となっている。このうち、走査線駆動回路１３０は、ａ、ｂ、１、２、…、１６、ｃ、ｄ行の走査線１１２にそれぞれ走査信号Ｇa、Ｇb、Ｇ1、Ｇ2、…、Ｇ16、Ｇc、Ｇdを供給するものである。詳細には、走査線駆動回路１３０は、制御回路２から供給される制御信号にしたがって走査線１１２を順番に選択するとともに、選択した走査線への走査信号をＨレベル（ＶH）の選択電圧とし、それ以外の走査線への走査信号をＬレベル（ＶL）の非選択電圧とする。
【００１３】
データ線駆動回路１４０は、サンプリング信号出力回路１４２と、データ線１１４毎に設けられるＴＦＴ（Thin Film Transistor：薄膜トランジスター）１４４とを有する。
このうち、サンプリング信号出力回路１４２は、走査線１１２が選択される毎にａ、ｂ、１、２、…、２４、ｃ、ｄ列目のデータ線１１４に対応して、順次排他的にＨレベルとなるサンプリング信号Ｓa、Ｓb、Ｓ1、Ｓ2、…、Ｓ24、Ｓc、Ｓdを出力するものである。
各列に設けられるＴＦＴ１４４は、そのソース電極が信号線１４６に接続され、そのドレイン電極が列に対応するデータ線１１４に接続され、そのゲート電極には、列に対応するサンプリング信号が供給される。
【００１４】
電気光学装置１には、映像データＤaが、図示省略した上位装置から垂直走査信号Ｖs、水平走査信号Ｈsおよびドットクロック信号Ｃlkに同期して供給される。この映像データＤaは、例えば８ビットのデジタルデータであり、画素１１０の濃淡（階調値）を最も暗い「０」から最も明るい「２５５」までの２５６階調で指定する。
メモリー３は、縦２０行×横２８列で配列する画素１１０に対応した記憶領域を有し、格納および読出が並列的に実行可能なデュアルポート型のＤＲＡＭ（Dynamic Random Access Memory）である。メモリー３のうち、表示領域に対応する記憶領域には、制御回路２による指示にしたがって、それぞれ表示画素に対応した映像データＤaが格納される。一方、メモリー３のうち、表示領域を囲むように配置された周辺領域（後述するブラックマトリクス９４により遮光されており、本発明の「遮光領域」に対応する。）のダミー画素に対応する記憶領域には、階調値「０」または「２５５」のいずれかが後述するようにプリセットされている。
なお、映像データＤaが格納されてから、所定の期間（１フレーム以内の期間）経過した後、液晶パネル１００における書込走査に応じて映像データＤbとして読み出される構成となっている。
【００１５】
Ｄ／Ａ変換回路４は、読み出された映像データＤbを階調値に応じた電圧であって、極性指示信号Ｐolによって指定された極性の電圧のデータ信号Ｖidに変換するものである。詳細には、Ｄ／Ａ変換回路４は、正極性が指示されていれば電圧Ｖcを基準として高位側電圧に変換する一方、負極性が指示されていれば電圧Ｖcを基準として低位側電圧に変換し、データ信号Ｖidとして信号線１４６に出力する。
なお、電圧Ｖcは、データ信号の振幅中心電位であり、画素１１０への書込極性の基準であって、電源電圧ＶH、ＶLのほぼ中間電圧である（後述する図１０参照）。換言すれば、本実施形態では、データ信号の極性については、電圧Ｖcよりも高位側を正極性とし、低位側を負極性としている。一方、他の電圧については、後述する液晶素子の保持電圧を除き、電圧ＶL（＝Ｇnd）を基準とする。
また、データ信号の極性を反転する理由は、画素を交流駆動するためである。本実施形態にあっては、フレーム毎にすべての画素を極性反転させる面反転方式としている。
【００１６】
図２（ａ）は、液晶パネル１００の構造を示す斜視図であり、図２（ｂ）は、図２（ａ）におけるＨ−ｈ線で破断した断面図である。
これらの図に示されるように、液晶パネル１００は、画素電極１１８が形成された素子基板１０１と、コモン電極１０８が設けられた対向基板１０２とが、スペーサー（図示省略）を含むシール材９０によって一定の間隙を保ちつつ互いに電極形成面が対向するように貼り合わせられるとともに、この間隙に例えばＶＡ（Vertical Alignment）型の液晶１０５を挟持した構造になっている。
【００１７】
素子基板１０１および対向基板１０２には、それぞれガラスや石英などの光透過性を有する基板が用いられる。素子基板１０１にあっては、図２（ａ）においてＹ方向のサイズが対向基板１０２よりも長いが、奥側（ｈ側）が揃えられているので、素子基板１０１の手前側（Ｈ側）の一辺が対向基板１０２から張り出している。この張り出した領域においてＸ方向に沿って複数の端子１０７が設けられている。複数の端子１０７は、ＦＰＣ（Flexible Printed Circuits）基板に接続されて、制御回路２等からの各種信号などが供給される。
【００１８】
素子基板１０１において対向基板１０２と対向する面には、画素電極１１８が形成されている。画素電極１１８は、例えばＩＴＯ（Indium Tin Oxide）などの透明性を有する導電性金属を矩形形状にパターニングしたものである。また、素子基板１０１において、画素電極１１８が配列する周辺には、データ線駆動回路１４０のほか、走査線駆動回路１３０が形成されている。ただし、図２（ｂ）では、走査線駆動回路１３０やデータ線駆動回路１４０については図示が省略されている。
一方、対向基板１０２において、素子基板１０１と対向する面に設けられたコモン電極１０８は、ＩＴＯなどの透明性を有するベタ状の導電性金属である。
【００１９】
対向基板１０２には、詳細については後述するようにブラックマトリクス９４が設けられる。また、シール材９０は、対向基板１０２の内縁に沿って額縁状に形成されるが、液晶１０５を注入するために、その一部が開口している。このため、液晶１０５の注入後に、その開口部分が封止材９２によって封止されている。さらに、素子基板１０１の対向面および対向基板１０２の対向面には、電圧無印加状態において液晶分子を基板面の法線方向に沿って配向させる配向膜がそれぞれ設けられるが、図２（ｂ）では省略している。
【００２０】
図３は、画素１１０の等価回路を示す図である。この図に示されるように、各画素１１０は、ｎチャネル型のＴＦＴ１１６と液晶素子１２０と補助容量１２５とを含む。各画素１１０については、上述したように表示に寄与するものであるか否かに拘わらず、電気的にみれば、互いに同一構成である。
ここで、ある行と、ある列とに着目したときに、当該着目行および当該着目列に対応する画素１１０については、ＴＦＴ１１６のゲート電極が着目行の走査線１１２に接続される一方、そのソース電極が着目列のデータ線１１４に接続され、そのドレイン電極が画素電極１１８と補助容量１２５の一端をなす電極６２に接続されている。
コモン電極１０８は、すべての画素１１０にわたって共通であり、本実施形態では電圧ＬＣcomに保たれている。
【００２１】
上述したように、液晶パネル１００は、素子基板１０１と対向基板１０２との間隙に液晶１０５を挟持した構造である。このため、液晶素子１２０は、素子基板１０１の対向面に形成された画素電極１１８と対向基板１０２の対向面に形成されたコモン電極１０８とで誘電体たる液晶１０５を挟持した構成になる。液晶１０５は、上述したようにＶＡ型であるから、本実施形態にあっては、電圧無印加状態で黒色となるノーマリーブラックモードに設定されている。
また、補助容量１２５の他端は、容量電極１１５であり、電圧ＬＣcomが印加された容量配線７２に、各画素１１０にわたって共通接続されている。このため、補助容量１２５は、画素１１０毎に液晶素子１２０に対して並列に接続されている。
【００２２】
図４は、本実施形態における画素の配列を説明するための平面図である。この図において四角枠で簡易的に示されているものが画素であり、上述したように縦２０行×横２８列でマトリクス状に配列している。
このうち、図においてａ、ｂ、ｃおよびｄ行を除いた１〜２０行と、ａ、ｂ、ｃおよびｄ列を除いた１〜２４列との交差に対応するものが、表示に寄与する表示画素である。
一方、ａ、ｂ、ｃおよびｄ行と、ａ、ｂ、ｃおよびｄ列との交差に対応するものが、表示に寄与しないダミー画素である。
図において、枠状の仮想線２００は、表示に寄与する表示画素が配列する表示領域２００ａとダミー画素が配列する周辺領域２００ｂとを便宜的に区画するためのものである。
【００２３】
なお、表示画素もダミー画素も、電気的な構成についてみれば相違はないので、区別しないときは画素１１０と表記するが、図４においては区別できるように、表示画素については符号を１１０ａと表記し、ダミー画素については符号を１１０ｂと表記している。
また、画素を区別するときに、表示画素１１０ａの画素電極（第１画素電極）については符号を１１８ａと表記し、ダミー画素１１０ｂの画素電極（第２画素電極）については符号を１１８ｂと表記することにする。
【００２４】
図５は、基板を平面視したときに、対向基板１０２においてブラックマトリクス（遮光部）９４が形成される領域を示す図である。
この図に示されるようにブラックマトリクス９４は、仮想線２００の内側の表示領域２００ａにあっては、画素同士の隙間を遮光するように格子状に設けられる。一方、ブラックマトリクス９４は、仮想線２００の外側の周辺領域２００ｂにあっては、全面にわたって設けられる。
【００２５】
このような構成において、走査線駆動回路１３０が、ある走査線１１２への走査信号をＨレベルにすると、当該走査線１１２にゲート電極が接続されたＴＦＴ１１６がオン状態になって、画素電極１１８がデータ線１１４に電気的に接続された状態になる。このため、走査線１１２がＨレベルであるときに、データ線駆動回路１４０が、階調値に応じた電圧のデータ信号をデータ線１１４に供給すると、当該データ信号は、オン状態になったＴＦＴ１１６を介して画素電極１１８に印加される。走査線１１２がＬレベルになると、ＴＦＴ１１６はオフ状態になるが、画素電極１１８に印加された電圧は、液晶素子１２０の容量性および補助容量１２５によって保持される。
走査線駆動回路１３０は、ａ、ｂ、１、２、…、１６、ｃ、ｄ行目の順番で走査線１１２を選択する一方、データ線駆動回路１４０が、選択された走査線１１２に位置する１行分の画素に、データ線１１４を介してデータ信号を供給することによって、階調値に応じた電圧が液晶素子１２０に印加・保持される。この動作が１フレーム（１垂直走査期間）毎に繰り返される。
液晶素子１２０では、画素電極１１８およびコモン電極１０８で保持された電圧、すなわち、両電極で生じる電界の強さに応じて液晶１０５の分子配向状態が変化する。
【００２６】
図２（ｂ）において対向基板１０２の側から入射した光は、コモン電極１０８、液晶１０５、画素電極１１８という経路を辿って、素子基板１０１の側に出射する。このときに液晶素子１２０に入射する光量に対して出射する光量の比率、すなわち透過率は、液晶素子１２０に印加・保持された電圧が高くなるにつれて、大きくなる。このように液晶パネル１００では、液晶素子１２０毎に透過率が変化するので、表示領域に属する１〜１６行と１〜２４列との交差に対応する液晶素子１２０が、表示する画像の最小単位である画素として機能することになる。
【００２７】
ところで、ダミー画素１１０ｂは、ブラックマトリクス９４によって遮光されているので、周辺領域２００ｂの液晶素子１２０の透過率が変化しても表示領域２００ａに表示される画像に何ら影響を与えないはずである。しかし、実際には基板法線方向に対し斜め方向から入射した光がダミー画素１１０ｂの液晶素子１２０を透過し、表示画像に少なからず影響を与える。このため、斜め方向の光が観察側で視認されるのを防止するために、すべてのダミー画素１１０ｂを透過率最小の黒色にさせる構成が考えられる。
ただし、この構成では、白画素と黒画素とが隣り合ったときに、画素電極同士の電位差によって、基板面に対して平行方向の横電界が発生する。液晶１０５は、基板面に対して垂直方向の縦電界のみで駆動されるべきであるが、横電界が加わってしまうと、液晶の配向が乱れ（ドメインが発生し）、表示上の不具合となって現れる。近年のように小型化、高精細化が進んで画素電極同士の隙間も狭くなると、横電界の影響は、より顕著に発生する。
このため、ダミー画素１１０ｂをすべて黒色にさせる構成では、表示領域の縁端部（外周縁）に位置する表示画素１１０ａが表示画像の関係で白色になったとき、黒画素と白画素とが隣り合うことになるので、表示画像の縁端部に表示上の不具合が現れて、表示品位を低下させてしまう。
【００２８】
一方、すべてのダミー画素１１０ｂを白色にさせる構成では、表示領域の縁端部に位置する表示画素１１０ａが表示画像の関係で黒色になったときに、黒画素と白画素とが隣り合うことに変わりはないので、表示上の不具合が同様に現れるだけでなく、そもそも斜め方向からの入射光を阻止することができない。
そこで、ダミー画素１１０ｂのすべてを、黒色と白色との中間的な灰色にさせる構成が提案された。この構成では、表示領域の縁端部に位置する表示画素１１０ａが白色になっても黒色になっても、横電界の影響を小さくできるとともに、斜め方向からの入射光がダミー画素１１０ｂの液晶素子１２０を透過して視認されてしまうのを、ある程度まで阻止することができるためである。
ここで、ノーマリーブラックモードにおいて、液晶素子１２０の印加電圧と透過率との関係は、図１４に示されるＶ（電圧）−Ｔ（透過率）特性で表される。このとき、液晶素子１２０に保持される電圧実効値が、Ｖ−Ｔ特性において傾き最大のＰ点のＶgrとなるような電圧を、ダミー画素１１０ｂの画素電極１１８に印加すれば良いことになる。
なお、図１４では、最低透過率を０％に、最高透過率を１００％に、それぞれ正規化している。
【００２９】
しかしながら、ダミー画素１１０ｂのすべてを灰色にさせる構成においては、ドメインとは別の原因による表示の不具合が発生した。詳細には、図１５（ａ）に示されるように、ダミー画素１１０ｂのすべてを灰色にさせるとともに、表示領域において、矩形状の白領域と同じく矩形状の黒領域とを縦および横方向のそれぞれにわたって交互に配置させた画像を表示させようとしたときに、図１５（ｂ）に示されるように、当該白領域のうち、一部の白領域の左下隅部分が、本来の白色とは異なる暗い色で染まっているかのような表示の不具合が発生した。
なお、この表示の不具合については、ドメインに起因するものと区別するために、便宜的に「シミ」と呼ぶことにする。また、ダミー画素１１０ｂは、ブラックマトリクス９４で遮光されているために実際には視認することができないが、図１５（ａ）および図１５（ｂ）では説明便宜のために、ブラックマトリクス９４が存在しないと仮定したときの表示状態を示している。
【００３０】
さて、シミは、図１５（ｂ）に示されるように、交互に配置する白領域のすべてにおいて発生しているわけではない。そこで、シミが発生する条件を特定するために、白領域に対して、シミの発生部分に近い３つの領域、すなわち左隣に位置する領域、左下に位置する領域、および、下隣に位置する領域について、それぞれ濃度の異なるパターンを表示させて、当該白領域にシミが発生するか否かついて調べた。結果は、図１６（ａ）から図１６（ｄ）までに示されるとおりである。
すなわち、白領域に対して、図１６（ａ）に示されるように、左隣領域、左下領域および下隣領域を灰色とした場合、図１６（ｂ）に示されるように、左隣領域および左下領域を灰色とし、下隣領域を黒色とした場合、並びに、図１６（ｃ）に示されるように、左隣領域を黒色とし、左下領域および下隣領域を灰色とした場合には、それぞれ当該白領域の左下隅部分にシミが発生する。一方、図１６（ｄ）に示されるように、白領域に対して左隣領域および下隣領域を黒色としても、左下領域が白色であれば、シミが発生しない。
【００３１】
ここで、白領域においてシミの発生する左下隅部分は、素子基板における液晶の配向方向に一致する。
一方、素子基板１０１と対向基板１０２との間隙に液晶１０５を挟持した液晶パネル１００においては、液晶１０５を封入する際に混入したり、液晶１０５を取り囲んでいるシール材９０から溶出したりしたイオン性の不純物が、その後の駆動によって表示領域に凝集することが知られている（特開平４−８６８１２号公報）。
そこで次に、シミの発生原因について、図１７および図１８を参照して、液晶の動きと不純物の移動とに関連付けて考察してみる。
【００３２】
図１７（ａ）は、画素１１０の配列を素子基板１０１側から平面視した図であり、図１８は、図１７におけるＱａ−Ｑｂ線で破断した断面図であって、白表示の画素に対し配向方向に黒表示の画素が配列したときを示す図である。
本実施形態において液晶パネル１００は、液晶１０５としてＶＡ型を用いたノーマリーブラックモードとしているので、図１８に示されるように、黒表示の画素１１０では、画素電極１１８とコモン電極１０８との間で生じる電界の大きさがゼロに近くなる。このため、液晶分子１０５ａの長軸は基板面に対して垂直方向に配向する。このとき、液晶分子１０５ａには、素子基板１０１側の配向膜９７および対向基板１０２側に設けられた配向膜９８により、基板面の法線を基準にして若干の傾斜角（プレティルト）が与えられている。
なお、配向膜９７、９８によってプレティルトを与えている理由は次の通りである。すなわち、電界がゼロに近い状態から電界が強い状態に変化するとき、プレティルトを与えていないと、液晶分子１０５ａが一斉に傾斜しにくくなるが、プレティルトを与えていると、液晶分子１０５ａがプレティルトした状態から基板面の平行方向にむかって一斉に傾斜しやすくなるので、良好な光学応答が期待できるからである。
また、このような配向膜９７、９８は、例えばシリコン酸化物などの無機物の斜法蒸着によって、複数の微小な柱状構造体を同一方向に傾斜した状態で気相成長させることで形成される。なお、本説明において、液晶の配向方向とは、電界が強くなったときに液晶分子が傾斜する方向を、基板面に投影したときの方向で示したものである。
【００３３】
一方、画素電極１１８とコモン電極１０８との間で生じる電界が強くなるにつれて、液晶分子１０５ａの長軸は、プレティルトした状態から基板面に平行な方向に向かって徐々に傾斜する。そして、白表示の画素１１０では、電界が最大になるので、図１８において実線で示されるように、液晶分子１０５ａの長軸は、基板面の法線に対して最も傾斜した状態になる。
【００３４】
ところで、画素電極１１８への電圧は選択期間に印加され、液晶素子１２０においては、画素電極１１８とコモン電極１０８との間の電位差に応じた電界が生じるが、その後の非選択期間では、ＴＦＴ１１６のオフリークなどによって当該電界は徐々に弱くなる。このため、液晶素子１２０において画素電極１１８とコモン電極１０８との間に生じる電界は、選択期間で大きく変化し、非選択期間で徐々に低下する、という動作の繰り返しになる。
液晶分子１０５ａは、選択期間の電圧印加によって実線で示されるように傾斜するが、非選択期間におけるリークなどによって、破線で示されるように、基板面の垂直方向に戻るように動く。このとき、液晶分子１０５ａが選択期間の電圧印加によって傾斜する速度は、図において回転する矢印の大きさで示されるように、非選択期間における戻りの速度よりも大きい。このため、液晶分子１０５ａは、選択期間の電圧印加によって基板面の平行方向に向かって速い速度で傾斜し、その後、基板面の垂直方向に向かって遅い速度で戻るような揺動を繰り返す、と考えられる。
なお、実際には、電界の強弱に応じて液晶分子が瞬時に応答する訳ではなく、ある程度の時間差をもって揺動していると思われる。
【００３５】
さて、白画素では、配向膜９７、９８（基板同士）の中間に存在する液晶分子は、その重心を中心に揺動するので、不純物を横方向に移動させる力は、図において左方向と右方向とが互いに相殺し合う。このため、不純物は、移動しない。
これに対し、配向膜９７、９８との界面付近に存在する液晶分子は、その一端が配向膜のアンカリングによって固定された状態になるので、傾斜に際し、その他端が大きく振られる。このため、観察側の素子基板１０１付近では、ＱａからＱｂに向かう方向、すなわち配向方向に向かう流動が生じて、不純物を図において左方向に移動させる。
なお、対向基板側では逆に、ＱｂからＱａに向かう方向になるので、パネル全体としてみれば、不純物を移動させる力は、相殺し合ってゼロである。
【００３６】
一方、黒画素では、選択期間の電圧印加による電界の大きさはゼロに近いので、液晶分子１０５ａは、基板面の垂直方向に対してプレティルトした状態であり、非選択期間におけるオフリークが生じていても、ほとんど戻らない。このため、黒画素では、図１８に示されるように、液晶分子１０５ａは、ほぼ直立状態を保ったまま、ほとんど揺動しない。
したがって、白画素によって移動させられた不純物は、黒画素によって、その移動が阻止される形となる。ここで、図１７（ｂ）に示されるように、白画素に対して、配向方向の下流側三箇所、すなわち左隣、左下および下隣の画素が黒画素であると、白画素によって移動させられた不純物は、黒画素による液晶分子の直立により行き場を失って、白画素、特に左下隅部分に滞留する。この滞留した不純物が、白画素における透過率を低下させて、シミとして視認される、と考えられる。
図１６（ａ）、図１６（ｂ）および図１６（ｃ）に示されるように、白画素に対して、配向方向の下流側三箇所が黒画素ではなく、灰画素であっても、当該白画素においてシミが発生する。このため、灰画素においても、液晶分子の揺動が小さく、白画素によって移動させられた不純物を阻止する働きを持つ、と考えられる。
【００３７】
一方、図１６（ｄ）に示されるように、白領域に対して配向方向の下流側の三箇所のうち、左隣および下隣が黒領域であっても、左下が白領域であれば、シミが発生しない。これは、図１７（ｃ）に示されるように、上流側の白画素によって移動させられた不純物が、下流側の左下の画素に流れて滞留しにくいため、と考えられる。
【００３８】
また、コモン電極１０８に印加する電圧ＬＣcomは、表示画素１１０ａにおけるＴＦＴ１１６のプッシュダウンや光リークを考慮して、液晶１０５に直流成分が印加されないように、交流駆動の振幅中心である電圧Ｖcに対して若干低位となるように設定されている（図１０参照）。換言すれば、電圧ＬＣcomは、表示領域２００ａを基準にして最適化されている。
一方、ダミー画素１１０ｂは、ブラックマトリクス９４によって遮光されているので、ＴＦＴ１１６の光リークの程度が、表示領域２００ａと異なる。このため、表示領域２００ａを基準にして最適化された電圧ＬＣcomは、周辺領域２００ｂにおいては逆に、液晶１０５に直流成分が印加される要因になっている。このため、イオン性の不純物による影響は、周辺領域２００ｂ付近で問題になりやすい。
【００３９】
さて、シミの発生原因が、白画素によって移動させられた不純物が配向方向の下流側三箇所の黒画素または灰画素で堰き止められて多数滞留するためであれば、ダミー画素１１０ｂのすべてを、不純物を逃がすことができる白画素とすれば良いことになる。ただし、ダミー画素１１０ｂのすべてを白画素とするのは、上述したように横電界によるドメインを発生させてしまうことになる。また、ダミー画素１１０ｂのすべてを灰画素としても、二つの表示画素１１０ａと、これらの二つの表示画素１１０ａに対して縦または横方向で隣り合う二つのダミー画素１１０ｂとの２×２画素が、図１６（ａ）、図１６（ｂ）または図１６（ｃ）に示した条件を満たしたときに、シミが発生してしまう。
そこで、本実施形態では、表示画素１１０ａが、いかなる表示状態になってもシミが発生しないようにするため、図６に示されるように、イオン性の不純物が問題になりやすい周辺領域２００ｂにおいて、ダミー画素１１０ｂとして白画素および黒画素を１画素おきに配置させる構成とした。
【００４０】
詳細には、まず、周辺領域２００ｂのうち、四隅の角部分２０１に含まれるダミー画素１１０ｂを白画素とする。
次に、仮想線２００の外側で表示画素１１０ａと隣り合うダミー画素（第１周）について、次のように白画素および黒画素を配列させる。すなわち、仮想線２００の外側で隣り合うダミー画素１１０ｂのうち、四隅の角部分２０１に含まれるｂ行ｂ列、ｂ行ｃ列、ｃ行ｂ列およびｃ行ｃ列のダミー画素１１０ｂを白画素の起点として、表示領域の縦または横の中心線に向かって黒画素、白画素を交互に配列させる。表示領域の行数または列数が、本実施形態のように４の倍数であれば、図６に示されるように、ダミー画素１１０ｂとしての二個の白画素が中心線を挟んで位置することになる。
また、このような配列の仕方において、表示領域の行数または列数が奇数であれば、表示領域の縦または横の中心線が黒画素または白画素となり、黒画素が２個連続することはない（図示省略）。
ただし、このように配列の仕方では、表示領域の行数または列数が、偶数であって４の倍数でなければ、図７に示されるようにダミー画素１１０ｂとしての二個の黒画素が縦または横の中心線を挟んで位置してしまう。このとき、例えば表示領域の１４行１２行列の表示画素１１０ａが白色であり、右隣の１４行１１列の表示画素１１０ａが黒色であると、１４行１２行列の表示画素１１０ａにおいてシミが発生してしまう。
このため、表示領域の行数が、偶数であって４の倍数でなければ、四隅のうち、上端側または下端側のうち一方を交互配列の起点とするとともに、他方に向かって黒画素、白画素を交互に配列させる。同様に、表示領域の列数が、偶数であって４の倍数でなければ、四隅のうち、左端側または右端側のうち一方を交互配列の起点とし、他方に向かって黒画素、白画素を交互に配列させる。図８は、表示領域の行数が１４行であって、列数が２２列の場合に、白画素の起点として左上端のｂ行ｂ列、および、右下端のｃ行ｃ列とした例である。
【００４１】
このようにして、仮想線２００の外側で隣り合う第１周のダミー画素１１０ｂの配列を規定した後、残りのダミー画素１１０ｂについても、次のように白画素および黒画素を規定する。すなわち、第１周のダミー画素１１０ｂに対して外側で隣り合う第２周については、横または縦で隣り合う第１周のダミー画素１１０ｂと同色とする。
なお、本実施形態では、仮想線２００の外側に位置するダミー画素１１０ｂが、第１周および第２周のみであるが、第３周以降設ける場合においても同様とする。また、ダミー画素１１０ｂには第１周があれば良く、第２周以降については任意である。
【００４２】
本実施形態において、表示画素１１０ａおよびダミー画素１１０ｂについては、メモリー３の記憶領域に格納された階調値に応じた状態になる。したがって、ダミー画素を図６に示した状態にするためには、白色にするダミー画素１１０ｂについては階調値「２５５」を、黒色にするダミー画素１１０ｂについては階調値「０」を、それぞれプリセットすれば良いことになる。
このため、図６は、ダミー画素１１０ｂの配列を示すと同時に、メモリー３にプリセットされる階調値を示すことにもなっている。
【００４３】
次に、上述した電気光学装置１の動作について説明する。まず、メモリー３への格納動作について説明する。
映像データＤaは、垂直走査信号Ｖsおよび水平走査信号Ｈsに同期して上位装置から供給される。詳細には、１行１列〜１行２４列、２行１列〜２行２４列、３行１列〜３行２４列、…、１６行１列〜１６行２４列という順番で、ドットクロック信号Ｃlkによって画素毎に供給される。
メモリー３は、図６に示されるように、周辺領域を含む縦２０行×横２８列で配列する画素１１０に対応した記憶領域を有する。
制御回路２は、上位装置から供給された映像データＤaを、メモリー３のうち、表示画素１１０ａに対応する領域に順番に格納させる。
一方、メモリー３のうち、ダミー画素１１０ｂに対応する領域には、図６に示したように白画素に対応する階調値「２５５」または黒画素に対応する階調値「０」が、上述したように規定された配列でプリセットされている。
【００４４】
制御回路２は、あるフレーム１行１列から１６行２４列までの画素に対応する映像データＤaをメモリー３に格納すると、次フレームの映像データＤaが上位装置から供給開始されるまでに、制御回路２は、メモリー３から映像データＤbの順次読み出しを開始させる。なお、映像データＤaの格納先は、表示画素１１０ａに対応する記憶領域のみであったが、映像データＤbの読出元は、表示画素１１０ａに対応する記憶領域のみならず、ダミー画素１１０ｂに対応する記憶領域も含まれる。
このため、映像データＤbは、ａ、ｂ、１、２、…、１６、ｃ、ｄ行目という順番で読み出される。さらに各行については、ａ、ｂ、１、２、…、２４、ｃ、ｄ列目という順番で、画素毎に読み出される。
なお、映像データＤaの供給によって規定されるフレーム（供給系）と、映像データＤbの読出によって規定されるフレーム（パネル系）とは、厳密には同一ではなく、映像データＤaの供給を規定するフレームに対して、映像データＤbの読出を規定するフレームが遅延した関係になる。ただし、期間長そのものは、いずれも１６．７ミリ秒で共通である（垂直走査周波数が６０Ｈｚの場合）。
【００４５】
制御回路２は、読み出している映像データＤbの行に対応する走査線１１２を選択するように、走査線駆動回路１３０を指示する。
【００４６】
図９は、走査線駆動回路１３０によって出力される走査信号Ｇa、Ｇb、Ｇ1、Ｇ2、…、Ｇ16、Ｇc、Ｇdの波形を示す図であり、水平走査期間（Ｈ）ずつ順次遅延して排他的にＨレベルになる。
また、図において、走査信号のＨレベルは電圧ＶHであり、Ｌレベルが電圧ＶLである。本実施形態において、Ｌレベルに相当する電圧ＶLは、上述したように実際には接地電位Ｇndであって電圧ゼロであり、電圧基準となっている。
本実施形態では面反転方式としているので、極性指示信号Ｐolの論理レベルは１フレーム毎に反転している。ここで、極性指示信号ＰolがＨレベルであって正極性書込が指定されている期間を、便宜的にｎフレームと呼び、極性指示信号ＰolがＬレベルであって負極性書込が指定されている期間を、便宜的に（ｎ＋１）フレームと呼ぶことにする。
なお、走査信号を一般化して説明するために、行を特定しない場合の走査信号をＧiと表記することにする。
【００４７】
また、制御回路２は、読み出している映像データＤbの列に対応するサンプリング信号を出力するように、サンプリング信号出力回路１４２に指示する。
【００４８】
図１０は、サンプリング信号出力回路１４２によって出力されるサンプリング信号Ｓa、Ｓb、Ｓ1、Ｓ2、…、Ｓ23、Ｓ24、Ｓc、Ｓd等の波形を示す図であり、ある走査信号Ｇiが、Ｈレベルとなる水平走査期間（Ｈ）にわたって、１画素分の映像データＤbが読み出される期間毎に順次遅延して排他的にＨレベルになる。
【００４９】
さて、メモリー３からは、パネル系のフレームの初めにおいて、ａ行目に位置する１行分の映像データＤbが、ａ、ｂ、１、２、…、２４、ｃ、ｄ列という順番で読み出される。ここで、ａ行目は、すべてダミー画素１１０ｂであるので、メモリー３から読み出される映像データＤbは、階調値「２５５」の白レベル、または、階調値「０」の黒レベルのいずれかである。当該フレームが、極性指定信号Ｐolによって正極性が指定されたｎフレームであった場合、映像データＤbは、Ｄ／Ａ変換回路４によって、白レベルであれば電圧Ｖw(+)のデータ信号Ｖidに変換され、黒レベルであれば電圧Ｖb(+)のデータ信号Ｖidに変換されて、信号線１４６に出力される。
【００５０】
ａ行ａ列の映像データＤbがメモリー３から読み出されると、当該映像データＤbはデータ信号Ｖidに変換されて、信号線１４６に出力される。このとき、サンプリング信号出力回路１４２は、サンプリング信号ＳaをＨレベルにして、ａ列に対応するＴＦＴ１４４をオンさせる。これにより、信号線１４６に供給されたａ行ａ列のデータ信号Ｖidは、ａ列のデータ線１１４にサンプリングされる。
以降同様にして、ａ行目であって、ｂ、１、２、…、２３、２４、ｃ、ｄ列の映像データＤbがメモリー３から読み出されてデータ信号Ｖidとして信号線１４６に出力されるのに合わせて、サンプリング信号出力回路１４２が、サンプリング信号Ｓb、Ｓ1、Ｓ2、…、Ｓ23、Ｓ24、Ｓc、Ｓdを順にＨレベルにする。これによって、各列のＴＦＴ１４４が順にオンして、ａ行ｂ列、ａ行１列、ａ行２列、…、ａ行２４列、ａ行ｃ列、ａ行ｄ列のデータ信号Ｖidがｂ、１、２、…、２３、２４、ｃ、ｄ列目のデータ線１１４に、それぞれサンプリングされる。
一方、メモリー３から、ａ行目に位置する１行分の映像データＤbが読み出されている期間において、走査線駆動回路１３０は、走査信号ＧaをＨレベルにさせて、ａ行に位置するダミー画素１１０ｂにおけるＴＦＴ１１６をオンさせる。このため、各列のデータ線１１４にサンプリングされたデータ信号Ｖidは、ａ行目のダミー画素１１０ｂにおける画素電極１１８ｂにそれぞれ印加される。
これにより、ａ行目のダミー画素１１０ｂは、図３に示されるようにメモリー３にプリセットされた階調値に応じて、白状態または黒状態になる。ただし、ａ行目は、ブラックマトリクス９４によって遮光されているので、直接視認されることはない。
【００５１】
次に、メモリー３からは、ｂ行目に位置する１行分の映像データＤbが、同様にａ、ｂ、１、２、…、２３、２４、ｃ、ｄ列という順番で読み出され、データ信号Ｖi dに変換されて、ａ、ｂ、１、２、…、２３、２４、ｃ、ｄ列目のデータ線１１４に、それぞれサンプリングされる。メモリー３から、ｂ行目の映像データＤbが読み出されている期間において、走査線駆動回路１３０は、走査信号ＧbをＨレベルにさせる。このため、各列のデータ線１１４にサンプリングされたデータ信号Ｖidは、ｂ行目のダミー画素１１０ｂにおける画素電極１１８ｂにそれぞれ印加される。
これにより、ｂ行目のダミー画素１１０ｂは、ａ行目と同様に、メモリー３にプリセットされた階調値に応じて白状態または黒状態になるが、ブラックマトリクス９４によって遮光されているので、直接視認されることはない。
【００５２】
続いて、メモリー３からは、１行目に位置する１行分の映像データＤbが、同様にａ、ｂ、１、２、…、２３、２４、ｃ、ｄ列という順番で読み出され、データ信号Ｖidに変換されて、ａ、ｂ、１、２、…、２３、２４、ｃ、ｄ列目のデータ線１１４に、それぞれサンプリングされる。
メモリー３から、１行目の映像データＤbが読み出されている期間において、走査線駆動回路１３０は、走査信号Ｇ1をＨレベルにさせる。このため、各列のデータ線１１４にサンプリングされたデータ信号Ｖidは、１行目の画素１１０における画素電極１１８にそれぞれ印加される。
ここで、１行目のうち、ａ列およびｂ列は、階調値「０」の黒レベルがプリセットされたダミー画素１１０ｂであるので、黒状態になる。
一方、１行目のうち、１列から２４列までは、表示画素１１０ａであるので、それぞれ映像データＤaで指定された階調値に対応した透過率になる。
なお、１行目のうち、ｃ列およびｄ列は、階調値「０」の黒レベルがプリセットされたダミー画素１１０ｂであるので、黒状態になる。
【００５３】
以降、２行目から１６行目まで同様な動作が繰り返される。
なお、ａ、ｂ、ｃおよびｄ列のダミー画素１１０ｂは、２行目において白状態であり、３行目において黒状態になり、以降白画素および黒画素が交互に反転して、８行目において白状態になる。ダミー画素１１０ｂは、９行目において再度、白状態になり、以降黒画素および白画素が交互に反転して、１６行目において黒状態になる。
【００５４】
次にメモリー３からは、ｃ行目に位置する１行分の映像データＤbが、同様な列の順番で読み出されて、データ信号Ｖidに変換される。ｃ行目は、すべてダミー画素１１０ｂであるので、メモリー３から読み出される映像データＤbで指定される階調値「２５５」に応じた白状態、または、階調値「０」に応じた黒状態になる。
ｄ行目についても同様である。
【００５５】
ここで、正極性書込が指定されるｎフレームにおいて、走査信号ＧiがＨレベルとなるときに、データ信号Ｖidは、例えば図１０において（ａ）、（ｂ）、（ｃ）のいずれかに示されるような波形になる。すなわち、ａ、ｂ、ｃ、ｄ行目の選択期間において、データ信号Ｖidは、図１０（ａ）に示されるように、サンプリング信号の出力にしたがって、白色に相当する電圧Ｖw(+)、または、黒色に相当する電圧Ｖb(+)になる。
また、１、３、５、７、１０、１２、１４、１６行目の選択期間において、データ信号Ｖidは、図１０（ｂ）に示される通りとなる。すなわち、ａ、ｂ、ｃおよびｄ列のダミー画素１１０ｂに対応したデータ信号Ｖidは、黒色に相当する電圧Ｖb(+)になり、１〜２４列の表示画素１１０ａに対応したデータ信号Ｖidは、図において上方向の矢印で示されるように、黒色に相当する電圧Ｖb(+)から白色に相当する電圧Ｖw(+)までの範囲であって、指定される階調値が高く（明るく）なるにつれて電圧Ｖcよりも高位側の正極性電圧になる。
一方、２、４、６、８、９、１１、１３、１５行目の選択期間において、データ信号Ｖidは、図１０（ｃ）に示される通りとなる。すなわち、ａ、ｂ、ｃおよびｄ列のダミー画素１１０ｂに対応したデータ信号Ｖidは、白色に相当する電圧Ｖb(+)になり、１〜２４列の表示画素１１０ａに対応したデータ信号Ｖidは、階調に応じた正極性電圧になる。
【００５６】
次の（ｎ＋１）フレームでは、極性指定信号ＰolがＬレベルになって書込極性が負極性に指定される以外、同様な動作となる。なお、負極性書込が指定される（ｎ＋１）フレームにおいてデータ信号Ｖidは、図１０（ｄ）、（ｅ）、（ｆ）のいずれかに示されるような波形になる。すなわち、ａ、ｂ、ｃ、ｄ行目の選択期間では、図１０（ｄ）に示されるように、データ信号Ｖidは、白色に相当する電圧Ｖw(-)、または、黒色に相当する電圧Ｖb(-)になる。
また、１、３、５、７、１０、１２、１４、１６行目の選択期間では、図１０（ｅ）に示されるように、ａ、ｂ、ｃおよびｄ列のダミー画素１１０ｂに対応したデータ信号Ｖidが黒色に相当する電圧Ｖb(-)になり、１〜２４列の表示画素１１０ａに対応したデータ信号Ｖidが、図において下方向の矢印で示されるように、黒色に相当する電圧Ｖb(-)から白色に相当する電圧Ｖw(-)までの範囲であって、指定される階調値が高く（明るく）なるにつれて、電圧Ｖcよりも低位側の負極性電圧になる。
一方、２、４、６、８、９、１１、１３、１５行目の選択期間では、図１０（ｆ）に示されるように、ａ、ｂ、ｃおよびｄ列のダミー画素１１０ｂに対応したデータ信号Ｖidが白色に相当する電圧Ｖb(-)になり、１〜２４列の表示画素１１０ａに対応したデータ信号Ｖidが階調に応じた負極性電圧になる。
【００５７】
制御回路２、メモリー３、Ｄ／Ａ変換回路４、走査線駆動回路１３０およびデータ線駆動回路１４０が表示画素１１０ａの画素電極１１８ａや、ダミー画素１１０ｂの画素電極１１８ｂに所定の電圧を印加する駆動回路として機能することになる。
【００５８】
本実施形態では、表示領域２００ａに隣り合うダミー画素１１０ｂを白画素および黒画素の交互配列にして駆動しているので、表示領域２００ａの縁端部付近においては、シミの発生パターン（図１７（ｂ）参照）になるのが回避されている。このため、本実施形態によれば、表示領域２００ａの縁端部付近でのシミの発生を抑えることできる。
【００５９】
特に、本実施形態では、周辺領域２００ｂの角部分２０１の４箇所において、それぞれ２×２の計４つのダミー画素１１０ｂを白画素としている。このため、表示領域２００ａの四隅において滞留する傾向があった不純物を、角部分２０１において白画素としたダミー画素１１０ｂへと追いやるとともに、当該不純物が表示領域２００ａに戻りにくくなっている。
また、表示領域２００ａに隣り合う第１周のダミー画素１１０ｂを白画素および黒画素の交互配列するとともに、第１周に対して縦または横方向に隣り合う第２周のダミー画素１１０ｂについても、隣り合う第１周のダミー画素と同色にしている。このため、周辺領域２００ｂにおける白画素および黒画素は、表示領域２００ａからみて、外側に向かって放射状に拡がっているので、表示領域２００ａの縁端部においても、白画素によって不純物が黒画素との境界に沿って外側に移動するとともに、戻りにくくなっている。
したがって、このような駆動が、ある程度の時間にわたって継続したとき、表示領域２００ａに内在していた不純物が周辺領域２００ｂへと追いやられることになる。このため、表示領域２００ａにおいてシミの発生パターンになっても、滞留する不純物が減少しているので、シミとして視認されるのを抑えることが可能になる。
【００６０】
なお、本実施形態では、表示領域２００ａに隣り合うダミー画素１１０ｂが白画素および黒画素の交互配列になるが、表示画像の縁端部は、人為的でない限り、黒画素および白画素の交互配列になることはほとんどないと考えられる。このため、表示領域２００ａと周辺領域２００ｂとの境界において、横電界が発生する箇所が連続しにくいで、ドメインの発生による表示品位の低下が目立ってしまう、という状況は避けられる。
【００６１】
本発明は、上述した実施形態に限られず、次のような応用・変形が可能である。
例えば、実施形態では、ダミー画素１１０ｂに対して、白画素と黒画素とを固定的に配列させたが、時間によって切り換える構成としても良い。
なお、ダミー画素１１０ｂに対して白画素と黒画素とを切り換える構成とする場合、単純には適用できない場合がある。例えば、図６に示した配列において、周辺領域２００ｂの角部分２０１を除いて、白画素と黒画素とを入れ換えると、図１１に示されるような配列になり、二個の黒画素が縦または横の中心線を挟んで配列してしまう。このとき、例えば表示領域の１４行１２行列の表示画素１１０ａが白色であり、右隣の１４行１１列の表示画素１１０ａが黒色であると、１４行１２行列の表示画素１１０ａにおいてシミが発生してしまうのは上述した通りである。
したがって、この場合には、図１２に示す配列と図１３に示す配列とを交互に切り換える構成とすれば良い。詳細には、図１２に示される配列を正極性と負極性とでそれぞれ駆動した後、図１３に示される配列を同様に正極性と負極性とでそれぞれ駆動すれば良い。
このようにダミー画素１１０ｂに対して白画素と黒画素とを切り換える構成にすれば、白と黒とが時間的および空間的に交互に配列するので、交互配列の状態が視認されにくくなるほか、さらに表示領域２００ａの縁端部で横電界が発生する箇所が連続しにくくなるとも考えられる。
【００６２】
また、実施形態においてダミー画素１１０ｂについては、階調値「２５５」に対応する白色電圧を画素電極１１８ｂに印加して液晶素子１２０の透過率を最大に、または、階調値「０」に対応する黒色電圧を画素電極１１８ｂに印加して、液晶素子１２０の透過率を最低としたが、本発明は、これに限られない。
ここで、第１周のダミー画素１１０ｂを、白色と黒色との交互に配列させる最大の理由は、表示領域における表示画素との間で図１７（ｂ）に示した発生パターンになるのを回避するためである。
このとき、白画素に求められる機能は、配向膜近傍で不純物を移動させる流動を発生させることにあり、また、黒画素に求められる機能は、主に白画素で防げない漏れ光を防ぐこと、白画素で移動させられた不純物を阻止する堰になって、表示領域２００ａの外側に導くこと、および、表示領域２００ａの縁端部で表示画素１１０ａが黒色で連続しても、不純物を移動させる白色のダミー画素１１０ｂを不連続にして横電界の影響を離散的にさせることにある。
【００６３】
したがって、このような機能が確保されれば、必ずしも透過率最大または透過率最小とさせる必要はない。
そこでまず、ダミー画素１１０ｂにおいて白画素の機能を実行させることについて検討する。ノーマリーブラックモードであれば、図１４に示されるように、相対透過率ａ（０≦ａ≦１００）が９０％以上となるような電圧が液晶素子１２０に印加・保持されて交流駆動されれば、液晶分子が十分に揺動し、これによって不純物を移動させるような流動を発生させることが期待できる。ここで、相対透過率が９０％であるときに液晶素子１２０に保持される電圧実効値をＶth1とする。このとき、ダミー画素１１０ｂにおいて白色に相当する機能を実行させるためには、液晶素子１２０に保持される電圧実効値がＶth1以上となるような電圧（白色電圧）を、当該ダミー画素１１０ｂの画素電極１１８ｂに正極性および負極性でそれぞれ印加すれば良いことになる。
次に、ダミー画素１１０ｂにおいて黒画素の機能を実行させることについて検討する。白画素で移動させられた不純物を阻止する堰とさせる機能だけを考えれば、図１６（ａ）、図１６（ｂ）および図１６（ｃ）での考察から、液晶素子１２０に保持される電圧実効値をＶgrとして、灰色とすることでも実現できる。また、ダミー画素１１０ｂを灰色にすれば、横電界の影響を離散的にさせることもできると考えられる。
しかしながら、ダミー画素１１０ｂにおける黒画素で重要なのは、白画素では防げない漏れ光を防ぐ機能にある。このため、図１４に示されるように、相対透過率が１０％以下となるような電圧が液晶素子１２０に印加・保持されて交流駆動されれば、漏れ光を防ぐことができると考えられる。ここで、相対透過率が１０％であるときに液晶素子１２０に保持される電圧実効値をＶth2とする。このとき、ダミー画素１１０ｂにおいて黒色に相当する機能を実行させるためには、液晶素子１２０に保持される電圧実効値がＶth2以下となるような電圧（黒色電圧）を、当該ダミー画素１１０ｂの画素電極１１８ｂに正極性および負極性でそれぞれ印加すれば良いことになる。
【００６４】
また、液晶素子１２０は、透過型に限られず、反射型であっても良い。さらに、液晶素子１２０は、ノーマリーブラックモードに限られず、電圧無印加時において液晶素子１２０が白状態となるノーマリーホワイトモードとしても良い。
なお、ノーマリーホワイトモードでは、黒画素において不純物の移動が発生し、白画素において不純物を堰き止めることになるので、角部分２０１を黒画素にして、同様に周辺領域２００ｂを白画素および黒画素の交互配列にすれば良い。
【００６５】
＜電子機器＞
次に、上述した実施形態に係る電気光学装置１を適用した電子機器の一例として、プロジェクターを例にとって説明する。図１９は、このプロジェクターの構成を示す平面図である。
この図に示されるように、プロジェクター２１００の内部には、ハロゲンランプ等の白色光源からなるランプユニット２１０２が設けられている。このランプユニット２１０２から射出された投射光は、内部に配置された３枚のミラー２１０６および２枚のダイクロイックミラー２１０８によってＲ（赤）色、Ｇ（緑）色、Ｂ（青）色の３原色に分離されて、各原色に対応するライトバルブ１００Ｒ、１００Ｇおよび１００Ｂにそれぞれ導かれる。なお、Ｂ色の光は、他のＲ色やＧ色と比較すると、光路が長いので、その損失を防ぐために、入射レンズ２１２２、リレーレンズ２１２３および出射レンズ２１２４からなるリレーレンズ系２１２１を介して導かれる。
【００６６】
このプロジェクター２１００では、実施形態に係る電気光学装置が、Ｒ色、Ｇ色、Ｂ色のそれぞれに対応して３組設けられる。そして、Ｒ色、Ｇ色、Ｂ色のそれぞれに対応する映像データがそれぞれ上位回路から供給されて、各色に対応するデータ信号Ｖidに変換される構成となっている。ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂの構成は、上述した液晶パネル１００と同様であり、Ｒ色、Ｇ色、Ｂ色のそれぞれに対応するデータ信号に応じて駆動される。
ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ変調された光は、ダイクロイックプリズム２１１２に３方向から入射する。そして、このダイクロイックプリズム２１１２において、Ｒ色およびＢ色の光は９０度に屈折する一方、Ｇ色の光は直進する。したがって、各色の画像が合成された後、スクリーン２１２０には、投射レンズ２１１４によってカラー画像が投射されることとなる。
【００６７】
なお、ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂには、ダイクロイックミラー２１０８によって、Ｒ色、Ｇ色、Ｂ色のそれぞれに対応する光が入射するので、カラーフィルターを設ける必要はない。また、ライトバルブ１００Ｒ、１００Ｂの透過像は、ダイクロイックプリズム２１１２により反射した後に投射されるのに対し、ライトバルブ１００Ｇの透過像はそのまま投射されるので、ライトバルブ１００Ｒ、１００Ｂによる水平走査方向は、ライトバルブ１００Ｇによる水平走査方向と逆向きにして、左右を反転させた像を表示する構成となっている。
【００６８】
なお、電子機器としては、図１９を参照して説明したプロジェクターの他、電子ビューファインダーや、リヤ・プロジェクション型のテレビジョン、ヘッドマウントディスプレイなどが挙げられる。
【符号の説明】
【００６９】
１…電気光学装置、２…制御回路、３…メモリー、９４…ブラックマトリクス、１００…液晶パネル、１０１…素子基板、１０２…対向基板、１０５…液晶、１０８…コモン電極、１１０…画素、１１０ａ…表示画素、１１０ｂ…ダミー画素、１１６…ＴＦＴ、１１８、１１８ａ、１１８ｂ…画素電極、１２０…液晶素子、１３０…走査線駆動回路、１４０…データ線駆動回路、２００…仮想線、２００ａ…表示領域、２００ｂ…周辺領域、２１００…プロジェクター
【特許請求の範囲】
【請求項１】
表示領域と当該表示領域を囲むように配置された遮光領域とを有する素子基板と、
前記素子基板に対向して配置される対向基板と、
前記素子基板と前記対向基板との間隙に挟持される液晶と、
前記表示領域に対応して設けられた画素と前記遮光領域に対応して設けられた画素とを駆動する駆動回路と、
前記遮光領域と平面視で重畳する位置に設けられる遮光部と
を具備し、
前記素子基板は、
前記表示領域の画素に対応して設けられる第１画素電極と、
前記遮光領域の画素に対応して設けられる第２画素電極と、
を有し、
前記対向基板は、
所定の電圧が印加されるコモン電極を有し、
前記駆動回路は、
前記第１画素電極に対し、表示画像に応じた電圧を印加し、
前記第２画素電極のうち、前記第１画素電極に隣り合う画素電極に対し、前記表示領域の周縁に沿った方向でみて１画素おきに白色電圧および黒色電圧を交互に印加する
ことを特徴とする電気光学装置。
【請求項２】
前記白色電圧および黒色電圧は、相対透過率が１０％以下および９０％以上となるような電圧であること
ことを特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記駆動回路は、
前記第２画素電極のうち、前記遮光領域の角部分に対応して設けられた画素電極に対し、前記白色電圧および前記黒色電圧のうち前記液晶に印加される電圧実効値が高い方の電圧を印加する
ことを特徴とする請求項１または２に記載の電気光学装置。
【請求項４】
前記駆動回路は、
前記第２画素電極のうち、前記第１画素電極に隣り合う画素電極に印加する電圧を、前記白色電圧と前記黒色電圧とで所定の時間間隔毎に交互に入れ換える
ことを特徴とする請求項２または３に記載の電気光学装置。
【請求項５】
前記駆動回路は、
前記白色電圧または黒色電圧に印加される第２画素電極を、前記表示領域からみて、外側に向かって放射状に揃える
ことを特徴とする請求項１乃至４にいずれかに記載の電気光学装置。
【請求項６】
前記液晶は、ノーマリーブラックモードである
ことを特徴とする請求項１乃至５のいずれかに記載の電気光学装置。
【請求項７】
表示領域と当該表示領域を囲む領域とを有する素子基板と、
前記素子基板に対向して配置される対向基板と、
前記素子基板と前記対向基板との間隙に挟持される液晶と、
遮光領域の画素と平面視で重畳する位置に設けられる遮光部と、
を備え、
前記素子基板は、
前記表示領域の画素に対応して設けられる第１画素電極と、
前記遮光領域の画素に対応して設けられる第２画素電極と、
を有し、
前記対向基板は、
所定の電圧が印加されるコモン電極を有し、
前記表示領域および前記遮光領域のそれぞれに対応して設けられた複数の画素を駆動する電気光学装置の駆動方法であって、
前記第１画素電極に対し、表示画像に応じた電圧を印加し、
前記第２画素電極のうち、前記第１画素電極に隣り合う画素電極に対し、前記表示領域の周縁に沿った方向でみて１画素おきに白色電圧および黒色電圧を交互に印加する
ことを特徴とする電気光学装置の駆動方法。
【請求項８】
請求項１乃至６のいずれかに記載の電気光学装置を有する
ことを特徴とする電子機器。
【請求項１】
表示領域と当該表示領域を囲むように配置された遮光領域とを有する素子基板と、
前記素子基板に対向して配置される対向基板と、
前記素子基板と前記対向基板との間隙に挟持される液晶と、
前記表示領域に対応して設けられた画素と前記遮光領域に対応して設けられた画素とを駆動する駆動回路と、
前記遮光領域と平面視で重畳する位置に設けられる遮光部と
を具備し、
前記素子基板は、
前記表示領域の画素に対応して設けられる第１画素電極と、
前記遮光領域の画素に対応して設けられる第２画素電極と、
を有し、
前記対向基板は、
所定の電圧が印加されるコモン電極を有し、
前記駆動回路は、
前記第１画素電極に対し、表示画像に応じた電圧を印加し、
前記第２画素電極のうち、前記第１画素電極に隣り合う画素電極に対し、前記表示領域の周縁に沿った方向でみて１画素おきに白色電圧および黒色電圧を交互に印加する
ことを特徴とする電気光学装置。
【請求項２】
前記白色電圧および黒色電圧は、相対透過率が１０％以下および９０％以上となるような電圧であること
ことを特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記駆動回路は、
前記第２画素電極のうち、前記遮光領域の角部分に対応して設けられた画素電極に対し、前記白色電圧および前記黒色電圧のうち前記液晶に印加される電圧実効値が高い方の電圧を印加する
ことを特徴とする請求項１または２に記載の電気光学装置。
【請求項４】
前記駆動回路は、
前記第２画素電極のうち、前記第１画素電極に隣り合う画素電極に印加する電圧を、前記白色電圧と前記黒色電圧とで所定の時間間隔毎に交互に入れ換える
ことを特徴とする請求項２または３に記載の電気光学装置。
【請求項５】
前記駆動回路は、
前記白色電圧または黒色電圧に印加される第２画素電極を、前記表示領域からみて、外側に向かって放射状に揃える
ことを特徴とする請求項１乃至４にいずれかに記載の電気光学装置。
【請求項６】
前記液晶は、ノーマリーブラックモードである
ことを特徴とする請求項１乃至５のいずれかに記載の電気光学装置。
【請求項７】
表示領域と当該表示領域を囲む領域とを有する素子基板と、
前記素子基板に対向して配置される対向基板と、
前記素子基板と前記対向基板との間隙に挟持される液晶と、
遮光領域の画素と平面視で重畳する位置に設けられる遮光部と、
を備え、
前記素子基板は、
前記表示領域の画素に対応して設けられる第１画素電極と、
前記遮光領域の画素に対応して設けられる第２画素電極と、
を有し、
前記対向基板は、
所定の電圧が印加されるコモン電極を有し、
前記表示領域および前記遮光領域のそれぞれに対応して設けられた複数の画素を駆動する電気光学装置の駆動方法であって、
前記第１画素電極に対し、表示画像に応じた電圧を印加し、
前記第２画素電極のうち、前記第１画素電極に隣り合う画素電極に対し、前記表示領域の周縁に沿った方向でみて１画素おきに白色電圧および黒色電圧を交互に印加する
ことを特徴とする電気光学装置の駆動方法。
【請求項８】
請求項１乃至６のいずれかに記載の電気光学装置を有する
ことを特徴とする電子機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１８】
【図１９】
【図１５】
【図１６】
【図１７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１８】
【図１９】
【図１５】
【図１６】
【図１７】
【公開番号】特開２０１２−１７３４８９（Ｐ２０１２−１７３４８９Ａ）
【公開日】平成２４年９月１０日（２０１２．９．１０）
【国際特許分類】
【出願番号】特願２０１１−３４９０４（Ｐ２０１１−３４９０４）
【出願日】平成２３年２月２１日（２０１１．２．２１）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成２４年９月１０日（２０１２．９．１０）
【国際特許分類】
【出願日】平成２３年２月２１日（２０１１．２．２１）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]