電源システム
【課題】異なる種類の電池に対応しながら、電源生成の効率を低下させることなく、安定した電源電圧を供給する。
【解決手段】インバータ２８，２９がロー出力時に、トランジスタ３１がＯＮ、トランジスタ３２がＯＦＦとなり、トランジスタ１７をＯＦＦする。その際、コンデンサ３４が基準電圧発生部２５と基準電圧調整器３５との差電圧を充電する。インバータ２８，２９がハイ出力時にトランジスタ３１がＯＦＦ、トランジスタ３２がＯＮとなる。インバータ３０がロー出力となり、コンデンサ３４は、ダイオード３５ａにより放電できずトランジスタ３３のゲートが負電位となり、トランジスタ３３もＯＮし、トランジスタ１７をＯＮする。トランジスタ３３のドレインは出力端子ＯＵＴ７から十分な負電圧が印加される。よって、入力電源部１１以上の電圧をトランジスタ１７のゲートに印加することができる。
【解決手段】インバータ２８，２９がロー出力時に、トランジスタ３１がＯＮ、トランジスタ３２がＯＦＦとなり、トランジスタ１７をＯＦＦする。その際、コンデンサ３４が基準電圧発生部２５と基準電圧調整器３５との差電圧を充電する。インバータ２８，２９がハイ出力時にトランジスタ３１がＯＦＦ、トランジスタ３２がＯＮとなる。インバータ３０がロー出力となり、コンデンサ３４は、ダイオード３５ａにより放電できずトランジスタ３３のゲートが負電位となり、トランジスタ３３もＯＮし、トランジスタ１７をＯＮする。トランジスタ３３のドレインは出力端子ＯＵＴ７から十分な負電圧が印加される。よって、入力電源部１１以上の電圧をトランジスタ１７のゲートに印加することができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源システムの電圧安定化技術に関し、特に、異なる電池に対応しながら電源生成の効率を低下させることなく安定した電源電圧を供給するに有効な技術に関する。
【背景技術】
【０００２】
デジタルカメラなどの電子機器には、安定化直流電源などとして、複数のＤＣ−ＤＣコンバータなどからなる電源システムが広く用いられている。電源システムは、Ｌｉ−ＩＯＮ（リチウムイオン）電池や２ＡＡ電池などの入力電源から、レンズ駆動用モータなどに供給する５Ｖ程度の電源、アナログ信号処理用回路やメモリカードなどに供給する３．３Ｖ程度の電源、コア電源に供給する１．８Ｖ／１．２Ｖ程度の電源、メモリなどに供給する２．５Ｖ／１．８Ｖ程度の電源、および撮像素子であるＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）などに供給する１５Ｖ程度、−７．５Ｖ程度の電源などを生成する。
【０００３】
一般的に、入力電源として２ＡＡ電池（たとえば、電圧範囲として１．８Ｖ程度〜３．６Ｖ程度）が用いられる場合、３．３Ｖ程度の電源を生成するには、昇圧型ＤＣ−ＤＣコンバータが用いられ、入力電源としてＬｉ−ＩＯＮ電池（たとえば、電圧範囲として２．２Ｖ程度〜４．５Ｖ程度）が用いられる場合には、昇圧型ＤＣ−ＤＣコンバータが用いるか、または昇圧型ＤＣ−ＤＣコンバータから出力される５Ｖ程度の電源電圧を入力する降圧型ＤＣ−ＤＣコンバータから用いられている。
【０００４】
入力電源として２ＡＡ電池が用いられる場合、目標出力電圧となる３．３Ｖ程度を安定して出力するために、昇圧型ＤＣ−ＤＣコンバータの出力電圧を３．３Ｖよりも高く設定し、ＬＤＯ（Ｌｏｗ Ｄｒｏｐ Ｏｕｔｐｕｔ）などのリニアシリーズレギュレータを介することによって安定した電圧を得ている。
【０００５】
また、２ＡＡ電池が用いられる場合、１．８Ｖ／１．２Ｖ程度の電源を生成する降圧型ＤＣ−ＤＣコンバータ、および２．５Ｖ／１．８Ｖ程度の電源を生成する降圧型ＤＣ−ＤＣコンバータは、該ＤＣ−ＤＣコンバータの出力電圧よりも高い、たとえば、５Ｖ程度の電源を生成する昇圧型ＤＣ−ＤＣコンバータの出力電圧を入力電源として該電源を生成している。
【０００６】
また、反転型ＤＣ−ＤＣコンバータにおいても、該反転型ＤＣ−ＤＣコンバータの入力端子に接続されている出力段のＰチャネルＭＯＳ−ＦＥＴのゲート−ソース間に十分な電圧が印加されずにＯＮ抵抗が悪化し、最大出力電流能力の低下と電源の生成効率が低下することを防止するために、たとえば、５．０Ｖ程度の電源電圧を生成する昇圧型ＤＣ−ＤＣコンバータから出力される電源電圧を用いて電源電圧を生成している。
【０００７】
さらに、この種の電源システムとしては、たとえば、反転型スイッチングレギュレータの制御用ＩＣに含まれる発振回路を正電源入力端子と接地間とに印加される電圧によって駆動する回路構成とすることによって、該発振回路の消費電流を低減するものが知られている（たとえば、特許文献１参照）。
【特許文献１】特開平０５−１９１９６８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ところが、上記のような電源システムでは、次のような問題点があることが本発明者により見い出された。
【０００９】
すなわち、降圧型ＤＣ−ＤＣコンバータが、昇圧型ＤＣ−ＤＣコンバータの出力電圧を用いて電源電圧を生成する場合、昇圧型ＤＣ−ＤＣコンバータにおける損失が増加してしまうことになり、電源システム全体の効率が悪化してしまうという問題がある。
【００１０】
また、反転型ＤＣ−ＤＣコンバータが、昇圧型ＤＣ−ＤＣコンバータの出力電圧を用いて電源電圧を生成する構成では、電池の電圧範囲において、昇圧型ＤＣ−ＤＣコンバータの出力電圧が一定電圧で出力されるために反転型ＤＣ−ＤＣコンバータの最大出力電流の悪化はしないが、効率においては、上記と同様に昇圧型ＤＣ−ＤＣコンバータを介して反転型ＤＣ−ＤＣコンバータの出力電圧を得ることになるので損失が増加し、この場合においても、電源システム全体の効率が低下してしまうという問題がある。
【００１１】
さらに、特許文献１の技術では、発振回路の消費電流を低減させることは可能となるが、制御用ＩＣ内の誤差増幅、基準電圧回路、およびＮＡＮＤ回路などの消費電流は従来どおり比較的大きく、この部分の消費電流低減にはならず、構成回路には比較的高い耐圧を持つ素子を選択することを迫られるためにコストアップの要因となってしまう恐れがある。
【００１２】
本発明の目的は、異なる種類の電池に対応しながら、電源生成の効率を低下させることなく、安定した電源電圧を供給することのできる電源生成技術を提供することにある。
【００１３】
本発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１４】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１５】
本発明は、直流の電源電圧を昇圧／降圧し、任意の直流電圧に変換する昇降圧型ＤＣ−ＤＣコンバータと、直流電圧を安定化させる少なくとも１つのリニアレギュレータと、直流の電源電圧を反転し、任意の直流負電圧に変換する反転型ＤＣ−ＤＣコンバータと、直流の電源電圧を降圧し、任意の直流電圧に変換する降圧型ＤＣ−ＤＣコンバータとを備え、該リニアレギュレータは、昇降圧型ＤＣ−ＤＣコンバータによって変換された電源電圧によって出力電圧を生成するものである。
【００１６】
また、本発明は、直流の電源電圧を昇圧／降圧し、任意の直流電圧に変換する昇降圧型ＤＣ−ＤＣコンバータと、直流電圧を安定化させる少なくとも１つのリニアレギュレータとを備え、該リニアレギュレータは、昇降圧型ＤＣ−ＤＣコンバータによって変換された電源電圧によって出力電圧を生成するものである。
【００１７】
また、本願のその他の発明の概要を簡単に示す。
【００１８】
本発明は、前記昇降圧型ＤＣ−ＤＣコンバータが、昇降圧動作を行う２組のＰＷＭ信号を有し、該ＰＷＭ信号に基づいて、それぞれのスイッチングを行う第１および第２のドライバ部を有し、出力電圧の制御を行う電圧制御部と、該電圧制御部から出力される電流制御指示信号に基づいて、ドライバ部に駆動信号としてＰＷＭ信号を出力する電流制御部とを備え、それら２組のＰＷＭ信号は、電圧制御部によって出力電圧と基準電圧との電位差を誤差積分し、その誤差積分の結果としての電流制御指示を出力し、電流制御部は同電流制御指示とインダクタ電流の平均値との誤差に基づいて生成される第１のＰＷＭ信号と、入力電圧と出力電圧の差電圧に基づいて生成される第２のＰＷＭ信号よりなるものである。
【００１９】
また、本発明は、前記電圧制御部が、ＤＣ−ＤＣコンバータから出力される出力電圧を検出するフィードバック回路と、インダクタ電流の平均値を検出する平均電流検出部と、前記基準電圧とフィードバック回路が検出した出力電圧の電位差とを誤差積分し、駆動電流指示信号として出力する駆動電流指示部と、平均電流検出部から出力された平均値と駆動電流指示部から出力された駆動電流指示信号との誤差信号を出力する比例制御型の電流制御アンプと、該電流制御アンプから出力される誤差信号と三角波とを比較し、その比較結果を第１のＰＷＭ信号として第１のドライバ部に出力する第１の比較部と、入力電圧と出力電圧との差に逆比例する信号と三角波とを比較し、その比較結果を第２のＰＷＭ信号として第２のドライバ部に出力する第２の比較部とを備え、第１のＰＷＭ信号に基づく第１のドライバ部出力と第２のＰＷＭ信号に基づく第２のドライバ部出力において、両出力のハイ電圧期間の中心時刻とロー電圧期間の中心時刻が常に一致するように制御されるものである。
【００２０】
さらに、本発明は、前記反転型ＤＣ−ＤＣコンバータが、出力端子と入力端子との間に接続される第１のスイッチング用トランジスタと、該出力端子から出力される出力電圧を安定化させる負帰還制御信号に基づいて、第１のスイッチング用トランジスタを駆動させるトランジスタ駆動回路とを備え、該トランジスタ駆動回路は、出力端子から出力される出力電圧から、第１のスイッチング用トランジスタを駆動するゲート電圧を生成するものである。
【００２１】
また、本発明は、前記トランジスタ駆動回路が、入力された負帰還制御信号をレベルシフトする第１のレベルシフトと、一方の接続部が入力端子に接続され、第１のスイッチング用トランジスタのゲート電圧をＨｉ電圧に駆動する第１のトランジスタと、入力部が、第１のレベルシフトの出力部に接続され、出力部が第１のトランジスタのゲートに接続され、第１のトランジスタを駆動する第１のインバータと、負帰還制御信号をレベルシフトする第２のレベルシフトと、一方の接続部が、第１のトランジスタの他方の接続部に接続され、第１のスイッチング用トランジスタのゲート電圧をＬｏ電圧に駆動する第２のトランジスタと、入力部が、第２のレベルシフトの出力部に接続され、出力部が第３のトランジスタのゲートに接続され、第２のトランジスタを駆動する第２のインバータと、一方の接続部が第２のトランジスタとカスコード接続され、他方の接続部が、出力端子に接続された第３のトランジスタと、第２のインバータから出力される信号に基づいて、第３のトランジスタを駆動する駆動信号を出力する第３のインバータと、一方の接続部が、第３のインバータの出力部に接続され、他方の接続部が、第３のトランジスタのゲートに接続される第１のコンデンサと、出力部に、第１のコンデンサの他方の接続部が接続された任意の電圧を発生する電圧調整器とを備え、第１のコンデンサは、電圧調整器が調整する電圧と基準電圧との差電圧を充電し、第３のインバータは、第３のトランジスタのゲートに第１のコンデンサに充電された電圧を与えるものである。
【００２２】
さらに、本発明は、前記電圧調整器が、アノードが、第１のコンデンサの他方の接続部に接続されたダイオードと、出力部にダイオードのカソードが接続され、基準電圧を生成する電圧生成部とよりなるものである。
【００２３】
また、本発明は、前記電圧調整器が、アノードが、第１のコンデンサの他方の接続部に接続されたダイオードと、一方の接続部が、ダイオードのカソードが接続され、他方の接続部が、基準電位に接続された抵抗とよりなるものである。
【００２４】
さらに、本発明は、前記降圧型ＤＣ−ＤＣコンバータが、出力端子と入力端子との間に接続されるハイサイドスイッチ側の第２のスイッチング用トランジスタと、出力端子と基準電位との間に接続されるローサイドスイッチ側の第３のスイッチング用トランジスタと、出力端子から出力される出力電圧を安定化させる負帰還制御信号に基づいて、第２のスイッチング用トランジスタを駆動させるトランジスタ駆動回路とを備え、トランジスタ駆動回路は、出力端子から出力される出力電圧から、第２のスイッチング用トランジスタを駆動するゲート電圧を生成するものである。
【００２５】
また、本発明は、前記トランジスタ駆動回路が、入力された負帰還制御信号をレベルシフトする第１のレベルシフトと、一方の接続部が入力端子に接続され、第１のスイッチング用トランジスタのゲート電圧をＨｉ電圧に駆動する第１のトランジスタと、入力部が、第１のレベルシフトの出力部に接続され、出力部が第１のトランジスタのゲートに接続され、第１のトランジスタを駆動する第１のインバータと、負帰還制御信号をレベルシフトする第２のレベルシフトと、一方の接続部が、第１のトランジスタの他方の接続部に接続され、第１のスイッチング用トランジスタのゲート電圧をＬｏ電圧に駆動する第２のトランジスタと、入力部が、第２のレベルシフトの出力部に接続され、出力部が第３のトランジスタのゲートに接続され、第２のトランジスタを駆動する第２のインバータと、該第２のインバータから出力される信号に基づいて、駆動信号を出力する第３のインバータと、一方の接続部が、第３のインバータの出力部に接続され、他方の接続部が、第２のトランジスタの他方の接続部に接続される第２のコンデンサと、出力部に、第２のコンデンサの他方の接続部が接続された任意の電圧を発生する電圧調整器とを備え、第３のインバータから出力される駆動信号に基づいて、第２のコンデンサが電圧調整器が調整する電圧と基準電圧との差電圧を充電するものである。
【発明の効果】
【００２６】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００２７】
（１）昇降圧型ＤＣ−ＤＣコンバータが生成した電圧をリニアレギュレータを介して電源供給することにより、電力変換効率を落とすことなく、ノイズの分離を安易に行うことができる。
【００２８】
（２）また、反転型ＤＣ−ＤＣコンバータ、および降圧型ＤＣ−ＤＣコンバータ内のハイサイド側のスイッチング用トランジスタのオン抵抗を入力端子の電源電圧に係わらずに充分な値を確保できるため、最大出力電流の低下を防止するとともに、電源変換効率を向上させることにより、電池寿命を延ばすことができる。
【００２９】
（３）上記（１）、（２）により、信頼性が高く、高性能で、かつ低コストの電源システムを構成することができる。
【発明を実施するための最良の形態】
【００３０】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００３１】
（実施の形態１）
図１は、本発明の実施の形態１による電源システムの構成例を示すブロック図、図２は、図１の電源システムに設けられた反転型ＤＣ−ＤＣコンバータの構成例を示す回路図、図３は、図２の反転型ＤＣ−ＤＣコンバータにおける各部信号のタイミングチャートである。
【００３２】
本実施の形態１において、電源システム１は、たとえば、デジタルカメラなどの電子機器に用いられる。電源システム１は、図１に示すように、昇圧型ＤＣ−ＤＣコンバータ２〜４、昇降圧型ＤＣ−ＤＣコンバータ５、降圧型ＤＣ−ＤＣコンバータ６，７、反転型ＤＣ−ＤＣコンバータ８、およびＬＤＯ９，１０から構成されており、これらは、たとえば、電源用ＩＣなどからなる。
【００３３】
これら昇圧型ＤＣ−ＤＣコンバータ２〜４、昇降圧型ＤＣ−ＤＣコンバータ５、降圧型ＤＣ−ＤＣコンバータ６，７、ならびに反転型ＤＣ−ＤＣコンバータ８の入力部には、入力端子ＩＮ１〜ＩＮ７を介して入力電源部１１がそれぞれ接続されている。
【００３４】
この入力電源部１１は、電子機器のバッテリなどであり、たとえば、Ｌｉ−ＩＯＮ（リチウムイオン）電池や乾電池などである。昇圧型ＤＣ−ＤＣコンバータ２は、入力電源部１１から供給された電源電圧を昇圧し、たとえば、デジタルカメラのレンズを駆動するモータなどの電源（たとえば、５Ｖ程度）として供給する。
【００３５】
昇圧型ＤＣ−ＤＣコンバータ３は、入力電源部１１から供給された電源電圧を昇圧する。昇圧型ＤＣ−ＤＣコンバータ３が昇圧した電源は、出力端子ＯＵＴ２を介してデジタルカメラの撮像素子となるＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）などの電源（たとえば、１５Ｖ程度）として供給される。
【００３６】
昇圧型ＤＣ−ＤＣコンバータ４は、入力電源部１１から供給された電源電圧を昇圧し、デジタルカメラに設けられたＬＣＤ（Ｌｉｑｉｕｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）のバックライト用ＬＥＤ駆動などの電源として出力端子ＯＵＴ３を介して供給する。
【００３７】
昇降圧型ＤＣ−ＤＣコンバータ５は、入力電源部１１から供給された電源電圧を昇圧／降圧し、リニアシリーズレギュレータであるＬＤＯ９，１０の入力電源として出力端子ＯＵＴ４ｃから供給する。ＬＤＯ９は、昇降圧型ＤＣ−ＤＣコンバータ５が生成した電源電圧から、デジタルカメラの画像処理部におけるアナログ回路系などの電源（たとえば、３．３Ｖ）として出力端子ＯＵＴ４を介して供給する。
【００３８】
ＬＤＯ１０は、昇降圧型ＤＣ−ＤＣコンバータ５が生成した電源電圧から、メモリカードなどの電源（たとえば、３．３Ｖ）として出力端子ＯＵＴ４ａを介して供給する。これらＬＤＯ９，１０によってアナログ系電源とデジタル系電源とを独立に供給することにより、デジタル系からアナログ系へのノイズ干渉を低減している。
【００３９】
降圧型ＤＣ−ＤＣコンバータ６は、入力電源部１１から供給された電源電圧を降圧し、デジタルカメラに設けられたＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）などのメモリの電源（たとえば、１．８Ｖ程度）として出力端子ＯＵＴ５を介して供給する。
【００４０】
降圧型ＤＣ−ＤＣコンバータ７は、入力電源部１１から供給された電源電圧を降圧し、デジタルカメラに設けられた画像処理系の半導体集積回路装置のコア電源（たとえば、１．２Ｖ程度）として出力端子ＯＵＴ６を介して供給する。
【００４１】
反転型ＤＣ−ＤＣコンバータ８は、入力電源部１１から供給された電源電圧を負の電源電圧に生成し、前述した撮像素子であるＣＣＤのバイアス電圧（たとえば、−６Ｖ程度）として出力端子ＯＵＴ７を介して供給する。
【００４２】
図２は、電源システム１に設けられた反転型ＤＣ−ＤＣコンバータ８の構成例を示す回路図である。
【００４３】
反転型ＤＣ−ＤＣコンバータ８は、図示するように、誤差増幅器１２、位相補償器１３、ＰＷＭコンパレータ１４、発振回路１５、トランジスタ駆動回路１６、ＰチャネルＭＯＳＦＥＴからなるトランジスタ１７、インダクタ１８、ダイオード１９、抵抗２０，２１、コンデンサ２２、および基準電圧発生部２３〜２５から構成されている。
【００４４】
誤差増幅器１２の正（＋）側入力端子には、基準電圧発生部２４が生成した基準電圧が供給されるように接続されており、該誤差増幅器１２の出力部には、位相補償器１３、およびＰＷＭコンパレータ１４の正（＋）側入力端子がそれぞれ接続されている。
【００４５】
ＰＷＭコンパレータ１４の負（−）側入力端子には、発振回路１５から出力される三角波形が入力されるように接続されている。このＰＷＭコンパレータ１４の出力部には、トランジスタ駆動回路１６が接続されている。
【００４６】
トランジスタ駆動回路１６は、レベルシフト２６，２７、インバータ２８〜３０、トランジスタ３１〜３３、第１のコンデンサとなるコンデンサ３４、および電圧生成部となる基準電圧調整器３５から構成されている。トランジスタ３１，３３は、たとえば、ＰチャネルＭＯＳＦＥＴからなり、トランジスタ３２は、たとえば、ＮチャネルＭＯＳＦＥＴからなる。
【００４７】
ＰＷＭコンパレータ１４の出力部には、レベルシフト２６，２７の入力部がそれぞれ接続されている。第１のレベルシフトであるレベルシフト２６の出力部には、第１のインバータであるインバータ２８の入力部が接続されており、第２のレベルシフトであるレベルシフト２７の出力部には、第２のインバータであるインバータ２９の入力部が接続されている。インバータ２８の出力部には、第１のトランジスタであるトランジスタ３１のゲートが接続されている。
【００４８】
トランジスタ３１の一方の接続部、およびインバータ２８の電源端子には、入力端子ＩＮ７を介して入力電源１１から供給される電源電圧が入力されるように接続されている。インバータ２９の出力部には、第３のインバータであるインバータ３０の入力部、ならびに第２のトランジスタであるトランジスタ３２のゲートがそれぞれ接続されている。
【００４９】
インバータ３０の出力部には、コンデンサ３４の一方の接続部が接続されており、コンデンサ３４の他方の接続部には、第３のトランジスタであるトランジスタ３３のゲートが接続されている。基準電圧調整器３５は、ダイオード３５ａ、および基準電圧発生器３５ｂからなる。
【００５０】
ダイオード３５ａのアノードには、トランジスタ３３のゲートが接続されており、該ダイオード３５ａのカソードには、基準電圧発生器３５ｂが生成する基準電圧が供給されるように接続されている。
【００５１】
トランジスタ３１の他方の接続部には、トランジスタ３２の一方の接続部、ならびに第１のスイッチング用トランジスタとなるトランジスタ１７のゲートがそれぞれ接続されている。トランジスタ３２の他方の接続部には、トランジスタ３３の一方の接続部が接続されており、該トランジスタ３３の他方の接続部には、出力端子ＯＵＴ７が接続されている。
【００５２】
また、インバータ２９，３０の電源端子には、基準電圧発生部２５が生成した基準電圧が入力されるように接続されている。トランジスタ１７の一方の接続部には、入力端子ＩＮ７が接続されており、該トランジスタ１７の他方の接続部には、外付け部品であるインダクタ１８の一方の接続部、および同じく外付け部品であるダイオード１９のカソードがそれぞれ接続されている。
【００５３】
ダイオード１９のアノード、および外付け部品であるコンデンサ２２の一方の接続部には、出力端子ＯＵＴ７が接続されており、インダクタ１８の他方の接続部とコンデンサ２２の他方の接続部には、基準電位がそれぞれ接続されている。
【００５４】
また、出力端子ＯＵＴ７には、抵抗２０の一方の接続部が接続されており、該抵抗２０の他方の接続部には、抵抗２１の一方の接続部が接続されている。そして、抵抗２１の他方の接続部には、基準電圧発生部２３が生成した基準電圧が供給されるように接続されている。
【００５５】
さらに、抵抗２０と抵抗２１との接続部には、誤差増幅器１２の負（−）側入力端子が接続されている。誤差増幅器１２は、出力端子ＯＵＴ７から出力される電圧と基準電圧発生部２３から出力される基準電圧と間の電圧を抵抗２０，２１で分圧した出力電圧モニタ信号ＭＯＮＩと、基準電圧発生部２４が生成した基準電圧とを比較する。
【００５６】
位相補償器１３は、誤差増幅器１２から出力される出力信号を安定化する。ＰＷＭコンパレータ１４は、誤差増幅器１２から出力された信号と発振回路１５が生成する三角波の基準電圧とを比較し、ＤＵＴＹに変換された信号として出力とする。
【００５７】
トランジスタ駆動回路１６は、ＰＷＭコンパレータ１４から出力されたＤＵＴＹ信号に基づいて、トランジスタ１７を駆動制御する。トランジスタ１７、インダクタ１８、ならびにダイオード１９によって極性が反転された負電圧が出力端子ＯＵＴ７から出力される。
【００５８】
また、出力端子ＯＵＴ７から出力される電圧は、抵抗２０，２１、基準電圧発生部２３、誤差増幅器１２、位相補償器１３、ＰＷＭコンパレータ１４、発振回路１５、トランジスタ駆動回路１６、およびトランジスタ１７によって一定に制御される。
【００５９】
出力端子ＯＵＴ７に出力される電圧Ｖｏｕｔは下記の式で表わされる。
【００６０】
Ｖｏｕｔ＝Ｖｒｅｆ１−（Ｖｒｅｆ２−Ｖｒｅｆ１）×Ｒ１／Ｒ２ （式１）
ここに、Ｒ１は抵抗２０の抵抗値、Ｒ２は抵抗２１の抵抗値であり、Ｖｒｅｆ１は基準電圧基準電圧発生部２４の基準電圧値、Ｖｒｅｆ２は基準電圧基準電圧発生部２３の基準電圧値である。
【００６１】
たとえば、Ｒ１＝４００ＫΩ、Ｒ２＝１００ＫΩ、Ｖｒｅｆ１＝１．２Ｖ、Ｖｒｅｆ２＝３．１Ｖとすると出力端子ＯＵＴ７に出力される電圧Ｖｏｕｔは負電圧の−６．４Ｖ程度となる。
【００６２】
また、基準電圧発生部２３，２４、抵抗２０，２１、誤差増幅器１２、位相補償器１３、ＰＷＭコンパレータ１４、発振回路１５、トランジスタ駆動回路１６、ならびにトランジスタ１７は、たとえば、モノリシックＩＣ化されており、一般にスイッチングレギュレータの制御ＩＣとして提供される。
【００６３】
次に、本実施の形態１におけるトランジスタ駆動回路１６の動作について、図２、および図３のタイミングチャートを用いて説明する。
【００６４】
ここで、図３において、上方から下方にかけては、ＰＷＭコンパレータ１４の出力信号、トランジスタ１７のゲート電圧、トランジスタ３１のゲート電圧、トランジスタ３２のゲート電圧、インバータ３０の出力信号、トランジスタ３３のゲート電圧、図２のノードａ（トランジスタ３２とトランジスタ３３との接続部）、トランジスタ１７の出力信号、インダクタ１８に流れる電流、および出力端子ＯＵＴ７における各信号波形をそれぞれ示している。
【００６５】
まず、インバータ２８の出力がローレベル、インバータ２９の出力がローレベル時に、トランジスタ３１がＯＮ、トランジスタ３２がＯＦＦとなり、トランジスタ１７のゲートを入力端子ＩＮ７の電圧のハイ側電圧に駆動し、トランジスタ１７をＯＦＦする。
【００６６】
その際、インバータ３０の出力は、ハイレベルのためブート容量であるコンデンサ３４には、基準電圧発生部２５が発生する基準電圧と基準電圧調整器３５の発生電圧との差電圧を充電する。
【００６７】
インバータ２８の出力、インバータ２９の出力がハイレベル時に、トランジスタ３１がＯＦＦ、トランジスタ３２がＯＮとなる。インバータ３０の出力はローレベルとなることで、コンデンサ３４に蓄えられた電荷は、整流用のダイオード３５ａにより放電できないため、トランジスタ３３のゲートが負電位となり、該トランジスタ３３もＯＮすることで、トランジスタ１７のゲートをロー側に駆動するためトランジスタ１７をＯＮする。
【００６８】
トランジスタ３３の他方の接続部（ドレイン）は、出力端子ＯＵＴ７に接続され十分な負電圧が印加されている。この動作により、トランジスタ１７のゲートのローレベルは、トランジスタ３３のゲート電位＋トランジスタ３３のしきい値電圧ＶＴＨとなる。
【００６９】
たとえば、基準電圧発生部２５が生成する基準電圧を約３．１Ｖとすると、インバータ３０の出力であるハイレベルは、基準電圧発生部２５が生成する基準電圧の電位とほぼ同じ約３．１Ｖになる。
【００７０】
基準電圧調整器３５における基準電圧を０Ｖとすると、コンデンサ３４に充電される電圧は、基準電圧発生部２５の基準電圧の電位からダイオード３５ａの順電圧ＶＦとの差電圧となる。
【００７１】
順電圧ＶＦを一般的な、０．７Ｖ程度とすると、コンデンサ３４の間に充電される電圧は約２．４Ｖとなる。このためインバータ３０の出力がローレベル時に、ほぼ０Ｖになったとすると、コンデンサ３４の間に充電された電荷はダイオード３５ａにより放電はされないため、トランジスタ３３のゲート電位は約−２．４Ｖの負電位となる。
【００７２】
これより、トランジスタ１７のゲート電圧は、トランジスタ３３のゲート電位の約２．４Ｖにトランジスタ３３のしきい値電圧ＶＴＨ＝０．８Ｖ程度を加算した−１．６Ｖ程度となる。
【００７３】
入力電源部１１の電圧を、たとえば、２．０Ｖ程度とすると、トランジスタ１７のゲート−ソース間電圧は、２．０Ｖ−（−１．６Ｖ）＝３．６Ｖ程度が得られ（図３の電位差Ｃ）、入力電源部１１の電圧以上の電圧をトランジスタ１７のゲートに印加することが可能となる。
【００７４】
また、基準電圧調整器３５の発生する電圧は、入力電源部１１の電圧をモニタすることでコンデンサ３４への充電電圧を調整することが可能である。たとえば、入力電源部１１の電圧が約５．０Ｖの場合に、コンデンサ３４間に充電される電圧を０Ｖ程度とし、トランジスタ３３のしきい値電圧ＶＴＨを０．８Ｖ程度とすると、トランジスタ１７のゲート電圧は約４．２Ｖとなり、トランジスタ１７ゲートへの過大な電圧印加を防止することができる。
【００７５】
さらに、コンデンサ３４に充電された電荷は、その接続先がトランジスタ３３のゲートのみであるので、通常動作において放電する経路はない。このため、コンデンサ３４は、比較的小さい値の容量値が使用可能であり、それによって、コンデンサ３４を小さくすることができ、トランジスタ３３のゲートを高速駆動を可能とするとともに、コンデンサ３４への充放電が少ないことより消費電流を極めて小さくすることができる。
【００７６】
また、入力電源部１１の電圧以上の電圧をトランジスタ１７のゲートに印加することが可能となるため、入力電源部１１の電圧が比較的低い場合でも、トランジスタ１７のオン抵抗の悪化を生じないことより、トランジスタ１７の最大電流の確保が可能となる。
【００７７】
反転型ＤＣ−ＤＣコンバータ８での損失は、入力電源部１１の電圧が比較的低い２．４Ｖ程度においても、トランジスタ１７のオン抵抗を０．５Ω程度と小さくできるため、出力電流Ｉｏを５０ｍＡ程度 、出力電圧Ｖｏを７．５Ｖ程度の時の効率を８０％と仮定すると、反転型ＤＣ−ＤＣコンバータ８の損失は、損失ｐｄ＝Ｉｏ×Ｖｏ（１／Ｅｆｆｉ−１）＝５０ｍＡ×７．５Ｖ（１／０．８０−１）＝９３．８ｍＷとなり、損失を大幅に低減することができ、電力変換効率（Ｅｆｆｉ）を向上させることができる。
【００７８】
（実施の形態２）
図４は、本発明の実施の形態２による反転型ＤＣ−ＤＣコンバータの構成例を示す回路図、図５は、図４の反転型ＤＣ−ＤＣコンバータにおける各部信号のタイミングチャートである。
【００７９】
本実施の形態２において、電源システム１は、前記実施の形態１の図１と同様に、昇圧型ＤＣ−ＤＣコンバータ２〜４、昇降圧型ＤＣ−ＤＣコンバータ５、降圧型ＤＣ−ＤＣコンバータ６，７、反転型ＤＣ−ＤＣコンバータ８、およびＬＤＯ９，１０から構成されている。
【００８０】
また、電源システム１における反転型ＤＣ−ＤＣコンバータ８は、前記実施の形態１の図２と同様に、誤差増幅器１２、位相補償器１３、ＰＷＭコンパレータ１４、発振回路１５、トランジスタ駆動回路１６、ＰチャネルＭＯＳＦＥＴからなるトランジスタ１７、インダクタ１８、ダイオード１９、抵抗２０，２１、コンデンサ２２、および基準電圧発生部２３〜２５からなる。
【００８１】
さらに、トランジスタ駆動回路１６は、図４に示すように、レベルシフト２６，２７、インバータ２８〜３０、トランジスタ３１〜３３、コンデンサ３４、および基準電圧調整器３５からなる図２の構成に、ＰチャネルＭＯＳＦＥＴからなるトランジスタ３６，３７、ならびに抵抗３８が新たに追加されている。また、基準電圧調整器３５の構成も図２と異なっており、基準電圧発生器３５ｂの代わりに抵抗３５ｃが設けられている。
【００８２】
トランジスタ３６のゲートには、基準電圧発生部２５の基準電圧が供給されるように接続されており、該トランジスタ３６の一方の接続部には、抵抗３８の他方の接続部が接続されている。
【００８３】
抵抗３８の一方の接続部には、トランジスタ３７の一方の接続部が接続されており、該トランジスタ３７の他方の接続部には、入力端子ＩＮ７が接続されている。また、トランジスタ３７のゲートには、インバータ２８の出力部が接続されている。
【００８４】
また、基準電圧調整器３５において、ダイオード３５ａのカソードには、抵抗３５ｃの一方の接続部が接続されており、該抵抗３５ｃの他方の接続部には、基準電位が接続されている。その他の接続構成については、前記実施の形態１の図２と同様となっているので、説明は省略する。
【００８５】
次に、本実施の形態２におけるトランジスタ駆動回路１６の動作について、図４、および図５のタイミングチャートを用いて説明する。
【００８６】
ここで、図５においては、上方から下方にかけて、入力端子ＩＮ７、ＰＷＭコンパレータ１４の出力信号、トランジスタ１７のゲート電圧、トランジスタ３１のゲート電圧、トランジスタ３２のゲート電圧、インバータ３０の出力信号、トランジスタ３３のゲート電圧、図２のノードａ（トランジスタ３２とトランジスタ３３との接続部）、トランジスタ１７の出力信号、インダクタ１８に流れる電流、および出力端子ＯＵＴ７における各信号波形をそれぞれ示している。
【００８７】
トランジスタ１７と連動するトランジスタ３７がＯＮ時に、入力電源部１１の電位が抵抗３８の片側に印加される。トランジスタ３６のゲートは、基準電圧発生部２５の基準電圧に接続され、トランジスタ３６のソース電位を決める。
【００８８】
抵抗３８はトランジスタ３６の一方の接続部（ソース）に接続されるため、該抵抗３８に差電圧が印加されて電流が流れる。この電流は、トランジスタ３６を介して抵抗３５ｃとダイオード３５ａとに流れるため、入力電源部１１の電圧にほぼ比例した電圧がトランジスタ３３のゲートに発生する。
【００８９】
ここで、基準電圧発生部２５の基準電圧を、たとえば、約３．１Ｖとすると、該基準電の３．１Ｖ＋トランジスタ３６のしきい値電圧ＶＴＨ以上の入力電源部１１の電圧から基準電圧調整器３５の電圧は調整可能となる。
【００９０】
このため、入力電源部１１の電圧が低い場合は、トランジスタ１７のＯＮ時の該トランジスタ１７ゲート−ソース間電圧を入力電源部１１の電圧より高くすることができ（図５、電位差Ｅ）、入力電源部１１の電圧が高い場合は、基準電圧調整器３５によりトランジスタ１７のＯＮ時のトランジスタ１７におけるゲート−ソース間電圧を入力電源部１１の電圧より低く設定（図５、電位差Ｆ）することができる。
【００９１】
（実施の形態３）
図６は、本発明の実施の形態３による反転型ＤＣ−ＤＣコンバータの構成例を示す回路図である。
【００９２】
本実施の形態３においても、電源システム１は、前記実施の形態１の図１と同様に、昇圧型ＤＣ−ＤＣコンバータ２〜４、昇降圧型ＤＣ−ＤＣコンバータ５、降圧型ＤＣ−ＤＣコンバータ６，７、反転型ＤＣ−ＤＣコンバータ８、およびＬＤＯ９，１０から構成されている。
【００９３】
また、電源システム１における反転型ＤＣ−ＤＣコンバータ８は、前記実施の形態１の図２と同様に、誤差増幅器１２、位相補償器１３、ＰＷＭコンパレータ１４、発振回路１５、トランジスタ駆動回路１６、ＰチャネルＭＯＳＦＥＴからなるトランジスタ１７、インダクタ１８、ダイオード１９、抵抗２０，２１、コンデンサ２２、および基準電圧発生部２３〜２５からなる。
【００９４】
トランジスタ駆動回路１６は、図６に示すように、前記実施の形態１の図２の構成からトランジスタ３３を取り除いたものとなっている。トランジスタ３２の他方の接続部には、ダイオード３５ａのアノードが接続されており、出力端子ＯＵＴ７の電位に影響されない。
【００９５】
トランジスタ１７におけるゲートのローレベルは、トランジスタ３２のソース電位となる。このトランジスタ３２のソース電位は、コンデンサ３４に蓄えられた電荷の放電される電位により決定される。
【００９６】
インバータ３０の出力は、ハイレベル時にコンデンサ３４には、基準電圧発生部２５の基準電圧と電圧調整器３５による発生電圧との差電圧を充電する。インバータ２８、およびインバータ２９の出力がそれぞれハイレベル時に、トランジスタ３１がＯＦＦし、トランジスタ３２がＯＮとなり、インバータ３０の出力は、ローレベルとなることで、コンデンサ３４に蓄えられた電荷はダイオード３５ａによって放電できないため、トランジスタ３２のソースは負電位となり、トランジスタ１７のゲートを負電位のローレベルに駆動する。そのため、トランジスタ１７がＯＮとなって入力電源部１１の電圧以上の電圧を、該トランジスタ１７のゲート電圧として印加可能となる。
【００９７】
この図６に示した例では、コンデンサ３４は、トランジスタ３２を介して、トランジスタ１７のゲートに接続されているため、該トランジスタ１７のゲートの負電位は、コンデンサ３４に蓄えらる電荷と、その電荷がトランジスタ１７のゲート容量に移動する量、電圧調整器３５における発生電圧、および基準電圧発生部２５の基準電圧で決まる。
【００９８】
（実施の形態４）
図７は、本発明の実施の形態４による降圧型ＤＣ−ＤＣコンバータの構成例を示す回路図である。
【００９９】
前記実施の形態３の図６に示したトランジスタ１７を駆動するトランジスタ駆動回路１６は、たとえば、図１に示す降圧型ＤＣ−ＤＣコンバータ６（，７）、および昇降圧型ＤＣ−ＤＣコンバータ５にも適用することができる。図７は、降圧型ＤＣ−ＤＣコンバータ６（，７）における出力段を示したものである。
【０１００】
構成は、図７に示すように、ＰチャネルＭＯＳＦＥＴのハイサイド側スイッチングトランジスタとなるトランジスタ１７、前段に設けられたＰＷＭコンパレータ１４（図１）の信号に基づいて該トランジスタ１７を駆動するトランジスタ駆動回路１６、ＮチャネルＭＯＳＦＥＴからなりローサイド側スイッチングトランジスタとなるトランジスタ３９、ＰＷＭコンパレータ１４（図１）の信号をレベル変換するレベルシフト４０、レベルシフト４０から出力される信号に基づいてトランジスタ３９を駆動するバッファ４１からなる。
【０１０１】
また、外付け部品として、インダクタ１８、安定化容量となるコンデンサ２２が設けられており、トランジスタ１７とトランジスタ３９とは交互にＯＮ／ＯＦＦを繰り返す一般的な降圧スイッチングレギュレータの出力段である。
【０１０２】
この場合、トランジスタ駆動回路１６は、前述したように前記実施の形態３の図６と同様の構成となっており、それにより、入力電源部１１の電圧以上の電圧をトランジスタ１７のゲート電圧として印加することができる。
【０１０３】
本構成での損失は、たとえば、降圧型ＤＣ−ＤＣコンバータ６の出力端子ＯＵＴ５の電圧Ｖｏ＝１．８Ｖ程度とし、入力電源部１１の電圧を２．４Ｖ程度、出力端子ＯＵＴ５で消費する電流が１００ｍＡ程度、降圧型ＤＣ−ＤＣコンバータ６の効率（Ｅｆｆｉ）を９０％とすると、降圧型ＤＣ−ＤＣコンバータ６での損失Ｐｄ（降圧型ＤＣ−ＤＣコンバータ６）＝Ｉｏ×Ｖｏ（１／Ｅｆｆｉ−１）＝１００ｍＡ×１．８Ｖ（１／０．９−１）＝２０ｍＷ程度となる。
【０１０４】
入力電源部１１の電圧が比較的高い場合、入力電源部１１の電圧を４．５Ｖ程度、出力電流Ｉｏを１００ｍＡ程度の時に、降圧型ＤＣ−ＤＣコンバータ６の効率（Ｅｆｆｉ）＝８５％とすると、降圧型ＤＣ−ＤＣコンバータ６の損失Ｐｄ＝Ｉｏ×Ｖｏ（１／Ｅｆｆｉ−１）＝１００ｍＡ×１．８Ｖ（１／０．８５−１）＝３１．８ｍＷとなる。
【０１０５】
このように、入力端子電圧に係わらず、入力端子ＩＮ５の入力電圧よりもトランジスタ１７のゲート駆動電圧のダイナミックレンジを広くとれることにより、トランジスタ１７を充分にＯＮができ、入力端子ＩＮ５（，ＩＮ６）が入力電源部１１に直結することが可能となる。
【０１０６】
また、２ＡＡ、またはリチウムイオンなどの種類の異なる電池を入力電源部１１として用いた場合であっても、電力変換の効率の悪化を防止することができるとともに、最大出力電流の低下を防止することができる。
【０１０７】
（実施の形態５）
図８は、本発明の実施の形態５による昇圧型ＤＣ−ＤＣコンバータの入力電源に接続する電源スイッチの一例を示す回路図、図９は、本発明の実施の形態５による昇圧型ＤＣ−ＤＣコンバータの入力電源に接続する電源スイッチの他の例を示す回路図である。
【０１０８】
前記実施の形態１〜３に示したトランジスタ駆動回路１６は、たとえば、図１に示す昇圧型ＤＣ−ＤＣコンバータ３の入力電源に接続する電源スイッチなどにも適用することができる。
【０１０９】
図８は、昇圧型ＤＣ−ＤＣコンバータ３の入力電源に接続する電源スイッチの出力段において、図６のトランジスタ駆動回路１６を適用した一例を示した回路であり、図９は、昇圧型ＤＣ−ＤＣコンバータ３の入力電源に接続する電源スイッチの出力段において、図４のトランジスタ駆動回路１６を適用した一例を示した回路である。
【０１１０】
トランジスタ駆動回路１６が駆動する電源スイッチとなるトランジスタ４２は、ＰチャネルＭＯＳＦＥＴからなり、インダクタ４３は、入力端子ＩＮ２と入力電源部１１の間に接続された入力端子ＩＮ８との間にトランジスタ４２を介して接続されている。
【０１１１】
トランジスタ４２は、該トランジスタ４２のＯＮ時に昇圧型ＤＣ−ＤＣコンバータ３への電源入力を行い、電源スイッチＯＮ／ＯＦＦ信号８１によってＯＮ／ＯＦＦ動作する。
【０１１２】
トランジスタ４２のＯＦＦ時に昇圧型ＤＣ−ＤＣコンバータ３の入力端子ＩＮ２への電源入力を禁止すると共に出力端子ＯＵＴ２に接続されている安定化容量となるコンデンサへの充電を防止する。
【０１１３】
この場合においても、同様に、入力電源部１１の電圧が低い場合に、トランジスタ４２のゲート駆動電圧を入力電源部１１の電圧以上に取れることになり、入力電源部１１が比較的低い場合でもトランジスタ４２のオン抵抗を低くすることができるために、該トランジスタ４２における損失を低下させることができる。
【０１１４】
（実施の形態６）
図１０は、本発明の実施の形態６による昇降圧型ＤＣ−ＤＣコンバータの構成例を示す回路図、図１１は、昇降圧モードにおける昇降圧型ＤＣ−ＤＣコンバータの入力側ＤＵＴＹ制御の一例を示す説明図、図１２は、昇降圧モードにおける昇降圧型ＤＣ−ＤＣコンバータでのコイル駆動端とコイル電流の波形を示す説明図である。
【０１１５】
本実施の形態６においては、図１の電源システム１に設けられた昇降圧型ＤＣ−ＤＣコンバータ５について説明する。
【０１１６】
昇降圧型ＤＣ−ＤＣコンバータ５は、３モード切り替え型であり、この３モードとは、降圧、昇圧、および昇降圧モードの３つのモードを示している。一般に入力レンジが広い昇降圧型ＤＣ−ＤＣコンバータでは、効率の最適化を行う為、３モードを有している。
【０１１７】
昇降圧型ＤＣ−ＤＣコンバータ５は、図１０に示すように、アンプ４４、入力電源制御部４５、コンパレータ４６，４７、モード選択部４８、電圧制御エラーアンプ４９、コンデンサ５０，５１、抵抗５２、電流制御アンプ５３、抵抗５４、コンパレータ５５，５６、三角波発生器５７、制御ロジック部５８、ドライバ部５９、平均電流検出部６０、およびフィードバック回路６１から構成されている。また、電圧制御エラーアンプ４９、コンデンサ５０，５１、ならびに抵抗５２によって駆動電流指示部が構成されている。
【０１１８】
アンプ４４の正（＋）側入力端子には、入力電源部１１から供給される入力電圧Ｖｉが供給される入力電圧端子Ｖｉｎが接続されており、該アンプ４４の負（−）側入力端子には、昇降圧型ＤＣ−ＤＣコンバータ５から出力される出力電圧Ｖｏが入力されるように接続されている。
【０１１９】
アンプ４４の出力部には、コンパレータ４６の正（＋）側入力端子、コンパレータ４７の正（＋）側入力端子、ならびに入力電源制御部４５における３つの入力端子のうちの任意の１つの入力端子がそれぞれ接続されている。コンパレータ４６の負（−）側入力端子、および入力電源制御部４５の他の入力端子には、しきい値電圧Ｖｔｈｈがそれぞれ入力されるように接続されている。
【０１２０】
また、入力電源制御部４５の残りの１つの入力端子、およびコンパレータ４７の負（−）側入力端子には、下限しきい値Ｖｔｈｌがそれぞれ入力されるように接続されている。これらコンパレータ４６，４７の出力部には、モード選択部４８の入力部がそれぞれ接続されている。
【０１２１】
入力電源制御部４５の出力部には、第２の比較部となるコンパレータ５６の正（＋）側入力端子が接続されている。コンパレータ５６の負（−）側入力端子、およびに第１の比較部となるコンパレータ５５の負（−）側入力端子は、三角波発生器５７が発生する三角波が入力されるように接続されている。
【０１２２】
コンパレータ５５の正（＋）側入力端子には、抵抗５４の一方の接続部、ならびに電流制御アンプ５３の出力部がそれぞれ接続されている。抵抗５４の他方の接続部には、基準電圧Ｖｒｅｆ１が供給されるように接続されている。
【０１２３】
電流制御アンプ５３の正（＋）側入力端子には、電圧制御エラーアンプ４９の出力部、コンデンサ５０の一方の接続部、および抵抗５２の一方の接続部がそれぞれ接続されている。
【０１２４】
抵抗５２の他方の接続部には、コンデンサ５１の一方の接続部が接続されている。コンデンサ５０の他方の接続部、ならびにコンデンサ５１の他方の接続部には、接地電位ＡＧＮＤが接続されている。
【０１２５】
電圧制御エラーアンプ４９の負（−）側入力端子には、フィードバック回路６１から出力される検出電圧ＶＦＢが入力されるように接続されている。
【０１２６】
電流制御アンプ５３の負（−）側入力端子には、平均電流検出部６０から出力される電流検出結果Ｖｓｅｎｓが入力されるように接続されている。モード選択部４８の出力部には、制御ロジック部５８の入力部が接続されており、該モード選択部４８から出力されるモード信号ＭＯＤＥが入力される。
【０１２７】
また、制御ロジック部５８には、コンパレータ５５から出力される電流制御用ＰＷＭ信号Ｄｃｔｌ、ならびにコンパレータ５６から出力される入力電圧調整用ＰＷＭ信号Ｄｉｎがそれぞれ入力されるように接続されている。
【０１２８】
ロジック制御部５８の２つの出力部には、ドライバ部５９の入力部がそれぞれ接続されている。ドライバ部５９は、ドライバ６５〜６８、およびトランジスタ６９〜７２から構成されている。
【０１２９】
ドライバ６６，６７は、インバータからなり、トランジスタ６９〜７２は、たとえば、ＮチャネルＭＯＳＦＥＴからなる。制御ロジック部５８の一方の出力部には、ドライバ６５，６６の入力部がそれぞれ接続されており、該制御ロジック部５８の他方の出力部には、ドライバ６７，６８の入力部がそれぞれ接続されている。
【０１３０】
ドライバ６５〜６８の出力部には、トランジスタ６９〜７２のゲートがそれぞれ接続されている。トランジスタ６９の一方の接続部には、入力電圧端子Ｖｉｎが接続されている。
【０１３１】
トランジスタ６９の他方の接続部には、トランジスタ７０の一方の接続部、ならびに端子ＬＸ１がそれぞれ接続されている。トランジスタ７０の他方の接続部には、トランジスタ７２の他方の接続部、および基準電位端子ＰＧＮＤがそれぞれ接続されている。
【０１３２】
トランジスタ７１の一方の接続部には、出力端子ＯＵＴ４ｃが接続されている。この出力端子ＯＵＴ４ｃが昇降圧型ＤＣ−ＤＣコンバータ５の出力部となる。
【０１３３】
トランジスタ７１の他方の接続部には、端子ＬＸ２、ならびにトランジスタ７２の一方の接続部がそれぞれ接続されている。また、端子ＬＸ１と端子ＬＸ２との間には、コイル７３が外部接続されており、出力端子ＯＵＴ４ｃと基準電位端子ＰＧＮＤとの間には、平滑用のコンデンサ７４が外部接続されている。
【０１３４】
平均電流検出部６０は、スイッチ部７５、抵抗７６、コンデンサ７７、ならびに電流センスアンプ７８から構成されている。サンプル／ホールド回路となるスイッチ部７５の一方の接続部には、端子ＬＸ１が接続されており、該スイッチ部７５の他方の接続部には、抵抗７６の一方の接続部が接続されている。
【０１３５】
スイッチ部７５の制御端子には、制御ロジック部５８から出力される制御信号が入力されるように接続されており、該スイッチ部７５は、この制御信号に基づいて、ＯＮ／ＯＦＦ動作を行う。
【０１３６】
抵抗７６の他方の接続部には、ローパスフィルタとなるコンデンサ７７の一方の接続部、および電流センスアンプ７８の一方の入力部がそれぞれ接続されている。入力端子ＩＮ４には、コンデンサ７７の他方の接続部、および電流センスアンプ７８の他方の入力部がそれぞれ接続されている。そして、電流センスアンプ７８から出力される信号が電流検出結果Ｖｓｅｎｓとなる。
【０１３７】
フィードバック回路６１は、抵抗７９，８０から構成されている。抵抗７９の一方の接続部には、出力端子ＯＵＴ４ｃが接続されており、抵抗８０の一方の接続部には、基準電位端子ＰＧＮＤが接続されている。抵抗７９の他方の接続部には、抵抗８０の他方の接続部が接続されており、この接続部から出力される信号が検出電圧ＶＦＢとなる。
【０１３８】
この昇降圧型ＤＣ−ＤＣコンバータ５は、入力端子ＩＮ４から入力される入力電圧Ｖｉｎと出力端子ＯＵＴ４ｃから出力される出力電圧Ｖｏの差をアンプ４４によって抽出し、入力電圧Ｖｉｎが出力電圧Ｖｏより確実に高いときには降圧モードが選択され、確実に低いときには昇圧モードが選択され、入力電圧Ｖｉｎと出力電圧Ｖｏとが近い電圧の際には昇降圧モードがコンパレータ４６，４７とモード選択回路４８とによって選択される。
【０１３９】
出力段の構成は、コイル７３の両端が電源、および基準電位に相補動作するトランジスタ６９〜７２を有し、コイル７３の一方の端部がトランジスタ６９，７０を介して入力端子ＩＮ４に接続されており、コイル７３の他方の端部がトランジスタ７１，７２を介して出力端子ＯＵＴ４ｃに接続される昇降圧動作可能なコンバータとなっている。
【０１４０】
降圧動作モードでは、トランジスタ７２は常にＯＦＦし、トランジスタ７１は常にＯＮしており、トランジスタ６９，７０が上記電流制御によってコイル７３に流れる電流を調整して出力電圧を可変する。
【０１４１】
昇圧モードでは、トランジスタ６９は常にＯＮし、トランジスタ７０は常にＯＦＦしており、トランジスタ７１，７２が上記電流制御によってコイル７３に流れる電流を調整して出力電圧を可変する。
【０１４２】
また、昇降圧モードでは、上記した降圧モードと昇圧モードとを組み合わせた動作となり、トランジスタ６９，７０、およびトランジスタ７１，７２の双方が動作する。フィードバック回路６１において、出力電圧Ｖｏを抵抗分割した検出電圧ＶＦＢと基準電圧Ｖｒｅｆ０との差電位をエラーアンプで増幅し、位相補償器となるコンデンサ５０，５１、および抵抗５２にて誤差積分を行う。
【０１４３】
そして、電流制御アンプ５３によって、誤差積分結果と平均電流検出回路６０による電流検出結果Ｖｓｅｎｓとの誤差を出力し、駆動電流指示信号Ｖｏｕｔｃｔｌとして出力される。
【０１４４】
駆動電流指示信号Ｖｏｕｔｃｔｌは、コンパレータ５５によって三角波発生器５７が発生する三角波と比較され、電流制御信号Ｄｃｔｌを決定する。また、昇降圧モード時には、アンプ４４で検出される（入力電圧Ｖｉｎ−出力電圧Ｖｏ）の結果に基づいたＰＷＭ信号Ｄｉｎがコンパレータ５６で生成される。
【０１４５】
電流制御信号Ｄｉｎは、大きすぎると出力電圧Ｖｏに上ずりが発生し、小さすぎるとコイル７４に流れる電流が増加し効率低下を招く。理想的には、Ｖｏ−（Ｖｉｎ×Ｄｉｎ）＝αを保つのがよい。ここでは、たとえば、図１１に示すように、（Ｖｉｎ−Ｖｏ）に対して、Ｄｉｎを徐々に減らしていくことで、理想に近い状態を実現している。
【０１４６】
さらに、昇降圧モードの際には、端子ＬＸ１と端子ＬＸ２とのスイッチングを三角波発振に同期させることで、図１２に示すように双方のＰＷＭ重心を一致させ、コイル７４のコイル電流の脈動を低減している。これにより、コイル７４のＡＣＲによる損失を低減し、変換効率を向上させる(図１２参照)。
【０１４７】
また、降圧モードでは、ＰＷＭ信号Ｄｃｔｌに応じて、トランジスタ６９，７０がそれぞれスイッチングし、トランジスタ７１がＯＮ、トランジスタ７２がＯＦＦとなり、昇圧モードでは、ＰＷＭ信号Ｄｃｔｌに応じてトランジスタ７１，７２がそれぞれスイッチングし、トランジスタ６９がＯＮし、トランジスタ７０がＯＦＦとなる。
【０１４８】
さらに、昇降圧モードでは、ＰＷＭ信号Ｄｃｔｌに応じて、トランジスタ７１，７２がそれぞれスイッチングし、ＰＷＭ信号Ｄｉｎに応じて、トランジスタ６９，７０がそれぞれスイッチングする。
【０１４９】
昇降圧型ＤＣ−ＤＣコンバータ５については、出力電圧をＬＤＯ９，１０でそれぞれ要求されるアナログ系、デジタル系の電圧（たとえば、３．３Ｖ程度）よりも少し高めに設定する、たとえば、後段に接続されるＬＤＯ９，１０の入出力に生じるドロップ電圧特性（０．２Ｖ程度）、および昇降圧型ＤＣ−ＤＣコンバータ５の出力リップル電圧分（０．００５Ｖ程度）を考慮し、ＬＤＯ９，１０の出力電圧より、０．３Ｖ程度高い出力電圧とすることで、昇降圧型ＤＣ−ＤＣコンバータ５の出力電圧は３．６Ｖ程度の出力設定により、後段のＬＤＯ９，１０の入力電源として供給可能となる。
【０１５０】
本構成での損失は、たとえば、昇降圧型ＤＣ−ＤＣコンバータ５の出力電圧Ｖｏが３．６Ｖ程度とし、アナログ系、ならびにデジタル系３．３Ｖ程度で消費する電流が、５０ｍＡ程度それぞれ流れるとすると、ＬＤＯ９，１０における損失は、損失Ｐｄ＝（３．６Ｖ−３．３Ｖ）×５０ｍＡ×２＝３０ｍＷとなる。
【０１５１】
入力電源部１１の電圧を２．４Ｖ程度、出力電流Ｉｏ＝１００ｍＡ程度の時に、昇降圧型ＤＣ−ＤＣコンバータ５の効率Ｅｆｆｉ＝９０％とすると、昇降圧型ＤＣ−ＤＣコンバータ５での損失は、損失Ｐｄ＝Ｉｏ×Ｖｏ（１／Ｅｆｆｉ−１）＝５０ｍＡ×２×３．６Ｖ（１／０．９−１）＝４０ｍＷとなり、合計損失は７０ｍＷ程度となる。
【０１５２】
入力電源部１１の電圧が比較的高い場合、入力電源部１１の電圧を４．５Ｖ程度、出力電流Ｉｏ＝１０００ｍＡ程度の時に、昇降圧型ＤＣ−ＤＣコンバータ５の効率が効率Ｅｆｆｉ＝９０％程度とすると、昇降圧型ＤＣ−ＤＣコンバータ５での損失は、損失Ｐｄ＝（(昇降圧型ＤＣ−ＤＣコンバータ５）＝Ｉｏ×Ｖｏ（１／Ｅｆｆｉ−１）＝５０ｍＡ×２×３．６Ｖ（１／０．９−１）＝４０ｍＷとなり、損失Ｐｄ（ＬＤＯ）との合計損失は７０ｍＷとなり、入力電源部１１の電圧に係わらずに損失を一定にすることができる。
【０１５３】
このように、入力電源部１１の電圧が高い場合であっても、損失を一定に保つことができるので、電力変換効率を向上させることができる。
【０１５４】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【産業上の利用可能性】
【０１５５】
本発明は、ＤＣ−ＤＣコンバータにおけるバッテリ減電圧時の電源生成の高効率化技術に適している。
【図面の簡単な説明】
【０１５６】
【図１】本発明の実施の形態１による電源システムの構成例を示すブロック図である。
【図２】図１の電源システムに設けられた反転型ＤＣ−ＤＣコンバータの構成例を示す回路図である。
【図３】図２の反転型ＤＣ−ＤＣコンバータにおける各部信号のタイミングチャートである。
【図４】本発明の実施の形態２による反転型ＤＣ−ＤＣコンバータの構成例を示す回路図である。
【図５】図４の反転型ＤＣ−ＤＣコンバータにおける各部信号のタイミングチャートである。
【図６】本発明の実施の形態３による反転型ＤＣ−ＤＣコンバータの構成例を示す回路図である。
【図７】本発明の実施の形態４による降圧型ＤＣ−ＤＣコンバータの構成例を示す回路図である。
【図８】本発明の実施の形態５による昇圧型ＤＣ−ＤＣコンバータの入力電源部に接続する電源スイッチの一例を示す回路図である。
【図９】本発明の実施の形態５による昇圧型ＤＣ−ＤＣコンバータの入力電源部に接続する電源スイッチの他の例を示す回路図である。
【図１０】本発明の実施の形態６による昇降圧型ＤＣ−ＤＣコンバータの構成例を示す回路図である。
【図１１】昇降圧モードにおける昇降圧型ＤＣ−ＤＣコンバータの入力側ＤＵＴＹ制御の一例を示す説明図である。
【図１２】昇降圧モードにおける昇降圧型ＤＣ−ＤＣコンバータでのコイル駆動端とコイル電流の波形を示す説明図である。
【符号の説明】
【０１５７】
１ 電源システム
２〜４ 昇圧型ＤＣ−ＤＣコンバータ
５ 昇降圧型ＤＣ−ＤＣコンバータ
６，７ 降圧型ＤＣ−ＤＣコンバータ
８ 反転型ＤＣ−ＤＣコンバータ
９，１０ ＬＤＯ
１１ 入力電源部
１２ 誤差増幅器
１３ 位相補償器
１４ ＰＷＭコンパレータ
１５ 発振回路
１６ トランジスタ駆動回路
１７ トランジスタ
１８ インダクタ
１９ ダイオード
２０，２１ 抵抗
２２ コンデンサ
２３〜２５ 基準電圧発生部
２６，２７ レベルシフト
２８〜３０ インバータ
３１〜３３ トランジスタ
３４ コンデンサ
３５ 基準電圧調整器
３５ａ ダイオード
３５ｂ 基準電圧発生器
３５ｃ 抵抗
３６，３７ トランジスタ
３８ 抵抗
３９ トランジスタ
４０ レベルシフト
４１ バッファ
４２ トランジスタ
４３ インダクタ
４４ アンプ
４５ 入力電源制御部
４６，４７ コンパレータ
４８ モード選択部
４９ 電圧制御エラーアンプ
５０，５１ コンデンサ
５２ 抵抗
５３ 電流制御アンプ
５４ 抵抗
５５，５６ コンパレータ
５７ 三角波発生器
５８ 制御ロジック部
５９ ドライバ部
６０ 平均電流検出部
６１ フィードバック回路
６５〜６８ ドライバ
６９〜７２ トランジスタ
７３ コイル
７４ コンデンサ
７５ スイッチ部
７６ 抵抗
７７ コンデンサ
７９，８０ 抵抗
【技術分野】
【０００１】
本発明は、電源システムの電圧安定化技術に関し、特に、異なる電池に対応しながら電源生成の効率を低下させることなく安定した電源電圧を供給するに有効な技術に関する。
【背景技術】
【０００２】
デジタルカメラなどの電子機器には、安定化直流電源などとして、複数のＤＣ−ＤＣコンバータなどからなる電源システムが広く用いられている。電源システムは、Ｌｉ−ＩＯＮ（リチウムイオン）電池や２ＡＡ電池などの入力電源から、レンズ駆動用モータなどに供給する５Ｖ程度の電源、アナログ信号処理用回路やメモリカードなどに供給する３．３Ｖ程度の電源、コア電源に供給する１．８Ｖ／１．２Ｖ程度の電源、メモリなどに供給する２．５Ｖ／１．８Ｖ程度の電源、および撮像素子であるＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）などに供給する１５Ｖ程度、−７．５Ｖ程度の電源などを生成する。
【０００３】
一般的に、入力電源として２ＡＡ電池（たとえば、電圧範囲として１．８Ｖ程度〜３．６Ｖ程度）が用いられる場合、３．３Ｖ程度の電源を生成するには、昇圧型ＤＣ−ＤＣコンバータが用いられ、入力電源としてＬｉ−ＩＯＮ電池（たとえば、電圧範囲として２．２Ｖ程度〜４．５Ｖ程度）が用いられる場合には、昇圧型ＤＣ−ＤＣコンバータが用いるか、または昇圧型ＤＣ−ＤＣコンバータから出力される５Ｖ程度の電源電圧を入力する降圧型ＤＣ−ＤＣコンバータから用いられている。
【０００４】
入力電源として２ＡＡ電池が用いられる場合、目標出力電圧となる３．３Ｖ程度を安定して出力するために、昇圧型ＤＣ−ＤＣコンバータの出力電圧を３．３Ｖよりも高く設定し、ＬＤＯ（Ｌｏｗ Ｄｒｏｐ Ｏｕｔｐｕｔ）などのリニアシリーズレギュレータを介することによって安定した電圧を得ている。
【０００５】
また、２ＡＡ電池が用いられる場合、１．８Ｖ／１．２Ｖ程度の電源を生成する降圧型ＤＣ−ＤＣコンバータ、および２．５Ｖ／１．８Ｖ程度の電源を生成する降圧型ＤＣ−ＤＣコンバータは、該ＤＣ−ＤＣコンバータの出力電圧よりも高い、たとえば、５Ｖ程度の電源を生成する昇圧型ＤＣ−ＤＣコンバータの出力電圧を入力電源として該電源を生成している。
【０００６】
また、反転型ＤＣ−ＤＣコンバータにおいても、該反転型ＤＣ−ＤＣコンバータの入力端子に接続されている出力段のＰチャネルＭＯＳ−ＦＥＴのゲート−ソース間に十分な電圧が印加されずにＯＮ抵抗が悪化し、最大出力電流能力の低下と電源の生成効率が低下することを防止するために、たとえば、５．０Ｖ程度の電源電圧を生成する昇圧型ＤＣ−ＤＣコンバータから出力される電源電圧を用いて電源電圧を生成している。
【０００７】
さらに、この種の電源システムとしては、たとえば、反転型スイッチングレギュレータの制御用ＩＣに含まれる発振回路を正電源入力端子と接地間とに印加される電圧によって駆動する回路構成とすることによって、該発振回路の消費電流を低減するものが知られている（たとえば、特許文献１参照）。
【特許文献１】特開平０５−１９１９６８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ところが、上記のような電源システムでは、次のような問題点があることが本発明者により見い出された。
【０００９】
すなわち、降圧型ＤＣ−ＤＣコンバータが、昇圧型ＤＣ−ＤＣコンバータの出力電圧を用いて電源電圧を生成する場合、昇圧型ＤＣ−ＤＣコンバータにおける損失が増加してしまうことになり、電源システム全体の効率が悪化してしまうという問題がある。
【００１０】
また、反転型ＤＣ−ＤＣコンバータが、昇圧型ＤＣ−ＤＣコンバータの出力電圧を用いて電源電圧を生成する構成では、電池の電圧範囲において、昇圧型ＤＣ−ＤＣコンバータの出力電圧が一定電圧で出力されるために反転型ＤＣ−ＤＣコンバータの最大出力電流の悪化はしないが、効率においては、上記と同様に昇圧型ＤＣ−ＤＣコンバータを介して反転型ＤＣ−ＤＣコンバータの出力電圧を得ることになるので損失が増加し、この場合においても、電源システム全体の効率が低下してしまうという問題がある。
【００１１】
さらに、特許文献１の技術では、発振回路の消費電流を低減させることは可能となるが、制御用ＩＣ内の誤差増幅、基準電圧回路、およびＮＡＮＤ回路などの消費電流は従来どおり比較的大きく、この部分の消費電流低減にはならず、構成回路には比較的高い耐圧を持つ素子を選択することを迫られるためにコストアップの要因となってしまう恐れがある。
【００１２】
本発明の目的は、異なる種類の電池に対応しながら、電源生成の効率を低下させることなく、安定した電源電圧を供給することのできる電源生成技術を提供することにある。
【００１３】
本発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１４】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１５】
本発明は、直流の電源電圧を昇圧／降圧し、任意の直流電圧に変換する昇降圧型ＤＣ−ＤＣコンバータと、直流電圧を安定化させる少なくとも１つのリニアレギュレータと、直流の電源電圧を反転し、任意の直流負電圧に変換する反転型ＤＣ−ＤＣコンバータと、直流の電源電圧を降圧し、任意の直流電圧に変換する降圧型ＤＣ−ＤＣコンバータとを備え、該リニアレギュレータは、昇降圧型ＤＣ−ＤＣコンバータによって変換された電源電圧によって出力電圧を生成するものである。
【００１６】
また、本発明は、直流の電源電圧を昇圧／降圧し、任意の直流電圧に変換する昇降圧型ＤＣ−ＤＣコンバータと、直流電圧を安定化させる少なくとも１つのリニアレギュレータとを備え、該リニアレギュレータは、昇降圧型ＤＣ−ＤＣコンバータによって変換された電源電圧によって出力電圧を生成するものである。
【００１７】
また、本願のその他の発明の概要を簡単に示す。
【００１８】
本発明は、前記昇降圧型ＤＣ−ＤＣコンバータが、昇降圧動作を行う２組のＰＷＭ信号を有し、該ＰＷＭ信号に基づいて、それぞれのスイッチングを行う第１および第２のドライバ部を有し、出力電圧の制御を行う電圧制御部と、該電圧制御部から出力される電流制御指示信号に基づいて、ドライバ部に駆動信号としてＰＷＭ信号を出力する電流制御部とを備え、それら２組のＰＷＭ信号は、電圧制御部によって出力電圧と基準電圧との電位差を誤差積分し、その誤差積分の結果としての電流制御指示を出力し、電流制御部は同電流制御指示とインダクタ電流の平均値との誤差に基づいて生成される第１のＰＷＭ信号と、入力電圧と出力電圧の差電圧に基づいて生成される第２のＰＷＭ信号よりなるものである。
【００１９】
また、本発明は、前記電圧制御部が、ＤＣ−ＤＣコンバータから出力される出力電圧を検出するフィードバック回路と、インダクタ電流の平均値を検出する平均電流検出部と、前記基準電圧とフィードバック回路が検出した出力電圧の電位差とを誤差積分し、駆動電流指示信号として出力する駆動電流指示部と、平均電流検出部から出力された平均値と駆動電流指示部から出力された駆動電流指示信号との誤差信号を出力する比例制御型の電流制御アンプと、該電流制御アンプから出力される誤差信号と三角波とを比較し、その比較結果を第１のＰＷＭ信号として第１のドライバ部に出力する第１の比較部と、入力電圧と出力電圧との差に逆比例する信号と三角波とを比較し、その比較結果を第２のＰＷＭ信号として第２のドライバ部に出力する第２の比較部とを備え、第１のＰＷＭ信号に基づく第１のドライバ部出力と第２のＰＷＭ信号に基づく第２のドライバ部出力において、両出力のハイ電圧期間の中心時刻とロー電圧期間の中心時刻が常に一致するように制御されるものである。
【００２０】
さらに、本発明は、前記反転型ＤＣ−ＤＣコンバータが、出力端子と入力端子との間に接続される第１のスイッチング用トランジスタと、該出力端子から出力される出力電圧を安定化させる負帰還制御信号に基づいて、第１のスイッチング用トランジスタを駆動させるトランジスタ駆動回路とを備え、該トランジスタ駆動回路は、出力端子から出力される出力電圧から、第１のスイッチング用トランジスタを駆動するゲート電圧を生成するものである。
【００２１】
また、本発明は、前記トランジスタ駆動回路が、入力された負帰還制御信号をレベルシフトする第１のレベルシフトと、一方の接続部が入力端子に接続され、第１のスイッチング用トランジスタのゲート電圧をＨｉ電圧に駆動する第１のトランジスタと、入力部が、第１のレベルシフトの出力部に接続され、出力部が第１のトランジスタのゲートに接続され、第１のトランジスタを駆動する第１のインバータと、負帰還制御信号をレベルシフトする第２のレベルシフトと、一方の接続部が、第１のトランジスタの他方の接続部に接続され、第１のスイッチング用トランジスタのゲート電圧をＬｏ電圧に駆動する第２のトランジスタと、入力部が、第２のレベルシフトの出力部に接続され、出力部が第３のトランジスタのゲートに接続され、第２のトランジスタを駆動する第２のインバータと、一方の接続部が第２のトランジスタとカスコード接続され、他方の接続部が、出力端子に接続された第３のトランジスタと、第２のインバータから出力される信号に基づいて、第３のトランジスタを駆動する駆動信号を出力する第３のインバータと、一方の接続部が、第３のインバータの出力部に接続され、他方の接続部が、第３のトランジスタのゲートに接続される第１のコンデンサと、出力部に、第１のコンデンサの他方の接続部が接続された任意の電圧を発生する電圧調整器とを備え、第１のコンデンサは、電圧調整器が調整する電圧と基準電圧との差電圧を充電し、第３のインバータは、第３のトランジスタのゲートに第１のコンデンサに充電された電圧を与えるものである。
【００２２】
さらに、本発明は、前記電圧調整器が、アノードが、第１のコンデンサの他方の接続部に接続されたダイオードと、出力部にダイオードのカソードが接続され、基準電圧を生成する電圧生成部とよりなるものである。
【００２３】
また、本発明は、前記電圧調整器が、アノードが、第１のコンデンサの他方の接続部に接続されたダイオードと、一方の接続部が、ダイオードのカソードが接続され、他方の接続部が、基準電位に接続された抵抗とよりなるものである。
【００２４】
さらに、本発明は、前記降圧型ＤＣ−ＤＣコンバータが、出力端子と入力端子との間に接続されるハイサイドスイッチ側の第２のスイッチング用トランジスタと、出力端子と基準電位との間に接続されるローサイドスイッチ側の第３のスイッチング用トランジスタと、出力端子から出力される出力電圧を安定化させる負帰還制御信号に基づいて、第２のスイッチング用トランジスタを駆動させるトランジスタ駆動回路とを備え、トランジスタ駆動回路は、出力端子から出力される出力電圧から、第２のスイッチング用トランジスタを駆動するゲート電圧を生成するものである。
【００２５】
また、本発明は、前記トランジスタ駆動回路が、入力された負帰還制御信号をレベルシフトする第１のレベルシフトと、一方の接続部が入力端子に接続され、第１のスイッチング用トランジスタのゲート電圧をＨｉ電圧に駆動する第１のトランジスタと、入力部が、第１のレベルシフトの出力部に接続され、出力部が第１のトランジスタのゲートに接続され、第１のトランジスタを駆動する第１のインバータと、負帰還制御信号をレベルシフトする第２のレベルシフトと、一方の接続部が、第１のトランジスタの他方の接続部に接続され、第１のスイッチング用トランジスタのゲート電圧をＬｏ電圧に駆動する第２のトランジスタと、入力部が、第２のレベルシフトの出力部に接続され、出力部が第３のトランジスタのゲートに接続され、第２のトランジスタを駆動する第２のインバータと、該第２のインバータから出力される信号に基づいて、駆動信号を出力する第３のインバータと、一方の接続部が、第３のインバータの出力部に接続され、他方の接続部が、第２のトランジスタの他方の接続部に接続される第２のコンデンサと、出力部に、第２のコンデンサの他方の接続部が接続された任意の電圧を発生する電圧調整器とを備え、第３のインバータから出力される駆動信号に基づいて、第２のコンデンサが電圧調整器が調整する電圧と基準電圧との差電圧を充電するものである。
【発明の効果】
【００２６】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００２７】
（１）昇降圧型ＤＣ−ＤＣコンバータが生成した電圧をリニアレギュレータを介して電源供給することにより、電力変換効率を落とすことなく、ノイズの分離を安易に行うことができる。
【００２８】
（２）また、反転型ＤＣ−ＤＣコンバータ、および降圧型ＤＣ−ＤＣコンバータ内のハイサイド側のスイッチング用トランジスタのオン抵抗を入力端子の電源電圧に係わらずに充分な値を確保できるため、最大出力電流の低下を防止するとともに、電源変換効率を向上させることにより、電池寿命を延ばすことができる。
【００２９】
（３）上記（１）、（２）により、信頼性が高く、高性能で、かつ低コストの電源システムを構成することができる。
【発明を実施するための最良の形態】
【００３０】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００３１】
（実施の形態１）
図１は、本発明の実施の形態１による電源システムの構成例を示すブロック図、図２は、図１の電源システムに設けられた反転型ＤＣ−ＤＣコンバータの構成例を示す回路図、図３は、図２の反転型ＤＣ−ＤＣコンバータにおける各部信号のタイミングチャートである。
【００３２】
本実施の形態１において、電源システム１は、たとえば、デジタルカメラなどの電子機器に用いられる。電源システム１は、図１に示すように、昇圧型ＤＣ−ＤＣコンバータ２〜４、昇降圧型ＤＣ−ＤＣコンバータ５、降圧型ＤＣ−ＤＣコンバータ６，７、反転型ＤＣ−ＤＣコンバータ８、およびＬＤＯ９，１０から構成されており、これらは、たとえば、電源用ＩＣなどからなる。
【００３３】
これら昇圧型ＤＣ−ＤＣコンバータ２〜４、昇降圧型ＤＣ−ＤＣコンバータ５、降圧型ＤＣ−ＤＣコンバータ６，７、ならびに反転型ＤＣ−ＤＣコンバータ８の入力部には、入力端子ＩＮ１〜ＩＮ７を介して入力電源部１１がそれぞれ接続されている。
【００３４】
この入力電源部１１は、電子機器のバッテリなどであり、たとえば、Ｌｉ−ＩＯＮ（リチウムイオン）電池や乾電池などである。昇圧型ＤＣ−ＤＣコンバータ２は、入力電源部１１から供給された電源電圧を昇圧し、たとえば、デジタルカメラのレンズを駆動するモータなどの電源（たとえば、５Ｖ程度）として供給する。
【００３５】
昇圧型ＤＣ−ＤＣコンバータ３は、入力電源部１１から供給された電源電圧を昇圧する。昇圧型ＤＣ−ＤＣコンバータ３が昇圧した電源は、出力端子ＯＵＴ２を介してデジタルカメラの撮像素子となるＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）などの電源（たとえば、１５Ｖ程度）として供給される。
【００３６】
昇圧型ＤＣ−ＤＣコンバータ４は、入力電源部１１から供給された電源電圧を昇圧し、デジタルカメラに設けられたＬＣＤ（Ｌｉｑｉｕｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）のバックライト用ＬＥＤ駆動などの電源として出力端子ＯＵＴ３を介して供給する。
【００３７】
昇降圧型ＤＣ−ＤＣコンバータ５は、入力電源部１１から供給された電源電圧を昇圧／降圧し、リニアシリーズレギュレータであるＬＤＯ９，１０の入力電源として出力端子ＯＵＴ４ｃから供給する。ＬＤＯ９は、昇降圧型ＤＣ−ＤＣコンバータ５が生成した電源電圧から、デジタルカメラの画像処理部におけるアナログ回路系などの電源（たとえば、３．３Ｖ）として出力端子ＯＵＴ４を介して供給する。
【００３８】
ＬＤＯ１０は、昇降圧型ＤＣ−ＤＣコンバータ５が生成した電源電圧から、メモリカードなどの電源（たとえば、３．３Ｖ）として出力端子ＯＵＴ４ａを介して供給する。これらＬＤＯ９，１０によってアナログ系電源とデジタル系電源とを独立に供給することにより、デジタル系からアナログ系へのノイズ干渉を低減している。
【００３９】
降圧型ＤＣ−ＤＣコンバータ６は、入力電源部１１から供給された電源電圧を降圧し、デジタルカメラに設けられたＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）などのメモリの電源（たとえば、１．８Ｖ程度）として出力端子ＯＵＴ５を介して供給する。
【００４０】
降圧型ＤＣ−ＤＣコンバータ７は、入力電源部１１から供給された電源電圧を降圧し、デジタルカメラに設けられた画像処理系の半導体集積回路装置のコア電源（たとえば、１．２Ｖ程度）として出力端子ＯＵＴ６を介して供給する。
【００４１】
反転型ＤＣ−ＤＣコンバータ８は、入力電源部１１から供給された電源電圧を負の電源電圧に生成し、前述した撮像素子であるＣＣＤのバイアス電圧（たとえば、−６Ｖ程度）として出力端子ＯＵＴ７を介して供給する。
【００４２】
図２は、電源システム１に設けられた反転型ＤＣ−ＤＣコンバータ８の構成例を示す回路図である。
【００４３】
反転型ＤＣ−ＤＣコンバータ８は、図示するように、誤差増幅器１２、位相補償器１３、ＰＷＭコンパレータ１４、発振回路１５、トランジスタ駆動回路１６、ＰチャネルＭＯＳＦＥＴからなるトランジスタ１７、インダクタ１８、ダイオード１９、抵抗２０，２１、コンデンサ２２、および基準電圧発生部２３〜２５から構成されている。
【００４４】
誤差増幅器１２の正（＋）側入力端子には、基準電圧発生部２４が生成した基準電圧が供給されるように接続されており、該誤差増幅器１２の出力部には、位相補償器１３、およびＰＷＭコンパレータ１４の正（＋）側入力端子がそれぞれ接続されている。
【００４５】
ＰＷＭコンパレータ１４の負（−）側入力端子には、発振回路１５から出力される三角波形が入力されるように接続されている。このＰＷＭコンパレータ１４の出力部には、トランジスタ駆動回路１６が接続されている。
【００４６】
トランジスタ駆動回路１６は、レベルシフト２６，２７、インバータ２８〜３０、トランジスタ３１〜３３、第１のコンデンサとなるコンデンサ３４、および電圧生成部となる基準電圧調整器３５から構成されている。トランジスタ３１，３３は、たとえば、ＰチャネルＭＯＳＦＥＴからなり、トランジスタ３２は、たとえば、ＮチャネルＭＯＳＦＥＴからなる。
【００４７】
ＰＷＭコンパレータ１４の出力部には、レベルシフト２６，２７の入力部がそれぞれ接続されている。第１のレベルシフトであるレベルシフト２６の出力部には、第１のインバータであるインバータ２８の入力部が接続されており、第２のレベルシフトであるレベルシフト２７の出力部には、第２のインバータであるインバータ２９の入力部が接続されている。インバータ２８の出力部には、第１のトランジスタであるトランジスタ３１のゲートが接続されている。
【００４８】
トランジスタ３１の一方の接続部、およびインバータ２８の電源端子には、入力端子ＩＮ７を介して入力電源１１から供給される電源電圧が入力されるように接続されている。インバータ２９の出力部には、第３のインバータであるインバータ３０の入力部、ならびに第２のトランジスタであるトランジスタ３２のゲートがそれぞれ接続されている。
【００４９】
インバータ３０の出力部には、コンデンサ３４の一方の接続部が接続されており、コンデンサ３４の他方の接続部には、第３のトランジスタであるトランジスタ３３のゲートが接続されている。基準電圧調整器３５は、ダイオード３５ａ、および基準電圧発生器３５ｂからなる。
【００５０】
ダイオード３５ａのアノードには、トランジスタ３３のゲートが接続されており、該ダイオード３５ａのカソードには、基準電圧発生器３５ｂが生成する基準電圧が供給されるように接続されている。
【００５１】
トランジスタ３１の他方の接続部には、トランジスタ３２の一方の接続部、ならびに第１のスイッチング用トランジスタとなるトランジスタ１７のゲートがそれぞれ接続されている。トランジスタ３２の他方の接続部には、トランジスタ３３の一方の接続部が接続されており、該トランジスタ３３の他方の接続部には、出力端子ＯＵＴ７が接続されている。
【００５２】
また、インバータ２９，３０の電源端子には、基準電圧発生部２５が生成した基準電圧が入力されるように接続されている。トランジスタ１７の一方の接続部には、入力端子ＩＮ７が接続されており、該トランジスタ１７の他方の接続部には、外付け部品であるインダクタ１８の一方の接続部、および同じく外付け部品であるダイオード１９のカソードがそれぞれ接続されている。
【００５３】
ダイオード１９のアノード、および外付け部品であるコンデンサ２２の一方の接続部には、出力端子ＯＵＴ７が接続されており、インダクタ１８の他方の接続部とコンデンサ２２の他方の接続部には、基準電位がそれぞれ接続されている。
【００５４】
また、出力端子ＯＵＴ７には、抵抗２０の一方の接続部が接続されており、該抵抗２０の他方の接続部には、抵抗２１の一方の接続部が接続されている。そして、抵抗２１の他方の接続部には、基準電圧発生部２３が生成した基準電圧が供給されるように接続されている。
【００５５】
さらに、抵抗２０と抵抗２１との接続部には、誤差増幅器１２の負（−）側入力端子が接続されている。誤差増幅器１２は、出力端子ＯＵＴ７から出力される電圧と基準電圧発生部２３から出力される基準電圧と間の電圧を抵抗２０，２１で分圧した出力電圧モニタ信号ＭＯＮＩと、基準電圧発生部２４が生成した基準電圧とを比較する。
【００５６】
位相補償器１３は、誤差増幅器１２から出力される出力信号を安定化する。ＰＷＭコンパレータ１４は、誤差増幅器１２から出力された信号と発振回路１５が生成する三角波の基準電圧とを比較し、ＤＵＴＹに変換された信号として出力とする。
【００５７】
トランジスタ駆動回路１６は、ＰＷＭコンパレータ１４から出力されたＤＵＴＹ信号に基づいて、トランジスタ１７を駆動制御する。トランジスタ１７、インダクタ１８、ならびにダイオード１９によって極性が反転された負電圧が出力端子ＯＵＴ７から出力される。
【００５８】
また、出力端子ＯＵＴ７から出力される電圧は、抵抗２０，２１、基準電圧発生部２３、誤差増幅器１２、位相補償器１３、ＰＷＭコンパレータ１４、発振回路１５、トランジスタ駆動回路１６、およびトランジスタ１７によって一定に制御される。
【００５９】
出力端子ＯＵＴ７に出力される電圧Ｖｏｕｔは下記の式で表わされる。
【００６０】
Ｖｏｕｔ＝Ｖｒｅｆ１−（Ｖｒｅｆ２−Ｖｒｅｆ１）×Ｒ１／Ｒ２ （式１）
ここに、Ｒ１は抵抗２０の抵抗値、Ｒ２は抵抗２１の抵抗値であり、Ｖｒｅｆ１は基準電圧基準電圧発生部２４の基準電圧値、Ｖｒｅｆ２は基準電圧基準電圧発生部２３の基準電圧値である。
【００６１】
たとえば、Ｒ１＝４００ＫΩ、Ｒ２＝１００ＫΩ、Ｖｒｅｆ１＝１．２Ｖ、Ｖｒｅｆ２＝３．１Ｖとすると出力端子ＯＵＴ７に出力される電圧Ｖｏｕｔは負電圧の−６．４Ｖ程度となる。
【００６２】
また、基準電圧発生部２３，２４、抵抗２０，２１、誤差増幅器１２、位相補償器１３、ＰＷＭコンパレータ１４、発振回路１５、トランジスタ駆動回路１６、ならびにトランジスタ１７は、たとえば、モノリシックＩＣ化されており、一般にスイッチングレギュレータの制御ＩＣとして提供される。
【００６３】
次に、本実施の形態１におけるトランジスタ駆動回路１６の動作について、図２、および図３のタイミングチャートを用いて説明する。
【００６４】
ここで、図３において、上方から下方にかけては、ＰＷＭコンパレータ１４の出力信号、トランジスタ１７のゲート電圧、トランジスタ３１のゲート電圧、トランジスタ３２のゲート電圧、インバータ３０の出力信号、トランジスタ３３のゲート電圧、図２のノードａ（トランジスタ３２とトランジスタ３３との接続部）、トランジスタ１７の出力信号、インダクタ１８に流れる電流、および出力端子ＯＵＴ７における各信号波形をそれぞれ示している。
【００６５】
まず、インバータ２８の出力がローレベル、インバータ２９の出力がローレベル時に、トランジスタ３１がＯＮ、トランジスタ３２がＯＦＦとなり、トランジスタ１７のゲートを入力端子ＩＮ７の電圧のハイ側電圧に駆動し、トランジスタ１７をＯＦＦする。
【００６６】
その際、インバータ３０の出力は、ハイレベルのためブート容量であるコンデンサ３４には、基準電圧発生部２５が発生する基準電圧と基準電圧調整器３５の発生電圧との差電圧を充電する。
【００６７】
インバータ２８の出力、インバータ２９の出力がハイレベル時に、トランジスタ３１がＯＦＦ、トランジスタ３２がＯＮとなる。インバータ３０の出力はローレベルとなることで、コンデンサ３４に蓄えられた電荷は、整流用のダイオード３５ａにより放電できないため、トランジスタ３３のゲートが負電位となり、該トランジスタ３３もＯＮすることで、トランジスタ１７のゲートをロー側に駆動するためトランジスタ１７をＯＮする。
【００６８】
トランジスタ３３の他方の接続部（ドレイン）は、出力端子ＯＵＴ７に接続され十分な負電圧が印加されている。この動作により、トランジスタ１７のゲートのローレベルは、トランジスタ３３のゲート電位＋トランジスタ３３のしきい値電圧ＶＴＨとなる。
【００６９】
たとえば、基準電圧発生部２５が生成する基準電圧を約３．１Ｖとすると、インバータ３０の出力であるハイレベルは、基準電圧発生部２５が生成する基準電圧の電位とほぼ同じ約３．１Ｖになる。
【００７０】
基準電圧調整器３５における基準電圧を０Ｖとすると、コンデンサ３４に充電される電圧は、基準電圧発生部２５の基準電圧の電位からダイオード３５ａの順電圧ＶＦとの差電圧となる。
【００７１】
順電圧ＶＦを一般的な、０．７Ｖ程度とすると、コンデンサ３４の間に充電される電圧は約２．４Ｖとなる。このためインバータ３０の出力がローレベル時に、ほぼ０Ｖになったとすると、コンデンサ３４の間に充電された電荷はダイオード３５ａにより放電はされないため、トランジスタ３３のゲート電位は約−２．４Ｖの負電位となる。
【００７２】
これより、トランジスタ１７のゲート電圧は、トランジスタ３３のゲート電位の約２．４Ｖにトランジスタ３３のしきい値電圧ＶＴＨ＝０．８Ｖ程度を加算した−１．６Ｖ程度となる。
【００７３】
入力電源部１１の電圧を、たとえば、２．０Ｖ程度とすると、トランジスタ１７のゲート−ソース間電圧は、２．０Ｖ−（−１．６Ｖ）＝３．６Ｖ程度が得られ（図３の電位差Ｃ）、入力電源部１１の電圧以上の電圧をトランジスタ１７のゲートに印加することが可能となる。
【００７４】
また、基準電圧調整器３５の発生する電圧は、入力電源部１１の電圧をモニタすることでコンデンサ３４への充電電圧を調整することが可能である。たとえば、入力電源部１１の電圧が約５．０Ｖの場合に、コンデンサ３４間に充電される電圧を０Ｖ程度とし、トランジスタ３３のしきい値電圧ＶＴＨを０．８Ｖ程度とすると、トランジスタ１７のゲート電圧は約４．２Ｖとなり、トランジスタ１７ゲートへの過大な電圧印加を防止することができる。
【００７５】
さらに、コンデンサ３４に充電された電荷は、その接続先がトランジスタ３３のゲートのみであるので、通常動作において放電する経路はない。このため、コンデンサ３４は、比較的小さい値の容量値が使用可能であり、それによって、コンデンサ３４を小さくすることができ、トランジスタ３３のゲートを高速駆動を可能とするとともに、コンデンサ３４への充放電が少ないことより消費電流を極めて小さくすることができる。
【００７６】
また、入力電源部１１の電圧以上の電圧をトランジスタ１７のゲートに印加することが可能となるため、入力電源部１１の電圧が比較的低い場合でも、トランジスタ１７のオン抵抗の悪化を生じないことより、トランジスタ１７の最大電流の確保が可能となる。
【００７７】
反転型ＤＣ−ＤＣコンバータ８での損失は、入力電源部１１の電圧が比較的低い２．４Ｖ程度においても、トランジスタ１７のオン抵抗を０．５Ω程度と小さくできるため、出力電流Ｉｏを５０ｍＡ程度 、出力電圧Ｖｏを７．５Ｖ程度の時の効率を８０％と仮定すると、反転型ＤＣ−ＤＣコンバータ８の損失は、損失ｐｄ＝Ｉｏ×Ｖｏ（１／Ｅｆｆｉ−１）＝５０ｍＡ×７．５Ｖ（１／０．８０−１）＝９３．８ｍＷとなり、損失を大幅に低減することができ、電力変換効率（Ｅｆｆｉ）を向上させることができる。
【００７８】
（実施の形態２）
図４は、本発明の実施の形態２による反転型ＤＣ−ＤＣコンバータの構成例を示す回路図、図５は、図４の反転型ＤＣ−ＤＣコンバータにおける各部信号のタイミングチャートである。
【００７９】
本実施の形態２において、電源システム１は、前記実施の形態１の図１と同様に、昇圧型ＤＣ−ＤＣコンバータ２〜４、昇降圧型ＤＣ−ＤＣコンバータ５、降圧型ＤＣ−ＤＣコンバータ６，７、反転型ＤＣ−ＤＣコンバータ８、およびＬＤＯ９，１０から構成されている。
【００８０】
また、電源システム１における反転型ＤＣ−ＤＣコンバータ８は、前記実施の形態１の図２と同様に、誤差増幅器１２、位相補償器１３、ＰＷＭコンパレータ１４、発振回路１５、トランジスタ駆動回路１６、ＰチャネルＭＯＳＦＥＴからなるトランジスタ１７、インダクタ１８、ダイオード１９、抵抗２０，２１、コンデンサ２２、および基準電圧発生部２３〜２５からなる。
【００８１】
さらに、トランジスタ駆動回路１６は、図４に示すように、レベルシフト２６，２７、インバータ２８〜３０、トランジスタ３１〜３３、コンデンサ３４、および基準電圧調整器３５からなる図２の構成に、ＰチャネルＭＯＳＦＥＴからなるトランジスタ３６，３７、ならびに抵抗３８が新たに追加されている。また、基準電圧調整器３５の構成も図２と異なっており、基準電圧発生器３５ｂの代わりに抵抗３５ｃが設けられている。
【００８２】
トランジスタ３６のゲートには、基準電圧発生部２５の基準電圧が供給されるように接続されており、該トランジスタ３６の一方の接続部には、抵抗３８の他方の接続部が接続されている。
【００８３】
抵抗３８の一方の接続部には、トランジスタ３７の一方の接続部が接続されており、該トランジスタ３７の他方の接続部には、入力端子ＩＮ７が接続されている。また、トランジスタ３７のゲートには、インバータ２８の出力部が接続されている。
【００８４】
また、基準電圧調整器３５において、ダイオード３５ａのカソードには、抵抗３５ｃの一方の接続部が接続されており、該抵抗３５ｃの他方の接続部には、基準電位が接続されている。その他の接続構成については、前記実施の形態１の図２と同様となっているので、説明は省略する。
【００８５】
次に、本実施の形態２におけるトランジスタ駆動回路１６の動作について、図４、および図５のタイミングチャートを用いて説明する。
【００８６】
ここで、図５においては、上方から下方にかけて、入力端子ＩＮ７、ＰＷＭコンパレータ１４の出力信号、トランジスタ１７のゲート電圧、トランジスタ３１のゲート電圧、トランジスタ３２のゲート電圧、インバータ３０の出力信号、トランジスタ３３のゲート電圧、図２のノードａ（トランジスタ３２とトランジスタ３３との接続部）、トランジスタ１７の出力信号、インダクタ１８に流れる電流、および出力端子ＯＵＴ７における各信号波形をそれぞれ示している。
【００８７】
トランジスタ１７と連動するトランジスタ３７がＯＮ時に、入力電源部１１の電位が抵抗３８の片側に印加される。トランジスタ３６のゲートは、基準電圧発生部２５の基準電圧に接続され、トランジスタ３６のソース電位を決める。
【００８８】
抵抗３８はトランジスタ３６の一方の接続部（ソース）に接続されるため、該抵抗３８に差電圧が印加されて電流が流れる。この電流は、トランジスタ３６を介して抵抗３５ｃとダイオード３５ａとに流れるため、入力電源部１１の電圧にほぼ比例した電圧がトランジスタ３３のゲートに発生する。
【００８９】
ここで、基準電圧発生部２５の基準電圧を、たとえば、約３．１Ｖとすると、該基準電の３．１Ｖ＋トランジスタ３６のしきい値電圧ＶＴＨ以上の入力電源部１１の電圧から基準電圧調整器３５の電圧は調整可能となる。
【００９０】
このため、入力電源部１１の電圧が低い場合は、トランジスタ１７のＯＮ時の該トランジスタ１７ゲート−ソース間電圧を入力電源部１１の電圧より高くすることができ（図５、電位差Ｅ）、入力電源部１１の電圧が高い場合は、基準電圧調整器３５によりトランジスタ１７のＯＮ時のトランジスタ１７におけるゲート−ソース間電圧を入力電源部１１の電圧より低く設定（図５、電位差Ｆ）することができる。
【００９１】
（実施の形態３）
図６は、本発明の実施の形態３による反転型ＤＣ−ＤＣコンバータの構成例を示す回路図である。
【００９２】
本実施の形態３においても、電源システム１は、前記実施の形態１の図１と同様に、昇圧型ＤＣ−ＤＣコンバータ２〜４、昇降圧型ＤＣ−ＤＣコンバータ５、降圧型ＤＣ−ＤＣコンバータ６，７、反転型ＤＣ−ＤＣコンバータ８、およびＬＤＯ９，１０から構成されている。
【００９３】
また、電源システム１における反転型ＤＣ−ＤＣコンバータ８は、前記実施の形態１の図２と同様に、誤差増幅器１２、位相補償器１３、ＰＷＭコンパレータ１４、発振回路１５、トランジスタ駆動回路１６、ＰチャネルＭＯＳＦＥＴからなるトランジスタ１７、インダクタ１８、ダイオード１９、抵抗２０，２１、コンデンサ２２、および基準電圧発生部２３〜２５からなる。
【００９４】
トランジスタ駆動回路１６は、図６に示すように、前記実施の形態１の図２の構成からトランジスタ３３を取り除いたものとなっている。トランジスタ３２の他方の接続部には、ダイオード３５ａのアノードが接続されており、出力端子ＯＵＴ７の電位に影響されない。
【００９５】
トランジスタ１７におけるゲートのローレベルは、トランジスタ３２のソース電位となる。このトランジスタ３２のソース電位は、コンデンサ３４に蓄えられた電荷の放電される電位により決定される。
【００９６】
インバータ３０の出力は、ハイレベル時にコンデンサ３４には、基準電圧発生部２５の基準電圧と電圧調整器３５による発生電圧との差電圧を充電する。インバータ２８、およびインバータ２９の出力がそれぞれハイレベル時に、トランジスタ３１がＯＦＦし、トランジスタ３２がＯＮとなり、インバータ３０の出力は、ローレベルとなることで、コンデンサ３４に蓄えられた電荷はダイオード３５ａによって放電できないため、トランジスタ３２のソースは負電位となり、トランジスタ１７のゲートを負電位のローレベルに駆動する。そのため、トランジスタ１７がＯＮとなって入力電源部１１の電圧以上の電圧を、該トランジスタ１７のゲート電圧として印加可能となる。
【００９７】
この図６に示した例では、コンデンサ３４は、トランジスタ３２を介して、トランジスタ１７のゲートに接続されているため、該トランジスタ１７のゲートの負電位は、コンデンサ３４に蓄えらる電荷と、その電荷がトランジスタ１７のゲート容量に移動する量、電圧調整器３５における発生電圧、および基準電圧発生部２５の基準電圧で決まる。
【００９８】
（実施の形態４）
図７は、本発明の実施の形態４による降圧型ＤＣ−ＤＣコンバータの構成例を示す回路図である。
【００９９】
前記実施の形態３の図６に示したトランジスタ１７を駆動するトランジスタ駆動回路１６は、たとえば、図１に示す降圧型ＤＣ−ＤＣコンバータ６（，７）、および昇降圧型ＤＣ−ＤＣコンバータ５にも適用することができる。図７は、降圧型ＤＣ−ＤＣコンバータ６（，７）における出力段を示したものである。
【０１００】
構成は、図７に示すように、ＰチャネルＭＯＳＦＥＴのハイサイド側スイッチングトランジスタとなるトランジスタ１７、前段に設けられたＰＷＭコンパレータ１４（図１）の信号に基づいて該トランジスタ１７を駆動するトランジスタ駆動回路１６、ＮチャネルＭＯＳＦＥＴからなりローサイド側スイッチングトランジスタとなるトランジスタ３９、ＰＷＭコンパレータ１４（図１）の信号をレベル変換するレベルシフト４０、レベルシフト４０から出力される信号に基づいてトランジスタ３９を駆動するバッファ４１からなる。
【０１０１】
また、外付け部品として、インダクタ１８、安定化容量となるコンデンサ２２が設けられており、トランジスタ１７とトランジスタ３９とは交互にＯＮ／ＯＦＦを繰り返す一般的な降圧スイッチングレギュレータの出力段である。
【０１０２】
この場合、トランジスタ駆動回路１６は、前述したように前記実施の形態３の図６と同様の構成となっており、それにより、入力電源部１１の電圧以上の電圧をトランジスタ１７のゲート電圧として印加することができる。
【０１０３】
本構成での損失は、たとえば、降圧型ＤＣ−ＤＣコンバータ６の出力端子ＯＵＴ５の電圧Ｖｏ＝１．８Ｖ程度とし、入力電源部１１の電圧を２．４Ｖ程度、出力端子ＯＵＴ５で消費する電流が１００ｍＡ程度、降圧型ＤＣ−ＤＣコンバータ６の効率（Ｅｆｆｉ）を９０％とすると、降圧型ＤＣ−ＤＣコンバータ６での損失Ｐｄ（降圧型ＤＣ−ＤＣコンバータ６）＝Ｉｏ×Ｖｏ（１／Ｅｆｆｉ−１）＝１００ｍＡ×１．８Ｖ（１／０．９−１）＝２０ｍＷ程度となる。
【０１０４】
入力電源部１１の電圧が比較的高い場合、入力電源部１１の電圧を４．５Ｖ程度、出力電流Ｉｏを１００ｍＡ程度の時に、降圧型ＤＣ−ＤＣコンバータ６の効率（Ｅｆｆｉ）＝８５％とすると、降圧型ＤＣ−ＤＣコンバータ６の損失Ｐｄ＝Ｉｏ×Ｖｏ（１／Ｅｆｆｉ−１）＝１００ｍＡ×１．８Ｖ（１／０．８５−１）＝３１．８ｍＷとなる。
【０１０５】
このように、入力端子電圧に係わらず、入力端子ＩＮ５の入力電圧よりもトランジスタ１７のゲート駆動電圧のダイナミックレンジを広くとれることにより、トランジスタ１７を充分にＯＮができ、入力端子ＩＮ５（，ＩＮ６）が入力電源部１１に直結することが可能となる。
【０１０６】
また、２ＡＡ、またはリチウムイオンなどの種類の異なる電池を入力電源部１１として用いた場合であっても、電力変換の効率の悪化を防止することができるとともに、最大出力電流の低下を防止することができる。
【０１０７】
（実施の形態５）
図８は、本発明の実施の形態５による昇圧型ＤＣ−ＤＣコンバータの入力電源に接続する電源スイッチの一例を示す回路図、図９は、本発明の実施の形態５による昇圧型ＤＣ−ＤＣコンバータの入力電源に接続する電源スイッチの他の例を示す回路図である。
【０１０８】
前記実施の形態１〜３に示したトランジスタ駆動回路１６は、たとえば、図１に示す昇圧型ＤＣ−ＤＣコンバータ３の入力電源に接続する電源スイッチなどにも適用することができる。
【０１０９】
図８は、昇圧型ＤＣ−ＤＣコンバータ３の入力電源に接続する電源スイッチの出力段において、図６のトランジスタ駆動回路１６を適用した一例を示した回路であり、図９は、昇圧型ＤＣ−ＤＣコンバータ３の入力電源に接続する電源スイッチの出力段において、図４のトランジスタ駆動回路１６を適用した一例を示した回路である。
【０１１０】
トランジスタ駆動回路１６が駆動する電源スイッチとなるトランジスタ４２は、ＰチャネルＭＯＳＦＥＴからなり、インダクタ４３は、入力端子ＩＮ２と入力電源部１１の間に接続された入力端子ＩＮ８との間にトランジスタ４２を介して接続されている。
【０１１１】
トランジスタ４２は、該トランジスタ４２のＯＮ時に昇圧型ＤＣ−ＤＣコンバータ３への電源入力を行い、電源スイッチＯＮ／ＯＦＦ信号８１によってＯＮ／ＯＦＦ動作する。
【０１１２】
トランジスタ４２のＯＦＦ時に昇圧型ＤＣ−ＤＣコンバータ３の入力端子ＩＮ２への電源入力を禁止すると共に出力端子ＯＵＴ２に接続されている安定化容量となるコンデンサへの充電を防止する。
【０１１３】
この場合においても、同様に、入力電源部１１の電圧が低い場合に、トランジスタ４２のゲート駆動電圧を入力電源部１１の電圧以上に取れることになり、入力電源部１１が比較的低い場合でもトランジスタ４２のオン抵抗を低くすることができるために、該トランジスタ４２における損失を低下させることができる。
【０１１４】
（実施の形態６）
図１０は、本発明の実施の形態６による昇降圧型ＤＣ−ＤＣコンバータの構成例を示す回路図、図１１は、昇降圧モードにおける昇降圧型ＤＣ−ＤＣコンバータの入力側ＤＵＴＹ制御の一例を示す説明図、図１２は、昇降圧モードにおける昇降圧型ＤＣ−ＤＣコンバータでのコイル駆動端とコイル電流の波形を示す説明図である。
【０１１５】
本実施の形態６においては、図１の電源システム１に設けられた昇降圧型ＤＣ−ＤＣコンバータ５について説明する。
【０１１６】
昇降圧型ＤＣ−ＤＣコンバータ５は、３モード切り替え型であり、この３モードとは、降圧、昇圧、および昇降圧モードの３つのモードを示している。一般に入力レンジが広い昇降圧型ＤＣ−ＤＣコンバータでは、効率の最適化を行う為、３モードを有している。
【０１１７】
昇降圧型ＤＣ−ＤＣコンバータ５は、図１０に示すように、アンプ４４、入力電源制御部４５、コンパレータ４６，４７、モード選択部４８、電圧制御エラーアンプ４９、コンデンサ５０，５１、抵抗５２、電流制御アンプ５３、抵抗５４、コンパレータ５５，５６、三角波発生器５７、制御ロジック部５８、ドライバ部５９、平均電流検出部６０、およびフィードバック回路６１から構成されている。また、電圧制御エラーアンプ４９、コンデンサ５０，５１、ならびに抵抗５２によって駆動電流指示部が構成されている。
【０１１８】
アンプ４４の正（＋）側入力端子には、入力電源部１１から供給される入力電圧Ｖｉが供給される入力電圧端子Ｖｉｎが接続されており、該アンプ４４の負（−）側入力端子には、昇降圧型ＤＣ−ＤＣコンバータ５から出力される出力電圧Ｖｏが入力されるように接続されている。
【０１１９】
アンプ４４の出力部には、コンパレータ４６の正（＋）側入力端子、コンパレータ４７の正（＋）側入力端子、ならびに入力電源制御部４５における３つの入力端子のうちの任意の１つの入力端子がそれぞれ接続されている。コンパレータ４６の負（−）側入力端子、および入力電源制御部４５の他の入力端子には、しきい値電圧Ｖｔｈｈがそれぞれ入力されるように接続されている。
【０１２０】
また、入力電源制御部４５の残りの１つの入力端子、およびコンパレータ４７の負（−）側入力端子には、下限しきい値Ｖｔｈｌがそれぞれ入力されるように接続されている。これらコンパレータ４６，４７の出力部には、モード選択部４８の入力部がそれぞれ接続されている。
【０１２１】
入力電源制御部４５の出力部には、第２の比較部となるコンパレータ５６の正（＋）側入力端子が接続されている。コンパレータ５６の負（−）側入力端子、およびに第１の比較部となるコンパレータ５５の負（−）側入力端子は、三角波発生器５７が発生する三角波が入力されるように接続されている。
【０１２２】
コンパレータ５５の正（＋）側入力端子には、抵抗５４の一方の接続部、ならびに電流制御アンプ５３の出力部がそれぞれ接続されている。抵抗５４の他方の接続部には、基準電圧Ｖｒｅｆ１が供給されるように接続されている。
【０１２３】
電流制御アンプ５３の正（＋）側入力端子には、電圧制御エラーアンプ４９の出力部、コンデンサ５０の一方の接続部、および抵抗５２の一方の接続部がそれぞれ接続されている。
【０１２４】
抵抗５２の他方の接続部には、コンデンサ５１の一方の接続部が接続されている。コンデンサ５０の他方の接続部、ならびにコンデンサ５１の他方の接続部には、接地電位ＡＧＮＤが接続されている。
【０１２５】
電圧制御エラーアンプ４９の負（−）側入力端子には、フィードバック回路６１から出力される検出電圧ＶＦＢが入力されるように接続されている。
【０１２６】
電流制御アンプ５３の負（−）側入力端子には、平均電流検出部６０から出力される電流検出結果Ｖｓｅｎｓが入力されるように接続されている。モード選択部４８の出力部には、制御ロジック部５８の入力部が接続されており、該モード選択部４８から出力されるモード信号ＭＯＤＥが入力される。
【０１２７】
また、制御ロジック部５８には、コンパレータ５５から出力される電流制御用ＰＷＭ信号Ｄｃｔｌ、ならびにコンパレータ５６から出力される入力電圧調整用ＰＷＭ信号Ｄｉｎがそれぞれ入力されるように接続されている。
【０１２８】
ロジック制御部５８の２つの出力部には、ドライバ部５９の入力部がそれぞれ接続されている。ドライバ部５９は、ドライバ６５〜６８、およびトランジスタ６９〜７２から構成されている。
【０１２９】
ドライバ６６，６７は、インバータからなり、トランジスタ６９〜７２は、たとえば、ＮチャネルＭＯＳＦＥＴからなる。制御ロジック部５８の一方の出力部には、ドライバ６５，６６の入力部がそれぞれ接続されており、該制御ロジック部５８の他方の出力部には、ドライバ６７，６８の入力部がそれぞれ接続されている。
【０１３０】
ドライバ６５〜６８の出力部には、トランジスタ６９〜７２のゲートがそれぞれ接続されている。トランジスタ６９の一方の接続部には、入力電圧端子Ｖｉｎが接続されている。
【０１３１】
トランジスタ６９の他方の接続部には、トランジスタ７０の一方の接続部、ならびに端子ＬＸ１がそれぞれ接続されている。トランジスタ７０の他方の接続部には、トランジスタ７２の他方の接続部、および基準電位端子ＰＧＮＤがそれぞれ接続されている。
【０１３２】
トランジスタ７１の一方の接続部には、出力端子ＯＵＴ４ｃが接続されている。この出力端子ＯＵＴ４ｃが昇降圧型ＤＣ−ＤＣコンバータ５の出力部となる。
【０１３３】
トランジスタ７１の他方の接続部には、端子ＬＸ２、ならびにトランジスタ７２の一方の接続部がそれぞれ接続されている。また、端子ＬＸ１と端子ＬＸ２との間には、コイル７３が外部接続されており、出力端子ＯＵＴ４ｃと基準電位端子ＰＧＮＤとの間には、平滑用のコンデンサ７４が外部接続されている。
【０１３４】
平均電流検出部６０は、スイッチ部７５、抵抗７６、コンデンサ７７、ならびに電流センスアンプ７８から構成されている。サンプル／ホールド回路となるスイッチ部７５の一方の接続部には、端子ＬＸ１が接続されており、該スイッチ部７５の他方の接続部には、抵抗７６の一方の接続部が接続されている。
【０１３５】
スイッチ部７５の制御端子には、制御ロジック部５８から出力される制御信号が入力されるように接続されており、該スイッチ部７５は、この制御信号に基づいて、ＯＮ／ＯＦＦ動作を行う。
【０１３６】
抵抗７６の他方の接続部には、ローパスフィルタとなるコンデンサ７７の一方の接続部、および電流センスアンプ７８の一方の入力部がそれぞれ接続されている。入力端子ＩＮ４には、コンデンサ７７の他方の接続部、および電流センスアンプ７８の他方の入力部がそれぞれ接続されている。そして、電流センスアンプ７８から出力される信号が電流検出結果Ｖｓｅｎｓとなる。
【０１３７】
フィードバック回路６１は、抵抗７９，８０から構成されている。抵抗７９の一方の接続部には、出力端子ＯＵＴ４ｃが接続されており、抵抗８０の一方の接続部には、基準電位端子ＰＧＮＤが接続されている。抵抗７９の他方の接続部には、抵抗８０の他方の接続部が接続されており、この接続部から出力される信号が検出電圧ＶＦＢとなる。
【０１３８】
この昇降圧型ＤＣ−ＤＣコンバータ５は、入力端子ＩＮ４から入力される入力電圧Ｖｉｎと出力端子ＯＵＴ４ｃから出力される出力電圧Ｖｏの差をアンプ４４によって抽出し、入力電圧Ｖｉｎが出力電圧Ｖｏより確実に高いときには降圧モードが選択され、確実に低いときには昇圧モードが選択され、入力電圧Ｖｉｎと出力電圧Ｖｏとが近い電圧の際には昇降圧モードがコンパレータ４６，４７とモード選択回路４８とによって選択される。
【０１３９】
出力段の構成は、コイル７３の両端が電源、および基準電位に相補動作するトランジスタ６９〜７２を有し、コイル７３の一方の端部がトランジスタ６９，７０を介して入力端子ＩＮ４に接続されており、コイル７３の他方の端部がトランジスタ７１，７２を介して出力端子ＯＵＴ４ｃに接続される昇降圧動作可能なコンバータとなっている。
【０１４０】
降圧動作モードでは、トランジスタ７２は常にＯＦＦし、トランジスタ７１は常にＯＮしており、トランジスタ６９，７０が上記電流制御によってコイル７３に流れる電流を調整して出力電圧を可変する。
【０１４１】
昇圧モードでは、トランジスタ６９は常にＯＮし、トランジスタ７０は常にＯＦＦしており、トランジスタ７１，７２が上記電流制御によってコイル７３に流れる電流を調整して出力電圧を可変する。
【０１４２】
また、昇降圧モードでは、上記した降圧モードと昇圧モードとを組み合わせた動作となり、トランジスタ６９，７０、およびトランジスタ７１，７２の双方が動作する。フィードバック回路６１において、出力電圧Ｖｏを抵抗分割した検出電圧ＶＦＢと基準電圧Ｖｒｅｆ０との差電位をエラーアンプで増幅し、位相補償器となるコンデンサ５０，５１、および抵抗５２にて誤差積分を行う。
【０１４３】
そして、電流制御アンプ５３によって、誤差積分結果と平均電流検出回路６０による電流検出結果Ｖｓｅｎｓとの誤差を出力し、駆動電流指示信号Ｖｏｕｔｃｔｌとして出力される。
【０１４４】
駆動電流指示信号Ｖｏｕｔｃｔｌは、コンパレータ５５によって三角波発生器５７が発生する三角波と比較され、電流制御信号Ｄｃｔｌを決定する。また、昇降圧モード時には、アンプ４４で検出される（入力電圧Ｖｉｎ−出力電圧Ｖｏ）の結果に基づいたＰＷＭ信号Ｄｉｎがコンパレータ５６で生成される。
【０１４５】
電流制御信号Ｄｉｎは、大きすぎると出力電圧Ｖｏに上ずりが発生し、小さすぎるとコイル７４に流れる電流が増加し効率低下を招く。理想的には、Ｖｏ−（Ｖｉｎ×Ｄｉｎ）＝αを保つのがよい。ここでは、たとえば、図１１に示すように、（Ｖｉｎ−Ｖｏ）に対して、Ｄｉｎを徐々に減らしていくことで、理想に近い状態を実現している。
【０１４６】
さらに、昇降圧モードの際には、端子ＬＸ１と端子ＬＸ２とのスイッチングを三角波発振に同期させることで、図１２に示すように双方のＰＷＭ重心を一致させ、コイル７４のコイル電流の脈動を低減している。これにより、コイル７４のＡＣＲによる損失を低減し、変換効率を向上させる(図１２参照)。
【０１４７】
また、降圧モードでは、ＰＷＭ信号Ｄｃｔｌに応じて、トランジスタ６９，７０がそれぞれスイッチングし、トランジスタ７１がＯＮ、トランジスタ７２がＯＦＦとなり、昇圧モードでは、ＰＷＭ信号Ｄｃｔｌに応じてトランジスタ７１，７２がそれぞれスイッチングし、トランジスタ６９がＯＮし、トランジスタ７０がＯＦＦとなる。
【０１４８】
さらに、昇降圧モードでは、ＰＷＭ信号Ｄｃｔｌに応じて、トランジスタ７１，７２がそれぞれスイッチングし、ＰＷＭ信号Ｄｉｎに応じて、トランジスタ６９，７０がそれぞれスイッチングする。
【０１４９】
昇降圧型ＤＣ−ＤＣコンバータ５については、出力電圧をＬＤＯ９，１０でそれぞれ要求されるアナログ系、デジタル系の電圧（たとえば、３．３Ｖ程度）よりも少し高めに設定する、たとえば、後段に接続されるＬＤＯ９，１０の入出力に生じるドロップ電圧特性（０．２Ｖ程度）、および昇降圧型ＤＣ−ＤＣコンバータ５の出力リップル電圧分（０．００５Ｖ程度）を考慮し、ＬＤＯ９，１０の出力電圧より、０．３Ｖ程度高い出力電圧とすることで、昇降圧型ＤＣ−ＤＣコンバータ５の出力電圧は３．６Ｖ程度の出力設定により、後段のＬＤＯ９，１０の入力電源として供給可能となる。
【０１５０】
本構成での損失は、たとえば、昇降圧型ＤＣ−ＤＣコンバータ５の出力電圧Ｖｏが３．６Ｖ程度とし、アナログ系、ならびにデジタル系３．３Ｖ程度で消費する電流が、５０ｍＡ程度それぞれ流れるとすると、ＬＤＯ９，１０における損失は、損失Ｐｄ＝（３．６Ｖ−３．３Ｖ）×５０ｍＡ×２＝３０ｍＷとなる。
【０１５１】
入力電源部１１の電圧を２．４Ｖ程度、出力電流Ｉｏ＝１００ｍＡ程度の時に、昇降圧型ＤＣ−ＤＣコンバータ５の効率Ｅｆｆｉ＝９０％とすると、昇降圧型ＤＣ−ＤＣコンバータ５での損失は、損失Ｐｄ＝Ｉｏ×Ｖｏ（１／Ｅｆｆｉ−１）＝５０ｍＡ×２×３．６Ｖ（１／０．９−１）＝４０ｍＷとなり、合計損失は７０ｍＷ程度となる。
【０１５２】
入力電源部１１の電圧が比較的高い場合、入力電源部１１の電圧を４．５Ｖ程度、出力電流Ｉｏ＝１０００ｍＡ程度の時に、昇降圧型ＤＣ−ＤＣコンバータ５の効率が効率Ｅｆｆｉ＝９０％程度とすると、昇降圧型ＤＣ−ＤＣコンバータ５での損失は、損失Ｐｄ＝（(昇降圧型ＤＣ−ＤＣコンバータ５）＝Ｉｏ×Ｖｏ（１／Ｅｆｆｉ−１）＝５０ｍＡ×２×３．６Ｖ（１／０．９−１）＝４０ｍＷとなり、損失Ｐｄ（ＬＤＯ）との合計損失は７０ｍＷとなり、入力電源部１１の電圧に係わらずに損失を一定にすることができる。
【０１５３】
このように、入力電源部１１の電圧が高い場合であっても、損失を一定に保つことができるので、電力変換効率を向上させることができる。
【０１５４】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【産業上の利用可能性】
【０１５５】
本発明は、ＤＣ−ＤＣコンバータにおけるバッテリ減電圧時の電源生成の高効率化技術に適している。
【図面の簡単な説明】
【０１５６】
【図１】本発明の実施の形態１による電源システムの構成例を示すブロック図である。
【図２】図１の電源システムに設けられた反転型ＤＣ−ＤＣコンバータの構成例を示す回路図である。
【図３】図２の反転型ＤＣ−ＤＣコンバータにおける各部信号のタイミングチャートである。
【図４】本発明の実施の形態２による反転型ＤＣ−ＤＣコンバータの構成例を示す回路図である。
【図５】図４の反転型ＤＣ−ＤＣコンバータにおける各部信号のタイミングチャートである。
【図６】本発明の実施の形態３による反転型ＤＣ−ＤＣコンバータの構成例を示す回路図である。
【図７】本発明の実施の形態４による降圧型ＤＣ−ＤＣコンバータの構成例を示す回路図である。
【図８】本発明の実施の形態５による昇圧型ＤＣ−ＤＣコンバータの入力電源部に接続する電源スイッチの一例を示す回路図である。
【図９】本発明の実施の形態５による昇圧型ＤＣ−ＤＣコンバータの入力電源部に接続する電源スイッチの他の例を示す回路図である。
【図１０】本発明の実施の形態６による昇降圧型ＤＣ−ＤＣコンバータの構成例を示す回路図である。
【図１１】昇降圧モードにおける昇降圧型ＤＣ−ＤＣコンバータの入力側ＤＵＴＹ制御の一例を示す説明図である。
【図１２】昇降圧モードにおける昇降圧型ＤＣ−ＤＣコンバータでのコイル駆動端とコイル電流の波形を示す説明図である。
【符号の説明】
【０１５７】
１ 電源システム
２〜４ 昇圧型ＤＣ−ＤＣコンバータ
５ 昇降圧型ＤＣ−ＤＣコンバータ
６，７ 降圧型ＤＣ−ＤＣコンバータ
８ 反転型ＤＣ−ＤＣコンバータ
９，１０ ＬＤＯ
１１ 入力電源部
１２ 誤差増幅器
１３ 位相補償器
１４ ＰＷＭコンパレータ
１５ 発振回路
１６ トランジスタ駆動回路
１７ トランジスタ
１８ インダクタ
１９ ダイオード
２０，２１ 抵抗
２２ コンデンサ
２３〜２５ 基準電圧発生部
２６，２７ レベルシフト
２８〜３０ インバータ
３１〜３３ トランジスタ
３４ コンデンサ
３５ 基準電圧調整器
３５ａ ダイオード
３５ｂ 基準電圧発生器
３５ｃ 抵抗
３６，３７ トランジスタ
３８ 抵抗
３９ トランジスタ
４０ レベルシフト
４１ バッファ
４２ トランジスタ
４３ インダクタ
４４ アンプ
４５ 入力電源制御部
４６，４７ コンパレータ
４８ モード選択部
４９ 電圧制御エラーアンプ
５０，５１ コンデンサ
５２ 抵抗
５３ 電流制御アンプ
５４ 抵抗
５５，５６ コンパレータ
５７ 三角波発生器
５８ 制御ロジック部
５９ ドライバ部
６０ 平均電流検出部
６１ フィードバック回路
６５〜６８ ドライバ
６９〜７２ トランジスタ
７３ コイル
７４ コンデンサ
７５ スイッチ部
７６ 抵抗
７７ コンデンサ
７９，８０ 抵抗
【特許請求の範囲】
【請求項１】
直流の電源電圧を昇圧／降圧し、任意の直流電圧に変換する昇降圧型ＤＣ−ＤＣコンバータと、
直流電圧を安定化させる少なくとも１つのリニアレギュレータと、
直流の電源電圧を反転し、任意の直流負電圧に変換する反転型ＤＣ−ＤＣコンバータと、
直流の電源電圧を降圧し、任意の直流電圧に変換する降圧型ＤＣ−ＤＣコンバータとを備え、
前記リニアレギュレータは、
前記昇降圧型ＤＣ−ＤＣコンバータによって変換された電源電圧によって出力電圧を生成することを特徴とする電源システム。
【請求項２】
直流の電源電圧を昇圧／降圧し、任意の直流電圧に変換する昇降圧型ＤＣ−ＤＣコンバータと、
直流電圧を安定化させる少なくとも１つのリニアレギュレータとを備え、
前記リニアレギュレータは、
前記昇降圧型ＤＣ−ＤＣコンバータによって変換された電源電圧によって出力電圧を生成することを特徴とする電源システム。
【請求項３】
請求項１または２記載の電源システムにおいて、
前記昇降圧型ＤＣ−ＤＣコンバータは、
昇降圧動作を行う２組のＰＷＭ信号を有し、該ＰＷＭ信号に基づいて、それぞれのスイッチングを行う第１および第２のドライバ部を有し、出力電圧の制御を行う電圧制御部と、該電圧制御部から出力される電流制御指示信号に基づいて、ドライバ部に駆動信号としてＰＷＭ信号を出力する電流制御部とを備え、
前記２組のＰＷＭ信号は、前記電圧制御部によって出力電圧と基準電圧との電位差を誤差積分し、その誤差積分の結果としての電流制御指示を出力し、前記電流制御部は、電流制御指示とインダクタ電流の平均値との誤差に基づいて生成される第１のＰＷＭ信号と、入力電圧と出力電圧の差電圧に基づいて生成される第２のＰＷＭ信号とを出力することを特徴とする電源システム。
【請求項４】
請求項３記載の電源システムにおいて、
前記電圧制御部は、
前記昇降圧型ＤＣ−ＤＣコンバータから出力される出力電圧を検出するフィードバック回路と、
インダクタ電流の平均値を検出する平均電流検出部と、
前記基準電圧と前記フィードバック回路が検出した出力電圧の電位差とを誤差積分し、駆動電流指示信号として出力する駆動電流指示部と、
前記平均電流検出部から出力された平均値と前記駆動電流指示部から出力された駆動電流指示信号との誤差信号を出力する比例制御型の電流制御アンプと、
前記電流制御アンプから出力される誤差信号と三角波とを比較し、その比較結果を第１のＰＷＭ信号として第１のドライバ部に出力する第１の比較部と、入力電圧と出力電圧との差に逆比例する信号と三角波とを比較し、その比較結果を第２のＰＷＭ信号として第２のドライバ部に出力する第２の比較部とを備え、
前記第１のＰＷＭ信号に基づく前記第１のドライバ部の出力と前記第２のＰＷＭ信号に基づく前記第２のドライバ部の出力において、両出力のハイ電圧期間の中心時刻とロー電圧期間の中心時刻が常に一致するように制御されることを特徴とする電源システム。
【請求項５】
請求項１記載の電源システムにおいて、
前記反転型ＤＣ−ＤＣコンバータは、
出力端子と入力端子との間に接続される第１のスイッチング用トランジスタと、
前記出力端子から出力される出力電圧を安定化させる負帰還制御信号に基づいて、前記第１のスイッチング用トランジスタを駆動させるトランジスタ駆動回路とを備え、
前記トランジスタ駆動回路は、
前記出力端子から出力される出力電圧から、前記第１のスイッチング用トランジスタを駆動するゲート電圧を生成することを特徴とする電源システム。
【請求項６】
請求項５記載の電源システムにおいて、
前記トランジスタ駆動回路は、
入力された前記負帰還制御信号をレベルシフトする第１のレベルシフトと、
一方の接続部が前記入力端子に接続され、前記第１のスイッチング用トランジスタのゲート電圧をＨｉ電圧に駆動する第１のトランジスタと、
入力部が、前記第１のレベルシフトの出力部に接続され、出力部が前記第１のトランジスタのゲートに接続され、前記第１のトランジスタを駆動する第１のインバータと、
前記負帰還制御信号をレベルシフトする第２のレベルシフトと、
一方の接続部が、前記第１のトランジスタの他方の接続部に接続され、前記第１のスイッチング用トランジスタのゲート電圧をＬｏ電圧に駆動する第２のトランジスタと、
入力部が、前記第２のレベルシフトの出力部に接続され、出力部が前記第３のトランジスタのゲートに接続され、前記第２のトランジスタを駆動する第２のインバータと、
一方の接続部が前記第２のトランジスタとカスコード接続され、他方の接続部が、前記出力端子に接続された第３のトランジスタと、
前記第２のインバータから出力される信号に基づいて、前記第３のトランジスタを駆動する駆動信号を出力する第３のインバータと、
一方の接続部が、前記第３のインバータの出力部に接続され、他方の接続部が、前記第３のトランジスタのゲートに接続される第１のコンデンサと、
出力部に、前記第１のコンデンサの他方の接続部が接続された任意の電圧を発生する電圧調整器とを備え、
前記第１のコンデンサは、
前記電圧調整器が調整する電圧と基準電圧との差電圧を充電し、
前記第３のインバータは、
前記第３のトランジスタのゲートに前記第１のコンデンサに充電された電圧を与えることを特徴とする電源システム。
【請求項７】
請求項６記載の電源システムにおいて、
前記電圧調整器は、
アノードが、前記第１のコンデンサの他方の接続部に接続されたダイオードと、
出力部に前記ダイオードのカソードが接続され、基準電圧を生成する電圧生成部とよりなることを特徴とする電源システム。
【請求項８】
請求項６記載の電源システムにおいて、
前記電圧調整器は、
アノードが、前記第１のコンデンサの他方の接続部に接続されたダイオードと、
一方の接続部が、前記ダイオードのカソードに接続され、他方の接続部が、基準電位に接続された抵抗とよりなることを特徴とする電源システム。
【請求項９】
請求項１記載の電源システムにおいて、
前記降圧型ＤＣ−ＤＣコンバータは、
出力端子と入力端子との間に接続されるハイサイドスイッチ側の第２のスイッチング用トランジスタと、
前記出力端子と基準電位との間に接続されるローサイドスイッチ側の第３のスイッチング用トランジスタと、
前記出力端子から出力される出力電圧を安定化させる負帰還制御信号に基づいて、前記第２のスイッチング用トランジスタを駆動させるトランジスタ駆動回路とを備え、
前記トランジスタ駆動回路は、
前記出力端子から出力される出力電圧から、第２のスイッチング用トランジスタを駆動するゲート電圧を生成することを特徴とする電源システム。
【請求項１０】
請求項９記載の電源システムにおいて、
前記トランジスタ駆動回路は、
入力された前記負帰還制御信号をレベルシフトする第１のレベルシフトと、
一方の接続部が前記入力端子に接続され、前記第１のスイッチング用トランジスタのゲート電圧をＨｉ電圧に駆動する第１のトランジスタと、
入力部が、前記第１のレベルシフトの出力部に接続され、出力部が前記第１のトランジスタのゲートに接続され、前記第１のトランジスタを駆動する第１のインバータと、
前記負帰還制御信号をレベルシフトする第２のレベルシフトと、
一方の接続部が、前記第１のトランジスタの他方の接続部に接続され、前記第１のスイッチング用トランジスタのゲート電圧をＬｏ電圧に駆動する第２のトランジスタと、
入力部が、前記第２のレベルシフトの出力部に接続され、出力部が前記第３のトランジスタのゲートに接続され、前記第２のトランジスタを駆動する第２のインバータと、
前記第２のインバータから出力される信号に基づいて、駆動信号を出力する第３のインバータと、
一方の接続部が、前記第３のインバータの出力部に接続され、他方の接続部が、前記第２のトランジスタの他方の接続部に接続される第２のコンデンサと、
出力部に、前記第２のコンデンサの他方の接続部が接続された任意の電圧を発生する電圧調整器とを備え、
前記第３のインバータから出力される駆動信号に基づいて、前記第２のコンデンサが前記電圧調整器が調整する電圧と基準電圧との差電圧を充電することを特徴とする電源システム。
【請求項１】
直流の電源電圧を昇圧／降圧し、任意の直流電圧に変換する昇降圧型ＤＣ−ＤＣコンバータと、
直流電圧を安定化させる少なくとも１つのリニアレギュレータと、
直流の電源電圧を反転し、任意の直流負電圧に変換する反転型ＤＣ−ＤＣコンバータと、
直流の電源電圧を降圧し、任意の直流電圧に変換する降圧型ＤＣ−ＤＣコンバータとを備え、
前記リニアレギュレータは、
前記昇降圧型ＤＣ−ＤＣコンバータによって変換された電源電圧によって出力電圧を生成することを特徴とする電源システム。
【請求項２】
直流の電源電圧を昇圧／降圧し、任意の直流電圧に変換する昇降圧型ＤＣ−ＤＣコンバータと、
直流電圧を安定化させる少なくとも１つのリニアレギュレータとを備え、
前記リニアレギュレータは、
前記昇降圧型ＤＣ−ＤＣコンバータによって変換された電源電圧によって出力電圧を生成することを特徴とする電源システム。
【請求項３】
請求項１または２記載の電源システムにおいて、
前記昇降圧型ＤＣ−ＤＣコンバータは、
昇降圧動作を行う２組のＰＷＭ信号を有し、該ＰＷＭ信号に基づいて、それぞれのスイッチングを行う第１および第２のドライバ部を有し、出力電圧の制御を行う電圧制御部と、該電圧制御部から出力される電流制御指示信号に基づいて、ドライバ部に駆動信号としてＰＷＭ信号を出力する電流制御部とを備え、
前記２組のＰＷＭ信号は、前記電圧制御部によって出力電圧と基準電圧との電位差を誤差積分し、その誤差積分の結果としての電流制御指示を出力し、前記電流制御部は、電流制御指示とインダクタ電流の平均値との誤差に基づいて生成される第１のＰＷＭ信号と、入力電圧と出力電圧の差電圧に基づいて生成される第２のＰＷＭ信号とを出力することを特徴とする電源システム。
【請求項４】
請求項３記載の電源システムにおいて、
前記電圧制御部は、
前記昇降圧型ＤＣ−ＤＣコンバータから出力される出力電圧を検出するフィードバック回路と、
インダクタ電流の平均値を検出する平均電流検出部と、
前記基準電圧と前記フィードバック回路が検出した出力電圧の電位差とを誤差積分し、駆動電流指示信号として出力する駆動電流指示部と、
前記平均電流検出部から出力された平均値と前記駆動電流指示部から出力された駆動電流指示信号との誤差信号を出力する比例制御型の電流制御アンプと、
前記電流制御アンプから出力される誤差信号と三角波とを比較し、その比較結果を第１のＰＷＭ信号として第１のドライバ部に出力する第１の比較部と、入力電圧と出力電圧との差に逆比例する信号と三角波とを比較し、その比較結果を第２のＰＷＭ信号として第２のドライバ部に出力する第２の比較部とを備え、
前記第１のＰＷＭ信号に基づく前記第１のドライバ部の出力と前記第２のＰＷＭ信号に基づく前記第２のドライバ部の出力において、両出力のハイ電圧期間の中心時刻とロー電圧期間の中心時刻が常に一致するように制御されることを特徴とする電源システム。
【請求項５】
請求項１記載の電源システムにおいて、
前記反転型ＤＣ−ＤＣコンバータは、
出力端子と入力端子との間に接続される第１のスイッチング用トランジスタと、
前記出力端子から出力される出力電圧を安定化させる負帰還制御信号に基づいて、前記第１のスイッチング用トランジスタを駆動させるトランジスタ駆動回路とを備え、
前記トランジスタ駆動回路は、
前記出力端子から出力される出力電圧から、前記第１のスイッチング用トランジスタを駆動するゲート電圧を生成することを特徴とする電源システム。
【請求項６】
請求項５記載の電源システムにおいて、
前記トランジスタ駆動回路は、
入力された前記負帰還制御信号をレベルシフトする第１のレベルシフトと、
一方の接続部が前記入力端子に接続され、前記第１のスイッチング用トランジスタのゲート電圧をＨｉ電圧に駆動する第１のトランジスタと、
入力部が、前記第１のレベルシフトの出力部に接続され、出力部が前記第１のトランジスタのゲートに接続され、前記第１のトランジスタを駆動する第１のインバータと、
前記負帰還制御信号をレベルシフトする第２のレベルシフトと、
一方の接続部が、前記第１のトランジスタの他方の接続部に接続され、前記第１のスイッチング用トランジスタのゲート電圧をＬｏ電圧に駆動する第２のトランジスタと、
入力部が、前記第２のレベルシフトの出力部に接続され、出力部が前記第３のトランジスタのゲートに接続され、前記第２のトランジスタを駆動する第２のインバータと、
一方の接続部が前記第２のトランジスタとカスコード接続され、他方の接続部が、前記出力端子に接続された第３のトランジスタと、
前記第２のインバータから出力される信号に基づいて、前記第３のトランジスタを駆動する駆動信号を出力する第３のインバータと、
一方の接続部が、前記第３のインバータの出力部に接続され、他方の接続部が、前記第３のトランジスタのゲートに接続される第１のコンデンサと、
出力部に、前記第１のコンデンサの他方の接続部が接続された任意の電圧を発生する電圧調整器とを備え、
前記第１のコンデンサは、
前記電圧調整器が調整する電圧と基準電圧との差電圧を充電し、
前記第３のインバータは、
前記第３のトランジスタのゲートに前記第１のコンデンサに充電された電圧を与えることを特徴とする電源システム。
【請求項７】
請求項６記載の電源システムにおいて、
前記電圧調整器は、
アノードが、前記第１のコンデンサの他方の接続部に接続されたダイオードと、
出力部に前記ダイオードのカソードが接続され、基準電圧を生成する電圧生成部とよりなることを特徴とする電源システム。
【請求項８】
請求項６記載の電源システムにおいて、
前記電圧調整器は、
アノードが、前記第１のコンデンサの他方の接続部に接続されたダイオードと、
一方の接続部が、前記ダイオードのカソードに接続され、他方の接続部が、基準電位に接続された抵抗とよりなることを特徴とする電源システム。
【請求項９】
請求項１記載の電源システムにおいて、
前記降圧型ＤＣ−ＤＣコンバータは、
出力端子と入力端子との間に接続されるハイサイドスイッチ側の第２のスイッチング用トランジスタと、
前記出力端子と基準電位との間に接続されるローサイドスイッチ側の第３のスイッチング用トランジスタと、
前記出力端子から出力される出力電圧を安定化させる負帰還制御信号に基づいて、前記第２のスイッチング用トランジスタを駆動させるトランジスタ駆動回路とを備え、
前記トランジスタ駆動回路は、
前記出力端子から出力される出力電圧から、第２のスイッチング用トランジスタを駆動するゲート電圧を生成することを特徴とする電源システム。
【請求項１０】
請求項９記載の電源システムにおいて、
前記トランジスタ駆動回路は、
入力された前記負帰還制御信号をレベルシフトする第１のレベルシフトと、
一方の接続部が前記入力端子に接続され、前記第１のスイッチング用トランジスタのゲート電圧をＨｉ電圧に駆動する第１のトランジスタと、
入力部が、前記第１のレベルシフトの出力部に接続され、出力部が前記第１のトランジスタのゲートに接続され、前記第１のトランジスタを駆動する第１のインバータと、
前記負帰還制御信号をレベルシフトする第２のレベルシフトと、
一方の接続部が、前記第１のトランジスタの他方の接続部に接続され、前記第１のスイッチング用トランジスタのゲート電圧をＬｏ電圧に駆動する第２のトランジスタと、
入力部が、前記第２のレベルシフトの出力部に接続され、出力部が前記第３のトランジスタのゲートに接続され、前記第２のトランジスタを駆動する第２のインバータと、
前記第２のインバータから出力される信号に基づいて、駆動信号を出力する第３のインバータと、
一方の接続部が、前記第３のインバータの出力部に接続され、他方の接続部が、前記第２のトランジスタの他方の接続部に接続される第２のコンデンサと、
出力部に、前記第２のコンデンサの他方の接続部が接続された任意の電圧を発生する電圧調整器とを備え、
前記第３のインバータから出力される駆動信号に基づいて、前記第２のコンデンサが前記電圧調整器が調整する電圧と基準電圧との差電圧を充電することを特徴とする電源システム。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公開番号】特開２０１０−１５４６５５（Ｐ２０１０−１５４６５５Ａ）
【公開日】平成２２年７月８日（２０１０．７．８）
【国際特許分類】
【出願番号】特願２００８−３２９９５６（Ｐ２００８−３２９９５６）
【出願日】平成２０年１２月２５日（２００８．１２．２５）
【出願人】（５０３１２１１０３）株式会社ルネサステクノロジ (4,790)
【Ｆターム（参考）】
【公開日】平成２２年７月８日（２０１０．７．８）
【国際特許分類】
【出願日】平成２０年１２月２５日（２００８．１２．２５）
【出願人】（５０３１２１１０３）株式会社ルネサステクノロジ (4,790)
【Ｆターム（参考）】
[ Back to top ]