電源装置
【課題】複数の電源チャンネルにおける起動／終了シーケンスに柔軟に対応すると共に、リセットタイミングを高精度で制御可能とする。
【解決手段】電源ＩＣ２０２は、複数の電源ＣＨ１〜６と、汎用ポート２１２及び２１３を有する。ＣＰＵ２０４系に電源出力するＣＨ１〜ＣＨ３及びＣＰＵ２０４にリセット信号を出力するポート２１２で第１の電源グループ、示部２１０に電源出力するＣＨ４〜ＣＨ６及び表示用ＩＣ２０８にリセット信号を出力するポート２１３で第２の電源グループを形成する。ＳＷ２０３のオンで、電源ＩＣ２０２内のメモリに予め記憶された制御情報に従い、第１の電源グループの起動シーケンスが開始され、ポート２１２の通信によるＣＰＵ２０４のリセット解除、ＣＨ１〜ＣＨ３による電源出力が順次、行われる。第１の電源グループの起動シーケンスが完了すると、続けて第２の電源グループの起動シーケンスが開始される。
【解決手段】電源ＩＣ２０２は、複数の電源ＣＨ１〜６と、汎用ポート２１２及び２１３を有する。ＣＰＵ２０４系に電源出力するＣＨ１〜ＣＨ３及びＣＰＵ２０４にリセット信号を出力するポート２１２で第１の電源グループ、示部２１０に電源出力するＣＨ４〜ＣＨ６及び表示用ＩＣ２０８にリセット信号を出力するポート２１３で第２の電源グループを形成する。ＳＷ２０３のオンで、電源ＩＣ２０２内のメモリに予め記憶された制御情報に従い、第１の電源グループの起動シーケンスが開始され、ポート２１２の通信によるＣＰＵ２０４のリセット解除、ＣＨ１〜ＣＨ３による電源出力が順次、行われる。第１の電源グループの起動シーケンスが完了すると、続けて第２の電源グループの起動シーケンスが開始される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源電圧を出力する電源装置に関する。
【背景技術】
【０００２】
デジタルスチルカメラ、デジタルビデオカメラなど、電源として電池を用いる電子機器では、電池から供給される直流電源電圧を安定的に出力させるための電源装置を備えているのが一般的である（特許文献１参照）。図７は、従来技術による、電池などの直流電源電圧を入力電源として動作を行う電源装置７００の一例の回路図を示す。電源装置７００は、概略的には、電力変換部７０１、制御部７０２およびアナログ回路部７０３を有し、電池７０４から供給される直流電源電圧を電力変換部７０１を介して負荷７０５に印加する。
【０００３】
電力変換部７０１において、スイッチング素子７０７がオン、スイッチング素子７０８がオフの状態では、インダクタ７０９の電流が増加していき、負荷７０５に電流が供給されると共に、出力コンデンサ７１０に電荷が蓄積される。一方、スイッチング素子７０７がオフ、スイッチング素子７０８がオンの状態では、インダクタ７０９の電流が減少していき、それに応じて出力コンデンサ７１０に蓄積されている電荷が放出され、負荷７０５に電流が供給される。スイッチング素子７０７および７０８のオン／オフのデューティ比を出力電圧に応じて制御することで、一定電圧を出力する。なお、この図７の例では、スイッチング素子７０７および７０８として、ＭＯＳＦＥＴを用いている。
【０００４】
より具体的には、アナログ回路部７０３において、出力電圧を抵抗Ｒ１００およびＲ１０１で分圧した電圧と、参照電圧Ｖｒｅｆ７１１とをエラーアンプ７１２で比較し、これらの差分電圧をエラーアンプ７１２から出力する。この差分電圧と発振器７１４から出力される所定周波数の三角波（ノコギリ波）とに基づき、ＰＷＭコンパレータ７１３がＰＷＭ信号を生成する。すなわち、ＰＷＭコンパレータ７１３は、エラーアンプ７１２からの差分電圧（図８（ｂ）参照）と、発振器７１４からの三角波（図８（ｃ）参照）とを重ね合わせ、差分電圧と三角波との電圧方向の差分が時間方向の差分になるように比較する。この比較結果は、図８（ａ）に例示されるような、差分信号の電圧値が低くなるほどデューティ比が大きくなるＰＷＭ信号として出力される。
【０００５】
なお、デッドタイムコントロール（ＤＴＣ）部７１７は、ＰＷＭコンパレータ７１３から出力されるＰＷＭ信号の最大デューティを決定するためのデッドタイムコントロール信号（以下、ＤＴＣ信号）を出力する。このＤＴＣ信号は、ＰＷＭコンパレータ７１３に供給される。ＤＴＣ信号は、周期的にオン／オフを繰り返し、ＤＴＣ信号がオンのときにＰＷＭコンパレータ７１３からＰＷＭ信号が出力される。このＤＴＣ信号によりＰＷＭ信号のデューティ比が制限され、スイッチング素子７０７および７０８の駆動時のオーバーロードが抑制される。
【０００６】
ＰＷＭコンパレータ７１３から出力されたＰＷＭ信号は、制御部７０２のＰＷＭ制御部７０６に供給される。ＰＷＭ制御部７０６は、供給されたＰＷＭ信号をスイッチング素子７０７および７０８を駆動可能なように増幅して駆動信号を生成する。この駆動信号は、スイッチング素子７０７および７０８のゲートに互いに反転されてそれぞれ供給され、スイッチング素子７０７および７０８を、上述のようにしてそれぞれ駆動する。
【０００７】
なお、制御部７０２には、電池７０４からの入力電圧が所定値より低い場合に動作を停止する制御を行うためのＵＶＬＯ判定部と、負荷側の電源短絡保護のためのＳＣＰと、加熱保護のためのＯＰＴとからなる保護回路が設けられる。また、ＰＷＭ制御部７０６に対し、電池７０４の出力が制御許可信号としてスイッチ７２１を介して供給される。ＰＷＭ制御部７０６は、この制御許可信号がＨｉｇｈレベルとなっているときに、スイッチング素子７０７および７０８を駆動する駆動信号を出力する。
【０００８】
ここで、電源装置７００におけるソフトスタート制御について説明する。アナログ回路部７０３において、エラーアンプ７１２に対してソフトスタート信号７１５が入力される。このソフトスタート信号７１５は、シーケンス部７１６によりタイミング制御され、電源装置７００の起動時の一定時間、負荷７０５に大電流が流れ込むのを防止するために、エラーアンプ７１２の正出力を抑制する。エラーアンプ７１２は、このソフトスタート信号と参照電圧Ｖｒｅｆとを比較し、電圧の低い方と、分圧抵抗Ｒ１００およびＲ１０１で分圧された出力電圧とを比較する。
【０００９】
ＰＷＭ制御部７０６への動作許可信号がオフからオン状態へ変化した場合について考える。電源装置７００の動作開始時は、負荷７０５への出力電圧は０Ｖであるため、分圧抵抗Ｒ１００およびＲ１０１から取り出されエラーアンプ７１２に印加される電圧は、０Ｖとなる。起動時には、シーケンス部７１６から出力されるソフトスタート信号７１５により、エラーアンプ７１２がソフトスタート動作を行うように制御される。
【００１０】
ソフトスタート信号は、時間に応じて電圧が０Ｖから直線的に増加する電圧が用いられる。例えば、ソフトスタート信号として、定電流源に接続されたコンデンサの電圧を用いる。ソフトスタート動作は、このソフトスタート信号の電圧が参照電圧Ｖｒｅｆ以下の期間、エラーアンプ７１２で、出力電圧を分圧抵抗Ｒ１００およびＲ１０１で分圧した電圧と比較する電圧を、このソフトスタート信号の電圧とするような動作を行う。すなわち、エラーアンプ７１２は、この参照電圧Ｖｒｅｆより低い電圧のソフトスタート信号と、出力電圧を分圧した電圧との比較結果から得られる信号を、出力信号とする。このようにソフトスタート動作を制御することで、電源装置７００の起動時における負荷７０５に対する突入電流を抑制する。
【００１１】
ＰＷＭコンパレータ７１３は、エラーアンプ７１２からのソフトスタート信号に応じた出力と、発振器７１４からの三角波との比較を行い、ＰＷＭ信号を生成する。ソフトスタート期間、すなわち、ソフトスタート信号の電圧が参照電圧Ｖｒｅｆ以下である期間、エラーアンプ７１２の出力は、時間と共に上昇する。これに伴い、ＰＷＭコンパレータ７１３の出力は、三角波との重なり部分が増加して、出力されるＰＷＭ信号のパルス幅を増加させるように、時間的に変化する。ＰＷＭ制御部７０６は、このＰＷＭ信号に基づきスイッチング素子７０７および７０８を駆動する。このようにソフトスタート動作を行うことで、電源装置７００の起動時に負荷７０５に印加される電圧が０Ｖから徐々に増加していき、ソフトスタート動作の終了時には、負荷７０５に対して所期の電圧が印加される。
【００１２】
ところで、近年では、上述したような電源装置において、負荷の構成が複雑な多電源になっている例が多くなってきている。図９は、従来の技術による、電源装置に複数の異なる負荷が接続されるシステム構成例を示す。図９に例示される装置は、電源ＩＣ９０２、ＣＰＵ９０３、ＲＯＭ９０４、ＲＡＭ９０５、表示用ＩＣ９０６および表示パネル９０７を有する。この例では、ＣＰＵ９０３、ＲＯＭ９０４、ＲＡＭ９０５、表示用ＩＣ９０６および表示パネル９０７は、それぞれ１．２Ｖ、３．３Ｖ、１．８Ｖ、３．０Ｖおよび５．０Ｖ、ならびに、８．５Ｖと異なる電源電圧を必要とする。そのため、電源ＩＣ９０２においても、これら必要とされる電源電圧にそれぞれ対応した出力電圧値の電源ＣＨ１００〜ＣＨ１０５が設けられる。
【００１３】
電源ＩＣ９０２は、例えば、上述した電源装置７００の構成を、一部の機能を共有して電源ＣＨ１００〜１０５のそれぞれに有する。電池９０１の出力がメインスイッチ９０８を介して電源ＩＣ９０２に供給される。電源ＩＣ９０２は、この電池９０１の出力を第１の動作許可信号として動作を開始する。
【００１４】
図９に例示される構成では、メインスイッチ９０８をオンとして第１の動作許可信号が電池９０１の出力レベルとされると、電源ＩＣ９０２は、先ず電源ＣＨ１００〜ＣＨ１０２の出力を開始する。電源ＣＨ１００〜ＣＨ１０２には、それぞれオープンドレイン出力のリセットＩＣ９５０〜９５２が接続されており、プルアップ抵抗１０３で電源ＣＨ１０２によりパラレルにプルアップされる。電源ＣＨ１００〜１０２の出力電圧がそれぞれ所定の電圧値となり、リセットＩＣ９５０〜９５２の出力が全てＨｉｇｈレベルとなったときに、ＣＰＵ９０３のリセットの解除が行われる。
【００１５】
ＣＰＵ９０３は、リセットの解除後、データバス９０９に接続されたＲＯＭ９０４からプログラムを読み出してＲＡＭ９０５上に展開し、このプログラムに従って動作を行う。
【００１６】
次に、ＣＰＵ９０３は、表示パネル９０７に対する表示動作を開始するため、制御ポート９１０から電源ＩＣ９０２に接続される表示部電源制御線の電位をＨｉｇｈに駆動し、電源ＩＣ９０２に対して第２の動作許可信号を供給する。この図９の例では、表示用ＩＣ９０６が電源ＣＨ１０３、１０４で駆動され、表示パネル９０７が電源ＣＨ１０５で駆動される。起動シーケンスとしては、電源ＣＨ１０３が表示用ＩＣ９０６に印加された後に表示用ＩＣ９０６のリセットを解除し、表示用ＩＣ９０６の動作を開始させる。そして、表示用ＩＣ９０６の動作開始後に、電源ＣＨ１０４を表示用ＩＣ９０６に印加すると共に、電源ＣＨ１０５を表示パネル９０７に印加する。
【００１７】
ここで、電源ＣＨ１０３〜１０５には、電源電圧の低下に備えて、オープンドレイン出力によるリセットＩＣ９５３〜９５５がそれぞれ接続される。また、リセットＩＣ９５４および９５５の出力が共にＨｉｇｈレベルとなったときに、リセットＩＣ９５３からのリセット出力と、リセットＩＣ９５４および９５５との出力とでワイアードＯＲが取れるような外付け回路９６０が設けられている。リセットＩＣ９５３〜９５５は、プルアップ抵抗Ｒ１０４で電源ＣＨ１０３によりプルアップされる。ここで、リセットＩＣ９５４および９５５は、外付け回路９６０を介してプルアップされる。
【００１８】
上述した起動シーケンスを守るため、リセットＩＣ９５３による表示用ＩＣ９０６のリセット期間を短くする。それと共に、電源ＣＨ１０４およびＣＨ１０５のソフトスタート期間は、表示用ＩＣ９０６が初期動作を行うまでの時間に対して十分長い時間とする。
【００１９】
このような構成により、表示用ＩＣ９０６には、電源ＣＨ１０３が電源ＣＨ１０４およびＣＨ１０５よりも先に印加される。さらに、電源ＣＨ１０３〜ＣＨ１０５が全てオンとなった後に、これら電源ＣＨ１０３〜ＣＨ１０５の監視のためのリセットＩＣ９５３〜９５５が機能するようになっている。
【００２０】
【特許文献１】特開２００７−１１６８０４号公報
【発明の開示】
【発明が解決しようとする課題】
【００２１】
以上述べてきたように、電源ＩＣが多電源化するのに従い電源の周辺回路の構成も複雑化し部品点数が増加すると共に、電源オン／オフ時の起動／終了シーケンスの複雑化を伴う。そのため、部品点数を抑えつつ、多電源チャンネル化および動作の高速化に伴う複雑な起動／終了シーケンスに柔軟に対応でき、且つ、リセットタイミングを高精度で制御可能な電源装置が求められている。
【００２２】
したがって、本発明の目的は、複数の電源チャンネルにおける起動／終了シーケンス、ならびに、リセットタイミングなどの動作開始制御タイミングの適切な制御が可能な電源装置を提供することにある。
【課題を解決するための手段】
【００２３】
本発明は、上述した課題を解決するために、電源電圧を出力する複数の電源出力手段と、機能ブロックの動作開始を制御する動作開始制御信号を出力する１または複数の通信手段と、１の通信手段と、１の通信手段により出力される動作開始制御信号によって動作開始を制御される機能ブロックに電源電圧を出力する１または複数の電源出力手段とからなるグループごとに、起動時および終了時の少なくとも一方について、電源出力手段による電源電圧の供給または供給の終了のタイミングと、動作開始制御信号の出力タイミングを含む動作シーケンスを制御するための制御情報を記憶する記憶手段と、制御情報に従い通信手段と電源出力手段とを制御する制御手段とを備えることを特徴とする電源装置である。
【発明の効果】
【００２４】
本発明は、上述のような構成を有するため、複数の電源チャンネルにおける起動／終了シーケンスに柔軟に対応できると共に、動作開始制御タイミングを高精度で制御可能とされる。
【発明を実施するための最良の形態】
【００２５】
＜第１の実施形態＞
以下、本発明の第１の実施形態について、図面を参照しながら説明する。図１は、本発明の第１の実施形態に適用可能なデータ表示装置の構成例を示す。この図１に例示されるデータ表示装置は、電池２０１により電源が供給され、ＣＰＵ２０４により表示用ＩＣ２０８を制御して表示パネル２０９に表示を行わせるようにしている。
【００２６】
＜システム構成例＞
図１において、データ表示装置は、電源ＩＣ２０２、メインスイッチ２０３、ＣＰＵ２０４、ＲＯＭ２０５、ＲＡＭ２０６、操作部２０７、表示部２１０およびリセットＩＣ２１１を有する。表示部２１０は、表示用ＩＣ２０８と表示パネル２０９とを有する。ＲＯＭ２０５およびＲＡＭ２０６は、ＣＰＵ２０４に対してデータバスを介して接続される。ＣＰＵ２０４は、ＲＯＭ２０５に予め格納されたプログラムに従い、ＲＡＭ２０６をワークメモリとして表示部２１０を始めとするこのデータ表示装置の全体を制御する。操作部２０７は、操作者からの入力を検出し、検出結果に応じた制御信号をＣＰＵ２０４に供給する。
【００２７】
電源ＩＣ２０２に対して電池２０１が接続される。電池２０１の出力は、電源ＩＣ２０２に対して直接的に供給されると共に、メインスイッチ２０３の一端に供給される。メインスイッチ２０３の他端は、電源ＩＣ２０２の内部で電源ＩＣ２０２の動作を開始させるためのイネーブル線に接続される。電源ＩＣ２０２は、複数の電源チャンネルを有し、電池２０１から供給された電源電圧を、予め決められた複数の電圧値による電源電圧に変換して、それぞれ複数の電源チャンネルから出力する。また、電源ＩＣ２０２は、発振器２５０から出力されるクロックＣＬＫに従い動作し、リセットＩＣ２１１の出力に応じてリセットされる。
【００２８】
この図１の例では、ＣＰＵ２０４が１．２Ｖ、ＲＡＭ２０６が１．８Ｖ、ＲＯＭ２０５および操作部２０７が３．３Ｖの電源電圧でそれぞれ動作するようにされている。電源ＩＣ２０２は、これらの電源電圧に対応し、出力電圧が１．２Ｖの電源チャンネルである電源ＣＨ１と、出力電圧が１．８Ｖの電源チャンネルである電源ＣＨ２と、出力電圧が３．３Ｖの電源チャンネルである電源ＣＨ１とを備える。ＣＰＵ２０４は、これら電源ＣＨ１〜ＣＨ３からの電源投入後から動作可能状態となる。
【００２９】
さらに、表示部２１０において、表示用ＩＣ２０８が３．０Ｖおよび５．０Ｖの２種類の電源電圧で動作し、表示パネル２０９が１０．０Ｖの電源電圧で動作するようにされている。電源ＩＣ２０２は、上述の電源ＣＨ１〜ＣＨ３に加え、出力電圧が３．０Ｖの電源チャンネルである電源ＣＨ４と、出力電圧が５．０Ｖの電源チャンネルである電源ＣＨ５と、出力電圧が１０．０Ｖの電源チャンネルである電源ＣＨ６とをさらに備える。表示部２１０は、電源ＣＨ４からの電源投入後に表示用ＩＣ２０８のリセットを解除することで、ＣＰＵ２０４からのアクセスが可能な状態となる。そして、表示用ＩＣ２０８としての機能動作を行わせるためには、電源ＣＨ５およびＣＨ６による電源出力を、電源ＣＨ４による電源出力後に行うことが必要である。
【００３０】
なお、電源ＣＨ１〜ＣＨ６の全ての電源は、電源ＩＣ２０２により、電池２０１の電圧からの降圧方式にて生成される。
【００３１】
電源ＩＣ２０２の電源ＣＨ１〜ＣＨ６は、１または複数のグループに纏められる。この図１の例では、ＣＰＵ２０４およびその周辺回路に電源を供給する電源チャンネルである電源ＣＨ１〜ＣＨ３で第１の電源グループが形成される。また、表示部２１０に電源を供給する電源チャンネルである電源ＣＨ４〜ＣＨ６で第２の電源グループが形成される。本第１の実施形態においては、これら第１および第２の電源グループ毎に、電源供給を開始および終了する起動および終了シーケンスが設定されると共に、電源供給先の機能をリセットするためのリセット信号（動作開始制御信号）を送信できるようにされている。
【００３２】
電源ＩＣ２０２において、第１および第２の電源グループに対し、通信手段としての汎用ポート２１２および２１３がそれぞれ設けられる。汎用ポート２１２および２１３は、それぞれ所属する電源グループによる電源供給先のリセット端子に接続される。汎用ポート２１２および２１３を用いて送信されるリセット信号により、所属する電源グループによる電源が供給される機能ブロックの機能のリセット状態を制御することができる。また、電源ＩＣ２０２は、シリアル通信を行うデータ通信手段としての通信線２２０および２２１を有する。図１の例では、通信線２２０および２２１は、それぞれＣＰＵ２０４に接続され、電源ＩＣ２０２とＣＰＵ２０４との間でシリアル通信を行うことができるようにされている。
【００３３】
＜電源ＩＣの構成例＞
図２は、本発明に適用可能な電源ＩＣ２０２の一例の構成を示す。図１を用いて説明したように、電源ＩＣ２０２は、電源出力手段として電源ＣＨ１〜ＣＨ６の６チャンネルの電圧出力制御が可能とされている。ここでは、繁雑さを避けるため、電源ＩＣ２０２の６チャンネルの出力のうち１チャンネル分の構成を示す。電源ＩＣ２０２は、スイッチング素子３０９および３１０を、制御部３１５により、駆動波形に基づき駆動することで、駆動波形のデューティ比に応じた一定電圧を出力する。電源ＩＣ２０２の出力は、インダクタ３０３および出力コンデンサ３０４からなるＬＣフィルタ回路を介して負荷３０５に供給される。この図２の例では、スイッチング素子３０９としてＰチャンネルのＭＯＳＦＥＴを用い、スイッチング素子３１０としてＮチャンネルのＭＯＳＦＥＴを用いている。
【００３４】
制御手段としての制御部３１５は、例えばマイクロコンピュータからなり、図示されないＲＯＭに予め記憶されたプログラムに従い動作する。後述するＲＯＭ３１２に記憶されたプログラムによる動作も可能である。制御部３１５は、後述するＰＷＭ生成部３１４から供給されるＰＷＭデータに基づき、スイッチング素子３０９および３１０を駆動するための駆動波形を生成する。
【００３５】
また、制御部３１５は、シーケンス部３１５ａ、ソフトスタート部３１５ｂおよびタイマ部３１５ｃを有すると共に、保護部を有する。保護部は、電池２０１からの入力電圧が所定値より低い場合に動作を停止する制御を行うためのＵＶＬＯ判定部と、負荷側の電源短絡保護のためのＳＣＰと、加熱保護のためのＯＰＴとを備える。これらシーケンス部３１５ａ、ソフトスタート部３１５ｂ、タイマ部３１５ｃおよび保護部は、プログラムにより実現される制御部３１５の機能であってもよいし、それぞれ専用のハードウェアを用いて実現してもよい。
【００３６】
タイマ部３１５ｃは、例えばクロックＣＬＫをカウントし時間を計測する。ソフトスタート部３１５ｂは、タイマ部３１５ｃで計測された時間に基づきソフトスタート制御を行う。シーケンス部３１５ａは、与えられたパラメータに従い、電源ＣＨ１〜ＣＨ６の起動シーケンスの制御や、ソフトスタート部３１５ｂによるソフトスタート処理を開始するタイミング制御を行う。
【００３７】
制御部３１５は、クロックＣＬＫおよびリセットＩＣ２１１からのリセット信号により、動作可能となっている。すなわち、制御部３１５は、クロックＣＬＫが供給され、且つ、リセットＩＣ２１１によりリセット解除がなされることで、動作を開始することができる。
【００３８】
電源ＩＣ２０２において、Ａ／Ｄ変換器３０８は、電池２０１の出力すなわち電源ＩＣ２０２の入力電圧値をディジタルデータに変換する。Ａ／Ｄ変換器３１６は、出力電圧すなわちインダクタ３０３の出力端の電圧値をディジタルデータに変換する。比較器３１３は、一方の入力端に入力されたデータと他方の入力端に入力される出力電圧目標値Ｒｅｆ．Ｄａｔａとを比較して差分を出力する。ＰＷＭ生成部３１４は、入力データに応じたデューティ比のＰＷＭデータを生成する。
【００３９】
記憶手段としてのＲＯＭ３１２は、例えば、フラッシュメモリといったデータの書き換えが可能な不揮発性メモリからなる。ＲＯＭ３１２は、電源ＩＣ２０２を動作させるために必要なプログラムや、電源ＩＣ２０２による電源出力動作の動作シーケンスに関する情報が予め記憶される。例えばＲＯＭ３１２には、プログラムと共に、少なくとも電源ＩＣ２０２の起動時に必要な、制御情報としての各種パラメータが予め記憶される。
【００４０】
通信インターフェイス（Ｉ／Ｆ）３１１は、汎用ポート２１２や通信線２２０、通信線２２１による通信を制御する。通信インターフェイス３１１により、電源ＩＣ２０２の外部から制御部３１５と通信を行ったり、ＲＯＭ３１２に記憶するデータを電源ＩＣ２０２の外部から供給したりすることができる。
【００４１】
なお、電源ＩＣ２０２において、Ａ／Ｄ変換器３１６、比較器３１３およびＰＷＭ生成部３１４は、各電源ＣＨ１〜ＣＨ６毎に設けられる。同様に、スイッチング素子３０９および３１０、バッファアンプ３２１および３２２、ならびに、インダクタ３０３および出力コンデンサ３０４が、各電源ＣＨ１〜ＣＨ６毎に設けられる。制御部３１５は、各電源ＣＨ１〜ＣＨ６で共通とすることができる。このとき、ＰＷＭ生成部３１４に対する入力およびスイッチング素子３０９および３１０に対する出力は、各電源ＣＨ１〜ＣＨ６毎に設けられる。また、ＲＯＭ３１２は、各電源ＣＨ１〜ＣＨ６で共通に用いられる。
【００４２】
＜１チャンネル分の電源電圧生成動作例＞
次に、１チャンネル分の電源電圧生成動作について説明する。電源ＩＣ２０２に対して電池２０１の出力電圧が印加されており、且つ、クロックＣＬＫとリセットＩＣ２１１によるリセット信号とが入力されているものとする。この状態でメインスイッチ２０３がオン状態とされると、電源ＩＣ２０２の動作開始のためのイネーブル線に電池２０１の出力電圧が印加され、動作イネーブル信号（動作開始制御信号）がＨｉｇｈレベルとされる。電源ＩＣ２０２は、動作イネーブル信号がＨｉｇｈレベルとされると、電源電圧生成動作を開始する。
【００４３】
制御部３１５において、ＲＯＭ３１２から出力電圧目標値Ｒｅｆ．Ｄａｔａのデータを読み出し、比較器３１３のレジスタに書き込むなどにより比較器３１３の他方の入力端に供給する。ここでは、出力電圧目標値Ｒｅｆ．Ｄａｔａは、当該電源チャンネルで出力すべき電圧値を示すデータであるものとする。
【００４４】
また、制御部３１５は、ソフトスタートのためのタイマ動作を開始する。例えば、制御部３１５は、動作イネーブル信号がオン状態とされると、ＲＯＭ３１２からソフトスタートの期間を示す時間を示すパラメータを読み出してタイマ部３１５ｃに設定し、タイマ部３１５ｃによる時間の計測を開始する。その後、比較器３１３における動作を開始させる。
【００４５】
なお、この初期動作においては、タイマ部３１５ｃに設定する時間を示すデータや出力電圧目標値Ｒｅｆ．Ｄａｔａを、ハードコード化された回路上の設定値とすることも可能である。
【００４６】
この状態では、スイッチング素子３０９および３１０の駆動は行われておらず、インダクタ３０３の出力端における出力電圧値は０Ｖのままとなっている。この出力電圧値は、Ａ／Ｄ変換器３１６でディジタルデータに変換されて比較器３１３の一方の入力端に供給される。比較器３１３は、一方の入力端に供給されたこの出力電圧値と、上述したようにして他方の入力端に供給された出力電圧目標値Ｒｅｆ．Ｄａｔａとを比較し、比較結果をＰＷＭ生成部３１４に供給する。比較結果は、例えば出力電圧値と出力電圧目標値Ｒｅｆ．Ｄａｔａとの差分を示すデータである。
【００４７】
ＰＷＭ生成部３１４は、比較器３１３から供給された比較結果に基づきＰＷＭデータを生成する。このＰＷＭデータは、制御部３１５に供給される。ここで、制御部３１５は、動作イネーブル信号がオン状態となった際にタイマ部３１５ｃに設定した時間と、タイマ部３１５ｃによる時間の計測結果とに基づき、現時点がソフトスタート期間内であるか否かを判定する。現時点がソフトスタート期間であると判定されると、ソフトスタート部３１５ｂは、ＰＷＭデータに対して突入電流を避けるための変換処理を行う。この変換処理は、例えば、ＰＷＭデータに示されるデューティ比に対して、現在のタイマ部３１５ｃにより計測された時間の、ソフトスタート期間に対する割合を乗じる処理により行う。
【００４８】
ＰＷＭデータが決まると、制御部３１５は、ＰＷＭデータから実際のスイッチング素子３０９および３１０を駆動するための駆動波形を生成する。ここでは、同期整流方式でスイッチング素子３０９および３１０を駆動するため、スイッチング素子３０９および３１０で互いに反転した駆動波形が生成される。制御部３１５で生成された駆動波形は、バッファアンプ３２１および３２２で駆動信号とされ、それぞれスイッチング素子３０９および３１０のゲートに供給される。
【００４９】
電池２０１の出力電圧は、スイッチング素子３０９、３１０によりＰＷＭデータに示されるデューティ比でスイッチングされ、後段のインダクタ３０３および出力コンデンサ３０４によるＬＣフィルタで平滑化され、デューティ比に応じた電圧に変換される。この電圧が、目的とする電源チャンネルの電源電圧として出力される。この出力電圧は、負荷３０５に供給されると共にＡ／Ｄ変換器３１６に供給され、ディジタルデータに変換されて比較器３１３の一方の入力端に供給され、出力電圧目標値Ｒｅｆ．Ｄａｔａと比較される。これにより、フィードバック制御が行われる。
【００５０】
制御部３１５は、タイマ部３１５ｃの計測結果に基づきソフトスタート期間が終了したと判定したら、ＰＷＭ生成部３１４から供給されるＰＷＭデータに基づいて、スイッチング素子３０９および３１０を駆動するための駆動波形の生成および出力を行う。
【００５１】
制御部３１５は、メインスイッチ２０３がオフ状態とされ、動作イネーブル信号がＬｏｗレベルとされるか、または、通信インターフェイス３１１を介して出力停止命令が送信されると、当該電源チャンネルによる電圧出力を停止する動作を行う。制御部３１５は、ＰＷＭ生成部３１４から供給されるＰＷＭデータによる駆動波形の生成を停止する。そして、出力側のＡ／Ｄ変換器３１６からディジタルデータとして供給される出力電圧値を監視しながら、スイッチング素子３１０のみを駆動し、出力側電源ラインに残っている電荷を放電させる。Ａ／Ｄ変換器３１６から供給される出力電圧値が閾値以下になるか、または、駆動波形の生成停止から所定時間が経過した後、制御部３１５は、動作を停止する。
【００５２】
＜第１の電源グループの出力制御例＞
次に、本発明の第１の実施形態による、複数の電源チャンネルの出力制御について説明する。本発明では、複数の電源チャンネルと１つの汎用ポートからなる電源グループ毎に、電源出力シーケンスの制御を行う。図１の構成において、最初にＣＰＵ２０４に電源を供給するための第１の電源グループによる電源出力が行われ、次に、表示部２１０に電源を供給するための第２の電源グループによる電源出力が行われるように制御される。
【００５３】
図３は、本第１の実施形態による第１の電源グループにおける電源出力の起動シーケンスの例を示す。時間ｔ１の、電池２０１による電源電圧の印加以前の状態では、制御部３１５に対するリセット信号と、第１の電源グループによる電源出力対象のＣＰＵ２０４に対するリセット信号は、共にＬｏｗレベルとされる。これにより、制御部３１５およびＣＰＵ２０４がリセット状態に保持される。
【００５４】
時間ｔ１で電池２０１による電源電圧が印加されると、電源ＩＣ２０２に対して発振器２５０からクロックＣＬＫが入力される。一方、リセットＩＣ２１１の出力はＬｏｗレベルのままなので、制御部３１５のリセット状態が維持される。電池２０１による電源電圧印加から所定時間ｔＲ１の経過後、リセットＩＣ２１１の出力がＨｉｇｈレベルとされて制御部３１５のリセット状態が解除される（時間ｔ２）。リセットＩＣ２１１による制御部３１５のリセット解除後、例えば時間ｔ３でメインスイッチ２０３がオン状態とされると、電源ＩＣ２０２による電源電圧の出力が開始される。
【００５５】
なお、リセットＩＣ２１１のリセット解除電圧（Ｈｉｇｈレベル）は、使用する電池２０１が出力可能な最低電圧より低い値とし、確実にリセットがかかるようになっている。
【００５６】
制御部３１５は、リセット解除後に、ＲＯＭ３１２に予め記憶された、上述した電源ＩＣ２０２の起動時に必要な各パラメータを読み出して、制御部３１５内のレジスタに順次セットする。パラメータの設定が完了すると、制御部３１５は、ＲＯＭ３１２に記憶されたプログラムに従い動作を開始する。
【００５７】
電源ＩＣ２０２内のＲＯＭ３１２には、予め動作開始時に出力する電源チャンネルおよび各電源チャンネルの立ち上げ順序がパラメータとして記憶されている。制御部３１５は、リセット解除後にこのパラメータを読み出し、読み出したパラメータに基づいて動作を行う。
【００５８】
先ず、起動時においては、ＣＰＵ２０４が動作するための第１の電源グループの各電源ＣＨ１〜ＣＨ３を所定の順序で起動するようなパラメータがＲＯＭ３１２から読み出され、制御部３１５内のレジスタにセットされる。例えば、ＲＯＭ３１２には、第１の電源グループの各電源ＣＨ１〜ＣＨ３を、出力電圧の低い順に起動するようなパラメータが記憶される。
【００５９】
また、起動時の各電源ＣＨ１〜ＣＨ３におけるソフトスタート期間および出力開始タイミングも、ＲＯＭ３１２にパラメータとして記憶されている。さらに、ＣＰＵ２０４のリセット端子に接続される電源ＩＣ２０２の汎用ポート２１２からのリセット信号の出力タイミングについても、ＲＯＭ３１２にパラメータとして記憶されている。電源ＩＣ２０２内の制御部３１５は、ＲＯＭ３１２から読み出したこれらのパラメータを、制御部３１５内のレジスタに順次セットする。パラメータの設定が完了すると、制御部３１５は、ＲＯＭ３１２内のプログラムに従って動作を開始する。
【００６０】
制御部３１５は、ＲＯＭ３１２から読み出したパラメータに従って、時間ｔ３で、先ず電源ＣＨ１による電源出力を行う。上述した各電源チャンネルの動作と同様にして、ソフトスタート期間をタイマ部３１５ｃに設定してタイマ部３１５ｃによる時間の計測を開始する。そして、電源ＣＨ１の比較器３１３に対して、ＲＯＭ３１２から読み出した出力電圧目標値Ｒｅｆ．Ｄａｔａを設定して比較器３１３の動作を開始する。
【００６１】
すなわち、電源ＣＨ１において、インダクタ３０３の出力端の電圧値をＡ／Ｄ変換器３１６で変換したデータと、出力電圧目標値Ｒｅｆ．Ｄａｔａとが比較器３１３で比較され、比較結果がＰＷＭ生成部３１４に供給される。ＰＷＭ生成部３１４は、この比較結果に基づきＰＷＭデータを生成し、制御部３１５に供給する。制御部３１５は、供給されたＰＷＭデータからスイッチング素子３０９および３１０を駆動するための駆動波形を生成する。この駆動波形は、バッファアンプ３２１および３２２を介してそれぞれ駆動信号としてスイッチング素子３０９および３１０を駆動する。これにより、電源ＣＨ１による電源出力が開始される（時間ｔ４）。
【００６２】
制御部３１５は、Ａ／Ｄ変換器３１６の出力値を監視し、当該電源ＣＨ１による出力電圧が予め決められた電圧範囲内になったか否かを判定する。例えばソフトスタート期間が終了し、電源ＣＨ１による出力電圧が予め決められた電圧範囲内になったと判定されると（時間ｔ５）、制御部３１５は、ＲＯＭ３１２から読み出したパラメータに従い、次に立ち上げるべき電源ＣＨ２による電源出力の制御を行う。
【００６３】
なお、制御部３１５は、電源ＣＨ１による電源出力において、出力電圧目標値Ｒｅｆ．Ｄａｔａで設定された電圧値まで出力電圧が上がらなかった場合、電源ＣＨ１による電源出力を停止させ、電源に異常があると判断して電源ＩＣ２０２の動作を停止させる。これに限らず、Ａ／Ｄ変換器３０８の出力に基づき電池２０１の出力電圧が所定の値以下に低下したと判定されたり、リセットＩＣ２１１の出力がＬｏｗレベルに変化した場合などにも、電源に異常があると判断し、同様の処理を行う。
【００６４】
電源ＣＨ２による電源出力の制御においては、電源ＣＨ１の場合と同様に、ソフトスタート期間をタイマ部３１５ｃに設定してタイマ部３１５ｃによる時間の計測を開始する。そして、電源ＣＨ２の比較器３１３に対して、ＲＯＭ３１２から読み出した電源ＣＨ２の出力電圧目標値Ｒｅｆ．Ｄａｔａを設定して比較器３１３の動作を開始する。
【００６５】
すなわち、電源ＣＨ２において、インダクタ３０３の出力端の電圧値を示すデータと出力電圧目標値Ｒｅｆ．Ｄａｔａとが比較器３１３で比較され、比較結果に基づきＰＷＭ生成部３１４でＰＷＭデータを生成する。制御部３１５は、ＰＷＭ生成部３１４から供給されたＰＷＭデータからスイッチング素子３０９および３１０を駆動するための駆動波形を生成し、この駆動波形に基づきスイッチング素子３０９および３１０を駆動する。これにより、電源ＣＨ２による電源出力が開始される（時間ｔ６）。
【００６６】
制御部３１５は、Ａ／Ｄ変換器３１６の出力に基づき電源ＣＨ２の出力電圧が予め決められた電圧範囲内になったか否かを確認する。例えばソフトスタート期間が終了し、電源ＣＨ２の出力電圧が予め決められた電圧範囲内になったと確認されると（時間ｔ７）、制御部３１５は、ＲＯＭ３１２から読み出したパラメータに従い、次に立ち上げるべき電源ＣＨ３による電源出力の制御を行う。
【００６７】
電源ＣＨ３による電源出力の制御も、上述の電源ＣＨ１および電源ＣＨ２と同様であるので、ここでの詳細な説明を省略する。電源ＣＨ３による電源出力が時間ｔ８で開始され、ソフトスタート期間が終了した時間ｔ９で、出力電圧が予め決められた電圧範囲内になったと確認されたら、制御部３１５は、第１の電源グループの電源出力対象であるＣＰＵ２０４のリセット解除処理を行う。
【００６８】
すなわち、制御部３１５は、時間ｔ９で、電源ＣＨ３の出力電圧が予め決められた範囲内になったら、タイマ部３１５ｃに対して時間ｔＲ２を設定する。この時間ｔＲ２は、ＣＰＵ２０４に対するリセット遅延時間となる。タイマ部３１５ｃにより時間の計測が開始され、時間ｔＲ２が経過するまでの間、制御部３１５は、各電源ＣＨ１〜ＣＨ３におけるＡ／Ｄ変換器３１６の出力を監視する。
【００６９】
タイマ部３１５ｃによる計測が開始されてから時間ｔＲ２に達するまでの間、各電源ＣＨ１〜ＣＨ３の出力電圧が各々設定された出力電圧範囲内にあるか否かを判定する。それぞれ出力電圧範囲内にあると判定したら、制御部３１５は、ＣＰＵ２０４に対する汎用ポート２１２の出力をＨｉｇｈレベルとして、ＣＰＵ２０４のリセットを解除する。
【００７０】
なお、この汎用ポート２１２をオープンドレイン出力とすると、ＣＰＵ２０４側でさらに他の電源の出力にリセットＩＣを設け、このリセットＩＣの出力と電源ＩＣ２０２からのリセット出力とをワイアードＯＲとしてＣＰＵ２０４へ入力することもできる。ＣＰＵ２０４側で用いる他の電源としては、例えばローカルなレギュレータで生成する３．０Ｖ電圧が考えられる。
【００７１】
ＣＰＵ２０４のリセット解除後、電源ＩＣ２０２は、電源ＣＨ１〜ＣＨ３の出力側にそれぞれ設けられたＡ／Ｄ変換器３１６の出力値に基づき、ＣＰＵ２０４の動作開始に伴う電源ＣＨ１〜ＣＨ３の負荷変動を監視する。その結果、例えば負荷変動が所定範囲内であれば、電源ＣＨ１〜ＣＨ３および当該電源ＣＨ１〜ＣＨ３に接続されている負荷（図１の例ではＣＰＵ２０４、ＲＯＭ２０５、ＲＡＭ２０６および操作部２０７）が正常動作をしているものと判断する。これら電源ＣＨ１〜ＣＨ３および負荷が正常動作していると制御部３１５により判断されれば、第１の電源グループによる一連の起動シーケンスが終了される。
【００７２】
なお、電源ＣＨ１〜ＣＨ３および負荷が正常動作しているか否かの判定方法は、上述の方法に限られない。例えば、ＣＰＵ２０４のリセット解除後の所定時間内に、ＣＰＵ２０４から通信線２２０によるシリアル通信が行われることで、正常動作していると判定することもできる。
【００７３】
また、上述したように、電源ＩＣ２０２の外部にリセットＩＣが追加されている場合には、ワイアードＯＲ後のリセット線を、電源ＩＣ２０２の他の汎用ポートに入力することができる。そして、この他の汎用ポートへの入力信号がＬｏｗレベルからＨｉｇｈレベルに変化するタイミングを、ＣＰＵ２０４の起動時期と判定する。ＣＰＵ２０４が起動された時点以降から、負荷変動および／または通信線２２０によるシリアル通信を監視することで、第１の電源グループに対する正常起動の判定をより確実に行うことができる。
【００７４】
第１の電源グループが上述のようにして起動された後、制御部３１５は、一定周期で各電源ＣＨ１〜ＣＨ３の出力電圧を監視する。監視の結果、各電源ＣＨ１〜ＣＨ３のうち何れか１つでも出力電圧に異常があった場合、第１の電源グループによる電圧出力の終了処理を開始する。例えば、想定された範囲外の負荷変動などの原因により、電源ＣＨ１〜ＣＨ３の何れかの出力電圧が、一定時間以上、予め設定された出力電圧範囲外になった場合、制御部３１５は、第１の電源グループに異常が発生したものと判定する。
【００７５】
終了処理に関しても、上述した立ち上げ処理の例と同様に、ＲＯＭ３１２に各電源ＣＨ１〜ＣＨ３の立ち下げ順序がパラメータとして予め記憶されている。制御部３１５は、ＲＯＭ３１２からこの立ち下げ順序を示すパラメータを読み出して、このパラメータに従い終了動作を行う。終了動作は、基本的には、起動処理と逆の順序で行われる。
【００７６】
終了動作が開始されると、先ず、制御部３１５は、ＣＰＵ２０４に対して、電源異常を示す割り込み信号を、例えば通信線２２０によるシリアル通信で送信する。若し、ＣＰＵ２０４が電源変動に対して影響を受けずに動作している場合には、ＣＰＵ２０４は、この割り込み信号を受け取ると直ちにＣＰＵ２０４側での終了処理を開始する。そして、ＣＰＵ２０４側の終了処理が完了すると、ＣＰＵ２０４は、電源ＩＣ２０２に対して、通信線２２０によるシリアル通信で、電源出力の終了が可能であることを通知する。電源ＩＣ２０２側では、ＣＰＵ２０４からのこの通知を受信すると、電源ＣＨ１〜ＣＨ３による電源出力の終了処理を開始する。
【００７７】
一方、電源変動によりＣＰＵ２０４の動作が中断した状態である場合には、電源ＩＣ２０２から送信された割り込み信号に対して応答が帰ってこないものと想定される。そこで、電源ＩＣ２０２は、割り込み信号の送信後、一定時間経過してもＣＰＵ２０４からの応答が無い場合、電源ＩＣ２０２における電源ＣＨ１〜ＣＨ３の電源出力の終了処理を開始する。
【００７８】
終了処理が開始されると、電源ＩＣ２０２は、汎用ポート２１２からＣＰＵ２０４に対して出力しているリセット信号をＬｏｗレベルとし、ＣＰＵ２０４をリセット状態にする。この後、先ず電源ＣＨ３についてスイッチング素子３０９をオフ状態として出力停止状態にし、且つ、スイッチング素子３１０をオン状態として電源ＣＨ３の電源ラインに残る電荷の放電を行う。制御部３１５は、電源ＣＨ３に設けられたＡ／Ｄ変換器３１６の出力を監視し、電源ＣＨ３の出力電圧値が閾値以下になったと判断したら、制御部３１５は、スイッチング素子３１０をオフ状態とする。これにより、電源ＣＨ３による電源出力の終了処理が完了したとして、電源ＣＨ２の電源出力の終了処理に移行する。
【００７９】
電源ＩＣ２０２は、電源ＣＨ３による電源出力の終了処理と同様の処理により電源ＣＨ２による電源出力の終了処理を行う。電源ＣＨ２による電源出力の終了処理が完了したら、電源ＣＨ１による電源出力の終了処理に移行され、電源ＣＨ３および電源ＣＨ２の電源出力終了処理と同様にして電源ＣＨ１の終了処理を行う。第１の電源グループの全ての電源ＣＨ１〜ＣＨ３について出力終了処理が完了したら、電源ＩＣ２０２は、内部の動作を停止させる。
【００８０】
このとき、ＲＯＭ３１２に記憶するパラメータにより、電圧異常時の処理として電源ＩＣ２０２の再起動を指定することも可能である。この場合、電源ＩＣ２０２は、自己ソフトリセットを行い電源ＩＣ２０２を再起動させる処理へ移行させる。
【００８１】
＜第２の電源グループの出力制御例＞
次に、ＣＰＵ２０４の起動後に、表示部２１０を起動する場合の動作について説明する。この場合には、このデータ表示装置全体を制御するＣＰＵ２０４が既に起動されているため、表示部２１０に対して電源を供給するためのパラメータを、ＣＰＵ２０４から電源ＩＣ２０２に対して設定することができる。
【００８２】
上述したように、表示部２１０には、第２の電源グループによる電源ＣＨ４〜ＣＨ６による電源が供給される。図４は、本第１の実施形態による第２の電源グループにおける電源電圧の起動シーケンスの例を示す。図４に例示されるように、電源ＣＨ４〜ＣＨ６の立ち上げ順序は、電圧ＣＨ４による電源出力の表示用ＩＣ２０８に対する印加（時間ｔ１１、ｔ１２）の後に表示用ＩＣ２０８のリセット解除を行う（時間ｔ１３）。その後、電源ＣＨ５による電源出力を行い（時間ｔ１４、ｔ１５）、最後に電源ＣＨ６による電源出力を行う（時間ｔ１６、ｔ１７）ようになっている。
【００８３】
第１の電源グループによる電源ＣＨ１〜ＣＨ３の起動シーケンスが終了したら、ＣＰＵ２０４は、電源ＩＣ２０２に対して、第２の電源グループの起動シーケンスを示すパラメータを通信線２２０を用いたシリアル通信により送信する。ここで送信されるパラメータは、上述した、電源ＩＣ２０２の起動時に用いるために予めＲＯＭ３１２に記憶されているパラメータと同じ種類のものなので、詳細な説明を省略する。ＣＰＵ２０４から送信されたパラメータは、電源ＩＣ２０２に受信されると、制御部３１５は、このパラメータをそれぞれレジスタにセットする。受信されたパラメータを、一旦ＲＯＭ３１２の所定の記憶領域に書き込むようにし、このＲＯＭ３１２に書き込まれたパラメータを制御部３１５が読み出してレジスタにセットするようにしてもよい。
【００８４】
なお、第２の電源グループの起動シーケンスを示すパラメータを、ＲＯＭ３１２に予め記憶しておくようにしてもよい。例えば、ＲＯＭ３１２において、複数の起動シーケンスのパラメータセットをそれぞれに割り当てられた記憶領域に予め記憶しておく。ＣＰＵ２０４または制御部３１５は、ＲＯＭ３１２から、複数のパラメータセットから処理に適合するものを選択して読み出し、レジスタにセットする。
【００８５】
パラメータの設定後、ＣＰＵ２０４は、起動シーケンスに従った電源出力開始の指示を、通信線２２１を用いて行う。すなわち、ＣＰＵ２０４は、電源ＩＣ２０２に対して、通信線２２１で送信される表示部電源制御信号をＨｉｇｈレベルとする（ｔ１０）。電源ＩＣ２０２は、この表示部電源制御信号のＨｉｇｈレベルを検出したら、設定されたパラメータに従い、第２の電源グループの各電源ＣＨ４〜ＣＨ６の電源電圧出力を開始する。
【００８６】
先ず、電源ＩＣ２０２は、電源ＣＨ４について、上述した電源ＣＨ１の動作と同様に、タイマ部３１５ｃに対してソフトスタート期間を設定し、タイマ部３１５ｃによる時間計測を開始させる。そして、電源ＣＨ４の比較器３１３に対して、ＣＰＵ２０４から送信された出力電圧目標値Ｒｅｆ．Ｄａｔａを設定して比較器３１３の動作を開始する。
【００８７】
すなわち、電源ＣＨ４において、インダクタ３０３の出力電圧値と出力電圧目標値Ｒｅｆ．Ｄａｔａとが比較器３１３で比較され、比較結果に基づきＰＷＭ生成部３１４でＰＷＭデータが生成される。このＰＷＭデータは、制御部３１５に供給され、スイッチング素子３０９および３１０を駆動するための駆動波形が生成される。この駆動波形は、バッファアンプ３２１および３２２を介してそれぞれ駆動信号としてスイッチング素子３０９および３１０を駆動する。これにより、電源ＣＨ４による電源出力が開始される（時間ｔ１１）。
【００８８】
例えばソフトスタート期間が終了して電源ＣＨ４の出力電圧が予め決められた範囲内になったと判定されると（時間ｔ１２）、制御部３１５は、次のシーケンスへ移行する。
【００８９】
なお、電源ＩＣ２０２は、電源ＣＨ４の出力電圧値が出力電圧目標値Ｒｅｆ．Ｄａｔａで設定された電圧値まで上がらなかった場合、電源ＣＨ４による電源出力を停止させる。これに限らず、電池２０１の出力電圧値が所定値以下に低下したり、先に電源出力が行われている第１の電源グループにおける電源ＣＨ１〜ＣＨ３何れかの出力電圧値が所定値以下に低下した場合なども、電源ＣＨ４に異常があると判断し、同様の処理を行う。
【００９０】
また、電源ＣＨ４による電源出力が停止された場合、制御部３１５は、出力中の電源ＣＨ１〜ＣＨ３の出力電圧を確認し、異常があると判定したら、電源ＩＣ２０２による全ての電源出力を停止する。第１の電源グループの出力電圧に異常が見られない場合には、例えばエラー要因をレジスタにセットし、ＣＰＵ２０４に対して例えば通信線２２０により割り込み信号を送信し、エラーの通知を行う。これにより、ＣＰＵ２０４に対して、電源ＣＨ４の起動に失敗したことを通知する。
【００９１】
電源ＩＣ２０２は、電源ＣＨ４の電源出力に異常が無いと判断した場合、第２の電源グループの起動シーケンスに従い、表示用ＩＣ２０８のリセット解除を行う（時間ｔ１３）。
【００９２】
すなわち、電源ＩＣ２０２は、時間ｔ１２で電源ＣＨ４の出力電圧値が予め決められた範囲内になったと判定したら、タイマ部３１５ｃに対して時間ｔＲ３を設定する。この時間ｔＲ３は、表示用ＩＣ２０８に対するリセット遅延時間となる。タイマ部３１５ｃによる時間の計測が開始され、時間ｔＲ３が経過するまでの間、電源ＩＣ２０２内の制御部３１５は、電源ＣＨ４に設けられたＡ／Ｄ変換器３１６の出力を監視し、電源ＣＨ４の出力電圧が設定された範囲内にあるか否かを判定する。範囲内にあると判定したら、制御部３１５は、表示用ＩＣ２０８に対するリセット信号用の汎用ポート２１３の出力をＨｉｇｈレベルとして、表示用ＩＣ２０８のリセットを解除する。
【００９３】
表示用ＩＣ２０８のリセットを解除した後、制御部３１５は、第２の電源グループの起動シーケンスに従い電源ＣＨ５による電源出力を行い、その後、電源ＣＨ６による電源出力を行う。これら電源ＣＨ５およびＣＨ６による電源出力は、上述した電源ＣＨ４による電源出力と同様にして行われる。
【００９４】
すなわち、電源ＣＨ５による電源出力の制御において、制御部３１５は、ＲＯＭ３１２から電源ＣＨ５による電源出力の制御に関するパラメータを読み出す。そして、タイマ部３１５ｃに対してソフトスタート期間を設定して時間の計測を開始すると共に、電源ＣＨ５の比較器３１３に対して出力電圧目標値Ｒｅｆ．Ｄａｔａを設定し、電源ＣＨ５による電源出力動作を開始する（時間ｔ１４）。ソフトスタート期間が終了し、電源ＣＨ５の出力電圧値が出力電圧目標値Ｒｅｆ．Ｄａｔａに対して所定範囲内になったら（時間ｔ１５）、電源ＣＨ６の出力設定に移行する。
【００９５】
電源ＣＨ６による電源出力の制御も同様にして、制御部３１５は、ＲＯＭ３１２から電源ＣＨ６による電源出力の制御に関するパラメータを読み出す。そして、タイマ部３１５ｃに対してソフトスタート期間を設定して時間の計測を開始すると共に、電源ＣＨ６の比較器３１３に対して出力電圧目標値Ｒｅｆ．Ｄａｔａを設定し、電源ＣＨ６による電源出力動作を開始する（時間ｔ１６）。
【００９６】
例えばソフトスタート期間が終了し電源ＣＨ６の出力電圧値が出力電圧目標値Ｒｅｆ．Ｄａｔａに対して所定範囲内になったら（時間ｔ１７）、制御部３１５は、第２の電源グループの起動シーケンスの正常終了を示す正常終了フラグをレジスタにセットする。そして、制御部３１５は、通信線２２０によるシリアル通信で、ＣＰＵ２０４に対して第２の電源グループの起動シーケンスが終了したことを通知するための割り込み信号を送信する。
【００９７】
その後、制御部３１５は、ＣＰＵ２０４から通信線２２０を用いて行われるシリアル通信を受信することで、第２の電源グループの各電源ＣＨ４〜ＣＨ６と、第２の電源グループの各電源ＣＨ４〜ＣＨ６に接続されている負荷とが正常動作していると判定する。この判定により、制御部３１５は、電源ＣＨ４〜ＣＨ６からなる第２の電源グループの起動シーケンスを終了する。そして、電源ＣＨ１〜ＣＨ６それぞれの出力に設けられるＡ／Ｄ変換器３１６の出力値の監視を、所定の周期で行う。
【００９８】
ＣＰＵ２０４は、第２の電源グループにより表示部２１０に対して電源供給が行われると、必要なデータを表示部２１０へ送り、データの表示処理を行っていく。
【００９９】
第２の電源グループの起動後、電源ＩＣ２０２の制御部３１５は、電源ＣＨ１〜ＣＨ６で出力中の電源の電圧値の監視を所定の周期で継続的に行う。この時点で、操作部２０７からＣＰＵ２０４に対して表示部２１０の動作停止指示が送られるか、または第２の電源グループの電源ＣＨ４〜ＣＨ６何れかの電圧が、一定時間以上、予め設定された出力電圧範囲外になった場合、終了処理を開始する。
【０１００】
終了処理に関しても、上述した立ち上げ処理の例と同様に、ＣＰＵ２０４から第２の電源グループの終了シーケンスを示すパラメータが通信線２２０によるシリアル通信で電源ＩＣ２０２に送信され、制御部３１５によりレジスタにセットされる。これに限らず、シリアル通信で送信されたこのパラメータを、一旦ＲＯＭ３１２に書き込むようにし、ＲＯＭ３１２からこのパラメータを読み出してレジスタにセットしてもよい。また、第２の電源グループの終了シーケンスを示すパラメータをＲＯＭ３１２に予め記憶しておくようにしてもよい。
【０１０１】
電源ＩＣ２０２は、先ず電源ＣＨ６の電源出力の停止処理を行う。すなわち、電源ＣＨ６のＰＷＭ生成部３１４によるＰＷＭデータ生成を停止し、スイッチング素子３０９をオフ状態とすると共にスイッチング素子３１０をオン状態とし、電源ＣＨ６の電源ラインに残る電荷の放電を行う。Ａ／Ｄ変換器３１６による出力電圧値の監視結果に基づき、電源ＣＨ６の出力電圧値が予め決められた電圧値以下になったと判定すると、電源ＩＣ２０２は、電源ＣＨ６のスイッチング素子３１０をオフ状態とする。そして、電源ＣＨ６による電源出力の終了処理が完了したものとして、電源ＣＨ５による電源出力の停止処理へ移行する。
【０１０２】
電源ＣＨ６の終了処理と同様にして電源ＣＨ５による電源出力の停止動作が終了すると、電源ＩＣ２０２は、汎用ポート２１３により表示用ＩＣ２０８に出力しているリセット信号をＬｏｗレベルとし、表示用ＩＣ２０８をリセット状態にする。表示用ＩＣ２０８をリセット状態へ移行させてから所定時間の経過後、電源ＣＨ４による電源出力の停止処理を行う。
【０１０３】
第２の電源グループの電源ＣＨ４〜ＣＨ６全ての電源出力が停止された時点で、電源ＩＣ２０２は、第２の電源グループの終了処理が完了したことを示すフラグをレジスタへ設定する。そして、通信線２２０によるシリアル通信で、ＣＰＵ２０４に対して割り込み信号を送信する。この割り込み信号の送信から所定時間以内にＣＰＵ２０４から通信線２２０によるシリアル通信が発生すると、電源ＩＣ２０２において終了処理完了フラグがクリアされ、第２の電源グループによる電源出力の終了シーケンスが完了する。
【０１０４】
この終了シーケンスにおいて、電源ＣＨ４〜ＣＨ６の何れかの出力電圧値に異常があった場合、電源ＩＣ２０２は、終了シーケンスに示される次の電源チャンネルの出力停止処理へ移行する。例えば、電源ＣＨ５による電源出力の停止処理後、所定時間を経過しても電源ＣＨ５の出力電圧が閾値以下にならないような場合、異常があったと判定する。そして、第２の電源グループの終了シーケンスが全て終了した後に、終了フラグと共にエラーフラグをレジスタに設定し、ＣＰＵ２０４に割り込み信号を送信することで、ＣＰＵ２０４に対して異常を通知する。第２の電源グループ２出力停止処理後、電源ＩＣ２０２は、第１の電源グループの各電源ＣＨ１〜ＣＨ３の出力電圧値の監視を継続する動作に移行される。
【０１０５】
また、電源グループ２の動作停止を行い割り込み信号をＣＰＵ２０４に送信した後、所定時間が経過してもＣＰＵ２０４からの通信が無い場合には、電源ＩＣ２０２は、システムに異常が生じたものと判断して、第１の電源グループの動作停止処理へ移行する。
【０１０６】
以上述べてきたように、本第１の実施形態においては、予め、或いは、通信により設定された電源グループに対して、電源出力の起動および終了シーケンス動作を設定するようにしている。これにより、安全かつ確実に電源の起動を行うことができ、また異常動作によりシステムが動作不能に陥った状態でも、予め設定されたシーケンスに従い出力停止動作が可能になる。そのため、電源供給先の回路の保護を行うと共に、確実な電源の停止処理を行うことを可能としている。
【０１０７】
さらに、電源出力の起動および終了シーケンスを、書き換え可能なＲＯＭに記憶されたパラメータに従い制御しているため、シーケンスの変更を極めて容易に行うことができる。
【０１０８】
＜第２の実施形態＞
本発明の第２の実施形態は、複数の回路が１つの電源を共有している場合の例である。図５は、本第２の実施形態に適用可能な撮像装置の構成例を示すブロック図である。この図５の構成は、第１の実施形態で説明した図１の構成に対して撮影部２３０を追加したものとなっている。例えば撮影部２３０は、光学系と、ＣＣＤやＣＭＯＳイメージャからなる撮像素子と、撮像素子から出力される撮像信号を映像信号に変換する信号処理部と、信号処理部から出力される映像信号に映像処理を施す映像処理部を有する。映像処理部から出力された映像信号は、表示部２１０に供給され表示パネル２０９に表示されたり、圧縮符号化して図示されない記憶媒体に記憶したりする。
【０１０９】
撮影部２３０の追加に伴い、電源ＩＣ４０２は、図１で示した電源ＩＣ２０２に対して、撮影部２３０に対して電源を供給する電源チャンネルである電源ＣＨ７およびＣＨ８が追加される。それと共に、電源ＩＣ４０２に対し、撮影部２３０に対してリセット信号を送信するための汎用ポート２１４が追加される。
【０１１０】
なお、図５において、上述した図１と共通する部分については、同一の符号を付し、詳細な説明を省略する。また、電源ＩＣ４０２は、上述のように図１の電源ＩＣ２０２に対して電源チャンネルと汎用ポートとが追加された構成となっており、基本的な構成は電源ＩＣ２０２と共通するので、内部の詳細な説明を省略する。
【０１１１】
この例では、電源ＣＨ７の出力電圧は１５Ｖ、電源ＣＨ８の出力電圧は−７．５Ｖとなっている。撮影部２３０は、電源ＣＨ７およびＣＨ８と共に、第２の電源グループの電源ＣＨ４による出力が電源として供給される。すなわち、電源ＣＨ４は、表示部２１０と撮影部２３０とで共有される電源である。撮影部２３０に電源を供給する電源チャンネルである電源ＣＨ４、電源ＣＨ７および電源ＣＨ８で、第３の電源グループを形成する。汎用ポート２１４は、第３の電源グループに対応する。
【０１１２】
図６は、撮影部２３０に対する第３の電源グループによる電源出力の起動シーケンスの例を示す。図６に例示されるように、電源ＣＨ４による電源出力の後に撮影部２３０のリセットを解除し（時間ｔ２１）、その後電源ＣＨ７による電源出力を行い（時間ｔ２３、ｔ２４）、最後に電源ＣＨ８による電源出力を行う（時間ｔ２５、ｔ２６）ようになっている。
【０１１３】
ＣＰＵ２０４は、起動後に、電源チャンネルのグルーピングについて、電源ＩＣ４０２に対して設定を行っているものとする。すなわち、ＣＰＵ２０４は、表示部２１０に対して電源の供給を行う第２の電源グループを定義すると共に、撮影部２３０に電源を供給する、電源ＣＨ４、電源ＣＨ７および電源ＣＨ８による第３の電源グループを定義する。また、撮影部２３０に対するリセット信号出力のタイミングを、電源ＣＨ４による電源出力後の所定時間経過後として定義する。
【０１１４】
なお、グループは、ＲＯＭ３１２に記憶された情報に基づき定義することもできるし、通信線２２０を介してなされるシリアル通信により電源ＩＣ４０２の外部から定義することも可能である。
【０１１５】
これら第３の電源グループおよびリセット信号出力タイミングの定義は、ＣＰＵ２０４から電源ＩＣ４０２に対して設定される。設定された内容は、例えば通信線２２０によるシリアル通信でＣＰＵ２０４から電源ＩＣ４０２に送信され、ＲＯＭ３１２に書き込まれる。
【０１１６】
以下では、表示部２１０の動作が既に開始されており、例えば操作者による操作部２０７に対する入力に従い、撮影部２３０に対して電源を出力し、オフ状態の撮影部２３０をオン状態にする場合について考える。なお、第３の電源グループに関する起動および終了シーケンスに関するパラメータは、既にＣＰＵ２０４から通信線２２０を介して電源ＩＣ４０２に対して送信され、制御部３１５によりレジスタにセットされているものとする。
【０１１７】
表示部２１０の動作が開始されているので、第１の電源グループおよび第２の電源グループによる起動シーケンスが既に完了しており、電源ＣＨ４、ＣＨ５およびＣＨ６による電源出力が行われている。一方、撮影部２３０はオフ状態にされておるので、電源ＣＨ４による電源出力がなされていても、汎用ポート２１４による撮影部２３０へのリセット信号は、Ｌｏｗレベルのままとなっている。
【０１１８】
操作部２０７に対して撮影部２３０の動作をオン状態とする操作が行われたとする。この操作に応じて、ＣＰＵ２０４は、撮影部２３０に対する他の電源（電源ＣＨ７およびＣＨ８）による電源出力を開始させるため、通信線２２２により、撮像部電源制御信号をＨｉｇｈレベルとする（図６の時間ｔ２０）。電源ＩＣ４０２は、撮像部電源制御信号がＨｉｇｈレベルとされると、電源ＣＨ７およびＣＨ８による電源出力を開始する。
【０１１９】
電源ＩＣ４０２では、設定された起動シーケンスに従って第３の電源グループによる電源出力を開始する。第３の電源グループにおいて、電源ＣＨ４については、既に表示部２１０で使用するために電源出力されている。そのため、電源ＩＣ４０２は、電源ＣＨ４の電源出力が完了しているとして次のシーケンスへ進む。
【０１２０】
電源ＩＣ４０２は、タイマ部３１５ｃに対して時間ｔＲ４を設定し、撮像部電源制御信号がＨｉｇｈレベルとなった時間ｔ２０から時間の計測を開始する。計測の結果、時間ｔ２０から時間ｔＲ４だけ経過したと判定されたら、電源ＩＣ４０２は、汎用ポート２１４から撮影部２３０に出力されるリセット信号をＨｉｇｈレベルとし、撮影部２３０のリセット状態を解除する。すなわち、時間ｔＲ４が、撮影部２３０に対するリセット遅延時間となる。撮影部２３０のリセット状態を解除した後、電源ＩＣ４０２は、シーケンスに従い電源ＣＨ７および電源ＣＨ８による電源出力を順次行う。
【０１２１】
ここで、リセット遅延時間ｔＲ４は、電源ＣＨ４による電源出力開始後の遅延時間として撮影部２３０に定義されているリセット遅延時間をそのまま用いることが考えられる。この例では、撮影部電源制御信号がＨｉｇｈレベルになった時点で、既に電源ＣＨ４による電源出力が行われている。そこで、ＣＰＵ２０４からの通信線２２０によるシリアル通信を用いて、撮影部２３０に定義されているリセット遅延時間より短いリセット遅延時間ｔＲ４を電源ＩＣ４０２に送信して設定することも可能である。これにより、撮影部２３０の起動時間を短縮することができる。
【０１２２】
撮影部２３０のリセット状態が解除されると、電源ＣＨ７による電源出力が開始され（時間ｔ２３、ｔ２４）、次に、電源ＣＨ８による電源出力が開始される（時間ｔ２５、ｔ２６）。このようにして、撮影部２３０に対する電源出力の起動シーケンスが完了される。
【０１２３】
なお、表示部２１０に対する電源出力が開始される前に撮影部２３０に対して電源出力が開始される場合も考えられる。この場合でも、表示部２１０に対する電源出力の起動シーケンスとしては、電源ＣＨ４による電源出力後の表示用ＩＣ２０８のリセット解除処理から開始することで、同様にして電源ＣＨ４を撮影部２３０と表示部２１０とで共有することができる。
【０１２４】
次に、表示部２１０および撮影部２３０の両方に電源が供給されている状態から、撮影部２３０に対する電源の供給のみを停止させる場合について説明する。操作部２０７に対する入力により撮影部２３０の動作停止の命令がＣＰＵ２０４に供給されると、ＣＰＵ２０４は、撮影部２３０に対してシリアル通信を行い、撮影部２３０の動作の終了処理を開始する。撮影部２３０において動作が終了されると、ＣＰＵ２０４は、通信線２２２に送信される撮像部電源制御信号をＬｏｗレベルとする。
【０１２５】
電源ＩＣ４０２は、通信線２２２に送信される撮像部電源制御信号がＬｏｗレベルになったことを検出すると、第３の電源グループの電源の出力停止処理を開始する。第３の電源グループの出力停止処理は、上述した立ち上げ処理の例と同様の処理となる。すなわち、ＣＰＵ２０４から、第３の電源グループの終了シーケンスを示すパラメータが通信線２２０によるシリアル通信で電源ＩＣ４０２に送信され、電源ＩＣ４０２内の制御部３１５によりレジスタにセットされる。受信したパラメータを一旦ＲＯＭ３１２に書き込むようにしてもよい。これに限らず、第３の電源グループの終了シーケンスを示すパラメータをＲＯＭ３１２に予め記憶しておくようにしてもよい。
【０１２６】
第３の電源グループの出力停止処理において、電源ＩＣ４０２は、先ず電源ＣＨ８の電源出力を停止し、次に電源ＣＨ７の電源出力を停止する。電源ＣＨ７の電源出力の停止動作が終了すると、電源ＩＣ４０２は、汎用ポート２１４から撮影部２３０へ出力しているリセット信号をＬｏｗレベルに設定し、撮影部２３０をリセット状態にする。電源ＩＣ４０２は、撮影部２３０に対するリセット信号をＬｏｗレベルに設定してから所定時間の経過後、電源ＣＨ４の電源出力の停止処理に移行することになる。
【０１２７】
ここで、撮影部２３０と電源ＣＨ４を共有する表示部２１０は、動作が停止されていない。そのため、電源ＩＣ４０２は、電源ＣＨ４の電源出力の停止処理を中止する一方、撮影部２３０に対する電源ＣＨ４による電源出力を停止したものとして処理を継続する。電源ＩＣ４０２は、第３の電源グループの出力停止処理が終了したことを示す終了フラグをレジスタにセットすると共に、ＣＰＵ２０４に対して通信線２２０によるシリアル通信で割り込み信号を送信する。この割り込み信号の送信から所定時間以内にＣＰＵ２０４から通信線２２０によるシリアル通信が発生すると、電源ＩＣ４０２は、レジスタにセットした終了フラグをクリアし、第３の電源グループによる電源出力の終了シーケンスが完了する。ＣＰＵ２０４は、撮影部２３０の動作停止後、表示部２１０の動作を継続させたままで、次の動作に移行する。
【０１２８】
以上述べてきたように、本第２の実施形態においては、電源ＩＣが複数の電源グループで共有される電源チャンネルを持っている場合でも、安全かつ確実に電源の起動を行うことができる。また、複数の機能ブロック（ＩＣ）に跨って電源を供給する電源チャンネルを持つ電源グループにおいては、各機能ブロック毎の設定を単独の電源グループの設定と見做すことで、高速な立ち上げが可能となる。それと共に、ＩＣの保護と同時に高速で確実な電源の停止処理を行うことができる。
【０１２９】
さらに、電源出力の起動および終了シーケンスを、書き換え可能なＲＯＭに記憶されたパラメータに従い制御しているため、シーケンスの変更を極めて容易に行うことができる。
【図面の簡単な説明】
【０１３０】
【図１】本発明の第１の実施形態に適用可能なデータ表示装置の構成例を示すブロック図である。
【図２】本発明に適用可能な電源ＩＣの一例の構成を示す回路図である。
【図３】本第１の実施形態による第１の電源グループにおける電源出力の起動シーケンスの例を示すシーケンス図である。
【図４】本第１の実施形態による第２の電源グループにおける電源電圧の起動シーケンスの例を示すシーケンス図である。
【図５】本第２の実施形態に適用可能な撮像装置の構成例を示すブロック図である。
【図６】本第２の実施形態による撮像部に対する第３の電源グループによる電源出力の起動シーケンスの例を示すシーケンス図である。
【図７】従来技術による、電池などの直流電源電圧を入力電源として動作を行う電源装置の一例の回路図を示す。
【図８】ＰＷＭコンパレータによるＰＷＭ信号発生の原理を説明するための略線図である。
【図９】従来の技術による、電源装置に複数の異なる負荷が接続されるシステム構成例を示すブロック図である。
【符号の説明】
【０１３１】
２０１ 電池
２０２，４０２ 電源ＩＣ
２０３ メインスイッチ
２０４ ＣＰＵ
２０８ 表示用ＩＣ
２１０ 表示部
２１１ リセットＩＣ
２１２，２１３，２１４ 汎用ポート
２２０ 通信線
２３０ 撮像部
３０８ Ａ／Ｄ変換器
３０９，３１０ スイッチング素子
３１１ 通信インターフェイス
３１２ ＲＯＭ
３１３ 比較器
３１４ ＰＷＭ生成部
３１５ 制御部
【技術分野】
【０００１】
本発明は、電源電圧を出力する電源装置に関する。
【背景技術】
【０００２】
デジタルスチルカメラ、デジタルビデオカメラなど、電源として電池を用いる電子機器では、電池から供給される直流電源電圧を安定的に出力させるための電源装置を備えているのが一般的である（特許文献１参照）。図７は、従来技術による、電池などの直流電源電圧を入力電源として動作を行う電源装置７００の一例の回路図を示す。電源装置７００は、概略的には、電力変換部７０１、制御部７０２およびアナログ回路部７０３を有し、電池７０４から供給される直流電源電圧を電力変換部７０１を介して負荷７０５に印加する。
【０００３】
電力変換部７０１において、スイッチング素子７０７がオン、スイッチング素子７０８がオフの状態では、インダクタ７０９の電流が増加していき、負荷７０５に電流が供給されると共に、出力コンデンサ７１０に電荷が蓄積される。一方、スイッチング素子７０７がオフ、スイッチング素子７０８がオンの状態では、インダクタ７０９の電流が減少していき、それに応じて出力コンデンサ７１０に蓄積されている電荷が放出され、負荷７０５に電流が供給される。スイッチング素子７０７および７０８のオン／オフのデューティ比を出力電圧に応じて制御することで、一定電圧を出力する。なお、この図７の例では、スイッチング素子７０７および７０８として、ＭＯＳＦＥＴを用いている。
【０００４】
より具体的には、アナログ回路部７０３において、出力電圧を抵抗Ｒ１００およびＲ１０１で分圧した電圧と、参照電圧Ｖｒｅｆ７１１とをエラーアンプ７１２で比較し、これらの差分電圧をエラーアンプ７１２から出力する。この差分電圧と発振器７１４から出力される所定周波数の三角波（ノコギリ波）とに基づき、ＰＷＭコンパレータ７１３がＰＷＭ信号を生成する。すなわち、ＰＷＭコンパレータ７１３は、エラーアンプ７１２からの差分電圧（図８（ｂ）参照）と、発振器７１４からの三角波（図８（ｃ）参照）とを重ね合わせ、差分電圧と三角波との電圧方向の差分が時間方向の差分になるように比較する。この比較結果は、図８（ａ）に例示されるような、差分信号の電圧値が低くなるほどデューティ比が大きくなるＰＷＭ信号として出力される。
【０００５】
なお、デッドタイムコントロール（ＤＴＣ）部７１７は、ＰＷＭコンパレータ７１３から出力されるＰＷＭ信号の最大デューティを決定するためのデッドタイムコントロール信号（以下、ＤＴＣ信号）を出力する。このＤＴＣ信号は、ＰＷＭコンパレータ７１３に供給される。ＤＴＣ信号は、周期的にオン／オフを繰り返し、ＤＴＣ信号がオンのときにＰＷＭコンパレータ７１３からＰＷＭ信号が出力される。このＤＴＣ信号によりＰＷＭ信号のデューティ比が制限され、スイッチング素子７０７および７０８の駆動時のオーバーロードが抑制される。
【０００６】
ＰＷＭコンパレータ７１３から出力されたＰＷＭ信号は、制御部７０２のＰＷＭ制御部７０６に供給される。ＰＷＭ制御部７０６は、供給されたＰＷＭ信号をスイッチング素子７０７および７０８を駆動可能なように増幅して駆動信号を生成する。この駆動信号は、スイッチング素子７０７および７０８のゲートに互いに反転されてそれぞれ供給され、スイッチング素子７０７および７０８を、上述のようにしてそれぞれ駆動する。
【０００７】
なお、制御部７０２には、電池７０４からの入力電圧が所定値より低い場合に動作を停止する制御を行うためのＵＶＬＯ判定部と、負荷側の電源短絡保護のためのＳＣＰと、加熱保護のためのＯＰＴとからなる保護回路が設けられる。また、ＰＷＭ制御部７０６に対し、電池７０４の出力が制御許可信号としてスイッチ７２１を介して供給される。ＰＷＭ制御部７０６は、この制御許可信号がＨｉｇｈレベルとなっているときに、スイッチング素子７０７および７０８を駆動する駆動信号を出力する。
【０００８】
ここで、電源装置７００におけるソフトスタート制御について説明する。アナログ回路部７０３において、エラーアンプ７１２に対してソフトスタート信号７１５が入力される。このソフトスタート信号７１５は、シーケンス部７１６によりタイミング制御され、電源装置７００の起動時の一定時間、負荷７０５に大電流が流れ込むのを防止するために、エラーアンプ７１２の正出力を抑制する。エラーアンプ７１２は、このソフトスタート信号と参照電圧Ｖｒｅｆとを比較し、電圧の低い方と、分圧抵抗Ｒ１００およびＲ１０１で分圧された出力電圧とを比較する。
【０００９】
ＰＷＭ制御部７０６への動作許可信号がオフからオン状態へ変化した場合について考える。電源装置７００の動作開始時は、負荷７０５への出力電圧は０Ｖであるため、分圧抵抗Ｒ１００およびＲ１０１から取り出されエラーアンプ７１２に印加される電圧は、０Ｖとなる。起動時には、シーケンス部７１６から出力されるソフトスタート信号７１５により、エラーアンプ７１２がソフトスタート動作を行うように制御される。
【００１０】
ソフトスタート信号は、時間に応じて電圧が０Ｖから直線的に増加する電圧が用いられる。例えば、ソフトスタート信号として、定電流源に接続されたコンデンサの電圧を用いる。ソフトスタート動作は、このソフトスタート信号の電圧が参照電圧Ｖｒｅｆ以下の期間、エラーアンプ７１２で、出力電圧を分圧抵抗Ｒ１００およびＲ１０１で分圧した電圧と比較する電圧を、このソフトスタート信号の電圧とするような動作を行う。すなわち、エラーアンプ７１２は、この参照電圧Ｖｒｅｆより低い電圧のソフトスタート信号と、出力電圧を分圧した電圧との比較結果から得られる信号を、出力信号とする。このようにソフトスタート動作を制御することで、電源装置７００の起動時における負荷７０５に対する突入電流を抑制する。
【００１１】
ＰＷＭコンパレータ７１３は、エラーアンプ７１２からのソフトスタート信号に応じた出力と、発振器７１４からの三角波との比較を行い、ＰＷＭ信号を生成する。ソフトスタート期間、すなわち、ソフトスタート信号の電圧が参照電圧Ｖｒｅｆ以下である期間、エラーアンプ７１２の出力は、時間と共に上昇する。これに伴い、ＰＷＭコンパレータ７１３の出力は、三角波との重なり部分が増加して、出力されるＰＷＭ信号のパルス幅を増加させるように、時間的に変化する。ＰＷＭ制御部７０６は、このＰＷＭ信号に基づきスイッチング素子７０７および７０８を駆動する。このようにソフトスタート動作を行うことで、電源装置７００の起動時に負荷７０５に印加される電圧が０Ｖから徐々に増加していき、ソフトスタート動作の終了時には、負荷７０５に対して所期の電圧が印加される。
【００１２】
ところで、近年では、上述したような電源装置において、負荷の構成が複雑な多電源になっている例が多くなってきている。図９は、従来の技術による、電源装置に複数の異なる負荷が接続されるシステム構成例を示す。図９に例示される装置は、電源ＩＣ９０２、ＣＰＵ９０３、ＲＯＭ９０４、ＲＡＭ９０５、表示用ＩＣ９０６および表示パネル９０７を有する。この例では、ＣＰＵ９０３、ＲＯＭ９０４、ＲＡＭ９０５、表示用ＩＣ９０６および表示パネル９０７は、それぞれ１．２Ｖ、３．３Ｖ、１．８Ｖ、３．０Ｖおよび５．０Ｖ、ならびに、８．５Ｖと異なる電源電圧を必要とする。そのため、電源ＩＣ９０２においても、これら必要とされる電源電圧にそれぞれ対応した出力電圧値の電源ＣＨ１００〜ＣＨ１０５が設けられる。
【００１３】
電源ＩＣ９０２は、例えば、上述した電源装置７００の構成を、一部の機能を共有して電源ＣＨ１００〜１０５のそれぞれに有する。電池９０１の出力がメインスイッチ９０８を介して電源ＩＣ９０２に供給される。電源ＩＣ９０２は、この電池９０１の出力を第１の動作許可信号として動作を開始する。
【００１４】
図９に例示される構成では、メインスイッチ９０８をオンとして第１の動作許可信号が電池９０１の出力レベルとされると、電源ＩＣ９０２は、先ず電源ＣＨ１００〜ＣＨ１０２の出力を開始する。電源ＣＨ１００〜ＣＨ１０２には、それぞれオープンドレイン出力のリセットＩＣ９５０〜９５２が接続されており、プルアップ抵抗１０３で電源ＣＨ１０２によりパラレルにプルアップされる。電源ＣＨ１００〜１０２の出力電圧がそれぞれ所定の電圧値となり、リセットＩＣ９５０〜９５２の出力が全てＨｉｇｈレベルとなったときに、ＣＰＵ９０３のリセットの解除が行われる。
【００１５】
ＣＰＵ９０３は、リセットの解除後、データバス９０９に接続されたＲＯＭ９０４からプログラムを読み出してＲＡＭ９０５上に展開し、このプログラムに従って動作を行う。
【００１６】
次に、ＣＰＵ９０３は、表示パネル９０７に対する表示動作を開始するため、制御ポート９１０から電源ＩＣ９０２に接続される表示部電源制御線の電位をＨｉｇｈに駆動し、電源ＩＣ９０２に対して第２の動作許可信号を供給する。この図９の例では、表示用ＩＣ９０６が電源ＣＨ１０３、１０４で駆動され、表示パネル９０７が電源ＣＨ１０５で駆動される。起動シーケンスとしては、電源ＣＨ１０３が表示用ＩＣ９０６に印加された後に表示用ＩＣ９０６のリセットを解除し、表示用ＩＣ９０６の動作を開始させる。そして、表示用ＩＣ９０６の動作開始後に、電源ＣＨ１０４を表示用ＩＣ９０６に印加すると共に、電源ＣＨ１０５を表示パネル９０７に印加する。
【００１７】
ここで、電源ＣＨ１０３〜１０５には、電源電圧の低下に備えて、オープンドレイン出力によるリセットＩＣ９５３〜９５５がそれぞれ接続される。また、リセットＩＣ９５４および９５５の出力が共にＨｉｇｈレベルとなったときに、リセットＩＣ９５３からのリセット出力と、リセットＩＣ９５４および９５５との出力とでワイアードＯＲが取れるような外付け回路９６０が設けられている。リセットＩＣ９５３〜９５５は、プルアップ抵抗Ｒ１０４で電源ＣＨ１０３によりプルアップされる。ここで、リセットＩＣ９５４および９５５は、外付け回路９６０を介してプルアップされる。
【００１８】
上述した起動シーケンスを守るため、リセットＩＣ９５３による表示用ＩＣ９０６のリセット期間を短くする。それと共に、電源ＣＨ１０４およびＣＨ１０５のソフトスタート期間は、表示用ＩＣ９０６が初期動作を行うまでの時間に対して十分長い時間とする。
【００１９】
このような構成により、表示用ＩＣ９０６には、電源ＣＨ１０３が電源ＣＨ１０４およびＣＨ１０５よりも先に印加される。さらに、電源ＣＨ１０３〜ＣＨ１０５が全てオンとなった後に、これら電源ＣＨ１０３〜ＣＨ１０５の監視のためのリセットＩＣ９５３〜９５５が機能するようになっている。
【００２０】
【特許文献１】特開２００７−１１６８０４号公報
【発明の開示】
【発明が解決しようとする課題】
【００２１】
以上述べてきたように、電源ＩＣが多電源化するのに従い電源の周辺回路の構成も複雑化し部品点数が増加すると共に、電源オン／オフ時の起動／終了シーケンスの複雑化を伴う。そのため、部品点数を抑えつつ、多電源チャンネル化および動作の高速化に伴う複雑な起動／終了シーケンスに柔軟に対応でき、且つ、リセットタイミングを高精度で制御可能な電源装置が求められている。
【００２２】
したがって、本発明の目的は、複数の電源チャンネルにおける起動／終了シーケンス、ならびに、リセットタイミングなどの動作開始制御タイミングの適切な制御が可能な電源装置を提供することにある。
【課題を解決するための手段】
【００２３】
本発明は、上述した課題を解決するために、電源電圧を出力する複数の電源出力手段と、機能ブロックの動作開始を制御する動作開始制御信号を出力する１または複数の通信手段と、１の通信手段と、１の通信手段により出力される動作開始制御信号によって動作開始を制御される機能ブロックに電源電圧を出力する１または複数の電源出力手段とからなるグループごとに、起動時および終了時の少なくとも一方について、電源出力手段による電源電圧の供給または供給の終了のタイミングと、動作開始制御信号の出力タイミングを含む動作シーケンスを制御するための制御情報を記憶する記憶手段と、制御情報に従い通信手段と電源出力手段とを制御する制御手段とを備えることを特徴とする電源装置である。
【発明の効果】
【００２４】
本発明は、上述のような構成を有するため、複数の電源チャンネルにおける起動／終了シーケンスに柔軟に対応できると共に、動作開始制御タイミングを高精度で制御可能とされる。
【発明を実施するための最良の形態】
【００２５】
＜第１の実施形態＞
以下、本発明の第１の実施形態について、図面を参照しながら説明する。図１は、本発明の第１の実施形態に適用可能なデータ表示装置の構成例を示す。この図１に例示されるデータ表示装置は、電池２０１により電源が供給され、ＣＰＵ２０４により表示用ＩＣ２０８を制御して表示パネル２０９に表示を行わせるようにしている。
【００２６】
＜システム構成例＞
図１において、データ表示装置は、電源ＩＣ２０２、メインスイッチ２０３、ＣＰＵ２０４、ＲＯＭ２０５、ＲＡＭ２０６、操作部２０７、表示部２１０およびリセットＩＣ２１１を有する。表示部２１０は、表示用ＩＣ２０８と表示パネル２０９とを有する。ＲＯＭ２０５およびＲＡＭ２０６は、ＣＰＵ２０４に対してデータバスを介して接続される。ＣＰＵ２０４は、ＲＯＭ２０５に予め格納されたプログラムに従い、ＲＡＭ２０６をワークメモリとして表示部２１０を始めとするこのデータ表示装置の全体を制御する。操作部２０７は、操作者からの入力を検出し、検出結果に応じた制御信号をＣＰＵ２０４に供給する。
【００２７】
電源ＩＣ２０２に対して電池２０１が接続される。電池２０１の出力は、電源ＩＣ２０２に対して直接的に供給されると共に、メインスイッチ２０３の一端に供給される。メインスイッチ２０３の他端は、電源ＩＣ２０２の内部で電源ＩＣ２０２の動作を開始させるためのイネーブル線に接続される。電源ＩＣ２０２は、複数の電源チャンネルを有し、電池２０１から供給された電源電圧を、予め決められた複数の電圧値による電源電圧に変換して、それぞれ複数の電源チャンネルから出力する。また、電源ＩＣ２０２は、発振器２５０から出力されるクロックＣＬＫに従い動作し、リセットＩＣ２１１の出力に応じてリセットされる。
【００２８】
この図１の例では、ＣＰＵ２０４が１．２Ｖ、ＲＡＭ２０６が１．８Ｖ、ＲＯＭ２０５および操作部２０７が３．３Ｖの電源電圧でそれぞれ動作するようにされている。電源ＩＣ２０２は、これらの電源電圧に対応し、出力電圧が１．２Ｖの電源チャンネルである電源ＣＨ１と、出力電圧が１．８Ｖの電源チャンネルである電源ＣＨ２と、出力電圧が３．３Ｖの電源チャンネルである電源ＣＨ１とを備える。ＣＰＵ２０４は、これら電源ＣＨ１〜ＣＨ３からの電源投入後から動作可能状態となる。
【００２９】
さらに、表示部２１０において、表示用ＩＣ２０８が３．０Ｖおよび５．０Ｖの２種類の電源電圧で動作し、表示パネル２０９が１０．０Ｖの電源電圧で動作するようにされている。電源ＩＣ２０２は、上述の電源ＣＨ１〜ＣＨ３に加え、出力電圧が３．０Ｖの電源チャンネルである電源ＣＨ４と、出力電圧が５．０Ｖの電源チャンネルである電源ＣＨ５と、出力電圧が１０．０Ｖの電源チャンネルである電源ＣＨ６とをさらに備える。表示部２１０は、電源ＣＨ４からの電源投入後に表示用ＩＣ２０８のリセットを解除することで、ＣＰＵ２０４からのアクセスが可能な状態となる。そして、表示用ＩＣ２０８としての機能動作を行わせるためには、電源ＣＨ５およびＣＨ６による電源出力を、電源ＣＨ４による電源出力後に行うことが必要である。
【００３０】
なお、電源ＣＨ１〜ＣＨ６の全ての電源は、電源ＩＣ２０２により、電池２０１の電圧からの降圧方式にて生成される。
【００３１】
電源ＩＣ２０２の電源ＣＨ１〜ＣＨ６は、１または複数のグループに纏められる。この図１の例では、ＣＰＵ２０４およびその周辺回路に電源を供給する電源チャンネルである電源ＣＨ１〜ＣＨ３で第１の電源グループが形成される。また、表示部２１０に電源を供給する電源チャンネルである電源ＣＨ４〜ＣＨ６で第２の電源グループが形成される。本第１の実施形態においては、これら第１および第２の電源グループ毎に、電源供給を開始および終了する起動および終了シーケンスが設定されると共に、電源供給先の機能をリセットするためのリセット信号（動作開始制御信号）を送信できるようにされている。
【００３２】
電源ＩＣ２０２において、第１および第２の電源グループに対し、通信手段としての汎用ポート２１２および２１３がそれぞれ設けられる。汎用ポート２１２および２１３は、それぞれ所属する電源グループによる電源供給先のリセット端子に接続される。汎用ポート２１２および２１３を用いて送信されるリセット信号により、所属する電源グループによる電源が供給される機能ブロックの機能のリセット状態を制御することができる。また、電源ＩＣ２０２は、シリアル通信を行うデータ通信手段としての通信線２２０および２２１を有する。図１の例では、通信線２２０および２２１は、それぞれＣＰＵ２０４に接続され、電源ＩＣ２０２とＣＰＵ２０４との間でシリアル通信を行うことができるようにされている。
【００３３】
＜電源ＩＣの構成例＞
図２は、本発明に適用可能な電源ＩＣ２０２の一例の構成を示す。図１を用いて説明したように、電源ＩＣ２０２は、電源出力手段として電源ＣＨ１〜ＣＨ６の６チャンネルの電圧出力制御が可能とされている。ここでは、繁雑さを避けるため、電源ＩＣ２０２の６チャンネルの出力のうち１チャンネル分の構成を示す。電源ＩＣ２０２は、スイッチング素子３０９および３１０を、制御部３１５により、駆動波形に基づき駆動することで、駆動波形のデューティ比に応じた一定電圧を出力する。電源ＩＣ２０２の出力は、インダクタ３０３および出力コンデンサ３０４からなるＬＣフィルタ回路を介して負荷３０５に供給される。この図２の例では、スイッチング素子３０９としてＰチャンネルのＭＯＳＦＥＴを用い、スイッチング素子３１０としてＮチャンネルのＭＯＳＦＥＴを用いている。
【００３４】
制御手段としての制御部３１５は、例えばマイクロコンピュータからなり、図示されないＲＯＭに予め記憶されたプログラムに従い動作する。後述するＲＯＭ３１２に記憶されたプログラムによる動作も可能である。制御部３１５は、後述するＰＷＭ生成部３１４から供給されるＰＷＭデータに基づき、スイッチング素子３０９および３１０を駆動するための駆動波形を生成する。
【００３５】
また、制御部３１５は、シーケンス部３１５ａ、ソフトスタート部３１５ｂおよびタイマ部３１５ｃを有すると共に、保護部を有する。保護部は、電池２０１からの入力電圧が所定値より低い場合に動作を停止する制御を行うためのＵＶＬＯ判定部と、負荷側の電源短絡保護のためのＳＣＰと、加熱保護のためのＯＰＴとを備える。これらシーケンス部３１５ａ、ソフトスタート部３１５ｂ、タイマ部３１５ｃおよび保護部は、プログラムにより実現される制御部３１５の機能であってもよいし、それぞれ専用のハードウェアを用いて実現してもよい。
【００３６】
タイマ部３１５ｃは、例えばクロックＣＬＫをカウントし時間を計測する。ソフトスタート部３１５ｂは、タイマ部３１５ｃで計測された時間に基づきソフトスタート制御を行う。シーケンス部３１５ａは、与えられたパラメータに従い、電源ＣＨ１〜ＣＨ６の起動シーケンスの制御や、ソフトスタート部３１５ｂによるソフトスタート処理を開始するタイミング制御を行う。
【００３７】
制御部３１５は、クロックＣＬＫおよびリセットＩＣ２１１からのリセット信号により、動作可能となっている。すなわち、制御部３１５は、クロックＣＬＫが供給され、且つ、リセットＩＣ２１１によりリセット解除がなされることで、動作を開始することができる。
【００３８】
電源ＩＣ２０２において、Ａ／Ｄ変換器３０８は、電池２０１の出力すなわち電源ＩＣ２０２の入力電圧値をディジタルデータに変換する。Ａ／Ｄ変換器３１６は、出力電圧すなわちインダクタ３０３の出力端の電圧値をディジタルデータに変換する。比較器３１３は、一方の入力端に入力されたデータと他方の入力端に入力される出力電圧目標値Ｒｅｆ．Ｄａｔａとを比較して差分を出力する。ＰＷＭ生成部３１４は、入力データに応じたデューティ比のＰＷＭデータを生成する。
【００３９】
記憶手段としてのＲＯＭ３１２は、例えば、フラッシュメモリといったデータの書き換えが可能な不揮発性メモリからなる。ＲＯＭ３１２は、電源ＩＣ２０２を動作させるために必要なプログラムや、電源ＩＣ２０２による電源出力動作の動作シーケンスに関する情報が予め記憶される。例えばＲＯＭ３１２には、プログラムと共に、少なくとも電源ＩＣ２０２の起動時に必要な、制御情報としての各種パラメータが予め記憶される。
【００４０】
通信インターフェイス（Ｉ／Ｆ）３１１は、汎用ポート２１２や通信線２２０、通信線２２１による通信を制御する。通信インターフェイス３１１により、電源ＩＣ２０２の外部から制御部３１５と通信を行ったり、ＲＯＭ３１２に記憶するデータを電源ＩＣ２０２の外部から供給したりすることができる。
【００４１】
なお、電源ＩＣ２０２において、Ａ／Ｄ変換器３１６、比較器３１３およびＰＷＭ生成部３１４は、各電源ＣＨ１〜ＣＨ６毎に設けられる。同様に、スイッチング素子３０９および３１０、バッファアンプ３２１および３２２、ならびに、インダクタ３０３および出力コンデンサ３０４が、各電源ＣＨ１〜ＣＨ６毎に設けられる。制御部３１５は、各電源ＣＨ１〜ＣＨ６で共通とすることができる。このとき、ＰＷＭ生成部３１４に対する入力およびスイッチング素子３０９および３１０に対する出力は、各電源ＣＨ１〜ＣＨ６毎に設けられる。また、ＲＯＭ３１２は、各電源ＣＨ１〜ＣＨ６で共通に用いられる。
【００４２】
＜１チャンネル分の電源電圧生成動作例＞
次に、１チャンネル分の電源電圧生成動作について説明する。電源ＩＣ２０２に対して電池２０１の出力電圧が印加されており、且つ、クロックＣＬＫとリセットＩＣ２１１によるリセット信号とが入力されているものとする。この状態でメインスイッチ２０３がオン状態とされると、電源ＩＣ２０２の動作開始のためのイネーブル線に電池２０１の出力電圧が印加され、動作イネーブル信号（動作開始制御信号）がＨｉｇｈレベルとされる。電源ＩＣ２０２は、動作イネーブル信号がＨｉｇｈレベルとされると、電源電圧生成動作を開始する。
【００４３】
制御部３１５において、ＲＯＭ３１２から出力電圧目標値Ｒｅｆ．Ｄａｔａのデータを読み出し、比較器３１３のレジスタに書き込むなどにより比較器３１３の他方の入力端に供給する。ここでは、出力電圧目標値Ｒｅｆ．Ｄａｔａは、当該電源チャンネルで出力すべき電圧値を示すデータであるものとする。
【００４４】
また、制御部３１５は、ソフトスタートのためのタイマ動作を開始する。例えば、制御部３１５は、動作イネーブル信号がオン状態とされると、ＲＯＭ３１２からソフトスタートの期間を示す時間を示すパラメータを読み出してタイマ部３１５ｃに設定し、タイマ部３１５ｃによる時間の計測を開始する。その後、比較器３１３における動作を開始させる。
【００４５】
なお、この初期動作においては、タイマ部３１５ｃに設定する時間を示すデータや出力電圧目標値Ｒｅｆ．Ｄａｔａを、ハードコード化された回路上の設定値とすることも可能である。
【００４６】
この状態では、スイッチング素子３０９および３１０の駆動は行われておらず、インダクタ３０３の出力端における出力電圧値は０Ｖのままとなっている。この出力電圧値は、Ａ／Ｄ変換器３１６でディジタルデータに変換されて比較器３１３の一方の入力端に供給される。比較器３１３は、一方の入力端に供給されたこの出力電圧値と、上述したようにして他方の入力端に供給された出力電圧目標値Ｒｅｆ．Ｄａｔａとを比較し、比較結果をＰＷＭ生成部３１４に供給する。比較結果は、例えば出力電圧値と出力電圧目標値Ｒｅｆ．Ｄａｔａとの差分を示すデータである。
【００４７】
ＰＷＭ生成部３１４は、比較器３１３から供給された比較結果に基づきＰＷＭデータを生成する。このＰＷＭデータは、制御部３１５に供給される。ここで、制御部３１５は、動作イネーブル信号がオン状態となった際にタイマ部３１５ｃに設定した時間と、タイマ部３１５ｃによる時間の計測結果とに基づき、現時点がソフトスタート期間内であるか否かを判定する。現時点がソフトスタート期間であると判定されると、ソフトスタート部３１５ｂは、ＰＷＭデータに対して突入電流を避けるための変換処理を行う。この変換処理は、例えば、ＰＷＭデータに示されるデューティ比に対して、現在のタイマ部３１５ｃにより計測された時間の、ソフトスタート期間に対する割合を乗じる処理により行う。
【００４８】
ＰＷＭデータが決まると、制御部３１５は、ＰＷＭデータから実際のスイッチング素子３０９および３１０を駆動するための駆動波形を生成する。ここでは、同期整流方式でスイッチング素子３０９および３１０を駆動するため、スイッチング素子３０９および３１０で互いに反転した駆動波形が生成される。制御部３１５で生成された駆動波形は、バッファアンプ３２１および３２２で駆動信号とされ、それぞれスイッチング素子３０９および３１０のゲートに供給される。
【００４９】
電池２０１の出力電圧は、スイッチング素子３０９、３１０によりＰＷＭデータに示されるデューティ比でスイッチングされ、後段のインダクタ３０３および出力コンデンサ３０４によるＬＣフィルタで平滑化され、デューティ比に応じた電圧に変換される。この電圧が、目的とする電源チャンネルの電源電圧として出力される。この出力電圧は、負荷３０５に供給されると共にＡ／Ｄ変換器３１６に供給され、ディジタルデータに変換されて比較器３１３の一方の入力端に供給され、出力電圧目標値Ｒｅｆ．Ｄａｔａと比較される。これにより、フィードバック制御が行われる。
【００５０】
制御部３１５は、タイマ部３１５ｃの計測結果に基づきソフトスタート期間が終了したと判定したら、ＰＷＭ生成部３１４から供給されるＰＷＭデータに基づいて、スイッチング素子３０９および３１０を駆動するための駆動波形の生成および出力を行う。
【００５１】
制御部３１５は、メインスイッチ２０３がオフ状態とされ、動作イネーブル信号がＬｏｗレベルとされるか、または、通信インターフェイス３１１を介して出力停止命令が送信されると、当該電源チャンネルによる電圧出力を停止する動作を行う。制御部３１５は、ＰＷＭ生成部３１４から供給されるＰＷＭデータによる駆動波形の生成を停止する。そして、出力側のＡ／Ｄ変換器３１６からディジタルデータとして供給される出力電圧値を監視しながら、スイッチング素子３１０のみを駆動し、出力側電源ラインに残っている電荷を放電させる。Ａ／Ｄ変換器３１６から供給される出力電圧値が閾値以下になるか、または、駆動波形の生成停止から所定時間が経過した後、制御部３１５は、動作を停止する。
【００５２】
＜第１の電源グループの出力制御例＞
次に、本発明の第１の実施形態による、複数の電源チャンネルの出力制御について説明する。本発明では、複数の電源チャンネルと１つの汎用ポートからなる電源グループ毎に、電源出力シーケンスの制御を行う。図１の構成において、最初にＣＰＵ２０４に電源を供給するための第１の電源グループによる電源出力が行われ、次に、表示部２１０に電源を供給するための第２の電源グループによる電源出力が行われるように制御される。
【００５３】
図３は、本第１の実施形態による第１の電源グループにおける電源出力の起動シーケンスの例を示す。時間ｔ１の、電池２０１による電源電圧の印加以前の状態では、制御部３１５に対するリセット信号と、第１の電源グループによる電源出力対象のＣＰＵ２０４に対するリセット信号は、共にＬｏｗレベルとされる。これにより、制御部３１５およびＣＰＵ２０４がリセット状態に保持される。
【００５４】
時間ｔ１で電池２０１による電源電圧が印加されると、電源ＩＣ２０２に対して発振器２５０からクロックＣＬＫが入力される。一方、リセットＩＣ２１１の出力はＬｏｗレベルのままなので、制御部３１５のリセット状態が維持される。電池２０１による電源電圧印加から所定時間ｔＲ１の経過後、リセットＩＣ２１１の出力がＨｉｇｈレベルとされて制御部３１５のリセット状態が解除される（時間ｔ２）。リセットＩＣ２１１による制御部３１５のリセット解除後、例えば時間ｔ３でメインスイッチ２０３がオン状態とされると、電源ＩＣ２０２による電源電圧の出力が開始される。
【００５５】
なお、リセットＩＣ２１１のリセット解除電圧（Ｈｉｇｈレベル）は、使用する電池２０１が出力可能な最低電圧より低い値とし、確実にリセットがかかるようになっている。
【００５６】
制御部３１５は、リセット解除後に、ＲＯＭ３１２に予め記憶された、上述した電源ＩＣ２０２の起動時に必要な各パラメータを読み出して、制御部３１５内のレジスタに順次セットする。パラメータの設定が完了すると、制御部３１５は、ＲＯＭ３１２に記憶されたプログラムに従い動作を開始する。
【００５７】
電源ＩＣ２０２内のＲＯＭ３１２には、予め動作開始時に出力する電源チャンネルおよび各電源チャンネルの立ち上げ順序がパラメータとして記憶されている。制御部３１５は、リセット解除後にこのパラメータを読み出し、読み出したパラメータに基づいて動作を行う。
【００５８】
先ず、起動時においては、ＣＰＵ２０４が動作するための第１の電源グループの各電源ＣＨ１〜ＣＨ３を所定の順序で起動するようなパラメータがＲＯＭ３１２から読み出され、制御部３１５内のレジスタにセットされる。例えば、ＲＯＭ３１２には、第１の電源グループの各電源ＣＨ１〜ＣＨ３を、出力電圧の低い順に起動するようなパラメータが記憶される。
【００５９】
また、起動時の各電源ＣＨ１〜ＣＨ３におけるソフトスタート期間および出力開始タイミングも、ＲＯＭ３１２にパラメータとして記憶されている。さらに、ＣＰＵ２０４のリセット端子に接続される電源ＩＣ２０２の汎用ポート２１２からのリセット信号の出力タイミングについても、ＲＯＭ３１２にパラメータとして記憶されている。電源ＩＣ２０２内の制御部３１５は、ＲＯＭ３１２から読み出したこれらのパラメータを、制御部３１５内のレジスタに順次セットする。パラメータの設定が完了すると、制御部３１５は、ＲＯＭ３１２内のプログラムに従って動作を開始する。
【００６０】
制御部３１５は、ＲＯＭ３１２から読み出したパラメータに従って、時間ｔ３で、先ず電源ＣＨ１による電源出力を行う。上述した各電源チャンネルの動作と同様にして、ソフトスタート期間をタイマ部３１５ｃに設定してタイマ部３１５ｃによる時間の計測を開始する。そして、電源ＣＨ１の比較器３１３に対して、ＲＯＭ３１２から読み出した出力電圧目標値Ｒｅｆ．Ｄａｔａを設定して比較器３１３の動作を開始する。
【００６１】
すなわち、電源ＣＨ１において、インダクタ３０３の出力端の電圧値をＡ／Ｄ変換器３１６で変換したデータと、出力電圧目標値Ｒｅｆ．Ｄａｔａとが比較器３１３で比較され、比較結果がＰＷＭ生成部３１４に供給される。ＰＷＭ生成部３１４は、この比較結果に基づきＰＷＭデータを生成し、制御部３１５に供給する。制御部３１５は、供給されたＰＷＭデータからスイッチング素子３０９および３１０を駆動するための駆動波形を生成する。この駆動波形は、バッファアンプ３２１および３２２を介してそれぞれ駆動信号としてスイッチング素子３０９および３１０を駆動する。これにより、電源ＣＨ１による電源出力が開始される（時間ｔ４）。
【００６２】
制御部３１５は、Ａ／Ｄ変換器３１６の出力値を監視し、当該電源ＣＨ１による出力電圧が予め決められた電圧範囲内になったか否かを判定する。例えばソフトスタート期間が終了し、電源ＣＨ１による出力電圧が予め決められた電圧範囲内になったと判定されると（時間ｔ５）、制御部３１５は、ＲＯＭ３１２から読み出したパラメータに従い、次に立ち上げるべき電源ＣＨ２による電源出力の制御を行う。
【００６３】
なお、制御部３１５は、電源ＣＨ１による電源出力において、出力電圧目標値Ｒｅｆ．Ｄａｔａで設定された電圧値まで出力電圧が上がらなかった場合、電源ＣＨ１による電源出力を停止させ、電源に異常があると判断して電源ＩＣ２０２の動作を停止させる。これに限らず、Ａ／Ｄ変換器３０８の出力に基づき電池２０１の出力電圧が所定の値以下に低下したと判定されたり、リセットＩＣ２１１の出力がＬｏｗレベルに変化した場合などにも、電源に異常があると判断し、同様の処理を行う。
【００６４】
電源ＣＨ２による電源出力の制御においては、電源ＣＨ１の場合と同様に、ソフトスタート期間をタイマ部３１５ｃに設定してタイマ部３１５ｃによる時間の計測を開始する。そして、電源ＣＨ２の比較器３１３に対して、ＲＯＭ３１２から読み出した電源ＣＨ２の出力電圧目標値Ｒｅｆ．Ｄａｔａを設定して比較器３１３の動作を開始する。
【００６５】
すなわち、電源ＣＨ２において、インダクタ３０３の出力端の電圧値を示すデータと出力電圧目標値Ｒｅｆ．Ｄａｔａとが比較器３１３で比較され、比較結果に基づきＰＷＭ生成部３１４でＰＷＭデータを生成する。制御部３１５は、ＰＷＭ生成部３１４から供給されたＰＷＭデータからスイッチング素子３０９および３１０を駆動するための駆動波形を生成し、この駆動波形に基づきスイッチング素子３０９および３１０を駆動する。これにより、電源ＣＨ２による電源出力が開始される（時間ｔ６）。
【００６６】
制御部３１５は、Ａ／Ｄ変換器３１６の出力に基づき電源ＣＨ２の出力電圧が予め決められた電圧範囲内になったか否かを確認する。例えばソフトスタート期間が終了し、電源ＣＨ２の出力電圧が予め決められた電圧範囲内になったと確認されると（時間ｔ７）、制御部３１５は、ＲＯＭ３１２から読み出したパラメータに従い、次に立ち上げるべき電源ＣＨ３による電源出力の制御を行う。
【００６７】
電源ＣＨ３による電源出力の制御も、上述の電源ＣＨ１および電源ＣＨ２と同様であるので、ここでの詳細な説明を省略する。電源ＣＨ３による電源出力が時間ｔ８で開始され、ソフトスタート期間が終了した時間ｔ９で、出力電圧が予め決められた電圧範囲内になったと確認されたら、制御部３１５は、第１の電源グループの電源出力対象であるＣＰＵ２０４のリセット解除処理を行う。
【００６８】
すなわち、制御部３１５は、時間ｔ９で、電源ＣＨ３の出力電圧が予め決められた範囲内になったら、タイマ部３１５ｃに対して時間ｔＲ２を設定する。この時間ｔＲ２は、ＣＰＵ２０４に対するリセット遅延時間となる。タイマ部３１５ｃにより時間の計測が開始され、時間ｔＲ２が経過するまでの間、制御部３１５は、各電源ＣＨ１〜ＣＨ３におけるＡ／Ｄ変換器３１６の出力を監視する。
【００６９】
タイマ部３１５ｃによる計測が開始されてから時間ｔＲ２に達するまでの間、各電源ＣＨ１〜ＣＨ３の出力電圧が各々設定された出力電圧範囲内にあるか否かを判定する。それぞれ出力電圧範囲内にあると判定したら、制御部３１５は、ＣＰＵ２０４に対する汎用ポート２１２の出力をＨｉｇｈレベルとして、ＣＰＵ２０４のリセットを解除する。
【００７０】
なお、この汎用ポート２１２をオープンドレイン出力とすると、ＣＰＵ２０４側でさらに他の電源の出力にリセットＩＣを設け、このリセットＩＣの出力と電源ＩＣ２０２からのリセット出力とをワイアードＯＲとしてＣＰＵ２０４へ入力することもできる。ＣＰＵ２０４側で用いる他の電源としては、例えばローカルなレギュレータで生成する３．０Ｖ電圧が考えられる。
【００７１】
ＣＰＵ２０４のリセット解除後、電源ＩＣ２０２は、電源ＣＨ１〜ＣＨ３の出力側にそれぞれ設けられたＡ／Ｄ変換器３１６の出力値に基づき、ＣＰＵ２０４の動作開始に伴う電源ＣＨ１〜ＣＨ３の負荷変動を監視する。その結果、例えば負荷変動が所定範囲内であれば、電源ＣＨ１〜ＣＨ３および当該電源ＣＨ１〜ＣＨ３に接続されている負荷（図１の例ではＣＰＵ２０４、ＲＯＭ２０５、ＲＡＭ２０６および操作部２０７）が正常動作をしているものと判断する。これら電源ＣＨ１〜ＣＨ３および負荷が正常動作していると制御部３１５により判断されれば、第１の電源グループによる一連の起動シーケンスが終了される。
【００７２】
なお、電源ＣＨ１〜ＣＨ３および負荷が正常動作しているか否かの判定方法は、上述の方法に限られない。例えば、ＣＰＵ２０４のリセット解除後の所定時間内に、ＣＰＵ２０４から通信線２２０によるシリアル通信が行われることで、正常動作していると判定することもできる。
【００７３】
また、上述したように、電源ＩＣ２０２の外部にリセットＩＣが追加されている場合には、ワイアードＯＲ後のリセット線を、電源ＩＣ２０２の他の汎用ポートに入力することができる。そして、この他の汎用ポートへの入力信号がＬｏｗレベルからＨｉｇｈレベルに変化するタイミングを、ＣＰＵ２０４の起動時期と判定する。ＣＰＵ２０４が起動された時点以降から、負荷変動および／または通信線２２０によるシリアル通信を監視することで、第１の電源グループに対する正常起動の判定をより確実に行うことができる。
【００７４】
第１の電源グループが上述のようにして起動された後、制御部３１５は、一定周期で各電源ＣＨ１〜ＣＨ３の出力電圧を監視する。監視の結果、各電源ＣＨ１〜ＣＨ３のうち何れか１つでも出力電圧に異常があった場合、第１の電源グループによる電圧出力の終了処理を開始する。例えば、想定された範囲外の負荷変動などの原因により、電源ＣＨ１〜ＣＨ３の何れかの出力電圧が、一定時間以上、予め設定された出力電圧範囲外になった場合、制御部３１５は、第１の電源グループに異常が発生したものと判定する。
【００７５】
終了処理に関しても、上述した立ち上げ処理の例と同様に、ＲＯＭ３１２に各電源ＣＨ１〜ＣＨ３の立ち下げ順序がパラメータとして予め記憶されている。制御部３１５は、ＲＯＭ３１２からこの立ち下げ順序を示すパラメータを読み出して、このパラメータに従い終了動作を行う。終了動作は、基本的には、起動処理と逆の順序で行われる。
【００７６】
終了動作が開始されると、先ず、制御部３１５は、ＣＰＵ２０４に対して、電源異常を示す割り込み信号を、例えば通信線２２０によるシリアル通信で送信する。若し、ＣＰＵ２０４が電源変動に対して影響を受けずに動作している場合には、ＣＰＵ２０４は、この割り込み信号を受け取ると直ちにＣＰＵ２０４側での終了処理を開始する。そして、ＣＰＵ２０４側の終了処理が完了すると、ＣＰＵ２０４は、電源ＩＣ２０２に対して、通信線２２０によるシリアル通信で、電源出力の終了が可能であることを通知する。電源ＩＣ２０２側では、ＣＰＵ２０４からのこの通知を受信すると、電源ＣＨ１〜ＣＨ３による電源出力の終了処理を開始する。
【００７７】
一方、電源変動によりＣＰＵ２０４の動作が中断した状態である場合には、電源ＩＣ２０２から送信された割り込み信号に対して応答が帰ってこないものと想定される。そこで、電源ＩＣ２０２は、割り込み信号の送信後、一定時間経過してもＣＰＵ２０４からの応答が無い場合、電源ＩＣ２０２における電源ＣＨ１〜ＣＨ３の電源出力の終了処理を開始する。
【００７８】
終了処理が開始されると、電源ＩＣ２０２は、汎用ポート２１２からＣＰＵ２０４に対して出力しているリセット信号をＬｏｗレベルとし、ＣＰＵ２０４をリセット状態にする。この後、先ず電源ＣＨ３についてスイッチング素子３０９をオフ状態として出力停止状態にし、且つ、スイッチング素子３１０をオン状態として電源ＣＨ３の電源ラインに残る電荷の放電を行う。制御部３１５は、電源ＣＨ３に設けられたＡ／Ｄ変換器３１６の出力を監視し、電源ＣＨ３の出力電圧値が閾値以下になったと判断したら、制御部３１５は、スイッチング素子３１０をオフ状態とする。これにより、電源ＣＨ３による電源出力の終了処理が完了したとして、電源ＣＨ２の電源出力の終了処理に移行する。
【００７９】
電源ＩＣ２０２は、電源ＣＨ３による電源出力の終了処理と同様の処理により電源ＣＨ２による電源出力の終了処理を行う。電源ＣＨ２による電源出力の終了処理が完了したら、電源ＣＨ１による電源出力の終了処理に移行され、電源ＣＨ３および電源ＣＨ２の電源出力終了処理と同様にして電源ＣＨ１の終了処理を行う。第１の電源グループの全ての電源ＣＨ１〜ＣＨ３について出力終了処理が完了したら、電源ＩＣ２０２は、内部の動作を停止させる。
【００８０】
このとき、ＲＯＭ３１２に記憶するパラメータにより、電圧異常時の処理として電源ＩＣ２０２の再起動を指定することも可能である。この場合、電源ＩＣ２０２は、自己ソフトリセットを行い電源ＩＣ２０２を再起動させる処理へ移行させる。
【００８１】
＜第２の電源グループの出力制御例＞
次に、ＣＰＵ２０４の起動後に、表示部２１０を起動する場合の動作について説明する。この場合には、このデータ表示装置全体を制御するＣＰＵ２０４が既に起動されているため、表示部２１０に対して電源を供給するためのパラメータを、ＣＰＵ２０４から電源ＩＣ２０２に対して設定することができる。
【００８２】
上述したように、表示部２１０には、第２の電源グループによる電源ＣＨ４〜ＣＨ６による電源が供給される。図４は、本第１の実施形態による第２の電源グループにおける電源電圧の起動シーケンスの例を示す。図４に例示されるように、電源ＣＨ４〜ＣＨ６の立ち上げ順序は、電圧ＣＨ４による電源出力の表示用ＩＣ２０８に対する印加（時間ｔ１１、ｔ１２）の後に表示用ＩＣ２０８のリセット解除を行う（時間ｔ１３）。その後、電源ＣＨ５による電源出力を行い（時間ｔ１４、ｔ１５）、最後に電源ＣＨ６による電源出力を行う（時間ｔ１６、ｔ１７）ようになっている。
【００８３】
第１の電源グループによる電源ＣＨ１〜ＣＨ３の起動シーケンスが終了したら、ＣＰＵ２０４は、電源ＩＣ２０２に対して、第２の電源グループの起動シーケンスを示すパラメータを通信線２２０を用いたシリアル通信により送信する。ここで送信されるパラメータは、上述した、電源ＩＣ２０２の起動時に用いるために予めＲＯＭ３１２に記憶されているパラメータと同じ種類のものなので、詳細な説明を省略する。ＣＰＵ２０４から送信されたパラメータは、電源ＩＣ２０２に受信されると、制御部３１５は、このパラメータをそれぞれレジスタにセットする。受信されたパラメータを、一旦ＲＯＭ３１２の所定の記憶領域に書き込むようにし、このＲＯＭ３１２に書き込まれたパラメータを制御部３１５が読み出してレジスタにセットするようにしてもよい。
【００８４】
なお、第２の電源グループの起動シーケンスを示すパラメータを、ＲＯＭ３１２に予め記憶しておくようにしてもよい。例えば、ＲＯＭ３１２において、複数の起動シーケンスのパラメータセットをそれぞれに割り当てられた記憶領域に予め記憶しておく。ＣＰＵ２０４または制御部３１５は、ＲＯＭ３１２から、複数のパラメータセットから処理に適合するものを選択して読み出し、レジスタにセットする。
【００８５】
パラメータの設定後、ＣＰＵ２０４は、起動シーケンスに従った電源出力開始の指示を、通信線２２１を用いて行う。すなわち、ＣＰＵ２０４は、電源ＩＣ２０２に対して、通信線２２１で送信される表示部電源制御信号をＨｉｇｈレベルとする（ｔ１０）。電源ＩＣ２０２は、この表示部電源制御信号のＨｉｇｈレベルを検出したら、設定されたパラメータに従い、第２の電源グループの各電源ＣＨ４〜ＣＨ６の電源電圧出力を開始する。
【００８６】
先ず、電源ＩＣ２０２は、電源ＣＨ４について、上述した電源ＣＨ１の動作と同様に、タイマ部３１５ｃに対してソフトスタート期間を設定し、タイマ部３１５ｃによる時間計測を開始させる。そして、電源ＣＨ４の比較器３１３に対して、ＣＰＵ２０４から送信された出力電圧目標値Ｒｅｆ．Ｄａｔａを設定して比較器３１３の動作を開始する。
【００８７】
すなわち、電源ＣＨ４において、インダクタ３０３の出力電圧値と出力電圧目標値Ｒｅｆ．Ｄａｔａとが比較器３１３で比較され、比較結果に基づきＰＷＭ生成部３１４でＰＷＭデータが生成される。このＰＷＭデータは、制御部３１５に供給され、スイッチング素子３０９および３１０を駆動するための駆動波形が生成される。この駆動波形は、バッファアンプ３２１および３２２を介してそれぞれ駆動信号としてスイッチング素子３０９および３１０を駆動する。これにより、電源ＣＨ４による電源出力が開始される（時間ｔ１１）。
【００８８】
例えばソフトスタート期間が終了して電源ＣＨ４の出力電圧が予め決められた範囲内になったと判定されると（時間ｔ１２）、制御部３１５は、次のシーケンスへ移行する。
【００８９】
なお、電源ＩＣ２０２は、電源ＣＨ４の出力電圧値が出力電圧目標値Ｒｅｆ．Ｄａｔａで設定された電圧値まで上がらなかった場合、電源ＣＨ４による電源出力を停止させる。これに限らず、電池２０１の出力電圧値が所定値以下に低下したり、先に電源出力が行われている第１の電源グループにおける電源ＣＨ１〜ＣＨ３何れかの出力電圧値が所定値以下に低下した場合なども、電源ＣＨ４に異常があると判断し、同様の処理を行う。
【００９０】
また、電源ＣＨ４による電源出力が停止された場合、制御部３１５は、出力中の電源ＣＨ１〜ＣＨ３の出力電圧を確認し、異常があると判定したら、電源ＩＣ２０２による全ての電源出力を停止する。第１の電源グループの出力電圧に異常が見られない場合には、例えばエラー要因をレジスタにセットし、ＣＰＵ２０４に対して例えば通信線２２０により割り込み信号を送信し、エラーの通知を行う。これにより、ＣＰＵ２０４に対して、電源ＣＨ４の起動に失敗したことを通知する。
【００９１】
電源ＩＣ２０２は、電源ＣＨ４の電源出力に異常が無いと判断した場合、第２の電源グループの起動シーケンスに従い、表示用ＩＣ２０８のリセット解除を行う（時間ｔ１３）。
【００９２】
すなわち、電源ＩＣ２０２は、時間ｔ１２で電源ＣＨ４の出力電圧値が予め決められた範囲内になったと判定したら、タイマ部３１５ｃに対して時間ｔＲ３を設定する。この時間ｔＲ３は、表示用ＩＣ２０８に対するリセット遅延時間となる。タイマ部３１５ｃによる時間の計測が開始され、時間ｔＲ３が経過するまでの間、電源ＩＣ２０２内の制御部３１５は、電源ＣＨ４に設けられたＡ／Ｄ変換器３１６の出力を監視し、電源ＣＨ４の出力電圧が設定された範囲内にあるか否かを判定する。範囲内にあると判定したら、制御部３１５は、表示用ＩＣ２０８に対するリセット信号用の汎用ポート２１３の出力をＨｉｇｈレベルとして、表示用ＩＣ２０８のリセットを解除する。
【００９３】
表示用ＩＣ２０８のリセットを解除した後、制御部３１５は、第２の電源グループの起動シーケンスに従い電源ＣＨ５による電源出力を行い、その後、電源ＣＨ６による電源出力を行う。これら電源ＣＨ５およびＣＨ６による電源出力は、上述した電源ＣＨ４による電源出力と同様にして行われる。
【００９４】
すなわち、電源ＣＨ５による電源出力の制御において、制御部３１５は、ＲＯＭ３１２から電源ＣＨ５による電源出力の制御に関するパラメータを読み出す。そして、タイマ部３１５ｃに対してソフトスタート期間を設定して時間の計測を開始すると共に、電源ＣＨ５の比較器３１３に対して出力電圧目標値Ｒｅｆ．Ｄａｔａを設定し、電源ＣＨ５による電源出力動作を開始する（時間ｔ１４）。ソフトスタート期間が終了し、電源ＣＨ５の出力電圧値が出力電圧目標値Ｒｅｆ．Ｄａｔａに対して所定範囲内になったら（時間ｔ１５）、電源ＣＨ６の出力設定に移行する。
【００９５】
電源ＣＨ６による電源出力の制御も同様にして、制御部３１５は、ＲＯＭ３１２から電源ＣＨ６による電源出力の制御に関するパラメータを読み出す。そして、タイマ部３１５ｃに対してソフトスタート期間を設定して時間の計測を開始すると共に、電源ＣＨ６の比較器３１３に対して出力電圧目標値Ｒｅｆ．Ｄａｔａを設定し、電源ＣＨ６による電源出力動作を開始する（時間ｔ１６）。
【００９６】
例えばソフトスタート期間が終了し電源ＣＨ６の出力電圧値が出力電圧目標値Ｒｅｆ．Ｄａｔａに対して所定範囲内になったら（時間ｔ１７）、制御部３１５は、第２の電源グループの起動シーケンスの正常終了を示す正常終了フラグをレジスタにセットする。そして、制御部３１５は、通信線２２０によるシリアル通信で、ＣＰＵ２０４に対して第２の電源グループの起動シーケンスが終了したことを通知するための割り込み信号を送信する。
【００９７】
その後、制御部３１５は、ＣＰＵ２０４から通信線２２０を用いて行われるシリアル通信を受信することで、第２の電源グループの各電源ＣＨ４〜ＣＨ６と、第２の電源グループの各電源ＣＨ４〜ＣＨ６に接続されている負荷とが正常動作していると判定する。この判定により、制御部３１５は、電源ＣＨ４〜ＣＨ６からなる第２の電源グループの起動シーケンスを終了する。そして、電源ＣＨ１〜ＣＨ６それぞれの出力に設けられるＡ／Ｄ変換器３１６の出力値の監視を、所定の周期で行う。
【００９８】
ＣＰＵ２０４は、第２の電源グループにより表示部２１０に対して電源供給が行われると、必要なデータを表示部２１０へ送り、データの表示処理を行っていく。
【００９９】
第２の電源グループの起動後、電源ＩＣ２０２の制御部３１５は、電源ＣＨ１〜ＣＨ６で出力中の電源の電圧値の監視を所定の周期で継続的に行う。この時点で、操作部２０７からＣＰＵ２０４に対して表示部２１０の動作停止指示が送られるか、または第２の電源グループの電源ＣＨ４〜ＣＨ６何れかの電圧が、一定時間以上、予め設定された出力電圧範囲外になった場合、終了処理を開始する。
【０１００】
終了処理に関しても、上述した立ち上げ処理の例と同様に、ＣＰＵ２０４から第２の電源グループの終了シーケンスを示すパラメータが通信線２２０によるシリアル通信で電源ＩＣ２０２に送信され、制御部３１５によりレジスタにセットされる。これに限らず、シリアル通信で送信されたこのパラメータを、一旦ＲＯＭ３１２に書き込むようにし、ＲＯＭ３１２からこのパラメータを読み出してレジスタにセットしてもよい。また、第２の電源グループの終了シーケンスを示すパラメータをＲＯＭ３１２に予め記憶しておくようにしてもよい。
【０１０１】
電源ＩＣ２０２は、先ず電源ＣＨ６の電源出力の停止処理を行う。すなわち、電源ＣＨ６のＰＷＭ生成部３１４によるＰＷＭデータ生成を停止し、スイッチング素子３０９をオフ状態とすると共にスイッチング素子３１０をオン状態とし、電源ＣＨ６の電源ラインに残る電荷の放電を行う。Ａ／Ｄ変換器３１６による出力電圧値の監視結果に基づき、電源ＣＨ６の出力電圧値が予め決められた電圧値以下になったと判定すると、電源ＩＣ２０２は、電源ＣＨ６のスイッチング素子３１０をオフ状態とする。そして、電源ＣＨ６による電源出力の終了処理が完了したものとして、電源ＣＨ５による電源出力の停止処理へ移行する。
【０１０２】
電源ＣＨ６の終了処理と同様にして電源ＣＨ５による電源出力の停止動作が終了すると、電源ＩＣ２０２は、汎用ポート２１３により表示用ＩＣ２０８に出力しているリセット信号をＬｏｗレベルとし、表示用ＩＣ２０８をリセット状態にする。表示用ＩＣ２０８をリセット状態へ移行させてから所定時間の経過後、電源ＣＨ４による電源出力の停止処理を行う。
【０１０３】
第２の電源グループの電源ＣＨ４〜ＣＨ６全ての電源出力が停止された時点で、電源ＩＣ２０２は、第２の電源グループの終了処理が完了したことを示すフラグをレジスタへ設定する。そして、通信線２２０によるシリアル通信で、ＣＰＵ２０４に対して割り込み信号を送信する。この割り込み信号の送信から所定時間以内にＣＰＵ２０４から通信線２２０によるシリアル通信が発生すると、電源ＩＣ２０２において終了処理完了フラグがクリアされ、第２の電源グループによる電源出力の終了シーケンスが完了する。
【０１０４】
この終了シーケンスにおいて、電源ＣＨ４〜ＣＨ６の何れかの出力電圧値に異常があった場合、電源ＩＣ２０２は、終了シーケンスに示される次の電源チャンネルの出力停止処理へ移行する。例えば、電源ＣＨ５による電源出力の停止処理後、所定時間を経過しても電源ＣＨ５の出力電圧が閾値以下にならないような場合、異常があったと判定する。そして、第２の電源グループの終了シーケンスが全て終了した後に、終了フラグと共にエラーフラグをレジスタに設定し、ＣＰＵ２０４に割り込み信号を送信することで、ＣＰＵ２０４に対して異常を通知する。第２の電源グループ２出力停止処理後、電源ＩＣ２０２は、第１の電源グループの各電源ＣＨ１〜ＣＨ３の出力電圧値の監視を継続する動作に移行される。
【０１０５】
また、電源グループ２の動作停止を行い割り込み信号をＣＰＵ２０４に送信した後、所定時間が経過してもＣＰＵ２０４からの通信が無い場合には、電源ＩＣ２０２は、システムに異常が生じたものと判断して、第１の電源グループの動作停止処理へ移行する。
【０１０６】
以上述べてきたように、本第１の実施形態においては、予め、或いは、通信により設定された電源グループに対して、電源出力の起動および終了シーケンス動作を設定するようにしている。これにより、安全かつ確実に電源の起動を行うことができ、また異常動作によりシステムが動作不能に陥った状態でも、予め設定されたシーケンスに従い出力停止動作が可能になる。そのため、電源供給先の回路の保護を行うと共に、確実な電源の停止処理を行うことを可能としている。
【０１０７】
さらに、電源出力の起動および終了シーケンスを、書き換え可能なＲＯＭに記憶されたパラメータに従い制御しているため、シーケンスの変更を極めて容易に行うことができる。
【０１０８】
＜第２の実施形態＞
本発明の第２の実施形態は、複数の回路が１つの電源を共有している場合の例である。図５は、本第２の実施形態に適用可能な撮像装置の構成例を示すブロック図である。この図５の構成は、第１の実施形態で説明した図１の構成に対して撮影部２３０を追加したものとなっている。例えば撮影部２３０は、光学系と、ＣＣＤやＣＭＯＳイメージャからなる撮像素子と、撮像素子から出力される撮像信号を映像信号に変換する信号処理部と、信号処理部から出力される映像信号に映像処理を施す映像処理部を有する。映像処理部から出力された映像信号は、表示部２１０に供給され表示パネル２０９に表示されたり、圧縮符号化して図示されない記憶媒体に記憶したりする。
【０１０９】
撮影部２３０の追加に伴い、電源ＩＣ４０２は、図１で示した電源ＩＣ２０２に対して、撮影部２３０に対して電源を供給する電源チャンネルである電源ＣＨ７およびＣＨ８が追加される。それと共に、電源ＩＣ４０２に対し、撮影部２３０に対してリセット信号を送信するための汎用ポート２１４が追加される。
【０１１０】
なお、図５において、上述した図１と共通する部分については、同一の符号を付し、詳細な説明を省略する。また、電源ＩＣ４０２は、上述のように図１の電源ＩＣ２０２に対して電源チャンネルと汎用ポートとが追加された構成となっており、基本的な構成は電源ＩＣ２０２と共通するので、内部の詳細な説明を省略する。
【０１１１】
この例では、電源ＣＨ７の出力電圧は１５Ｖ、電源ＣＨ８の出力電圧は−７．５Ｖとなっている。撮影部２３０は、電源ＣＨ７およびＣＨ８と共に、第２の電源グループの電源ＣＨ４による出力が電源として供給される。すなわち、電源ＣＨ４は、表示部２１０と撮影部２３０とで共有される電源である。撮影部２３０に電源を供給する電源チャンネルである電源ＣＨ４、電源ＣＨ７および電源ＣＨ８で、第３の電源グループを形成する。汎用ポート２１４は、第３の電源グループに対応する。
【０１１２】
図６は、撮影部２３０に対する第３の電源グループによる電源出力の起動シーケンスの例を示す。図６に例示されるように、電源ＣＨ４による電源出力の後に撮影部２３０のリセットを解除し（時間ｔ２１）、その後電源ＣＨ７による電源出力を行い（時間ｔ２３、ｔ２４）、最後に電源ＣＨ８による電源出力を行う（時間ｔ２５、ｔ２６）ようになっている。
【０１１３】
ＣＰＵ２０４は、起動後に、電源チャンネルのグルーピングについて、電源ＩＣ４０２に対して設定を行っているものとする。すなわち、ＣＰＵ２０４は、表示部２１０に対して電源の供給を行う第２の電源グループを定義すると共に、撮影部２３０に電源を供給する、電源ＣＨ４、電源ＣＨ７および電源ＣＨ８による第３の電源グループを定義する。また、撮影部２３０に対するリセット信号出力のタイミングを、電源ＣＨ４による電源出力後の所定時間経過後として定義する。
【０１１４】
なお、グループは、ＲＯＭ３１２に記憶された情報に基づき定義することもできるし、通信線２２０を介してなされるシリアル通信により電源ＩＣ４０２の外部から定義することも可能である。
【０１１５】
これら第３の電源グループおよびリセット信号出力タイミングの定義は、ＣＰＵ２０４から電源ＩＣ４０２に対して設定される。設定された内容は、例えば通信線２２０によるシリアル通信でＣＰＵ２０４から電源ＩＣ４０２に送信され、ＲＯＭ３１２に書き込まれる。
【０１１６】
以下では、表示部２１０の動作が既に開始されており、例えば操作者による操作部２０７に対する入力に従い、撮影部２３０に対して電源を出力し、オフ状態の撮影部２３０をオン状態にする場合について考える。なお、第３の電源グループに関する起動および終了シーケンスに関するパラメータは、既にＣＰＵ２０４から通信線２２０を介して電源ＩＣ４０２に対して送信され、制御部３１５によりレジスタにセットされているものとする。
【０１１７】
表示部２１０の動作が開始されているので、第１の電源グループおよび第２の電源グループによる起動シーケンスが既に完了しており、電源ＣＨ４、ＣＨ５およびＣＨ６による電源出力が行われている。一方、撮影部２３０はオフ状態にされておるので、電源ＣＨ４による電源出力がなされていても、汎用ポート２１４による撮影部２３０へのリセット信号は、Ｌｏｗレベルのままとなっている。
【０１１８】
操作部２０７に対して撮影部２３０の動作をオン状態とする操作が行われたとする。この操作に応じて、ＣＰＵ２０４は、撮影部２３０に対する他の電源（電源ＣＨ７およびＣＨ８）による電源出力を開始させるため、通信線２２２により、撮像部電源制御信号をＨｉｇｈレベルとする（図６の時間ｔ２０）。電源ＩＣ４０２は、撮像部電源制御信号がＨｉｇｈレベルとされると、電源ＣＨ７およびＣＨ８による電源出力を開始する。
【０１１９】
電源ＩＣ４０２では、設定された起動シーケンスに従って第３の電源グループによる電源出力を開始する。第３の電源グループにおいて、電源ＣＨ４については、既に表示部２１０で使用するために電源出力されている。そのため、電源ＩＣ４０２は、電源ＣＨ４の電源出力が完了しているとして次のシーケンスへ進む。
【０１２０】
電源ＩＣ４０２は、タイマ部３１５ｃに対して時間ｔＲ４を設定し、撮像部電源制御信号がＨｉｇｈレベルとなった時間ｔ２０から時間の計測を開始する。計測の結果、時間ｔ２０から時間ｔＲ４だけ経過したと判定されたら、電源ＩＣ４０２は、汎用ポート２１４から撮影部２３０に出力されるリセット信号をＨｉｇｈレベルとし、撮影部２３０のリセット状態を解除する。すなわち、時間ｔＲ４が、撮影部２３０に対するリセット遅延時間となる。撮影部２３０のリセット状態を解除した後、電源ＩＣ４０２は、シーケンスに従い電源ＣＨ７および電源ＣＨ８による電源出力を順次行う。
【０１２１】
ここで、リセット遅延時間ｔＲ４は、電源ＣＨ４による電源出力開始後の遅延時間として撮影部２３０に定義されているリセット遅延時間をそのまま用いることが考えられる。この例では、撮影部電源制御信号がＨｉｇｈレベルになった時点で、既に電源ＣＨ４による電源出力が行われている。そこで、ＣＰＵ２０４からの通信線２２０によるシリアル通信を用いて、撮影部２３０に定義されているリセット遅延時間より短いリセット遅延時間ｔＲ４を電源ＩＣ４０２に送信して設定することも可能である。これにより、撮影部２３０の起動時間を短縮することができる。
【０１２２】
撮影部２３０のリセット状態が解除されると、電源ＣＨ７による電源出力が開始され（時間ｔ２３、ｔ２４）、次に、電源ＣＨ８による電源出力が開始される（時間ｔ２５、ｔ２６）。このようにして、撮影部２３０に対する電源出力の起動シーケンスが完了される。
【０１２３】
なお、表示部２１０に対する電源出力が開始される前に撮影部２３０に対して電源出力が開始される場合も考えられる。この場合でも、表示部２１０に対する電源出力の起動シーケンスとしては、電源ＣＨ４による電源出力後の表示用ＩＣ２０８のリセット解除処理から開始することで、同様にして電源ＣＨ４を撮影部２３０と表示部２１０とで共有することができる。
【０１２４】
次に、表示部２１０および撮影部２３０の両方に電源が供給されている状態から、撮影部２３０に対する電源の供給のみを停止させる場合について説明する。操作部２０７に対する入力により撮影部２３０の動作停止の命令がＣＰＵ２０４に供給されると、ＣＰＵ２０４は、撮影部２３０に対してシリアル通信を行い、撮影部２３０の動作の終了処理を開始する。撮影部２３０において動作が終了されると、ＣＰＵ２０４は、通信線２２２に送信される撮像部電源制御信号をＬｏｗレベルとする。
【０１２５】
電源ＩＣ４０２は、通信線２２２に送信される撮像部電源制御信号がＬｏｗレベルになったことを検出すると、第３の電源グループの電源の出力停止処理を開始する。第３の電源グループの出力停止処理は、上述した立ち上げ処理の例と同様の処理となる。すなわち、ＣＰＵ２０４から、第３の電源グループの終了シーケンスを示すパラメータが通信線２２０によるシリアル通信で電源ＩＣ４０２に送信され、電源ＩＣ４０２内の制御部３１５によりレジスタにセットされる。受信したパラメータを一旦ＲＯＭ３１２に書き込むようにしてもよい。これに限らず、第３の電源グループの終了シーケンスを示すパラメータをＲＯＭ３１２に予め記憶しておくようにしてもよい。
【０１２６】
第３の電源グループの出力停止処理において、電源ＩＣ４０２は、先ず電源ＣＨ８の電源出力を停止し、次に電源ＣＨ７の電源出力を停止する。電源ＣＨ７の電源出力の停止動作が終了すると、電源ＩＣ４０２は、汎用ポート２１４から撮影部２３０へ出力しているリセット信号をＬｏｗレベルに設定し、撮影部２３０をリセット状態にする。電源ＩＣ４０２は、撮影部２３０に対するリセット信号をＬｏｗレベルに設定してから所定時間の経過後、電源ＣＨ４の電源出力の停止処理に移行することになる。
【０１２７】
ここで、撮影部２３０と電源ＣＨ４を共有する表示部２１０は、動作が停止されていない。そのため、電源ＩＣ４０２は、電源ＣＨ４の電源出力の停止処理を中止する一方、撮影部２３０に対する電源ＣＨ４による電源出力を停止したものとして処理を継続する。電源ＩＣ４０２は、第３の電源グループの出力停止処理が終了したことを示す終了フラグをレジスタにセットすると共に、ＣＰＵ２０４に対して通信線２２０によるシリアル通信で割り込み信号を送信する。この割り込み信号の送信から所定時間以内にＣＰＵ２０４から通信線２２０によるシリアル通信が発生すると、電源ＩＣ４０２は、レジスタにセットした終了フラグをクリアし、第３の電源グループによる電源出力の終了シーケンスが完了する。ＣＰＵ２０４は、撮影部２３０の動作停止後、表示部２１０の動作を継続させたままで、次の動作に移行する。
【０１２８】
以上述べてきたように、本第２の実施形態においては、電源ＩＣが複数の電源グループで共有される電源チャンネルを持っている場合でも、安全かつ確実に電源の起動を行うことができる。また、複数の機能ブロック（ＩＣ）に跨って電源を供給する電源チャンネルを持つ電源グループにおいては、各機能ブロック毎の設定を単独の電源グループの設定と見做すことで、高速な立ち上げが可能となる。それと共に、ＩＣの保護と同時に高速で確実な電源の停止処理を行うことができる。
【０１２９】
さらに、電源出力の起動および終了シーケンスを、書き換え可能なＲＯＭに記憶されたパラメータに従い制御しているため、シーケンスの変更を極めて容易に行うことができる。
【図面の簡単な説明】
【０１３０】
【図１】本発明の第１の実施形態に適用可能なデータ表示装置の構成例を示すブロック図である。
【図２】本発明に適用可能な電源ＩＣの一例の構成を示す回路図である。
【図３】本第１の実施形態による第１の電源グループにおける電源出力の起動シーケンスの例を示すシーケンス図である。
【図４】本第１の実施形態による第２の電源グループにおける電源電圧の起動シーケンスの例を示すシーケンス図である。
【図５】本第２の実施形態に適用可能な撮像装置の構成例を示すブロック図である。
【図６】本第２の実施形態による撮像部に対する第３の電源グループによる電源出力の起動シーケンスの例を示すシーケンス図である。
【図７】従来技術による、電池などの直流電源電圧を入力電源として動作を行う電源装置の一例の回路図を示す。
【図８】ＰＷＭコンパレータによるＰＷＭ信号発生の原理を説明するための略線図である。
【図９】従来の技術による、電源装置に複数の異なる負荷が接続されるシステム構成例を示すブロック図である。
【符号の説明】
【０１３１】
２０１ 電池
２０２，４０２ 電源ＩＣ
２０３ メインスイッチ
２０４ ＣＰＵ
２０８ 表示用ＩＣ
２１０ 表示部
２１１ リセットＩＣ
２１２，２１３，２１４ 汎用ポート
２２０ 通信線
２３０ 撮像部
３０８ Ａ／Ｄ変換器
３０９，３１０ スイッチング素子
３１１ 通信インターフェイス
３１２ ＲＯＭ
３１３ 比較器
３１４ ＰＷＭ生成部
３１５ 制御部
【特許請求の範囲】
【請求項１】
電源電圧を出力する複数の電源出力手段と、
機能ブロックの動作開始を制御する動作開始制御信号を出力する１または複数の通信手段と、
１の前記通信手段と、該１の通信手段により出力される前記動作開始制御信号によって動作開始を制御される前記機能ブロックに電源電圧を出力する１または複数の前記電源出力手段とからなるグループごとに、起動時および終了時の少なくとも一方について、前記電源出力手段による前記電源電圧の供給または供給の終了のタイミングと、前記動作開始制御信号の出力タイミングを含む動作シーケンスを制御するための制御情報を記憶する記憶手段と、
前記制御情報に従い前記通信手段と前記電源出力手段とを制御する制御手段と
を備える
ことを特徴とする電源装置。
【請求項２】
少なくとも、複数の前記電源出力手段のうち最初に前記電源電圧を出力する該電源出力手段を含む前記グループによる前記動作シーケンスを制御する前記制御情報が、前記記憶手段に予め記憶されている
ことを特徴とする請求項１に記載の電源装置。
【請求項３】
少なくとも最初に電源電圧の出力を行うグループに含まれる前記電源出力手段の該電源電圧の出力の対象の前記機能ブロックとデータ通信が可能なデータ通信手段をさらに備える
ことを特徴とする請求項１または請求項２に記載の電源装置。
【請求項４】
前記制御手段は、
前記データ通信手段を介した通信に従い、前記グループに対し前記通信手段および前記電源出力手段を割り当てる
ことを特徴とする請求項３に記載の電源装置。
【請求項５】
前記制御手段は、
前記データ通信を介して前記グループに対する動作シーケンスを制御するための前記制御情報が供給されると、該制御情報に従い該グループの前記動作シーケンスを制御する
ことを特徴とする請求項３または請求項４に記載の電源装置。
【請求項６】
前記記憶手段に、前記グループごとの前記動作シーケンスが予め記憶され、
前記制御手段は、
前記データ通信手段を介した通信により選択された、前記記憶手段から次の前記グループに対する前記制御情報に従い該次のグループの動作シーケンスを制御する
ことを特徴とする請求項３または請求項４に記載の電源装置。
【請求項７】
前記制御手段は、
前記記憶手段に記憶される前記制御情報に従い、前記グループに対して前記通信手段および前記電源出力手段を割り当てる
ことを特徴とする請求項１乃至請求項３の何れか１項に記載の電源装置。
【請求項８】
前記動作開始制御信号は、前記機能ブロックの機能をリセットするリセット信号である
ことを特徴とする請求項１乃至請求項７の何れか１項に記載の電源装置。
【請求項１】
電源電圧を出力する複数の電源出力手段と、
機能ブロックの動作開始を制御する動作開始制御信号を出力する１または複数の通信手段と、
１の前記通信手段と、該１の通信手段により出力される前記動作開始制御信号によって動作開始を制御される前記機能ブロックに電源電圧を出力する１または複数の前記電源出力手段とからなるグループごとに、起動時および終了時の少なくとも一方について、前記電源出力手段による前記電源電圧の供給または供給の終了のタイミングと、前記動作開始制御信号の出力タイミングを含む動作シーケンスを制御するための制御情報を記憶する記憶手段と、
前記制御情報に従い前記通信手段と前記電源出力手段とを制御する制御手段と
を備える
ことを特徴とする電源装置。
【請求項２】
少なくとも、複数の前記電源出力手段のうち最初に前記電源電圧を出力する該電源出力手段を含む前記グループによる前記動作シーケンスを制御する前記制御情報が、前記記憶手段に予め記憶されている
ことを特徴とする請求項１に記載の電源装置。
【請求項３】
少なくとも最初に電源電圧の出力を行うグループに含まれる前記電源出力手段の該電源電圧の出力の対象の前記機能ブロックとデータ通信が可能なデータ通信手段をさらに備える
ことを特徴とする請求項１または請求項２に記載の電源装置。
【請求項４】
前記制御手段は、
前記データ通信手段を介した通信に従い、前記グループに対し前記通信手段および前記電源出力手段を割り当てる
ことを特徴とする請求項３に記載の電源装置。
【請求項５】
前記制御手段は、
前記データ通信を介して前記グループに対する動作シーケンスを制御するための前記制御情報が供給されると、該制御情報に従い該グループの前記動作シーケンスを制御する
ことを特徴とする請求項３または請求項４に記載の電源装置。
【請求項６】
前記記憶手段に、前記グループごとの前記動作シーケンスが予め記憶され、
前記制御手段は、
前記データ通信手段を介した通信により選択された、前記記憶手段から次の前記グループに対する前記制御情報に従い該次のグループの動作シーケンスを制御する
ことを特徴とする請求項３または請求項４に記載の電源装置。
【請求項７】
前記制御手段は、
前記記憶手段に記憶される前記制御情報に従い、前記グループに対して前記通信手段および前記電源出力手段を割り当てる
ことを特徴とする請求項１乃至請求項３の何れか１項に記載の電源装置。
【請求項８】
前記動作開始制御信号は、前記機能ブロックの機能をリセットするリセット信号である
ことを特徴とする請求項１乃至請求項７の何れか１項に記載の電源装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２００９−２９６８５２（Ｐ２００９−２９６８５２Ａ）
【公開日】平成２１年１２月１７日（２００９．１２．１７）
【国際特許分類】
【出願番号】特願２００８−１５０８３７（Ｐ２００８−１５０８３７）
【出願日】平成２０年６月９日（２００８．６．９）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
【公開日】平成２１年１２月１７日（２００９．１２．１７）
【国際特許分類】
【出願日】平成２０年６月９日（２００８．６．９）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
[ Back to top ]