電界駆動型装置及び電子機器
【課題】スリットの端部の数を低減させてドメインの発生を抑制することができる電界駆動型装置及び電子機器を提供すること。
【解決手段】電界駆動装置としての液晶装置は、画素領域において、互いに異なる色に対応する2以上の矩形のサブ画素4を有している。当該液晶装置は、対向して配置された一対の基板と、当該基板間に配置された液晶と、一方の基板の、液晶に対向する面にサブ画素4ごとに形成された画素電極と、画素電極上に絶縁層を挟んで積層され、サブ画素4の辺の一つに平行なスリット27を複数有する共通電極26と、を備えている。スリット27の少なくとも一部は、複数個分のサブ画素4の幅と略等しい長さを有し、同一の色に対応する各々のサブ画素4には、スリット27の端部28が同一数含まれている。
【解決手段】電界駆動装置としての液晶装置は、画素領域において、互いに異なる色に対応する2以上の矩形のサブ画素4を有している。当該液晶装置は、対向して配置された一対の基板と、当該基板間に配置された液晶と、一方の基板の、液晶に対向する面にサブ画素4ごとに形成された画素電極と、画素電極上に絶縁層を挟んで積層され、サブ画素4の辺の一つに平行なスリット27を複数有する共通電極26と、を備えている。スリット27の少なくとも一部は、複数個分のサブ画素4の幅と略等しい長さを有し、同一の色に対応する各々のサブ画素4には、スリット27の端部28が同一数含まれている。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、電界駆動型装置及び電子機器に関する。
【背景技術】
【0002】
電界駆動型装置の一つに、電界によって液晶を駆動することにより透過光を変調する液晶装置がある。この液晶装置の一態様として、液晶を、基板に平行な横電界によって駆動するFFS(Fringe Field Switching)モードの液晶装置が知られている(特許文献1参照)。この液晶装置は、一方の基板のうち液晶に対向する面に、画素電極と、当該画素電極上に絶縁層を挟んで積層された共通電極とを有しており、このうち共通電極には多数のスリットが設けられている。こうした構成において、画素電極と共通電極との間に駆動電圧を印加すると、共通電極の上面から出て、スリットを通り、画素電極の上面に至る電気力線を有する電界が生じる。このとき、液晶分子は、上記電界のうち、共通電極の上方に生じる基板に平行な成分(横電界)によって駆動され、配向方向が変化する。FFSモードの液晶装置は、こうして液晶分子を駆動して、その偏光変換機能を用いて入射光を変調する装置である。
【0003】
FFSモードの液晶装置の画素領域は、例えば赤、緑、青のいずれかの表示に寄与するサブ画素の集合によって構成される。そして、上記共通電極に設けられるスリットの長さは、サブ画素の幅より小さく設定され、スリットは、各サブ画素ごとに設けられるのが一般的である。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開2002−296611号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
しかしながら、上記の構成においては、各サブ画素にスリットの端部(スリットの長手方向の端)が多数含まれることとなる。このようなスリットの端部の近傍では、電界が乱れる結果、液晶の配向状態が乱れ、ドメインが生じるなどして表示品位の低下につながるという課題がある。また、同一の色に対応する複数のサブ画素の間でスリットの端部の数が異なると、電界の乱れ方がサブ画素ごとに異なることに起因して表示品位にばらつきが生じるという課題がある。
【課題を解決するための手段】
【0006】
本発明は、上記課題の少なくとも一部を解決するためになされたものであり、以下の形態又は適用例として実現することが可能である。
【0007】
[適用例1]互いに異なる色に対応する2以上のサブ画素から構成される画素が、基板上の画素領域においてマトリクス状に複数配置された電界駆動型装置であって、前記基板上に、前記サブ画素ごとに形成された画素電極と、前記基板上のうち前記画素電極上に、少なくとも一部が平面視で前記画素電極に重なるように形成された共通電極と、前記基板上の、前記画素電極と前記共通電極との間に形成された絶縁層と、前記画素電極と前記共通電極との間の電位差に起因して生じた電界により駆動される物質と、を備え、前記共通電極は、平面視で少なくとも一部が前記画素電極に重なる複数のスリットを有し、前記スリットの少なくとも一部は、それぞれ複数個分の前記サブ画素に対し連続して設けられており、同一の前記色に対応する各々の前記サブ画素には、前記複数のスリットの端部が同一数含まれている電界駆動型装置。
【0008】
このような構成によれば、スリットが複数個分のサブ画素にわたって連続することとなるため、各サブ画素内に独立したスリットが設けられている構成と比較して、電界を乱すスリットの端部の数を低減させることができる。これにより、電界駆動型装置の表示品位を向上させることができる。また、同一の色に対応する各サブ画素に含まれるスリットの端部の数が等しくなることにより、同色のサブ画素の間でスリットの端部に起因する電界の乱れ方に差異が生じないため、ムラやざらつき感等による表示品位の低下を防止することができる。なお、本明細書において、スリットの端部とは、スリットの長手方向の端を意味する。したがって、共通電極を、サブ画素の辺の一つに沿って延在する(スリットの長手方向に沿って延在する)帯状部と、隣り合う帯状部を接続する接続部とからなる電極ととらえた場合には、上記接続部の近傍が、スリットの端部に相当する。
【0009】
[適用例2]上記電界駆動型装置であって、前記画素領域は、前記スリットの長手方向に沿って並んだm個の画素からなる画素ブロックを繰り返しの最小単位として構成され、前記共通電極は、各々の前記サブ画素においてm×n本の前記スリットを有し、前記スリットは、前記画素ブロックの幅と略等しい長さを有するとともに、前記スリットの端部は、隣接する前記画素の境界に合わせて配置されている電界駆動型装置。ただし、mは2以上の自然数であり、nは、1つの前記サブ画素に含まれる前記スリットの端部の最大数である。
【0010】
このような構成によれば、同一の色に対応する各サブ画素に、等しい数(最大n個)のスリットの端部が配置される。換言すれば、各画素の両端に配置されたサブ画素に、いずれもn個のスリットの端部が配置される。したがって、各画素には、等しく2n個のスリットの端部が含まれることとなる。これにより、同色のサブ画素の間でスリットの端部に起因する電界の乱れ方に差異が生じないため、ムラやざらつき感等による表示品位の低下を防止することができる。
【0011】
[適用例3]上記電界駆動型装置であって、各々の前記サブ画素における前記スリットの端部の配置位置は、前記スリットの長手方向に垂直な方向について対称である電界駆動型装置。
【0012】
このような構成によれば、電界の乱れがサブ画素内の上又は下に偏ることがなく、ムラやざらつき感等による表示品位の低下を防止することができる。上記において、上又は下は、スリットの長手方向に垂直な方向を指す。
【0013】
[適用例4]上記電界駆動型装置であって、前記スリットの端部は、隣接する前記画素の境界に合わせて配置され、各々の前記画素には、当該画素に設けられた隣り合う2つの前記スリットの端部が少なくとも含まれ、当該端部は、当該画素のうち互いに対向する辺にそれぞれ位置する電界駆動型装置。
【0014】
このようにすれば、隣り合うスリットの端部の位置が、1画素分ずつずれる構成とすることができる。これにより、隣接する画素間で、電界の乱れの発生位置が急激に変化することがなく、ムラやざらつき感等による表示品位の低下を防止することができる。
【0015】
[適用例5]上記電界駆動型装置であって、前記スリットの端部は、隣接する前記サブ画素の境界に合わせて配置されており、前記スリットの少なくとも一部は、前記サブ画素の4個分の幅以上の長さを有する電界駆動型装置。
【0016】
このような構成によれば、スリットが少なくとも4個分のサブ画素にわたって連続することとなる。したがって、これら4つのサブ画素の両端を除いた2つのサブ画素においては、スリットが、当該サブ画素の一端からこれに対向する他端まで横断する形状となる。このため、電界を乱すスリットの端部の数が低減される。また、スリットの端部がサブ画素の境界に合わせて配置されることにより、サブ画素の中心部近傍において電界の乱れが起きないようにすることができる。これらにより、透過率の向上や表示品位の向上を実現することができる。
【0017】
[適用例6]上記電界駆動型装置であって、前記画素は、互いに異なる色に対応する、前記スリットの長手方向に沿って並んだ少なくとも4つのサブ画素から構成される電界駆動型装置。
【0018】
このような構成によれば、4色以上に対応するサブ画素からなる画素を有する電界駆動型装置において、スリットの端部の数を低減させることにより、透過率の向上や表示品位の向上を実現することができる。
【0019】
[適用例7]上記電界駆動型装置であって、前記スリットは、前記画素の幅と略等しい長さを有し、前記スリットの端部は、隣接する前記画素の境界に合わせて配置されている電界駆動型装置。
【0020】
このようにすれば、スリットは、各画素に含まれる全てのサブ画素を横断して連続する一方、隣接する画素へは連続しない構成となる。このため、各画素は、4つの辺を共通電極の部材によって囲まれ、画素内に独立したスリットを有する構成となる。したがって、共通電極を含む画素領域内のレイアウトは、画素を繰り返しの最小単位として構成されることとなる。これにより、画素内に含まれるスリットの端部の数を低減させて透過率の向上や表示品位の向上を図りながら、画素領域の設計を容易にすることができる。
【0021】
[適用例8]基板上の画素領域においてサブ画素がマトリクス状に複数配置された電界駆動型装置であって、前記サブ画素ごとに形成された画素電極と、前記画素電極上に絶縁層を挟んで積層された共通電極と、前記画素電極と前記共通電極との間の電位差に起因して生じた電界により駆動される物質と、を備え、前記共通電極は複数のスリットを有し、前記複数のスリットは、互いに平行な2つのスリットを少なくとも有しており、前記2つのスリットは、前記画素領域内において連続している電界駆動型装置。
【0022】
このような構成によれば、電界を乱すスリットの端部(スリットの長手方向の端)が画素領域内に存在しないため、画素領域内における電界の乱れを抑制することができる。また、各サブ画素にスリットの端部が含まれないことにより、各サブ画素の有効表示面積が等しくなるとともに、隣接サブ画素間の表示に寄与しない領域(画素間領域)の幅も等しくなるため、ムラやざらつき感等による表示品位の低下を防止することができる。さらに、異なる色に対応するサブ画素を有する場合であっても、同一の色に対応するサブ画素の間で、スリットの端部に起因する電界の乱れ方に差異が生じないため、ムラやざらつき感等による表示品位の低下を防止することができる。このように、上記構成によれば、電界の乱れによる画質低下が起こりにくく、透過率の高い電界駆動型装置が得られる。
【0023】
[適用例9]上記電界駆動型装置であって、前記画素領域の外部に、前記画素領域に隣接して配置されたダミー画素をさらに有し、前記スリットの少なくとも一部は、前記画素領域の内部から前記ダミー画素にかけて連続している電界駆動型装置。
【0024】
このような構成によれば、画素領域の最も外側に配置されたサブ画素と、画素領域内のその他のサブ画素との間で、電界の乱れ方を同様にすることができる。
【0025】
[適用例10]上記電界駆動型装置であって、前記物質は液晶であり、電圧無印加時の前記液晶の配向方向と、前記スリットの長手方向とのなす角が1度以上10度以下である電界駆動型装置。
【0026】
このような構成によれば、画素電極と共通電極との間に駆動電圧を印加した際の、液晶分子の回転方向を一様にすることができる。これにより、上記回転方向の不均一に起因するドメインの発生を抑制することができる。
【0027】
[適用例11]上記電界駆動型装置であって、前記共通電極は、前記画素領域の外部において、共通電位を供給する配線に電気的に接続されている電界駆動型装置。
【0028】
このような構成によれば、画素領域内の有効表示面積を低減させることなく共通電極に共通電位を供給することができる。
【0029】
[適用例12]上記電界駆動型装置であって、前記画素領域内において前記スリットの長手方向と平行に配置された走査線をさらに有する電界駆動型装置。
【0030】
このような構成によれば、画素領域内の有効表示面積を低減させることなく走査線を配置することができる。
【0031】
[適用例13]互いに異なる色に対応する2以上のサブ画素から構成される画素が、基板上の画素領域においてマトリクス状に複数配置された電界駆動型装置であって、前記基板上に、前記サブ画素ごとに形成された画素電極と、前記基板上のうち前記画素電極上に、少なくとも一部が平面視で前記画素電極に重なるように形成された共通電極と、前記基板上の、前記画素電極と前記共通電極との間に形成された絶縁層と、前記画素電極と前記共通電極との間の電位差に起因して生じた電界により駆動される物質と、を備え、前記共通電極は、帯状部と、隣り合う前記帯状部を接続する接続部と、前記帯状部及び前記接続部に囲まれた、平面視で少なくとも一部が前記画素電極に重なる複数のスリットとを有し、同一の前記色に対応する各々の前記サブ画素には、前記接続部が同一数含まれており、各々の前記画素に含まれる前記接続部の数は、前記画素に含まれる前記帯状部の数をp、前記画素に含まれる前記サブ画素の数をqとすると、(p−1)×(q+1)より少ない電界駆動型装置。
【0032】
このような構成によれば、各画素に含まれる接続部の数が(p−1)×(q+1)より少ないことに起因して、スリットの少なくとも一部が複数個分のサブ画素にわたって連続することとなるため、各サブ画素内に独立したスリットが設けられている構成と比較して、電界を乱すスリットの端部の数を低減させることができる。これにより、電界駆動型装置の表示品位を向上させることができる。また、同一の色に対応する各サブ画素に含まれるスリットの端部の数が等しくなることにより、同色のサブ画素の間でスリットの端部に起因する電界の乱れ方に差異が生じないため、ムラやざらつき感等による表示品位の低下を防止することができる。
【0033】
[適用例14]上記電界駆動型装置を表示部に備える電子機器。
【0034】
このような構成によれば、透過率が高く、高品位な表示が可能な電子機器が得られる。
【図面の簡単な説明】
【0035】
【図1】電界駆動型装置としての液晶装置の模式図であり、(a)は斜視図、(b)は(a)中のA−A線における断面図。
【図2】画素領域の拡大平面図。
【図3】画素領域を構成する複数のサブ画素における各種素子、配線等の等価回路図。
【図4】素子基板のうち、1つのサブ画素に対応する部分を抽出して示す平面図。
【図5】図4中のB−B線の位置における断面図。
【図6】共通電極と画素電極との間に駆動電圧を印加した場合に生じる電界の様子を示す模式図。
【図7】画素領域の全体における共通電極の形状を示す平面図。
【図8】第2の実施形態に係る液晶装置の画素領域のうち、隣接する2つの画素に対応する部分を抽出して示す平面図。
【図9】第3の実施形態に係る液晶装置の画素領域の一部を抽出して示す平面図。
【図10】第3の実施形態に係る液晶装置の画素領域の一部を抽出して示す平面図。
【図11】第4の実施形態に係る液晶装置の画素領域の一部を抽出して示す平面図。
【図12】第4の実施形態に係る液晶装置の画素領域の一部を抽出して示す平面図。
【図13】第5の実施形態に係る液晶装置の画素領域の一部を抽出して示す平面図。
【図14】第5の実施形態に係る液晶装置の画素領域の一部を抽出して示す平面図。
【図15】(a)から(d)は、第6の実施形態に係る液晶装置の画素領域の一部を抽出して示す平面図。
【図16】変形例5に係る液晶装置の画素領域の一部を抽出して示す平面図。
【図17】電子機器としての携帯電話機の斜視図。
【発明を実施するための形態】
【0036】
以下、図面を参照し、電界駆動型装置及び電子機器の実施形態について説明する。なお、以下に示す各図においては、各構成要素を図面上で認識され得る程度の大きさとするため、各構成要素の寸法や比率を実際のものとは適宜に異ならせてある。
【0037】
(第1の実施形態)
図1は、電界駆動型装置としての液晶装置1の模式図であり、(a)は斜視図、(b)は(a)中のA−A線における断面図である。液晶装置1は、枠状のシール材52を介して対向して貼り合わされた素子基板10a及び対向基板20aを有している。素子基板10aには、一方の基板としてのガラス基板10が含まれており、対向基板20aには、ガラス基板20が含まれている。素子基板10a、対向基板20a、シール材52によって囲まれた空間には、液晶50が封入されている。素子基板10aは、対向基板20aより大きく、一部が対向基板20aに対して張り出した状態で貼り合わされている。この張り出した部位には、液晶50を駆動するためのドライバIC51が実装されている。液晶50は、「画素電極と共通電極との間の電位差に起因して生じた電界により駆動される物質」に対応する。
【0038】
液晶50が封入された領域には、表示に寄与するサブ画素4(図2)がマトリクス状に多数配置されている。以下では、サブ画素4の集合からなる領域を画素領域5とも呼ぶ。
【0039】
図2は、画素領域5の拡大平面図である。画素領域5には、矩形のサブ画素4が多数配置されている。サブ画素4は、赤、緑、青のいずれかの色の表示に寄与する。以下では、赤、緑、青の表示を行うサブ画素を特にサブ画素4R,4G,4Bとも呼ぶ。図1(b)において、対向基板20aを構成するガラス基板20の液晶50側表面には、隣接するサブ画素4の間に形成された遮光層13と、図示しないカラーフィルタとが形成されている。カラーフィルタは、入射した光の特定の波長成分を吸収することによって透過光を着色することができる樹脂である。サブ画素4R,4G,4Bには、それぞれ赤、緑、青に対応するカラーフィルタが配置される。以下では、サブ画素4R,4G,4Bのいずれかを指す場合であっても、対応する色を区別しない場合には、単に「サブ画素4」とも呼ぶ。
【0040】
サブ画素4は、マトリクス状に配置されている。以下では、サブ画素4のマトリクスを規定する方向、すなわちサブ画素4が隣り合うように配列されている2つの直交する方向を、行方向及び列方向と呼ぶ。ある列に配置されるサブ画素4の色はすべて同一である。換言すれば、サブ画素4は、対応する色がストライプ状に並ぶように配置されている。また、行方向に並んだ隣り合う3つのサブ画素4R,4G,4Bの集合によって画素3が構成される。画素3は、表示の最小単位(ピクセル)となる。液晶装置1は、各画素3において、サブ画素4R,4G,4Bの輝度バランスを調節することによって、種々の色の表示を行うことができる。
【0041】
図3は、画素領域5を構成する複数のサブ画素4における各種素子、配線等の等価回路図である。画素領域5においては、複数本のゲート電極線12と複数本の信号線14とが交差するように配線され、ゲート電極線12と信号線14とで区画された領域に画素電極16がマトリクス状に配置されている。そして、ゲート電極線12と信号線14とが交差する位置の近傍には、サブ画素4ごとにTFT(Thin Film Transistor)30が配置されている。また、TFT30のドレイン領域には、画素電極16が電気的に接続されている。ゲート電極線12は、走査線に対応する。
【0042】
TFT30は、ゲート電極線12から供給される走査信号G1,G2,…,Gmに含まれるON信号によってオンとなり、このとき信号線14に供給された画像信号S1,S2,…,Snを画素電極16に供給する。そして、画素電極16と、共通電極26(図4、図5)との間の電圧に応じた電界が液晶50にかかると、液晶50の配向状態が変化する。液晶装置1は、液晶50の配向状態に応じた偏光変換機能と、液晶装置1の外部に配置された図示しない偏光板の偏光選択機能とによって透過光を変調することで表示を行う装置である。
【0043】
TFT30のドレイン領域には、画素電極16と並列に蓄積容量70が電気的に接続されている。蓄積容量70は、定電位とされた容量線72に電気的に接続されている。この蓄積容量70によって、画素電極16の電圧は、ソース電圧が印加された時間よりも例えば3桁も長い時間にわたって保持される。このように電圧保持特性が改善されると、表示のコントラスト比が向上する。以上の各種素子、配線等は、主に素子基板10aに形成されている。
【0044】
次に、サブ画素4の構成要素を、図4及び図5を用いて詳述する。図4は、素子基板10aのうち、1つのサブ画素4に対応する部分を抽出して示す平面図である。また、図5は、図4中のB−B線の位置における断面図である。以下の説明において「上層」又は「下層」とは、図5において相対的に上又は下に形成された層を指す。
【0045】
図4に示すように、各サブ画素4には、ゲート電極線12と信号線14とが交差するように配置されており、この交差に対応してTFT30が形成されている。また、TFT30には、略長方形の画素電極16が電気的に接続されている。
【0046】
図5に示すように、ガラス基板10上には、半導体層31が積層されている。半導体層31は、例えばポリシリコン層から構成することができ、ゲート電極線12からの電界によりチャネルが形成されるチャネル領域と、これを挟むソース領域及びドレイン領域とを有して構成される。また、リーク電流をさらに低減させるために、半導体層31は、ソース領域及びドレイン領域の一部に低濃度領域を設けたLDD(Lightly Doped Drain)構造とすることが好ましい。半導体層31とガラス基板10との間には、さらに下地絶縁膜等が形成されていてもよい。
【0047】
半導体層31の上層には、酸化シリコン等からなるゲート絶縁膜42を挟んで、チタン、クロム、タングステン、タンタル、モリブデン等の高融点金属又はこれらを含む合金等からなるゲート電極線12が積層されている。ゲート電極線12は、後述する共通電極26のスリット27の長手方向と平行に配置される。上記の半導体層31、ゲート絶縁膜42、ゲート電極線12から、TFT30が構成される。本実施形態の半導体層31は、ガラス基板10の法線方向から見てU字型をなしており、ゲート電極線12は、半導体層31のU字を横切る方向に形成されている。したがって、TFT30は、ゲート電極線12と半導体層31とが異なる2箇所で対向するダブルゲート構造を有している。
【0048】
ゲート電極線12の上層には、酸化シリコン等からなる層間絶縁膜43を挟んで信号線14が積層されている。信号線14は、アルミニウム、クロム、タングステン等の金属又はこれらを含む合金等から構成され、遮光性を有する。信号線14は、図4に示すようにゲート電極線12と直交するように配置され、半導体層31のU字の一方の先端において半導体層31と電気的に接続されている。より詳しくは、信号線14は、ゲート絶縁膜42及び層間絶縁膜43を貫通して設けられたコンタクトホール21を介して、半導体層31のソース領域と電気的に接続されている。
【0049】
信号線14と同一層には、信号線14と同一の材料からなる中継電極15が形成されている。中継電極15は、半導体層31のU字の他方の先端において、ゲート絶縁膜42及び層間絶縁膜43を貫通して設けられたコンタクトホール22を介して半導体層31のドレイン領域と電気的に接続されている。
【0050】
信号線14及び中継電極15の上層には、酸化シリコン等からなる層間絶縁膜44を挟んで、透光性を有するITO(Indium Tin Oxide)からなる画素電極16が積層されている。画素電極16は、層間絶縁膜44に設けられたコンタクトホール23を介して中継電極15に電気的に接続されている。したがって、画素電極16は、中継電極15を介して半導体層31のドレイン領域に電気的に接続されている。
【0051】
画素電極16の上層には、酸化シリコン等からなる絶縁層としての層間絶縁膜45を挟んでITOからなる透光性を有する共通電極26が形成されている。共通電極26は、図4においてドットが配された帯状の領域に配置されている。すなわち、共通電極26は、画素電極16上に、少なくとも一部が平面視で画素電極16に重なるように形成されている。また、層間絶縁膜45は、画素電極16と共通電極26との間に形成されている。共通電極26には、平面視で画素電極16に重なる部分において、サブ画素4の短辺に平行なスリット27が多数設けられている。換言すれば、スリット27は、マトリクス状に複数配置されたサブ画素4の横の配列方向(行方向又は短辺の延在方向)に平行に配置されている。各スリット27は互いに平行であり、一定の間隔をおいて配置されている。図4では、サブ画素4に配置されたすべてのスリット27が互いに平行となっているが、互いに平行なスリット27が少なくとも2つ含まれていればよく、これらのスリット27に対して互いに平行とならないスリットがさらに設けられていてもよい。ここで、画素電極16、共通電極26及びこれに挟まれた層間絶縁膜45は、図3における蓄積容量70の役割を果たす。また、層間絶縁膜45は、絶縁層に対応する。
【0052】
共通電極26上には、ポリイミドからなる配向膜18が積層されている。配向膜18は、液晶50(図1(b))に接する部材であり、配向膜18をラビングすることで、駆動電圧無印加時に、液晶50を当該ラビングの方向に沿って配向させることができる。このラビング方向(すなわち、電圧無印加時の液晶50の配向方向)と、スリット27の長手方向とのなす角は、1度以上10度以下であることが好ましい。このようにすれば、後述するように画素電極16と共通電極26との間に駆動電圧を印加した際の、液晶分子50a(図6)の回転方向を一様にすることができる。これにより、上記回転方向の不均一に起因するドメインの発生を抑制することができる。
【0053】
図6は、以上のような構成において、共通電極26と画素電極16との間に駆動電圧を印加した場合に生じる電界の様子を示す模式図である。駆動電圧が印加され、共通電極26と画素電極16との間に電位差が生じると、共通電極26の上面から出てスリット27を通り画素電極16の上面に至る電気力線を有するような電界が生じる。このとき共通電極26の上部、すなわち液晶50の層においてはガラス基板10と平行な電界が生じる。液晶50に含まれる液晶分子50aは、この横電界に従ってガラス基板10に平行な面内で配向方向を変える。その結果、素子基板10a、対向基板20aの外側に配置された偏光板(不図示)の透過軸との相対角度が変化し、その相対角度に応じた偏光変換機能に基づいて透過光が変調される。
【0054】
このような液晶モードは、FFSモードと呼ばれる。FFSモードは、上記のように常に液晶分子がガラス基板10に略平行に保たれるため、視角によるリタデーションの変化が少なく、広視野角な表示を行うことができる。
【0055】
なお、共通電極26に設けられたスリット27に端部(スリット27の長手方向の端)がある場合は、その近傍の電界は、その他の領域の電界と方向が異なることとなる。この電界の乱れは、液晶50の配向状態に乱れを生じさせる。その結果、液晶50にドメインが生じるなどして、液晶装置1の表示品位の低下の原因となるが、本実施形態では、この不具合を回避することができる。
【0056】
図7は、画素領域5の全体における共通電極26の形状を示す平面図である。共通電極26に設けられたスリット27は、画素領域5の内部において連続している。すなわち、スリット27は、画素領域5の一端から、これに対向する他端まで、連続するように形成されている。また、画素領域5の外部には、画素領域5に隣接するダミー画素6が配置されており、スリット27は、画素領域5の内部からダミー画素6にかけて、連続して形成されている。このため、スリット27の端部28は、ダミー画素6においてのみ存在し、画素領域5の内部には存在しない。
【0057】
このような構成によれば、画素領域5内において、液晶50の配向状態を乱すスリット27の端部28が存在しないため、画素領域5内における液晶50のドメインの発生を抑制することができるとともに、透過率を向上させることができる。また、各サブ画素4にスリット27の端部28が含まれないことにより、各サブ画素4の有効表示面積が等しくなるとともに、隣接サブ画素4の間の表示に寄与しない領域(画素間領域)の幅も等しくなるため、ムラやざらつき感等による表示品位の低下を防止することができる。さらに、同一の色に対応する各サブ画素4の間で、スリット27の端部28に起因する液晶50の配向状態の乱れ方に差異が生じないため、ムラやざらつき感等による表示品位の低下を防止することができる。
【0058】
また、共通電極26は、画素領域5の外部に設けられたコンタクトホール24を介して、共通電位を供給する配線に電気的に接続されている。このようにすれば、画素領域5の有効表示面積を低減させることなく共通電極26に共通電位を供給することができる。
【0059】
(第2の実施形態)
続いて、第2の実施形態について説明する。本実施形態に係る液晶装置1は、第1の実施形態から、共通電極26、スリット27の配置及び画素3の構成に変更を加えたものであり、その他の点は第1の実施形態と共通である。以下の説明に用いる各図においては、第1の実施形態と同じ要素には同じ符号を付すことにして、その説明は省略する。
【0060】
図8は、本実施形態に係る液晶装置1の画素領域5のうち、隣接する2つの画素3に対応する部分を抽出して示す平面図である。本実施形態の画素3は、スリット27の長手方向に沿って並んだ4色のサブ画素4から構成される。より詳しくは、画素3は、赤、緑、青、シアンの表示に寄与するサブ画素4R,4G,4B,4Cからなる。したがって、対向基板20aには、サブ画素4R,4G,4B,4Cに対応する部位にそれぞれ赤、緑、青、シアンのカラーフィルタ(不図示)が形成されている。
【0061】
共通電極26のスリット27は、各サブ画素4に9本ずつ設けられており、各スリット27は、4個分のサブ画素4の幅と略等しい長さを有している。換言すれば、各スリット27は、画素3の幅と略等しい長さを有している。また、スリット27の端部28は、隣接する画素3の境界に合わせて配置されている。以上から、スリット27の端部28は、サブ画素4Rとサブ画素4Cの一辺に9箇所ずつ存在し、サブ画素4G,4Bには存在しないこととなる。このような構成によれば、各サブ画素4ごとに独立したスリット27が設けられている構成と比較して、液晶50の配向状態を乱すスリット27の端部28の数を低減させることができる。これにより、ドメインの発生面積を低減させることができ、ひいては液晶装置1の透過率を向上させることができる。
【0062】
また、サブ画素4R,4G,4B,4Cに含まれるスリット27の端部28の数は、それぞれ9,0,0,9であり、この特徴は全ての画素3において共通である。したがって、同一の色に対応するサブ画素4に含まれる端部28の数が等しくなる。こうした構成によれば、同一の色に対応する各サブ画素4の間で端部28に起因する液晶50の配向状態の乱れ方に差異が生じないため、ムラやざらつき感等による表示品位の低下を防止することができる。
【0063】
ところで、共通電極26は、サブ画素4の短辺に平行な(スリット27の長手方向に平行な、すなわちマトリクス状に複数配置されたサブ画素4の横の配列方向(行方向又は短辺の延在方向)に平行な)帯状部26aと、隣り合う帯状部26aを接続する接続部26bとからなる電極ととらえることもできる。この視点に立てば、スリット27は、帯状部26aと接続部26bとによって囲まれた開口部であり、スリット27の端部28は、接続部26bの近傍に相当する。また、スリット27の端部28を隣接する画素3の境界に合わせて配置することは、接続部26bを隣接する画素3の境界に配置することに相当する。図8においては、接続部26bは、隣接する画素3の境界にのみ設けられており、かつ画素3の左右の辺において一繋がりに配置されている。すなわち、スリット27は、各画素3に含まれる全てのサブ画素4を横断して連続する一方、隣接する画素3へは連続しない。このため、各画素3は、4つの辺を共通電極26の部材(帯状部26a又は接続部26b)によって囲まれ、画素3内に独立したスリット27を有する構成となる。したがって、共通電極26を含む画素領域5内のレイアウトは、画素3を繰り返しの最小単位として構成されることとなる。これにより、画素3内に含まれるスリット27の端部28の数を低減させて透過率の向上や表示品位の向上を図りながら、画素領域5の設計を容易にすることができる。
【0064】
なお、上記においては、横一列に並んだサブ画素4R,4G,4B,4Cによって画素3が構成されているが、4色のサブ画素4の配置はこれに限定されず、例えばサブ画素4R,4G,4B,4Cを2行2列のマトリクス状に配列してもよい。この場合は、ある画素列にはサブ画素4R,4Gが繰り返し配列され、その上下の画素列にはサブ画素4B,4Cが繰り返し配列されることとなる。このときには、スリット27の長さを2個分のサブ画素4の幅と等しい長さにすることができる。このようにすれば、各サブ画素4にはスリット27の端部28がいずれも9つ含まれることとなる。これにより、同一の色に対応する各サブ画素4の間で端部28に起因する液晶50の配向状態の乱れ方に差異が生じないため、ムラやざらつき感等による表示品位の低下を防止することができる。
【0065】
また、上記は、赤、緑、青、シアンの4色の表示を行う構成であるが、これ以外の組合せの4色であってもよいし、5色以上の表示を行う構成としてもよい。4色の組合せのその他の例としては、赤、黄緑、青、エメラルドグリーンの4色とすることができる。この他にも、波長に応じて色相が変化する可視光領域(380〜780nm)のうち、青系の色相の表示、赤系の色相の表示と、青から黄までの色相の中で選択された2種の色相の表示からなるように選択することができる。ここで「系」との語を用いているが、例えば青系であれば純粋の青の色相に限定されるものでなく、青紫や青緑等を含むものである。赤系の色相であれば、赤に限定されるものでなく橙を含む。各画素3が5色以上の(すなわち5個以上の)サブ画素4からなる場合には、スリット27の長さは、サブ画素4の5個分の幅と略等しい長さとすればよい。
【0066】
(第3の実施形態)
続いて、第3の実施形態について説明する。本実施形態も、第1の実施形態から、共通電極26、スリット27の配置及び画素3の構成に変更を加えたものであり、その他の点は第1の実施形態と共通である。
【0067】
図9は、本実施形態に係る液晶装置1の画素領域5の一部を抽出して示す平面図である。この図における画素3は、スリット27の長手方向に沿って並んだ2色のサブ画素4から構成されている。より詳しくは、画素3は、赤、緑の表示に寄与するサブ画素4R,4Gからなる。
【0068】
本実施形態では、スリット27の長手方向に沿って並んだ2つの画素3の集合を、画素ブロック2と呼ぶ。共通電極26、スリット27のパターンを含めた、画素領域5のレイアウトは、画素ブロック2を繰り返しの最小単位として構成されている。
【0069】
各サブ画素4には、共通電極26の帯状部26aが9本設けられている。したがって、各サブ画素4には、帯状部26aに挟まれたスリット27が8本設けられている。各スリット27は、画素ブロック2の幅と略等しい長さを有する。画素ブロック2は、4つのサブ画素4からなるため、各スリット27の長さは、サブ画素4の4個分の幅と略等しくなる。また、スリット27の端部28は、隣接する画素3の境界に合わせて配置されている。そして、図9において上下方向に隣り合うスリット27は、端部28の位置が行方向に1つの画素3の幅だけずれるように配置されている。換言すれば、各々の画素3には、当該画素3に設けられかつ上下に隣り合う2つのスリット27の端部28が少なくとも含まれており、当該端部28は、当該画素3のうち左右の辺にそれぞれ位置するようになっている。
【0070】
以上のようにスリット27を配置すると、各サブ画素4R,4Gには、スリット27の端部28がそれぞれ4つずつ含まれることとなる。ここで、各画素ブロック2に含まれる画素3の数m(=2)と、各サブ画素4に含まれるスリット27の端部28の最大数n(=4)との積は、各サブ画素4に形成されているスリット27の数(=8)に等しい。逆に、各サブ画素4に形成されるスリット27の数をm×n本とすることにより(すなわち、各サブ画素4に形成される帯状部26aの数をm×n+1本とすることにより)、上記のような配置を実現することができる。
【0071】
ここで、共通電極26を構成する帯状部26a及び接続部26bの配置について詳述する。上記のように、各画素3には、行方向に沿って延在する帯状部26aが9本配置されている。また、各画素3には、行方向に隣り合う一方の画素3との境界領域に4つの接続部26bが配置されており、行方向に隣り合う他方の画素3との境界領域にも4つの接続部26bが配置されている。画素3に含まれる1つのスリット27に着目すると、上記境界領域のうち一方の側にのみ接続部26bが配置されている。また、接続部26bは、列方向について最も近い他の接続部26bとの間に少なくとも1つのスリット27を挟んでいる。図9では、接続部26bは、1つおきのスリット27に対応して設けられている。また、行方向に1画素分離れた位置にある2つの接続部26bは、列方向にスリット27の配置ピッチ分だけずれて配置されている。以上から、各画素3には8つの接続部26bが含まれる。各画素3に含まれる接続部26bの数は、画素3に含まれる帯状部26aの数をp(=9)、画素3に含まれるサブ画素4の数をq(=2)とすると、(p−1)×(q+1)(=24)より少なくなっている。
【0072】
このような配置によれば、各画素3に含まれる接続部26bの数(端部28の数)を低減させることにより、画素3における電界の乱れを抑えて表示品位を向上させることができる。また同一の色に対応する各サブ画素4に含まれる端部28の数が等しくなる。よって、同一の色に対応する各サブ画素4の間でスリット27の端部28に起因する液晶50の配向状態の乱れ方に差異が生じないため、ムラやざらつき感等による表示品位の低下を防止することができる。
【0073】
また、上下方向に隣り合うスリット27の端部28の位置が、行方向に1画素分ずつずれていく構成となっているので、隣接する画素3の間で、液晶50のドメインの発生位置が急激に変化することがなく、ムラやざらつき感等による表示品位の低下を防止することができる。
【0074】
なお、上記は各画素3が2色のサブ画素4R,4Gからなる構成であるが、これに代えて、例えば図10に示すように、各画素3が3色のサブ画素4R,4G,4Bからなる構成としてもよい。この場合は、スリット27の端部28は、サブ画素4Rとサブ画素4Bの一辺に4箇所ずつ存在し、サブ画素4Gには存在しないこととなる。すなわち、サブ画素4R,4G,4Bに含まれるスリット27の端部28の数は、それぞれ4,0,4であり、この特徴は全ての画素3において共通である。したがって、同一の色に対応するサブ画素4に含まれる端部28の数が等しくなる。
【0075】
この場合にも、各画素3には8つの接続部26bが含まれる。各画素3に含まれる接続部26bの数は、画素3に含まれる帯状部26aの数をp(=9)、画素3に含まれるサブ画素4の数をq(=3)とすると、(p−1)×(q+1)(=32)より少なくなっている。
【0076】
こうした構成によれば、同一の色に対応する各サブ画素4の間で端部28に起因する液晶50の配向状態の乱れ方に差異が生じないため、ムラやざらつき感等による表示品位の低下を防止することができる。
【0077】
(第4の実施形態)
続いて、第4の実施形態について説明する。本実施形態は、第3の実施形態から、共通電極26、スリット27の配置及び画素3の構成に変更を加えたものであり、その他の点は第3の実施形態と共通である。
【0078】
図11は、本実施形態に係る液晶装置1の画素領域5の一部を抽出して示す平面図である。この図における画素3は、スリット27の長手方向に沿って並んだ2色のサブ画素4から構成されている。より詳しくは、画素3は、赤、緑の表示に寄与するサブ画素4R,4Gからなる。
【0079】
本実施形態では、スリット27の長手方向に沿って並んだ4つの画素3の集合を、画素ブロック2と呼ぶ。共通電極26、スリット27のパターンを含めた、画素領域5のレイアウトは、画素ブロック2を繰り返しの最小単位として構成されている。
【0080】
各サブ画素4には、共通電極26の帯状部26aが9本設けられている。したがって各サブ画素4には、帯状部26aに挟まれたスリット27が8本設けられている。各スリット27は、画素ブロック2の幅と略等しい長さを有する。画素ブロック2は、8つのサブ画素4からなるため、各スリット27の長さは、サブ画素4の8個分の幅と略等しくなる。また、スリット27の端部28は、隣接する画素3の境界に合わせて配置されている。そして、図11において上下方向に隣り合うスリット27は、端部28の位置が行方向に1つの画素3の幅だけずれるように配置されている。換言すれば、各々の画素3には、当該画素3に設けられかつ上下に隣り合う2つのスリット27の端部28が少なくとも含まれており、当該端部28は、当該画素3のうち左右の辺にそれぞれ位置するようになっている。
【0081】
以上のようにスリット27を配置すると、各サブ画素4R,4Gには、スリット27の端部28がそれぞれ2つずつ含まれることとなる。ここで、第3の実施形態と同様に、各画素ブロック2に含まれる画素3の数m(=4)と、各サブ画素4に含まれるスリット27の端部28の最大数n(=2)との積は、各サブ画素4に形成されているスリット27の数(=8)に等しい。
【0082】
ここで、共通電極26を構成する帯状部26a及び接続部26bの配置について詳述する。上記のように、各画素3には、行方向に沿って延在する帯状部26aが9本配置されている。また、各画素3には、行方向に隣り合う一方の画素3との境界領域に2つの接続部26bが配置されており、行方向に隣り合う他方の画素3との境界領域にも2つの接続部26bが配置されている。画素3に含まれる1つのスリット27に着目すると、上記境界領域のうち多くとも一方の側にのみ接続部26bが配置されている。また、接続部26bは、列方向について最も近い他の接続部26bとの間に少なくとも1つのスリット27を挟んでいる。図11では、接続部26bは、列方向について間に3つのスリット27を挟むようにして配置されている。また、行方向に1画素分離れた位置にある2つの接続部26bは、列方向にスリット27の配置ピッチ分だけずれて配置されている。以上から、各画素3には4つの接続部26bが含まれる。各画素3に含まれる接続部26bの数は、画素3に含まれる帯状部26aの数をp(=9)、画素3に含まれるサブ画素4の数をq(=2)とすると、(p−1)×(q+1)(=24)より少なくなっている。
【0083】
このような配置によれば、各画素3に含まれる接続部26bの数(端部28の数)を低減させることにより、画素3における電界の乱れを抑えて表示品位を向上させることができる。また同一の色に対応する各サブ画素4に含まれる端部28の数が等しくなる。よって、同一の色に対応する各サブ画素4の間で端部28に起因する液晶50の配向状態の乱れ方に差異が生じないため、ムラやざらつき感等による表示品位の低下を防止することができる。
【0084】
なお、上記は各画素3が2色のサブ画素4R,4Gからなる構成であるが、これに代えて、例えば図12に示すように、各画素3が3色のサブ画素4R,4G,4Bからなる構成としてもよい。この場合は、スリット27の端部28は、サブ画素4Rとサブ画素4Bの一辺に2箇所ずつ存在し、サブ画素4Gには存在しないこととなる。すなわち、サブ画素4R,4G,4Bに含まれるスリット27の端部28の数は、それぞれ2,0,2であり、この特徴は全ての画素3において共通である。したがって、同一の色に対応する各サブ画素4に含まれる端部28の数が等しくなる。
【0085】
この場合にも、各画素3には4つの接続部26bが含まれる。各画素3に含まれる接続部26bの数は、画素3に含まれる帯状部26aの数をp(=9)、画素3に含まれるサブ画素4の数をq(=3)とすると、(p−1)×(q+1)(=32)より少なくなっている。
【0086】
こうした構成によれば、同一の色に対応する各サブ画素4の間で端部28に起因する液晶50の配向状態の乱れ方に差異が生じないため、ムラやざらつき感等による表示品位の低下を防止することができる。
【0087】
(第5の実施形態)
続いて、第5の実施形態について説明する。本実施形態は、第4の実施形態から、共通電極26、スリット27の配置及び画素3の構成に変更を加えたものであり、その他の点は第4の実施形態と共通である。
【0088】
図13は、本実施形態に係る液晶装置1の画素領域5の一部を抽出して示す平面図である。この図における画素3は、スリット27の長手方向に沿って並んだ2色のサブ画素4から構成されている。より詳しくは、画素3は、赤、緑の表示に寄与するサブ画素4R,4Gからなる。
【0089】
本実施形態では、スリット27の長手方向に沿って並んだ6つの画素3の集合を、画素ブロック2と呼ぶ。共通電極26、スリット27のパターンを含めた、画素領域5のレイアウトは、画素ブロック2を繰り返しの最小単位として構成されている。
【0090】
各サブ画素4には、共通電極26の帯状部26aが9本設けられている。したがって各サブ画素4には、帯状部26aに挟まれたスリット27が8本設けられている。スリット27の端部28は、隣接する画素3の境界に合わせて配置されている。そして、各々のサブ画素4におけるスリット27の端部28の配置位置は、図13の上下方向(スリット27の長手方向に垂直な方向)について対称である。
【0091】
このように、端部28が上下対称となるようにスリット27を配置すると、液晶50のドメインがサブ画素4の上又は下に偏ることがなく、ムラやざらつき感等による表示品位の低下を防止することができる。
【0092】
さらに、図13において上下方向に隣り合うスリット27は、端部28の位置が行方向に1つの画素3の幅だけずれるように配置されている。換言すれば、各々の画素3には、当該画素3に設けられかつ上下に隣り合う2つのスリット27の端部28が少なくとも含まれており、当該端部28は、当該画素3のうち左右の辺にそれぞれ位置するようになっている。
【0093】
このような構成によれば、各画素3に含まれる接続部26bの数(端部28の数)を低減させることにより、画素3における電界の乱れを抑えて表示品位を向上させることができる。また隣接する画素3の間で、液晶50のドメインの発生位置が急激に変化することがなく、ムラやざらつき感等による表示品位の低下を防止することができる。
【0094】
また、各サブ画素4R,4Gには、スリット27の端部28がそれぞれ2つずつ含まれており、同一の色に対応する各サブ画素4に含まれる端部28の数が等しくなっている。よって、同一の色に対応する各サブ画素4の間で端部28に起因する液晶50の配向状態の乱れ方に差異が生じないため、ムラやざらつき感等による表示品位の低下を防止することができる。
【0095】
なお、上記は各画素3が2色のサブ画素4R,4Gからなる構成であるが、これに代えて、例えば図14に示すように、各画素3が3色のサブ画素4R,4G,4Bからなる構成としてもよい。この場合は、スリット27の端部28は、サブ画素4Rとサブ画素4Bの一辺に2箇所ずつ存在し、サブ画素4Gには存在しないこととなる。すなわち、サブ画素4R,4G,4Bに含まれるスリット27の端部28の数は、それぞれ2,0,2であり、この特徴は全ての画素3において共通である。したがって、同一の色に対応する各サブ画素4に含まれる端部28の数が等しくなる。こうした構成によれば、同一の色に対応する各サブ画素4の間で端部28に起因する液晶50の配向状態の乱れ方に差異が生じない。また、各画素3が2色のサブ画素4R,4Gからなる場合と同様に、スリット27の端部28は上下対称に配置され、かつ上下方向に隣り合うスリット27は、端部28の位置が行方向に1画素分ずつずれるように配置されている。これらにより、ムラやざらつき感等による表示品位の低下を防止することができる。
【0096】
(第6の実施形態)
続いて、第6の実施形態について説明する。本実施形態は、第1の実施形態から、共通電極26、スリット27の配置及び画素3の構成に変更を加えたものであり、その他の点は第1の実施形態と共通である。
【0097】
図15(a)から(d)は、本実施形態に係る液晶装置1の画素領域5の一部を抽出して示す平面図である。この図における画素3は、3色のサブ画素4R,4G,4Bから構成されている。また、図15(a)から(d)では、いずれも共通電極26のスリット27がサブ画素4の長辺と平行に設けられている。換言すれば、スリット27は、いずれもマトリクス状に複数配置されたサブ画素4の縦の配列方向(長辺側)に平行に配置されている。
【0098】
図15(a)では、スリット27は、サブ画素4の長辺の2倍(すなわち画素3の縦方向の幅の2倍)と略等しい長さを有しており、図の左右方向(スリット27の長手方向に垂直な方向)に隣り合うスリット27の端部28は、画素3の1個分の幅だけずれるように配置されている。この結果、サブ画素4R,4G,4Bは、いずれも4つの端部28を含んでいる。
【0099】
図15(b)では、スリット27は、サブ画素4の長辺の4倍(すなわち画素3の縦方向の幅の4倍)と略等しい長さを有しており、図の左右方向に隣り合うスリット27の端部28は、画素3の2個分の幅だけずれるように配置されている。この結果、サブ画素4R,4G,4Bは、いずれも2つの端部28を含んでいる。
【0100】
図15(c)では、スリット27は、サブ画素4の長辺(すなわち画素3の縦方向の幅)と略等しい長さを有している。また、共通電極26の接続部26bは、画素3の上下の辺において一繋がりになるように配置されている。
【0101】
図15(d)では、スリット27は、画素領域5の内部において連続しており、画素領域5内に端部28を持たない。すなわち、図7において共通電極26のみを90度回転させた構成に相当する。
【0102】
以上のような図15(a)から(d)の構成によれば、同一の色に対応する各サブ画素4の間で端部28に起因する液晶50の配向状態の乱れ方に差異が生じないため、ムラやざらつき感等による表示品位の低下を防止することができる。
【0103】
(電子機器)
上述した液晶装置1は、例えば、図17に示すような電子機器としての携帯電話機100に搭載して用いることができる。携帯電話機100は、表示部110及び操作ボタン120を有している。表示部110は、内部に組み込まれた液晶装置1によって、操作ボタン120で入力した内容や着信情報を始めとする様々な情報について、ムラやざらつき感等のない、高品位な表示を行うことができる。
【0104】
なお、液晶装置1は、上記携帯電話機100の他、モバイルコンピュータ、デジタルカメラ、デジタルビデオカメラ、車載機器、オーディオ機器などの各種電子機器に用いることができる。
【0105】
上記実施形態に対しては、様々な変形を加えることができる。変形例としては、例えば以下のようなものが考えられる。
【0106】
(変形例1)
上記第3〜第5の実施形態は、各サブ画素4に8本のスリット27を有する構成であるが、これに限定する趣旨ではない。スリット27の本数は、各画素ブロック2に含まれる画素3の数mと、各サブ画素4に含まれるスリット27の端部28の最大数nとの積、すなわちm×n本であればよい。このような構成とすれば、上記実施形態と同様に、同一の色に対応する各サブ画素4に含まれる端部28の数が等しくなる配置を実現することができる。
【0107】
(変形例2)
サブ画素4は矩形でなくてもよい。サブ画素4の形状としては、例えば、矩形を基本形として、このうち対向する2辺のうちの1つを非平行とした台形状のもの、又はいずれかの辺を曲線としたもの、あるいは矩形の四隅のうちの1箇所を切り欠いた形状のもの、平行四辺形等であってもよい。
【0108】
(変形例3)
スリット27は、必ずしもサブ画素4の辺と平行でなくてもよい。このようにスリット27をサブ画素4の各辺の方向に対して傾けて形成すると、例えばラビング方向がサブ画素4のいずれかの辺に平行な場合には、駆動電圧が印加された際に、液晶分子50aの回転方向を揃えることが可能となる。また、このときのスリット27は、サブ画素4の対向する2辺の間を斜めに繋ぐため、その長さは、サブ画素4の1辺の長さより若干長くなる。
【0109】
(変形例4)
上記実施形態では、電界駆動型装置の一例として液晶装置1について説明したが、これに限定する趣旨ではない。電界駆動型装置は、画素電極16と共通電極26との間の電位差(駆動電圧)に起因して生じる電界によって物質を駆動する構成であればよく、液晶装置に限定されない。
【0110】
(変形例5)
共通電極26を構成する帯状部26a、又はスリット27は、画素3内又はサブ画素4内において互いに非平行となる部分を含んでいてもよい。図16は、本変形例に係る液晶装置1の画素領域5の一部を抽出して示す平面図である。各画素3内又はサブ画素4内において、スリット27aとスリット27bは互いに非平行となっている。このような構成によっても、同一の色に対応する各サブ画素4に含まれる端部28の数を等しくすることにより、上記実施形態と同様に、ムラやざらつき感等による表示品位の低下を防止することができる。
【0111】
なお、図16では、スリット27a同士又はスリット27b同士は平行であるが、これらを互いに非平行とすることもでき、ひいては同一画素3内又は同一サブ画素4内のスリット27をすべて互いに非平行としてもよい。
【符号の説明】
【0112】
1…電界駆動型装置としての液晶装置、2…画素ブロック、3…画素、4,4R,4G,4B,4C…サブ画素、5…画素領域、6…ダミー画素、10,20…基板としてのガラス基板、10a…素子基板、12…ゲート電極線、14…信号線、15…中継電極、16…画素電極、18…配向膜、20a…対向基板、26…共通電極、26a…帯状部、26b…接続部、27…スリット、28…端部、30…TFT、31…半導体層、45…絶縁層としての層間絶縁膜、50…液晶、50a…液晶分子、100…電子機器としての携帯電話機。
【技術分野】
【0001】
本発明は、電界駆動型装置及び電子機器に関する。
【背景技術】
【0002】
電界駆動型装置の一つに、電界によって液晶を駆動することにより透過光を変調する液晶装置がある。この液晶装置の一態様として、液晶を、基板に平行な横電界によって駆動するFFS(Fringe Field Switching)モードの液晶装置が知られている(特許文献1参照)。この液晶装置は、一方の基板のうち液晶に対向する面に、画素電極と、当該画素電極上に絶縁層を挟んで積層された共通電極とを有しており、このうち共通電極には多数のスリットが設けられている。こうした構成において、画素電極と共通電極との間に駆動電圧を印加すると、共通電極の上面から出て、スリットを通り、画素電極の上面に至る電気力線を有する電界が生じる。このとき、液晶分子は、上記電界のうち、共通電極の上方に生じる基板に平行な成分(横電界)によって駆動され、配向方向が変化する。FFSモードの液晶装置は、こうして液晶分子を駆動して、その偏光変換機能を用いて入射光を変調する装置である。
【0003】
FFSモードの液晶装置の画素領域は、例えば赤、緑、青のいずれかの表示に寄与するサブ画素の集合によって構成される。そして、上記共通電極に設けられるスリットの長さは、サブ画素の幅より小さく設定され、スリットは、各サブ画素ごとに設けられるのが一般的である。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開2002−296611号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
しかしながら、上記の構成においては、各サブ画素にスリットの端部(スリットの長手方向の端)が多数含まれることとなる。このようなスリットの端部の近傍では、電界が乱れる結果、液晶の配向状態が乱れ、ドメインが生じるなどして表示品位の低下につながるという課題がある。また、同一の色に対応する複数のサブ画素の間でスリットの端部の数が異なると、電界の乱れ方がサブ画素ごとに異なることに起因して表示品位にばらつきが生じるという課題がある。
【課題を解決するための手段】
【0006】
本発明は、上記課題の少なくとも一部を解決するためになされたものであり、以下の形態又は適用例として実現することが可能である。
【0007】
[適用例1]互いに異なる色に対応する2以上のサブ画素から構成される画素が、基板上の画素領域においてマトリクス状に複数配置された電界駆動型装置であって、前記基板上に、前記サブ画素ごとに形成された画素電極と、前記基板上のうち前記画素電極上に、少なくとも一部が平面視で前記画素電極に重なるように形成された共通電極と、前記基板上の、前記画素電極と前記共通電極との間に形成された絶縁層と、前記画素電極と前記共通電極との間の電位差に起因して生じた電界により駆動される物質と、を備え、前記共通電極は、平面視で少なくとも一部が前記画素電極に重なる複数のスリットを有し、前記スリットの少なくとも一部は、それぞれ複数個分の前記サブ画素に対し連続して設けられており、同一の前記色に対応する各々の前記サブ画素には、前記複数のスリットの端部が同一数含まれている電界駆動型装置。
【0008】
このような構成によれば、スリットが複数個分のサブ画素にわたって連続することとなるため、各サブ画素内に独立したスリットが設けられている構成と比較して、電界を乱すスリットの端部の数を低減させることができる。これにより、電界駆動型装置の表示品位を向上させることができる。また、同一の色に対応する各サブ画素に含まれるスリットの端部の数が等しくなることにより、同色のサブ画素の間でスリットの端部に起因する電界の乱れ方に差異が生じないため、ムラやざらつき感等による表示品位の低下を防止することができる。なお、本明細書において、スリットの端部とは、スリットの長手方向の端を意味する。したがって、共通電極を、サブ画素の辺の一つに沿って延在する(スリットの長手方向に沿って延在する)帯状部と、隣り合う帯状部を接続する接続部とからなる電極ととらえた場合には、上記接続部の近傍が、スリットの端部に相当する。
【0009】
[適用例2]上記電界駆動型装置であって、前記画素領域は、前記スリットの長手方向に沿って並んだm個の画素からなる画素ブロックを繰り返しの最小単位として構成され、前記共通電極は、各々の前記サブ画素においてm×n本の前記スリットを有し、前記スリットは、前記画素ブロックの幅と略等しい長さを有するとともに、前記スリットの端部は、隣接する前記画素の境界に合わせて配置されている電界駆動型装置。ただし、mは2以上の自然数であり、nは、1つの前記サブ画素に含まれる前記スリットの端部の最大数である。
【0010】
このような構成によれば、同一の色に対応する各サブ画素に、等しい数(最大n個)のスリットの端部が配置される。換言すれば、各画素の両端に配置されたサブ画素に、いずれもn個のスリットの端部が配置される。したがって、各画素には、等しく2n個のスリットの端部が含まれることとなる。これにより、同色のサブ画素の間でスリットの端部に起因する電界の乱れ方に差異が生じないため、ムラやざらつき感等による表示品位の低下を防止することができる。
【0011】
[適用例3]上記電界駆動型装置であって、各々の前記サブ画素における前記スリットの端部の配置位置は、前記スリットの長手方向に垂直な方向について対称である電界駆動型装置。
【0012】
このような構成によれば、電界の乱れがサブ画素内の上又は下に偏ることがなく、ムラやざらつき感等による表示品位の低下を防止することができる。上記において、上又は下は、スリットの長手方向に垂直な方向を指す。
【0013】
[適用例4]上記電界駆動型装置であって、前記スリットの端部は、隣接する前記画素の境界に合わせて配置され、各々の前記画素には、当該画素に設けられた隣り合う2つの前記スリットの端部が少なくとも含まれ、当該端部は、当該画素のうち互いに対向する辺にそれぞれ位置する電界駆動型装置。
【0014】
このようにすれば、隣り合うスリットの端部の位置が、1画素分ずつずれる構成とすることができる。これにより、隣接する画素間で、電界の乱れの発生位置が急激に変化することがなく、ムラやざらつき感等による表示品位の低下を防止することができる。
【0015】
[適用例5]上記電界駆動型装置であって、前記スリットの端部は、隣接する前記サブ画素の境界に合わせて配置されており、前記スリットの少なくとも一部は、前記サブ画素の4個分の幅以上の長さを有する電界駆動型装置。
【0016】
このような構成によれば、スリットが少なくとも4個分のサブ画素にわたって連続することとなる。したがって、これら4つのサブ画素の両端を除いた2つのサブ画素においては、スリットが、当該サブ画素の一端からこれに対向する他端まで横断する形状となる。このため、電界を乱すスリットの端部の数が低減される。また、スリットの端部がサブ画素の境界に合わせて配置されることにより、サブ画素の中心部近傍において電界の乱れが起きないようにすることができる。これらにより、透過率の向上や表示品位の向上を実現することができる。
【0017】
[適用例6]上記電界駆動型装置であって、前記画素は、互いに異なる色に対応する、前記スリットの長手方向に沿って並んだ少なくとも4つのサブ画素から構成される電界駆動型装置。
【0018】
このような構成によれば、4色以上に対応するサブ画素からなる画素を有する電界駆動型装置において、スリットの端部の数を低減させることにより、透過率の向上や表示品位の向上を実現することができる。
【0019】
[適用例7]上記電界駆動型装置であって、前記スリットは、前記画素の幅と略等しい長さを有し、前記スリットの端部は、隣接する前記画素の境界に合わせて配置されている電界駆動型装置。
【0020】
このようにすれば、スリットは、各画素に含まれる全てのサブ画素を横断して連続する一方、隣接する画素へは連続しない構成となる。このため、各画素は、4つの辺を共通電極の部材によって囲まれ、画素内に独立したスリットを有する構成となる。したがって、共通電極を含む画素領域内のレイアウトは、画素を繰り返しの最小単位として構成されることとなる。これにより、画素内に含まれるスリットの端部の数を低減させて透過率の向上や表示品位の向上を図りながら、画素領域の設計を容易にすることができる。
【0021】
[適用例8]基板上の画素領域においてサブ画素がマトリクス状に複数配置された電界駆動型装置であって、前記サブ画素ごとに形成された画素電極と、前記画素電極上に絶縁層を挟んで積層された共通電極と、前記画素電極と前記共通電極との間の電位差に起因して生じた電界により駆動される物質と、を備え、前記共通電極は複数のスリットを有し、前記複数のスリットは、互いに平行な2つのスリットを少なくとも有しており、前記2つのスリットは、前記画素領域内において連続している電界駆動型装置。
【0022】
このような構成によれば、電界を乱すスリットの端部(スリットの長手方向の端)が画素領域内に存在しないため、画素領域内における電界の乱れを抑制することができる。また、各サブ画素にスリットの端部が含まれないことにより、各サブ画素の有効表示面積が等しくなるとともに、隣接サブ画素間の表示に寄与しない領域(画素間領域)の幅も等しくなるため、ムラやざらつき感等による表示品位の低下を防止することができる。さらに、異なる色に対応するサブ画素を有する場合であっても、同一の色に対応するサブ画素の間で、スリットの端部に起因する電界の乱れ方に差異が生じないため、ムラやざらつき感等による表示品位の低下を防止することができる。このように、上記構成によれば、電界の乱れによる画質低下が起こりにくく、透過率の高い電界駆動型装置が得られる。
【0023】
[適用例9]上記電界駆動型装置であって、前記画素領域の外部に、前記画素領域に隣接して配置されたダミー画素をさらに有し、前記スリットの少なくとも一部は、前記画素領域の内部から前記ダミー画素にかけて連続している電界駆動型装置。
【0024】
このような構成によれば、画素領域の最も外側に配置されたサブ画素と、画素領域内のその他のサブ画素との間で、電界の乱れ方を同様にすることができる。
【0025】
[適用例10]上記電界駆動型装置であって、前記物質は液晶であり、電圧無印加時の前記液晶の配向方向と、前記スリットの長手方向とのなす角が1度以上10度以下である電界駆動型装置。
【0026】
このような構成によれば、画素電極と共通電極との間に駆動電圧を印加した際の、液晶分子の回転方向を一様にすることができる。これにより、上記回転方向の不均一に起因するドメインの発生を抑制することができる。
【0027】
[適用例11]上記電界駆動型装置であって、前記共通電極は、前記画素領域の外部において、共通電位を供給する配線に電気的に接続されている電界駆動型装置。
【0028】
このような構成によれば、画素領域内の有効表示面積を低減させることなく共通電極に共通電位を供給することができる。
【0029】
[適用例12]上記電界駆動型装置であって、前記画素領域内において前記スリットの長手方向と平行に配置された走査線をさらに有する電界駆動型装置。
【0030】
このような構成によれば、画素領域内の有効表示面積を低減させることなく走査線を配置することができる。
【0031】
[適用例13]互いに異なる色に対応する2以上のサブ画素から構成される画素が、基板上の画素領域においてマトリクス状に複数配置された電界駆動型装置であって、前記基板上に、前記サブ画素ごとに形成された画素電極と、前記基板上のうち前記画素電極上に、少なくとも一部が平面視で前記画素電極に重なるように形成された共通電極と、前記基板上の、前記画素電極と前記共通電極との間に形成された絶縁層と、前記画素電極と前記共通電極との間の電位差に起因して生じた電界により駆動される物質と、を備え、前記共通電極は、帯状部と、隣り合う前記帯状部を接続する接続部と、前記帯状部及び前記接続部に囲まれた、平面視で少なくとも一部が前記画素電極に重なる複数のスリットとを有し、同一の前記色に対応する各々の前記サブ画素には、前記接続部が同一数含まれており、各々の前記画素に含まれる前記接続部の数は、前記画素に含まれる前記帯状部の数をp、前記画素に含まれる前記サブ画素の数をqとすると、(p−1)×(q+1)より少ない電界駆動型装置。
【0032】
このような構成によれば、各画素に含まれる接続部の数が(p−1)×(q+1)より少ないことに起因して、スリットの少なくとも一部が複数個分のサブ画素にわたって連続することとなるため、各サブ画素内に独立したスリットが設けられている構成と比較して、電界を乱すスリットの端部の数を低減させることができる。これにより、電界駆動型装置の表示品位を向上させることができる。また、同一の色に対応する各サブ画素に含まれるスリットの端部の数が等しくなることにより、同色のサブ画素の間でスリットの端部に起因する電界の乱れ方に差異が生じないため、ムラやざらつき感等による表示品位の低下を防止することができる。
【0033】
[適用例14]上記電界駆動型装置を表示部に備える電子機器。
【0034】
このような構成によれば、透過率が高く、高品位な表示が可能な電子機器が得られる。
【図面の簡単な説明】
【0035】
【図1】電界駆動型装置としての液晶装置の模式図であり、(a)は斜視図、(b)は(a)中のA−A線における断面図。
【図2】画素領域の拡大平面図。
【図3】画素領域を構成する複数のサブ画素における各種素子、配線等の等価回路図。
【図4】素子基板のうち、1つのサブ画素に対応する部分を抽出して示す平面図。
【図5】図4中のB−B線の位置における断面図。
【図6】共通電極と画素電極との間に駆動電圧を印加した場合に生じる電界の様子を示す模式図。
【図7】画素領域の全体における共通電極の形状を示す平面図。
【図8】第2の実施形態に係る液晶装置の画素領域のうち、隣接する2つの画素に対応する部分を抽出して示す平面図。
【図9】第3の実施形態に係る液晶装置の画素領域の一部を抽出して示す平面図。
【図10】第3の実施形態に係る液晶装置の画素領域の一部を抽出して示す平面図。
【図11】第4の実施形態に係る液晶装置の画素領域の一部を抽出して示す平面図。
【図12】第4の実施形態に係る液晶装置の画素領域の一部を抽出して示す平面図。
【図13】第5の実施形態に係る液晶装置の画素領域の一部を抽出して示す平面図。
【図14】第5の実施形態に係る液晶装置の画素領域の一部を抽出して示す平面図。
【図15】(a)から(d)は、第6の実施形態に係る液晶装置の画素領域の一部を抽出して示す平面図。
【図16】変形例5に係る液晶装置の画素領域の一部を抽出して示す平面図。
【図17】電子機器としての携帯電話機の斜視図。
【発明を実施するための形態】
【0036】
以下、図面を参照し、電界駆動型装置及び電子機器の実施形態について説明する。なお、以下に示す各図においては、各構成要素を図面上で認識され得る程度の大きさとするため、各構成要素の寸法や比率を実際のものとは適宜に異ならせてある。
【0037】
(第1の実施形態)
図1は、電界駆動型装置としての液晶装置1の模式図であり、(a)は斜視図、(b)は(a)中のA−A線における断面図である。液晶装置1は、枠状のシール材52を介して対向して貼り合わされた素子基板10a及び対向基板20aを有している。素子基板10aには、一方の基板としてのガラス基板10が含まれており、対向基板20aには、ガラス基板20が含まれている。素子基板10a、対向基板20a、シール材52によって囲まれた空間には、液晶50が封入されている。素子基板10aは、対向基板20aより大きく、一部が対向基板20aに対して張り出した状態で貼り合わされている。この張り出した部位には、液晶50を駆動するためのドライバIC51が実装されている。液晶50は、「画素電極と共通電極との間の電位差に起因して生じた電界により駆動される物質」に対応する。
【0038】
液晶50が封入された領域には、表示に寄与するサブ画素4(図2)がマトリクス状に多数配置されている。以下では、サブ画素4の集合からなる領域を画素領域5とも呼ぶ。
【0039】
図2は、画素領域5の拡大平面図である。画素領域5には、矩形のサブ画素4が多数配置されている。サブ画素4は、赤、緑、青のいずれかの色の表示に寄与する。以下では、赤、緑、青の表示を行うサブ画素を特にサブ画素4R,4G,4Bとも呼ぶ。図1(b)において、対向基板20aを構成するガラス基板20の液晶50側表面には、隣接するサブ画素4の間に形成された遮光層13と、図示しないカラーフィルタとが形成されている。カラーフィルタは、入射した光の特定の波長成分を吸収することによって透過光を着色することができる樹脂である。サブ画素4R,4G,4Bには、それぞれ赤、緑、青に対応するカラーフィルタが配置される。以下では、サブ画素4R,4G,4Bのいずれかを指す場合であっても、対応する色を区別しない場合には、単に「サブ画素4」とも呼ぶ。
【0040】
サブ画素4は、マトリクス状に配置されている。以下では、サブ画素4のマトリクスを規定する方向、すなわちサブ画素4が隣り合うように配列されている2つの直交する方向を、行方向及び列方向と呼ぶ。ある列に配置されるサブ画素4の色はすべて同一である。換言すれば、サブ画素4は、対応する色がストライプ状に並ぶように配置されている。また、行方向に並んだ隣り合う3つのサブ画素4R,4G,4Bの集合によって画素3が構成される。画素3は、表示の最小単位(ピクセル)となる。液晶装置1は、各画素3において、サブ画素4R,4G,4Bの輝度バランスを調節することによって、種々の色の表示を行うことができる。
【0041】
図3は、画素領域5を構成する複数のサブ画素4における各種素子、配線等の等価回路図である。画素領域5においては、複数本のゲート電極線12と複数本の信号線14とが交差するように配線され、ゲート電極線12と信号線14とで区画された領域に画素電極16がマトリクス状に配置されている。そして、ゲート電極線12と信号線14とが交差する位置の近傍には、サブ画素4ごとにTFT(Thin Film Transistor)30が配置されている。また、TFT30のドレイン領域には、画素電極16が電気的に接続されている。ゲート電極線12は、走査線に対応する。
【0042】
TFT30は、ゲート電極線12から供給される走査信号G1,G2,…,Gmに含まれるON信号によってオンとなり、このとき信号線14に供給された画像信号S1,S2,…,Snを画素電極16に供給する。そして、画素電極16と、共通電極26(図4、図5)との間の電圧に応じた電界が液晶50にかかると、液晶50の配向状態が変化する。液晶装置1は、液晶50の配向状態に応じた偏光変換機能と、液晶装置1の外部に配置された図示しない偏光板の偏光選択機能とによって透過光を変調することで表示を行う装置である。
【0043】
TFT30のドレイン領域には、画素電極16と並列に蓄積容量70が電気的に接続されている。蓄積容量70は、定電位とされた容量線72に電気的に接続されている。この蓄積容量70によって、画素電極16の電圧は、ソース電圧が印加された時間よりも例えば3桁も長い時間にわたって保持される。このように電圧保持特性が改善されると、表示のコントラスト比が向上する。以上の各種素子、配線等は、主に素子基板10aに形成されている。
【0044】
次に、サブ画素4の構成要素を、図4及び図5を用いて詳述する。図4は、素子基板10aのうち、1つのサブ画素4に対応する部分を抽出して示す平面図である。また、図5は、図4中のB−B線の位置における断面図である。以下の説明において「上層」又は「下層」とは、図5において相対的に上又は下に形成された層を指す。
【0045】
図4に示すように、各サブ画素4には、ゲート電極線12と信号線14とが交差するように配置されており、この交差に対応してTFT30が形成されている。また、TFT30には、略長方形の画素電極16が電気的に接続されている。
【0046】
図5に示すように、ガラス基板10上には、半導体層31が積層されている。半導体層31は、例えばポリシリコン層から構成することができ、ゲート電極線12からの電界によりチャネルが形成されるチャネル領域と、これを挟むソース領域及びドレイン領域とを有して構成される。また、リーク電流をさらに低減させるために、半導体層31は、ソース領域及びドレイン領域の一部に低濃度領域を設けたLDD(Lightly Doped Drain)構造とすることが好ましい。半導体層31とガラス基板10との間には、さらに下地絶縁膜等が形成されていてもよい。
【0047】
半導体層31の上層には、酸化シリコン等からなるゲート絶縁膜42を挟んで、チタン、クロム、タングステン、タンタル、モリブデン等の高融点金属又はこれらを含む合金等からなるゲート電極線12が積層されている。ゲート電極線12は、後述する共通電極26のスリット27の長手方向と平行に配置される。上記の半導体層31、ゲート絶縁膜42、ゲート電極線12から、TFT30が構成される。本実施形態の半導体層31は、ガラス基板10の法線方向から見てU字型をなしており、ゲート電極線12は、半導体層31のU字を横切る方向に形成されている。したがって、TFT30は、ゲート電極線12と半導体層31とが異なる2箇所で対向するダブルゲート構造を有している。
【0048】
ゲート電極線12の上層には、酸化シリコン等からなる層間絶縁膜43を挟んで信号線14が積層されている。信号線14は、アルミニウム、クロム、タングステン等の金属又はこれらを含む合金等から構成され、遮光性を有する。信号線14は、図4に示すようにゲート電極線12と直交するように配置され、半導体層31のU字の一方の先端において半導体層31と電気的に接続されている。より詳しくは、信号線14は、ゲート絶縁膜42及び層間絶縁膜43を貫通して設けられたコンタクトホール21を介して、半導体層31のソース領域と電気的に接続されている。
【0049】
信号線14と同一層には、信号線14と同一の材料からなる中継電極15が形成されている。中継電極15は、半導体層31のU字の他方の先端において、ゲート絶縁膜42及び層間絶縁膜43を貫通して設けられたコンタクトホール22を介して半導体層31のドレイン領域と電気的に接続されている。
【0050】
信号線14及び中継電極15の上層には、酸化シリコン等からなる層間絶縁膜44を挟んで、透光性を有するITO(Indium Tin Oxide)からなる画素電極16が積層されている。画素電極16は、層間絶縁膜44に設けられたコンタクトホール23を介して中継電極15に電気的に接続されている。したがって、画素電極16は、中継電極15を介して半導体層31のドレイン領域に電気的に接続されている。
【0051】
画素電極16の上層には、酸化シリコン等からなる絶縁層としての層間絶縁膜45を挟んでITOからなる透光性を有する共通電極26が形成されている。共通電極26は、図4においてドットが配された帯状の領域に配置されている。すなわち、共通電極26は、画素電極16上に、少なくとも一部が平面視で画素電極16に重なるように形成されている。また、層間絶縁膜45は、画素電極16と共通電極26との間に形成されている。共通電極26には、平面視で画素電極16に重なる部分において、サブ画素4の短辺に平行なスリット27が多数設けられている。換言すれば、スリット27は、マトリクス状に複数配置されたサブ画素4の横の配列方向(行方向又は短辺の延在方向)に平行に配置されている。各スリット27は互いに平行であり、一定の間隔をおいて配置されている。図4では、サブ画素4に配置されたすべてのスリット27が互いに平行となっているが、互いに平行なスリット27が少なくとも2つ含まれていればよく、これらのスリット27に対して互いに平行とならないスリットがさらに設けられていてもよい。ここで、画素電極16、共通電極26及びこれに挟まれた層間絶縁膜45は、図3における蓄積容量70の役割を果たす。また、層間絶縁膜45は、絶縁層に対応する。
【0052】
共通電極26上には、ポリイミドからなる配向膜18が積層されている。配向膜18は、液晶50(図1(b))に接する部材であり、配向膜18をラビングすることで、駆動電圧無印加時に、液晶50を当該ラビングの方向に沿って配向させることができる。このラビング方向(すなわち、電圧無印加時の液晶50の配向方向)と、スリット27の長手方向とのなす角は、1度以上10度以下であることが好ましい。このようにすれば、後述するように画素電極16と共通電極26との間に駆動電圧を印加した際の、液晶分子50a(図6)の回転方向を一様にすることができる。これにより、上記回転方向の不均一に起因するドメインの発生を抑制することができる。
【0053】
図6は、以上のような構成において、共通電極26と画素電極16との間に駆動電圧を印加した場合に生じる電界の様子を示す模式図である。駆動電圧が印加され、共通電極26と画素電極16との間に電位差が生じると、共通電極26の上面から出てスリット27を通り画素電極16の上面に至る電気力線を有するような電界が生じる。このとき共通電極26の上部、すなわち液晶50の層においてはガラス基板10と平行な電界が生じる。液晶50に含まれる液晶分子50aは、この横電界に従ってガラス基板10に平行な面内で配向方向を変える。その結果、素子基板10a、対向基板20aの外側に配置された偏光板(不図示)の透過軸との相対角度が変化し、その相対角度に応じた偏光変換機能に基づいて透過光が変調される。
【0054】
このような液晶モードは、FFSモードと呼ばれる。FFSモードは、上記のように常に液晶分子がガラス基板10に略平行に保たれるため、視角によるリタデーションの変化が少なく、広視野角な表示を行うことができる。
【0055】
なお、共通電極26に設けられたスリット27に端部(スリット27の長手方向の端)がある場合は、その近傍の電界は、その他の領域の電界と方向が異なることとなる。この電界の乱れは、液晶50の配向状態に乱れを生じさせる。その結果、液晶50にドメインが生じるなどして、液晶装置1の表示品位の低下の原因となるが、本実施形態では、この不具合を回避することができる。
【0056】
図7は、画素領域5の全体における共通電極26の形状を示す平面図である。共通電極26に設けられたスリット27は、画素領域5の内部において連続している。すなわち、スリット27は、画素領域5の一端から、これに対向する他端まで、連続するように形成されている。また、画素領域5の外部には、画素領域5に隣接するダミー画素6が配置されており、スリット27は、画素領域5の内部からダミー画素6にかけて、連続して形成されている。このため、スリット27の端部28は、ダミー画素6においてのみ存在し、画素領域5の内部には存在しない。
【0057】
このような構成によれば、画素領域5内において、液晶50の配向状態を乱すスリット27の端部28が存在しないため、画素領域5内における液晶50のドメインの発生を抑制することができるとともに、透過率を向上させることができる。また、各サブ画素4にスリット27の端部28が含まれないことにより、各サブ画素4の有効表示面積が等しくなるとともに、隣接サブ画素4の間の表示に寄与しない領域(画素間領域)の幅も等しくなるため、ムラやざらつき感等による表示品位の低下を防止することができる。さらに、同一の色に対応する各サブ画素4の間で、スリット27の端部28に起因する液晶50の配向状態の乱れ方に差異が生じないため、ムラやざらつき感等による表示品位の低下を防止することができる。
【0058】
また、共通電極26は、画素領域5の外部に設けられたコンタクトホール24を介して、共通電位を供給する配線に電気的に接続されている。このようにすれば、画素領域5の有効表示面積を低減させることなく共通電極26に共通電位を供給することができる。
【0059】
(第2の実施形態)
続いて、第2の実施形態について説明する。本実施形態に係る液晶装置1は、第1の実施形態から、共通電極26、スリット27の配置及び画素3の構成に変更を加えたものであり、その他の点は第1の実施形態と共通である。以下の説明に用いる各図においては、第1の実施形態と同じ要素には同じ符号を付すことにして、その説明は省略する。
【0060】
図8は、本実施形態に係る液晶装置1の画素領域5のうち、隣接する2つの画素3に対応する部分を抽出して示す平面図である。本実施形態の画素3は、スリット27の長手方向に沿って並んだ4色のサブ画素4から構成される。より詳しくは、画素3は、赤、緑、青、シアンの表示に寄与するサブ画素4R,4G,4B,4Cからなる。したがって、対向基板20aには、サブ画素4R,4G,4B,4Cに対応する部位にそれぞれ赤、緑、青、シアンのカラーフィルタ(不図示)が形成されている。
【0061】
共通電極26のスリット27は、各サブ画素4に9本ずつ設けられており、各スリット27は、4個分のサブ画素4の幅と略等しい長さを有している。換言すれば、各スリット27は、画素3の幅と略等しい長さを有している。また、スリット27の端部28は、隣接する画素3の境界に合わせて配置されている。以上から、スリット27の端部28は、サブ画素4Rとサブ画素4Cの一辺に9箇所ずつ存在し、サブ画素4G,4Bには存在しないこととなる。このような構成によれば、各サブ画素4ごとに独立したスリット27が設けられている構成と比較して、液晶50の配向状態を乱すスリット27の端部28の数を低減させることができる。これにより、ドメインの発生面積を低減させることができ、ひいては液晶装置1の透過率を向上させることができる。
【0062】
また、サブ画素4R,4G,4B,4Cに含まれるスリット27の端部28の数は、それぞれ9,0,0,9であり、この特徴は全ての画素3において共通である。したがって、同一の色に対応するサブ画素4に含まれる端部28の数が等しくなる。こうした構成によれば、同一の色に対応する各サブ画素4の間で端部28に起因する液晶50の配向状態の乱れ方に差異が生じないため、ムラやざらつき感等による表示品位の低下を防止することができる。
【0063】
ところで、共通電極26は、サブ画素4の短辺に平行な(スリット27の長手方向に平行な、すなわちマトリクス状に複数配置されたサブ画素4の横の配列方向(行方向又は短辺の延在方向)に平行な)帯状部26aと、隣り合う帯状部26aを接続する接続部26bとからなる電極ととらえることもできる。この視点に立てば、スリット27は、帯状部26aと接続部26bとによって囲まれた開口部であり、スリット27の端部28は、接続部26bの近傍に相当する。また、スリット27の端部28を隣接する画素3の境界に合わせて配置することは、接続部26bを隣接する画素3の境界に配置することに相当する。図8においては、接続部26bは、隣接する画素3の境界にのみ設けられており、かつ画素3の左右の辺において一繋がりに配置されている。すなわち、スリット27は、各画素3に含まれる全てのサブ画素4を横断して連続する一方、隣接する画素3へは連続しない。このため、各画素3は、4つの辺を共通電極26の部材(帯状部26a又は接続部26b)によって囲まれ、画素3内に独立したスリット27を有する構成となる。したがって、共通電極26を含む画素領域5内のレイアウトは、画素3を繰り返しの最小単位として構成されることとなる。これにより、画素3内に含まれるスリット27の端部28の数を低減させて透過率の向上や表示品位の向上を図りながら、画素領域5の設計を容易にすることができる。
【0064】
なお、上記においては、横一列に並んだサブ画素4R,4G,4B,4Cによって画素3が構成されているが、4色のサブ画素4の配置はこれに限定されず、例えばサブ画素4R,4G,4B,4Cを2行2列のマトリクス状に配列してもよい。この場合は、ある画素列にはサブ画素4R,4Gが繰り返し配列され、その上下の画素列にはサブ画素4B,4Cが繰り返し配列されることとなる。このときには、スリット27の長さを2個分のサブ画素4の幅と等しい長さにすることができる。このようにすれば、各サブ画素4にはスリット27の端部28がいずれも9つ含まれることとなる。これにより、同一の色に対応する各サブ画素4の間で端部28に起因する液晶50の配向状態の乱れ方に差異が生じないため、ムラやざらつき感等による表示品位の低下を防止することができる。
【0065】
また、上記は、赤、緑、青、シアンの4色の表示を行う構成であるが、これ以外の組合せの4色であってもよいし、5色以上の表示を行う構成としてもよい。4色の組合せのその他の例としては、赤、黄緑、青、エメラルドグリーンの4色とすることができる。この他にも、波長に応じて色相が変化する可視光領域(380〜780nm)のうち、青系の色相の表示、赤系の色相の表示と、青から黄までの色相の中で選択された2種の色相の表示からなるように選択することができる。ここで「系」との語を用いているが、例えば青系であれば純粋の青の色相に限定されるものでなく、青紫や青緑等を含むものである。赤系の色相であれば、赤に限定されるものでなく橙を含む。各画素3が5色以上の(すなわち5個以上の)サブ画素4からなる場合には、スリット27の長さは、サブ画素4の5個分の幅と略等しい長さとすればよい。
【0066】
(第3の実施形態)
続いて、第3の実施形態について説明する。本実施形態も、第1の実施形態から、共通電極26、スリット27の配置及び画素3の構成に変更を加えたものであり、その他の点は第1の実施形態と共通である。
【0067】
図9は、本実施形態に係る液晶装置1の画素領域5の一部を抽出して示す平面図である。この図における画素3は、スリット27の長手方向に沿って並んだ2色のサブ画素4から構成されている。より詳しくは、画素3は、赤、緑の表示に寄与するサブ画素4R,4Gからなる。
【0068】
本実施形態では、スリット27の長手方向に沿って並んだ2つの画素3の集合を、画素ブロック2と呼ぶ。共通電極26、スリット27のパターンを含めた、画素領域5のレイアウトは、画素ブロック2を繰り返しの最小単位として構成されている。
【0069】
各サブ画素4には、共通電極26の帯状部26aが9本設けられている。したがって、各サブ画素4には、帯状部26aに挟まれたスリット27が8本設けられている。各スリット27は、画素ブロック2の幅と略等しい長さを有する。画素ブロック2は、4つのサブ画素4からなるため、各スリット27の長さは、サブ画素4の4個分の幅と略等しくなる。また、スリット27の端部28は、隣接する画素3の境界に合わせて配置されている。そして、図9において上下方向に隣り合うスリット27は、端部28の位置が行方向に1つの画素3の幅だけずれるように配置されている。換言すれば、各々の画素3には、当該画素3に設けられかつ上下に隣り合う2つのスリット27の端部28が少なくとも含まれており、当該端部28は、当該画素3のうち左右の辺にそれぞれ位置するようになっている。
【0070】
以上のようにスリット27を配置すると、各サブ画素4R,4Gには、スリット27の端部28がそれぞれ4つずつ含まれることとなる。ここで、各画素ブロック2に含まれる画素3の数m(=2)と、各サブ画素4に含まれるスリット27の端部28の最大数n(=4)との積は、各サブ画素4に形成されているスリット27の数(=8)に等しい。逆に、各サブ画素4に形成されるスリット27の数をm×n本とすることにより(すなわち、各サブ画素4に形成される帯状部26aの数をm×n+1本とすることにより)、上記のような配置を実現することができる。
【0071】
ここで、共通電極26を構成する帯状部26a及び接続部26bの配置について詳述する。上記のように、各画素3には、行方向に沿って延在する帯状部26aが9本配置されている。また、各画素3には、行方向に隣り合う一方の画素3との境界領域に4つの接続部26bが配置されており、行方向に隣り合う他方の画素3との境界領域にも4つの接続部26bが配置されている。画素3に含まれる1つのスリット27に着目すると、上記境界領域のうち一方の側にのみ接続部26bが配置されている。また、接続部26bは、列方向について最も近い他の接続部26bとの間に少なくとも1つのスリット27を挟んでいる。図9では、接続部26bは、1つおきのスリット27に対応して設けられている。また、行方向に1画素分離れた位置にある2つの接続部26bは、列方向にスリット27の配置ピッチ分だけずれて配置されている。以上から、各画素3には8つの接続部26bが含まれる。各画素3に含まれる接続部26bの数は、画素3に含まれる帯状部26aの数をp(=9)、画素3に含まれるサブ画素4の数をq(=2)とすると、(p−1)×(q+1)(=24)より少なくなっている。
【0072】
このような配置によれば、各画素3に含まれる接続部26bの数(端部28の数)を低減させることにより、画素3における電界の乱れを抑えて表示品位を向上させることができる。また同一の色に対応する各サブ画素4に含まれる端部28の数が等しくなる。よって、同一の色に対応する各サブ画素4の間でスリット27の端部28に起因する液晶50の配向状態の乱れ方に差異が生じないため、ムラやざらつき感等による表示品位の低下を防止することができる。
【0073】
また、上下方向に隣り合うスリット27の端部28の位置が、行方向に1画素分ずつずれていく構成となっているので、隣接する画素3の間で、液晶50のドメインの発生位置が急激に変化することがなく、ムラやざらつき感等による表示品位の低下を防止することができる。
【0074】
なお、上記は各画素3が2色のサブ画素4R,4Gからなる構成であるが、これに代えて、例えば図10に示すように、各画素3が3色のサブ画素4R,4G,4Bからなる構成としてもよい。この場合は、スリット27の端部28は、サブ画素4Rとサブ画素4Bの一辺に4箇所ずつ存在し、サブ画素4Gには存在しないこととなる。すなわち、サブ画素4R,4G,4Bに含まれるスリット27の端部28の数は、それぞれ4,0,4であり、この特徴は全ての画素3において共通である。したがって、同一の色に対応するサブ画素4に含まれる端部28の数が等しくなる。
【0075】
この場合にも、各画素3には8つの接続部26bが含まれる。各画素3に含まれる接続部26bの数は、画素3に含まれる帯状部26aの数をp(=9)、画素3に含まれるサブ画素4の数をq(=3)とすると、(p−1)×(q+1)(=32)より少なくなっている。
【0076】
こうした構成によれば、同一の色に対応する各サブ画素4の間で端部28に起因する液晶50の配向状態の乱れ方に差異が生じないため、ムラやざらつき感等による表示品位の低下を防止することができる。
【0077】
(第4の実施形態)
続いて、第4の実施形態について説明する。本実施形態は、第3の実施形態から、共通電極26、スリット27の配置及び画素3の構成に変更を加えたものであり、その他の点は第3の実施形態と共通である。
【0078】
図11は、本実施形態に係る液晶装置1の画素領域5の一部を抽出して示す平面図である。この図における画素3は、スリット27の長手方向に沿って並んだ2色のサブ画素4から構成されている。より詳しくは、画素3は、赤、緑の表示に寄与するサブ画素4R,4Gからなる。
【0079】
本実施形態では、スリット27の長手方向に沿って並んだ4つの画素3の集合を、画素ブロック2と呼ぶ。共通電極26、スリット27のパターンを含めた、画素領域5のレイアウトは、画素ブロック2を繰り返しの最小単位として構成されている。
【0080】
各サブ画素4には、共通電極26の帯状部26aが9本設けられている。したがって各サブ画素4には、帯状部26aに挟まれたスリット27が8本設けられている。各スリット27は、画素ブロック2の幅と略等しい長さを有する。画素ブロック2は、8つのサブ画素4からなるため、各スリット27の長さは、サブ画素4の8個分の幅と略等しくなる。また、スリット27の端部28は、隣接する画素3の境界に合わせて配置されている。そして、図11において上下方向に隣り合うスリット27は、端部28の位置が行方向に1つの画素3の幅だけずれるように配置されている。換言すれば、各々の画素3には、当該画素3に設けられかつ上下に隣り合う2つのスリット27の端部28が少なくとも含まれており、当該端部28は、当該画素3のうち左右の辺にそれぞれ位置するようになっている。
【0081】
以上のようにスリット27を配置すると、各サブ画素4R,4Gには、スリット27の端部28がそれぞれ2つずつ含まれることとなる。ここで、第3の実施形態と同様に、各画素ブロック2に含まれる画素3の数m(=4)と、各サブ画素4に含まれるスリット27の端部28の最大数n(=2)との積は、各サブ画素4に形成されているスリット27の数(=8)に等しい。
【0082】
ここで、共通電極26を構成する帯状部26a及び接続部26bの配置について詳述する。上記のように、各画素3には、行方向に沿って延在する帯状部26aが9本配置されている。また、各画素3には、行方向に隣り合う一方の画素3との境界領域に2つの接続部26bが配置されており、行方向に隣り合う他方の画素3との境界領域にも2つの接続部26bが配置されている。画素3に含まれる1つのスリット27に着目すると、上記境界領域のうち多くとも一方の側にのみ接続部26bが配置されている。また、接続部26bは、列方向について最も近い他の接続部26bとの間に少なくとも1つのスリット27を挟んでいる。図11では、接続部26bは、列方向について間に3つのスリット27を挟むようにして配置されている。また、行方向に1画素分離れた位置にある2つの接続部26bは、列方向にスリット27の配置ピッチ分だけずれて配置されている。以上から、各画素3には4つの接続部26bが含まれる。各画素3に含まれる接続部26bの数は、画素3に含まれる帯状部26aの数をp(=9)、画素3に含まれるサブ画素4の数をq(=2)とすると、(p−1)×(q+1)(=24)より少なくなっている。
【0083】
このような配置によれば、各画素3に含まれる接続部26bの数(端部28の数)を低減させることにより、画素3における電界の乱れを抑えて表示品位を向上させることができる。また同一の色に対応する各サブ画素4に含まれる端部28の数が等しくなる。よって、同一の色に対応する各サブ画素4の間で端部28に起因する液晶50の配向状態の乱れ方に差異が生じないため、ムラやざらつき感等による表示品位の低下を防止することができる。
【0084】
なお、上記は各画素3が2色のサブ画素4R,4Gからなる構成であるが、これに代えて、例えば図12に示すように、各画素3が3色のサブ画素4R,4G,4Bからなる構成としてもよい。この場合は、スリット27の端部28は、サブ画素4Rとサブ画素4Bの一辺に2箇所ずつ存在し、サブ画素4Gには存在しないこととなる。すなわち、サブ画素4R,4G,4Bに含まれるスリット27の端部28の数は、それぞれ2,0,2であり、この特徴は全ての画素3において共通である。したがって、同一の色に対応する各サブ画素4に含まれる端部28の数が等しくなる。
【0085】
この場合にも、各画素3には4つの接続部26bが含まれる。各画素3に含まれる接続部26bの数は、画素3に含まれる帯状部26aの数をp(=9)、画素3に含まれるサブ画素4の数をq(=3)とすると、(p−1)×(q+1)(=32)より少なくなっている。
【0086】
こうした構成によれば、同一の色に対応する各サブ画素4の間で端部28に起因する液晶50の配向状態の乱れ方に差異が生じないため、ムラやざらつき感等による表示品位の低下を防止することができる。
【0087】
(第5の実施形態)
続いて、第5の実施形態について説明する。本実施形態は、第4の実施形態から、共通電極26、スリット27の配置及び画素3の構成に変更を加えたものであり、その他の点は第4の実施形態と共通である。
【0088】
図13は、本実施形態に係る液晶装置1の画素領域5の一部を抽出して示す平面図である。この図における画素3は、スリット27の長手方向に沿って並んだ2色のサブ画素4から構成されている。より詳しくは、画素3は、赤、緑の表示に寄与するサブ画素4R,4Gからなる。
【0089】
本実施形態では、スリット27の長手方向に沿って並んだ6つの画素3の集合を、画素ブロック2と呼ぶ。共通電極26、スリット27のパターンを含めた、画素領域5のレイアウトは、画素ブロック2を繰り返しの最小単位として構成されている。
【0090】
各サブ画素4には、共通電極26の帯状部26aが9本設けられている。したがって各サブ画素4には、帯状部26aに挟まれたスリット27が8本設けられている。スリット27の端部28は、隣接する画素3の境界に合わせて配置されている。そして、各々のサブ画素4におけるスリット27の端部28の配置位置は、図13の上下方向(スリット27の長手方向に垂直な方向)について対称である。
【0091】
このように、端部28が上下対称となるようにスリット27を配置すると、液晶50のドメインがサブ画素4の上又は下に偏ることがなく、ムラやざらつき感等による表示品位の低下を防止することができる。
【0092】
さらに、図13において上下方向に隣り合うスリット27は、端部28の位置が行方向に1つの画素3の幅だけずれるように配置されている。換言すれば、各々の画素3には、当該画素3に設けられかつ上下に隣り合う2つのスリット27の端部28が少なくとも含まれており、当該端部28は、当該画素3のうち左右の辺にそれぞれ位置するようになっている。
【0093】
このような構成によれば、各画素3に含まれる接続部26bの数(端部28の数)を低減させることにより、画素3における電界の乱れを抑えて表示品位を向上させることができる。また隣接する画素3の間で、液晶50のドメインの発生位置が急激に変化することがなく、ムラやざらつき感等による表示品位の低下を防止することができる。
【0094】
また、各サブ画素4R,4Gには、スリット27の端部28がそれぞれ2つずつ含まれており、同一の色に対応する各サブ画素4に含まれる端部28の数が等しくなっている。よって、同一の色に対応する各サブ画素4の間で端部28に起因する液晶50の配向状態の乱れ方に差異が生じないため、ムラやざらつき感等による表示品位の低下を防止することができる。
【0095】
なお、上記は各画素3が2色のサブ画素4R,4Gからなる構成であるが、これに代えて、例えば図14に示すように、各画素3が3色のサブ画素4R,4G,4Bからなる構成としてもよい。この場合は、スリット27の端部28は、サブ画素4Rとサブ画素4Bの一辺に2箇所ずつ存在し、サブ画素4Gには存在しないこととなる。すなわち、サブ画素4R,4G,4Bに含まれるスリット27の端部28の数は、それぞれ2,0,2であり、この特徴は全ての画素3において共通である。したがって、同一の色に対応する各サブ画素4に含まれる端部28の数が等しくなる。こうした構成によれば、同一の色に対応する各サブ画素4の間で端部28に起因する液晶50の配向状態の乱れ方に差異が生じない。また、各画素3が2色のサブ画素4R,4Gからなる場合と同様に、スリット27の端部28は上下対称に配置され、かつ上下方向に隣り合うスリット27は、端部28の位置が行方向に1画素分ずつずれるように配置されている。これらにより、ムラやざらつき感等による表示品位の低下を防止することができる。
【0096】
(第6の実施形態)
続いて、第6の実施形態について説明する。本実施形態は、第1の実施形態から、共通電極26、スリット27の配置及び画素3の構成に変更を加えたものであり、その他の点は第1の実施形態と共通である。
【0097】
図15(a)から(d)は、本実施形態に係る液晶装置1の画素領域5の一部を抽出して示す平面図である。この図における画素3は、3色のサブ画素4R,4G,4Bから構成されている。また、図15(a)から(d)では、いずれも共通電極26のスリット27がサブ画素4の長辺と平行に設けられている。換言すれば、スリット27は、いずれもマトリクス状に複数配置されたサブ画素4の縦の配列方向(長辺側)に平行に配置されている。
【0098】
図15(a)では、スリット27は、サブ画素4の長辺の2倍(すなわち画素3の縦方向の幅の2倍)と略等しい長さを有しており、図の左右方向(スリット27の長手方向に垂直な方向)に隣り合うスリット27の端部28は、画素3の1個分の幅だけずれるように配置されている。この結果、サブ画素4R,4G,4Bは、いずれも4つの端部28を含んでいる。
【0099】
図15(b)では、スリット27は、サブ画素4の長辺の4倍(すなわち画素3の縦方向の幅の4倍)と略等しい長さを有しており、図の左右方向に隣り合うスリット27の端部28は、画素3の2個分の幅だけずれるように配置されている。この結果、サブ画素4R,4G,4Bは、いずれも2つの端部28を含んでいる。
【0100】
図15(c)では、スリット27は、サブ画素4の長辺(すなわち画素3の縦方向の幅)と略等しい長さを有している。また、共通電極26の接続部26bは、画素3の上下の辺において一繋がりになるように配置されている。
【0101】
図15(d)では、スリット27は、画素領域5の内部において連続しており、画素領域5内に端部28を持たない。すなわち、図7において共通電極26のみを90度回転させた構成に相当する。
【0102】
以上のような図15(a)から(d)の構成によれば、同一の色に対応する各サブ画素4の間で端部28に起因する液晶50の配向状態の乱れ方に差異が生じないため、ムラやざらつき感等による表示品位の低下を防止することができる。
【0103】
(電子機器)
上述した液晶装置1は、例えば、図17に示すような電子機器としての携帯電話機100に搭載して用いることができる。携帯電話機100は、表示部110及び操作ボタン120を有している。表示部110は、内部に組み込まれた液晶装置1によって、操作ボタン120で入力した内容や着信情報を始めとする様々な情報について、ムラやざらつき感等のない、高品位な表示を行うことができる。
【0104】
なお、液晶装置1は、上記携帯電話機100の他、モバイルコンピュータ、デジタルカメラ、デジタルビデオカメラ、車載機器、オーディオ機器などの各種電子機器に用いることができる。
【0105】
上記実施形態に対しては、様々な変形を加えることができる。変形例としては、例えば以下のようなものが考えられる。
【0106】
(変形例1)
上記第3〜第5の実施形態は、各サブ画素4に8本のスリット27を有する構成であるが、これに限定する趣旨ではない。スリット27の本数は、各画素ブロック2に含まれる画素3の数mと、各サブ画素4に含まれるスリット27の端部28の最大数nとの積、すなわちm×n本であればよい。このような構成とすれば、上記実施形態と同様に、同一の色に対応する各サブ画素4に含まれる端部28の数が等しくなる配置を実現することができる。
【0107】
(変形例2)
サブ画素4は矩形でなくてもよい。サブ画素4の形状としては、例えば、矩形を基本形として、このうち対向する2辺のうちの1つを非平行とした台形状のもの、又はいずれかの辺を曲線としたもの、あるいは矩形の四隅のうちの1箇所を切り欠いた形状のもの、平行四辺形等であってもよい。
【0108】
(変形例3)
スリット27は、必ずしもサブ画素4の辺と平行でなくてもよい。このようにスリット27をサブ画素4の各辺の方向に対して傾けて形成すると、例えばラビング方向がサブ画素4のいずれかの辺に平行な場合には、駆動電圧が印加された際に、液晶分子50aの回転方向を揃えることが可能となる。また、このときのスリット27は、サブ画素4の対向する2辺の間を斜めに繋ぐため、その長さは、サブ画素4の1辺の長さより若干長くなる。
【0109】
(変形例4)
上記実施形態では、電界駆動型装置の一例として液晶装置1について説明したが、これに限定する趣旨ではない。電界駆動型装置は、画素電極16と共通電極26との間の電位差(駆動電圧)に起因して生じる電界によって物質を駆動する構成であればよく、液晶装置に限定されない。
【0110】
(変形例5)
共通電極26を構成する帯状部26a、又はスリット27は、画素3内又はサブ画素4内において互いに非平行となる部分を含んでいてもよい。図16は、本変形例に係る液晶装置1の画素領域5の一部を抽出して示す平面図である。各画素3内又はサブ画素4内において、スリット27aとスリット27bは互いに非平行となっている。このような構成によっても、同一の色に対応する各サブ画素4に含まれる端部28の数を等しくすることにより、上記実施形態と同様に、ムラやざらつき感等による表示品位の低下を防止することができる。
【0111】
なお、図16では、スリット27a同士又はスリット27b同士は平行であるが、これらを互いに非平行とすることもでき、ひいては同一画素3内又は同一サブ画素4内のスリット27をすべて互いに非平行としてもよい。
【符号の説明】
【0112】
1…電界駆動型装置としての液晶装置、2…画素ブロック、3…画素、4,4R,4G,4B,4C…サブ画素、5…画素領域、6…ダミー画素、10,20…基板としてのガラス基板、10a…素子基板、12…ゲート電極線、14…信号線、15…中継電極、16…画素電極、18…配向膜、20a…対向基板、26…共通電極、26a…帯状部、26b…接続部、27…スリット、28…端部、30…TFT、31…半導体層、45…絶縁層としての層間絶縁膜、50…液晶、50a…液晶分子、100…電子機器としての携帯電話機。
【特許請求の範囲】
【請求項1】
互いに異なる色に対応する2以上のサブ画素から構成される画素が、基板上の画素領域においてマトリクス状に複数配置された電界駆動型装置であって、
前記基板上に、前記サブ画素ごとに形成された画素電極と、
前記基板上のうち前記画素電極上に、少なくとも一部が平面視で前記画素電極に重なるように形成された共通電極と、
前記基板上の、前記画素電極と前記共通電極との間に形成された絶縁層と、
前記画素電極と前記共通電極との間の電位差に起因して生じた電界により駆動される物質と、を備え、
前記共通電極は、平面視で少なくとも一部が前記画素電極に重なる複数のスリットを有し、
前記スリットの少なくとも一部は、それぞれ複数個分の前記サブ画素に対し連続して設けられており、
同一の前記色に対応する各々の前記サブ画素には、前記複数のスリットの端部が同一数含まれていることを特徴とする電界駆動型装置。
【請求項2】
請求項1に記載の電界駆動型装置であって、
前記画素領域は、前記スリットの長手方向に沿って並んだm個の画素からなる画素ブロックを繰り返しの最小単位として構成され、
前記共通電極は、各々の前記サブ画素においてm×n本の前記スリットを有し、
前記スリットは、前記画素ブロックの幅と略等しい長さを有するとともに、前記スリットの端部は、隣接する前記画素の境界に合わせて配置されていることを特徴とする電界駆動型装置。ただし、mは2以上の自然数であり、nは、1つの前記サブ画素に含まれる前記スリットの端部の最大数である。
【請求項3】
請求項1に記載の電界駆動型装置であって、
各々の前記サブ画素における前記スリットの端部の配置位置は、前記スリットの長手方向に垂直な方向について対称であることを特徴とする電界駆動型装置。
【請求項4】
請求項2又は3に記載の電界駆動型装置であって、
前記スリットの端部は、隣接する前記画素の境界に合わせて配置され、
各々の前記画素には、当該画素に設けられた隣り合う2つの前記スリットの端部が少なくとも含まれ、当該端部は、当該画素のうち互いに対向する辺にそれぞれ位置することを特徴とする電界駆動型装置。
【請求項5】
請求項2又は3に記載の電界駆動型装置であって、
前記スリットの端部は、隣接する前記サブ画素の境界に合わせて配置されており、
前記スリットの少なくとも一部は、前記サブ画素の4個分の幅以上の長さを有することを特徴とする電界駆動型装置。
【請求項6】
請求項5に記載の電界駆動型装置であって、
前記画素は、互いに異なる色に対応する、前記スリットの長手方向に沿って並んだ少なくとも4つのサブ画素から構成されることを特徴とする電界駆動型装置。
【請求項7】
請求項6に記載の電界駆動型装置であって、
前記スリットは、前記画素の幅と略等しい長さを有し、
前記スリットの端部は、隣接する前記画素の境界に合わせて配置されていることを特徴とする電界駆動型装置。
【請求項8】
基板上の画素領域においてサブ画素がマトリクス状に複数配置された電界駆動型装置であって、
前記サブ画素ごとに形成された画素電極と、
前記画素電極上に絶縁層を挟んで積層された共通電極と、
前記画素電極と前記共通電極との間の電位差に起因して生じた電界により駆動される物質と、を備え、
前記共通電極は複数のスリットを有し、
前記複数のスリットは、互いに平行な2つのスリットを少なくとも有しており、
前記2つのスリットは、前記画素領域内において連続していることを特徴とする電界駆動型装置。
【請求項9】
請求項1又は8に記載の電界駆動型装置であって、
前記画素領域の外部に、前記画素領域に隣接して配置されたダミー画素をさらに有し、
前記スリットの少なくとも一部は、前記画素領域の内部から前記ダミー画素にかけて連続していることを特徴とする電界駆動型装置。
【請求項10】
請求項1又は8に記載の電界駆動型装置であって、
前記物質は液晶であり、電圧無印加時の前記液晶の配向方向と、前記スリットの長手方向とのなす角が1度以上10度以下であることを特徴とする電界駆動型装置。
【請求項11】
請求項1又は8に記載の電界駆動型装置であって、
前記共通電極は、前記画素領域の外部において、共通電位を供給する配線に電気的に接続されていることを特徴とする電界駆動型装置。
【請求項12】
請求項1又は8に記載の電界駆動型装置であって、
前記画素領域内において前記スリットの長手方向と平行に配置された走査線をさらに有することを特徴とする電界駆動型装置。
【請求項13】
互いに異なる色に対応する2以上のサブ画素から構成される画素が、基板上の画素領域においてマトリクス状に複数配置された電界駆動型装置であって、
前記基板上に、前記サブ画素ごとに形成された画素電極と、
前記基板上のうち前記画素電極上に、少なくとも一部が平面視で前記画素電極に重なるように形成された共通電極と、
前記基板上の、前記画素電極と前記共通電極との間に形成された絶縁層と、
前記画素電極と前記共通電極との間の電位差に起因して生じた電界により駆動される物質と、を備え、
前記共通電極は、帯状部と、隣り合う前記帯状部を接続する接続部と、前記帯状部及び前記接続部に囲まれた、平面視で少なくとも一部が前記画素電極に重なる複数のスリットとを有し、
同一の前記色に対応する各々の前記サブ画素には、前記接続部が同一数含まれており、
各々の前記画素に含まれる前記接続部の数は、前記画素に含まれる前記帯状部の数をp、前記画素に含まれる前記サブ画素の数をqとすると、(p−1)×(q+1)より少ないことを特徴とする電界駆動型装置。
【請求項14】
請求項1から13のいずれか一項に記載の電界駆動型装置を表示部に備えることを特徴とする電子機器。
【請求項1】
互いに異なる色に対応する2以上のサブ画素から構成される画素が、基板上の画素領域においてマトリクス状に複数配置された電界駆動型装置であって、
前記基板上に、前記サブ画素ごとに形成された画素電極と、
前記基板上のうち前記画素電極上に、少なくとも一部が平面視で前記画素電極に重なるように形成された共通電極と、
前記基板上の、前記画素電極と前記共通電極との間に形成された絶縁層と、
前記画素電極と前記共通電極との間の電位差に起因して生じた電界により駆動される物質と、を備え、
前記共通電極は、平面視で少なくとも一部が前記画素電極に重なる複数のスリットを有し、
前記スリットの少なくとも一部は、それぞれ複数個分の前記サブ画素に対し連続して設けられており、
同一の前記色に対応する各々の前記サブ画素には、前記複数のスリットの端部が同一数含まれていることを特徴とする電界駆動型装置。
【請求項2】
請求項1に記載の電界駆動型装置であって、
前記画素領域は、前記スリットの長手方向に沿って並んだm個の画素からなる画素ブロックを繰り返しの最小単位として構成され、
前記共通電極は、各々の前記サブ画素においてm×n本の前記スリットを有し、
前記スリットは、前記画素ブロックの幅と略等しい長さを有するとともに、前記スリットの端部は、隣接する前記画素の境界に合わせて配置されていることを特徴とする電界駆動型装置。ただし、mは2以上の自然数であり、nは、1つの前記サブ画素に含まれる前記スリットの端部の最大数である。
【請求項3】
請求項1に記載の電界駆動型装置であって、
各々の前記サブ画素における前記スリットの端部の配置位置は、前記スリットの長手方向に垂直な方向について対称であることを特徴とする電界駆動型装置。
【請求項4】
請求項2又は3に記載の電界駆動型装置であって、
前記スリットの端部は、隣接する前記画素の境界に合わせて配置され、
各々の前記画素には、当該画素に設けられた隣り合う2つの前記スリットの端部が少なくとも含まれ、当該端部は、当該画素のうち互いに対向する辺にそれぞれ位置することを特徴とする電界駆動型装置。
【請求項5】
請求項2又は3に記載の電界駆動型装置であって、
前記スリットの端部は、隣接する前記サブ画素の境界に合わせて配置されており、
前記スリットの少なくとも一部は、前記サブ画素の4個分の幅以上の長さを有することを特徴とする電界駆動型装置。
【請求項6】
請求項5に記載の電界駆動型装置であって、
前記画素は、互いに異なる色に対応する、前記スリットの長手方向に沿って並んだ少なくとも4つのサブ画素から構成されることを特徴とする電界駆動型装置。
【請求項7】
請求項6に記載の電界駆動型装置であって、
前記スリットは、前記画素の幅と略等しい長さを有し、
前記スリットの端部は、隣接する前記画素の境界に合わせて配置されていることを特徴とする電界駆動型装置。
【請求項8】
基板上の画素領域においてサブ画素がマトリクス状に複数配置された電界駆動型装置であって、
前記サブ画素ごとに形成された画素電極と、
前記画素電極上に絶縁層を挟んで積層された共通電極と、
前記画素電極と前記共通電極との間の電位差に起因して生じた電界により駆動される物質と、を備え、
前記共通電極は複数のスリットを有し、
前記複数のスリットは、互いに平行な2つのスリットを少なくとも有しており、
前記2つのスリットは、前記画素領域内において連続していることを特徴とする電界駆動型装置。
【請求項9】
請求項1又は8に記載の電界駆動型装置であって、
前記画素領域の外部に、前記画素領域に隣接して配置されたダミー画素をさらに有し、
前記スリットの少なくとも一部は、前記画素領域の内部から前記ダミー画素にかけて連続していることを特徴とする電界駆動型装置。
【請求項10】
請求項1又は8に記載の電界駆動型装置であって、
前記物質は液晶であり、電圧無印加時の前記液晶の配向方向と、前記スリットの長手方向とのなす角が1度以上10度以下であることを特徴とする電界駆動型装置。
【請求項11】
請求項1又は8に記載の電界駆動型装置であって、
前記共通電極は、前記画素領域の外部において、共通電位を供給する配線に電気的に接続されていることを特徴とする電界駆動型装置。
【請求項12】
請求項1又は8に記載の電界駆動型装置であって、
前記画素領域内において前記スリットの長手方向と平行に配置された走査線をさらに有することを特徴とする電界駆動型装置。
【請求項13】
互いに異なる色に対応する2以上のサブ画素から構成される画素が、基板上の画素領域においてマトリクス状に複数配置された電界駆動型装置であって、
前記基板上に、前記サブ画素ごとに形成された画素電極と、
前記基板上のうち前記画素電極上に、少なくとも一部が平面視で前記画素電極に重なるように形成された共通電極と、
前記基板上の、前記画素電極と前記共通電極との間に形成された絶縁層と、
前記画素電極と前記共通電極との間の電位差に起因して生じた電界により駆動される物質と、を備え、
前記共通電極は、帯状部と、隣り合う前記帯状部を接続する接続部と、前記帯状部及び前記接続部に囲まれた、平面視で少なくとも一部が前記画素電極に重なる複数のスリットとを有し、
同一の前記色に対応する各々の前記サブ画素には、前記接続部が同一数含まれており、
各々の前記画素に含まれる前記接続部の数は、前記画素に含まれる前記帯状部の数をp、前記画素に含まれる前記サブ画素の数をqとすると、(p−1)×(q+1)より少ないことを特徴とする電界駆動型装置。
【請求項14】
請求項1から13のいずれか一項に記載の電界駆動型装置を表示部に備えることを特徴とする電子機器。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【公開番号】特開2013−65048(P2013−65048A)
【公開日】平成25年4月11日(2013.4.11)
【国際特許分類】
【出願番号】特願2012−282795(P2012−282795)
【出願日】平成24年12月26日(2012.12.26)
【分割の表示】特願2007−298917(P2007−298917)の分割
【原出願日】平成19年11月19日(2007.11.19)
【出願人】(000002369)セイコーエプソン株式会社 (51,324)
【Fターム(参考)】
【公開日】平成25年4月11日(2013.4.11)
【国際特許分類】
【出願日】平成24年12月26日(2012.12.26)
【分割の表示】特願2007−298917(P2007−298917)の分割
【原出願日】平成19年11月19日(2007.11.19)
【出願人】(000002369)セイコーエプソン株式会社 (51,324)
【Fターム(参考)】
[ Back to top ]