【課題】複数のクロックドメインを用いる半導体集積回路のテスト回路において、ダブルクロックを印加するタイミングを任意に設定することを可能にする。
【解決手段】複数のトリガクロックのうち、被テスト回路の複数のクロックドメインのクロックうちの選択クロックに対応する選択トリガクロックにおいてダブルクロックの抽出トリガを検出するとイネーブル信号を出力するダブルクロック抽出回路と、イネーブル信号をトリガとして選択クロックからダブルクロックを抽出するクロックマスク回路と、ダブルクロックを入力して被テスト回路に対してスキャンテストを実行するスキャンフリップフロップとを備える。ダブルクロック抽出回路と、クロックマスク回路と、スキャンフリップフロップとは、複数のクロックドメインに対応して設けられる。抽出トリガは、複数のクロックドメイン間においてダブルクロックを出力するべきタイミング関係に基づいて選択トリガクロックの各々に設定される。 （もっと読む）

【課題】 半導体装置の大型化を抑制できる被検査装置用インタフェース回路を提供する。
【解決手段】 検査装置４により検査される被検査装置５に設けられた端子回路７と接続されて、検査装置４と非接触で通信する第１の入出力回路６を備え、かつ、端子回路７が被検査装置５に信号を入力する回路の場合には、第１の入出力回路６は入力回路により形成され、端子回路７が被検査装置５から信号を出力する回路の場合には、第１の入出力回路６は出力回路により形成されている。 （もっと読む）

【課題】高精度な検証装置を用いずに、精度良く遅延故障を検出できる故障検出回路を提供する。
【解決手段】故障検出回路は、入力信号を目標遅延量に従って遅延して、検証対象信号を出力する遅延処理回路と、前記入力信号を前記検証対象信号の遅延量の最小許容量だけ遅延した第１基準信号と、前記入力信号を前記検証対象信号の前記遅延量の最大許容量だけ遅延した第２基準信号と、の少なくとも何れかを出力する基準遅延処理回路と、前記検証対象信号と、前記第１基準信号と前記第２基準信号との少なくとも何れかと、を入力し、前記遅延量が前記最小許容量より小さい場合と、前記遅延量が前記最大許容量より大きい場合とに、前記遅延処理回路が故障していることを検出する故障検出部と、を備えることを特徴とする。 （もっと読む）

【課題】容量性バックプレーンを駆動するためのディエンファシス自動設定を提供すること。
【解決手段】伝送（ＴＸ）装置の線路インピーダンス及び線路長が測定され、それらはドライバの負荷インピーダンスを形成する。いくつかの例示的な実施形態の場合、線路インピーダンスはほとんどが線路キャパシタンスであり、そのような実施形態ではこのキャパシタンスを検出する。測定された線路インピーダンスは制御信号（例えば、３ビットのデジタル制御信号）に変換され、この制御信号によりＴＸ段のディエンファシスが自動的に設定される。キャパシタンスの量及び伝送線路の長さを用いて適切なディエンファシス設定を決めることができ、伝送線路効果を補償するために送信機がそのようなディエンファシス設定をドライバに適用することができる。 （もっと読む）

【課題】パターンが不規則な信号を入力とする論理回路の設計において、動作検証にかかる工数を削減することを目的としている。
【解決手段】入力イベントに依存するストローブポイントにて入力イベントの種類とストローブポイントでの出力信号の論理値とを抽出する構成のテストベンチを生成するテストベンチ生成手段と、テストベンチ生成手段により生成されたテストベンチの所定の入力信号に対し、動作検証済みのタイミングでシミュレーションを実行した結果である第一の結果と、所定の入力信号の入力タイミングを所定のタイミングでスィープさせてシミュレーションを実行した結果である第二の結果とを取得するシミュレーション手段と、第一の結果及び第二の結果における入力イベントの種類と、出力信号の論理値との比較を行い、論理回路の動作の正誤を判定する結果判定手段と、を有する。 （もっと読む）

【課題】半導体集積回路の試験を、電源電圧のオーバーシュートを生じることなく行うことができる半導体集積回路の試験方法および試験装置、並びに、半導体集積回路の提供を図る。
【解決手段】異なる駆動周波数ｆ（ｆt，ｆs，０）で駆動して試験を行う半導体集積回路の試験方法であって、前記駆動周波数を変化させるとき、該駆動周波数を段階的に変化させるように構成する。 （もっと読む）

【課題】 ウエハ上に形成された半導体チップを試験するときに、プローブの移動回数を最小限にし、試験時間を短縮する。
【解決手段】 半導体装置は複数の半導体チップを有し、各半導体チップは、試験信号に応じて試験される回路ブロックと、回路ブロックから出力される試験結果を、隣接する半導体チップの少なくともいずれかと試験結果出力端子とに出力するとともに、隣接する半導体チップから転送される試験結果を隣接する別の半導体チップと試験結果出力端子とに出力する転送回路とを有する。これにより、半導体チップの試験結果を隣接する半導体チップに順次に転送できるため、全ての半導体チップの試験結果を１つの半導体チップの試験結果出力端子から出力できる。 （もっと読む）

【課題】従来に比べて検証期間を短縮できる半導体集積回路設計方法を提供すること。
【解決手段】処理（ＳＴ１）では、半導体集積回路の設計仕様３１に対してハードウェア記述言語を用いてＲＴＬ（Ｒｅｇｉｓｔｏｒ Ｔｒａｎｓｆｅｒ Ｌｅｖｅｌ）で記述され、複数のレジスタを表すＲＴＬデータ３２を生成する。処理（ＳＴ２）では、検証用のデータの事象３４に従って、ＲＴＬデータ３２における複数のレジスタのうちのスキャン対象レジスタ群と、端子情報３５（ＳＩ、ＳＯ、ＭＤ）とを用いて、シフトレジスタ構成（ＳＩ、ＳＯ、ＭＤ）となるようにスキャン対象レジスタ群が接続された仮想スキャンチェーンを生成する。処理（ＳＴ３）では、検証用のテストパターン３３及び事象３４に従って、仮想スキャンチェーンに対するシミュレーションを実行する。その実行結果に問題がある場合（ＳＴ４−ＮＧ）、処理（ＳＴ１）を再度実行する。 （もっと読む）

【課題】 チップ内の任意の位置のトランジスタの特性をモニタすることが可能な半導体集積回路を提供する。
【解決手段】 テスト回路13-1、13-2は、複数のトランジスタを含む機能ブロック12-1〜12-nの近傍の領域に配置され、第１のフリップフロップ回路13aと、第２のフリップフロップ回路13bと、第１、第２のフリップフロップ回路間に接続された少なくとも１つのインバータ回路21,31,41とを含んでいる。信号生成回路14は、第１のクロックパルスと第２のクロックパルスを含むクロックパルスを生成し、かつ、第１、第２のクロックパルスのパルス間隔を制御可能とされている。テスト時、第１のフリップフロップ回路は、信号生成回路の第１のクロックパルスに同期してデータを出力し、第２のフリップフロップ回路は、信号生成回路の第２のクロックパルスに同期してデータをラッチする。 （もっと読む）

【課題】本発明は、複数の機能モジュールのうちどの機能モジュールでエラーが発生しているかを簡単な構成で検出する半導体集積回路、エラー検査方法、エラー検査プログラム及び記録媒体に関する。
【解決手段】ＡＳＩＣ１は、１つのエラー検出回路Ｅｋを搭載して、エラー検出回路Ｅｋが、シリアル接続されて順次データ処理する複数の機能モジュールＭａ〜Ｍｊのエラー検出を行う。エラー検出回路Ｅｋは、データ転送状況確認部１２が、連続する機能モジュールＭａ〜Ｍｊ間で交換される信号の転送状況を確認して、監視対象の１対の連続する特定機能モジュールＭａ〜Ｍｊを特定し、セレクタ１１が、特定機能モジュールＭａ〜Ｍｊ間で転送されるライトコマンド信号MCmd[0]とデータ受取信号SCmdAcceptを取得して、エラー発生条件比較部１３が、これらの信号に基づいてエラー発生原因が１対の特定機能モジュールＭａ〜Ｍｊのうちいずれにあるかを判定する。 （もっと読む）

【課題】集積回路装置の検査において、集積回路装置内部のレジスターの値読出しに掛かる時間を短くする。
【解決手段】集積回路装置が動作モード設定端子と読出しフラグを備えた第１のレジスターとを含み、前記読出しフラグは前記第１のレジスターに保存された値の読出しを許可するためのフラグであり、前記動作モード設定端子により第１の動作モードに設定されかつ前記読出しフラグが読出し許可に設定されているときは、外部からの読出し要求信号に対応して前記第１のレジスターの値が外部に出力されることを特徴とする。 （もっと読む）

【課題】従来の半導体集積回路は、精度の高い静止電源電流測定を行うことができない等の問題があった。
【解決手段】本発明にかかる半導体集積回路は、電源ＶＤＤ１によって駆動される内部回路の静止電源電流測定を行うＩＤＤＱ測定回路１１０を備え、ＩＤＤＱ測定回路１１０は、電源ＶＤＤ１に流れる電流を電圧に変換し、比較電圧を生成する電流電圧変換回路１１１と、電源ＶＤＤ１とは異なる電源ＶＤＤ２に基づいて基準電圧を生成する判定電圧生成部１１２と、比較電圧と基準電圧とを比較し、比較結果を出力するコンパレータ１１３と、を備える。このような構成により、精度の高い静止電源電流測定を実行することができる。 （もっと読む）

【課題】旧型のＬＳＩテスターには、ＤＵＴから出力される信号の周波数測定機能を持たないものがある。このようなＬＳＩテスターを用いて、ＤＵＴの周期または周波数特性を測定する場合には、外付けの周波数測定器を含む測定装置を別途購入し、ＬＳＩテスターと組み合わせて測定することが必要となるが、新たなテスト用追加回路や、周波数測定器を追加することが必要となるため、その分コストが上昇する。また外付け回路を制御する為のプログラムを作成する必要が生ずる。
【解決手段】旧型のＬＳＩテスターが備える、ＤＵＴの出力と期待値との一致／不一致を判定する機能を用いて周波数を測定する。ＤＵＴからの信号がＬからＨに変わった時にカウントを始め、ＨからＬに変わるまでのカウント数を調べた後、ＬからＨに変わるまでのカウント数を調べ、加算する。そして加算したカウント数と基本クロックの周期とを元に周波数を算出する。 （もっと読む）

【課題】
組込み自己試験法によるテスト機構を備えた半導体集積回路において、診断テストパターン数を増加させずに故障検出率を向上させることができるプログラムを提供する。
【解決手段】
診断テストパターンとして発生した擬似乱数の各々で新たに検出される故障数が０又は、所定の基準値以下であるかを判定するステップと、テストグループに割り当てられた診断テストパターン発生回数の最後で発生した擬似乱数で新たに検出される故障数が任意の基準値以上であるかを判定するステップとから、パス数比でテストグループに割り当てられた診断テストパターン数を、故障の検出のし易さ（難易度）に応じて再配分することで診断テストパターン数を最適化し、故障検出率を向上させる。 （もっと読む）

【課題】論理検証結果の漏れを低減するための論理検証装置を提供する。
【解決手段】論理検証装置１０は、検証対象回路の策定動作の第１前提記述と第１前提に基づく策定動作の第１仕様記述とを含む第１アサーション９２と、検証対象回路の策定動作を検証するための第１テストパタンと、を受け付ける入力部１１と、第１アサーション９２を解析することにより、検証対象回路の信号の値の確定条件を示す確定ルールアサーションと、検証対象回路の信号の値の保持条件を示す保持ルールアサーションと、を抽出する抽出部１２と、抽出された確定ルールアサーション及び保持ルールアサーションに基づいて、確定条件と検証対象回路の信号との関係を示すテーブル生成部１３と、これに基づいて、第１アサーション９２及び第１テストパタンに含まれていない検証対象回路の非策定動作を検証するための検証情報を生成する検証情報生成部１４と、を備える。 （もっと読む）

【課題】テストパタンの準備を行うことなく論理検証を実行できる論理回路設計検証装置及び論理回路設計検証方法を提供すること
【解決手段】検証モデル生成部１１０は検証基準回路ＲＴＬ２１０と、検証対象回路ＲＴＬ２２０と、に基づいて検証基準回路と検証対象回路に同一信号を入力し、かつ各々の回路から異なる出力信号を出力する検証モデル１４０を生成する。アサーション生成部１２０は、検証基準回路と前記検証対象回路との等価性検証に用いる条件を含む情報が記述された設計ファイルに基づいて、検証基準回路からの出力信号と、検証対象回路からの出力信号と、が一致することを検証するためのアサーションを生成する。プロパティ検証部１３０は検証モデル１４０と、アサーション１５０と、を用いて検証対象回路が検証基準回路と論理的に等価であるか否かを検証する。 （もっと読む）

【課題】シリアルパス上のレジスタへの設定、レジスタ値のモニタに必要なシフト数を減らし、テスト時間の短縮が可能なテスト回路を提供する。
【解決手段】本発明のテスト回路は、複数のレジスタがシリアル接続されたシフトレジスタと、バイパス回路７１ａ（７１ｂ）と、を備える。シフトレジスタは、回路ユニットに接続される。バイパス回路７１ａ（７１ｂ）は、第１のレジスタ７１１ａ（７１１ｂ）の出力が入力される第２のレジスタ７１２ａ（７１２ｂ）と、連続する２つのレジスタ４１６と４２５ｂ（４１５と４２４ｂ）の間に設けられ、第２のレジスタの出力に応じて、連続する２つのレジスタのうち前段のレジスタの出力、あるいは第１のレジスタの出力、のいずれか一方を選択して、連続する２つのレジスタのうち後段のレジスタに出力する第１のセレクタ７１３ａ（７１３ｂ）と、を備える。 （もっと読む）

【課題】検査工程の複雑化を招くことなく、半導体チップの消費電力の低減を図ることのできる電圧制御回路及びこの電圧制御回路を備える電圧制御システムを提供する。
【解決手段】
電圧制御システム１は、定電圧回路１０と、半導体パッケージ２０と、電源パッケージ３０とを備えて構成されている。電源パッケージ３０の電源チップ３１は、半導体パッケージ２０への入力電圧ＦＢ１と、半導体デバイスの動作電圧ＦＢ２とに基づいて、これら入力電圧ＦＢ１と動作電圧ＦＢ２との電圧差が大きいほど入力電圧ＦＢ１が低くなるように、定電圧回路１０を制御する。 （もっと読む）

【課題】自由なパターンを用いて正確にストローブ信号のタイミング精度の測定を行うことを目的とする。
【解決手段】コンパレータ部１３を設けた試験部４と、測定対象ストローブ信号の発生タイミングのみに同期したドライバイネーブル信号を発生させるパターンをレート信号ごとに記憶するパターンデータ記憶部１と、測定対象ストローブ信号およびドライバイネーブル信号を出力するパターン出力部１１と、レート信号よりも短い周期のシステムクロック信号のタイミングで動作を行い、ストローブ同期信号に基づいてコンパレータ部１３に入力させる測定用信号を出力し、この測定用信号に与える遅延量を変化させる試験部４に着脱可能な測定用信号発生部６とを備え、コンパレータ部１３は測定対象ストローブ信号のタイミングで測定用信号を期待値と比較して、測定対象ストローブ信号のタイミング精度を測定している。 （もっと読む）

【課題】半導体集積回路のテストパタンの作成において、クリティカルパス上のインスタンスの接続関係を考慮し、かつ、誤テストを回避するテストパタンの生成を効率的に行う。
【解決手段】テストパタン生成装置は、レイアウト情報と回路情報とを使用して、半導体集積回路に配置されるインスタンスを抽出し、インスタンス情報を生成するインスタンス情報生成部１０と、回路情報を参照して、テストパタンを使用して半導体集積回路を動作させたときに、クロックの印加に応じて変化するインスタンスを抽出した動作情報を生成する動作情報抽出部４０と、クリティカルパス情報、インスタンス情報、及び動作情報を使用して、レイアウト情報に含まれるインスタンスのうち、クリティカルパスを構成するパス上インスタンスより前に変化する注目インスタンスを抽出し、注目インスタンスを用いて、テストパタンの適否を判定する判定部９０と、を備える。 （もっと読む）