【課題】アドレス動作を含んだパターンプログラムを作成するユーザの負担を軽減させる。
【解決手段】半導体試験におけるアドレス動作を行なうアドレス範囲に対応したセルを表示し、アドレス順番の指定を受け付ける入出力部と、指定されたアドレス順番を、所定のプログラム言語で定義されたアドレス演算命令に変換するプログラム変換部とを備えたパターンプログラム作成支援装置。入出力部は、前記セルの表示に先立ち、アドレス範囲の設定を受け付けるようにしてもよい。また、変換された前記アドレス演算命令を表示して、編集を受け付けるプログラム編集部をさらに備えるようにしてもよい。 （もっと読む）

【課題】故障箇所推定の精度低下を抑制すること。
【解決手段】故障診断装置１２は、半導体装置２０の故障仮定箇所に縮退故障を設定し、シミュレーションを実施する。故障診断装置１２は、シミュレーションにより得た圧縮器２６の出力信号と、テスト装置１１により観測した圧縮器２６の出力信号とを比較し、その比較結果に応じて圧縮器２７の入力信号を設定してシミュレーションを実施する。そして、故障診断装置１２は、シミュレーションにより得た圧縮器２７の出力信号と、テスト装置１１により観測した圧縮器２７の出力信号に基づいて、故障仮定箇所のスコアを算出する。 （もっと読む）

【課題】負荷や寄生インピーダンスに応じた最適な制御が可能な電源装置を提供する。
【解決手段】第１Ａ／Ｄコンバータ２２は、ＤＵＴ１の電源端子Ｐ１に供給される電源信号Ｓ２に応じたアナログ観測値Ｓ２’をデジタル観測値Ｓ３に変換する。デジタル信号処理回路２４は、デジタル観測値Ｓ３が所定の基準値Ｒｅｆと一致するように調節される制御値Ｓ４をデジタル演算処理によって生成する。第１Ｄ／Ａコンバータ２６は、制御値Ｓ４をデジタル／アナログ変換して得られるアナログの電源信号Ｓ１を、電源ライン４を介してＤＵＴ１の電源端子Ｐ１に供給する。負荷推定部４０は、電源端子Ｐ１が接続されるべきノードＮ１に、電源ライン４を介して所定の周波数成分を含む試験信号Ｓ７を印加し、試験信号Ｓ７および観測信号Ｓ２’に応じて、デジタル信号処理回路２４の制御パラメータＳ８を生成する。 （もっと読む）

【課題】トランジスタの切り替え（論理遷移）に直接関係する回路タイミング情報を、トランジスタ・レベルで測定するシステムを提供する。
【解決手段】集積回路デバイスからの電気信号のプローブレス・非侵入性検出用システムである。システムは、照明源１３０、集光光学部材１２０、結像光学系、及びフォトン・センサ１４５を含む。ナビゲーション・モードでは、光源１３０を作動させ、結像光学系を用いてチップ上のターゲット領域を確認するとともに集光光学部材を適切に位置付ける。いったん集光光学部材が適切に位置付けられたら、光源の動作を停止し、チップから放出されるフォトンをフォトン・センサを用いて検出する。 （もっと読む）

【課題】実動作周波数を用いて半導体集積回路をテストする際のテスト時間を短縮すること。
【解決手段】複数のテスト項目を含むテストにおけるテスト項目ごとの成否の判定結果について、所定数を単位とする複数のデータ群に組分けし、当該データ群内に判定結果がエラーを示すデータが含まれる場合、当該データ群内の全てのデータを当該エラー値に置換し、置換されたデータ群内の各データをシリアル出力する差分吸収部を備える半導体集積回路のテスト回路。 （もっと読む）

【課題】検査データと組み合わせて設計データを使用するためのさまざまな方法及びシステムが実現される。
【解決手段】設計データ空間における検査データの位置を決定するための一コンピュータ実施方法は、ウェハ上のアライメント部位に対する検査システムにより取り込まれたデータを所定のアライメント部位に対するデータにアラインさせることを含む。この方法は、さらに、設計データ空間における所定のアライメント部位の位置に基づいて設計データ空間におけるウェハ上のアライメント部位の位置を決定することを含む。それに加えて、この方法は、設計データ空間におけるウェハ上のアライメント部位の位置に基づいて設計データ空間における検査システムによりそのウェハについて取り込まれた検査データの位置を決定することを含む。一実施形態では、検査データの位置は、サブピクセル精度で決定される。 （もっと読む）

【課題】検査用電極を備えるＣＭＯＳ論理ＩＣパッケージおよびその検査方法の提供。
【解決手段】パッケージ内の各接続用電極パッドに近接する位置に設けられた検査用電極とバッファゲートを備えるＣＭＯＳ論理ＩＣパッケージを提供し、プリント配線基板に実装されたＣＭＯＳ論理ＩＣパッケージの検査用電極に低電圧の検査信号を印加したときの電源電流を測定することによりパッケージ内の接続用電極パッドとプリント配線基板の電極ランド間の開放故障（断線故障および半断線故障を含む）を検査するＣＭＯＳ論理ＩＣパッケージの検査方法およびそのＣＭＯＳ論理ＩＣパッケージ。 （もっと読む）

【課題】適切な故障候補の組合せを選択できるようにして、故障要因を高い精度で推定する。
【解決手段】生成部１１で生成された故障候補組合せのうち、コスト算出部１３で得られるコストを最小にする故障候補組合せが選択され、その故障候補組合せに応じた関数（一以上の故障要因と各故障要素の誤差または故障率との相関関係を与える関数）が出力され、この関数に基づき、故障の要因が推定される。 （もっと読む）

【課題】自己と他の半導体装置とを接続するための配線の断線を容易に検出することが可能な半導体装置を提供する。
【解決手段】半導体チップ１は、電源ノード５と、接地ノードＧ１と、ワイヤ１３を接続するためのパッド１１と、ワイヤ１３による半導体チップ５１と半導体チップ５２との間の電気的接続の不良を検出するための検出回路１４とを備える。検出回路１４は、電源ノード５とパッド１１との間に設けられた電圧発生回路１４ａと、電源ノード５と接地ノードＧ１との間に設けられ、パッド１１に所定の電圧が印加されることでオンするスイッチ回路ＳＷとを含む。電圧発生回路１４ａは、ワイヤ１３によって半導体チップ５１と半導体チップ５２との間の電気的接続が不良である場合に、スイッチ回路ＳＷをオンするための電圧をパッド１１に印加する。 （もっと読む）

【課題】従来の半導体装置では、電源電圧変動を抑制するために回路規模が大きくなる問題があった。
【解決手段】本発明の半導体装置は、テスト対象回路１１〜１３と、スキャンモード制御信号ＳＭＣと、ノイズ制御信号ＣＮＴと、クロック信号ＣＬＫと、テストパターンＳＩＮとが入力され、テスト対象回路１２に対するテストを行うテスト回路２０と、を有し、テスト回路２０は、ノイズ制御信号ＣＮＴがイネーブルであるダミーノイズ生成期間にテスト回路２０において保持されているテストパターンＳＩＮに基づくテスト値を維持し、ダミーノイズ生成期間にクロック信号ＣＬＫの周期に応じて変動するダミー電源ノイズを生成し、ダミーノイズ生成期間の終了後にテストパターンによりテスト対象回路１２をテストする。 （もっと読む）

【課題】スキャンＦ／Ｆの遷移する回数を抑えて消費電力を削減することができるスキャンチェーン回路及びスキャンチェーン構築方法を提供すること
【解決手段】本発明にかかるスキャンチェーン回路は、複数のフリップフロップ２１〜２６を有し、複数のフリップフロップ２１〜２６のうち、それぞれのフリップフロップが保持しているデータを先頭方向から後尾方向に対してシフトするスキャンチェーン回路であって、複数のフリップフロップ２１〜２６は、スキャンチェーン回路の先頭方向から後尾方向に対して、保持しているデータの遷移回数が少ない方から昇順となるように配置されるものである。 （もっと読む）

【課題】エッジの位相を固定して、信号のデューティ比を変更する。
【解決手段】指定されたデューティ比の出力信号を出力する信号発生装置であって、入力信号と出力信号との位相差を検出する位相検出器と、位相検出器により検出された位相差をフィルタリングして、発振器に供給するループフィルタと、位相差に応じた周波数の発振信号を出力する発振器と、指定値に応じて発振信号のデューティ比を変更して出力信号として出力するとともに位相検出器に供給するデューティ変更部と、を備える信号発生装置を提供する。 （もっと読む）

【課題】走査試験をサポートする論理装置とその方法を提供する。
【解決手段】論理装置１００はデータ入力１１２、走査試験入力１１４、クロックデマルチプレクサ１０８、およびマスタラッチ１０４を含む。クロックデマルチプレクサ１０８は、第１のクロック出力および第２のクロック出力を選択的に供給するためにクロック入力１１０に反応する。マスタラッチ１０４は、データ入力１１２および走査試験入力１１４に連結され、そして１出力を含む。マスタラッチ１０４は、データ入力１１２または走査試験入力１１４を出力に選択的に連結するためにクロックデマルチプレクサ１０８の第１のクロック出力１１８およびクロックデマルチプレクサ１０８の第２のクロック出力１２０に反応する。 （もっと読む）

【課題】ドライバと基準コンパレータとの間の半導体リレーの影響を考慮した正確なタイミング校正を行うことを目的とする。
【解決手段】本発明の半導体試験装置１は、ＤＵＴ３に信号を出力するドライバ１０およびこのドライバ１０のタイミングを校正するために設けた基準コンパレータ６を備える半導体試験装置１であって、ドライバ１０と基準コンパレータ６との間に設けられる信号を反射する半導体リレー２０によりドライバ１０から基準コンパレータ６に出力した信号が減衰する変化点よりも前のタイミングの電圧を基準コンパレータ６の閾値に設定する閾値設定部７を備えている。これにより、基準コンパレータ６に入力する信号が減衰しても、その影響を受けることのない正確なタイミング校正を行うことができる。 （もっと読む）

【課題】テストパターンの内容、あるいは回路規模によらず、動作試験が短時間且つ高効率で行える半導体装置の実現。
【解決手段】フリップフロップ回路37と、試験モード時に、フリップフロップ回路に所定の値を設定すると共にフリップフロップ回路の保持する値を読み出すスキャンチェーンと、通常モード時に非動作で、試験モード時には、フリップフロップ回路の値が変化する場合に動作状態となり、前記フリップフロップ回路の値が変化するタイミングで非動作状態になる電流消費回路37A,37Bと、を有する半導体装置。 （もっと読む）

【課題】半導体リレーを多段の階層構造としている場合に、正確なタイミング校正を行うことを目的とする。
【解決手段】本発明の半導体試験装置２は、ＤＵＴ１の試験を行うための信号を出力する複数のドライバ１０と、ドライバ１０の出力側に接続した出力抵抗１２と、ドライバ１０のタイミングを校正するために設けた基準コンパレータ６と、２以上のドライバ１０から１つのドライバ１０を選択する校正リレー３０を１つのリレー群として多段の階層構造としたドライバ選択部５と、リレー群の中で１つの校正リレー３０のみをオンにし、他の校正リレー３０をオフに制御するリレー制御部３１と、を備えている。 （もっと読む）

【課題】半導体装置の故障を減らすために実施すべき設計変更等に対する指標を与える。
【解決手段】本方法は、半導体装置上に実装された回路のグループ毎に当該グループにおいて発生した実故障数と故障要因となる各特徴についての特徴量とを格納する第１データ格納部に格納されているデータを用いて、互いに独立な特徴を抽出するステップと、実故障数の総和を半導体装置の数で除することによって得られる故障発生確率を、抽出された特徴の各々の特徴量と対応する係数との積の和を含む関係で表す故障発生確率モデル式を、第１データ格納部に格納されているデータを用いて回帰計算を実施することで生成するステップと、生成された故障発生確率モデル式から、半導体装置の設計変更のための指標値を算出し、第２データ格納部に格納する指標算出ステップとを含む。 （もっと読む）

【課題】半導体試験装置のシステム周波数よりも高い周波数の論理信号を低コストで生成出力することができ、リアルタイムにエッジや周波数を変更でき、高精度のタイミング精度が得られる半導体試験装置を提供すること。
【解決手段】半導体試験装置に内蔵されている信号発生部から出力される複数系統の論理信号を加算する加算器とこの加算器の出力をリタイミングクロックにしたがって取り込むラッチとこのラッチ出力を選択的に出力するスイッチとで構成された複数のパターン信号発生ユニットと、これら複数のパターン信号発生ユニットからスイッチを介して出力される出力信号間のスキューを補正する校正経路が設けられた半導体試験装置において、
前記リタイミングクロックは少なくとも２系統の論理信号を加算することにより生成され、前記校正経路は、前記各パターン信号発生ユニットのスイッチに連動して駆動され択一的に所定の出力信号を選択するロジックゲートを含むことを特徴とするもの。 （もっと読む）

【課題】チップ内でデバイス特性にバラツキがあっても、消費電力を低減させることのできる半導体集積回路および電源供給方法を提供する。
【解決手段】実施形態の半導体集積回路１は、それぞれの領域に半導体デバイスが配置された領域１および領域２を有し、電源供給手段である電源端子Ｔ１、Ｔ２が、領域１、領域２それぞれに個別に電源を供給する。領域１にはデバイス特性測定回路ＲＯＳＣ１が配置され、領域２にはデバイス特性測定回路ＲＯＳＣ２が配置されている。 （もっと読む）

【課題】スキャンテスト時間を短縮する半導体集積回路のスキャンテスト回路、スキャンテスト回路設計方法を提供する。
【解決手段】スキャンフリップフロップを示すセル間を接続するシフトパスを生成するステップと、信号伝達の制約条件を満たすようにリピータセルをシフトパスに挿入するステップと、スキャンフリップフロップを示すセル及びリピータセルの間のセル間遅延時間を求めるステップと、リピータセルをフリップフロップを示すセルに置換してシフトパスを分割したときのシフトパスの遅延時間を示すシフトパス遅延時間を算出するステップと、シフトパスを分割したときの、スキャンチェーンにテストデータをシフトさせて供給するスキャンシフト時間を算出するステップと、スキャンシフト時間が最短になるシフトパスの分割位置を求めるステップと、シフトパスの分割位置のリピータセルをフリップフロップを示すセルに置換した回路データを生成するステップとを具備する。 （もっと読む）