【課題】部品実装基板に対して行う電気的検査において用いる検査用データを作成する際の入力作業の効率を向上させる。
【解決手段】回路基板に電気部品（抵抗器Ｒ１〜Ｒ８）が実装された部品実装基板における基板の配線（Ｗ１〜Ｗ７）上に規定されている規定ポイント（Ｐ１ａ〜Ｐ７ｂ）の中から選択されて部品実装基板に対して行う電気的検査において電気信号の入出力を行うための検査ポイントを示すポイント情報を含む検査用データを作成する処理部と、配線および電気部品の配置を示す第１配置図を表示部１２に表示させる表示制御部とを備え、表示制御部は、第１配置図内に図示されている配線を選択する第１選択操作が行われたときに規定ポイントの配置を示す第２配置図Ｆｂを表示部１２に表示させ、その際に、第１選択操作によって選択された配線上に規定されている規定ポイントを他の規定ポイントと識別可能に図示させる。 （もっと読む）

【課題】検査ポイントや判定用の基準値を正確かつ効率的に設定する。
【解決手段】回路基板に電気部品が実装された部品実装基板に対して行う電気的検査において電気信号の入出力を行うための部品実装基板における検査ポイントを示すポイント情報を含む検査用データを作成可能に構成され、検査用データの作成時に参照させる図であって回路基板の配線および電気部品の配置を示す配置図Ｆ２を表示部１２に表示させる表示制御部を備え、表示制御部は、配置図Ｆ２を表示させる際に、予め設定された条件を満たす電気部品の図示を省略して表示させる第１表示処理を実行可能に構成されている。 （もっと読む）

【課題】波形を生成するまでの時間を長くすることなく波形の表示精度を高精度化することを目的とする。
【解決手段】本発明の半導体試験装置１は、ＤＵＴ２から出力される電圧が測定範囲ＭＲ内にあるか否かを判定する判定部１２を備える半導体試験装置１であって、電圧の最小値Ｖｍｉｎから最大値Ｖｍａｘまでの間を設定された電圧分割数ＶＤで分割したときの単位電圧ＶＵの１．５倍を測定範囲ＭＲとして、この測定範囲ＭＲを単位電圧ＶＵごとにシフトさせる制御を判定部１２に対して行う判定制御部２３と、判定部１２の判定結果に基づいて、電圧の波形を生成する波形生成部２５と、を備えることを特徴としている。 （もっと読む）

【課題】機器内で発生する電磁ノイズと同じ周波数の試験信号を注入した場合の近似的な分布を得ることのできる電磁ノイズ分布検出装置を得る。
【解決手段】信号発生器１は、供試機器１００内で発生する電磁ノイズの周波数から僅かにずらした周波数の信号を出力し、注入プローブ３によって供試機器１００に注入する。検出プローブ４は可動部７により供試機器１００上を走査し、供試機器１００の電磁界分布を検出し、電磁界強度計６によって電磁界強度の分布を測定する。ノイズ分布検出手段１１は、電磁界強度計６で測定された電磁界強度の分布を、供試機器１００内で発生する電磁ノイズの近似的な分布として検出する。 （もっと読む）

【課題】クロック信号発生手段の不具合の有無を一目で認識することができる検査装置を提供する。
【解決手段】検査基板４００のＦＰＧＡ９２は、入力されたクロック信号の周波数、周期、Ｄｕｔｙ比の各期待値、実施回数をレジスタ部９２３へ記憶する（Ｓ１４）。ＦＰＧＡ９２は、入力されたクロック信号ＣＬＫ１，ＣＬＫ２の周波数、周期、Ｄｕｔｙ比を算出する（Ｓ３２）。ＦＰＧＡ９２は、算出したクロック信号ＣＬＫ１，ＣＬＫ２の周波数、周期、Ｄｕｔｙ比のそれぞれがレジスタ部９２３のクロック信号ＣＬＫ１，ＣＬＫ２の周波数、周期、Ｄｕｔｙ比の各期待値を満たすか否か判定して（Ｓ３３）、判定結果をレジスタ部９２３の所定の領域へ記憶する（Ｓ３４）。ＦＰＧＡ９２は、満たさなければ（Ｓ３５：Ｎｏ）、表示部９３のＬＥＤを赤色発光させ（Ｓ３６）、満たせば（Ｓ３５：Ｙｅｓ）、ＬＥＤを青色発光させる（Ｓ３８）。 （もっと読む）

【課題】過去に取得したデータを含めて、再度のシュムーデータの取得なしに複数のＤＵＴのシュムーデータの全体的傾向を把握することが容易なデバイステスタを提供。
【解決手段】本発明の構成は、被試験デバイス（ＤＵＴ１４０）の電気的試験を行うデバイステスタ１００であって、被試験デバイスのシュムーデータを取得するシュムー取得部２２０と、取得したシュムーデータをファイルに保存するデータ保存部２２２と、ファイルからシュムーデータを読み出すデータ読出部２２８と、取得したシュムーデータおよびファイルから読み出したシュムーデータから１または２以上のシュムーデータをユーザに選択させるデータ選択部２２６と、選択された１または２以上のシュムーデータ同士をプロット単位で論理計算し、計算された重畳シュムーデータを表示部２１２に表示する重畳表示部２３０と、を備えることを特徴とする。 （もっと読む）

【課題】塗布されたインクの変形や飛散による良品チップへの付着を回避することができ、その結果、半導体検査工程でのオーバーキル、つまり良品を不良品として排除してしまうことを回避することができる半導体検査装置を提供する。
【解決手段】インカー１８の出射ノズルからインクボールが半導体ウエハ５のチップ領域に移動する際に、ガス噴出ノズル１７ｂから吐出される抗酸化性ガスのガス流Ｇｆが追い風となるようにガス噴出ノズル１７ｂを、該インクの出射方向に対して位置決めしている。 （もっと読む）

【課題】実際に稼動している半導体集積回路装置の実動作に影響を与える要因を解析し、更にその要因を低減することが可能な半導体集積回路装置を提供する。
【解決手段】測定対象である半導体集積回路１３１と、この半導体集積回路のジッタ又はノイズジッタ、ノイズ等の実動作に影響を与える物理量を測定する測定回路（半導体集積回路装置）１３０とを同一チップ上に構成する。測定回路の測定結果を解析し、測定対象の半導体集積回路を調整する回路にフィードバックさせる。 （もっと読む）

【課題】ＲＦチップ本来の回路特性を抽出できるようにする。
【解決手段】半導体試験装置より出力された変調信号を増幅して出力する低雑音増幅器より出力される信号が供給されるとともに、低雑音増幅器により増幅された後に直交復調処理された変調信号を半導体試験装置用基板の伝送路に対して出力する増幅器に入力される信号が供給される試験回路をＲＦチップに備える。試験回路は、半導体試験装置より出力する変調信号の波形データが予め記憶され、低雑音増幅器より出力される信号及び増幅器に入力される信号をスペクトラム解析した解析結果と記憶されている変調信号の波形データとの比較によりＲＦチップにおけるチップ内ノイズ及びＲＦチップ本来の回路特性を抽出する。 （もっと読む）

【課題】被測定信号を効率よく測定する。
【解決手段】予め定められたサイクルで波形パターンが繰り返される被測定信号を測定する測定装置であって、被測定信号をコヒーレントサンプリングするサンプリング部と、サンプリング部が取得したサンプリングデータのうち、波形パターンの一部の区間に対応するサンプリングデータを、予め定められた順番で配列することで、波形パターンのうち、一部の区間に対応する部分波形だけを再構成する波形再構成部とを備える測定装置を提供する。 （もっと読む）

【課題】実測とシミュレーション結果に不一致が生じた場合に、不一致を生じている経路数だけでなく、不一致の時間的な大小を評価する。
【解決手段】本発明では、回路の後方追跡により抽出した故障候補から、候補の出力側に存在するスキャン回路（ＳＦＦ）までの故障伝搬経路を、デジタル信号が伝搬する際に費やす遅延時間を求め、実測のテスト結果が不合格である経路の遅延が、合格である経路よりも大きい故障候補を、真の故障であると判定し、その大小関係に逆転（不一致）が生じた場合は、その時間的な逆転が統計的に小さい故障候補を、真の故障であると判定する。遅延が大きい経路は、それが小さい経路に比べて回路動作における時間的なマージンが小さく、遅延故障が発生した場合にテスト結果が不合格になりやすい。そのため、実測のテスト結果の合格／不合格と遅延時間の大小が上記に従う故障候補は、真の故障である可能性が高い。 （もっと読む）

【課題】スキップロットサンプリングに関する仮定が成立しない場合であっても、抜取検査を容易且つ高精度に設計する。
【解決手段】検査工程をスキップする頻度を示すスキップ頻度と、スキップ頻度に基づいて決まる非検査ロットの直前に連続するｉ（ｉは２以上の整数）個のロットのうち、少なくともｑ（ｑは２以上且つｉ以下の整数）個のロットが不合格であった場合に次の非検査ロットを検査ロットに変更するというスキップ条件と、を受け付け、スキップ条件を用いて検査工程を実行したと仮定したときの第１合格率を計算し、スキップ頻度及びスキップ条件を用いて検査工程を実行したと仮定したときのロットの総数に対する検査ロットの数の割合である検査率を計算し、製造ラインが停滞しない場合には、スキップ頻度をサンプリングプランとして決定し、製造ラインが停滞する場合には、スキップ頻度を変更し、サンプリングプランとして決定する。 （もっと読む）

【課題】 回路における電源制御に関するシミュレーションの時間を削減する。
【解決手段】 回路を構成する部品の「部品情報１１０、端子情報１２０、及び端子間の接続情報１００」に基づき、探索開始部品を特定する。そして、探索開始部品の電源端子及びリセット端子と、電源回路の制御ネット名とを探索始点とする。また、電源回路の入出力ネット名と、電源ネット名と、グランドネット名と、部品情報１１０に基づいて特定される探索終了部品とを探索終点とする。そして、探索始点から探索終点までの探索経路にある部品を探索し、当該部品の接続情報を特定し、探索経路にある部品のシミュレーションネットリストを作成する。 （もっと読む）

【課題】フェイルビットマップを速やかに表示し、半導体装置の検査コストの増大を防止できる半導体装置の不良解析システムを提供する。
【解決手段】不良解析システムは、物理フェイルビットマップをメッシュ分割して、一部ビット不良領域のフェイルビットマップ画像データを縮約率毎、チップ毎、レイヤ毎に分類して第１画像データ記憶領域３２に記憶する。また、不良解析システムは、フェイルビットマップ画像データを不良モードの種類毎、縮約率毎、チップ毎、レイヤ毎に分類して第２画像データ記憶領域３４に記憶する。さらに、不良解析システムは、ユーザからの表示形式及び／又は表示領域の指示に基づいて、第１画像データ記憶領域３２又は第２画像データ記憶領域３４からフェイルビットマップ画像データを抽出して結合し、表示部４４に表示する。 （もっと読む）

【課題】シングルエンド信号および差動信号を入力してシングルエンド信号を出力するときに、広帯域でノイズや歪みが少ない高品質なシングルエンド信号を出力することを目的とする。
【解決手段】信号変換装置３にパルストランス１２を用い、シングルエンド信号を入力したときには、パルストランス１２の１次入力側と２次入力側とのうちシングルエンド信号を入力した入力側および１次出力側と２次出力側とのうち何れか一方の出力側をパルストランス１２に接続し、差動信号を入力したときには、１次入力側および２次入力側との両方の入力側および１次出力側と２次出力側とのうち何れか一方の出力側をパルストランス１２に接続する制御を行っている。 （もっと読む）

【課題】複数の構成部品（ＡＳＩＣ）が搭載された基板の異常の有無を短時間に、簡略に検知するとともに、データバス等の異常箇所も検出できるようにする。
【解決手段】複数の構成部品を１つの単位とする部品ＡＳＩＣ１０が同一基板上に搭載された基板の異常を検出する異常箇所検出装置であって、前段の前記部品に設けられ、後段の部品に所定のパターンＴＰ０を出力する手段と、後段の前記部品に設けられ、前段から入力されるパターンＴＰＯと同一のパターンＴＰ１を生成するテストパターン生成モジュール７及び前記入力されたパターンＴＰ０と前記生成されたパターンＴＰ１とを比較するテストパターン比較モジュール８と、両者の比較結果に基づいて異常発生の有無を検出するＣＰＵ４と、を備えた。 （もっと読む）

【課題】ロット間のばらつきやウェハ面内のばらつきがある場合でも、高精度で良品／不良品の判定を行なうことが可能な試験装置を提供すること。
【解決手段】基準空間作成部２２は、第１のロットの良品チップの試験データからウェハ内のチップに付されたチップ番号別に基準空間を作成する。基準値抽出部２５は、基準空間作成部２２によって作成された基準空間に対応する第１のロットの不良品チップの試験データから、基準空間のそれぞれに対して有効な試験項目およびその試験項目に対応する良否判定の基準値を抽出する。そして、良否判定部２６は、基準空間のそれぞれに対するマハラノビスの距離の平均をチップ番号別に算出し、平均値が最小となる基準空間に対応する基準値を用いて第２のロットのチップの良否を判定する。したがって、ロット間のばらつきやウェハ面内のばらつきがある場合でも、高精度で良品／不良品の判定を行なうことが可能となる。 （もっと読む）

【課題】テストプログラムの記述が誤っている場合でも、ＤＵＴ１００を破壊や損傷から保護することができる半導体試験装置を実現する。
【解決手段】被試験対象デバイスに電圧または電流を印加して試験を行う半導体試験装置において、被試験対象デバイスを試験する試験内容が記述されたテストプログラムと被試験対象デバイスに印加できる電圧または電流の許容範囲が記述されたシステム特性記述ファイルとを記憶する記憶部と、テストプログラムとシステム特性記述ファイルとを記憶部から取得し、テストプログラム実行時に許容範囲に基づいてテストプログラムの設定をチェックし、設定が許容範囲を超えていた場合にユーザにエラーを通知するテスタ制御部と
を備える。 （もっと読む）

【課題】論理検証およびテストデバッグに要する総時間の短縮化を図ることを目的とする。
【解決手段】テスタによるＤＵＴの試験を仮想的にシミュレーションするテスタシミュレーション装置１は、ＤＵＴの動作をシミュレータ上でモデル化した仮想デバイス１１と、仮想デバイス１１の論理検証を行うための検証シナリオの入力パターンを仮想デバイス１１に印加し、仮想デバイス１１から出力される応答パターンを入力して期待値パターンと比較して良否判定を行う仮想テスタ１２と、入力パターンおよび期待値パターンを仮想テスタ１２から取得し、入力パターンおよび応答パターンが正常なものであるときに、取得した入力パターンおよび期待値パターンをＤＵＴの実試験を行うためのテストパターンとして生成するテストパターン生成部１４と、を備えている。 （もっと読む）

【課題】検査プログラムと製品プログラムを別々に記憶することにより、検査プログラムによる効率のよい検査を可能としながら、製品プログラムに対する検査も行えるようにする。
【解決手段】基板検査装置（基板チェッカ）２０は、検査プログラムを記憶した検査用メモリ３２を備える。基板チェッカ２４に接続される検査対象基板２０は、製品プログラムを記憶した製品用メモリ３１を備える。基板チェッカ２４の検査制御部３３は、検査時に検査対象基板２０のＣＰＵ２３と製品用メモリ３１とを結ぶラインを遮断し、ＣＰＵ２３と検査用メモリ３２とを結ぶラインを形成する。検査対象基板２０において動作するプログラムが製品プログラムから検査プログラムに切り替わり、検査プログラムによる基板の検査が行われる。 （もっと読む）