【課題】ロジックプローブが未知のロジック信号を検出したときに、各測定チャネルに最適な閾値を短時間で自動設定できるロジック信号測定装置を提供すること。
【解決手段】複数ビットよりなる測定対象ロジック信号を、コンパレータを有するプローブを介して取り込み、表示部に表示するように構成されたロジック信号測定装置において、前記コンパレータの閾値をＨレベルまたはＬレベルの方向に所定量ずつ自動的に変化させながら前記コンパレータの出力信号のレベル変化点を検出することにより、前記コンパレータの閾値を設定する閾値設定手段を設けたことを特徴とするもの。 （もっと読む）

【課題】 微細化、多層配線構造化に伴う配線長の短縮化、周辺回路の多様な論理状態等に影響されない故障箇所の特定、特にオープン故障箇所を特定することが可能な故障診断方法及び故障診断装置を提供すること。
【解決手段】 半導体集積回路の故障診断方法であって、該半導体集積回路に外部刺激を印加し、該外部刺激による電気的特性の変化を計測し、計測結果を分析することにより故障含有領域を特定し、前記故障含有領域のレイアウト情報に基づいて故障候補を特定し、該故障候補を回路に埋め込んで論理シミュレーションを行い、実故障品の電気的特性と一致する故障候補を最終故障候補として特定することを特徴とする半導体集積回路の故障診断方法とする。 （もっと読む）

【課題】複雑な計算および他の測定が不要なスループットの高い測定を行う。
【解決手段】ＡＤ変換器の特性を測定する測定装置であって、ＡＤ変換器に対して所定の波形のアナログ入力信号を供給する信号供給部と、アナログ入力信号をサンプリングしたＡＤ変換器が出力するデジタル出力信号を取得する取得部と、デジタル出力信号のヒストグラムを生成する測定ヒストグラム生成部と、デジタル出力信号を測定した測定ヒストグラムにおいて、デジタル値が所定のデジタル範囲以下の部分に対応する頻度、およびデジタル値がデジタル範囲以上の部分に対応する頻度の少なくとも一方に基づいて、デジタル範囲の下限および上限の少なくとも一方に対応するアナログ値を算出する範囲算出部と、を備える測定装置を提供する。 （もっと読む）

【課題】パソコンに保存されたＳＰＤデータをパソコンに接続できない検査装置に保存する作業を短時間で簡単に行い、ＤＩＭＭ等の基板検査の作業効率を向上させることができる低コストで構築可能な検査システムを提供する。
【解決手段】パソコン１に接続されたマスタ基板作成装置１０を用いて該パソコン内のＳＰＤデータをそのＥＥＰＲＯＭに記録したマスタ基板２を作成し、該マスタ基板を検査装置のソケットに装着して該マスタ基板から該ＳＰＤデータをダウンロードする。上記マスタ基板作成装置は、パソコンと接続するセントロコネクタ１１と、ＤＩＭＭを装着可能な２つのソケット１３ａ，１３ｂと、該セントロコネクタを介して入力されたＳＰＤデータを該ソケットに装着されたＤＩＭＭ上のＥＥＰＲＯＭに書き込む書込制御部が設けられている。 （もっと読む）

【課題】試験結果を示す波形を表示画面上で効率的に確認することができる波形表示装置および波形表示方法を提供する。
【解決手段】操作受付手段１４は、表示画面２に対するスクロール操作および拡大表示、縮小表示のための操作を受け付ける。代表データ値付与手段１５は、試験条件ごとの代表データ値を与える。表示位置算出手段１６は、代表データ値付与手段１５により与えられた代表データ値が、常に表示画面２上に表示されるように、表示画面２における縦方向についての上記波形の表示位置を算出する。表示位置制御手段１７は、表示位置算出手段１６による算出結果に基づいて、表示画面における上記波形の表示位置を制御する。 （もっと読む）

【課題】演算回路の検証を容易にし、且つ所要時間の短縮を図る。
【解決手段】検証対象の演算回路３１を表す回路記述から、配線を表す“ｗｉｒｅ”等の記述を、内部信号を表す記述として抽出し（ステップＳ１１）、これに基づき演算回路３１の内部信号の配線と選択回路３２の入力端子とを接続して、選択回路３２が接続された演算回路３１を表す回路記述を生成する（ステップＳ１２）。生成した回路記述をもとに、選択回路３２が接続された演算回路３１を半導体集積回路７ａに構築する（ステップＳ１４）。また、選択回路３２の入力端子とこれに接続された内部信号の配線との対応を表すマッピングデータを生成し表示する（ステップＳ１３）。設計者が、マッピングデータを参照し、所望の内部信号に対応するアドレスを選択回路３２に対して指定することで、指定した内部信号が選択され半導体集積回路７ａの出力端子から出力される。 （もっと読む）

【課題】簡単な操作手順で、ＤＵＴの各ピンに割り付けられたピンエレクトロニクスカードのピンの位置情報を直感的に把握できる半導体試験装置を提供すること。
【解決手段】操作用表示画面を有し、テストヘッドに収納された複数のピンエレクトロニクスカードの各ピンに、試験項目に応じてＤＵＴの所定のピンを割り付けるように構成された半導体試験装置において、
前記操作用表示画面には、検索対象となる前記ＤＵＴのピン番号を入力するＤＵＴピン指定領域と、前記複数のピンエレクトロニクスカードが収納されるテストヘッドにおけるスロットの配置関係を示すスロットレイアウト画面を表示するスロットレイアウト画面表示領域と、前記ＤＵＴのピン番号に対応する検索結果を所定のリスト表示画面フォーマットで表示するリスト表示領域が設けられたことを特徴とするもの。 （もっと読む）

【課題】ＢＧＡを用いた電子部品の接続箇所の検査を効率良く実施できるようにする。
【解決手段】電子部品１は、複数の接続端子を配列したＢＧＡを用いて実装したＣＰＵ２を有する。ＣＰＵ２の接続端子の検査は、全ての接続端子を複数のグループに分けて検査する。端子選択部２３は、各グループから検査対象となる接続端子をターゲット端子として１つずつ選択する。モニタ部２５で、各ターゲット端子と他の接続端子との短絡を各グループにおいて同時に検査する。各グループ内の全ての接続端子をターゲット端子に選択して検査を行ったら、処理を終了する。 （もっと読む）

【課題】分岐などを多く含んでいて処理の流れが複雑なテストプログラム全体の流れを容易に理解できるテスト支援装置を提供することにある。
【解決手段】テストプログラムの仮想テストを行うように構成されたテスト支援装置において、前記テストプログラムの記述を解析するテストプログラム解析部と、このテストプログラム解析部の解析結果に基づき処理の流れについての判断を行うテストプログラム解析結果判断部と、これら各部におけるテストプログラムに関連した情報を表示するテストプログラム表示部、を有することを特徴とするもの。 （もっと読む）

【課題】オシロスコープやサンプリングスコープ等によるプロービングに依存することな
く、被試験体の試験コストを抑制できるようにすると共に、半導体試験装置の製造コスト
を抑制できるようにする。
【解決手段】プローブカード１２の接続を開放した状態で、プリエンファシス回路５から
出力されるパルス信号を取得し、このパルス信号からプリエンファシス回路５の周波数特
性を算出し、プローブ開放状態のプローブカード１２を接続し、プローブカード１２へ試
験用のパルス信号を印加した際のプローブ開放端から反射される反射波形を取得し、この
反射波形から挿入損失要素の周波数特性を算出し、プリエンファシス回路５の周波数特性
と挿入損失要素の周波数特性とを合成し、合成後の周波数特性からプリエンファシス回路
の最適なゲインを求めるものである。 （もっと読む）

【課題】試験の実施状況を容易に確認することができる試験装置を提供する。
【解決手段】複数の試験項目から実行対象として選択された１つ以上の試験項目を含む試験を、試験項目毎に、１つ以上の測定器用いて、被試験器に対して実行する試験実行手段と、選択された１つ以上の試験項目を含む試験画像を表示する試験項目表示手段と有する。試験項目表示手段は、試験画像に、複数の試験項目から実行対象として選択された１つ以上の試験項目と、複数の試験項目から実行対象として選択されなかった１つ以上の試験項目と、実行対象として選定された１つ以上の試験項目に付される予め決められた第１の印と、試験実行手段が実行中の試験項目に付され、予め決められた色を有する第２の印と、試験実行手段が実行中の試験項目における試験詳細情報と、試験実行手段が行う試験の進捗率とを表示する。 （もっと読む）

【課題】評価対象信号をサンプリングすることにより高精度にセトリングタイムを測定する。
【解決手段】制御装置１０１は、サンプリング回路１０３を前記評価対象信号１０７の周期に同期した所定の時点でサンプリングするとともに、予め設定したサンプリング回数に達した後またはホールドコンデンサの出力電圧の変動が所定値以下になった後は、前記サンプリング時点を予め設定した所定時間だけ遅延した時点に再設定し、この再設定した時点でサンプリングを再開するとともに、前記ホールドコンデンサの、前記予め設定したサンプリング回数に達した時点またはホールドコンデンサの出力電圧の変動が所定値以下になった時点における出力電圧の変化の履歴をもとにセトリングタイムを算出する。 （もっと読む）

【目的】半導体集積装置に構築されている回路網中に生じている遅延故障箇所を精度良く検出することが可能な半導体集積装置の故障検出方法を提供することを目的とする。
【構成】故障検出の対象となる半導体ＩＣチップ（テストチップ）、及びこの半導体ＩＣチップの良品としての半導体ＩＣチップ（良品チップ）各々に構築されている回路を動作させ、テストチップ及び良品チップ各々に構築されている回路網中の各信号経路から出力された出力結果が互いに一致しているか、或いは不一致であるかを判定する。ここで、不一致であると判定された場合には、この不一致であると判定された信号経路に故障が生じていると判断する。一方、一致していると判定された場合には、テスト周期を短い周期に変更して、再び上記動作を繰り返し実行する。 （もっと読む）

【課題】ＤＵＴ内の様々な能動デバイスの応答についてのさらなる情報を非侵入的に得る。
【解決手段】ＤＵＴ２６０をレーザプロービングするための装置及び方法が開示されている。システムは、ＤＵＴにおけるデバイスのレーザ電圧による画像化状態マッピングを可能にする。ＤＵＴが、能動デバイスに変調させるテスト信号２４０を受信している間に、ＤＵＴの選択領域が照射される。ＤＵＴから反射された光は収集され、電気信号に変換される。位相情報が電気信号から抽出され、その位相情報から前記選択領域と空間的に対応する２次元画像が生成される。 （もっと読む）

【課題】チップごとに不規則に発生する遅延故障の特定にかかる作業負担の軽減化および作業時間の短縮化を図ること。
【解決手段】本手法では、各チップＣ１〜ＣｍのパスＰ_iのポストシリコンパス遅延を用いて、システマティックな遅延エラーのみをモデル化してパスＰ_iの遅延値を表現する関数モデルを構築する。そして、構築された関数モデルを用いて、パスＰ_iの見積遅延値を算出する。このあと、各チップＣ１〜ＣｍのパスＰ_iのポストシリコン遅延値と、パスＰ_iの見積遅延値とを比較する。そして、パスＰ_iのポストシリコン遅延値とパスＰ_iの見積遅延値との差分が許容範囲を超えるパスを故障パス候補に決定する。これにより、各チップＣ１〜ＣｍのパスＰ_iの中から、システマティックな遅延エラーの影響のみを受けているパスを排除して、チップＣ１〜Ｃｍごとの不規則な遅延エラーが発生している可能性が高いパスを絞り込むことができる。 （もっと読む）

【課題】波形表示画像および映像表示画像を有効に利用した解析を可能とする波形表示装置および波形表示方法を提供する。
【解決手段】映像格納部１１および信号格納部１２は、波形表示画像および映像表示画像の表示に必要なデータを、時刻と対応付けて格納する。操作格納部１６は受付手段１５を介する操作の操作内容を格納する。画像生成手段１３は、映像格納部１１、信号格納部１２および操作格納部１６に格納された上記データに基づいて、所定時刻に対応する波形表示画像および映像表示画像のうちの一の画像に含まれる情報を、同一時刻に対応する他の画像に反映させる。 （もっと読む）

【課題】例えば、液晶プロジェクタ等の表示装置を検査する検査装置において、適切な検査を行う。
【解決手段】検査装置（１００）は、表示装置（１１００）に対して、複数のステップからなる検査を、ステップ毎に、表示装置の内部動作に影響を与える複数のパラメータのうち少なくとも一つの検査対象パラメータを変更させつつ、画像を投影するように表示装置を制御することによって、実行する検査装置であって、検査フローに含まれる第１ステップが実行された後に、第１ステップの次に実行されるべき第２ステップが実行されるように、前記表示装置を制御する第１制御手段（１２２）と、第１ステップが実行された後に、第１ステップの前に実行された第３ステップが実行されるように、前記表示装置を制御する第２制御手段（１２３）とを備える。 （もっと読む）

【課題】 半導体集積回路の故障診断に関し、ディレイ故障の故障箇所を高精度に特定する。
【解決手段】 故障仮定と終点フリップフロップＦＦ抽出部１１６を設け、故障仮定情報より故障仮定を選択し、故障仮定より出力側に向かって論理トレースを実行する。故障仮定からトレースの結果得られた終点のフリップフロップＦＦのテスト結果を判定する（１１７）。終点のフリップフロップＦＦまでの伝搬経路の最大値と最小値を求め、そこからディレイ余裕度を求める。ディレイ余裕度と１１７で求めたテスト結果を用いてディレイ範囲を求め（１１８）、故障候補とディレイ範囲決定部１１９で故障候補とディレイ故障のディレイ範囲を特定する。 （もっと読む）

【課題】コンタクトパラメータを視覚的に確認しながら設定して半導体ウエハのデバイスとプローブの接触工程全体をシミュレーションすることができるコンタクトパラメータの設定方法を提供する。
【解決手段】コンタクトパラメータの設定方法は、時間軸と高さ軸とからなる座標図１を用意する工程と、座標図１上で、半導体ウエハの各電極パッドと複数のプローブが電気的に離接する間の半導体ウエハの複数の昇降位置とこれらの昇降位置までにそれぞれ要する半導体ウエハの昇降時間をそれぞれ指定し、複数の指定点Ｐを直線で結んで折れ線グラフとして表示することにより半導体ウエハのコンタクトパラメータを設定する第２の工程と、を備えている。 （もっと読む）

【課題】高周波信号を出力する半導体装置の出力信号をテスタで試験する場合のインピーダンスの最適化を容易に行えるようにする。
【解決手段】出力端子から高周波信号を出力する半導体装置10をテスタ30で試験する高周波信号出力試験方法であって、異なるインピーダンス調整量を与える複数のインピーダンス調整ユニット44および選択信号に応じていずれかのインピーダンス調整ユニットを選択する選択回路41-43を有するインピーダンス整合回路40を、出力端子に接続し、インピーダンス調整ユニットの選択を変えながら、インピーダンス整合回路が出力する高周波信号をテスタで測定して、測定結果に基づいて最適なインピーダンス調整ユニットを選択して、その状態で高周波信号をテスタで試験する。 （もっと読む）