【課題】回路基板における異常又は故障を高精度に検出することを支援する。
【解決手段】故障診断装置１０の解析データ抽出部１０４は、回路基板の動作状態を検出する動作状態検出部１から取得された検出データの複数のグループについて互いに相関関係を求め、他のグループとの相関関係を表す値が予め設定された閾値よりも小さいグループの検出データを解析データとして選択し抽出する。第一マハラノビス距離算出部１０６は、正常な回路基板を動作させたときの検出データから解析データ抽出部１０４が抽出した解析データを用いて生成された第一のマハラノビス空間と、診断対象の回路基板を動作させたときの検出データと、に基づいて１段目のマハラノビス距離を算出する。 （もっと読む）

【課題】 組合せ型スイッチングマトリクスの構築方法において、使用者の作業効率を高めるとともに、試験コストを削減する。
【解決手段】 第１と第２のスイッチングモジュールを選択し、第１と第２のスイッチングモジュールの出力ポートおよび入力ポートを設定し、少なくとも第１の出力ポートうちの一つと第２の入力ポートのうちの一つとを接続することで、組合せ型スイッチングマトリクスを形成し、出力ポートと入力ポートとの接続関係に基づいて接続マッピングテーブルを作成し、チャネル切換えインターフェイスを表示する。チャネル切換えインターフェイスは、複数の入力端子と、出力端子と、仮想スイッチとを備え、入力端子および出力端子の間の経路のオン・オフ状態を表す組合せ型スイッチングマトリクスを表示する。 （もっと読む）

【課題】被試験体である回路部品に対して試験信号のタイミングに依存することなく任意のタイミングで負荷試験を行うことができる回路部品試験装置および方法を提供する
【解決手段】複数の外付端子Ｔ１−Ｔ４を有する回路部品１０の試験装置は、複数の外付端子にそれぞれ試験負荷を出力する複数の第１バッファアンプＡｔ１−Ａｔ４と、複数の外付端子の負荷状態をそれぞれ入力し測定信号Ｍ１−Ｍ４として出力する複数の第２バッファアンプＡｍ１−Ａｍ４と、ｍ複数の第１バッファアンプからｍ試験負荷を出力させながら複数の第２バッファアンプを順次駆動して測定信号を出力させるように制御する制御手段２２と、を有する。 （もっと読む）

【課題】デバイスの試験用プログラムの修正に伴う試験実行時間の変化を容易に比較することができるデータ表示装置を提供する
【解決手段】デバイスの試験用プログラム毎に計測された実行時間データを格納する実行時間データ格納部と、格納された実行時間データから、基準となる実行時間データと比較対象となる実行時間データの選択を受け付ける操作受付部と、選択された実行時間データについて、比較対象となる実行時間データと基準となる実行時間データとの差分値を表示する実行時間表示制御部とを備える。 （もっと読む）

【課題】被テストデバイスの不良箇所の位置を３次元的に特定する。
【解決手段】故障解析装置７０には、被テストデバイスである半導体デバイス（ＤＵＴ）２１にレーザ光を照射して、照射された被テストデバイスの特定箇所を加熱して熱起電流を発生させるレーザ照射手段と、前記レーザ光を水平方向及び垂直方向に走査して前記被テストデバイスの光加熱抵抗変化画像を撮影する撮影手段と、水平方向の前記光加熱抵抗変化画像と前記被テストデバイスの平面レイアウト画像を水平方向の位置座標が同一となるように重ね合わせる第１の位置座標設定手段と、縦方向の光学ステージ位置情報と前記被テストデバイスの断面情報を縦方向の位置座標が同一となるように重ね合わせる第２の位置座標設定手段とが設けられる。 （もっと読む）

【課題】半導体検査装置から得られた半導体集積回路の異常信号と関連する回路を精度よく抽出する半導体集積回路の故障解析方法、故障解析装置、及び故障解析プログラムを提供する。
【解決手段】半導体検査装置より得た半導体集積回路の解析データに含まれる異常信号データについて解析データにおける装置座標系の座標を求める信号検出工程と、半導体集積回路の複数の基準点について装置座標系の座標と半導体集積回路の設計データにおける設計座標系の座標との対応を求め、装置座標系と設計座標系との座標変換式を求める座標変換工程と、座標変換式による装置座標系の座標と設計座標系の座標との位置誤差を求める誤差算出工程と、座標変換式と位置誤差とを用いて、装置座標系における異常信号の座標から、設計データにおける異常信号に関連する回路を抽出する回路抽出工程と、を有する。 （もっと読む）

【課題】新たなＡＤ変換回路の追加を行わずに、評価回路のバラツキの影響を受けにくく正確なテストを簡易にかつ高速に行う。
【解決手段】カメラのオートフォーカス機構を実現するボイスコイルモータＶＣＭを制御するＶＣＭ制御回路２または２Ａが内蔵され、このＶＣＭ制御回路２または２Ａ内のＤＡ変換回路１０１または１０１Ａのテスト出力端子Ｔｏｕｔを複数のカラムＡＤ変換回路４の全部または一部の複数の入力端にそれぞれ接続可能に構成し、出力回路５からのデジタル信号により、このＶＣＭ制御回路２または２ＡのＤＡ変換回路１０１または１０１Ａの性能評価テストを行う。 （もっと読む）

【課題】使用者にとってわかりやすいＦＢＭを作成する。
【解決手段】メモリマクロ内に配置された通常セル領域およびスペアセル領域の個数および各セル領域のサイズを含む構成情報を回路設計情報から抽出する構成情報抽出工程（Ｓ２）と、メモリマクロに配置された通常セル領域およびスペアセル領域を含めた全てのセル領域に含まれる各メモリセルが不良であるか否かを示す電気テスト結果を順次収集する電気テスト結果収集工程（Ｓ５）と、電気テスト結果の収集順に対応する配列情報を構成情報に基づいて２次元座標値に変換する２次元座標値算出工程（Ｓ８、Ｓ９）と、通常セル領域とスペアセル領域とが識別可能なように電気テスト結果を２次元座標値に基づいて表示する出力工程（Ｓ１０、Ｓ１１）と、を備える。 （もっと読む）

【課題】不良発生の原因や傾向をロット単位又はウェハ単位で容易に把握することができる試験結果表示装置を提供する。
【解決手段】ウェハマップ表示装置１５は、複数のウェハ上に形成されたＤＵＴに対する試験によって得られた試験結果から、ウェハ上の位置が同じであるＤＵＴについての試験結果を検索するデータ検索部２１ａと、データ検索部２１ａによって検索された試験結果を重ね合わせたウェハマップを作成するウェハマップ作成部２１ｂと、ウェハマップ作成部２１ｂで作成されたウェハマップを表示装置１５ｂに表示する表示制御部２２とを備える。 （もっと読む）

【課題】ポゴタワー電気チャネル自己検査式半導体試験システムの提供。
【解決手段】本ポゴタワー電気チャネル自己検査式半導体試験システムは、ショートボードを提供し、その各接点をロードボード上のポゴタワーの各種ポゴピンに電気的に接続し、それぞれ回路を形成させ、さらに自己検査コントローラが異なる検査信号を各電源チャネル、各伝送チャネル、各駆動チャネルに入力し、上述の回路を通し、複数のパラメータ検出ユニットが各電源チャネル、各伝送チャネル、各駆動チャネルが上述の検査信号を受けて発生する応答信号を検出し並びに判断する。これにより本発明はウエハ試験の前に、各電気チャネルの開路或いは短絡状態が正常であるか、或いは漏電が発生しているか否かを自己検査できる。 （もっと読む）

【課題】半導体装置の診断の所要時間を短縮し、且つ、診断の精度を向上させるための半導体装置の診断装置及び診断方法を提供する。
【解決手段】発光解析によって取得された半導体装置の各セルのトランジスタの発光像情報、並びにレイアウトを含む設計情報に基づいて、発光像情報の発光位置情報に対応する故障セルリストを作成し、設計情報から接続関係を示すトランジスタ回路網リスト及び診断パターンを作成する故障セルリスト作成部１４ａと、設計情報、診断パターン、及び故障辞書に基づいて、セル内のトランジスタの基板電流に関するシミュレーションを実行して、セル内のトランジスタの基板電流を含む発光箇所辞書を作成する発光箇所辞書作成部１４ｃと、発光像情報、設計情報、及び発光箇所辞書に基づいて、第１故障回路網候補の中から第２故障回路網候補を抽出する故障回路網抽出部１４ｄと、第２故障回路網候補を出力する出力部１８と、を備えている。 （もっと読む）

【課題】ユーザの負担を増大させることなしにユーザの待ち時間を短縮することで効率的に信号波形を観察することができる半導体試験装置及び半導体試験方法を提供する。
【解決手段】半導体試験装置１は、ＤＵＴ３０に試験信号Ｓ１〜Ｓｎを印加して得られる信号Ｄ１〜Ｄｎと所定の判定電圧値とを比較するコンパレータ１５ｂと、コンパレータ１５ｂの比較結果と予め定められた期待値とが一致するか否かを所定のタイミングで判定する判定部１６と、判定部１６の判定結果が変化する変化点を示す変化点情報を判定部１６に設定される判定タイミング毎に記憶する記憶部２５と、判定部１６に設定した判定タイミングについての変化点情報が記憶部２５に記憶されている場合に、コンパレータ１５ｂに設定すべき判定電圧値と記憶部２５に記憶されている変化点情報との大小関係に応じてＤＵＴ３０に対する試験を実施するか否かを制御する制御部２４とを備える。 （もっと読む）

【課題】診断時における使用者の負担を軽減することができる。
【解決手段】被試験デバイスを試験する複数の試験モジュールを備える試験装置を診断する診断装置であって、複数の試験モジュールのそれぞれの種類および接続関係が記述された構成情報を記憶する構成記憶部と、構成情報に基づいて、複数の試験モジュールのそれぞれを診断するための診断用パターンを記述したパターンファイルを生成する生成部と、複数の試験モジュールのそれぞれに対して、対応する診断用パターンに応じた診断用信号を発生させて、それぞれの試験モジュールを診断する診断部と、を備える診断装置を提供する。 （もっと読む）

【課題】ユーザの負担を増大させることなしにユーザの待ち時間を短縮することで効率的に信号波形を観察することができる半導体試験装置及び半導体試験方法を提供する。
【解決手段】半導体試験装置１は、ＤＵＴ３０に試験信号Ｓ１〜Ｓｎを印加して得られる信号Ｄ１〜Ｄｎと判定電圧値とを比較するコンパレータ１５ｂと、この比較結果と期待値とが一致するか否かを所定のタイミングで判定する判定部１６と、予め設定された最小値から最大値まで判定電圧値の大きさを徐々に変化させつつ判定部１６の判定結果を取得する第１制御を行い、第１制御が終了する前に取得した判定結果が変化した場合には、判定部１６における判定のタイミングを所定量だけ変化させてから第１制御を新たに開始する第２制御を行う制御部２４と、制御部２４で取得された判定結果を用いてＤＵＴから得られる信号Ｄ１〜Ｄｎの信号波形を表示部２３に表示する表示制御部２６とを備える。 （もっと読む）

【課題】ユーザに対して煩雑な作業を強いることなしに直流試験の試験結果を容易に把握することができ、これにより試験効率を高めることができる半導体試験装置を提供する。
【解決手段】半導体試験装置１は、半導体デバイスに直流信号を印加して半導体デバイスから得られる直流信号が所定の規格内であるか否かの試験（直流試験）に用いられる複数の測定装置３０ａ〜３０ｎと、測定装置３０ａ〜３０ｎの各々から得られる測定結果と直流試験の試験条件（パス／フェイル判定に用いる直流信号の許容上限値及び許容下限値）とを関連付けたグラフを作成するグラフ作成部２５と、グラフ作成部２５で作成されたグラフを表示部２７に表示する表示処理部２６とを備える。 （もっと読む）

【課題】集積回路のデバイス構造をナノプロービングするための方法を提供する。
【解決手段】この方法は、デバイス構造の第１の領域全体にわたって、第１の領域に近接する少なくとも１つのプローブを使用して、１次荷電粒子ビームを走査することを含み、デバイス構造の第２の領域は１次荷電粒子ビームからマスクされる。この方法は、２次電子イメージを形成するために、デバイス構造の第１の領域および少なくとも１つのプローブから放出される２次電子を収集することをさらに含む。２次電子イメージは、結像部分としての第１の領域および少なくとも１つのプローブと、非結像部分としての第２の領域とを含む。別の方法として、第２の領域は、第１の領域よりも速い走査速度で荷電粒子ビームによって走査可能であるため、結果として第２の領域は２次電子イメージの結像部分でもある。 （もっと読む）

【課題】解析対象ネットに対して前段に位置する前段ネットからのＥＢＡＣ反応を防止した解析ヒット率の高いＥＢＡＣ解析方法及びそれに好適な装置を提供する
【解決手段】解析対象である解析対象ネット１０００に対して出力用のプリアンプ３に接続された第１のプローブ針１を接触する。また、前段ネット１１００または前段ネット１１００の電源配線１０１０に設置された第２のプローブ針２を接触する。プローブ針の接触後、電子ビームを照射し解析対象ネット１０００に対する。解析対象ネット１０００に蓄積された電荷はプリアンプ３を介して外部に出力される一方で、前段ネット１１００に蓄積された電荷は第２のプローブ針２を介して出力され前段ネットから排除される。これにより、ＥＢＡＣ解析時には前段ネット１１００の誤表示を防ぐことができる。 （もっと読む）

【課題】操作性が高いモジュール状態表示装置１２及びソースコードデバッガを提供する。
【解決手段】モジュール状態表示装置１２は、ＩＣテスタ１４を構成する各モジュールの設定状態を表示する装置であって、各モジュールの設定状態が記述されているテストプログラムのソースコードから表示させたいモジュール情報を選択する選択部４３と、選択されたモジュール情報を各モジュールの設定状態を表示するモジュール状態表示エリアに登録する登録部４４と、登録部４４により登録されたモジュール情報を自動更新する自動更新部４５とを備える。ユーザに表示させたいモジュール情報をソースコードから選択させ、選択されたモジュール情報を登録し、登録されたモジュール情報をポーズ行ごとに自動更新する。 （もっと読む）

【課題】ある試験測定機器が検出したイベントにより、他の試験測定機器の取り込みをトリガする際に、正確な同期をとれるようにする。
【解決手段】ハブ１８は、複数の試験測定機器１２〜１５の各々に結合されている。各試験測定機器は、ハブから受けたハブ・イベントに応答して取り込みをトリガする。この際、各試験測定機器は、機器イベントを発生し、ハブは、これら機器イベントを組合せてハブ・イベントを発生する。各試験測定機器は、ハブから入力部までのコミュニケーションの時間遅延にほぼ類似の出力部からハブまでのコミュニケーションの時間遅延がある。構成モードでは、ハブが試験測定機器から受けたイベントを試験測定機器に戻し、試験測定機器がハブから戻るイベントの時間を測定する。 （もっと読む）

【課題】被試験デバイスの試験に要する時間をより詳細に測定して、試験速度の高速化および生産性の向上を図ることを目的とする。
【解決手段】ＤＵＴ２のテストを行う１または複数の制御カード１と当該制御カード１の制御を行うコントローラ３とを備える半導体試験装置であって、制御カード１に備えられ、この制御カード１に設けたテスト実行部１３を制御するために要する制御時間ＴＢを計測するカード側タイマ１２と、コントローラ３に備えられ、カード側タイマ１２が測定する制御時間ＴＢに基づいてテスト実行部１３がＤＵＴ２のテストを行うために確保される待機時間ＴＷを変更する待機時間変更部２４と、を備えている。 （もっと読む）