【課題】期待値を予め準備することなく、またテストパターンの数が制限されることなく半導体集積回路のテストを行う。
【解決手段】ＰＲＰＧ２０で、タップ及びシード（設定値）をセットして、ランダムな入力パターンを大量に発生し、基準の半導体集積回路３２Ａ、３２Ｂ、３２Ｃ、及びテスト対象の半導体集積回路３４へ発生した入力パターンを入力する。期待値生成回路２２で、基準の半導体集積回路３２Ａ、３２Ｂ、３２Ｃの出力パターンに基づいて期待値パターンを生成し、判定回路２４で、期待値生成回路２２で生成された期待値パターンとテスト対象の半導体集積回路３４の出力パターンとを比較することにより、テスト対象の半導体集積回路３４のパス／フェイル判定を行う。フェイル判定の場合には、入力パターン発生時の設定値をメモリ２６に記憶する。 （もっと読む）

【課題】高速側判定結果データおよびＤＵＴ判定結果データを同期して表示することが可能な半導体試験装置を実現する。
【解決手段】異なる速度のパターンデータである低速側パターンデータおよび高速側パターンデータを用いて被試験対象デバイスの試験を行い、被試験対象デバイスからの出力信号に応じて低速側判定結果データと高速側判定結果データを取得し、低速側判定結果データと高速側判定結果データの論理和であるＤＵＴ判定結果データと高速側判定結果データを表示部に表示する半導体試験装置において、低速側パターンデータの区切りを示す低速区切り信号の周期毎に高速側判定結果データに含まれるフェイル数をカウントし、カウント値を記憶するフェイル制御部と、カウント値に従って高速側判定結果データをＤＵＴ判定結果データに同期させて表示部に表示させる演算制御部とを備える。 （もっと読む）

【課題】プローブの位置を補正して、プローブを正確に且つ迅速に当接させる。
【解決手段】基板検査装置は、検査点と導通接触する検査端子と、接地点と導通接触する接地端子を備えるプローブと、検査端子及び接地端子をそれぞれ基板の検査点及び接地点に当接するための駆動手段と、駆動手段を基板の検査に応じて駆動制御するための制御手段と、基板の検査点及び接地点とプローブの検査端子及び接地端子とを撮像する撮像手段と、撮像手段が撮像する撮像情報から、検査対象となる検査点及び接地点の目標位置情報と、検査端子及び接地端子の先端の端子位置情報とを検出する検出手段と、検出手段が検出する目標位置情報及び端子位置情報を基に、目標ベクトル情報及び端子ベクトル情報を算出する算出手段と、算出手段の目標ベクトル情報及び端子ベクトル情報を基に、検査点及び接地点に検査端子及び接地端子を接触させるための補正情報を算出する補正手段とを備える。 （もっと読む）

【課題】トランジスタレベルの故障診断で複数の故障候補が得られた場合に、故障候補をさらに絞り込むことができるようにすること。
【解決手段】故障箇所絞込み装置は、トランジスタレベルで故障箇所を絞り込むことで得られた複数の故障候補を、電位コントラスト（ＶＣ：Ｖｏｌｔａｇｅ Ｃｏｎｔｒａｓｔ）法で観測可能な故障候補とそれ以外の故障候補に分類する故障候補分類部と、複数の故障候補を分類結果に応じてレイアウト図上に表示する表示部と、を有する。 （もっと読む）

【課題】稼働効率を低下させることなく、試験の信頼性の向上させる。
【解決手段】本発明に係るＥＳＤ試験装置１は、耐性試験用の静電気放電を発生させるＥＳＤ発生手段１１と、静電気放電の波形特性を測定するＥＳＤ波形測定手段２１，２２と、静電気放電の発生回数をカウントするカウンタ２３と、該発生回数が閾値に達した場合に静電気放電の波形特性の測定を行う制御手段１６とを備える。制御手段１６は、波形特性が所定の規格に適合するか否かを判定し、適合しないと判定した場合に耐性試験の実施を禁止することが好ましい。 （もっと読む）

【課題】ＩＣテスタにおいて、オーバーレンジすることなく高精度レンジで波形測定を行なえるようにする。
【解決手段】多階調電圧を出力するＩＣを試験するＩＣテスタであって、ＩＣの出力電圧から減算するオフセット電圧を発生するオフセット電圧発生器と、オフセット電圧が減算された出力電圧をディジタイズして得られた値を測定データとするＡ／Ｄ変換器と、ＩＣにテストパターンを出力して得られた測定データに基づく測定値を格納する試験を、オフセット電圧を変化させて複数回行ない、オーバーレンジおよびアンダーレンジが発生していない測定値を抽出する高精度波形測定制御部とを備えたＩＣテスタ。 （もっと読む）

【課題】テストパタンの準備を行うことなく論理検証を実行できる論理回路設計検証装置及び論理回路設計検証方法を提供すること
【解決手段】検証モデル生成部１１０は検証基準回路ＲＴＬ２１０と、検証対象回路ＲＴＬ２２０と、に基づいて検証基準回路と検証対象回路に同一信号を入力し、かつ各々の回路から異なる出力信号を出力する検証モデル１４０を生成する。アサーション生成部１２０は、検証基準回路と前記検証対象回路との等価性検証に用いる条件を含む情報が記述された設計ファイルに基づいて、検証基準回路からの出力信号と、検証対象回路からの出力信号と、が一致することを検証するためのアサーションを生成する。プロパティ検証部１３０は検証モデル１４０と、アサーション１５０と、を用いて検証対象回路が検証基準回路と論理的に等価であるか否かを検証する。 （もっと読む）

【課題】微細な場所の状態を高精度で検出することができ、半導体デバイスに生じる欠陥の解析に適用可能な準静電界解析装置及び準静電界解析方法を提供する。
【解決手段】レーザ光の波長よりも小さいサイズの孔を有する近接場プローブ１５を介して検査対象１０に光を照射する。また、準静電界検出プローブ１６を検査対象１０の表面近傍に配置し、光の照射により発生する準静電界を検出する。制御部２０は、検査対象１０の光照射位置に対応する位置情報を画像処理部１９に出力する。画像処理部１９は、準静電界検出プローブ１６で検出された準静電界の強度を制御部２０から入力される位置情報に対応付けて信号処理し、ステージ１１の移動にともなって検査対象１０の表面状態の画像を生成する。 （もっと読む）

【課題】外乱の影響による検査精度の低下を事前に評価できる回路検査装置を提供する。
【解決手段】測定部位１０２に接続する接続部１０と、測定部位１０２に対応する測定を行う測定部７０と、接続部１０と測定部７０との間で測定部位１０２に対して接続される素子として、直列に接続される抵抗器Ｒ２２・Ｒ２３・・・および／または直列に接続されるコイルＬ３２・Ｌ３３・・・を備える直列評価部２１と、接続部１０と測定部７０との間で測定部位１０２に対して接続される素子として、並列に接続される抵抗器Ｒ４１・Ｒ４２・・・および／または直列に接続されるコンデンサＣ５１・Ｃ５２・・・を備える並列評価部４１と、のうち少なくともいずれか一方を備える評価部２０と、評価部２０の素子を測定部位１０２に対して選択的に直列あるいは並列に追加接続可能とするともに、評価部２０の定数を設定する切替部６０とを具備した。 （もっと読む）

【課題】被測定信号における波形観測結果とＳ２１特性との関連付けが容易に行える。
【解決手段】波形観測装置１は、被試験デバイス７０を介して入力した被測定信号における離散デジタル波形データの線スペクトルと記憶部３２に記憶した校正用線スペクトルとの差分を補間処理した後に平滑化処理して得たＳ２１計測データのスペクトラムと、設定入力部４０からの操作に基づきＳ２１計測データの周波数を変分した後、再度移動平均を取って算出して得たＳ２１調整データのスペクトラムと、該Ｓ２１調整データと記憶部３２に記憶された校正用の離散デジタル波形データをフーリエ変換して得た演算用スペクトルとから得たれた予測波形スペクトルを逆フーリエ変換した予測波形データの波形を表示部６０に並列表示する。 （もっと読む）

【課題】変調信号を用いたバースト信号で試験可能にするとともに、かつ出力レベルを所望レベルに短時間に精度良く追い込み、その後に所望の測定ができる技術を提供する。
【解決手段】信号発生部１０が、いずれの周期Ｔａでも、周期Ｔａ内のベースバンド信号のレベルの変化が同一の変化を示すベースバンド信号を生成してＲＦ信号で変調し、変調されたＲＦ信号を外部へ送る。外部の通信用デバイスからオン区間Ｔｏとオフ区間（Ｔａ―Ｔｏ）でなる周期Ｔａのバースト信号を、レベル測定部３０が受けて、そのバースト信号の各周期Ｔａのオン区間Ｔｏ内の出力レベルを測定し、判定部４０及びレベル制御部５０は、測定された出力レベルが、目標値内になるように、通信用デバイスに入力するバースト信号のレベルを制御する構成とした。 （もっと読む）

【課題】誤動作を引き起こすこと無くテスト時間を短縮するＬＳＩ試験装置、ＬＳＩ試験方法を提供する。
【解決手段】ＬＳＩ試験装置は、試験部と、判定部と、選択部と、制御部とを具備する。試験部）は、単独で試験可能な回路ブロックを複数備える半導体集積回路の指定された１または複数の回路ブロックを含む試験ブロックを並列に試験する。判定部は、試験部による試験の結果に基づいて、回路ブロックの動作の良否を判定する。選択部は、試験ブロックが判定部によって動作不良と判定された回路ブロックを含むとき、試験ブロックを複数のブロック群に振り分ける。この複数のブロック群のうちの少なくとも１つのブロック群は動作不良と判定された回路ブロックのみを含む。制御部は、動作不良と判定された回路ブロックのみを含むブロック群を再試験するように試験部に指示する。 （もっと読む）

【課題】被試験デバイスのビット誤り率や波形測定・表示を行う際に必要なパラメータ値設定を簡便に行える誤り率測定装置及び方法を提供する。
【解決手段】操作入力部１６からの所定操作により誤り率測定部１１又は波形測定部１３の何れか一方の測定部のトラッキング設定がＯＮされると、制御部１８が他方の測定部のパラメータ値の問い合わせをしてトラッキングＯＮ設定された側の測定部に出力する。そして、トラッキングＯＮ設定された側の測定部は、問い合わせをしたパラメータ値をトラッキング設定がＯＮ状態の測定部に反映してパラメータ値の同期を図っている。 （もっと読む）

【課題】複数の試験モジュールを制御する。
【解決手段】被試験デバイスを試験する試験モジュール部と、試験モジュール部を制御する制御パケットを生成する試験制御部と、試験制御部から制御パケットを受けて試験モジュール部に送信する接続部とを備え、試験モジュール部は、第１のパケット構造の制御パケットに応じて動作する第１試験モジュールと、第１のパケット構造の制御パケットに拡張領域が追加された第２のパケット構造の制御パケットに応じて動作する第２試験モジュールとを有する試験装置を提供する。 （もっと読む）

【課題】特別な検査装置を要することなく、基板への実装状態の適否を容易且つ迅速に検査可能な電子部品の提供。
【解決手段】デバイス１に内蔵されたＣＰＵ１４は、Ｉ／Ｆ１７が外部端末３から検査開始コマンドを受信したことを契機として検査処理を開始し、冗長端子１１である検査用端子１３をプルアップ抵抗付きの入力に切り替え、検査用端子１３に所定電圧を印加し、検査用端子１３の入力電圧を検出し、検出した入力電圧を検査結果として外部端末３へ送信する。 （もっと読む）

【課題】ウェハ上のどの位置にフェイルが密集しているのかを容易に判別し、フェイルの解析にかかる時間を短縮することが可能なフェイルビットマップ表示装置を実現することにある。
【解決手段】複数の被試験対象デバイスのそれぞれの試験結果である複数のフェイルビットマップデータをフェイルビットマップの該当座標に圧縮して表示部に表示するフェイルビットマップ表示装置において、該当座標にあるフェイルの数に応じて該当座標の表示形態を決定する表示決定手段と、表示決定手段で決定された該当座標の表示形態を表示部に表示させる表示制御手段とを備える。 （もっと読む）

【課題】小型の集積回路や底面に端子が形成された集積回路が実装された検査対象基板、および内層実装型の検査対象基板を短時間で確実に検査する。
【解決手段】集積回路Ｘ１，Ｘ２・・が実装された検査対象基板Ｐの良否を電気的に検査する回路基板検査装置であって、検査対象の集積回路Ｘに電磁波を選択的に照射した状態において、集積回路Ｘにおける電源端子Ｔｖが接続されているべき電源パターンＰｖと信号端子Ｔｓが接続されているべき信号パターンＰｓとの間の電気的パラメータ、および信号パターンＰｓと集積回路Ｘにおけるグランド端子Ｔｇが接続されているべきグランドパターンＰｇとの間の電気的パラメータを測定し、測定した電気的パラメータに基づいて各導体パターンＰｖ，Ｐｓ，Ｐｇに対する各端子Ｔｖ，Ｔｓ，Ｔｇの接続状態の良否を検査する。 （もっと読む）

【課題】信号品質検証作業に必要なコストと工数とを削減できる検査システムを提供すること。
【解決手段】入出力両用プローブ１で本検査システムの入出力接続を切り替えることで、波形発生部８、エンファシス部７、及び入出力両用プローブ１から成る回路系統により、任意波形発生機としての機能を実現すると共に、ＬＳＩのジッタ耐性検証を可能にしている。また、入出力両用プローブ１で本検査システムの入出力接続の切り替えることで、イコライザ部９、波形表示部１０、及び入出力両用プローブ１から成る回路系統により、オシロスコープとしての波形観測を可能にしている。さらに、波形発生部８、エンファシス部７、イコライザ部９、入出力両用プローブ１、及びデータエラー検出部１１から成る回路系統を、それぞれ２チャンネルの処理が可能なものとすることにより、ＢＥＲＴなどによる論理ビットエラーの検証が可能となる。 （もっと読む）

【課題】本発明は半導体デバイス検査方法及び装置に関し、複雑な配線構造のデバイスでも故障箇所特定が可能になる半導体デバイス検査方法及び装置を提供することを目的としている。
【解決手段】荷電粒子線装置内に、荷電粒子線を変調する機能と、荷電粒子線をデバイス上の任意の位置に照射する機能と、単数又は複数のプロービング用探針及び探針移動機構を組み込んだ半導体検査装置を設け、該半導体検査装置は、半導体デバイスに変調された荷電粒子線を照射する手段と、該荷電粒子線を照射することによって発生する電気信号を探針のプロービングにより検出する手段と、入射荷電粒子の応答特性と検出される信号の応答特性を比較して半導体デバイスの欠陥箇所を特定する手段と、を有し、前記単数又は複数のプロービング用探針は、容量結合によりグランドポテンシャルに接続されて構成される。 （もっと読む）

【課題】ロジックプローブが未知のロジック信号を検出したときに、各測定チャネルに最適な閾値を短時間で自動設定できるロジック信号測定装置を提供すること。
【解決手段】複数ビットよりなる測定対象ロジック信号を、コンパレータを有するプローブを介して取り込み、表示部に表示するように構成されたロジック信号測定装置において、前記コンパレータの閾値をＨレベルまたはＬレベルの方向に所定量ずつ自動的に変化させながら前記コンパレータの出力信号のレベル変化点を検出することにより、前記コンパレータの閾値を設定する閾値設定手段を設けたことを特徴とするもの。 （もっと読む）