プリント回路基板の検査システム及びプリント回路基板の検査方法
【課題】信号品質検証作業に必要なコストと工数とを削減できる検査システムを提供すること。
【解決手段】入出力両用プローブ１で本検査システムの入出力接続を切り替えることで、波形発生部８、エンファシス部７、及び入出力両用プローブ１から成る回路系統により、任意波形発生機としての機能を実現すると共に、ＬＳＩのジッタ耐性検証を可能にしている。また、入出力両用プローブ１で本検査システムの入出力接続の切り替えることで、イコライザ部９、波形表示部１０、及び入出力両用プローブ１から成る回路系統により、オシロスコープとしての波形観測を可能にしている。さらに、波形発生部８、エンファシス部７、イコライザ部９、入出力両用プローブ１、及びデータエラー検出部１１から成る回路系統を、それぞれ２チャンネルの処理が可能なものとすることにより、ＢＥＲＴなどによる論理ビットエラーの検証が可能となる。
【解決手段】入出力両用プローブ１で本検査システムの入出力接続を切り替えることで、波形発生部８、エンファシス部７、及び入出力両用プローブ１から成る回路系統により、任意波形発生機としての機能を実現すると共に、ＬＳＩのジッタ耐性検証を可能にしている。また、入出力両用プローブ１で本検査システムの入出力接続の切り替えることで、イコライザ部９、波形表示部１０、及び入出力両用プローブ１から成る回路系統により、オシロスコープとしての波形観測を可能にしている。さらに、波形発生部８、エンファシス部７、イコライザ部９、入出力両用プローブ１、及びデータエラー検出部１１から成る回路系統を、それぞれ２チャンネルの処理が可能なものとすることにより、ＢＥＲＴなどによる論理ビットエラーの検証が可能となる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はプリント回路基板の検査システム及びプリント回路基板の検査方法に係り、特に、ＬＳＩ（Large Scale Integration）が配設されたプリント回路基板の動作を検証するために必要となる複数の作業工程の各々を、１つの検査システムで実施できるプリント回路基板の検査システム及びプリント回路基板の検査方法に関する。
【背景技術】
【０００２】
近年、プリント回路基板は、回路基板上を流れるシリアル信号の高速化に伴い、特に、ＬＳＩ−ＬＳＩ間を流れる信号について、その相互接続に問題を生じさせないことが技術上の留意点となり、このため、最近のプリント回路基板では、ＬＳＩにプリエンファシス機能や、イコライザ機能を設けることが必須となってきている。
しかしながら、例えば、このイコライザ機能に関しては、ＬＳＩ内部での処理であり、よって、ハードウェアのシステム設計者が、このイコライザ機能について、それが正常に機能しているか否かを確認することは容易ではない。
【０００３】
このイコライザ機能が正常に機能しているか否かを確認するには、開発初期の設計段階において、評価の対象となる基板上に、ＬＳＩのエラー検出機能にアクセスできるような回路を予め盛り込んでおく必要や、確認時に専用の冶具が必要になる場合があり、基板の実装面積の縮小、改版回数の増加、及び専用冶具の設計等の面で、工数、費用、開発ＬＴ等の負担が増えることになる。
また、最新のオシロスコープでは、イコライザを介した後の波形を予測する機能を有しており、これにより、波形的な問題箇所等の推測は可能ではあるが、データビットの具体的な信号値（‘０’ｏｒ‘１’）に関わるエラーなどは検出できず、このため、信号品質の検証作業としてはオシロスコープの使用だけでは十分ではなく、追加的に、論理ビットエラーの検証作業や、ＬＳＩのジッタ耐性検証作業等を行う必要が有る。
【０００４】
さらに、波形観測、論理ビットエラーの検証、ＬＳＩのジッタ耐性検証等の作業工程では、それぞれ目的に応じた測定機（或いは検査機）等を使用するので、この測定機等の入出力用のプローブを設ける必要があることなどの関係から、測定機の取替え、及び専用冶具やプローブ等の付け替え作業が頻発することになり、このため、信号品質検証作業のためのコストや、工数を増大させるので、このような問題点の解消が課題である。
【０００５】
なお、この分野に関する公知技術として、特許文献１には、プローブピン切替スイッチの操作により、測定機を測定部に選択的に接続する旨の技術が開示されている。
また、特許文献２には、信号ラインとテスト信号ラインとを接続または分離させる旨の技術、及びテストパッドと接続部材を使用する旨の技術が開示されている。
また、特許文献３には、調整用テスト信号を発生させる技術、及び、エンファシスとディエンファシスを行う旨の技術が開示されている。
また、特許文献４には、ＬＳＩ間の基板上における接続試験、及びプローブをテスト端子に接触させて測定する旨の技術が開示されている。
さらに、特許文献５には、試験パターンをＤＵＴに供給し、ＤＵＴからの出力信号を受けて期待値と比較することで、ビット誤り個数を計数する旨の技術が開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００１−１３３４９１号公報
【特許文献２】特開２００５−１０１４７号公報
【特許文献３】特開昭６２−４９７９６号公報
【特許文献４】特開平５−５２９１０号公報
【特許文献５】特開平８−２３３９１１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところで、上記背景技術で述べた従来のプリント回路基板にあっては、昨今、シリアル信号の高速化に伴って、信号伝送速度が５〔Ｇｂｐｓ〕を超えるような高速シリアルインターフェースを使用する場合には、ＬＳＩの受信側にＦＦＥ（Feed Forward）やＤＦＥ（Decision Feedback）などのイコライザ機能が盛り込まれることが当たり前になってきているが、ＬＳＩの内部処理であるイコライザ機能を有した受信側との相互接続に関する信頼性の検証には、波形等、目視で確認できるような検証だけでは十分ではなく、論理ビットのエラーを検証できるＢＥＲＴ（Bit Error Rate Tester）等を用いた検証も必要とされている。
【０００８】
しかしながら、製品として、部品が実装された基板に対してもＰＡＤ（部品パッド）やＶｉａ（下層の配線と上層の配線とを電気的につなぐ接続領域）などにプローブをハンダ付けすることで信号採取が可能なオシロスコープとは違い、実際のＰＣ（パーソナル・コンピュータ）やサーバ装置などの電子機器に組み込まれている回路の伝送路（即ち、ＣＰＵや部品などが載ったマザーボード等のプリント基板上の配線パタンを有する伝送路）を通る高速シリアル信号の信号品質に関する検証作業においては、ＢＥＲＴや任意波形発生器などの測定機は入出力にＳＭＡケーブルなどを必要とする。即ち、実際の基板側にその入出力のためだけの専用入出力基板を設計・製造して用意しておくか、若しくは基板側の設計にＳＭＡコネクタなどを盛り込んでおくこと等が必要である。
【０００９】
但し、専用入出力基板を用意するといった対策や、基板側の設計にＳＭＡ(Sub Miniature Type A)コネクタを盛り込んでおくなどの対策では、いずれの場合にあっても、設計、評価等の開発コストに影響が有り、また、測定の目的に応じて、測定機やプローブ、ＳＭＡケーブルの繋ぎ変えなどの作業も必要となってくる。よって、昨今の高速シリアルインターフェースにおける信号品質検証作業にあっては、これらの開発コストや、検証作業の効率化を図ることが課題となっている。
【００１０】
なお、特許文献１〜５に開示されている各技術は、公知技術の範囲で本発明と抵触する箇所を有してはいるが、本発明のように、信号入出力用のプローブの内部に、検査システム内部の回路系統を切り替えるための切り替えスイッチを内蔵するものではない。
本発明の目的は、上記の課題に鑑みて、信号品質検証作業に必要なコストと工数とを削減できる測定システムを提供することにある。
【課題を解決するための手段】
【００１１】
上記課題を解決するために、本発明に係るプリント回路基板の検査システムは、ＬＳＩ（Large Scale Integration）を配設したプリント回路基板の動作時の品質を検査するためのプリント回路基板の検査システムであって、複数の検査項目に対応した複数の回路系統と、前記回路系統を選択するための切り替えスイッチを内蔵して検査対象であるプリント回路基板との接続を担う信号入出力用のプローブと、を備えたことを特徴とする。
【００１２】
また、本発明に係るプリント回路基板の検査方法は、ＬＳＩ（Large Scale Integration）を配設したプリント回路基板の動作時の品質を検査するためのプリント回路基板の検査方法であって、複数の検査項目に対応した複数の回路系統を設けると共に前記複数の回路系統のいずれか１つを選択するための切り替えスイッチをプローブ内部に設置し、前記検査の実施に際しては、前記切り替えスイッチを前記検査項目に対応して設定すると共に、前記プローブの先端を前記プリント回路基板上の回路部分に接続することを特徴とする。
【発明の効果】
【００１３】
以上説明したように、本発明のプリント回路基板の検査システムによれば、既成の検査システムが要していたような、外部の測定機の取替え、入出力両用プローブの繋ぎ変えを省略し、しかも専用の冶具等を使用することもなく、複数の検査項目に渡る信号品質の検証作業が実施可能となるので、信号品質の検証作業全体を大幅に効率化することが可能となる効果がある。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施形態に係るプリント回路基板の検査システムの全体構成を示す構成図である。
【図２】本実施形態に係るプリント回路基板の検査システムを用いてプリント回路基板を検査する際の全体のシステム構成を示すものである。
【図３】図２に示すプリント回路基板の検査システムで検査されるプリント回路基板の電気的な回路構成を示す回路図である。
【図４】ジッタ耐性検証のために入出力両用プローブ１を取り付けた際の、ＡＣキャパシター実装用のＰＡＤ１８からＶｉａ１５の間の回路状態を示す回路図である。
【発明を実施するための形態】
【００１５】
以下、本発明のサブタイトルの実施形態について、図面を参照して詳細に説明する。
図１は、本発明の実施形態に係るプリント回路基板の検査システムの全体構成を示す構成図である。
図１に示すプリント回路基板の検査システムでは、任意波形発生機としての機能を実現すると共にＬＳＩのジッタ耐性検証を可能にし、さらに、論理ビットエラーの検証を可能にしている。
【００１６】
同図に示すプリント回路基板の検査システムは、入出力接続を切り替えることによりオシロスコープとしての波形観測を可能とする入出力両用プローブ１，１３と、入出力両用プローブ１，１３内の切り替えスイッチ２，３と、本検査システムの内部スイッチ４と、内部スイッチ４を構成する出力系接続端子５及び入力系接続端子６と、エンファシス部７と、波形発生部８と、イコライザ部９と、波形表示部１０と、データエラー検出部１１と、伝送路１２と、を備える。
【００１７】
以下、本実施形態に係るプリント回路基板の検査システムが有する機能を説明する。
本実施形態に係るプリント回路基板の検査システムは、入出力両用プローブ１で本検査システムの回路系統（より具体的には入出力接続）を切り替えることで、３とおりの検査機能の選択を可能にしている。
まず、図１に示す波形発生部８、エンファシス部７、及び入出力両用プローブ１（出力系の伝達特性補償した後の波形を出力するプローブ）から成る回路系統により、任意波形発生機としての機能を実現すると共に、ＬＳＩのジッタ耐性検証を可能にしている。
【００１８】
また、入出力両用プローブ１で本検査システムの回路系統（より具体的には入出力接続）を切り替えることで、図１に示すイコライザ部９、波形表示部１０、及び入出力両用プローブ１から成る回路系統により、オシロスコープとしての波形観測を可能にしている。
さらに、波形発生部８、エンファシス部７、イコライザ部９、入出力両用プローブ１、及びデータエラー検出部１１から成る回路系統を、それぞれ２チャンネルの処理が可能なものとすることにより、ＢＥＲＴなどによる論理ビットエラーの検証が可能となる。
【００１９】
なお、上記の各検証は、入出力両用プローブ１の内部に設けられている切り替えスイッチ２，３と、エンファシス部７及びイコライザ部９の、出力伝達特性及び入力伝達特性の補償機能によって、本検査システムと接続される外部の測定機の取替えや、プローブやＳＭＡケーブル等の繋ぎ変えに要する作業を要することなく、本検査システムの内部回路への切り替えだけで実施できるように構成しているので、各信号品質の検証作業が効率的になる。
【００２０】
より具体的には、本実施形態に係るプリント回路基板の検査システムは、プリント基板上のパタン化された回路を流れる高速シリアル信号の信号品質を検証する作業において、測定対象のプリント基版に対して、目的に応じてその都度使い分けるオシロスコープや、ＢＥＲＴなどの測定機の取替え、及びその測定機に合わせた入出力用プローブなどの繋ぎ変えをせずに、今日の高速シリアル信号の高速化に伴って必要とされている作業の各々を、１つの検査システムで全て実施できるように構成されているものである。ちなみに、このような作業には、オシロスコープで行う波形観測、ＢＥＲＴで行う論理ビットのエラー検証、任意波形発生機によるＬＳＩのジッタ耐性検証などの作業が有る。
【００２１】
即ち、図１に示すプリント回路基板の検査システムにおいて、入出力両用プローブ１は、プローブ内部にスイッチ機能を備え、切り替えスイッチ２（即ち、被測定対象からの信号の入力側）と、切り替えスイッチ３（即ち、本検査システムの出力側）とを切り替える。本検査システムの内部スイッチ４は、出力系接続端子５（即ち、本検査システム内部の出力系）と入力系接続端子６（即ち、本検査システムの外部からの入力系）との接続を切り変えるスイッチであり、入出力両用プローブ１内のスイッチ（即ち、切り替えスイッチ２，３）に同期して動作する。
【００２２】
即ち、入出力両用プローブ１内のスイッチが、切り替えスイッチ２側に接続されたときは、本検査システムの内部スイッチ４は出力系接続端子５に接続され、他方、入出力両用プローブ１内のスイッチが、切り替えスイッチ３側に接続されたときは、本検査システムの内部スイッチ４は入力系接続端子６に接続される。
エンファシス部７は、波形発生部８から出力される信号に対して、任意のジッタに対するプリエンファシス／ディエンファシス機能を有する。また、入出力両用プローブ１内のスイッチが、切り替えスイッチ３側に接続された場合には入出力両用プローブ１の伝達特性を予め補償できる機能を有する。
【００２３】
イコライザ部９は、ＣＴＬＥ機能、ＦＦＥ機能、及びＤＦＥ機能を有する。また、入出力両用プローブ１内のスイッチが、切り替えスイッチ２側に接続された場合には、入出力両用プローブ１の伝達特性を予め補償できる機能を有する。
前述の、入出力両用プローブ１と、内部スイッチ４のスイッチ機能と、エンファシス部７及びイコライザ部９の伝達特性の補償機能と、によって、本検査システムの入出力系統の切り替えを１つのプローブで実施することが可能となり、既成の測定機には必要であった入力、出力のためのプローブ等の繋ぎ替え作業を省略することができる。
【００２４】
波形表示部１０は、エンファシス部７とイコライザ部９に接続され、例えば、波形発生部８から出力される信号に対するエンファシス部７におけるプリエンファシスなどの効果（即ち、プリエンファシスを加える前と後との波形の差異）、及び入出力両用プローブ１の出力系の伝達特性が補償された後の波形を表示可能とする。
また、波形表示部１０は、被測定対象から、入出力両用プローブ１、→切り替えスイッチ２、→出力系接続端子５の順に、通過してきた入力信号に対して、イコライジング前とイコライジング後の波形を表示することが可能であり、これは即ち、オシロスコープで行う波形観測と同等の機能を有することになる。
【００２５】
データエラー検出部１１は、予め入力される信号の論理ビットを記憶させ、イコライザ部９を通過した入力信号との論理ビットの整合をとることで、エラーの検出を可能にしている。また、データエラー検出部１１は、自己と波形発生部８との整合性（即ち、伝送路１２を介して送信する論理ビットの整合性）を可能としている。
【００２６】
なお、図１に示す入出力両用プローブ１，１３を備える構成により、本検査システムは、２チャンネルに対応することが可能であり、これにより、一方のチャンネルを出力系、他方のチャンネルを入力系に設定し、それぞれのプローブを伝送路の出力、入力側に接続することで、本検査システムからの出力を伝送路に通し、この伝送路を通ってきた信号の波形を測定入力信号に戻すことが可能となり、よって、波形発生部８、データエラー検出部１１、伝送路１２の各機能を併せることで、ＢＥＲＴの機能を実現できることになる。
【００２７】
また、波形発生部８からエンファシス部７を通した出力信号をＬＳＩの入力に入れる場合、エンファシス部７におけるジッタの追加や、プリエンファシスのパラメータを振ることで、該ＬＳＩのジッタ耐性検証を可能としている。
本実施形態に係るプリント回路基板の検査システムでは、前述の構成により、高速シリアル信号の信号品質の検証作業において、既成の検査システムが必要とした他の測定機の取替えや、入出力用のプローブの繋ぎ変え等を必要とせずに、波形観測、論理ビットエラー検証、ジッタ耐性検証などを実施することができる効果がある。
【００２８】
図２は、本実施形態に係るプリント回路基板の検査システムを用いてプリント回路基板を検査する際の全体のシステム構成を示すものである。
同図に示すように、本検査システムを用いて実際にプリント回路基板を検査する際には、測定対象のプリント回路基板と接続されるプローブとして、チャンネル１側に繋がる入出力両用プローブ１（その先端を符号２２で示す）が取り付けらる。また、測定対象のプリント回路基板と接続され、チャンネル２側に繋がるプローブとして入出力両用プローブ１３（その先端を符号２３で示す）が接続される。
【００２９】
図３は、図２に示すプリント回路基板の検査システムで検査されるプリント回路基板の電気的な回路構成を示す回路図である。
同図に示すプリント回路基板は、ＬＳＩ２４，２５と、Ｖｉａ（１４，１５）と、ＡＣキャパシター実装用のＰＡＤ１６，１７，１８と、ＡＣキャパシター１９，２０，２１と、パタン化された伝送路（その一部を符号３０で示す）と、を備えて構成されている。
ＬＳＩ２４，２５は測定対象であり、このＬＳＩ２４とＬＳＩ２５との間に、Ｖｉａ（１４，１５）、ＡＣキャパシター１６，１７，１８、キャパシター実装用のＰＡＤ１９，２０，２１、及びパタン化された伝送路（その一部を符号３０で示す）が配設されている。
なお、ＡＣキャパシター１９，２０，２１は、通常はＰＡＤ１６，１７，１８にハンダ付けされているが、測定目的に応じてＰＡＤ１６，１７，１８から任意に取り外しができるように構成することも可能である。
【００３０】
（使用方法）
図３は、ジッタ耐性検証が行われる場合の入出力両用プローブ１の取り付け位置を示す説明図である。
また、図４は、ジッタ耐性検証のために入出力両用プローブ１を取り付けた際の、ＡＣキャパシター実装用のＰＡＤ１８からＶｉａ１５の間の回路状態を示す回路図である。
以下、図３，４を参照しながら、信号品質の各種検証作業別に、本検査システムの使用方法を説明する。
最初に、ＬＳＩ２４，２５のジッタ耐性検証を行う場合の使用方法について説明する。
まず、入出力両用プローブ１の先端２２を、ＰＡＤ１８のＬＳＩ２５に近い側に接続し、ＡＣキャパシター２１を外した状態にする（図３，４参照）。
【００３１】
図４に示すプリント回路基板において、その伝送路は、ＡＣキャパシター１８を取り外したことで分断されている。このように構成することにより、図２に示す本検査システムの内部スイッチ４が入力系接続端子６（即ち、本検査システムの外部からの入力系）の側に接続され、また、入出力両用プローブ１が切り替えスイッチ３（即ち、本検査システムの出力側）によって出力系にスイッチ設定されている状態で、波形発生部８から出力された波形がエンファシス部７に与えられる。
【００３２】
エンファシス部７からプリエンファシスや出力系の伝送特性を補償されて出力された波形が、入力系接続端子６（即ち、本検査システムの外部からの入力系）、切り替えスイッチ３、入出力両用プローブ１の先端２２の順で通過し、図４に示すＡＣキャパシター実装用のＰＡＤ１８からＶｉａ１５を通って、最終的にＬＳＩ２５に入力される。よって、波形発生部８やエンファシス部７で波形の振幅やジッタ等のパラメータを振ることで、ＬＳＩのジッタ耐性等を調べることが可能になる。
【００３３】
次に、ＬＳＩ２４，２５の論理ビットエラー検証を行う場合の使用方法について説明する。
この場合は、まず、チャンネル１の入出力両用プローブ１を出力設定すると共に、チャンネル２の入出力両用プローブ１３を入力設定にし、入出力両用プローブ１の先端２２をＶｉａ１４に接続し、かつ入出力両用プローブ１３の先端２３をＶｉａ１５に接続する。但し、未だ、この段階では、ＬＳＩ２４，２５は動作させない。この状態で、波形発生部８から出力された信号が、エンファシス部７を通り、入出力両用プローブ１、その先端２２、Ｖｉａ１４、の順に通過し、また、Ｖｉａ１４からＶｉａ１５の間の伝送路を通り、さらに、Ｖｉａ１５から、入出力両用プローブ１３の先端２３、入出力両用プローブ１３、の順に流れ、イコライザ部９でイコライジングされ、最後に、データエラー検出部１１に、信号（元々は波形発生部８から出力された信号）が入力される。
【００３４】
このタイミングで、データエラー検出部１１と、波形発生部８との間で、波形発生部８から出力された信号と、データエラー検出部１１に入力された信号とを照合し、両者間の論理ビットの整合を取る形で、実際の伝送路を通った場合の論理ビットエラーの検証が実施できる。
この検証方法では、擬似的にＬＳＩ２４とＬＳＩ２５との間の信号のやり取りを再現していることになり、ここで、プリエンファシスなどを最適化したときのパラメータは、伝送路が同じである限りは、実際のＬＳＩ２４，２５のパラメータとしても、或る程度調整されたパラメータとして使用できる。なお、ＡＣキャパシター（ここでは、ＡＣキャパシター１９，２０，２１）の取り外し等を実施することで、任意の様々な伝送路間を通過した場合の論理ビットエラーの検証が可能となる。
【００３５】
次に、オシロスコープのような波形観測を実施する場合の使用方法について説明する。
まず、ＬＳＩ２４，２５を動作させた状態で、入出力両用プローブ１を入力設定にし、入出力両用プローブ１の先端２２をＶｉａ１４に繋ぐと、例えば、ＬＳＩ２５から出力された信号が伝送路を通ってきた際のＶｉａ１４における波形観測を実施することが可能となる。
【００３６】
上記の３通りの信号品質の検証作業において、ＬＳＩ２４とＬＳＩとの間の信号品質の検証作業であれば、入出力両用プローブ１，１３の取り外しを省いて、入出力両用プローブ１，１３に設けられた切り替えスイッチを用いた本検査システム内部の回路系統の切り替えと、ＡＣキャパシター（ここでは、ＡＣキャパシター１９，２０，２１）の取り外しなどを行うだけで実施可能である。また、前記ＡＣキャパシターのＰＡＤ（ここでは、ＰＡＤ１６，１７，１８）の設置場所次第では、測定対象（図３）の任意のポイント間の伝送路を通った信号を対象にした信号品質の検証が可能になる。
【００３７】
本実施形態に係るプリント回路基板の検査システム及びプリント回路基板の検査方法によれば、既成の検査システムのような外部の測定機の取替え、入出力両用プローブの繋ぎ変えを省き、かつ専用の冶具等を使用することもなく、前述の３通りの信号品質の検証作業が実施可能となるので、信号品質の検証作業を大幅に効率化できる効果がある。
また、設計者が検証したい測定対象の任意のポイント間の伝送路に関して、その検証ポイント間の両端にＡＣキャパシターを設置することで、任意のポイント間の信号品質の検証ができる効果がある。
【００３８】
なお、本実施形態に係るプリント回路基板の検査システムでは、前述のとおり、プリント回路基板を検査対象としたが、一般に、本発明に係るプリント回路基板の検査システム一般に、ＬＳＩを配設した任意の電気回路に対して適用可能である。
また、本実施形態に係るプリント回路基板の検査システムでは、前述のとおり、検査項目に対応した３通りの回路系統を設けたが、一般に、本発明に係るプリント回路基板の検査システムには、任意の数の回路系統を設けることが可能である。
さらに、本実施形態に係るプリント回路基板の検査システムでは、前述のとおり、各回路系統に配置する回路要素として、エンファシス部、波形発生部、イコライザ部、及びデータエラー検出部を設けるものとしたが、一般に、本発明に係るプリント回路基板の検査システムは、前記の回路要素に限定されるものではなく、任意の種類の回路要素を設けることが可能である。
【産業上の利用可能性】
【００３９】
本発明は、プリント回路基板の検査システムの構築に適用可能であり、特に、プリント回路基板の動作を検証するために必要となる複数の作業工程を、１つの検査システムで実施できるようにしたい場合のプリント回路基板の検査システムの構築に好適である。
【符号の説明】
【００４０】
１，１３ 入出力両用プローブ
２，３ 切り替えスイッチ
４ 検査システムの内部スイッチ
５ 出力系接続端子
６ 入力系接続端子
７ エンファシス部
８ 波形発生部
９ イコライザ部
１０ 波形表示部
１１ データエラー検出部
１２ 伝送路
【技術分野】
【０００１】
本発明はプリント回路基板の検査システム及びプリント回路基板の検査方法に係り、特に、ＬＳＩ（Large Scale Integration）が配設されたプリント回路基板の動作を検証するために必要となる複数の作業工程の各々を、１つの検査システムで実施できるプリント回路基板の検査システム及びプリント回路基板の検査方法に関する。
【背景技術】
【０００２】
近年、プリント回路基板は、回路基板上を流れるシリアル信号の高速化に伴い、特に、ＬＳＩ−ＬＳＩ間を流れる信号について、その相互接続に問題を生じさせないことが技術上の留意点となり、このため、最近のプリント回路基板では、ＬＳＩにプリエンファシス機能や、イコライザ機能を設けることが必須となってきている。
しかしながら、例えば、このイコライザ機能に関しては、ＬＳＩ内部での処理であり、よって、ハードウェアのシステム設計者が、このイコライザ機能について、それが正常に機能しているか否かを確認することは容易ではない。
【０００３】
このイコライザ機能が正常に機能しているか否かを確認するには、開発初期の設計段階において、評価の対象となる基板上に、ＬＳＩのエラー検出機能にアクセスできるような回路を予め盛り込んでおく必要や、確認時に専用の冶具が必要になる場合があり、基板の実装面積の縮小、改版回数の増加、及び専用冶具の設計等の面で、工数、費用、開発ＬＴ等の負担が増えることになる。
また、最新のオシロスコープでは、イコライザを介した後の波形を予測する機能を有しており、これにより、波形的な問題箇所等の推測は可能ではあるが、データビットの具体的な信号値（‘０’ｏｒ‘１’）に関わるエラーなどは検出できず、このため、信号品質の検証作業としてはオシロスコープの使用だけでは十分ではなく、追加的に、論理ビットエラーの検証作業や、ＬＳＩのジッタ耐性検証作業等を行う必要が有る。
【０００４】
さらに、波形観測、論理ビットエラーの検証、ＬＳＩのジッタ耐性検証等の作業工程では、それぞれ目的に応じた測定機（或いは検査機）等を使用するので、この測定機等の入出力用のプローブを設ける必要があることなどの関係から、測定機の取替え、及び専用冶具やプローブ等の付け替え作業が頻発することになり、このため、信号品質検証作業のためのコストや、工数を増大させるので、このような問題点の解消が課題である。
【０００５】
なお、この分野に関する公知技術として、特許文献１には、プローブピン切替スイッチの操作により、測定機を測定部に選択的に接続する旨の技術が開示されている。
また、特許文献２には、信号ラインとテスト信号ラインとを接続または分離させる旨の技術、及びテストパッドと接続部材を使用する旨の技術が開示されている。
また、特許文献３には、調整用テスト信号を発生させる技術、及び、エンファシスとディエンファシスを行う旨の技術が開示されている。
また、特許文献４には、ＬＳＩ間の基板上における接続試験、及びプローブをテスト端子に接触させて測定する旨の技術が開示されている。
さらに、特許文献５には、試験パターンをＤＵＴに供給し、ＤＵＴからの出力信号を受けて期待値と比較することで、ビット誤り個数を計数する旨の技術が開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００１−１３３４９１号公報
【特許文献２】特開２００５−１０１４７号公報
【特許文献３】特開昭６２−４９７９６号公報
【特許文献４】特開平５−５２９１０号公報
【特許文献５】特開平８−２３３９１１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところで、上記背景技術で述べた従来のプリント回路基板にあっては、昨今、シリアル信号の高速化に伴って、信号伝送速度が５〔Ｇｂｐｓ〕を超えるような高速シリアルインターフェースを使用する場合には、ＬＳＩの受信側にＦＦＥ（Feed Forward）やＤＦＥ（Decision Feedback）などのイコライザ機能が盛り込まれることが当たり前になってきているが、ＬＳＩの内部処理であるイコライザ機能を有した受信側との相互接続に関する信頼性の検証には、波形等、目視で確認できるような検証だけでは十分ではなく、論理ビットのエラーを検証できるＢＥＲＴ（Bit Error Rate Tester）等を用いた検証も必要とされている。
【０００８】
しかしながら、製品として、部品が実装された基板に対してもＰＡＤ（部品パッド）やＶｉａ（下層の配線と上層の配線とを電気的につなぐ接続領域）などにプローブをハンダ付けすることで信号採取が可能なオシロスコープとは違い、実際のＰＣ（パーソナル・コンピュータ）やサーバ装置などの電子機器に組み込まれている回路の伝送路（即ち、ＣＰＵや部品などが載ったマザーボード等のプリント基板上の配線パタンを有する伝送路）を通る高速シリアル信号の信号品質に関する検証作業においては、ＢＥＲＴや任意波形発生器などの測定機は入出力にＳＭＡケーブルなどを必要とする。即ち、実際の基板側にその入出力のためだけの専用入出力基板を設計・製造して用意しておくか、若しくは基板側の設計にＳＭＡコネクタなどを盛り込んでおくこと等が必要である。
【０００９】
但し、専用入出力基板を用意するといった対策や、基板側の設計にＳＭＡ(Sub Miniature Type A)コネクタを盛り込んでおくなどの対策では、いずれの場合にあっても、設計、評価等の開発コストに影響が有り、また、測定の目的に応じて、測定機やプローブ、ＳＭＡケーブルの繋ぎ変えなどの作業も必要となってくる。よって、昨今の高速シリアルインターフェースにおける信号品質検証作業にあっては、これらの開発コストや、検証作業の効率化を図ることが課題となっている。
【００１０】
なお、特許文献１〜５に開示されている各技術は、公知技術の範囲で本発明と抵触する箇所を有してはいるが、本発明のように、信号入出力用のプローブの内部に、検査システム内部の回路系統を切り替えるための切り替えスイッチを内蔵するものではない。
本発明の目的は、上記の課題に鑑みて、信号品質検証作業に必要なコストと工数とを削減できる測定システムを提供することにある。
【課題を解決するための手段】
【００１１】
上記課題を解決するために、本発明に係るプリント回路基板の検査システムは、ＬＳＩ（Large Scale Integration）を配設したプリント回路基板の動作時の品質を検査するためのプリント回路基板の検査システムであって、複数の検査項目に対応した複数の回路系統と、前記回路系統を選択するための切り替えスイッチを内蔵して検査対象であるプリント回路基板との接続を担う信号入出力用のプローブと、を備えたことを特徴とする。
【００１２】
また、本発明に係るプリント回路基板の検査方法は、ＬＳＩ（Large Scale Integration）を配設したプリント回路基板の動作時の品質を検査するためのプリント回路基板の検査方法であって、複数の検査項目に対応した複数の回路系統を設けると共に前記複数の回路系統のいずれか１つを選択するための切り替えスイッチをプローブ内部に設置し、前記検査の実施に際しては、前記切り替えスイッチを前記検査項目に対応して設定すると共に、前記プローブの先端を前記プリント回路基板上の回路部分に接続することを特徴とする。
【発明の効果】
【００１３】
以上説明したように、本発明のプリント回路基板の検査システムによれば、既成の検査システムが要していたような、外部の測定機の取替え、入出力両用プローブの繋ぎ変えを省略し、しかも専用の冶具等を使用することもなく、複数の検査項目に渡る信号品質の検証作業が実施可能となるので、信号品質の検証作業全体を大幅に効率化することが可能となる効果がある。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施形態に係るプリント回路基板の検査システムの全体構成を示す構成図である。
【図２】本実施形態に係るプリント回路基板の検査システムを用いてプリント回路基板を検査する際の全体のシステム構成を示すものである。
【図３】図２に示すプリント回路基板の検査システムで検査されるプリント回路基板の電気的な回路構成を示す回路図である。
【図４】ジッタ耐性検証のために入出力両用プローブ１を取り付けた際の、ＡＣキャパシター実装用のＰＡＤ１８からＶｉａ１５の間の回路状態を示す回路図である。
【発明を実施するための形態】
【００１５】
以下、本発明のサブタイトルの実施形態について、図面を参照して詳細に説明する。
図１は、本発明の実施形態に係るプリント回路基板の検査システムの全体構成を示す構成図である。
図１に示すプリント回路基板の検査システムでは、任意波形発生機としての機能を実現すると共にＬＳＩのジッタ耐性検証を可能にし、さらに、論理ビットエラーの検証を可能にしている。
【００１６】
同図に示すプリント回路基板の検査システムは、入出力接続を切り替えることによりオシロスコープとしての波形観測を可能とする入出力両用プローブ１，１３と、入出力両用プローブ１，１３内の切り替えスイッチ２，３と、本検査システムの内部スイッチ４と、内部スイッチ４を構成する出力系接続端子５及び入力系接続端子６と、エンファシス部７と、波形発生部８と、イコライザ部９と、波形表示部１０と、データエラー検出部１１と、伝送路１２と、を備える。
【００１７】
以下、本実施形態に係るプリント回路基板の検査システムが有する機能を説明する。
本実施形態に係るプリント回路基板の検査システムは、入出力両用プローブ１で本検査システムの回路系統（より具体的には入出力接続）を切り替えることで、３とおりの検査機能の選択を可能にしている。
まず、図１に示す波形発生部８、エンファシス部７、及び入出力両用プローブ１（出力系の伝達特性補償した後の波形を出力するプローブ）から成る回路系統により、任意波形発生機としての機能を実現すると共に、ＬＳＩのジッタ耐性検証を可能にしている。
【００１８】
また、入出力両用プローブ１で本検査システムの回路系統（より具体的には入出力接続）を切り替えることで、図１に示すイコライザ部９、波形表示部１０、及び入出力両用プローブ１から成る回路系統により、オシロスコープとしての波形観測を可能にしている。
さらに、波形発生部８、エンファシス部７、イコライザ部９、入出力両用プローブ１、及びデータエラー検出部１１から成る回路系統を、それぞれ２チャンネルの処理が可能なものとすることにより、ＢＥＲＴなどによる論理ビットエラーの検証が可能となる。
【００１９】
なお、上記の各検証は、入出力両用プローブ１の内部に設けられている切り替えスイッチ２，３と、エンファシス部７及びイコライザ部９の、出力伝達特性及び入力伝達特性の補償機能によって、本検査システムと接続される外部の測定機の取替えや、プローブやＳＭＡケーブル等の繋ぎ変えに要する作業を要することなく、本検査システムの内部回路への切り替えだけで実施できるように構成しているので、各信号品質の検証作業が効率的になる。
【００２０】
より具体的には、本実施形態に係るプリント回路基板の検査システムは、プリント基板上のパタン化された回路を流れる高速シリアル信号の信号品質を検証する作業において、測定対象のプリント基版に対して、目的に応じてその都度使い分けるオシロスコープや、ＢＥＲＴなどの測定機の取替え、及びその測定機に合わせた入出力用プローブなどの繋ぎ変えをせずに、今日の高速シリアル信号の高速化に伴って必要とされている作業の各々を、１つの検査システムで全て実施できるように構成されているものである。ちなみに、このような作業には、オシロスコープで行う波形観測、ＢＥＲＴで行う論理ビットのエラー検証、任意波形発生機によるＬＳＩのジッタ耐性検証などの作業が有る。
【００２１】
即ち、図１に示すプリント回路基板の検査システムにおいて、入出力両用プローブ１は、プローブ内部にスイッチ機能を備え、切り替えスイッチ２（即ち、被測定対象からの信号の入力側）と、切り替えスイッチ３（即ち、本検査システムの出力側）とを切り替える。本検査システムの内部スイッチ４は、出力系接続端子５（即ち、本検査システム内部の出力系）と入力系接続端子６（即ち、本検査システムの外部からの入力系）との接続を切り変えるスイッチであり、入出力両用プローブ１内のスイッチ（即ち、切り替えスイッチ２，３）に同期して動作する。
【００２２】
即ち、入出力両用プローブ１内のスイッチが、切り替えスイッチ２側に接続されたときは、本検査システムの内部スイッチ４は出力系接続端子５に接続され、他方、入出力両用プローブ１内のスイッチが、切り替えスイッチ３側に接続されたときは、本検査システムの内部スイッチ４は入力系接続端子６に接続される。
エンファシス部７は、波形発生部８から出力される信号に対して、任意のジッタに対するプリエンファシス／ディエンファシス機能を有する。また、入出力両用プローブ１内のスイッチが、切り替えスイッチ３側に接続された場合には入出力両用プローブ１の伝達特性を予め補償できる機能を有する。
【００２３】
イコライザ部９は、ＣＴＬＥ機能、ＦＦＥ機能、及びＤＦＥ機能を有する。また、入出力両用プローブ１内のスイッチが、切り替えスイッチ２側に接続された場合には、入出力両用プローブ１の伝達特性を予め補償できる機能を有する。
前述の、入出力両用プローブ１と、内部スイッチ４のスイッチ機能と、エンファシス部７及びイコライザ部９の伝達特性の補償機能と、によって、本検査システムの入出力系統の切り替えを１つのプローブで実施することが可能となり、既成の測定機には必要であった入力、出力のためのプローブ等の繋ぎ替え作業を省略することができる。
【００２４】
波形表示部１０は、エンファシス部７とイコライザ部９に接続され、例えば、波形発生部８から出力される信号に対するエンファシス部７におけるプリエンファシスなどの効果（即ち、プリエンファシスを加える前と後との波形の差異）、及び入出力両用プローブ１の出力系の伝達特性が補償された後の波形を表示可能とする。
また、波形表示部１０は、被測定対象から、入出力両用プローブ１、→切り替えスイッチ２、→出力系接続端子５の順に、通過してきた入力信号に対して、イコライジング前とイコライジング後の波形を表示することが可能であり、これは即ち、オシロスコープで行う波形観測と同等の機能を有することになる。
【００２５】
データエラー検出部１１は、予め入力される信号の論理ビットを記憶させ、イコライザ部９を通過した入力信号との論理ビットの整合をとることで、エラーの検出を可能にしている。また、データエラー検出部１１は、自己と波形発生部８との整合性（即ち、伝送路１２を介して送信する論理ビットの整合性）を可能としている。
【００２６】
なお、図１に示す入出力両用プローブ１，１３を備える構成により、本検査システムは、２チャンネルに対応することが可能であり、これにより、一方のチャンネルを出力系、他方のチャンネルを入力系に設定し、それぞれのプローブを伝送路の出力、入力側に接続することで、本検査システムからの出力を伝送路に通し、この伝送路を通ってきた信号の波形を測定入力信号に戻すことが可能となり、よって、波形発生部８、データエラー検出部１１、伝送路１２の各機能を併せることで、ＢＥＲＴの機能を実現できることになる。
【００２７】
また、波形発生部８からエンファシス部７を通した出力信号をＬＳＩの入力に入れる場合、エンファシス部７におけるジッタの追加や、プリエンファシスのパラメータを振ることで、該ＬＳＩのジッタ耐性検証を可能としている。
本実施形態に係るプリント回路基板の検査システムでは、前述の構成により、高速シリアル信号の信号品質の検証作業において、既成の検査システムが必要とした他の測定機の取替えや、入出力用のプローブの繋ぎ変え等を必要とせずに、波形観測、論理ビットエラー検証、ジッタ耐性検証などを実施することができる効果がある。
【００２８】
図２は、本実施形態に係るプリント回路基板の検査システムを用いてプリント回路基板を検査する際の全体のシステム構成を示すものである。
同図に示すように、本検査システムを用いて実際にプリント回路基板を検査する際には、測定対象のプリント回路基板と接続されるプローブとして、チャンネル１側に繋がる入出力両用プローブ１（その先端を符号２２で示す）が取り付けらる。また、測定対象のプリント回路基板と接続され、チャンネル２側に繋がるプローブとして入出力両用プローブ１３（その先端を符号２３で示す）が接続される。
【００２９】
図３は、図２に示すプリント回路基板の検査システムで検査されるプリント回路基板の電気的な回路構成を示す回路図である。
同図に示すプリント回路基板は、ＬＳＩ２４，２５と、Ｖｉａ（１４，１５）と、ＡＣキャパシター実装用のＰＡＤ１６，１７，１８と、ＡＣキャパシター１９，２０，２１と、パタン化された伝送路（その一部を符号３０で示す）と、を備えて構成されている。
ＬＳＩ２４，２５は測定対象であり、このＬＳＩ２４とＬＳＩ２５との間に、Ｖｉａ（１４，１５）、ＡＣキャパシター１６，１７，１８、キャパシター実装用のＰＡＤ１９，２０，２１、及びパタン化された伝送路（その一部を符号３０で示す）が配設されている。
なお、ＡＣキャパシター１９，２０，２１は、通常はＰＡＤ１６，１７，１８にハンダ付けされているが、測定目的に応じてＰＡＤ１６，１７，１８から任意に取り外しができるように構成することも可能である。
【００３０】
（使用方法）
図３は、ジッタ耐性検証が行われる場合の入出力両用プローブ１の取り付け位置を示す説明図である。
また、図４は、ジッタ耐性検証のために入出力両用プローブ１を取り付けた際の、ＡＣキャパシター実装用のＰＡＤ１８からＶｉａ１５の間の回路状態を示す回路図である。
以下、図３，４を参照しながら、信号品質の各種検証作業別に、本検査システムの使用方法を説明する。
最初に、ＬＳＩ２４，２５のジッタ耐性検証を行う場合の使用方法について説明する。
まず、入出力両用プローブ１の先端２２を、ＰＡＤ１８のＬＳＩ２５に近い側に接続し、ＡＣキャパシター２１を外した状態にする（図３，４参照）。
【００３１】
図４に示すプリント回路基板において、その伝送路は、ＡＣキャパシター１８を取り外したことで分断されている。このように構成することにより、図２に示す本検査システムの内部スイッチ４が入力系接続端子６（即ち、本検査システムの外部からの入力系）の側に接続され、また、入出力両用プローブ１が切り替えスイッチ３（即ち、本検査システムの出力側）によって出力系にスイッチ設定されている状態で、波形発生部８から出力された波形がエンファシス部７に与えられる。
【００３２】
エンファシス部７からプリエンファシスや出力系の伝送特性を補償されて出力された波形が、入力系接続端子６（即ち、本検査システムの外部からの入力系）、切り替えスイッチ３、入出力両用プローブ１の先端２２の順で通過し、図４に示すＡＣキャパシター実装用のＰＡＤ１８からＶｉａ１５を通って、最終的にＬＳＩ２５に入力される。よって、波形発生部８やエンファシス部７で波形の振幅やジッタ等のパラメータを振ることで、ＬＳＩのジッタ耐性等を調べることが可能になる。
【００３３】
次に、ＬＳＩ２４，２５の論理ビットエラー検証を行う場合の使用方法について説明する。
この場合は、まず、チャンネル１の入出力両用プローブ１を出力設定すると共に、チャンネル２の入出力両用プローブ１３を入力設定にし、入出力両用プローブ１の先端２２をＶｉａ１４に接続し、かつ入出力両用プローブ１３の先端２３をＶｉａ１５に接続する。但し、未だ、この段階では、ＬＳＩ２４，２５は動作させない。この状態で、波形発生部８から出力された信号が、エンファシス部７を通り、入出力両用プローブ１、その先端２２、Ｖｉａ１４、の順に通過し、また、Ｖｉａ１４からＶｉａ１５の間の伝送路を通り、さらに、Ｖｉａ１５から、入出力両用プローブ１３の先端２３、入出力両用プローブ１３、の順に流れ、イコライザ部９でイコライジングされ、最後に、データエラー検出部１１に、信号（元々は波形発生部８から出力された信号）が入力される。
【００３４】
このタイミングで、データエラー検出部１１と、波形発生部８との間で、波形発生部８から出力された信号と、データエラー検出部１１に入力された信号とを照合し、両者間の論理ビットの整合を取る形で、実際の伝送路を通った場合の論理ビットエラーの検証が実施できる。
この検証方法では、擬似的にＬＳＩ２４とＬＳＩ２５との間の信号のやり取りを再現していることになり、ここで、プリエンファシスなどを最適化したときのパラメータは、伝送路が同じである限りは、実際のＬＳＩ２４，２５のパラメータとしても、或る程度調整されたパラメータとして使用できる。なお、ＡＣキャパシター（ここでは、ＡＣキャパシター１９，２０，２１）の取り外し等を実施することで、任意の様々な伝送路間を通過した場合の論理ビットエラーの検証が可能となる。
【００３５】
次に、オシロスコープのような波形観測を実施する場合の使用方法について説明する。
まず、ＬＳＩ２４，２５を動作させた状態で、入出力両用プローブ１を入力設定にし、入出力両用プローブ１の先端２２をＶｉａ１４に繋ぐと、例えば、ＬＳＩ２５から出力された信号が伝送路を通ってきた際のＶｉａ１４における波形観測を実施することが可能となる。
【００３６】
上記の３通りの信号品質の検証作業において、ＬＳＩ２４とＬＳＩとの間の信号品質の検証作業であれば、入出力両用プローブ１，１３の取り外しを省いて、入出力両用プローブ１，１３に設けられた切り替えスイッチを用いた本検査システム内部の回路系統の切り替えと、ＡＣキャパシター（ここでは、ＡＣキャパシター１９，２０，２１）の取り外しなどを行うだけで実施可能である。また、前記ＡＣキャパシターのＰＡＤ（ここでは、ＰＡＤ１６，１７，１８）の設置場所次第では、測定対象（図３）の任意のポイント間の伝送路を通った信号を対象にした信号品質の検証が可能になる。
【００３７】
本実施形態に係るプリント回路基板の検査システム及びプリント回路基板の検査方法によれば、既成の検査システムのような外部の測定機の取替え、入出力両用プローブの繋ぎ変えを省き、かつ専用の冶具等を使用することもなく、前述の３通りの信号品質の検証作業が実施可能となるので、信号品質の検証作業を大幅に効率化できる効果がある。
また、設計者が検証したい測定対象の任意のポイント間の伝送路に関して、その検証ポイント間の両端にＡＣキャパシターを設置することで、任意のポイント間の信号品質の検証ができる効果がある。
【００３８】
なお、本実施形態に係るプリント回路基板の検査システムでは、前述のとおり、プリント回路基板を検査対象としたが、一般に、本発明に係るプリント回路基板の検査システム一般に、ＬＳＩを配設した任意の電気回路に対して適用可能である。
また、本実施形態に係るプリント回路基板の検査システムでは、前述のとおり、検査項目に対応した３通りの回路系統を設けたが、一般に、本発明に係るプリント回路基板の検査システムには、任意の数の回路系統を設けることが可能である。
さらに、本実施形態に係るプリント回路基板の検査システムでは、前述のとおり、各回路系統に配置する回路要素として、エンファシス部、波形発生部、イコライザ部、及びデータエラー検出部を設けるものとしたが、一般に、本発明に係るプリント回路基板の検査システムは、前記の回路要素に限定されるものではなく、任意の種類の回路要素を設けることが可能である。
【産業上の利用可能性】
【００３９】
本発明は、プリント回路基板の検査システムの構築に適用可能であり、特に、プリント回路基板の動作を検証するために必要となる複数の作業工程を、１つの検査システムで実施できるようにしたい場合のプリント回路基板の検査システムの構築に好適である。
【符号の説明】
【００４０】
１，１３ 入出力両用プローブ
２，３ 切り替えスイッチ
４ 検査システムの内部スイッチ
５ 出力系接続端子
６ 入力系接続端子
７ エンファシス部
８ 波形発生部
９ イコライザ部
１０ 波形表示部
１１ データエラー検出部
１２ 伝送路
【特許請求の範囲】
【請求項１】
ＬＳＩ（Large Scale Integration）を配設したプリント回路基板の動作時の品質を検査するためのプリント回路基板の検査システムであって、
複数の検査項目に対応した複数の回路系統と、
前記回路系統を選択するための切り替えスイッチを内蔵して検査対象であるプリント回路基板との接続を担う信号入出力用のプローブと、
を備えたことを特徴とするプリント回路基板の検査システム。
【請求項２】
前記複数の回路系統には、前記ＬＳＩの機能の一部を模擬する回路要素が含まれていることを特徴とする請求項１記載のプリント回路基板の検査システム。
【請求項３】
前記複数の回路系統には、前記ＬＳＩのジッタ耐性を検証するための回路系統と、オシロスコープと同様の機能を有して信号波形の観測を可能にするための回路系統と、が含まれていることを特徴とする請求項２記載のプリント回路基板の検査システム。
【請求項４】
前記ジッタ耐性を検証するための回路系統は、波形発生手段及びエンファシス手段を含み、前記波形観測を可能にするための回路系統は、イコライザ手段及び波形表示手段を含むことを特徴とする請求項３記載のプリント回路基板の検査システム。
【請求項５】
前記プローブの個数を複数とし、前記回路系統を、前記複数のプローブの各々に対応した複数のチャンネル分の処理が可能としたことを特徴とする請求項１乃至４のいずれか１項に記載のプリント回路基板の検査システム。
【請求項６】
前記複数の回路系統には、論理ビットエラーの検証を担う２チャンネルの回路系統が含まれていることを特徴とする請求項５記載のプリント回路基板の検査システム。
【請求項７】
前記論理ビットエラーの検証を担う回路系統は、前記波形発生手段、前記エンファシス手段、前記イコライザ手段、及びデータエラー検出手段を含むことを特徴とする請求項６記載のプリント回路基板の検査システム。
【請求項８】
前記プローブの先端は、前記プリント回路基板の任意の回路部分と電気的に接続することが可能であることを特徴とする請求項１乃至７のいずれか１項に記載のプリント回路基板の検査システム。
【請求項９】
ＬＳＩ（Large Scale Integration）を配設したプリント回路基板の動作時の品質を検査するためのプリント回路基板の検査方法であって、
複数の検査項目に対応した複数の回路系統を設けると共に前記複数の回路系統のいずれか１つを選択するための切り替えスイッチをプローブ内部に設置し、前記検査の実施に際しては、前記切り替えスイッチを前記検査項目に対応して設定すると共に、前記プローブの先端を前記プリント回路基板上の回路部分に接続することを特徴とするプリント回路基板の検査方法。
【請求項１】
ＬＳＩ（Large Scale Integration）を配設したプリント回路基板の動作時の品質を検査するためのプリント回路基板の検査システムであって、
複数の検査項目に対応した複数の回路系統と、
前記回路系統を選択するための切り替えスイッチを内蔵して検査対象であるプリント回路基板との接続を担う信号入出力用のプローブと、
を備えたことを特徴とするプリント回路基板の検査システム。
【請求項２】
前記複数の回路系統には、前記ＬＳＩの機能の一部を模擬する回路要素が含まれていることを特徴とする請求項１記載のプリント回路基板の検査システム。
【請求項３】
前記複数の回路系統には、前記ＬＳＩのジッタ耐性を検証するための回路系統と、オシロスコープと同様の機能を有して信号波形の観測を可能にするための回路系統と、が含まれていることを特徴とする請求項２記載のプリント回路基板の検査システム。
【請求項４】
前記ジッタ耐性を検証するための回路系統は、波形発生手段及びエンファシス手段を含み、前記波形観測を可能にするための回路系統は、イコライザ手段及び波形表示手段を含むことを特徴とする請求項３記載のプリント回路基板の検査システム。
【請求項５】
前記プローブの個数を複数とし、前記回路系統を、前記複数のプローブの各々に対応した複数のチャンネル分の処理が可能としたことを特徴とする請求項１乃至４のいずれか１項に記載のプリント回路基板の検査システム。
【請求項６】
前記複数の回路系統には、論理ビットエラーの検証を担う２チャンネルの回路系統が含まれていることを特徴とする請求項５記載のプリント回路基板の検査システム。
【請求項７】
前記論理ビットエラーの検証を担う回路系統は、前記波形発生手段、前記エンファシス手段、前記イコライザ手段、及びデータエラー検出手段を含むことを特徴とする請求項６記載のプリント回路基板の検査システム。
【請求項８】
前記プローブの先端は、前記プリント回路基板の任意の回路部分と電気的に接続することが可能であることを特徴とする請求項１乃至７のいずれか１項に記載のプリント回路基板の検査システム。
【請求項９】
ＬＳＩ（Large Scale Integration）を配設したプリント回路基板の動作時の品質を検査するためのプリント回路基板の検査方法であって、
複数の検査項目に対応した複数の回路系統を設けると共に前記複数の回路系統のいずれか１つを選択するための切り替えスイッチをプローブ内部に設置し、前記検査の実施に際しては、前記切り替えスイッチを前記検査項目に対応して設定すると共に、前記プローブの先端を前記プリント回路基板上の回路部分に接続することを特徴とするプリント回路基板の検査方法。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開２０１１−５３０９８（Ｐ２０１１−５３０９８Ａ）
【公開日】平成２３年３月１７日（２０１１．３．１７）
【国際特許分類】
【出願番号】特願２００９−２０２６１０（Ｐ２００９−２０２６１０）
【出願日】平成２１年９月２日（２００９．９．２）
【出願人】（０００１６８２８５）エヌイーシーコンピュータテクノ株式会社 (572)
【Ｆターム（参考）】
【公開日】平成２３年３月１７日（２０１１．３．１７）
【国際特許分類】
【出願日】平成２１年９月２日（２００９．９．２）
【出願人】（０００１６８２８５）エヌイーシーコンピュータテクノ株式会社 (572)
【Ｆターム（参考）】
[ Back to top ]