【課題】製造工程を単純化すると同時に工程時間を短縮する。
【解決手段】絶縁基板１１０上に、ゲート電極１２４を有するゲート線及びゲート絶縁膜１４０を形成し、その上にケイ素層、不純物ケイ素層及び導電体層１５１、１５４を積層する。次に導電体層上に、トランジスタのチャネル領域に第１の厚さを有する第１部分と、第１の厚さよりも厚い、データ線及びドレイン電極に対応する配線領域に第２部分を有する感光膜パターンを形成する。これをエッチングマスクとして導電体層をエッチングし、第１部分を除去してチャネル領域の導電体層を露出する。次に、その他の領域に対応するケイ素層及び不純物ケイ素層をエッチングしチャネル領域に対応する導電体層の一部をエッチングし、チャネル領域に位置する導電体層及び不純物ケイ素層を除去した後、第２部分を除去する。次に、データ線を覆いドレイン電極を露出する接触孔を有する保護膜を形成し、ドレイン電極と接続される画素電極を形成する。 （もっと読む）

【課題】大型の液晶表示装置における修理構造の経路を短縮し、信号遅延なく断線したデータ線を修理する。
【解決手段】本発明は、薄膜トランジスタ表示板及びこれを含む液晶表示装置に関する。スイッチング素子を各々含む複数の画素、横方向に延在してゲート信号を伝達するゲート線、縦方向に延在してデータ信号を伝達するデータ線、前記ゲート線と平行にのびる第１維持電極線、前記データ線と平行にのびる第２維持電極線、そして、前記第２維持電極線の間に連結されている第３維持電極線を含み、前記データ線は、前記第２維持電極線の間に位置し、前記第３維持電極線と前記データ線が交差する部分に形成されている修理部材を含む。このような方法で、特に大型の液晶表示装置における修理構造の経路を短縮し、信号遅延なく断線したデータ線を修理することができる。 （もっと読む）

【課題】外部接続用配線の要素であるクロム層とＩＴＯ層等との間のコンタクト抵抗を低く維持する。
【解決手段】外部接続用配線３５は、クロムからなる第１導電層３２ａと、ＩＴＯ等からなる第２導電層３２ｂと、同じくＩＴＯからなる第３導電層３２ｃとをこの順に積層した構造を有している。素子基板の製造工程では、第１導電層を形成した後で、アニール処理が行われる前に、その第１導電層３２ａの表面を覆うように第２導電層３２ｂが形成される。このため、その熱処理によって第１導電層３２ａの表面に酸化膜が形成されるのを防止できる。よって、外部接続用配線の要素であるクロム層３２ａとＩＴＯ層３２ｂ等との間のコンタクト抵抗が低く維持される。Ｘ又はＹドライバＩＣと電気的に接続された外部接続用配線３５の一端側までの抵抗値が高くなるのを防止でき、液晶表示装置の駆動時にＸ及びＹドライバＩＣが誤動作するのを防止できる。 （もっと読む）

【課題】 本発明は、材料の利用効率を向上させ、少ないフォトマスク数で、しきい値のずれが生じにくく、高速動作が可能なＴＦＴを有する液晶表示装置の作製方法を提供する。
【解決手段】 本発明は、非晶質半導体膜に触媒元素を添加し加熱して、結晶性半導体膜を形成するとともに該結晶性半導体膜から触媒元素を除き、その後逆スタガ型薄膜トランジスタを作製する。また本発明は、薄膜トランジスタのゲート電極層と画素電極層を同工程同材料を用いて形成し、工程の簡略化と、材料のロスの軽減を達成する。 （もっと読む）

【課題】 例えばＴＦＴ等の薄膜半導体装置において、耐電圧性を高め、オフリーク電流を低減する。
【解決手段】 チャネル領域、ソース領域及びドレイン領域を含むと共に島状の平面パターンを有する半導体膜と、この上又は下に積層されたゲート絶縁膜と、これを介してチャネル領域に対向配置されたゲート電極とを備える。ゲート絶縁膜は、半導体膜における島状の平面パターンの周辺領域とゲート電極との層間に挟持される第１部分において、局所的に厚く形成されている。 （もっと読む）

【課題】 表示欠陥を防止したアクティブマトリクス型表示装置を提供する。
【解決手段】 アクティブマトリクス型表示装置は、配線３２と、配線３２の表面に配置され貫通孔４６を含む無機絶縁膜１６と、貫通孔４６に連通するように形成されたコンタクトホール４１を含む有機絶縁膜１１と、画素メタル電極１とを備える。有機絶縁膜１１は、コンタクトホール４１の表面の断面形状が２段になっており、第１テーパ部７３の径が貫通孔４６の径よりも大きくなるように形成され、第２テーパ部７４の径が第１テーパ部７３の径よりも大きくなるように形成されている。 （もっと読む）

【課題】 ＴＦＤ素子、配線等のように複数の導電膜を積層して成る要素に関してそれらの導電膜間に導通不良が発生するのを防止することにより、安定した表示を行うことができる電気光学装置を安定して製造できる電気光学装置の製造方法を提供する。
【解決手段】 基板上にＣｒ等で第１導電膜を形成する工程Ｑ５と、その第１導電膜上にＡｌ等で被覆膜を形成する工程Ｑ７と、その被覆膜を形成する工程の後にアニールを行う工程Ｑ８と、そのアニールの後に被覆膜を除去する工程Ｑ９と、被覆膜が除去された領域でＣｒ等の第１導電膜上にＩＴＯ等で第２導電膜を形成する工程Ｑ１１とを有する電気光学装置の製造方法である。アニールの際には第１導電膜が被覆膜によって覆われているので第１導電膜の表面が酸化することを防止できる。第１導電膜の表面の酸化を防止できれば、第２導電膜を第１導電膜上に良好に形成できる。 （もっと読む）

【課題】液晶表示装置の低抵抗配線を作製するにあたって、ヒロック、エッチング残渣、ＩＴＯ等との電気化学反応の発生を防止し、かつスパッタ時のダスト発生を抑制する。
【解決手段】Ａｌ合金配線を有する液晶表示装置を製造するにあたって、Ｙ、Ｓｃ、Ｌａ、Ｃｅ、Ｎｄ、Ｓｍ、Ｇｄ、Ｔｂ、Ｄｙ、Ｅｒ、Ｔｈ、Ｓｒ、Ｔｉ、Ｚｒ、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｍｏ、Ｗ、Ｍｎ、Ｔｃ、Ｒｅ、Ｆｅ、Ｃｏ、Ｎｉ、Ｐｄ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｇ、Ａｕ、Ｃｄ、Ｓｉ、ＰｂおよびＢから選ばれる第１の元素を0.001〜30原子％の範囲で含み、残部が実質的にＡｌからなるインゴットまたは焼結体を、大気溶解法、真空溶解法、急冷凝固法、粉末冶金法で作製するにあたって、Ｏ、ＮおよびＨから選ばれる第２の元素を含むガスを使用し、得られたインゴットまたは焼結体を加工してスパッタターゲットを作製する。このスパッタターゲットをスパッタして形成したＡｌ合金膜にエッチング処理を施してＡｌ合金配線を形成する。 （もっと読む）

【課題】 同一基板上に形成されたＴＦＴと容量素子に対して、高い耐電圧を確保するとともに、容量素子の静電容量を向上可能な薄膜半導体装置、電気光学装置、および電子機器を提供すること。
【解決手段】 ＴＦＴアレイ基板１０において、誘電体膜２ｃは、第１領域１ｃの外側領域には、第１領域２０１ｃよりも膜厚が厚い第２領域２０２ｃを備えているので、蓄積容量７０の耐電圧が高い。従って、蓄積容量７０では、高い耐電圧が得られるとともに、耐電圧を高くするために誘電体膜２ｃの膜厚を厚くしたことに起因する静電容量の低下を最小限に止めることができる。よって、同一基板上に形成されたＴＦＴ３０と蓄積容量７０に対して、高い耐電圧を確保するとともに、蓄積容量７０の静電容量を向上することができる。 （もっと読む）

【課題】 クロムを用いないことにより環境に悪影響を与えることのない非線形抵抗素子、電気光学装置、電気光学装置の製造方法、及び電子機器を提供する。
【解決手段】 基材６ａと、基材６ａ上に設けられた非線形抵抗素子３３と、基材６ａ上に設けられ、非線形抵抗素子３３に接続される画素電極２４ａとを有している。そして、非線形抵抗素子３３が、基材側から第１金属層３６、絶縁層３７、及び第２金属層３８の順に積層されて形成され、画素電極２４ａが、多結晶化されたインジウム錫酸化物から形成されてなり、第２金属層３８が、モリブデン（Ｍｏ）を主成分として成る合金によって形成されるとともに、画素電極２４ａ上に接続されていることを特徴とする。 （もっと読む）

【課題】アルミニウム合金膜と透明電極が直接コンタクトすることを可能とし、バリアメタルの省略を可能にするアルミニウム合金膜を用いた表示デバイスとその製造技術を提供すること。
【解決手段】ガラス基板上に配置された薄膜トランジスタと、透明電極によって形成された画素電極と、これら薄膜トランジスタと画素電極を電気的に接続するアルミニウム合金膜によって形成された接続配線部を主たる構成要素として備えた表示デバイスとその製法を開示する。 （もっと読む）

【課題】基板での光反射による階調反転（白抜け）を防止する。
【解決手段】透明電極１４に光拡散機能を備える。具体的には、透明電極１４を凹凸構造とする。この凹凸構造は、その凸部の表面を球状とし、凸部の平面形状を、一画素につき複数入るようにした円とする。この場合、直径８〜１０μｍの円が一画素内の凹凸を形成する部分に最密充填されるようにしたマスクを用いて透明電極１４直下の有機層に凹凸構造を形成することで、この上に形成する透明電極１４も同様に凹凸構造となる。 （もっと読む）

【課題】 画像品質を劣化させ表示欠陥となるディフェクト（異物）の発生の少ない良好な品質の反射防止膜を形成できる液晶表示素子の製造方法を提供する
【解決手段】 アクティブマトリクス基板上に絶縁層と、絶縁層上に複数の画素電極をマトリクス状に形成し、一方、ガラス基板２１上にＩＴＯ膜２２、少なくともＳｉＯ₂膜からなる反射防止膜２３を順次形成し、複数の画素電極と反射防止膜２３を所定の間隔を有して対向配置させ、この間隔に液晶２４を封入した液晶表示素子の製造方法において、ＳｉＯ₂膜は、真空チャンバー内にカソード３と、カソード３を取り囲むアノード２と、基板ホルダ９とを有するスパッタリング装置１５を用いて、カソード３上に外周部が面取りされたＳｉからなるターゲット１を載置し、ターゲット１に対向する側の基板ホルダ９に保持されたガラス基板２１上に、酸素雰囲気中でターゲット１をスパッタリングすることにより形成する。 （もっと読む）

【課題】 画素面積を拡大し、表示特性を向上させた電気光学装置、そのような電気光学装置の製造方法、及び電子機器を提供する。
【解決手段】 データ線及び当該データ線に対してそれぞれスイッチング素子を介して接続された複数の画素電極を含む素子基板と、当該素子基板に保持された電気光学材料層と、を含む電気光学装置において、画素電極のうち、データ線に沿って隣接するか、又は、データ線に沿って斜め方向に隣接する、二つの画素電極に対応したスイッチング素子を構成する電極の一部を共有させることを特徴とする。 （もっと読む）

【課題】 ＭＩＭ構造の非線形素子において、そのアニール処理による下部電極層の膨張を防止し、上部電極層の断線の危険を低減させる。また、製造プロセスの複雑化を招くことなしに、非線形素子の電気的特性の向上及び安定化を図る。さらに、非線形素子における素子特性の向上と、素子特性の経時変化の抑制とを両立できる構造及び方法を実現する。
【解決手段】 本発明の非線形素子１０は、酸素を含有する金属若しくは合金で構成された下部電極１３と、下部電極１３の表面に形成された酸化膜１４と、酸化膜１４を介して下部電極１３に接合された上部電極１５と、を具備することを特徴とする。 （もっと読む）

【課題】 幅が狭くかつ膜厚が厚い配線等の薄膜パターンを形成した表示装置用基板を得る。
【解決手段】 基板１の薄膜パターン形成部に、幅がＷで側縁にエッジを有して形成すべき薄膜パターンに沿って延在する堤状突部２を設け、この堤状突部２の上にインクジェット装置のノズル４から薄膜形成材料インク３を滴下して塗布する。これを焼成して薄膜パターンを形成する。 （もっと読む）

液晶ディスプレイセルに成形構造を形成する方法は、感光層（６）をトランジスタプレート（２）に塗布することと、グレー階調フォトマスク（７，２１）を使用してフォトリソグラフィック工程において感光層に成形構造を形成することと、を含む。このマスクは少なくとも一つの半透過材料の領域（８，１６，１８）を具備し、その透過度は材料の光バンドギャップに依存する。
（もっと読む）

【課題】 所定の素子構造を備えた電気光学装置における接触抵抗の上昇を防止して、データ信号の書き込み速度が速くて、表示特性に優れた電気光学装置の製造方法を提供する。
【解決手段】 所定の素子構造を備えたオーバーレイヤー構造の電気光学装置の製造方法において、基板上に、パターニングされたタンタル層を形成する工程と、タンタル層の表面を酸化させることにより、酸化タンタル層を形成する工程と、酸化タンタル層の一部と重なるように、パターニングされたクロム層を形成する工程と、クロム層が形成された基板に対して、不活性ガス中で熱処理を実施する工程と、クロム層と重なる位置にコンタクトホールが配置されるように層間絶縁膜を形成する工程と、クロム層と、コンタクトホールを介して電気的に接続されるように、導電層からなる画素電極を形成する工程と、を含む。 （もっと読む）

【課題】 抵抗が低く、画素電極または半導体層との接触性が優れた配線を有する薄膜トランジスタ表示板及びその製造方法を提供する。
【解決手段】 本発明は、液晶表示装置または有機発光表示装置用薄膜トランジスタ表示板の配線に関し、モリブデン（Ｍｏ）にニオビウム（Ｎｂ）、バナジウム（Ｖ）またはチタニウム（Ｔｉ）を所定量含むモリブデン合金層とアルミニウム層の積層構造を形成することによって、既存の純粋モリブデン（Ｍｏ）を使用した場合に比べて、モリブデン合金層とアルミニウム層の相対的なエッチング速度の差が減少し、エッチング工程時におけるアンダーカット、オーバーハング及びマウスバイトなどが発生しない。更に、半導体層または画素電極との接触特性も改善されたことを特徴とする低抵抗性及び耐薬品性を同時に有する薄膜トランジスタ表示板及びその製造方法である。 （もっと読む）

【課題】本発明の目的は、工程を単純化すると共に、コストを低減できる薄膜トランジスタアレイ基板及びその製造方法を提供するところにある。
【解決手段】薄膜トランジスタアレイ基板は、基板上に形成されたゲートラインと、前記ゲートライン上に形成されたゲート絶縁膜と、前記ゲート絶縁膜を挟んで前記ゲートラインと交差されるように形成され、ＷＳｉ_ｘ、ＣｏＳｉ_ｘ、ＮｉＳｉ_ｘのうち少なくともいずれか一つを含むデータラインと、前記ゲートライン及びデータラインの交差部に位置する薄膜トランジスタと、前記ゲートライン及びデータラインの交差で設けられた画素領域に形成され、前記薄膜トランジスタと接続される画素電極と、を備えることを特徴とする。 （もっと読む）