電気光学装置の製造方法
【課題】 所定の素子構造を備えた電気光学装置における接触抵抗の上昇を防止して、データ信号の書き込み速度が速くて、表示特性に優れた電気光学装置の製造方法を提供する。
【解決手段】 所定の素子構造を備えたオーバーレイヤー構造の電気光学装置の製造方法において、基板上に、パターニングされたタンタル層を形成する工程と、タンタル層の表面を酸化させることにより、酸化タンタル層を形成する工程と、酸化タンタル層の一部と重なるように、パターニングされたクロム層を形成する工程と、クロム層が形成された基板に対して、不活性ガス中で熱処理を実施する工程と、クロム層と重なる位置にコンタクトホールが配置されるように層間絶縁膜を形成する工程と、クロム層と、コンタクトホールを介して電気的に接続されるように、導電層からなる画素電極を形成する工程と、を含む。
【解決手段】 所定の素子構造を備えたオーバーレイヤー構造の電気光学装置の製造方法において、基板上に、パターニングされたタンタル層を形成する工程と、タンタル層の表面を酸化させることにより、酸化タンタル層を形成する工程と、酸化タンタル層の一部と重なるように、パターニングされたクロム層を形成する工程と、クロム層が形成された基板に対して、不活性ガス中で熱処理を実施する工程と、クロム層と重なる位置にコンタクトホールが配置されるように層間絶縁膜を形成する工程と、クロム層と、コンタクトホールを介して電気的に接続されるように、導電層からなる画素電極を形成する工程と、を含む。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学装置の製造方法に関する。特に、所定の素子構造における接触抵抗の上昇を防止して、表示不良の発生を少なくすることができる電気光学装置の製造方法に関する。
【背景技術】
【０００２】
従来、電気光学装置の一態様である液晶表示装置は、それぞれ電極を備えた一対の基板を対向配置するとともに、当該一対の基板の間に液晶材料を注入して構成されている。かかる液晶表示装置において、アクティブマトリクス型構造を有する場合には、いずれか一方の基板は、平行配置された複数本のデータ線と、当該データ線に対して、例えば、薄膜ダイオード（ＴＦＤ素子）や薄膜トランジスタ（ＴＦＴ素子）等のスイッチング素子を介して接続された複数の画素電極と、を備えている。そして、それぞれの基板上の電極が平面的に重なる領域である複数の画素がマトリクス状に配列されるとともに、所望の画素に電圧を印加することにより、当該画素における光を変調させ、表示領域全体として文字や図形等の画像を表示させている。
ここで、かかる素子基板において、スイッチング素子として、ＴＦＤ素子を備える場合には、一般的に、表面に酸化絶縁膜が形成された、タンタル合金からなる素子第１電極と、クロムからなる素子第２電極と、ＩＴＯ（インジウムスズ酸化物）等からなる画素電極と、を順次に形成することにより構成されている。
【０００３】
一方、かかるアクティブマトリクス型構造の素子基板において、近年、配線設計の高精細化により、それぞれの画素面積が小さくなるとともに、それぞれのデータ線のピッチ間隔が狭くなりつつある。かかる場合に、データ線と画素電極との距離が近接することになり、所定のデータ線に電圧を印加した際に、当該データ線に近接する、本来選択していない画素領域に対しても電界を生じさせてしまうという問題があった。したがって、表示される画像がボケたり、糸引き現象が生じたりする、いわゆるクロストークの問題が生じていた。
【０００４】
そこで、かかるクロストークの問題を改善するために、液晶表示装置における素子基板として、図１０（ａ）〜（ｂ）に示すように、データ線６２２と、画素電極６２３との間に絶縁膜６１６が介在しており、データ線６２２と、画素電極６２３の一部とが重なり、電気接続されるように配置された素子基板がある。かかる素子基板は、絶縁膜を備えることにより、データ線のピッチ間隔が狭い場合であっても、画素の開口率の低下を防ぐとともに、データ線と画素電極との電気絶縁性を確保して、表示される画像の表示特性の低下を防止することができる（例えば、特許文献１参照）。
【特許文献１】特開２００４−１１８２１６号公報 （請求項１、図２）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に記載された素子基板における絶縁膜は、アクリル樹脂等からなるために、素子基板の製造段階において、ＴＦＤ素子の特性を合わせこむための熱処理（２５０℃程度）に耐えられるものではない。そのために、かかる絶縁膜を備えた素子基板を製造する際には、スイッチング素子における素子第２電極を形成した後、絶縁膜の形成前に、かかる熱処理を実施する必要があった。したがって、素子第２電極がクロムから形成されている場合には、かかる熱処理によって、クロムの表面に酸化膜が形成されてしまい、クロムからなる素子第２電極と、ＩＴＯからなる画素電極との間の接触抵抗が上昇するという問題が見られた。
また、その接触抵抗の上昇に関連して、同時形成したドライバ接続配線における駆動用半導体素子の入力側グランド抵抗（ドライバ配線抵抗と称する場合がある）が大きくなって、ドライバからのデータ信号の書き込み速度が著しく低下するために、線欠陥等の表示不良が発生するという問題が見られた。
【０００６】
そこで、本発明の発明者らは、上記問題点を鋭意検討した結果、特定構造の電気光学装置の製造方法において、スイッチング素子の特性を合わせこむための熱処理を不活性ガス中で実施することにより、さらに画素電極を電気的に接続した場合の、接触抵抗の上昇を防止できることを見出し、本発明を完成させた。
すなわち、本発明は、スイッチング素子と画素電極との間の接触抵抗と併せてドライバ接続配線の配線抵抗の上昇を防止して、データ信号の書き込み速度が速く、表示特性に優れた電気光学装置の製造方法を提供することを目的としている。
【課題を解決するための手段】
【０００７】
本発明によれば、基板上に、タンタル層、酸化タンタル層、及びクロム層からなるスイッチング素子と、導電層からなる画素電極と、を含む素子構造を備えた電気光学装置の製造方法であって、基板上に、パターニングされたタンタル層を形成する工程と、タンタル層の表面を酸化させることにより、酸化タンタル層を形成する工程と、酸化タンタル層の一部と重なるように、パターニングされたクロム層を形成する工程と、クロム層が形成された基板に対して、不活性ガス中で熱処理を実施する工程と、クロム層と重なる位置にコンタクトホールが配置されるように層間絶縁膜を形成する工程と、クロム層と、コンタクトホールを介して電気的に接続されるように、導電層からなる画素電極を形成する工程と、を含むことを特徴とする電気光学装置の製造方法が提供され、上述した問題を解決することができる。
すなわち、所定の素子構造を形成するにあたり、クロム層の形成後に、不活性ガス中で熱処理を行うことにより、クロム層の表面に酸化膜が形成されて、接触抵抗が上昇することを有効に防止することができる。したがって、クロム層上に、さらに導電層からなる画素電極を積層した場合であっても、スイッチング素子と、画素電極との間で良好な電気接続が得られ、表示特性に優れた電気光学装置を効率的に製造することができる。
【０００８】
また、本発明の電気光学装置の製造方法を実施するにあたり、素子構造を構成するタンタル層、酸化タンタル層、クロム層、及び導電層と同一構成のドライバ接続配線を、同時に形成することが好ましい。
このように実施することにより、素子構造と同様に、耐熱性や耐酸化性に優れ、配線抵抗の上昇を防止したドライバ接続配線とすることができる。したがって、ドライバからのデータ信号の書き込み速度が低下することを防止でき、結果として、表示特性に優れた電気光学装置を効率的に提供することができる。
【０００９】
また、本発明の電気光学装置の製造方法を実施するにあたり、クロム層と、導電層と、の間の接触抵抗をそれぞれ１×１０4Ω／ｍ2以下の値とすることが好ましい。
このように実施することにより、ドライバからのデータ信号の書き込み速度が低下することを防止でき、結果として、表示特性に優れた電気光学装置を効率的に提供することができる。
【００１０】
また、本発明の電気光学装置の製造方法を実施するにあたり、ドライバ接続配線に接続された駆動用半導体素子の入力側グランド間抵抗を１００Ω／ｍ2以下の値とすることが好ましい。
このように実施することにより、ドライバからのデータ信号の書き込み速度が低下することを直接的に防止することができ、結果として、表示特性に優れた電気光学装置を効率的に提供することができる。
【００１１】
また、本発明の電気光学装置の製造方法を実施するにあたり、不活性ガスが、窒素ガス、アルゴンガス又はフッ素含有炭化水素ガスであることが好ましい。
このように実施することにより、クロム層の表面における酸化膜の形成を確実に防止して、結果として、表示特性に優れた電気光学装置を効率的に提供することができる。
【００１２】
また、本発明の電気光学装置の製造方法を実施するにあたり、熱処理の温度を２００〜２８０℃の範囲内の値とすることが好ましい。
このように実施することにより、熱処理の時間にもよるが、クロム層表面における酸化膜の形成を抑制しつつ、素子特性を効率的に合わせこむことができ、結果として、表示特性に優れた電気光学装置を効率的に製造することができる。
また、このような温度範囲であれば、通常の赤外線ランプ等を用いて、容易に制御することができる。
【００１３】
また、本発明の電気光学装置の製造方法を実施するにあたり、熱処理の時間を５〜２５分の範囲内の値とすることが好ましい。
このように実施することにより、熱処理の温度にもよるが、クロム層表面における酸化膜の形成を抑制しつつ、素子特性を効率的に合わせこむことができ、結果として、表示特性に優れた電気光学装置を効率的に製造することができる。
【発明を実施するための最良の形態】
【００１４】
本実施形態は、基板上に、タンタル層、酸化タンタル層、及びクロム層からなるスイッチング素子と、導電層からなる画素電極と、を含む素子構造を備えた電気光学装置の製造方法である。そして、基板上に、パターニングされたタンタル層を形成する工程と、タンタル層の表面を酸化させることにより、酸化タンタル層を形成する工程と、酸化タンタル層の一部と重なるように、パターニングされたクロム層を形成する工程と、クロム層が形成された基板に対して、不活性ガス中で熱処理を実施する工程と、クロム層と重なる位置にコンタクトホールが配置されるように層間絶縁膜を形成する工程と、クロム層と、コンタクトホールを介して電気的に接続されるように、導電層からなる画素電極を形成する工程と、を含むことを特徴とする。
以下、本実施形態の電気光学装置の製造方法として、所定の素子構造を有する素子基板と、対向基板としての着色層を有するカラーフィルタ基板と、を備えた液晶表示装置の製造方法を例に採って、適宜図面を参照しつつ説明する。ただし、かかる実施形態は、本発明の一態様を示すものであって、この発明を限定するものではなく、本発明の範囲内で任意に変更することができる。
【００１５】
１．液晶表示装置
（１）基本構成
まず、本実施形態に係る液晶表示装置の製造方法によって製造される液晶表示装置について説明する。図１は液晶表示装置に使用される液晶パネル２０の概略断面図である。
かかる液晶パネル２０は、スイッチング素子として、二端子型非線形素子であるＴＦＤ素子６９を用いたアクティブマトリクス型構造を有する素子基板６０を備えた液晶パネル２０であって、図示しないものの、バックライトやフロントライト等の照明装置やケース体などを必要に応じて適宜取付けることにより液晶表示装置となる。
なお、以下、スイッチング素子として二端子型非線型素子であるＴＦＤ素子（Thin Film Diode）６９を含む素子基板６０を例に採って説明するが、これに制限されるものではなく、三端子型非線型素子であるＴＦＴ素子（Thin Film Transistor）を含む素子基板であっても構わない。
【００１６】
また、液晶パネル２０は、透明なガラス基板を基体６１とする素子基板６０と、透明なガラス基板を基体３１とするカラーフィルタ基板３０と、が対向配置されるとともに接着剤等のシール材２３を介して貼り合わせられている。また、素子基板６０と、カラーフィルタ基板３０とが形成する空間であって、シール材２３の内側部分に対して、開口部（図示せず）を介して液晶材料２１を注入した後、封止材（図示せず）にて封止されてなるセル構造を備えている。すなわち、素子基板６０と、カラーフィルタ基板３０との間に液晶材料２１が充填されている。
【００１７】
また、基体６１の内面、すなわち、基体３１に対向する表面上に、画素電極６３がマトリクス状に形成され、基体３１の内面、すなわち、基体６１に対向する表面上には、走査電極３３が形成されている。また、画素電極６３は、ＴＦＤ素子６９を介してデータ線６５に対して電気的に接続されるとともに、もう一方の走査電極３３は、導電性粒子を含むシール材２３を介して素子基板６０上の引回し配線６６に対して電気的に接続されている。このように構成された画素電極６３と走査電極３３との交差領域がマトリクス状に配列された多数の画素（以下、画素領域と称する場合がある。）を構成し、これら多数の画素の配列が、全体として表示領域を構成することになる。したがって、所望の画素に対して電圧を印加することにより、当該画素領域の液晶材料２１に電界を発生させ、表示領域全体として文字、図形等の画像を表示させることができる。
【００１８】
また、素子基板６０は、カラーフィルタ基板３０の外形よりも外側に張り出してなる基板張出部６０Ｔを有し、この基板張出部６０Ｔ上には、データ線６５、引回し配線（図示せず）及び、独立して形成された複数の配線からなるドライバ接続配線６７が形成されている。
そして、表示領域側に配置され、データ線６５又は引回し配線から延設されたドライバ接続配線６７の端部には、液晶駆動回路等を内蔵した駆動用半導体素子（駆動用ＩＣ）９１が実装されている。さらに、表示領域側とは反対側に配置されたドライバ接続配線６７のうちの一方の端部にも、駆動用半導体素子（駆動用ＩＣ）９１が実装されているとともに、他方の端部には、フレキシブル基板９３が実装されている。
【００１９】
（２）素子基板
（２）−１ 基本構成
また、図２（ａ）〜（ｂ）に示すように、素子基板６０は、基本的に、透明なガラス基板等からなる基体６１と、データ線６５と、スイッチング素子としてのＴＦＤ素子６９と、層間絶縁膜６８と、画素電極６３と、から構成されている。また、画素電極６３が形成された層間絶縁膜６８上には、ポリイミド樹脂等からなる配向膜７５が形成されている。さらに、基体６１の外面には、位相差板（１／４波長板）７７及び偏光板７９が配置されている。
【００２０】
ここで、素子基板６０上のデータ線６５は、複数の配線が並列したストライプ状に構成されている。また、ドライバ９１等が実装領域側の辺に対して垂直方向に延びる辺側には、導電性粒子を含むシール材２３を介してカラーフィルタ基板３０上の走査電極３３と電気的に接続される引回し配線６６が設けられている。
また、画素電極６３は、それぞれのデータ線６５の間に、マトリクス状に配置されるとともに、データ線６５と画素電極６３とは、ＴＦＤ素子６９を介して電気的に接続されている。
【００２１】
また、データ線６５と、画素電極６３との間には、それらの間の電気絶縁性を確保するための層間絶縁膜６８を備えている。すなわち、本実施形態にかかる電気光学装置の製造方法によって製造される液晶表示装置は、データ線６５と、画素電極６３との間に、層間絶縁膜６８が形成されるとともに、データ線６５と画素電極６３とが層間絶縁膜６８に設けられたコンタクトホール６８ａを介して接続された、いわゆるオーバーレイヤー構造の液晶表示装置である。
したがって、配線設計が高精細となって、データ線６５のピッチ間隔が狭くなっている場合であっても、データ線６５と画素電極６３との電気絶縁性を確保して、クロストークの問題が生じることを確実に防止することができる。また、データ線６５と画素電極６３とを平面的に重ねて配置することができるために、データ線６５のピッチ間隔が狭くなっている場合であっても、画素面積を広く確保することができる。
【００２２】
（２）−２ 素子構造
また、素子基板６０は、図３（ａ）〜（ｂ）に示すように、ＴＦＤ素子６９と画素電極６３とが電気的に接続された素子構造１９を備えている。
かかるＴＦＤ素子６９は、一般的に、タンタル（Ｔａ）合金からなる素子第１電極７１、酸化タンタル（Ｔａ2Ｏ5）からなる絶縁膜７２、及びクロム（Ｃｒ）からなる素子第２電極７３、７４が順次積層されたサンドイッチ構造を有している。そして、正負方向のダイオードスイッチング特性を示し、しきい値以上の電圧が、素子第１電極７１及び素子第２電極７３、７４の両端子間に印加されると導通状態となるアクティブ素子である。
【００２３】
また、二個のＴＦＤ素子６９ａ、６９ｂは、データ線６５と、画素電極６３との間に介在するように形成され、反対のダイオード特性を有する第１のＴＦＤ素子６９ａ及び第２のＴＦＤ素子６９ｂから構成してあることが好ましい。
この理由は、このように構成することにより、印加する電圧波形として、正負対称なパルス波形を使用することができ、液晶表示装置等における液晶材料の劣化を防止することができるためである。すなわち、液晶材料の劣化を防止するために、ダイオードスイッチング特性が、正負方向において対称的であることが望まれ、二個のＴＦＤ素子６９ａ、６９ｂを逆向きに直列接続することにより、正負対称なパルス波形を使用することができるためである。
【００２４】
また、二個のＴＦＤ素子６９の一方には、ＩＴＯ（インジウムスズ酸化物）やＩＺＯ（インジウム亜鉛酸化物）、アルミニウム（Ａｌ）、銀（Ａｇ）等の導電層からなる画素電極６３が電気的に接続されている。
すなわち、図２（ｂ）に示すように、画素電極６３に反射機能を持たせない場合には、光の透過率を低下させることがないように、透明導電材料からなる画素電極６３として構成することができる。かかる透明導電材料としては、ＩＴＯ、ＩＺＯ等を使用することができる。一方、図４に示すように、画素電極６３を、光反射膜８０を兼ねた反射機能を有する反射画素電極として構成する場合には、アルミニウムや銀からなる画素電極６３として構成することができる。
【００２５】
また、かかる素子構造１９において、クロム層からなる素子第２電極７４と、導電層からなる画素電極６３との間の接触抵抗を１×１０4Ω／ｍ2以下の値とすることが好ましい。
この理由は、かかる接触抵抗が１×１０4Ω／ｍ2を超えると、ドライバからのデータの書き込み速度が著しく低下するために表示不良が発生しやすくなるためである。
ただし、素子第２電極７４と、画素電極６３との間の接触抵抗を過度に低くしようとすると、クロム層と導電層の膜厚を過度に厚くしなければならない場合がある。
したがって、素子構造１９において、クロム層からなる素子第２電極７４と、導電層からなる画素電極６３との間の接触抵抗を１×１０1〜５×１０4Ω／ｍ2の範囲内の値とすることがより好ましく、５×１０1〜１×１０4Ω／ｍ2の範囲内の値とすることがさらに好ましい。
【００２６】
（２）−３ ドライバ接続配線
また、素子基板６０は、図２（ｂ）に示すように、ドライバ接続配線６７を備えている。すなわち、ドライバ接続配線６７は、素子構造１９を構成するタンタル層、酸化タンタル層、クロム層、及び導電層と同一のタンタル層１１、酸化タンタル層１３、クロム層１５、及び導電層１７が順次積層されて構成されている。
より具体的には、上述のような構成のＴＦＤ素子６９及び画素電極６３を含む素子構造１９を備えた素子基板６０を製造する際に、製造工程の簡略化の観点から、ＴＦＤ素子６９及び画素電極６３と、一部の電気配線６５等と、を同時工程で形成する場合がある。かかる場合において、タンタル層１１やクロム層１５、あるいは導電層１７等が単層であっては膜厚が薄くなり、抵抗値が高くなるために、複数の層を重ねて形成される。特に、対向するカラーフィルタ基板３０よりも張り出している基板張出部６０Ｔに形成するドライバ接続配線６７においては、セル領域内に比べて、配線の厚さの影響が少ないために、すべての層を重ねて形成する。
したがって、上述した素子構造１９と、ドライバ接続配線６７とを同時形成した場合、図２（ｂ）に示すように、ドライバ接続配線６７は、タンタル層１１、酸化タンタル層１３、クロム層１５、及び導電層１７とが順次積層された構成となる。
【００２７】
また、ドライバ接続配線６７においても、クロム層１５と、導電層１７との間の接触抵抗を１×１０4Ω／ｍ2以下の値とすることが好ましい。
この理由は、かかる接触抵抗が１×１０4Ω／ｍ2を超えると、半導体素子における外部からのデータの書き込み速度が著しく低下するために、出力波形が変形し、結果として、線欠陥等の表示不良が発生しやすくなる場合があるためである。
ただし、クロム層１５と、導電層１７との間の接触抵抗が過度に低くなると、クロム層１５と、導電層１７の膜厚を過度に厚くしなければならない場合がある。
したがって、ドライバ接続配線６７において、クロム層１５と、導電層１７との間の接触抵抗を１×１０1〜５×１０4Ω／ｍ2の範囲内の値とすることがより好ましく、５×１０1〜１×１０4Ω／ｍ2の範囲内の値とすることがさらに好ましい。
【００２８】
また、ドライバ接続配線６７において、クロム層１５の厚さを１００〜５００ｎｍの範囲内の値とすることが好ましい。
この理由は、このような厚さになるようにクロム層１５を形成することにより、ドライバからのデータ信号の書き込み速度が低下することを防止でき、結果として、表示特性に優れた電気光学装置を効率的に提供することができるためである。また、このようなクロム層１５の厚さであれば、均一な厚さに形成することが容易であるばかりか、所定の機械的特性や耐久性が得られるためである。
したがって、ドライバ接続配線６７において、クロム層１５の厚さを１２０〜４００ｎｍの範囲内の値とすることがより好ましく、１５０〜３００ｎｍの範囲内の値とすることがさらに好ましい。
【００２９】
また、ドライバ接続配線６７において、導電層１７の厚さを３０〜３００ｎｍの範囲内の値とすることが好ましい。
この理由は、このような厚さになるように導電層１７を形成することにより、ドライバ接続配線におけるクロム層と、導電層との間の接触抵抗の値の調整が容易になるためである。したがって、ドライバからのデータ信号の書き込み速度が低下することを防止でき、結果として、表示特性に優れた電気光学装置を効率的に提供することができる。また、このような導電層１７の厚さであれば、均一な厚さに形成することが容易であるばかりか、所定の機械的特性や耐久性が得られるためである。
したがって、ドライバ接続配線６７において、導電層１７の厚さを５０〜２５０ｎｍの範囲内の値とすることがより好ましく、７０〜２００ｎｍの範囲内の値とすることがさらに好ましい。
【００３０】
また、ドライバ接続配線６７において、それに接続された駆動用半導体素子の入力側グランド間抵抗を１００Ω／ｍ2以下の値とすることが好ましい。
この理由は、かかる入力側グランド間抵抗を所定値以下とすることにより、ドライバからのデータ信号の書き込み速度が低下することを直接的に防止することができるためである。逆に言うと、かかる入力側グランド間抵抗が１００Ω／ｍ2を超えると、駆動用半導体素子からの出力波形が変形し、結果として、線欠陥等の表示不良が発生しやすくなる場合があるためである。
したがって、ドライバ接続配線６７において、それに接続された駆動用半導体素子の入力側グランド間抵抗を２０Ω／ｍ2以下の値とすることがより好ましく、５Ω／ｍ2以下の値とすることがさらに好ましい。
【００３１】
（３）カラーフィルタ基板
また、図１に示すように、素子基板６０と対向するカラーフィルタ基板３０は、一例として、透明なガラス基板等からなる基体３１と、遮光膜３９と、着色層３７と、表面保護層４１と、走査電極３３と、から構成されている。また、走査電極３３上には、液晶材料の配向性を制御するための配向膜４５を備えるとともに、走査電極３３等が形成されている面とは反対側の面に、鮮明な画像表示が認識できるように、位相差板（１／４波長板）４７及び偏光板４９が配置されている。
また、カラーフィルタ基板３０に形成された遮光膜３９は、隣接する画素間において色材が混色することを防止して、コントラストに優れた画像表示を得るための膜である。このような遮光膜３９としては、例えば、クロム（Ｃｒ）やモリブテン（Ｍｏ）等の金属膜を遮光膜３９として使用したり、あるいは、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の３色の着色材を共に樹脂その他の基材中に分散させたものや、黒色の顔料や染料等の着色材を樹脂その他の基材中に分散させたものなどを用いたりすることができる。さらに、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の３色の着色材を重ね合わせることにより、遮光膜を形成することもできる。
【００３２】
また、着色層３７は、通常、透明樹脂中に顔料や染料等の着色材を分散させて所定の色調を呈するものとされている。着色層３７の色調の一例としては原色系フィルタとしてＲ（赤）、Ｇ（緑）、Ｂ（青）の３色の組合せからなるものがあるが、これに限定されるものではなく、Ｙ（イエロー）、Ｍ（マゼンダ）、Ｃ（シアン）等の補色系や、その他の種々の色調で形成することができる。
また、着色層３７の配列パターンとしては、ストライプ配列を採用することが多いが、このストライプ配列の他に、斜めモザイク配列や、デルタ配列等の種々のパターン形状を採用することができる。
【００３３】
また、着色層３７や遮光膜３９上には、基板表面の平坦化を図るとともに、遮光膜３９等の導電性の材料からなる部材と、走査電極３３との電気絶縁性を図るために、アクリル樹脂やエポキシ樹脂などの光硬化性又は熱硬化性の樹脂材料からなる表面保護層４１が形成されている。
また、表面保護層４１の上には、ＩＴＯ（インジウムスズ酸化物）等の透明導電体からなる走査電極３３が形成されている。かかる走査電極３３は、複数の透明電極が並列したストライプ状に構成されている。そして、この走査電極３３の上には、ポリイミド樹脂等からなる配向膜４５が形成されている。
【００３４】
２．製造方法
（１）素子基板の製造工程
（１）−１ タンタル層の形成
所定のスイッチング素子としてのＴＦＤ素子６９及び画素電極６３を含む素子構造１９を備えた素子基板６０を製造するにあたり、まず、図５（ａ）に示すように、ガラス基板等の基体６１上に、所定形状にパターニングされたタンタル層１１、７１を形成する。
かかるタンタル層の形成方法は特に制限されるものではないが、例えば、蒸着法やスパッタリング法、あるいはラミネート法を用いて全面的にタンタル層を形成した後、フォトリソグラフィ法を用いてパターニングすることにより形成することができる。
また、かかるタンタル層は、ＴＦＤ素子６９を構成する素子第１電極７１としてのみならず、ドライバ接続配線６７の一部としてのタンタル層１１、及びデータ線６５の一部としてのタンタル層として形成される。そして、製造工程の簡略化の観点から、ＴＦＤ素子６９を構成する素子第１電極７１と、ドライバ接続配線６７の一部としてのタンタル層１１等とを同時工程で形成することが好ましい。
なお、かかるタンタル層の厚さに関し、ＴＦＤ素子６９の素子第１電極７１を同時形成する場合には、通常１８０ｎｍ程度にすることが好ましい。
【００３５】
（１）−２ 酸化タンタル層の形成
次いで、図５（ｂ）に示すように、所定形状にパターニングされたタンタル層の表面を陽極酸化法によって酸化することにより、酸化タンタル層１３、７２を形成する。
より具体的には、酸化タンタル層は、タンタル層が形成されたガラス基板６１をクエン酸溶液等の電解液中に浸漬した後、かかる電解液と、タンタル層との間に所定電圧を印加して、タンタル層の表面を酸化させて形成することができる。
かかる酸化タンタル層は、ＴＦＤ素子６９を構成する絶縁膜７２として、及びドライバ接続配線６７やデータ線６５等の一部としての酸化タンタル層１３として形成される。そして、製造工程の簡略化の観点から、これらを同時工程で形成することが好ましい。
なお、かかる酸化タンタル層の厚さに関し、ＴＦＤ素子６９の絶縁膜７２を同時形成する場合には、通常２０ｎｍ程度にすることが好ましい。
【００３６】
（１）−３ クロム層の形成
次いで、図５（ｃ）に示すように、表面にタンタル層及び酸化タンタル層が形成された基板上に、蒸着法やスパッタリング法を用いて全面的にクロム層を形成した後、フォトリソグラフィ法を用いてパターニングすることにより、酸化タンタル層の一部と重なるように、所定形状にパターニングされたクロム層１５、７４を形成する。
かかるクロム層は、ＴＦＤ素子６９を構成する素子第２電極７４としてのみならず、ドライバ接続配線６７の一部としてのクロム層１５、及びデータ線６５の一部としてのクロム層として形成される。また、タンタル層や酸化タンタル層と同様に、製造工程の簡略化の観点から、ＴＦＤ素子６９を構成する素子第２電極７４と、ドライバ接続配線６７等の一部としてのクロム層１５とを同時工程で形成することが好ましい。
なお、かかるクロム層の厚さに関し、ＴＦＤ素子６９の素子第２電極７４を同時形成する場合には、通常２００ｎｍ程度にすることが好ましい。
【００３７】
（１）−４ 熱処理
次いで、図５（ｄ）に示すように、タンタル層、酸化タンタル層、及びクロム層が形成された基板に対して、不活性ガス１８中で熱処理を実施する。すなわち、クロム層１１、７４と、当該クロム層１１、７４と電気的に接続される導電層１７、６３との接触抵抗を上昇させることなく、ＴＦＤ素子６９の特性を向上させるためである。
より詳細には、製造する素子基板６０が、層間絶縁膜を備えておらず、データ線６５と画素電極６３とが同一平面状に形成される構成の素子基板６０である場合には、画素電極６３の形成工程後であっても、かかる熱処理工程を実施することが可能である。しかし、本実施形態において製造する液晶表示装置は、データ線６５と、画素電極６３との間に層間絶縁膜６８を備える、いわゆるオーバーレイヤー構造の液晶表示装置であるために、後述する導電層の形成工程を経て画素電極６３を形成した後に、かかる熱処理を実施した場合には、既に層間絶縁膜６８も形成されており、当該層間絶縁膜６８が熱に耐えることができずに、絶縁不良等の原因となってしまう。そのため、クロム層の形成工程後、層間絶縁膜６８の形成工程前に、かかる熱処理を実施する必要がある。ところが、酸素等の活性ガスを含む環境下でかかる熱処理を実施すると、クロム層の表面が酸化され、酸化クロム（ＣｒＯx）層が形成され、クロム層と、導電層との間の接触抵抗が上昇してしまう。
したがって、かかる熱処理工程を不活性ガス１８中で実施することにより、クロム層の表面に酸化膜が形成されることを有効に防止することができ、素子構造１９におけるクロム層からなる素子第２電極７４と、導電層からなる画素電極６３と、の間の接触抵抗が上昇することを防ぐことができる。
なお、好適な不活性ガス１８として、窒素ガス、アルゴンガス、又はフッ素含有炭化水素ガス等を使用することができる。
【００３８】
また、かかる熱処理を不活性ガス１８中で実施することにより、ドライバ接続配線６７においてもかかる接触抵抗の上昇を抑えて、配線抵抗を低くすることもできる。
すなわち、図７（ａ）に示すように、クロム層１５上に酸化クロム層１６が形成されている場合には、導電層１７と、クロム層１５との間の接触抵抗が高いために、電流は、高抵抗ではあるが、導電層１７を主として流れることとなる。一方、図７（ｂ）に示すように、タンタル層１１、酸化タンタル層１３、クロム層１５、及び導電層１７が順次積層されたドライバ接続配線６７上にドライバを実装した場合に、電流は、低抵抗のクロム層１５を主として流れることになる。したがって、クロム層１５と、導電層１７との間に酸化クロム層１６が存在しなければ、ドライバ配線抵抗を低下させることができる。
【００３９】
ここで、図８を参照して、導電層（ＩＴＯ層）１７と、クロム層１５との間の接触抵抗と、配線抵抗との関係について説明する。かかる図８は、クロム層１５上にＩＴＯ層１７を積層した配線における、ＩＴＯ層１７と、クロム層１５との間の接触抵抗と、配線抵抗とをそれぞれ測定したデータであり、横軸に接触抵抗（Ω／ｍ2）を採って示してあり、縦軸に配線抵抗（Ω／ｍ2）を採って示してある。
かかる図８から容易に理解できるように、ＩＴＯ層１７と、クロム層１５との間の接触抵抗が高くなるに連れて、測定される配線抵抗自体も高くなっている。例えば、接触抵抗が１×１０3から１×１０6Ω／ｍ2になると、測定される配線抵抗もそれにつれて、約１Ω／ｍ2から１４０Ω／ｍ2程度に上昇している。この理由としては、クロム層の表面に酸化膜が形成され、電流の通り道が、クロム層からＩＴＯ層に変化するためと考えられる。
したがって、熱処理工程を不活性ガス中で実施することにより、クロム層１５上における酸化膜の形成を抑制でき、すなわち、その上に積層するＩＴＯ層１７との間の接触抵抗の上昇を防止して、測定される配線抵抗についても低下させることができる。
よって、ドライバ接続配線６７においても、ＩＴＯ層１７と、クロム層１５との間の接触抵抗を所定範囲内の値に制限することにより、ドライバ９１からのデータ信号の書き込み速度の低下を防止して、表示特性に優れた液晶表示装置とすることができる。
【００４０】
また、熱処理工程における熱処理の温度を２００〜２８０℃の範囲内の値とすることが好ましい。
この理由は、熱処理の時間にもよるが、かかる熱処理温度が２００℃未満の値となると、クロム層と、導電層との間の接触抵抗が上昇する場合があるとともに、素子の特性を十分に合わせこむことが困難となる場合があるためである。一方、熱処理温度が２８０℃を超えると、クロム層と、導電層との間の接触抵抗が上昇する場合があるとともに、基板上のタンタル層やクロム層等を破損させる場合があるためである。
したがって、熱処理工程における熱処理の温度を２１０〜２７０℃の範囲内の値とすることがより好ましく、２２０〜２６０℃の範囲内の値とすることがさらに好ましい。
【００４１】
また、熱処理工程における熱処理の時間を５〜２５分の範囲内の値とすることが好ましい。
この理由は、熱処理の温度にもよるが、熱処理時間が５分未満の値となると、クロム層と、導電層との間の接触抵抗が上昇する場合があるとともに、素子の特性を十分に合わせこむことが困難となる場合があるためである。一方、熱処理温度が２５分を超えると、クロム層と、導電層１７との間の接触抵抗が上昇する場合があるとともに、基板上のタンタル層やクロム層等を破損させる場合があるためである。
したがって、熱処理工程における熱処理の時間を８〜２２分の範囲内の値とすることがより好ましく、１０〜２０分の範囲内の値とすることがさらに好ましい。
【００４２】
（１）−５ 層間絶縁膜の形成
次いで、図６（ａ）に示すように、クロム層１５が形成された基板上に、スリットコータやスピンコータを用いて透明絶縁材料を塗布した後、フォトリソグラフィ法等を用いて、少なくとも表示領域に相当する領域に層間絶縁膜６８を形成する。すなわち、表示領域内においては、データ線６５のピッチ間隔が狭い場合であっても、データ線６５と、画素電極６３との間の電気絶縁性を高めることができる一方、表示領域外においては、そのような電気絶縁性の問題が少ないために形成する必要がない。
このとき、ＴＦＤ素子６９における素子第２電極７３、７４としてのクロム層の一方と平面的に重なる位置に、当該クロム層と画素電極６３としての導電層とを電気的に接続するためのコンタクトホール６８ａを形成する。
かかる透明絶縁材料としては、アクリル樹脂やエポキシ樹脂等の光硬化性樹脂や、熱硬化性樹脂を使用することができる。
なお、かかる層間絶縁膜６８の厚さに関し、通常２，５００ｎｍ程度に形成することが好ましい。
【００４３】
（１）−６ 導電層の形成
次いで、図６（ｂ）に示すように、層間絶縁膜６８が形成された基板上に、スパッタリング法等を用いて全面的に導電層を形成した後、フォトリソグラフィ法やエッチング法を用いてパターニングすることにより、所定形状の導電層１７、６３を形成する。かかる導電層としては、ＩＴＯ（インジウムスズ酸化物）やＩＺＯ（インジウム亜鉛酸化物）、アルミニウム（Ａｌ）、銀（Ａｇ）等を使用することができる。
また、かかる導電層は、表示領域内においては、層間絶縁膜６８におけるコンタクトホール６８ａを介して、クロム層からなる素子第２電極７４と電気的に接続される画素電極６３となるが、表示領域外においては層間絶縁膜６８が存在しないために、クロム層１５上に積層されて、ドライバ接続配線６７の一部となる。そして、タンタル層１１やクロム層１５等と同様に、製造工程の簡略化の観点から、それらを同時工程で形成することが好ましい。
そして、本発明においては、熱処理工程を不活性ガス１８中で実施していることから、クロム層１５、７４と、導電層１７、６３との間に酸化膜が存在しないために、それらの間の接触抵抗が上昇することがない。
なお、かかる導電層の厚さに関し、画素電極６３と同時に形成する場合には、通常５０ｎｍ程度に形成することが好ましい。
【００４４】
（１）−７ 配向膜の形成
次いで、図６（ｃ）に示すように、導電層からなる画素電極６３が形成された基板６１上に、ポリイミド樹脂等からなる配向膜７５を配置する。
以上のようにして、素子基板を製造することができる。
【００４５】
（２）カラーフィルタ基板の製造工程
カラーフィルタ基板３０は、図９（ａ）に示すように、ソーダライムガラス、ホウ珪酸ガラス、無アルカリガラス等からなる基体３１上に、それぞれの画素領域に対応する複数の開口部３９ａを備えた遮光膜３９を形成する。
このような遮光膜３９としては、例えば、クロム（Ｃｒ）やモリブテン（Ｍｏ）等の金属膜を遮光膜３９として使用したり、あるいは、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の３色の着色材を共に樹脂その他の基材中に分散させたものや、黒色の顔料や染料等の着色材を樹脂その他の基材中に分散させたものなどを用いたりすることができる。ただし、膜厚が薄い場合であっても遮光性を確保することができるとともに、遮光膜３９による段差を小さくすることができることから、クロム等の金属膜を遮光膜として使用することが好ましい。
かかる金属膜を用いて遮光膜３９を形成する場合には、例えば、クロム（Ｃｒ）等の金属材料を蒸着法等により基体３１上に積層した後、所定のパターンに合わせてエッチング処理することにより形成することができる。
【００４６】
次いで、図９（ｂ）に示すように、遮光膜３９が形成された基板３１上に、着色層３７を形成する。
かかる着色層３７は、例えば、顔料や染料等の着色材を分散させた透明樹脂等からなる感光性樹脂を、遮光膜３９が形成された基板３１上に、スピンコータやスリットコータを用いて塗布し、これにパターン露光、現像処理を順次施すことによって形成することができる。そして、色毎に上記工程を繰り返すことにより、複数色の着色層３７ｒ、３７ｇ、３７ｂを配列形成する。
なお、着色層３７の配列パターンとしては、ストライプ配列を採用することが多いが、このストライプ配列の他に、斜めモザイク配列や、デルタ配列等の種々のパターン形状を採用することができる。
【００４７】
次いで、図９（ｃ）に示すように、基板３１上に全面的に光硬化性又は熱硬化性の樹脂材料を塗布するとともに、フォトリソグラフィ法を用いてパターニングを施し、少なくとも表示領域に相当する領域に表面保護層４１を形成する。すなわち、基板表面を平坦化することにより、当該表面保護層上に形成される第１の電極３３を平坦化したり、セルギャップの均一化を図ったりできるために、表示ムラの発生を低減することができるためである。
かかる樹脂材料としては、例えば、アクリル樹脂、エポキシ樹脂、イミド樹脂、フッ素樹脂などで構成することができる。これらの樹脂は流動性を有する未硬化状態で基板上に塗布され、乾燥、光硬化、熱硬化などの適宜の手段で硬化される。塗布方法としては、スピンコータやスリットコータなどを用いて塗布することができる。
【００４８】
次いで、図９（ｄ）に示すように、表面保護層４１上に全面的にＩＴＯ（インジウムスズ酸化物）等の透明導電体材料からなる導電層を、一例として、スパッタリング法により形成するとともに、フォトリソグラフィ法を用いてパターニングを施し、走査電極３３を形成する。次いで、図９（ｅ）に示すように、当該走査電極３３を形成した基板上に、ポリイミド樹脂等からなる配向膜を形成する。
【００４９】
（３）貼り合わせ工程
次いで、図示しないものの、カラーフィルタ基板又は素子基板のいずれか一方において、表示領域を囲むようにしてシール材を積層した後、他方の基板を重ね合わせて、加熱圧着することにより、カラーフィルタ基板及び素子基板を貼り合わせて、セル構造を形成する。
その後、セル内に、シール材の一部に設けられた注入口から液晶材料を注入した後、封止材等により封止する。
【００５０】
（４）後工程
次いで、カラーフィルタ基板及び素子基板それぞれの外面に、位相差板（１／４λ板）及び偏光板を配置したり、ドライバを実装したりすることにより、液晶表示装置を製造することができる。
【産業上の利用可能性】
【００５１】
本発明の電気光学装置の製造方法によれば、素子の特性を合わせこむための熱処理工程を不活性ガス中で実施することにより、クロム層の表面に酸化膜が形成されることがないために、当該クロム層に積層される導電層との間の接触抵抗の上昇を防止することができる。したがって、スイッチング素子と画素電極との間の接触抵抗や、ドライバ接続配線の配線抵抗の上昇を抑えて、データ信号の書き込み速度が速く、表示特性に優れた電気光学装置を効率的に提供することができる。
よって、得られた電気光学装置を、液晶表示装置等の電気光学装置や電子機器、例えば、携帯電話機やパーソナルコンピュータ等をはじめとして、液晶テレビ、ビューファインダ型・モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電気泳動装置、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた電子機器、電子放出素子を備えた装置（ＦＥＤ:Field Emission DisplayやＳＣＥＥＤ：Surface-Conduction Electron-Emitter Display）などに幅広く適用することができる。
【図面の簡単な説明】
【００５２】
【図１】本発明の電気光学装置の製造方法により製造することができる電気光学装置の一例としての液晶表示装置を示す概略断面図である。
【図２】（ａ）〜（ｂ）は、それぞれ所定の素子構造を備えた素子基板を示す平面図及び断面図である。
【図３】（ａ）〜（ｂ）は、それぞれ素子構造の一例としてのＴＦＤ素子と画素電極との接続構造を説明するために供する平面図及び断面図である。
【図４】ドライバ接続配線を説明するために供する図である。
【図５】（ａ）〜（ｄ）は、本発明の電気光学装置の製造方法にかかる素子基板の製造工程を説明するために供する図である（その１）。
【図６】（ａ）〜（ｃ）は、本発明の電気光学装置の製造方法にかかる素子基板の製造工程を説明するために供する図である（その２）。
【図７】接触抵抗と配線抵抗との関係を説明するために供する図である（その１）。
【図８】接触抵抗と配線抵抗との関係を説明するために供する図である（その２）。
【図９】（ａ）〜（ｅ）は、カラーフィルタ基板の製造工程を説明するために供する図である。
【図１０】従来のオーバーレイヤー構造の電気光学装置を説明するために供する図である。
【符号の説明】
【００５３】
１１：タンタル層、１３：酸化タンタル層、１５：クロム層、１６：酸化クロム層、１７：導電層、１８：不活性ガス、１９：素子構造、３０：カラーフィルタ基板、６０：素子基板、６３：画素電極、６５：データ線、６７：ドライバ接続配線、６８：層間絶縁膜、６８ａ：コンタクトホール、６９：スイッチング素子（ＴＦＤ素子）、７１：素子第１電極、７２：絶縁膜、７３・７４：素子第２電極、７５：配向膜、８０：反射画素電極、９１：半導体素子、９３：フレキシブル回路基板
【技術分野】
【０００１】
本発明は、電気光学装置の製造方法に関する。特に、所定の素子構造における接触抵抗の上昇を防止して、表示不良の発生を少なくすることができる電気光学装置の製造方法に関する。
【背景技術】
【０００２】
従来、電気光学装置の一態様である液晶表示装置は、それぞれ電極を備えた一対の基板を対向配置するとともに、当該一対の基板の間に液晶材料を注入して構成されている。かかる液晶表示装置において、アクティブマトリクス型構造を有する場合には、いずれか一方の基板は、平行配置された複数本のデータ線と、当該データ線に対して、例えば、薄膜ダイオード（ＴＦＤ素子）や薄膜トランジスタ（ＴＦＴ素子）等のスイッチング素子を介して接続された複数の画素電極と、を備えている。そして、それぞれの基板上の電極が平面的に重なる領域である複数の画素がマトリクス状に配列されるとともに、所望の画素に電圧を印加することにより、当該画素における光を変調させ、表示領域全体として文字や図形等の画像を表示させている。
ここで、かかる素子基板において、スイッチング素子として、ＴＦＤ素子を備える場合には、一般的に、表面に酸化絶縁膜が形成された、タンタル合金からなる素子第１電極と、クロムからなる素子第２電極と、ＩＴＯ（インジウムスズ酸化物）等からなる画素電極と、を順次に形成することにより構成されている。
【０００３】
一方、かかるアクティブマトリクス型構造の素子基板において、近年、配線設計の高精細化により、それぞれの画素面積が小さくなるとともに、それぞれのデータ線のピッチ間隔が狭くなりつつある。かかる場合に、データ線と画素電極との距離が近接することになり、所定のデータ線に電圧を印加した際に、当該データ線に近接する、本来選択していない画素領域に対しても電界を生じさせてしまうという問題があった。したがって、表示される画像がボケたり、糸引き現象が生じたりする、いわゆるクロストークの問題が生じていた。
【０００４】
そこで、かかるクロストークの問題を改善するために、液晶表示装置における素子基板として、図１０（ａ）〜（ｂ）に示すように、データ線６２２と、画素電極６２３との間に絶縁膜６１６が介在しており、データ線６２２と、画素電極６２３の一部とが重なり、電気接続されるように配置された素子基板がある。かかる素子基板は、絶縁膜を備えることにより、データ線のピッチ間隔が狭い場合であっても、画素の開口率の低下を防ぐとともに、データ線と画素電極との電気絶縁性を確保して、表示される画像の表示特性の低下を防止することができる（例えば、特許文献１参照）。
【特許文献１】特開２００４−１１８２１６号公報 （請求項１、図２）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に記載された素子基板における絶縁膜は、アクリル樹脂等からなるために、素子基板の製造段階において、ＴＦＤ素子の特性を合わせこむための熱処理（２５０℃程度）に耐えられるものではない。そのために、かかる絶縁膜を備えた素子基板を製造する際には、スイッチング素子における素子第２電極を形成した後、絶縁膜の形成前に、かかる熱処理を実施する必要があった。したがって、素子第２電極がクロムから形成されている場合には、かかる熱処理によって、クロムの表面に酸化膜が形成されてしまい、クロムからなる素子第２電極と、ＩＴＯからなる画素電極との間の接触抵抗が上昇するという問題が見られた。
また、その接触抵抗の上昇に関連して、同時形成したドライバ接続配線における駆動用半導体素子の入力側グランド抵抗（ドライバ配線抵抗と称する場合がある）が大きくなって、ドライバからのデータ信号の書き込み速度が著しく低下するために、線欠陥等の表示不良が発生するという問題が見られた。
【０００６】
そこで、本発明の発明者らは、上記問題点を鋭意検討した結果、特定構造の電気光学装置の製造方法において、スイッチング素子の特性を合わせこむための熱処理を不活性ガス中で実施することにより、さらに画素電極を電気的に接続した場合の、接触抵抗の上昇を防止できることを見出し、本発明を完成させた。
すなわち、本発明は、スイッチング素子と画素電極との間の接触抵抗と併せてドライバ接続配線の配線抵抗の上昇を防止して、データ信号の書き込み速度が速く、表示特性に優れた電気光学装置の製造方法を提供することを目的としている。
【課題を解決するための手段】
【０００７】
本発明によれば、基板上に、タンタル層、酸化タンタル層、及びクロム層からなるスイッチング素子と、導電層からなる画素電極と、を含む素子構造を備えた電気光学装置の製造方法であって、基板上に、パターニングされたタンタル層を形成する工程と、タンタル層の表面を酸化させることにより、酸化タンタル層を形成する工程と、酸化タンタル層の一部と重なるように、パターニングされたクロム層を形成する工程と、クロム層が形成された基板に対して、不活性ガス中で熱処理を実施する工程と、クロム層と重なる位置にコンタクトホールが配置されるように層間絶縁膜を形成する工程と、クロム層と、コンタクトホールを介して電気的に接続されるように、導電層からなる画素電極を形成する工程と、を含むことを特徴とする電気光学装置の製造方法が提供され、上述した問題を解決することができる。
すなわち、所定の素子構造を形成するにあたり、クロム層の形成後に、不活性ガス中で熱処理を行うことにより、クロム層の表面に酸化膜が形成されて、接触抵抗が上昇することを有効に防止することができる。したがって、クロム層上に、さらに導電層からなる画素電極を積層した場合であっても、スイッチング素子と、画素電極との間で良好な電気接続が得られ、表示特性に優れた電気光学装置を効率的に製造することができる。
【０００８】
また、本発明の電気光学装置の製造方法を実施するにあたり、素子構造を構成するタンタル層、酸化タンタル層、クロム層、及び導電層と同一構成のドライバ接続配線を、同時に形成することが好ましい。
このように実施することにより、素子構造と同様に、耐熱性や耐酸化性に優れ、配線抵抗の上昇を防止したドライバ接続配線とすることができる。したがって、ドライバからのデータ信号の書き込み速度が低下することを防止でき、結果として、表示特性に優れた電気光学装置を効率的に提供することができる。
【０００９】
また、本発明の電気光学装置の製造方法を実施するにあたり、クロム層と、導電層と、の間の接触抵抗をそれぞれ１×１０4Ω／ｍ2以下の値とすることが好ましい。
このように実施することにより、ドライバからのデータ信号の書き込み速度が低下することを防止でき、結果として、表示特性に優れた電気光学装置を効率的に提供することができる。
【００１０】
また、本発明の電気光学装置の製造方法を実施するにあたり、ドライバ接続配線に接続された駆動用半導体素子の入力側グランド間抵抗を１００Ω／ｍ2以下の値とすることが好ましい。
このように実施することにより、ドライバからのデータ信号の書き込み速度が低下することを直接的に防止することができ、結果として、表示特性に優れた電気光学装置を効率的に提供することができる。
【００１１】
また、本発明の電気光学装置の製造方法を実施するにあたり、不活性ガスが、窒素ガス、アルゴンガス又はフッ素含有炭化水素ガスであることが好ましい。
このように実施することにより、クロム層の表面における酸化膜の形成を確実に防止して、結果として、表示特性に優れた電気光学装置を効率的に提供することができる。
【００１２】
また、本発明の電気光学装置の製造方法を実施するにあたり、熱処理の温度を２００〜２８０℃の範囲内の値とすることが好ましい。
このように実施することにより、熱処理の時間にもよるが、クロム層表面における酸化膜の形成を抑制しつつ、素子特性を効率的に合わせこむことができ、結果として、表示特性に優れた電気光学装置を効率的に製造することができる。
また、このような温度範囲であれば、通常の赤外線ランプ等を用いて、容易に制御することができる。
【００１３】
また、本発明の電気光学装置の製造方法を実施するにあたり、熱処理の時間を５〜２５分の範囲内の値とすることが好ましい。
このように実施することにより、熱処理の温度にもよるが、クロム層表面における酸化膜の形成を抑制しつつ、素子特性を効率的に合わせこむことができ、結果として、表示特性に優れた電気光学装置を効率的に製造することができる。
【発明を実施するための最良の形態】
【００１４】
本実施形態は、基板上に、タンタル層、酸化タンタル層、及びクロム層からなるスイッチング素子と、導電層からなる画素電極と、を含む素子構造を備えた電気光学装置の製造方法である。そして、基板上に、パターニングされたタンタル層を形成する工程と、タンタル層の表面を酸化させることにより、酸化タンタル層を形成する工程と、酸化タンタル層の一部と重なるように、パターニングされたクロム層を形成する工程と、クロム層が形成された基板に対して、不活性ガス中で熱処理を実施する工程と、クロム層と重なる位置にコンタクトホールが配置されるように層間絶縁膜を形成する工程と、クロム層と、コンタクトホールを介して電気的に接続されるように、導電層からなる画素電極を形成する工程と、を含むことを特徴とする。
以下、本実施形態の電気光学装置の製造方法として、所定の素子構造を有する素子基板と、対向基板としての着色層を有するカラーフィルタ基板と、を備えた液晶表示装置の製造方法を例に採って、適宜図面を参照しつつ説明する。ただし、かかる実施形態は、本発明の一態様を示すものであって、この発明を限定するものではなく、本発明の範囲内で任意に変更することができる。
【００１５】
１．液晶表示装置
（１）基本構成
まず、本実施形態に係る液晶表示装置の製造方法によって製造される液晶表示装置について説明する。図１は液晶表示装置に使用される液晶パネル２０の概略断面図である。
かかる液晶パネル２０は、スイッチング素子として、二端子型非線形素子であるＴＦＤ素子６９を用いたアクティブマトリクス型構造を有する素子基板６０を備えた液晶パネル２０であって、図示しないものの、バックライトやフロントライト等の照明装置やケース体などを必要に応じて適宜取付けることにより液晶表示装置となる。
なお、以下、スイッチング素子として二端子型非線型素子であるＴＦＤ素子（Thin Film Diode）６９を含む素子基板６０を例に採って説明するが、これに制限されるものではなく、三端子型非線型素子であるＴＦＴ素子（Thin Film Transistor）を含む素子基板であっても構わない。
【００１６】
また、液晶パネル２０は、透明なガラス基板を基体６１とする素子基板６０と、透明なガラス基板を基体３１とするカラーフィルタ基板３０と、が対向配置されるとともに接着剤等のシール材２３を介して貼り合わせられている。また、素子基板６０と、カラーフィルタ基板３０とが形成する空間であって、シール材２３の内側部分に対して、開口部（図示せず）を介して液晶材料２１を注入した後、封止材（図示せず）にて封止されてなるセル構造を備えている。すなわち、素子基板６０と、カラーフィルタ基板３０との間に液晶材料２１が充填されている。
【００１７】
また、基体６１の内面、すなわち、基体３１に対向する表面上に、画素電極６３がマトリクス状に形成され、基体３１の内面、すなわち、基体６１に対向する表面上には、走査電極３３が形成されている。また、画素電極６３は、ＴＦＤ素子６９を介してデータ線６５に対して電気的に接続されるとともに、もう一方の走査電極３３は、導電性粒子を含むシール材２３を介して素子基板６０上の引回し配線６６に対して電気的に接続されている。このように構成された画素電極６３と走査電極３３との交差領域がマトリクス状に配列された多数の画素（以下、画素領域と称する場合がある。）を構成し、これら多数の画素の配列が、全体として表示領域を構成することになる。したがって、所望の画素に対して電圧を印加することにより、当該画素領域の液晶材料２１に電界を発生させ、表示領域全体として文字、図形等の画像を表示させることができる。
【００１８】
また、素子基板６０は、カラーフィルタ基板３０の外形よりも外側に張り出してなる基板張出部６０Ｔを有し、この基板張出部６０Ｔ上には、データ線６５、引回し配線（図示せず）及び、独立して形成された複数の配線からなるドライバ接続配線６７が形成されている。
そして、表示領域側に配置され、データ線６５又は引回し配線から延設されたドライバ接続配線６７の端部には、液晶駆動回路等を内蔵した駆動用半導体素子（駆動用ＩＣ）９１が実装されている。さらに、表示領域側とは反対側に配置されたドライバ接続配線６７のうちの一方の端部にも、駆動用半導体素子（駆動用ＩＣ）９１が実装されているとともに、他方の端部には、フレキシブル基板９３が実装されている。
【００１９】
（２）素子基板
（２）−１ 基本構成
また、図２（ａ）〜（ｂ）に示すように、素子基板６０は、基本的に、透明なガラス基板等からなる基体６１と、データ線６５と、スイッチング素子としてのＴＦＤ素子６９と、層間絶縁膜６８と、画素電極６３と、から構成されている。また、画素電極６３が形成された層間絶縁膜６８上には、ポリイミド樹脂等からなる配向膜７５が形成されている。さらに、基体６１の外面には、位相差板（１／４波長板）７７及び偏光板７９が配置されている。
【００２０】
ここで、素子基板６０上のデータ線６５は、複数の配線が並列したストライプ状に構成されている。また、ドライバ９１等が実装領域側の辺に対して垂直方向に延びる辺側には、導電性粒子を含むシール材２３を介してカラーフィルタ基板３０上の走査電極３３と電気的に接続される引回し配線６６が設けられている。
また、画素電極６３は、それぞれのデータ線６５の間に、マトリクス状に配置されるとともに、データ線６５と画素電極６３とは、ＴＦＤ素子６９を介して電気的に接続されている。
【００２１】
また、データ線６５と、画素電極６３との間には、それらの間の電気絶縁性を確保するための層間絶縁膜６８を備えている。すなわち、本実施形態にかかる電気光学装置の製造方法によって製造される液晶表示装置は、データ線６５と、画素電極６３との間に、層間絶縁膜６８が形成されるとともに、データ線６５と画素電極６３とが層間絶縁膜６８に設けられたコンタクトホール６８ａを介して接続された、いわゆるオーバーレイヤー構造の液晶表示装置である。
したがって、配線設計が高精細となって、データ線６５のピッチ間隔が狭くなっている場合であっても、データ線６５と画素電極６３との電気絶縁性を確保して、クロストークの問題が生じることを確実に防止することができる。また、データ線６５と画素電極６３とを平面的に重ねて配置することができるために、データ線６５のピッチ間隔が狭くなっている場合であっても、画素面積を広く確保することができる。
【００２２】
（２）−２ 素子構造
また、素子基板６０は、図３（ａ）〜（ｂ）に示すように、ＴＦＤ素子６９と画素電極６３とが電気的に接続された素子構造１９を備えている。
かかるＴＦＤ素子６９は、一般的に、タンタル（Ｔａ）合金からなる素子第１電極７１、酸化タンタル（Ｔａ2Ｏ5）からなる絶縁膜７２、及びクロム（Ｃｒ）からなる素子第２電極７３、７４が順次積層されたサンドイッチ構造を有している。そして、正負方向のダイオードスイッチング特性を示し、しきい値以上の電圧が、素子第１電極７１及び素子第２電極７３、７４の両端子間に印加されると導通状態となるアクティブ素子である。
【００２３】
また、二個のＴＦＤ素子６９ａ、６９ｂは、データ線６５と、画素電極６３との間に介在するように形成され、反対のダイオード特性を有する第１のＴＦＤ素子６９ａ及び第２のＴＦＤ素子６９ｂから構成してあることが好ましい。
この理由は、このように構成することにより、印加する電圧波形として、正負対称なパルス波形を使用することができ、液晶表示装置等における液晶材料の劣化を防止することができるためである。すなわち、液晶材料の劣化を防止するために、ダイオードスイッチング特性が、正負方向において対称的であることが望まれ、二個のＴＦＤ素子６９ａ、６９ｂを逆向きに直列接続することにより、正負対称なパルス波形を使用することができるためである。
【００２４】
また、二個のＴＦＤ素子６９の一方には、ＩＴＯ（インジウムスズ酸化物）やＩＺＯ（インジウム亜鉛酸化物）、アルミニウム（Ａｌ）、銀（Ａｇ）等の導電層からなる画素電極６３が電気的に接続されている。
すなわち、図２（ｂ）に示すように、画素電極６３に反射機能を持たせない場合には、光の透過率を低下させることがないように、透明導電材料からなる画素電極６３として構成することができる。かかる透明導電材料としては、ＩＴＯ、ＩＺＯ等を使用することができる。一方、図４に示すように、画素電極６３を、光反射膜８０を兼ねた反射機能を有する反射画素電極として構成する場合には、アルミニウムや銀からなる画素電極６３として構成することができる。
【００２５】
また、かかる素子構造１９において、クロム層からなる素子第２電極７４と、導電層からなる画素電極６３との間の接触抵抗を１×１０4Ω／ｍ2以下の値とすることが好ましい。
この理由は、かかる接触抵抗が１×１０4Ω／ｍ2を超えると、ドライバからのデータの書き込み速度が著しく低下するために表示不良が発生しやすくなるためである。
ただし、素子第２電極７４と、画素電極６３との間の接触抵抗を過度に低くしようとすると、クロム層と導電層の膜厚を過度に厚くしなければならない場合がある。
したがって、素子構造１９において、クロム層からなる素子第２電極７４と、導電層からなる画素電極６３との間の接触抵抗を１×１０1〜５×１０4Ω／ｍ2の範囲内の値とすることがより好ましく、５×１０1〜１×１０4Ω／ｍ2の範囲内の値とすることがさらに好ましい。
【００２６】
（２）−３ ドライバ接続配線
また、素子基板６０は、図２（ｂ）に示すように、ドライバ接続配線６７を備えている。すなわち、ドライバ接続配線６７は、素子構造１９を構成するタンタル層、酸化タンタル層、クロム層、及び導電層と同一のタンタル層１１、酸化タンタル層１３、クロム層１５、及び導電層１７が順次積層されて構成されている。
より具体的には、上述のような構成のＴＦＤ素子６９及び画素電極６３を含む素子構造１９を備えた素子基板６０を製造する際に、製造工程の簡略化の観点から、ＴＦＤ素子６９及び画素電極６３と、一部の電気配線６５等と、を同時工程で形成する場合がある。かかる場合において、タンタル層１１やクロム層１５、あるいは導電層１７等が単層であっては膜厚が薄くなり、抵抗値が高くなるために、複数の層を重ねて形成される。特に、対向するカラーフィルタ基板３０よりも張り出している基板張出部６０Ｔに形成するドライバ接続配線６７においては、セル領域内に比べて、配線の厚さの影響が少ないために、すべての層を重ねて形成する。
したがって、上述した素子構造１９と、ドライバ接続配線６７とを同時形成した場合、図２（ｂ）に示すように、ドライバ接続配線６７は、タンタル層１１、酸化タンタル層１３、クロム層１５、及び導電層１７とが順次積層された構成となる。
【００２７】
また、ドライバ接続配線６７においても、クロム層１５と、導電層１７との間の接触抵抗を１×１０4Ω／ｍ2以下の値とすることが好ましい。
この理由は、かかる接触抵抗が１×１０4Ω／ｍ2を超えると、半導体素子における外部からのデータの書き込み速度が著しく低下するために、出力波形が変形し、結果として、線欠陥等の表示不良が発生しやすくなる場合があるためである。
ただし、クロム層１５と、導電層１７との間の接触抵抗が過度に低くなると、クロム層１５と、導電層１７の膜厚を過度に厚くしなければならない場合がある。
したがって、ドライバ接続配線６７において、クロム層１５と、導電層１７との間の接触抵抗を１×１０1〜５×１０4Ω／ｍ2の範囲内の値とすることがより好ましく、５×１０1〜１×１０4Ω／ｍ2の範囲内の値とすることがさらに好ましい。
【００２８】
また、ドライバ接続配線６７において、クロム層１５の厚さを１００〜５００ｎｍの範囲内の値とすることが好ましい。
この理由は、このような厚さになるようにクロム層１５を形成することにより、ドライバからのデータ信号の書き込み速度が低下することを防止でき、結果として、表示特性に優れた電気光学装置を効率的に提供することができるためである。また、このようなクロム層１５の厚さであれば、均一な厚さに形成することが容易であるばかりか、所定の機械的特性や耐久性が得られるためである。
したがって、ドライバ接続配線６７において、クロム層１５の厚さを１２０〜４００ｎｍの範囲内の値とすることがより好ましく、１５０〜３００ｎｍの範囲内の値とすることがさらに好ましい。
【００２９】
また、ドライバ接続配線６７において、導電層１７の厚さを３０〜３００ｎｍの範囲内の値とすることが好ましい。
この理由は、このような厚さになるように導電層１７を形成することにより、ドライバ接続配線におけるクロム層と、導電層との間の接触抵抗の値の調整が容易になるためである。したがって、ドライバからのデータ信号の書き込み速度が低下することを防止でき、結果として、表示特性に優れた電気光学装置を効率的に提供することができる。また、このような導電層１７の厚さであれば、均一な厚さに形成することが容易であるばかりか、所定の機械的特性や耐久性が得られるためである。
したがって、ドライバ接続配線６７において、導電層１７の厚さを５０〜２５０ｎｍの範囲内の値とすることがより好ましく、７０〜２００ｎｍの範囲内の値とすることがさらに好ましい。
【００３０】
また、ドライバ接続配線６７において、それに接続された駆動用半導体素子の入力側グランド間抵抗を１００Ω／ｍ2以下の値とすることが好ましい。
この理由は、かかる入力側グランド間抵抗を所定値以下とすることにより、ドライバからのデータ信号の書き込み速度が低下することを直接的に防止することができるためである。逆に言うと、かかる入力側グランド間抵抗が１００Ω／ｍ2を超えると、駆動用半導体素子からの出力波形が変形し、結果として、線欠陥等の表示不良が発生しやすくなる場合があるためである。
したがって、ドライバ接続配線６７において、それに接続された駆動用半導体素子の入力側グランド間抵抗を２０Ω／ｍ2以下の値とすることがより好ましく、５Ω／ｍ2以下の値とすることがさらに好ましい。
【００３１】
（３）カラーフィルタ基板
また、図１に示すように、素子基板６０と対向するカラーフィルタ基板３０は、一例として、透明なガラス基板等からなる基体３１と、遮光膜３９と、着色層３７と、表面保護層４１と、走査電極３３と、から構成されている。また、走査電極３３上には、液晶材料の配向性を制御するための配向膜４５を備えるとともに、走査電極３３等が形成されている面とは反対側の面に、鮮明な画像表示が認識できるように、位相差板（１／４波長板）４７及び偏光板４９が配置されている。
また、カラーフィルタ基板３０に形成された遮光膜３９は、隣接する画素間において色材が混色することを防止して、コントラストに優れた画像表示を得るための膜である。このような遮光膜３９としては、例えば、クロム（Ｃｒ）やモリブテン（Ｍｏ）等の金属膜を遮光膜３９として使用したり、あるいは、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の３色の着色材を共に樹脂その他の基材中に分散させたものや、黒色の顔料や染料等の着色材を樹脂その他の基材中に分散させたものなどを用いたりすることができる。さらに、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の３色の着色材を重ね合わせることにより、遮光膜を形成することもできる。
【００３２】
また、着色層３７は、通常、透明樹脂中に顔料や染料等の着色材を分散させて所定の色調を呈するものとされている。着色層３７の色調の一例としては原色系フィルタとしてＲ（赤）、Ｇ（緑）、Ｂ（青）の３色の組合せからなるものがあるが、これに限定されるものではなく、Ｙ（イエロー）、Ｍ（マゼンダ）、Ｃ（シアン）等の補色系や、その他の種々の色調で形成することができる。
また、着色層３７の配列パターンとしては、ストライプ配列を採用することが多いが、このストライプ配列の他に、斜めモザイク配列や、デルタ配列等の種々のパターン形状を採用することができる。
【００３３】
また、着色層３７や遮光膜３９上には、基板表面の平坦化を図るとともに、遮光膜３９等の導電性の材料からなる部材と、走査電極３３との電気絶縁性を図るために、アクリル樹脂やエポキシ樹脂などの光硬化性又は熱硬化性の樹脂材料からなる表面保護層４１が形成されている。
また、表面保護層４１の上には、ＩＴＯ（インジウムスズ酸化物）等の透明導電体からなる走査電極３３が形成されている。かかる走査電極３３は、複数の透明電極が並列したストライプ状に構成されている。そして、この走査電極３３の上には、ポリイミド樹脂等からなる配向膜４５が形成されている。
【００３４】
２．製造方法
（１）素子基板の製造工程
（１）−１ タンタル層の形成
所定のスイッチング素子としてのＴＦＤ素子６９及び画素電極６３を含む素子構造１９を備えた素子基板６０を製造するにあたり、まず、図５（ａ）に示すように、ガラス基板等の基体６１上に、所定形状にパターニングされたタンタル層１１、７１を形成する。
かかるタンタル層の形成方法は特に制限されるものではないが、例えば、蒸着法やスパッタリング法、あるいはラミネート法を用いて全面的にタンタル層を形成した後、フォトリソグラフィ法を用いてパターニングすることにより形成することができる。
また、かかるタンタル層は、ＴＦＤ素子６９を構成する素子第１電極７１としてのみならず、ドライバ接続配線６７の一部としてのタンタル層１１、及びデータ線６５の一部としてのタンタル層として形成される。そして、製造工程の簡略化の観点から、ＴＦＤ素子６９を構成する素子第１電極７１と、ドライバ接続配線６７の一部としてのタンタル層１１等とを同時工程で形成することが好ましい。
なお、かかるタンタル層の厚さに関し、ＴＦＤ素子６９の素子第１電極７１を同時形成する場合には、通常１８０ｎｍ程度にすることが好ましい。
【００３５】
（１）−２ 酸化タンタル層の形成
次いで、図５（ｂ）に示すように、所定形状にパターニングされたタンタル層の表面を陽極酸化法によって酸化することにより、酸化タンタル層１３、７２を形成する。
より具体的には、酸化タンタル層は、タンタル層が形成されたガラス基板６１をクエン酸溶液等の電解液中に浸漬した後、かかる電解液と、タンタル層との間に所定電圧を印加して、タンタル層の表面を酸化させて形成することができる。
かかる酸化タンタル層は、ＴＦＤ素子６９を構成する絶縁膜７２として、及びドライバ接続配線６７やデータ線６５等の一部としての酸化タンタル層１３として形成される。そして、製造工程の簡略化の観点から、これらを同時工程で形成することが好ましい。
なお、かかる酸化タンタル層の厚さに関し、ＴＦＤ素子６９の絶縁膜７２を同時形成する場合には、通常２０ｎｍ程度にすることが好ましい。
【００３６】
（１）−３ クロム層の形成
次いで、図５（ｃ）に示すように、表面にタンタル層及び酸化タンタル層が形成された基板上に、蒸着法やスパッタリング法を用いて全面的にクロム層を形成した後、フォトリソグラフィ法を用いてパターニングすることにより、酸化タンタル層の一部と重なるように、所定形状にパターニングされたクロム層１５、７４を形成する。
かかるクロム層は、ＴＦＤ素子６９を構成する素子第２電極７４としてのみならず、ドライバ接続配線６７の一部としてのクロム層１５、及びデータ線６５の一部としてのクロム層として形成される。また、タンタル層や酸化タンタル層と同様に、製造工程の簡略化の観点から、ＴＦＤ素子６９を構成する素子第２電極７４と、ドライバ接続配線６７等の一部としてのクロム層１５とを同時工程で形成することが好ましい。
なお、かかるクロム層の厚さに関し、ＴＦＤ素子６９の素子第２電極７４を同時形成する場合には、通常２００ｎｍ程度にすることが好ましい。
【００３７】
（１）−４ 熱処理
次いで、図５（ｄ）に示すように、タンタル層、酸化タンタル層、及びクロム層が形成された基板に対して、不活性ガス１８中で熱処理を実施する。すなわち、クロム層１１、７４と、当該クロム層１１、７４と電気的に接続される導電層１７、６３との接触抵抗を上昇させることなく、ＴＦＤ素子６９の特性を向上させるためである。
より詳細には、製造する素子基板６０が、層間絶縁膜を備えておらず、データ線６５と画素電極６３とが同一平面状に形成される構成の素子基板６０である場合には、画素電極６３の形成工程後であっても、かかる熱処理工程を実施することが可能である。しかし、本実施形態において製造する液晶表示装置は、データ線６５と、画素電極６３との間に層間絶縁膜６８を備える、いわゆるオーバーレイヤー構造の液晶表示装置であるために、後述する導電層の形成工程を経て画素電極６３を形成した後に、かかる熱処理を実施した場合には、既に層間絶縁膜６８も形成されており、当該層間絶縁膜６８が熱に耐えることができずに、絶縁不良等の原因となってしまう。そのため、クロム層の形成工程後、層間絶縁膜６８の形成工程前に、かかる熱処理を実施する必要がある。ところが、酸素等の活性ガスを含む環境下でかかる熱処理を実施すると、クロム層の表面が酸化され、酸化クロム（ＣｒＯx）層が形成され、クロム層と、導電層との間の接触抵抗が上昇してしまう。
したがって、かかる熱処理工程を不活性ガス１８中で実施することにより、クロム層の表面に酸化膜が形成されることを有効に防止することができ、素子構造１９におけるクロム層からなる素子第２電極７４と、導電層からなる画素電極６３と、の間の接触抵抗が上昇することを防ぐことができる。
なお、好適な不活性ガス１８として、窒素ガス、アルゴンガス、又はフッ素含有炭化水素ガス等を使用することができる。
【００３８】
また、かかる熱処理を不活性ガス１８中で実施することにより、ドライバ接続配線６７においてもかかる接触抵抗の上昇を抑えて、配線抵抗を低くすることもできる。
すなわち、図７（ａ）に示すように、クロム層１５上に酸化クロム層１６が形成されている場合には、導電層１７と、クロム層１５との間の接触抵抗が高いために、電流は、高抵抗ではあるが、導電層１７を主として流れることとなる。一方、図７（ｂ）に示すように、タンタル層１１、酸化タンタル層１３、クロム層１５、及び導電層１７が順次積層されたドライバ接続配線６７上にドライバを実装した場合に、電流は、低抵抗のクロム層１５を主として流れることになる。したがって、クロム層１５と、導電層１７との間に酸化クロム層１６が存在しなければ、ドライバ配線抵抗を低下させることができる。
【００３９】
ここで、図８を参照して、導電層（ＩＴＯ層）１７と、クロム層１５との間の接触抵抗と、配線抵抗との関係について説明する。かかる図８は、クロム層１５上にＩＴＯ層１７を積層した配線における、ＩＴＯ層１７と、クロム層１５との間の接触抵抗と、配線抵抗とをそれぞれ測定したデータであり、横軸に接触抵抗（Ω／ｍ2）を採って示してあり、縦軸に配線抵抗（Ω／ｍ2）を採って示してある。
かかる図８から容易に理解できるように、ＩＴＯ層１７と、クロム層１５との間の接触抵抗が高くなるに連れて、測定される配線抵抗自体も高くなっている。例えば、接触抵抗が１×１０3から１×１０6Ω／ｍ2になると、測定される配線抵抗もそれにつれて、約１Ω／ｍ2から１４０Ω／ｍ2程度に上昇している。この理由としては、クロム層の表面に酸化膜が形成され、電流の通り道が、クロム層からＩＴＯ層に変化するためと考えられる。
したがって、熱処理工程を不活性ガス中で実施することにより、クロム層１５上における酸化膜の形成を抑制でき、すなわち、その上に積層するＩＴＯ層１７との間の接触抵抗の上昇を防止して、測定される配線抵抗についても低下させることができる。
よって、ドライバ接続配線６７においても、ＩＴＯ層１７と、クロム層１５との間の接触抵抗を所定範囲内の値に制限することにより、ドライバ９１からのデータ信号の書き込み速度の低下を防止して、表示特性に優れた液晶表示装置とすることができる。
【００４０】
また、熱処理工程における熱処理の温度を２００〜２８０℃の範囲内の値とすることが好ましい。
この理由は、熱処理の時間にもよるが、かかる熱処理温度が２００℃未満の値となると、クロム層と、導電層との間の接触抵抗が上昇する場合があるとともに、素子の特性を十分に合わせこむことが困難となる場合があるためである。一方、熱処理温度が２８０℃を超えると、クロム層と、導電層との間の接触抵抗が上昇する場合があるとともに、基板上のタンタル層やクロム層等を破損させる場合があるためである。
したがって、熱処理工程における熱処理の温度を２１０〜２７０℃の範囲内の値とすることがより好ましく、２２０〜２６０℃の範囲内の値とすることがさらに好ましい。
【００４１】
また、熱処理工程における熱処理の時間を５〜２５分の範囲内の値とすることが好ましい。
この理由は、熱処理の温度にもよるが、熱処理時間が５分未満の値となると、クロム層と、導電層との間の接触抵抗が上昇する場合があるとともに、素子の特性を十分に合わせこむことが困難となる場合があるためである。一方、熱処理温度が２５分を超えると、クロム層と、導電層１７との間の接触抵抗が上昇する場合があるとともに、基板上のタンタル層やクロム層等を破損させる場合があるためである。
したがって、熱処理工程における熱処理の時間を８〜２２分の範囲内の値とすることがより好ましく、１０〜２０分の範囲内の値とすることがさらに好ましい。
【００４２】
（１）−５ 層間絶縁膜の形成
次いで、図６（ａ）に示すように、クロム層１５が形成された基板上に、スリットコータやスピンコータを用いて透明絶縁材料を塗布した後、フォトリソグラフィ法等を用いて、少なくとも表示領域に相当する領域に層間絶縁膜６８を形成する。すなわち、表示領域内においては、データ線６５のピッチ間隔が狭い場合であっても、データ線６５と、画素電極６３との間の電気絶縁性を高めることができる一方、表示領域外においては、そのような電気絶縁性の問題が少ないために形成する必要がない。
このとき、ＴＦＤ素子６９における素子第２電極７３、７４としてのクロム層の一方と平面的に重なる位置に、当該クロム層と画素電極６３としての導電層とを電気的に接続するためのコンタクトホール６８ａを形成する。
かかる透明絶縁材料としては、アクリル樹脂やエポキシ樹脂等の光硬化性樹脂や、熱硬化性樹脂を使用することができる。
なお、かかる層間絶縁膜６８の厚さに関し、通常２，５００ｎｍ程度に形成することが好ましい。
【００４３】
（１）−６ 導電層の形成
次いで、図６（ｂ）に示すように、層間絶縁膜６８が形成された基板上に、スパッタリング法等を用いて全面的に導電層を形成した後、フォトリソグラフィ法やエッチング法を用いてパターニングすることにより、所定形状の導電層１７、６３を形成する。かかる導電層としては、ＩＴＯ（インジウムスズ酸化物）やＩＺＯ（インジウム亜鉛酸化物）、アルミニウム（Ａｌ）、銀（Ａｇ）等を使用することができる。
また、かかる導電層は、表示領域内においては、層間絶縁膜６８におけるコンタクトホール６８ａを介して、クロム層からなる素子第２電極７４と電気的に接続される画素電極６３となるが、表示領域外においては層間絶縁膜６８が存在しないために、クロム層１５上に積層されて、ドライバ接続配線６７の一部となる。そして、タンタル層１１やクロム層１５等と同様に、製造工程の簡略化の観点から、それらを同時工程で形成することが好ましい。
そして、本発明においては、熱処理工程を不活性ガス１８中で実施していることから、クロム層１５、７４と、導電層１７、６３との間に酸化膜が存在しないために、それらの間の接触抵抗が上昇することがない。
なお、かかる導電層の厚さに関し、画素電極６３と同時に形成する場合には、通常５０ｎｍ程度に形成することが好ましい。
【００４４】
（１）−７ 配向膜の形成
次いで、図６（ｃ）に示すように、導電層からなる画素電極６３が形成された基板６１上に、ポリイミド樹脂等からなる配向膜７５を配置する。
以上のようにして、素子基板を製造することができる。
【００４５】
（２）カラーフィルタ基板の製造工程
カラーフィルタ基板３０は、図９（ａ）に示すように、ソーダライムガラス、ホウ珪酸ガラス、無アルカリガラス等からなる基体３１上に、それぞれの画素領域に対応する複数の開口部３９ａを備えた遮光膜３９を形成する。
このような遮光膜３９としては、例えば、クロム（Ｃｒ）やモリブテン（Ｍｏ）等の金属膜を遮光膜３９として使用したり、あるいは、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の３色の着色材を共に樹脂その他の基材中に分散させたものや、黒色の顔料や染料等の着色材を樹脂その他の基材中に分散させたものなどを用いたりすることができる。ただし、膜厚が薄い場合であっても遮光性を確保することができるとともに、遮光膜３９による段差を小さくすることができることから、クロム等の金属膜を遮光膜として使用することが好ましい。
かかる金属膜を用いて遮光膜３９を形成する場合には、例えば、クロム（Ｃｒ）等の金属材料を蒸着法等により基体３１上に積層した後、所定のパターンに合わせてエッチング処理することにより形成することができる。
【００４６】
次いで、図９（ｂ）に示すように、遮光膜３９が形成された基板３１上に、着色層３７を形成する。
かかる着色層３７は、例えば、顔料や染料等の着色材を分散させた透明樹脂等からなる感光性樹脂を、遮光膜３９が形成された基板３１上に、スピンコータやスリットコータを用いて塗布し、これにパターン露光、現像処理を順次施すことによって形成することができる。そして、色毎に上記工程を繰り返すことにより、複数色の着色層３７ｒ、３７ｇ、３７ｂを配列形成する。
なお、着色層３７の配列パターンとしては、ストライプ配列を採用することが多いが、このストライプ配列の他に、斜めモザイク配列や、デルタ配列等の種々のパターン形状を採用することができる。
【００４７】
次いで、図９（ｃ）に示すように、基板３１上に全面的に光硬化性又は熱硬化性の樹脂材料を塗布するとともに、フォトリソグラフィ法を用いてパターニングを施し、少なくとも表示領域に相当する領域に表面保護層４１を形成する。すなわち、基板表面を平坦化することにより、当該表面保護層上に形成される第１の電極３３を平坦化したり、セルギャップの均一化を図ったりできるために、表示ムラの発生を低減することができるためである。
かかる樹脂材料としては、例えば、アクリル樹脂、エポキシ樹脂、イミド樹脂、フッ素樹脂などで構成することができる。これらの樹脂は流動性を有する未硬化状態で基板上に塗布され、乾燥、光硬化、熱硬化などの適宜の手段で硬化される。塗布方法としては、スピンコータやスリットコータなどを用いて塗布することができる。
【００４８】
次いで、図９（ｄ）に示すように、表面保護層４１上に全面的にＩＴＯ（インジウムスズ酸化物）等の透明導電体材料からなる導電層を、一例として、スパッタリング法により形成するとともに、フォトリソグラフィ法を用いてパターニングを施し、走査電極３３を形成する。次いで、図９（ｅ）に示すように、当該走査電極３３を形成した基板上に、ポリイミド樹脂等からなる配向膜を形成する。
【００４９】
（３）貼り合わせ工程
次いで、図示しないものの、カラーフィルタ基板又は素子基板のいずれか一方において、表示領域を囲むようにしてシール材を積層した後、他方の基板を重ね合わせて、加熱圧着することにより、カラーフィルタ基板及び素子基板を貼り合わせて、セル構造を形成する。
その後、セル内に、シール材の一部に設けられた注入口から液晶材料を注入した後、封止材等により封止する。
【００５０】
（４）後工程
次いで、カラーフィルタ基板及び素子基板それぞれの外面に、位相差板（１／４λ板）及び偏光板を配置したり、ドライバを実装したりすることにより、液晶表示装置を製造することができる。
【産業上の利用可能性】
【００５１】
本発明の電気光学装置の製造方法によれば、素子の特性を合わせこむための熱処理工程を不活性ガス中で実施することにより、クロム層の表面に酸化膜が形成されることがないために、当該クロム層に積層される導電層との間の接触抵抗の上昇を防止することができる。したがって、スイッチング素子と画素電極との間の接触抵抗や、ドライバ接続配線の配線抵抗の上昇を抑えて、データ信号の書き込み速度が速く、表示特性に優れた電気光学装置を効率的に提供することができる。
よって、得られた電気光学装置を、液晶表示装置等の電気光学装置や電子機器、例えば、携帯電話機やパーソナルコンピュータ等をはじめとして、液晶テレビ、ビューファインダ型・モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電気泳動装置、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた電子機器、電子放出素子を備えた装置（ＦＥＤ:Field Emission DisplayやＳＣＥＥＤ：Surface-Conduction Electron-Emitter Display）などに幅広く適用することができる。
【図面の簡単な説明】
【００５２】
【図１】本発明の電気光学装置の製造方法により製造することができる電気光学装置の一例としての液晶表示装置を示す概略断面図である。
【図２】（ａ）〜（ｂ）は、それぞれ所定の素子構造を備えた素子基板を示す平面図及び断面図である。
【図３】（ａ）〜（ｂ）は、それぞれ素子構造の一例としてのＴＦＤ素子と画素電極との接続構造を説明するために供する平面図及び断面図である。
【図４】ドライバ接続配線を説明するために供する図である。
【図５】（ａ）〜（ｄ）は、本発明の電気光学装置の製造方法にかかる素子基板の製造工程を説明するために供する図である（その１）。
【図６】（ａ）〜（ｃ）は、本発明の電気光学装置の製造方法にかかる素子基板の製造工程を説明するために供する図である（その２）。
【図７】接触抵抗と配線抵抗との関係を説明するために供する図である（その１）。
【図８】接触抵抗と配線抵抗との関係を説明するために供する図である（その２）。
【図９】（ａ）〜（ｅ）は、カラーフィルタ基板の製造工程を説明するために供する図である。
【図１０】従来のオーバーレイヤー構造の電気光学装置を説明するために供する図である。
【符号の説明】
【００５３】
１１：タンタル層、１３：酸化タンタル層、１５：クロム層、１６：酸化クロム層、１７：導電層、１８：不活性ガス、１９：素子構造、３０：カラーフィルタ基板、６０：素子基板、６３：画素電極、６５：データ線、６７：ドライバ接続配線、６８：層間絶縁膜、６８ａ：コンタクトホール、６９：スイッチング素子（ＴＦＤ素子）、７１：素子第１電極、７２：絶縁膜、７３・７４：素子第２電極、７５：配向膜、８０：反射画素電極、９１：半導体素子、９３：フレキシブル回路基板
【特許請求の範囲】
【請求項１】
基板上に、タンタル層、酸化タンタル層、及びクロム層からなるスイッチング素子と、導電層からなる画素電極と、を含む素子構造を備えた電気光学装置の製造方法において、
前記基板上に、パターニングされた前記タンタル層を形成する工程と、
前記タンタル層の表面を酸化させることにより、前記酸化タンタル層を形成する工程と、
前記酸化タンタル層の一部と重なるように、パターニングされた前記クロム層を形成する工程と、
前記クロム層が形成された基板に対して、不活性ガス中で熱処理を実施する工程と、
前記クロム層と重なる位置にコンタクトホールが配置されるように層間絶縁膜を形成する工程と、
前記クロム層と、前記コンタクトホールを介して電気的に接続されるように、前記導電層からなる画素電極を形成する工程と、
を含むことを特徴とする電気光学装置の製造方法。
【請求項２】
前記素子構造を構成する前記タンタル層、酸化タンタル層、クロム層、及び導電層と同一構成のドライバ接続配線を、同時に形成することを特徴とする請求項１に記載の電気光学装置の製造方法。
【請求項３】
前記クロム層と、導電層と、の間の接触抵抗をそれぞれ１×１０4Ω／ｍ2以下の値とすることを特徴とする請求項１又は２に記載の電気光学装置の製造方法。
【請求項４】
前記ドライバ接続配線に接続された駆動用半導体素子の入力側グランド間抵抗を１００Ω／ｍ2以下の値とすることを特徴とする請求項２又は３に記載の電気光学装置の製造方法。
【請求項５】
前記不活性ガスが、窒素ガス、アルゴンガス又はフッ素含有炭化水素ガスであることを特徴とする請求項１〜４のいずれか一項に記載の電気光学装置の製造方法。
【請求項６】
前記熱処理の温度を２００〜２８０℃の範囲内の値とすることを特徴とする請求項１〜５のいずれか一項に記載の電気光学装置の製造方法。
【請求項７】
前記熱処理の時間を５〜２５秒の範囲内の値とすることを特徴とする請求項１〜６のいずれか一項に記載の電気光学装置の製造方法。
【請求項１】
基板上に、タンタル層、酸化タンタル層、及びクロム層からなるスイッチング素子と、導電層からなる画素電極と、を含む素子構造を備えた電気光学装置の製造方法において、
前記基板上に、パターニングされた前記タンタル層を形成する工程と、
前記タンタル層の表面を酸化させることにより、前記酸化タンタル層を形成する工程と、
前記酸化タンタル層の一部と重なるように、パターニングされた前記クロム層を形成する工程と、
前記クロム層が形成された基板に対して、不活性ガス中で熱処理を実施する工程と、
前記クロム層と重なる位置にコンタクトホールが配置されるように層間絶縁膜を形成する工程と、
前記クロム層と、前記コンタクトホールを介して電気的に接続されるように、前記導電層からなる画素電極を形成する工程と、
を含むことを特徴とする電気光学装置の製造方法。
【請求項２】
前記素子構造を構成する前記タンタル層、酸化タンタル層、クロム層、及び導電層と同一構成のドライバ接続配線を、同時に形成することを特徴とする請求項１に記載の電気光学装置の製造方法。
【請求項３】
前記クロム層と、導電層と、の間の接触抵抗をそれぞれ１×１０4Ω／ｍ2以下の値とすることを特徴とする請求項１又は２に記載の電気光学装置の製造方法。
【請求項４】
前記ドライバ接続配線に接続された駆動用半導体素子の入力側グランド間抵抗を１００Ω／ｍ2以下の値とすることを特徴とする請求項２又は３に記載の電気光学装置の製造方法。
【請求項５】
前記不活性ガスが、窒素ガス、アルゴンガス又はフッ素含有炭化水素ガスであることを特徴とする請求項１〜４のいずれか一項に記載の電気光学装置の製造方法。
【請求項６】
前記熱処理の温度を２００〜２８０℃の範囲内の値とすることを特徴とする請求項１〜５のいずれか一項に記載の電気光学装置の製造方法。
【請求項７】
前記熱処理の時間を５〜２５秒の範囲内の値とすることを特徴とする請求項１〜６のいずれか一項に記載の電気光学装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２００６−７８９３１（Ｐ２００６−７８９３１Ａ）
【公開日】平成１８年３月２３日（２００６．３．２３）
【国際特許分類】
【出願番号】特願２００４−２６４９２８（Ｐ２００４−２６４９２８）
【出願日】平成１６年９月１３日（２００４．９．１３）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成１８年３月２３日（２００６．３．２３）
【国際特許分類】
【出願日】平成１６年９月１３日（２００４．９．１３）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]