液晶表示素子の製造方法
【課題】 画像品質を劣化させ表示欠陥となるディフェクト（異物）の発生の少ない良好な品質の反射防止膜を形成できる液晶表示素子の製造方法を提供する
【解決手段】 アクティブマトリクス基板上に絶縁層と、絶縁層上に複数の画素電極をマトリクス状に形成し、一方、ガラス基板２１上にＩＴＯ膜２２、少なくともＳｉＯ2膜からなる反射防止膜２３を順次形成し、複数の画素電極と反射防止膜２３を所定の間隔を有して対向配置させ、この間隔に液晶２４を封入した液晶表示素子の製造方法において、ＳｉＯ2膜は、真空チャンバー内にカソード３と、カソード３を取り囲むアノード２と、基板ホルダ９とを有するスパッタリング装置１５を用いて、カソード３上に外周部が面取りされたＳｉからなるターゲット１を載置し、ターゲット１に対向する側の基板ホルダ９に保持されたガラス基板２１上に、酸素雰囲気中でターゲット１をスパッタリングすることにより形成する。
【解決手段】 アクティブマトリクス基板上に絶縁層と、絶縁層上に複数の画素電極をマトリクス状に形成し、一方、ガラス基板２１上にＩＴＯ膜２２、少なくともＳｉＯ2膜からなる反射防止膜２３を順次形成し、複数の画素電極と反射防止膜２３を所定の間隔を有して対向配置させ、この間隔に液晶２４を封入した液晶表示素子の製造方法において、ＳｉＯ2膜は、真空チャンバー内にカソード３と、カソード３を取り囲むアノード２と、基板ホルダ９とを有するスパッタリング装置１５を用いて、カソード３上に外周部が面取りされたＳｉからなるターゲット１を載置し、ターゲット１に対向する側の基板ホルダ９に保持されたガラス基板２１上に、酸素雰囲気中でターゲット１をスパッタリングすることにより形成する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示素子の製造方法に係わり、特に、液晶表示素子に用いられる反射防止膜を形成するのに好適な液晶表示素子の製造方法に関するものである。
【背景技術】
【０００２】
液晶表示装置は、映像投射装置として、広く普及している。
その中の液晶表示素子は、映像信号を光信号に変換するものである。この液晶表示素子は、マトリクス状に配置された複数のスイッチングトランジスタ及びこれに絶縁層を介して画素電極の形成されたアクティブマトリクス基板と、ＩＴＯ膜と反射防止膜とが積層されたガラス基板とを、画素電極と反射防止膜を対向させて所定の間隔に配置し、その間に液晶を封止したものより概ね構成される。
【０００３】
ガラス基板上にＩＴＯ膜及び反射防止膜を形成するには、一般的にスパッタリング法が用いられる。
このスパッタリング法で用いられるターゲットとしては、いろいろなサイズ及び形状のものが使用されているが、その端面形状は、取り扱い時の欠け防止を目的として、わずかに０．５ｍｍ以下のＣ面に形成するのが一般的である（例えば、特許文献１参照。）。
【特許文献１】特開平１１−６１３９５号広報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、液晶表示素子に反射防止膜として、ＳｉＯ2とＴｉＯ2の多層積層膜を用いる場合には、ＳｉＯ2膜の形成に当たっては、単結晶Ｓｉをスパッタリングターゲットとして、酸素を反応性ガスとして成膜チャンバー内に導入して反応性スパッタリングを行うのが一般的である。これによれば、安定した構造のＳｉＯ2膜を形成できる。
然るに、従来の端面形状（０．５ｍｍ程度のＣ面）を有するターゲットを用いて、反応性スパッタリングを行うと、ターゲットの端面部に局部的に厚いＳｉＯ2膜（酸化膜）が形成されやすくなる。これは、スパッタリング終了後のターゲット表面の分析により確認できる、この酸化膜がターゲットの端面部に形成されると、スパッタリング中にその端面部を起点とする放電（アーク）が発生する。
【０００５】
このアークによって、ターゲット端面部の表面に形成された酸化膜及びターゲットの一部が飛び散り、これにより、ガラス基板上のＩＴＯ膜上に形成する反射防止膜に異物の付着が発生し、これは、最終的に作成する液晶表示素子において欠陥となり表示品位を著しく下げるという問題があった。
また、特に反応性スパッタリングの場合には、アーク放電によって飛散した異物が、完全な反応生成物でないことも多く、形成される酸化膜の酸化反応による高抵抗化が充分でないために、表面の導電性の違いから、異物の付着した部分が液晶表示素子において画像上で輝度の異なる部分を作る等の画像品位を落とすことが問題であった。
また、反応性スパッタリングにおいて、アーク放電が発生すると、スパッタリングの回数が増える毎に異物の付着が増加し、ターゲットの寿命が短くなるという問題もあった。
【０００６】
そこで本発明は、上記問題を解決して、液晶表示素子の製造方法において、反応性スパッタリングによって反射防止膜を形成する際に、ターゲットの端面部におけるアークの発生を抑制して、画像品質を劣化させ表示欠陥となるディフェクト（異物）の発生の少ない良好な品質の反射防止膜を形成でき、画像欠陥のない液晶表示素子を得ることの出来る液晶表示素子の製造方法を提供することを目的とするものである。
【課題を解決するための手段】
【０００７】
上記目的を達成するための手段として、本発明は、アクティブマトリクス基板上に絶縁層を形成した後、前記絶縁層上に複数の画素電極をマトリクス状に形成し、一方、光透過性基板上にＩＴＯ膜、少なくともＳｉＯ2膜からなる反射防止膜を順次形成し、前記複数の画素電極と前記反射防止膜を所定の間隔を有して対向配置させ、前記所定の間隔に液晶層を封入した液晶表示素子の製造方法において、前記ＳｉＯ2膜は、真空チャンバー内にカソードと、前記カソードを取り囲むように配置されたアノードと、基板ホルダとを有するスパッタリング装置を用いて、前記カソード上に前記ターゲットの上端部と前記アノードとが所定の間隙を有して、外周部が面取りされたＳｉからなるターゲットを載置し、酸素雰囲気中で前記ターゲットに対向する側の前記基板ホルダに保持された前記光透過性基板上に前記ターゲットをスパッタリングすることにより形成することを特徴とする液晶表示素子の製造方法を提供しようとするものである。
【発明の効果】
【０００８】
本発明によれば、前記ＳｉＯ2膜は、真空チャンバー内にカソードと、前記カソードを取り囲むように配置されたアノードと、基板ホルダとを有するスパッタリング装置を用いて、前記カソード上に前記ターゲットの上端部と前記アノードとが所定の間隙を有して、外周部が面取りされたＳｉからなるターゲットを載置し、酸素雰囲気中で前記ターゲットに対向する側の前記基板ホルダに保持された前記光透過性基板上に前記ターゲットをスパッタリングすることにより形成するので、ターゲットの端面部に発生するアーク放電を抑制し、これにより、画像品質を劣化させ表示欠陥となるディフェクト（異物）の発生の少ない良好な品質の反射防止膜を形成でき、画像欠陥のない液晶表示素子を得ることのできる。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の実施の形態につき、好ましい実施例により、図面を参照して説明する。
なお、本発明は、液晶表示素子を構成する、ＩＴＯ膜と反射防止膜が順次形成されたガラス基板において、反射防止膜を反応性スパッタリングで形成する際に、異物の付着が発生し、これを防止するべく、プロセス条件、装置の構造等を詳細に検討した結果、スパッタリングターゲットの形状と関連があることの知見を得たことによって為されたものである。
【実施例１】
【００１０】
図１は、本発明の液晶表示素子の製造方法に係わる成膜（スパッタリング）装置の概略構成図である。
図２は、本発明の液晶表示素子の製造方法に係るスパッタリングターゲットの配置図である。
図３は、反射防止膜形成時に発生するディフェクトを示す図である。
図４は、反射防止膜の反射率の波長依存性を示すグラフ図である。
図５は、成膜回数とディフェクト発生指数との関係を示すグラフ図である。
【００１１】
まず、図１により、液晶表示素子を構成する反射防止膜を作製するための反応性スパッタリングを行うための成膜装置を説明する。
図１の（ａ）は、成膜装置の模式断面図であり、図１の（ｂ）は、図１の（ａ）に示される矢印のＸからＹ方向を見たときの膜厚補正板８と基板ホルダ９を示す。
成膜装置（反応性スパッタリング装置である）１５は、内部を真空に出来る真空チャンバ１０と、この真空チャンバ１０に接続される図示しない酸素を供給するバルブと、真空チャンバ１０に接続される図示しない排気系と、真空チャンバ１０内の底部に配置される、ターゲット１及びアノード２、ターゲット１の上方に順次所定の間隔で配置される膜厚補正板８、基板ホルダ９より構成される。
【００１２】
円板状の基板ホルダ９はその回転軸９ｃの周りに回転可能になっており、これには、反射防止膜を形成すべきガラス基板（図示しない）が装着される。膜厚補正板８は、台形状の開口部８ａを有しており、ターゲット１から放射された物質は、開口部８ａを通過して、ガラス基板に均一に付着する。
成膜装置１５は、図示しない別のターゲットも装着できるように構成されており、搬送用台座１１は、基板ホルダ９を別のターゲットの上に移動するためのものである。
【００１３】
次に、図２を参照して、成膜装置１５内のターゲット１の配置を説明する。
ターゲット１は直径１０インチ（直径２５４ｍｍ）で厚さは４分の１インチ（厚さ６．３５ｍｍ）である。外周の上の端部はＣ面取り面１Ａとなっており、Ｃは５ｍｍである。ターゲット１はカソード３に導電性の接着剤で接着されている。カソード３は、Ｏリング５を介して、図示しない水冷配管に取り付け固定されている。カソード３は接地されている。Ｏリング５により、Ｏリング５の外側は真空チャンバ１０内と同じ真空に保持できるようになっている。
【００１４】
ターゲット１の外周の２ｍｍから３ｍｍ離れた位置に、ドーナツ状のアノード２が配置されている。アノード２の高さは４．７ｍｍ〜５．１ｍｍであり、その幅は略２５ｍｍである。このターゲット１とアノード２との間隔の領域は、スパッタリング時には、放電の発生しないダークスペースとなる。アノード２は、ターゲット１に対して絶縁されており、電源４に接続されており、これには、直流の高電圧が印加されるようになっている。
【００１５】
次に、反射防止膜の形成について説明する。
上述したように、液晶表示装置に用いられる液晶表示素子は、マトリクス状に配置された複数のスイッチングトランジスタ及びこれに絶縁層を介して画素電極の形成されたアクティブマトリクス基板と、ＩＴＯ膜と反射防止膜とが積層されたガラス基板とを、画素電極と反射防止膜を対向させて所定の間隔に配置し、その間に液晶を封止したものより概ね構成される。
【００１６】
ここでは、図３の（ｂ）に示すような、ＩＴＯ膜２２の形成されたガラス基板２１のＩＴＯ膜２２上に多層膜からなる反射防止膜２３を形成した。
なお、同図には、後に説明する反射防止膜２３上に付着形成するディフェクト２０の断面図も同時に示してあり、図３の（ａ）にはディフェクト２０を上方から見た図を示してある。
【００１７】
成膜装置としては、インライン式スパッタ装置（ＭＲＣ社製）を使用した。これは、ロードロック室と、３個のターゲットを装着できる真空チャンバー（プロセスチャンバー）１０を有している。
ガラス基板２１としては、所定形状の＃１７３７ガラス（コーニング社製）を使用した。
ガラス基板２１を、ロードロック室の配置された基板ホルダ９に装着し、５ｘ１０-6Ｔｏｒｒ以上の高真空まで初期排気を行う。初期排気の終了したガラス基板２１は実際に成膜を行うプロセスチャンバー１０へ自動搬送される。
【００１８】
まず、ガラス基板２１上にＩＴＯ膜を形成する。Ｉｎ（所定量のＳｎ含有）からなる第１のターゲット（直径１０インチ、厚さ４分の１インチ、Ｃ面取り０．５ｍｍ）の位置にガラス基板２１が来るように基板ホルダ９を搬送用台座１１によって移動する。５ｘ１０-6Ｔｏｒｒ以上に保持されているプロセスチャンバー１０に酸素ガスを５０ｓｃｃｍ導入し、コンダクタンスバルブを調整して、真空度を２×１０-3Ｔｏｒｒに保持し、１ｋＷのＤＣパワーを第１のターゲットに対応するアノードに印加して、反応性スパッタリングを行い、厚さ２０ｎｍのＩＴＯ膜を形成した。酸素ガスのプロセスチャンバー内への導入を停止する。
【００１９】
次に、第２のターゲット１（直径１０インチ、厚さ４分の１インチ、Ｃ面取り５ｍｍ）の位置に、ＩＴＯ膜２２の形成されたガラス基板２１が来るように基板ホルダを移動する。このとき使用される第２のターゲット１はＢ（ボロン）がドーピングされ、ＤＣでスパッタリング可能なまでに充分抵抗の下げられた単結晶Ｓｉから構成されている。プロセスチャンバー内を排気して、５×１０-6Ｔｏｒｒに到達したら、酸素ガス及びＡｒガスをそれぞれ８５ｓｃｃｍ導入して、真空度を８．５ｍＴｏｒｒに調整する。この後、４．５ｋＷのＤＣパワーを第２のターゲット１に対応するアノード２に印加して、反応性スパッタリングを行い、ＩＴＯ膜２２上に、厚さ５４ｎｍの第１のＳｉＯ2膜を形成する。酸素ガス及びＡｒガスのプロセスチャンバー内への供給を停止する。
【００２０】
次に、Ｔｉからなる第３のターゲット（直径１０インチ、厚さ４分の１インチ、Ｃ面取り５ｍｍ）の位置に、第１のＳｉＯ2膜及びＩＴＯ膜２２の形成されたガラス基板２１が来るように基板ホルダを移動する。プロセスチャンバー内を排気して、５×１０-6Ｔｏｒｒに到達したら、酸素ガスを１００ｓｃｃｍ導入して、真空度を７．３ｍＴｏｒｒに調整する。この後、８ｋＷのＤＣパワーを対応するアノードに印加して、反応性スパッタリングを行い、ＳｉＯ2膜上に、厚さ１２ｎｍの第１のＴｉＯ2膜を形成する。
【００２１】
次に、上記の第１のＳｉＯ2膜を形成したのと同様の条件で、厚さ６０ｎｍの第２のＳｉＯ2膜を第１のＴｉＯ2膜上に形成する。
次に、第１のＴｉＯ2膜を形成したのと同様の条件で、厚さ７ｎｍの第２のＴｉＯ2膜を第２のＳｉＯ2膜上に形成する。
次に、第１のＳｉＯ2膜を形成したのと同様の条件で、厚さ２０ｎｍの第３のＳｉＯ2膜を第２のＴｉＯ2膜上に形成する。
【００２２】
以上により、５層からなる反射防止膜２３がＩＴＯ膜２２上に形成される。
ＩＴＯ膜２２と反射防止膜２３とが形成されたガラス基板２１は、成膜の終了後、再度ロードロック室にもどり、そこから大気中に取り出される。
図４には、上記のようにして反射防止膜２３とＩＴＯ膜２２とが形成されたガラス基板２１の反射率の波長依存性を示してある。
同図に示すように、波長４００ｎｍから波長７００ｎｍの領域において、反射率は０．１５％以下の優れた値を示している。
【００２３】
つぎに、反射防止膜２３を形成中に発生する異物（ディフェクト）について、説明する。
図３に、反射防止膜２３上に付着した異物（ディフェクト）を模式的に示してある。
ＴＥＭ（Ｔｒａｎｓｍｉｓｓｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を用いて観察すると、このディフェクト２０は、大きさが数μｍからおよそ１００μｍの範囲にあり、その高さは数μｍからおよそ２０μｍの範囲にある。
ディフェクト２０の成分分析を行ったところ、Ｓｉのみが検出された。すなわち、ディフェクト２０が発生するとしたら、ＳｉＯ2膜の形成時である。
【００２４】
ディフェクト２０を上方から観察すると、中央部は黒く見える中心核２０Ａであり、その周囲のなだらかな部分は白く見える傾斜部２０Ｂであり、その周辺部２０Ｃは傾斜部２０Ｂに影響されてぼやけて光って見える部分となる。
このディフェクト２０のあるガラス基板２１を用いて、液晶表示素子を形成すると、ディフェクト２０は液晶に取り囲まれるのであるが、この部分は、輝度が異なる欠陥となり、液晶表示素子としては、不良品となる。
【００２５】
次に、上記のディフェクト２０の発生について、本実施例の場合について説明する。
図５には、本実施例の液晶表示素子の製造方法において、外周端部を５ｍｍのＣ面取りしたＳｉからなるスパッタリングターゲットを用いて反射防止膜を形成したときに発生したディフェクトの発生指数を、反射防止膜の成膜回数でどうなるかを示してある。これは、同図において実施例と表示してある。同時に、比較例として（従来例と表示してある）従来の液晶表示素子の製造方法において、外周端部を０．５ｍｍのＣ面取りしたＳｉからなるターゲットを用いて実施例におけると同様の構成の反射防止膜を形成したときに発生するディフェクトの発生指数を、反射防止膜の成膜回数でどうなるかを示してある。
【００２６】
ここで、発生指数とは、同時にスパッタリングを行う複数枚のガラス基板の内、規定枚数について、それぞれ何個ディフェクトが存在するか確認・計数し、その全体のディフェクト数を規定枚数で除して得られた平均値を示す。発生指数が１を超えると、そのロットはＮＧとし、１を超えないものは、全数検査を行いディフェクトのないガラス基板を用いて、液晶表示素子を作製することにしてある。
【００２７】
同図に示す様に、本実施例の場合には、スパッタリングにおけるターゲットの使用回数が増えるにしたがって、ターゲットの中央部に発生するエロージョンが大きくなり、３０回ほどの成膜で、ついには使用不能となるが、それ迄、発生指数は０．８以下であり、ディフェクトの少ない反射防止膜付きガラス基板を得ることが出来ることが判る。
【００２８】
一方、従来例の場合における、スパッタリングターゲットの構造では、１０回の成膜を超えると、発生指数が１を超え、ディフェクトの無い良好な反射防止膜付きガラス基板を得るのが困難であることがわかる。
【００２９】
ここで、ターゲット１の外周部を所定の値（３ｍｍ〜５ｍｍ）にＣ面取りすることにより、電界が集中するエッジ効果を低減できること、ターゲット１の外周部では、横方向にスパっタ粒子が飛びやすく、これにより、酸化物の堆積がしやすいのであるが、再スパッタにより酸化物の付着を抑制できて、アーク放電を抑制できると考えられる。一方、Ｃ面取りが小さいとエッジ効果が大きくしかも外周部に酸化物の付着が多くなり、アーク放電をしやすくなると考えられる。
なお、本実施例では、単結晶Ｓｉからなるスパッタリングターゲットでは、Ｃ面取りを５ｍｍとした場合について説明したが、３ｍｍから５ｍｍの範囲が望ましい。Ｃ面取りが５ｍｍを超えると、スパッタリングのグロー放電が安定に起き難くなり、３ｍｍより小さいとディフェクト発生を抑制する効果が小さいからである。
【００３０】
以上説明したように、本発明の液晶表示素子の製造方法は、反応性スパッタリングによって反射防止膜を形成する際に、ターゲット端部に発生するアーク放電を抑制し、アーク放電によってターゲットの一部が飛び散ることによって発生する反射防止膜上のディフェクト（異物）の発生を少なくし、良好な反射防止膜を形成することが出来、画像欠陥のない液晶表示素子を得ることが出来る。
また、反応性スパッタリングにおいて、アークの発生を抑制できるので、スパッタリングの回数が増えても、ディフェクトの発生を少なく出来、ターゲットもエロージョンにより使用できなくなるまで、長寿命で使用することが出来る。
【図面の簡単な説明】
【００３１】
【図１】本発明の液晶表示素子の製造方法に係わる成膜（スパッタリング）装置の概略構成図である。
【図２】本発明の液晶表示素子の製造方法に係るスパッタリングターゲットの配置図である。
【図３】反射防止膜形成時に発生するディフェクトを示す図である。
【図４】反射防止膜の反射率の波長依存性を示すグラフ図である。
【図５】成膜回数とディフェクト発生指数との関係を示すグラフ図である。
【符号の説明】
【００３２】
１…ターゲット、１Ａ…Ｃ面取り面、２…アノード、３…カソード、４…ＤＣ電源、５…Ｏリング、７…ダークスペース、８…膜厚補正板、８ａ…開口部、９…基板ホルダ、９ｃ…回転軸、１０…真空チャンバー、１１…搬送用台座、１５…成膜装置（スパッタリング装置）、２０…ディフェクト、２０Ａ…中心核、２０Ｂ…傾斜部、２０Ｃ…周辺部、２１…ガラス基板、２２…ＩＴＯ膜、２３…反射防止膜、２４…液晶、２５…アクティブマトリクス基板。
【技術分野】
【０００１】
本発明は、液晶表示素子の製造方法に係わり、特に、液晶表示素子に用いられる反射防止膜を形成するのに好適な液晶表示素子の製造方法に関するものである。
【背景技術】
【０００２】
液晶表示装置は、映像投射装置として、広く普及している。
その中の液晶表示素子は、映像信号を光信号に変換するものである。この液晶表示素子は、マトリクス状に配置された複数のスイッチングトランジスタ及びこれに絶縁層を介して画素電極の形成されたアクティブマトリクス基板と、ＩＴＯ膜と反射防止膜とが積層されたガラス基板とを、画素電極と反射防止膜を対向させて所定の間隔に配置し、その間に液晶を封止したものより概ね構成される。
【０００３】
ガラス基板上にＩＴＯ膜及び反射防止膜を形成するには、一般的にスパッタリング法が用いられる。
このスパッタリング法で用いられるターゲットとしては、いろいろなサイズ及び形状のものが使用されているが、その端面形状は、取り扱い時の欠け防止を目的として、わずかに０．５ｍｍ以下のＣ面に形成するのが一般的である（例えば、特許文献１参照。）。
【特許文献１】特開平１１−６１３９５号広報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、液晶表示素子に反射防止膜として、ＳｉＯ2とＴｉＯ2の多層積層膜を用いる場合には、ＳｉＯ2膜の形成に当たっては、単結晶Ｓｉをスパッタリングターゲットとして、酸素を反応性ガスとして成膜チャンバー内に導入して反応性スパッタリングを行うのが一般的である。これによれば、安定した構造のＳｉＯ2膜を形成できる。
然るに、従来の端面形状（０．５ｍｍ程度のＣ面）を有するターゲットを用いて、反応性スパッタリングを行うと、ターゲットの端面部に局部的に厚いＳｉＯ2膜（酸化膜）が形成されやすくなる。これは、スパッタリング終了後のターゲット表面の分析により確認できる、この酸化膜がターゲットの端面部に形成されると、スパッタリング中にその端面部を起点とする放電（アーク）が発生する。
【０００５】
このアークによって、ターゲット端面部の表面に形成された酸化膜及びターゲットの一部が飛び散り、これにより、ガラス基板上のＩＴＯ膜上に形成する反射防止膜に異物の付着が発生し、これは、最終的に作成する液晶表示素子において欠陥となり表示品位を著しく下げるという問題があった。
また、特に反応性スパッタリングの場合には、アーク放電によって飛散した異物が、完全な反応生成物でないことも多く、形成される酸化膜の酸化反応による高抵抗化が充分でないために、表面の導電性の違いから、異物の付着した部分が液晶表示素子において画像上で輝度の異なる部分を作る等の画像品位を落とすことが問題であった。
また、反応性スパッタリングにおいて、アーク放電が発生すると、スパッタリングの回数が増える毎に異物の付着が増加し、ターゲットの寿命が短くなるという問題もあった。
【０００６】
そこで本発明は、上記問題を解決して、液晶表示素子の製造方法において、反応性スパッタリングによって反射防止膜を形成する際に、ターゲットの端面部におけるアークの発生を抑制して、画像品質を劣化させ表示欠陥となるディフェクト（異物）の発生の少ない良好な品質の反射防止膜を形成でき、画像欠陥のない液晶表示素子を得ることの出来る液晶表示素子の製造方法を提供することを目的とするものである。
【課題を解決するための手段】
【０００７】
上記目的を達成するための手段として、本発明は、アクティブマトリクス基板上に絶縁層を形成した後、前記絶縁層上に複数の画素電極をマトリクス状に形成し、一方、光透過性基板上にＩＴＯ膜、少なくともＳｉＯ2膜からなる反射防止膜を順次形成し、前記複数の画素電極と前記反射防止膜を所定の間隔を有して対向配置させ、前記所定の間隔に液晶層を封入した液晶表示素子の製造方法において、前記ＳｉＯ2膜は、真空チャンバー内にカソードと、前記カソードを取り囲むように配置されたアノードと、基板ホルダとを有するスパッタリング装置を用いて、前記カソード上に前記ターゲットの上端部と前記アノードとが所定の間隙を有して、外周部が面取りされたＳｉからなるターゲットを載置し、酸素雰囲気中で前記ターゲットに対向する側の前記基板ホルダに保持された前記光透過性基板上に前記ターゲットをスパッタリングすることにより形成することを特徴とする液晶表示素子の製造方法を提供しようとするものである。
【発明の効果】
【０００８】
本発明によれば、前記ＳｉＯ2膜は、真空チャンバー内にカソードと、前記カソードを取り囲むように配置されたアノードと、基板ホルダとを有するスパッタリング装置を用いて、前記カソード上に前記ターゲットの上端部と前記アノードとが所定の間隙を有して、外周部が面取りされたＳｉからなるターゲットを載置し、酸素雰囲気中で前記ターゲットに対向する側の前記基板ホルダに保持された前記光透過性基板上に前記ターゲットをスパッタリングすることにより形成するので、ターゲットの端面部に発生するアーク放電を抑制し、これにより、画像品質を劣化させ表示欠陥となるディフェクト（異物）の発生の少ない良好な品質の反射防止膜を形成でき、画像欠陥のない液晶表示素子を得ることのできる。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の実施の形態につき、好ましい実施例により、図面を参照して説明する。
なお、本発明は、液晶表示素子を構成する、ＩＴＯ膜と反射防止膜が順次形成されたガラス基板において、反射防止膜を反応性スパッタリングで形成する際に、異物の付着が発生し、これを防止するべく、プロセス条件、装置の構造等を詳細に検討した結果、スパッタリングターゲットの形状と関連があることの知見を得たことによって為されたものである。
【実施例１】
【００１０】
図１は、本発明の液晶表示素子の製造方法に係わる成膜（スパッタリング）装置の概略構成図である。
図２は、本発明の液晶表示素子の製造方法に係るスパッタリングターゲットの配置図である。
図３は、反射防止膜形成時に発生するディフェクトを示す図である。
図４は、反射防止膜の反射率の波長依存性を示すグラフ図である。
図５は、成膜回数とディフェクト発生指数との関係を示すグラフ図である。
【００１１】
まず、図１により、液晶表示素子を構成する反射防止膜を作製するための反応性スパッタリングを行うための成膜装置を説明する。
図１の（ａ）は、成膜装置の模式断面図であり、図１の（ｂ）は、図１の（ａ）に示される矢印のＸからＹ方向を見たときの膜厚補正板８と基板ホルダ９を示す。
成膜装置（反応性スパッタリング装置である）１５は、内部を真空に出来る真空チャンバ１０と、この真空チャンバ１０に接続される図示しない酸素を供給するバルブと、真空チャンバ１０に接続される図示しない排気系と、真空チャンバ１０内の底部に配置される、ターゲット１及びアノード２、ターゲット１の上方に順次所定の間隔で配置される膜厚補正板８、基板ホルダ９より構成される。
【００１２】
円板状の基板ホルダ９はその回転軸９ｃの周りに回転可能になっており、これには、反射防止膜を形成すべきガラス基板（図示しない）が装着される。膜厚補正板８は、台形状の開口部８ａを有しており、ターゲット１から放射された物質は、開口部８ａを通過して、ガラス基板に均一に付着する。
成膜装置１５は、図示しない別のターゲットも装着できるように構成されており、搬送用台座１１は、基板ホルダ９を別のターゲットの上に移動するためのものである。
【００１３】
次に、図２を参照して、成膜装置１５内のターゲット１の配置を説明する。
ターゲット１は直径１０インチ（直径２５４ｍｍ）で厚さは４分の１インチ（厚さ６．３５ｍｍ）である。外周の上の端部はＣ面取り面１Ａとなっており、Ｃは５ｍｍである。ターゲット１はカソード３に導電性の接着剤で接着されている。カソード３は、Ｏリング５を介して、図示しない水冷配管に取り付け固定されている。カソード３は接地されている。Ｏリング５により、Ｏリング５の外側は真空チャンバ１０内と同じ真空に保持できるようになっている。
【００１４】
ターゲット１の外周の２ｍｍから３ｍｍ離れた位置に、ドーナツ状のアノード２が配置されている。アノード２の高さは４．７ｍｍ〜５．１ｍｍであり、その幅は略２５ｍｍである。このターゲット１とアノード２との間隔の領域は、スパッタリング時には、放電の発生しないダークスペースとなる。アノード２は、ターゲット１に対して絶縁されており、電源４に接続されており、これには、直流の高電圧が印加されるようになっている。
【００１５】
次に、反射防止膜の形成について説明する。
上述したように、液晶表示装置に用いられる液晶表示素子は、マトリクス状に配置された複数のスイッチングトランジスタ及びこれに絶縁層を介して画素電極の形成されたアクティブマトリクス基板と、ＩＴＯ膜と反射防止膜とが積層されたガラス基板とを、画素電極と反射防止膜を対向させて所定の間隔に配置し、その間に液晶を封止したものより概ね構成される。
【００１６】
ここでは、図３の（ｂ）に示すような、ＩＴＯ膜２２の形成されたガラス基板２１のＩＴＯ膜２２上に多層膜からなる反射防止膜２３を形成した。
なお、同図には、後に説明する反射防止膜２３上に付着形成するディフェクト２０の断面図も同時に示してあり、図３の（ａ）にはディフェクト２０を上方から見た図を示してある。
【００１７】
成膜装置としては、インライン式スパッタ装置（ＭＲＣ社製）を使用した。これは、ロードロック室と、３個のターゲットを装着できる真空チャンバー（プロセスチャンバー）１０を有している。
ガラス基板２１としては、所定形状の＃１７３７ガラス（コーニング社製）を使用した。
ガラス基板２１を、ロードロック室の配置された基板ホルダ９に装着し、５ｘ１０-6Ｔｏｒｒ以上の高真空まで初期排気を行う。初期排気の終了したガラス基板２１は実際に成膜を行うプロセスチャンバー１０へ自動搬送される。
【００１８】
まず、ガラス基板２１上にＩＴＯ膜を形成する。Ｉｎ（所定量のＳｎ含有）からなる第１のターゲット（直径１０インチ、厚さ４分の１インチ、Ｃ面取り０．５ｍｍ）の位置にガラス基板２１が来るように基板ホルダ９を搬送用台座１１によって移動する。５ｘ１０-6Ｔｏｒｒ以上に保持されているプロセスチャンバー１０に酸素ガスを５０ｓｃｃｍ導入し、コンダクタンスバルブを調整して、真空度を２×１０-3Ｔｏｒｒに保持し、１ｋＷのＤＣパワーを第１のターゲットに対応するアノードに印加して、反応性スパッタリングを行い、厚さ２０ｎｍのＩＴＯ膜を形成した。酸素ガスのプロセスチャンバー内への導入を停止する。
【００１９】
次に、第２のターゲット１（直径１０インチ、厚さ４分の１インチ、Ｃ面取り５ｍｍ）の位置に、ＩＴＯ膜２２の形成されたガラス基板２１が来るように基板ホルダを移動する。このとき使用される第２のターゲット１はＢ（ボロン）がドーピングされ、ＤＣでスパッタリング可能なまでに充分抵抗の下げられた単結晶Ｓｉから構成されている。プロセスチャンバー内を排気して、５×１０-6Ｔｏｒｒに到達したら、酸素ガス及びＡｒガスをそれぞれ８５ｓｃｃｍ導入して、真空度を８．５ｍＴｏｒｒに調整する。この後、４．５ｋＷのＤＣパワーを第２のターゲット１に対応するアノード２に印加して、反応性スパッタリングを行い、ＩＴＯ膜２２上に、厚さ５４ｎｍの第１のＳｉＯ2膜を形成する。酸素ガス及びＡｒガスのプロセスチャンバー内への供給を停止する。
【００２０】
次に、Ｔｉからなる第３のターゲット（直径１０インチ、厚さ４分の１インチ、Ｃ面取り５ｍｍ）の位置に、第１のＳｉＯ2膜及びＩＴＯ膜２２の形成されたガラス基板２１が来るように基板ホルダを移動する。プロセスチャンバー内を排気して、５×１０-6Ｔｏｒｒに到達したら、酸素ガスを１００ｓｃｃｍ導入して、真空度を７．３ｍＴｏｒｒに調整する。この後、８ｋＷのＤＣパワーを対応するアノードに印加して、反応性スパッタリングを行い、ＳｉＯ2膜上に、厚さ１２ｎｍの第１のＴｉＯ2膜を形成する。
【００２１】
次に、上記の第１のＳｉＯ2膜を形成したのと同様の条件で、厚さ６０ｎｍの第２のＳｉＯ2膜を第１のＴｉＯ2膜上に形成する。
次に、第１のＴｉＯ2膜を形成したのと同様の条件で、厚さ７ｎｍの第２のＴｉＯ2膜を第２のＳｉＯ2膜上に形成する。
次に、第１のＳｉＯ2膜を形成したのと同様の条件で、厚さ２０ｎｍの第３のＳｉＯ2膜を第２のＴｉＯ2膜上に形成する。
【００２２】
以上により、５層からなる反射防止膜２３がＩＴＯ膜２２上に形成される。
ＩＴＯ膜２２と反射防止膜２３とが形成されたガラス基板２１は、成膜の終了後、再度ロードロック室にもどり、そこから大気中に取り出される。
図４には、上記のようにして反射防止膜２３とＩＴＯ膜２２とが形成されたガラス基板２１の反射率の波長依存性を示してある。
同図に示すように、波長４００ｎｍから波長７００ｎｍの領域において、反射率は０．１５％以下の優れた値を示している。
【００２３】
つぎに、反射防止膜２３を形成中に発生する異物（ディフェクト）について、説明する。
図３に、反射防止膜２３上に付着した異物（ディフェクト）を模式的に示してある。
ＴＥＭ（Ｔｒａｎｓｍｉｓｓｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を用いて観察すると、このディフェクト２０は、大きさが数μｍからおよそ１００μｍの範囲にあり、その高さは数μｍからおよそ２０μｍの範囲にある。
ディフェクト２０の成分分析を行ったところ、Ｓｉのみが検出された。すなわち、ディフェクト２０が発生するとしたら、ＳｉＯ2膜の形成時である。
【００２４】
ディフェクト２０を上方から観察すると、中央部は黒く見える中心核２０Ａであり、その周囲のなだらかな部分は白く見える傾斜部２０Ｂであり、その周辺部２０Ｃは傾斜部２０Ｂに影響されてぼやけて光って見える部分となる。
このディフェクト２０のあるガラス基板２１を用いて、液晶表示素子を形成すると、ディフェクト２０は液晶に取り囲まれるのであるが、この部分は、輝度が異なる欠陥となり、液晶表示素子としては、不良品となる。
【００２５】
次に、上記のディフェクト２０の発生について、本実施例の場合について説明する。
図５には、本実施例の液晶表示素子の製造方法において、外周端部を５ｍｍのＣ面取りしたＳｉからなるスパッタリングターゲットを用いて反射防止膜を形成したときに発生したディフェクトの発生指数を、反射防止膜の成膜回数でどうなるかを示してある。これは、同図において実施例と表示してある。同時に、比較例として（従来例と表示してある）従来の液晶表示素子の製造方法において、外周端部を０．５ｍｍのＣ面取りしたＳｉからなるターゲットを用いて実施例におけると同様の構成の反射防止膜を形成したときに発生するディフェクトの発生指数を、反射防止膜の成膜回数でどうなるかを示してある。
【００２６】
ここで、発生指数とは、同時にスパッタリングを行う複数枚のガラス基板の内、規定枚数について、それぞれ何個ディフェクトが存在するか確認・計数し、その全体のディフェクト数を規定枚数で除して得られた平均値を示す。発生指数が１を超えると、そのロットはＮＧとし、１を超えないものは、全数検査を行いディフェクトのないガラス基板を用いて、液晶表示素子を作製することにしてある。
【００２７】
同図に示す様に、本実施例の場合には、スパッタリングにおけるターゲットの使用回数が増えるにしたがって、ターゲットの中央部に発生するエロージョンが大きくなり、３０回ほどの成膜で、ついには使用不能となるが、それ迄、発生指数は０．８以下であり、ディフェクトの少ない反射防止膜付きガラス基板を得ることが出来ることが判る。
【００２８】
一方、従来例の場合における、スパッタリングターゲットの構造では、１０回の成膜を超えると、発生指数が１を超え、ディフェクトの無い良好な反射防止膜付きガラス基板を得るのが困難であることがわかる。
【００２９】
ここで、ターゲット１の外周部を所定の値（３ｍｍ〜５ｍｍ）にＣ面取りすることにより、電界が集中するエッジ効果を低減できること、ターゲット１の外周部では、横方向にスパっタ粒子が飛びやすく、これにより、酸化物の堆積がしやすいのであるが、再スパッタにより酸化物の付着を抑制できて、アーク放電を抑制できると考えられる。一方、Ｃ面取りが小さいとエッジ効果が大きくしかも外周部に酸化物の付着が多くなり、アーク放電をしやすくなると考えられる。
なお、本実施例では、単結晶Ｓｉからなるスパッタリングターゲットでは、Ｃ面取りを５ｍｍとした場合について説明したが、３ｍｍから５ｍｍの範囲が望ましい。Ｃ面取りが５ｍｍを超えると、スパッタリングのグロー放電が安定に起き難くなり、３ｍｍより小さいとディフェクト発生を抑制する効果が小さいからである。
【００３０】
以上説明したように、本発明の液晶表示素子の製造方法は、反応性スパッタリングによって反射防止膜を形成する際に、ターゲット端部に発生するアーク放電を抑制し、アーク放電によってターゲットの一部が飛び散ることによって発生する反射防止膜上のディフェクト（異物）の発生を少なくし、良好な反射防止膜を形成することが出来、画像欠陥のない液晶表示素子を得ることが出来る。
また、反応性スパッタリングにおいて、アークの発生を抑制できるので、スパッタリングの回数が増えても、ディフェクトの発生を少なく出来、ターゲットもエロージョンにより使用できなくなるまで、長寿命で使用することが出来る。
【図面の簡単な説明】
【００３１】
【図１】本発明の液晶表示素子の製造方法に係わる成膜（スパッタリング）装置の概略構成図である。
【図２】本発明の液晶表示素子の製造方法に係るスパッタリングターゲットの配置図である。
【図３】反射防止膜形成時に発生するディフェクトを示す図である。
【図４】反射防止膜の反射率の波長依存性を示すグラフ図である。
【図５】成膜回数とディフェクト発生指数との関係を示すグラフ図である。
【符号の説明】
【００３２】
１…ターゲット、１Ａ…Ｃ面取り面、２…アノード、３…カソード、４…ＤＣ電源、５…Ｏリング、７…ダークスペース、８…膜厚補正板、８ａ…開口部、９…基板ホルダ、９ｃ…回転軸、１０…真空チャンバー、１１…搬送用台座、１５…成膜装置（スパッタリング装置）、２０…ディフェクト、２０Ａ…中心核、２０Ｂ…傾斜部、２０Ｃ…周辺部、２１…ガラス基板、２２…ＩＴＯ膜、２３…反射防止膜、２４…液晶、２５…アクティブマトリクス基板。
【特許請求の範囲】
【請求項１】
アクティブマトリクス基板上に絶縁層を形成した後、前記絶縁層上に複数の画素電極をマトリクス状に形成し、一方、光透過性基板上にＩＴＯ膜、少なくともＳｉＯ2膜からなる反射防止膜を順次形成し、前記複数の画素電極と前記反射防止膜を所定の間隔を有して対向配置させ、前記所定の間隔に液晶層を封入した液晶表示素子の製造方法において、
前記ＳｉＯ2膜は、真空チャンバー内にカソードと、前記カソードを取り囲むように配置されたアノードと、基板ホルダとを有するスパッタリング装置を用いて、前記カソード上に前記ターゲットの上端部と前記アノードとが所定の間隙を有して、外周部が面取りされたＳｉからなるターゲットを載置し、酸素雰囲気中で前記ターゲットに対向する側の前記基板ホルダに保持された前記光透過性基板上に前記ターゲットをスパッタリングすることにより形成することを特徴とする液晶表示素子の製造方法。
【請求項１】
アクティブマトリクス基板上に絶縁層を形成した後、前記絶縁層上に複数の画素電極をマトリクス状に形成し、一方、光透過性基板上にＩＴＯ膜、少なくともＳｉＯ2膜からなる反射防止膜を順次形成し、前記複数の画素電極と前記反射防止膜を所定の間隔を有して対向配置させ、前記所定の間隔に液晶層を封入した液晶表示素子の製造方法において、
前記ＳｉＯ2膜は、真空チャンバー内にカソードと、前記カソードを取り囲むように配置されたアノードと、基板ホルダとを有するスパッタリング装置を用いて、前記カソード上に前記ターゲットの上端部と前記アノードとが所定の間隙を有して、外周部が面取りされたＳｉからなるターゲットを載置し、酸素雰囲気中で前記ターゲットに対向する側の前記基板ホルダに保持された前記光透過性基板上に前記ターゲットをスパッタリングすることにより形成することを特徴とする液晶表示素子の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２００６−９１１７４（Ｐ２００６−９１１７４Ａ）
【公開日】平成１８年４月６日（２００６．４．６）
【国際特許分類】
【出願番号】特願２００４−２７４０７９（Ｐ２００４−２７４０７９）
【出願日】平成１６年９月２１日（２００４．９．２１）
【出願人】（０００００４３２９）日本ビクター株式会社 (3,896)
【Ｆターム（参考）】
【公開日】平成１８年４月６日（２００６．４．６）
【国際特許分類】
【出願日】平成１６年９月２１日（２００４．９．２１）
【出願人】（０００００４３２９）日本ビクター株式会社 (3,896)
【Ｆターム（参考）】
[ Back to top ]