【課題】Ｃｕ材料を用いる場合に生じる問題を回避するとともに、下層側の配線の段差に起因するディスクリネーション不良や上層側配線の断線不良の発生を抑制することができる配線構造を備えた液晶表示装置用基板及びその製造方法の提供。
【解決手段】下層配線（ゲート配線２）を、Ｃｕ層４の周囲をバリア金属膜３ａ、３ｂで被覆した構造とし、バリア金属膜３ａ、３ｂでＣｕとＳｉとの接触を防止し、耐薬品性、耐腐食性及び密着性を向上させる。また、予め透明絶縁基板１に溝１２を形成し、その中に上記構造の下層配線を埋設することにより、下層配線の段差に起因するディスクリネーション不良や上層配線の断線不良の発生を抑制する。これによりＡｌよりも抵抗の小さいＣｕを使用可能とし、下層配線を厚く形成できるため、大型、高密度かつ開口率の大きい液晶表示装置の表示品位を向上させることができる。 （もっと読む）

【課題】有機薄膜トランジスタ及びそれを備えた平板ディスプレイ装置を提供する。
【解決手段】基板と、基板の上部に配置されたゲート電極と、ゲート電極と絶縁されたｐ型有機半導体層と、ゲート電極と絶縁されて相互離隔されて配置されたソース電極及びドレイン電極と、ソース電極及びドレイン電極とｐ型有機半導体層との間に介在された正孔注入層と、を備えることを特徴とする有機薄膜トランジスタである。 （もっと読む）

【課題】 製造プロセスの容易化及び設計自由度の向上が実現できる、有機強誘電体メモリ及びその製造方法を提供することにある。
【解決手段】（ａ）基板１００の上方に、ソース電極１１０、ドレイン電極１１２、有機半導体層１１４、ゲート絶縁層１１６及びゲート電極１２８を有する有機薄膜トランジスタ１２０を形成すること、（ｂ）層間絶縁層１２２を貫通して有機薄膜トランジスタ１２０と電気的に接続する第１のコンタクト層１２４、及び層間絶縁層１２２を貫通して有機薄膜トランジスタ１２０と電気的に接続する第２のコンタクト層１２６を形成すること、（ｃ）第１のコンタクト層１２４と電気的に接続する配線層１３０を形成すること、（ｄ）第２のコンタクト層１２６と電気的に接続し、かつ下部電極１４２、有機強誘電体層１４４及び上部電極１４６を有する有機強誘電体キャパシタ１４０を形成すること、を含む。 （もっと読む）

【課題】 製造プロセスにおける半導体層の熱的制限の影響が少なく、低コスト化に有利な画素構造を提供する。
【解決手段】 画素構造は、画素電極２０と、この画素電極２０に対応するスイッチング素子１０とを有する。画素電極２０とスイッチング素子１０とが同一の基板Ｐ上に形成されており、スイッチング素子１０における半導体層１１に比べて基板Ｐ側の層（第１層Ｌ１）に画素電極２０が配されている。 （もっと読む）

【課題】Ｓ／Ｄ拡散層抵抗の低減とゲート寄生容量の低減とを同時に実現することのできるＭＩＳ型トランジスタ及びその製造方法の提供。
【解決手段】ＭＩＳ型トランジスタは、半導体基板と、この基板上に形成されたソース・ドレイン領域と、このソース・ドレイン領域間のチャネル領域の上方に設けられたゲート電極と、を備える。このＭＩＳ型トランジスタにおいて、前記チャネル形成面を挟んで設けられた前記ソース・ドレイン領域の上面が、前記チャネル形成面よりも嵩上げされてゲート電極側に位置し、かつ、前記ソース・ドレイン領域の上面は、嵩上げされて前記ゲート電極側に位置するレベルの実質的な平坦面と、この平坦面のレベルから前記チャネル形成面のレベルまで傾斜する傾斜面と、を備えると共に、前記チャネル形成面の上側に設けられたゲート絶縁膜により囲まれるゲート電極の形状が、段部を介して下側が先細りとなった断面Ｔ字の形状となっている。 （もっと読む）

【課題】ＳＯＩ構造を有する半導体装置において、イオン注入時にイオンが部分分離絶縁膜を突き抜けて部分分離絶縁膜下層に混入するのを抑える。
【解決手段】半導体装置において、シリコン支持基板と埋め込み絶縁膜と半導体層とからなるＳＯＩ基板に、ゲート電極、不純物拡散領域、ボディ電位固定領域、第１絶縁膜、ダミーゲート電極を設ける。不純物拡散領域はゲート電極の周辺部分の半導体層に第１導電型の不純物が注入されて形成された領域である。ボディ電位固定領域は、半導体層のゲート電極長手方向の延長線方向に配置され、第１導電型とは逆の型の第２導電型不純物が注入された領域である。また第１絶縁膜は、半導体層の少なくともボディ電位固定領域とゲート電極とに挟まれた部分に形成される。そして、ダミーゲート電極はボディ電位固定領域とゲート電極との間であって、かつ第１絶縁膜上に配置する。 （もっと読む）

【課題】 ＳＯＩ基板を用いることなく、絶縁体上に形成される半導体層の面積を拡大する。
【解決手段】 開口部７を介して空洞部９内の半導体基板１および第２半導体層３の熱酸化を行うことにより、半導体基板１と第２半導体層３との間の空洞部９に埋め込み絶縁膜１０を形成した後、ソース／ドレイン層２５ａ、２５ｂの表面に露出している埋め込み絶縁膜１０、１３および第２半導体層３をパターニングすることにより、開口部７の周囲のソース／ドレイン層２５ａ、２５ｂの側壁を露出させるコンタクトホール２６を形成し、コンタクトホール２６を介してソース／ドレイン層２５ａ、２５ｂにそれぞれ接続された配線層２７ａ、２７ｂを形成する。 （もっと読む）

本発明は、銅配線または銅電極の表層に銀薄膜を形成して保護する銅配線または銅電極に関する。また、本発明は、上記銅配線または銅電極を用いる液晶表示装置に関する。基板に銅配線または銅電極を形成した後、上記銅配線または銅電極の表層に銀薄膜を形成する場合、上記銀薄膜が銅配線または銅電極を保護することで酸化またはその他、不要な反応に対する銅の抵抗性を強めることによって、銅電極及び配線の性能を良好に保持することができる。
（もっと読む）

【課題】広範囲にわたって全導電性領域に、断切れ及び上層配線層との間のリーク電流の発生のない、均一な膜厚の銅配線層を形成することが可能な銅配線層の形成方法を提供すること。
【解決手段】基板上に銅シード層のパターンを形成する工程、及び前記銅シード層のパターン上に銅配線層を無電解めっき法で形成する工程を具備することを特徴とする。 （もっと読む）

【課題】 微細化や細線化が図られた膜パターンを、精度よく安定して形成することができる薄膜パターンの形成方法を提供する。
【解決手段】 基板Ｐ上にバンクＢを形成する工程と、バンクＢによって区画された領域に機能液Ｌを配置する工程と、基板Ｐ上に配置された機能液Ｌを乾燥させて膜パターンＦを形成する工程とを有する。バンクＢの形成材料は、ポリシラザンを主成分とする感光性のバンク形成材料を焼結した無機質の材料からなる。 （もっと読む）

【課題】高誘電体膜の結晶化によるエッチングレートの低下を回避する。
【解決手段】先ず、下地基板１１を用意して、下地基板上に、高誘電率材の高誘電体非結晶膜５０を形成する。次に、高誘電体非結晶膜上に、高誘電率材の非結晶化温度を成膜温度としてアモルファスシリコン膜６０を形成する。次に、フォトリソグラフィ法及びドライエッチングにより、アモルファスシリコン膜を加工してゲート電極形成用膜６２を形成する。次に、ゲート電極形成用膜６２をマスクとしたウェットエッチングにより、ゲート電極形成用膜で覆われた高誘電体非結晶膜の部分を残存させ、露出した高誘電体非結晶膜の部分を除去する。次に、ゲート電極形成用膜に対して熱処理を行うことにより、アモルファスシリコンをポリシリコンに改質して、ゲート電極６４にする。 （もっと読む）

【課題】
本発明は、LSI(大規模集積回路)の高集積化に好適なＭＯＳ型半導体装置の提供、すなわち、待機時のソースとドレイン間のリーク電流の削減、及び、動作時から待機時へ移行する時の、ソースとドレイン間の電流のカットオフ特性を改善したＭＯＳ型半導体装置の提供を課題とする。
【解決手段】
上記の課題を解決するため、絶縁性支持基板上の半導体領域の表面に形成されたゲート絶縁膜と、ゲート絶縁膜を介して前記半導体領域に接するように配置されたゲート電極と、ソース電極と、ドレイン電極を有するＭＯＳ型半導体装置を提供する。そして、上記のゲート電極は、主ゲート電極と前記主ゲート電極が有する側面の内の一の側面に接するように配置された副ゲート電極とを備えることを特徴とする。 （もっと読む）

【課題】物性変換層を利用したトランジスタ並びに、その動作及び製造方法を提供する。
【解決手段】基板上に形成された絶縁膜４２と、絶縁膜４２上に離隔された第１導電層パターン４４ａ及び第２導電層パターン４４ｂと、第１導電層パターン４４ａと第２導電層パターン４４ｂとの間の絶縁膜４２上に形成された物性変換層４６と、物性変換層４６上に積層された高誘電膜４８と、高誘電膜４８上に形成されたゲート電極５０と、を備えることを特徴とするトランジスタである。 （もっと読む）

【課題】 液晶表示装置（または有機ＥＬ表示装置）において、開口率を大きくする。
【解決手段】 薄膜トランジスタ５のゲート電極１１はｐ型またはｎ型不純物を含む透明な金属酸化物によって形成され、ソース電極１５およびドレイン電極１６は透明な金属酸化物またはＩＴＯによって形成されている。したがって、薄膜トランジスタ５は光を透過する構造となっており、この薄膜トランジスタ５のほぼ全部を画素電極４で覆っているので、薄膜トランジスタ５と画素電極４との重合部が開口率に寄与することととなり、したがって開口率を大きくすることができる。なお、ゲート電極１１およびドレイン電極１６の各一端部に接続された走査ライン２およびドレインライン３は、ゲート電極１１およびドレイン電極１６と同一の透明な材料によって形成されているが、両ライン２、３は、アルミニウム、クロムなどの遮光性金属からなる補助容量電極６によって覆われている。 （もっと読む）

【課題】隣接する膜パターンの間隔を制御することが可能なパターン付基板の作製方法を提供する。また、膜パターンの幅の制御が可能で、特に、幅が細く且つ厚みのあるパターン付基板の作製方法を提供する。また、アンテナのインダクタンスのバラツキが少なく、起電力の高い導電膜を有する基板の作製方法を提供することを課題とする。また、歩留まり高く半導体装置を作製する方法を提供することを課題とする。
【解決手段】基板、絶縁膜又は導電膜上に珪素及び酸素が結合し且つ前記珪素に不活性な基が結合する膜を形成した後、珪素及び酸素が結合し且つ前記珪素に不活性な基が結合する膜表面に印刷法を用いて組成物を印刷し、組成物を焼成して膜パターンを形成することを特徴とする。 （もっと読む）

【課題】本発明の目的は、高い密着性および膜強度を有し、かつ優れた特性を発揮する無機酸化物膜を容易かつ安価に形成し得る成膜方法、この無機酸化物膜を備える電子デバイス用基板、信頼性の高い電子デバイスおよび電子機器を提供すること。
【解決手段】本発明の成膜方法は、基板（基材）２上に無機酸化物粒子８１ａを堆積させて、無機酸化物粒子８１ａの集合物８１を膜状に形成する第１の工程と、無機酸化物粒子８１ａを溶解し得る溶剤８２ａを集合物８１に供給し、無機酸化物粒子８１ａの表面を溶解させ、無機酸化物粒子８１ａの溶解物で無機酸化物粒子８１ａ同士の間を充填または無機酸化物粒子８１ａの表面を被覆する第２の工程と、溶解物を析出させた析出物８２ｂで、集合物８１を安定化する第３の工程とを有するものである。また、第３の工程の後、析出物８２ｂを酸化物８２ｃに変化させる処理を施す第４の工程を有するのが好ましい。 （もっと読む）

【課題】 メタルゲート電極を用い、かつ、信頼性が高く量産化が容易な半導体装置を提供する。
【解決手段】 半導体基板上に形成された複数のＭＯＳＦＥＴを備え、前記複数のＭＯＳＦＥＴのうちの少なくとも１つとしての特定のＭＯＳＦＥＴにおけるゲート電極は、最下層の第１の金属層と、この第１の金属層の上層としてのプラチナシリサイドあるいはパラジウムシリサイドのいずれかの層と、を有するものとして構成される。 （もっと読む）

【課題】 浅いソース，ドレイン接合位置を保ちつつ接合リークを低く抑えることができ
、且つコンタクト抵抗も低く保つ。
【解決手段】
ＳＯＩ−ＭＯＳＦＥＴにおいて、絶縁膜１０２の上に形成され、チャネル領域を除いて
除去された第１のシリコン層１０３と、シリコン層１０３上にゲート絶縁膜２００を介し
て形成されたゲート電極３００と、シリコン層１０３のチャネル長方向の両側の絶縁膜１
０２に設けられた溝の底面及び側面に形成され、側面の一部でシリコン層１０３に接する
ように形成された第２のシリコン層６００と、第２のシリコン層６００からなるソース，
ドレイン領域６０１，６０２上に形成されたシリサイド層６３１，６３２と、シリコン層
１０３と接するシリコン層６００の側面部に位置するシリサイド層６３１，６３２に形成
された、ＡｓとＯを１０^１９ｃｍ^−３以上の濃度で含む拡散抑制領域とを備えた。 （もっと読む）

【課題】 本発明は、絶縁膜として酸化シリコン膜等の無機絶縁膜を用いる場合にも、少ない工程で簡易にコンタクトホールを形成することができる半導体素子の製造方法を提供することを目的とする。
【解決手段】 本発明は、第一の導電膜（１６）上に、所定の処理によって絶縁膜に変換され、且つ所定の液体に溶解または分散可能である、絶縁膜の前駆体膜（１８）を形成する第一工程と、前記絶縁膜の前駆体膜のコンタクトホールを形成すべき位置に、上記所定の溶液を供給し、前記絶縁膜の前駆体膜にコンタクトホール（２０）を形成する第二工程と、絶縁膜の前駆体膜を絶縁膜（１８’）に変換する第三工程と、を含む半導体素子の製造方法を提供するものである。 （もっと読む）

共振トランジスタは、基板と、基板上に形成されたソースおよびドレインと、入力電極と、カーボンナノチューブゲートとを含む。ソースとドレインとの間には、ギャップが形成されている。入力電極は、基板上に形成されている。カーボンナノチューブゲートは、その一端がコンタクト電極に固定され、ギャップおよび入力電極の真上に配置されており、片持ち支持されていることが好ましい。
（もっと読む）