【課題】 炭素ナノチューブチャンネルを含む半導体装置のトランジスタを提供する。
【解決手段】 炭素ナノチューブチャンネル４４の上側にゲート絶縁膜５０を介して絶縁された少なくとも二つのゲート電極５２、５４を備える半導体装置のトランジスタ及びその製造方法である。これにより、少数キャリアが炭素ナノチューブチャンネル４４に流入されることを抑制できて、少数キャリアと多数キャリアとが何れもチャンネルに流入されることによって、漏れ電流が発生することを防止でき、前記漏れ電流の発生によるトランジスタの特性の低下を防止できる。 （もっと読む）

【課題】 透明導電膜を形成するための非単結晶シリコン系薄膜の表面層に存在する水素の、透明導電膜に与える悪影響を排除する。
【解決手段】 基板上に非単結晶シリコン系薄膜を水素化シリコン系のガスを原料として気相成長法により形成し、得られた非単結晶シリコン系薄膜を大気に曝すことなしに該薄膜上に透明導電膜をスパッタリング法により形成する方法であって、前記透明導電膜の形成に先立って、前記非単結晶シリコン系薄膜を表面処理し、前記非単結晶シリコン系薄膜の表面からの膜厚が少なくとも５Åの表面層の水素密度を低減させることを特徴とする透明導電膜の製造方法。 （もっと読む）

本発明は、半導体ボディ（１）と基板（２）とを有し、少なくとも１つの半導体素子（３）を備える半導体デバイス（１０）の製造に関し、この半導体デバイスは、少なくとも１つの接続領域（４）と、接続領域に接続された、上に位置する帯状の接続導体（５）と、を備え、この接続領域および接続導体は、両方とも誘電体に凹設され、第１材料の誘電体領域（６）が、半導体ボディ（１）の、接続領域（４）が形成される位置に設けられ、その後、誘電体領域（６）は、第１材料とは異なる第２材料の誘電体層（７）で被覆され、この誘電体層には、帯状の接続導体（５）が形成される位置に帯状の凹部（７Ａ）が設けられ、この凹部は、誘電体領域（６）に重なり、かつ前記誘電体領域まで延び、凹部（７Ａ）の形成と誘電体領域（６）の除去の後、接続領域（４）が、誘電体領域（６）の除去により作られた空間（６Ａ）に導電性材料を堆積することにより形成され、接続導体（５）が、凹部（７Ａ）に導電性材料を堆積することにより形成される。本発明によると、第１材料には、有機材料が用いられ、第２材料には、この有機材料より高い分解温度を有する材料が用いられ、誘電体領域（６）は、有機材料の分解温度より高く、第２材料の分解温度よりは低い温度で加熱することにより除去される。本発明に係る方法は、非常にシンプルであり、第２材料を任意に選択することにより、得られるデバイス（１０）に高い平面性をもたらすことができる。誘電体領域（４）には、好ましくはフォトレジストが用いられ、誘電体層（７）には、好ましくはＳＩＬＫまたはＳＯＧ材料などの液体材料が用いられ、これは、加熱により固体状に変換することができる。
（もっと読む）

【課題】デバイスのサブコレクタ上のシャロー・トレンチ分離領域の下部に埋め込み高融点金属シリサイド層を設けることによりコレクタ抵抗Ｒｃを低下させる、高速ＢｉＣＭＯＳ用途用のヘテロバイポーラ・トランジスタ（ＨＢＴ）、および、このようなＨＢＴを製作する方法を提供する。
【解決手段】本発明のＨＢＴは、少なくともサブコレクタ（１３）を含む基板（１２）と、サブコレクタ上に位置する埋め込み高融点金属シリサイド層（２８）と、埋め込み高融点金属シリサイド層の表面上に位置するシャロー・トレンチ分離領域（３０）とを含む。また、本発明の方法は、デバイスのサブコレクタ上のシャロー・トレンチ分離領域の下部に埋め込み高融点金属シリサイド層を形成するステップを含む。 （もっと読む）

【課題】寄生容量を最小化する。
【解決手段】ゲート電極配線２１０はボディ部２１２、互いに平行する２つのハンド部２１４、２１６を含む。ドレイン電極配線２３０は、ゲート電極配線と絶縁されていて、２つのハンド部２３４、２３６との間でゲート電極配線の一部と重なって延びている。ソース電極配線２４０は、ゲート電極配線と絶縁されていて、ボディ部２４１、２つのハンド部２４２、２４４の外側領域で重なりながらドレイン電極と離隔される。これによって、ゲート−ドレインの間の寄生容量を最小化し、ゲート電極領域がカバーする領域内にドレイン及びソース電極を配置することで、ドレイン−ゲートの間のカップリング容量を最小化させかつトランジスタの配置空間を減らすことができる。 （もっと読む）

【課題】 半導体デバイス中の金属シリサイドの一方向拡散を生じる方法を提供すること。
【解決手段】 本発明は、２つの異なる熱サイクルが実施される第１のアニールに関連して、金属含有シリコン合金を用いることによって、シリサイド形成中に金属の一方向拡散を増強するための方法を提供する。第１アニールの第１熱サイクルは、Ｓｉ含有層内への、例えば、Ｃｏ及び／又はＮｉの金属の一方向拡散を増強することが可能な温度で実施される。第１熱サイクルは、アモルファス金属含有シリサイドを形成させる。第２熱サイクルは、アモルファス金属含有シリサイドを、金属含有シリコン合金層又は純金属含有層に比べて、実質的にエッチング不可能な結晶化金属リッチ・シリサイドに転化する温度で実施される。第１アニールに続いて、構造体からあらゆる未反応金属含有合金層を除去するために選択的エッチングが実施される。第２のアニールは、第１アニールの２つの熱サイクルによって形成された金属リッチ・シリサイド相を、最低抵抗相にある金属シリサイド相に転化するために実施される。厚さが自己制限的である金属シリサイドが提供される。 （もっと読む）

【課題】 微細な薄膜トランジスタの製造工程において、大型基板面内で均一性良く信頼性が高いコンタクトコールおよびコンタクト配線を形成する。
【解決手段】 層間絶縁膜９に対する１０：１ ＢＨＦによるウェットエッチングに続いて、同一レジストマスク１０を用いたドライエッチングを行うことにより、層間絶縁膜９およびゲート絶縁膜４にコンタクトホール１１，１２を連続して形成する。コンタクトホール１１，１２は、層間絶縁膜９の深さ方向途中まで設けられて、表面側に広く開口するテーパ状開口部と、このテーパ状開口部に連通し、層間絶縁膜９の深さ方向途中からソース／ドレイン領域３ｃが露出するまで設けられた表面に垂直な壁面の筒状開口部とを有する。 （もっと読む）

【課題】製造工程を増加させることなく、エッチング工程においてコンタクトホールを形成するに際し、第１酸化膜と第２酸化膜との界面に切込み部が形成されず、コンタクトホールに形成される配線の断線を有効に回避することができるようにする。
【解決手段】第１酸化膜５と、この第１酸化膜５上に成膜された第２酸化膜８とを有する半導体装置において、第２酸化膜８が少なくともボロンを含む酸化シリコン膜であり、第２酸化膜８の第１酸化膜５との界面に形成される界面層８ａのボロン濃度が高く設定されている。界面層８ａのボロン濃度を高く設定することで、ウエットエッチングレートが遅くなり、両酸化膜５，８の界面に切込み部が形成されることが防止される。 （もっと読む）

【課題】 抵抗が低く、画素電極または半導体層との接触性が優れた配線を有する薄膜トランジスタ表示板及びその製造方法を提供する。
【解決手段】 本発明は、液晶表示装置または有機発光表示装置用薄膜トランジスタ表示板の配線に関し、モリブデン（Ｍｏ）にニオビウム（Ｎｂ）、バナジウム（Ｖ）またはチタニウム（Ｔｉ）を所定量含むモリブデン合金層とアルミニウム層の積層構造を形成することによって、既存の純粋モリブデン（Ｍｏ）を使用した場合に比べて、モリブデン合金層とアルミニウム層の相対的なエッチング速度の差が減少し、エッチング工程時におけるアンダーカット、オーバーハング及びマウスバイトなどが発生しない。更に、半導体層または画素電極との接触特性も改善されたことを特徴とする低抵抗性及び耐薬品性を同時に有する薄膜トランジスタ表示板及びその製造方法である。 （もっと読む）

多層構造の電子装置を形成する方法であって、横に延びる第１層に断面を規定するステップと、前記第１層の最上部に少なくとも１つの非平坦層を堆積させて、該非平坦層の表面の断面が前記横に延びる第１層の断面と同じにするステップと、前記非平坦層の最上部に少なくとも１つの追加層のパターンを堆積させて、該追加層の横位置が前記非平坦層の断面の形状によって規定されて該追加層が前記第１層の断面と外側で整合するステップとを備える。
（もっと読む）

【課題】本発明の目的は、工程を単純化すると共に、コストを低減できる薄膜トランジスタアレイ基板及びその製造方法を提供するところにある。
【解決手段】薄膜トランジスタアレイ基板は、基板上に形成されたゲートラインと、前記ゲートライン上に形成されたゲート絶縁膜と、前記ゲート絶縁膜を挟んで前記ゲートラインと交差されるように形成され、ＷＳｉ_ｘ、ＣｏＳｉ_ｘ、ＮｉＳｉ_ｘのうち少なくともいずれか一つを含むデータラインと、前記ゲートライン及びデータラインの交差部に位置する薄膜トランジスタと、前記ゲートライン及びデータラインの交差で設けられた画素領域に形成され、前記薄膜トランジスタと接続される画素電極と、を備えることを特徴とする。 （もっと読む）

【課題】 インクジェット法等の液体プロセスにおいて形成するパターンに異常なパターンの発生を低減もしくは無くして高精度な平面パターンを有する基板を得る。
【解決手段】 端子部１０３に棒状の抜きパターン２０３を配置し、端子部１０３を櫛歯パターン２０１とし、各々の櫛歯パターン２０１の幅Ｄ_THを走査信号配線１０２の幅Ｄ_Gと同じ値とする。また、各々の櫛歯パターン２０１を縦方向に形成した櫛歯接続パターン２０２により接続する。櫛歯接続パターン２０２の幅Ｄ_TVも櫛歯と同様に走査信号配線１０２の幅Ｄ_Gと同じ値とした。これにより、この平面パターンを適用することで、図１（ａ）における特徴点ａ，ｂの圧力は，従来の平面パターンでは特徴点ｅの０．１倍であったのに対し、１．０倍へと大幅に改善される。 （もっと読む）

【課題】 液滴吐出装置から液滴を吐出してＴＦＴ用ソース電極またはドレイン電極を設けること。
【解決手段】 配線パターン形成方法は、バンクパターンに縁取られたパターン形成領域における所定のセクションへ液状の導電性材料の液滴を吐出して、パターン形成領域を覆う導電性材料層を形成するステップ（Ａ）を含んでいる。セクションのＸ軸方向に沿った長さをＬとし、Ｙ軸方向に沿った長さをＭとすると、吐出される液滴の直径φは、Ｌ以下であるとともに、Ｍ以下である。そして、ステップ（Ａ）は、バンクパターンから少なくとも直径φの１／２倍離れた位置に液滴の中心が当たるように、液滴を吐出するステップ（ａ１）を含んでいる。 （もっと読む）

【課題】薄膜トランジスタの製造に使用されるマスクの数を減少させた液晶表示素子及びその製造方法を提供する。
【解決手段】第１基板及び第２基板を提供する段階と、第１基板上にソース領域、ドレイン領域、チャネル領域及びストレージ領域を含むアクティブ層を形成する段階と、第１絶縁膜を形成する段階と、ゲート電極、ゲートライン、画素電極及びストレージラインを形成する段階と、第２絶縁膜を形成する段階と、第１絶縁膜と第２絶縁膜を介してソース領域とドレイン領域の一部をそれぞれ露出させる第１、第２コンタクトホールを形成する段階と、第２絶縁膜を介して画素電極を露出させる画素ホールを形成する段階と、第１コンタクトホールを介してソース領域と電気的に接続されるソース電極、及び前記第２コンタクトホールを介してドレイン領域と電気的に接続されるドレイン電極を形成する段階と、第１基板と第２基板の間に液晶層を形成する段階とを含む。 （もっと読む）

【課題】本発明は、しきい値のずれが生じにくく、高速動作が可能な逆スタガ型のＴＦＴを有する半導体装置の作製方法を提供する。また、少ない原料でコスト削減が可能であり、且つ歩留まりが高い半導体装置の作製方法を提供する。
【解決手段】 本発明は、耐熱性の高い材料でゲート電極を形成した後、非晶質半導体膜を成膜し、該非晶質半導体膜に触媒元素を添加し加熱して結晶性半導体膜を形成し、該結晶性半導体膜上にドナー型元素又は希ガス元素を有する層を形成し加熱して触媒元素を結晶性半導体膜から除いた後、該結晶性半導体膜の一部を用いて半導体領域を形成し、該半導体領域に電気的に接するソース電極及びドレイン電極を形成し、ゲート電極に接続するゲート配線を形成して、逆スタガ型のＴＦＴを形成して半導体装置を作製する。 （もっと読む）

中間の半導体デバイス構造の上にニッケルを選択的にめっきする方法。この方法は、少なくとも一つのアルミニウムまたは銅の構造と少なくとも一つのタングステンの構造を有する中間の半導体デバイス構造を用意することを含む。アルミニウムまたは銅の構造とタングステンの構造のうちの一方はニッケルめっきされ、他方はめっきされないまま残る。アルミニウムまたは銅の構造またはタングステンの構造は、最初にニッケルめっきに対して活性化されてもよい。次いで、この活性化したアルミニウムまたは銅の構造または活性化したタングステンの構造は、無電解ニッケルめっき溶液の中に中間の半導体デバイス構造を浸漬することによってニッケルめっきされてもよい。めっきされていないアルミニウムまたは銅の構造またはめっきされていないタングステンの構造は、このめっきされていない構造を活性化し、そしてこの活性化した構造をニッケルめっきすることによって、後にニッケルめっきされてもよい。中間の半導体デバイス構造と同じく、アルミニウムまたは銅の構造とタングステンの構造をニッケルで同時にめっきする方法も開示される。 （もっと読む）

【課題】 シリサイド膜を薄くしても細線効果を抑えることが可能なシリサイド膜の形成方法を提供する。
【解決手段】 ＳＯＩ基板全面に対してアルゴンイオンを注入した後，基板を約３００℃に調整し，ロングスロー・スパッタリング法を用いてチタン膜２１（膜厚１５ｎｍ）を形成する。基板を大気に曝すことなく連続的にチタン窒化膜２３（膜厚３０ｎｍ）を形成する。窒素雰囲気中で１回目の熱処理（７５０℃）を行い，ゲート領域，ソース領域，およびドレイン領域にそれぞれ自己整合的にシリサイド膜３１，３２，３３（膜厚３０ｎｍ）を形成する。チタン窒化膜と未反応のチタン膜を除去した後，２回目の熱処理（８５０℃）を行う。高抵抗の結晶構造Ｃ４９を有するシリサイド膜３１，３２，３３は，低抵抗の結晶構造Ｃ５４を有するシリサイド膜に相転移する。 （もっと読む）

【課題】 可撓性のあるフレキシブルな基板に形成されたトップコンタクト構造の高性能な電界効果トランジスタの製造方法を提供する。
【解決手段】 剛性の高い材料よりなる補助基板４０上にソース電極２８Ａ及びドレイン電極２８Ｂよりなる第１電極２８を剥離可能に形成する工程と、第１電極を可撓性のある第１基板１４に移転させる工程と、可撓性のある第２基板１６上に、ゲート電極となる第２電極１８とゲート絶縁膜２０とパターン化された有機半導体膜２２とを順次形成する工程と、ソース電極及びドレイン電極のそれぞれの一部が有機半導体膜上に位置するように第１電極と有機半導体膜とを対向させて第１基板と第２基板とを接合する工程とを有する。これにより、可撓性のあるフレキシブルな基板に形成されたトップコンタクト構造の高性能な電界効果トランジスタを形成する。 （もっと読む）

本発明は、アクティブマトリクスディスプレイで使用するためのアモルファスシリコン薄膜トランジスタと、その様なトランジスタを製作する方法を提供している。具体的には、本発明の或る態様では、アモルファスシリコン層の厚さとチャネル長を最適化することのできる、チャネル不活性化構造に基づく構造を有するトランジスタを提供している。本発明の別の態様では、低い閾値電圧を提供することができる接触強化層を含んでいる、薄膜トランジスタ構造が提供されている。 （もっと読む）

【課題】側壁保護膜を利用したリフトオフ法を利用してソース・ドレイン電極およびそれを分離するチャネル開口部を形成することで、狭いゲート長を形成することを可能とする。
【解決手段】基板１１上に形成されたゲート電極１２と、ゲート電極１２を被覆するように基板１１上に形成されたゲート絶縁膜１３と、ゲート絶縁膜１３上に形成されたもので、線状のチャネル開口部２７により分割されたソース・ドレイン電極１４、１５と、チャネル開口部２３を埋め込むようにソース・ドレイン電極１４、１５上に形成されたチャネル層１７とを備えた薄膜型電界効果トランジスタ１である。
。 （もっと読む）