【課題】窒化ガリウム系半導体素子及びその製造方法を提供する。
【解決手段】導電性放熱基板（すなわち、熱伝導性基板）、放熱基板上に備わったＧａＮ系多重層及びＧａＮ系多重層上に備わったショットキー電極を含む窒化ガリウム系半導体素子である。該ＧａＮ系多重層は、放熱基板側に備わったＡｌＧａＮ層及びショットキー電極側に備わったＧａＮ層を含むことができる。かような窒化ガリウム系半導体素子の製造時、ウェーハボンディング（またはメッキ）及びレーザ・リフトオフ工程を利用することができる。 （もっと読む）

【課題】Ｇｅをチャネル材料に用いても、素子特性の劣化を抑制することを可能にする。
【解決手段】Ｇｅを含むｐ型半導体領域上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成する工程と、前記半導体領域の、前記ゲート電極の両側に位置する第１および第２領域に、有機金属錯体および酸化剤を交互に供給して金属酸化物を堆積する工程と、前記金属酸化物の上に金属膜を堆積する工程と、熱処理を行うことにより、前記半導体領域および前記金属酸化物と、前記金属膜とを反応させて前記第１および第２領域に金属半導体化合物層を形成するとともに前記金属半導体化合物層と前記半導体領域との界面に金属偏析層を形成する工程と、を備えている。 （もっと読む）

【課題】簡単な工程で絶縁膜、半導体膜、導電膜等の膜パターンを有する基板を作製する方法、さらには、低コストで、スループットや歩留まりの高い半導体装置の作製方法を提供することを目的とする。
【解決手段】基板上に形成された絶縁膜、半導体膜又は導電膜上に接して第１の膜を形成する工程と、第１の膜上に第１のマスク材料を含有する溶液を吐出して第１の膜上に第１のマスクを形成する工程と、第１のマスクを用いて第１の膜をパターニングして絶縁膜、半導体膜又は導電膜表面上に塗れ性の低い領域と塗れ性の高い領域を形成する工程と、第１のマスクを除去する工程と、塗れ性の低い領域に挟まれた塗れ性の高い領域に、第２のマスク材料を含有する溶液を吐出して第２のマスクを形成する工程と、第２のマスクを用いて、パターニングされた第１の膜をエッチングするとともに絶縁膜、半導体膜又は導電膜をエッチングする。 （もっと読む）

【課題】正負一対の電極が半導体層を挟んで形成された半導体発光素子において、電極間の電流密度を均一にし、素子全体の発光分布を改善する。
【解決手段】半導体層２と、半導体層２の上面に互いに対向するようにかつ互い違いとなるように並列して配置された複数の第１電極３と、半導体層２の下面に配置された第２電極４と、を備える半導体発光素子１０であって、第１電極３は、外部と接続するための外部接続部３ａと、半導体層２の上面における中央領域の方向に延伸した第１延伸部３ｂと、第１延伸部３ｂとは反対方向であって、半導体層２の周縁内側まで延伸した第２延伸部３ｃと、を備え、半導体層２の上面で対向する第１電極３の第１延伸部３ｂのそれぞれは、中央領域において、その先端側が隣り合う方向で対向するように配置される。 （もっと読む）

【課題】窒化物化合物半導体装置において、ゲートリーク電流を抑制する。
【解決手段】化合物半導体装置２０は、基板２１と、前記基板上方に形成された窒化物半導体よりなるキャリア走行層２２を含む半導体積層構造と、前記半導体積層構造上方に形成されたゲート電極２６、ソース電極２７Ａ、ドレイン電極２７Ｂと、前記半導体積層構造上方であって、ゲート電極とソース電極の間、及び、ゲート電極とドレイン電極との間に形成された絶縁膜２８と、前記絶縁膜のうち、ゲート電極とソース電極の間、及びゲート電極とドレイン電極の間に形成された開口と、前記開口に埋め込まれたアルミナ膜２９と、を備える。 （もっと読む）

【課題】安定な金属ナノ粒子組成物を用いて、数μｍの厚みを有し、高いアスペクト比と、低いアニーリング温度を有するような導電性構造を調製するのに適した方法を提供する。
【解決手段】基板の上に導電性部分を作成する方法であって、可とう性のスタンプを金属ナノ粒子組成物で満たすことと、金属ナノ粒子組成物を基板の上に堆積させることと、堆積させている間または堆積させた後に、堆積した金属ナノ粒子組成物を加熱して導電性部分を作成することとを含む、方法。 （もっと読む）

【課題】良好なオーミック接触を有するIII族窒化物半導体発光素子が提供される。
【解決手段】このIII族窒化物半導体発光素子では、接合ＪＣが窒化ガリウム系半導体層のｃ軸に直交する基準面に対して傾斜しており、電極がこの窒化ガリウム系半導体層の半極性面に接合する。しかしながら、この窒化ガリウム系半導体層における酸素濃度が、接合ＪＣを形成するように成長された窒化ガリウム系半導体層における酸素濃度は低減される。この窒化ガリウム系半導体層の半極性面に電極が接合を成すので、金属／半導体接合は良好なオーミック特性を示す。 （もっと読む）

【課題】十分なサージ電流耐性を有し、かつ、信頼性の向上するワイドバンドギャップ半導体を用いた半導体整流装置を提供する。
【解決手段】第１導電型の第１のワイドバンドギャップ半導体領域１６と、第１の半導体領域に挟まれて形成される第２導電型の第２のワイドバンドギャップ半導体領域１８とを備えている。また、少なくとも一部が第２の半導体領域に接続され、第１の半導体領域に挟まれて形成され、第２の半導体領域より幅の狭い、複数の第２導電型の第３のワイドバンドギャップ半導体領域３２を備えている。ここで、第３の半導体領域の長手方向を第１導電型の半導体層の表面に投影した方向が、第１導電型の半導体層の表面から裏面に向かう方向に対し、９０±３０度の角度を有している。また、第３の半導体領域の間隔が、第１導電型のワイドバンドギャップ半導体層の厚さをｄとする場合に２ｄ×ｔａｎ１８°以上である。 （もっと読む）

【課題】高輝度化の半導体発光素子及びその製造方法を提供する。
【解決手段】半導体発光素子は、第１導電形の第１半導体層と、第２導電形の第２半導体層と、前記第１半導体層と前記第２半導体層との間に設けられた発光層と、第１電極層と、第２電極層と、を備える。第１電極層は、第２半導体層の第１半導体層とは反対側に設けられ、第２半導体層と接する金属部と、第１半導体層から第２半導体層に向かう方向に沿って金属部を貫通し前記方向に沿って見たときの形状の円相当直径が１０ナノメートル以上５マイクロメートル以下である複数の開口部と、を有する。第２電極層は、第１半導体層と導通する。第２半導体層は、金属部に接する凸部と、開口部の底部において凸部よりも前記方向に沿って後退した凹部と、を有する。 （もっと読む）

【課題】真空装置を使用せずに、トランジスタ等の半導体装置に適用できるＭＯＳ構造の積層膜を形成する。
【解決手段】成膜方法は、半導体膜３を有する基板に、ポリシラン溶液を塗布し、半導体膜３上にポリシラン膜５を形成する工程（ＳＴＥＰ１）と、ポリシラン膜５上に、金属塩溶液を塗布し、金属イオン含有膜７を形成することにより、ポリシラン膜５をポリシロキサン膜５Ａへ、金属イオン含有膜７を金属微粒子含有膜７Ａへ、それぞれ改質する工程（ＳＴＥＰ２）を備え、ＭＯＳ構造の積層膜１００を形成する。 （もっと読む）

【課題】ゲートパッド電極と裏面金属電極間のリーク電流を抑制し、ボンディング強度を向上させ、高性能化・高信頼化を図る。
【解決手段】基板１０の第１表面上に配置され、それぞれ複数のフィンガーを有するゲート電極２４・ソース電極２０およびドレイン電極２２およびオーム性電極層１８と、ゲート電極・ソース電極およびドレイン電極ごとに複数のフィンガーをそれぞれ束ねて形成したゲート端子電極ＧＥ１〜４・ソース端子電極ＳＥ１〜４およびドレイン端子電極ＤＥと、オーム性電極層上に配置され、ゲート端子電極と接続するゲートパッド電極３０と、オーム性電極層と基板との界面に形成された反応層を覆うように基板内に形成された第１導電型半導体層１６と、第１導電型半導体層１６を覆うように、基板内に形成され、第１導電型と反対導電型の第２導電型半導体層とを備える半導体装置１。 （もっと読む）

【課題】高輝度化を図ることができる半導体発光素子及びその製造方法を提供する。
【解決手段】実施形態に係る半導体発光素子は、第１導電形の第１半導体層と、第２導電形の第２半導体層と、前記第１半導体層と前記第２半導体層との間に設けられた発光層と、を有する構造体と、前記構造体の前記第２半導体層の側に設けられ、金属部と、前記金属部を貫通する複数の開口部と、を有する第１電極層と、前記第２半導体層と、前記第１電極層と、の間に設けられた中間層と、前記第１半導体層と導通する第２電極層と、を備える。前記複数の開口部のそれぞれの円相当直径は、１０ナノメートル（ｎｍ）以上、５マイクロメートル（μｍ）以下である。前記中間層の厚さは、１０ｎｍ以上、２００ｎｍ以下である。 （もっと読む）

【課題】微細パターン形成が可能であり、かつ、貴金属材料の使用量が少なくでき、低コスト化が可能な電極を形成できる感光性ペースト組成物を提供する。
【解決手段】樹脂粒子表面を金属で被覆した金属被覆樹脂粒子、反応性モノマー、カルボキシル基を含有するポリマーおよび光重合開始剤を含有する感光性ペースト組成物とする。 （もっと読む）

【課題】有機薄膜トランジスタ及びこれを備えた平板表示装置を提供する。
【解決手段】基板の一面上に形成されるソース／ドレイン電極及び有機半導体層と、ソース／ドレイン電極及び有機半導体層と絶縁されるゲート電極と、ソース／ドレイン電極と前記ゲート電極との間に一層以上のゲート絶縁層と、を備え、ソース／ドレイン電極と前記ゲート電極との交差領域のうち少なくとも一部でのゲート絶縁層の厚さは、有機半導体層のチャンネル領域とゲート電極との交差領域のうち少なくとも一部でのゲート絶縁層の厚さ以上とした。 （もっと読む）

【課題】従来よりも低い温度での形成が可能である絶縁層を備えた電子デバイスを提供する。
【解決手段】電子デバイスは、（Ａ）制御電極１２、（Ｂ）第１電極１４及び第２電極１４、並びに、（Ｃ）第１電極１４と第２電極１４との間であって、絶縁層１３を介して制御電極１２と対向して設けられた、有機半導体材料層１５から成る能動層１６を備えて成り、少なくとも能動層１２と接触する絶縁層１３の部分は、下記の式（１）にて示される材料を硬化して成る層から構成されている。
（もっと読む）

【課題】基板やゲート絶縁膜の露出表面と、ソース電極およびドレイン電極の露出表面とに、良好で均一な膜質の半導体薄膜を設けることが可能な薄膜トランジスタを提供する。
【解決手段】薄膜トランジスタ１ａは、有機材料または酸化物材料またはシリコン系材料からなるゲート絶縁膜（絶縁層）１５上に、導電性酸化物材料からなる酸化物材料層１７-aとこの上部の金属材料層１７-bとからなるソース電極およびドレイン電極が設けられたものである。そしてゲート絶縁膜（絶縁層）１５とソース電極１７ｓおよびドレイン電極１７ｄとにおける酸化物材料層１７-aとの露出面が、自己組織化膜１９で覆われており、この自己組織化膜１９で覆われた上部のソース電極１７ｓ−ドレイン電極１７ｄ間にわたって半導体薄膜２１が設けられている。 （もっと読む）

【課題】半導体装置、ショットキーバリアダイオードの特性を向上させる。
【解決手段】禁制帯幅の異なる第１膜と第２膜とが積層されたヘテロ接合部を少なくとも一つ有する積層体Ｈと、積層体Ｈと同層の積層物よりなるダミー積層体Ｄと、積層体Ｈとダミー積層体Ｄとの間に設けられた溝Ｇと、溝内部を含み積層体Ｈの上部からダミー積層体Ｄの上部まで延在するように配置され、積層体Ｈの第１の側壁に接するように配置され、積層体Ｈとの間にショットキー接続される第１電極ＳＥと、積層体Ｈの第１の側壁と対向する第２の側壁に接するように配置された第２電極ＯＨＥと、で半導体装置を構成する。このように、ダミー積層体Ｄを残存させ、積層体Ｈとの間に溝Ｇを設け、溝内部に充填された第１電極ＳＥによって、側壁コンタクトを実現したので、積層体Ｈをエッチングする際の欠陥が溝底部に発生する確率を低減でき、逆リーク電流を低減することができる。 （もっと読む）

【課題】ＭＰＳ構造又はＪＢＳ構造を有し、低い順方向降下電圧ＶＦ及び高い逆方向耐圧ＶＲを両立させることが可能で、さらには、逆回復時間ｔｒｒが短く、かつ、逆方向リーク電流ＩＲが低い半導体装置を提供する。
【解決手段】ｎ⁻型半導体層１１４と、ｎ⁻型半導体層１１４の表面に選択的に形成されたｐ^＋型拡散領域１２０と、ｎ⁻型半導体層１１４及びｐ^＋型拡散領域１２０の表面上に形成され、ｎ⁻型半導体層１１４との間でショットキー接合を形成し、ｐ^＋型拡散領域１２０との間でオーミック接合を形成するバリアメタル層１３０からなる電極層と、ｐ^＋型拡散領域１２０の直下にのみライフタイムキラーが導入された局所ライフタイム制御領域１６０とを備える半導体装置１００。 （もっと読む）

【課題】電流コラプスを抑制し、且つゲートリーク電流を低減するヘテロ接合電界効果トランジスタとその製造方法の提供を目的とする。
【解決手段】本発明に係るヘテロ接合電界効果トランジスタは、バリア層４０及びバリア層４０上に形成されたキャップ層５０を含む窒化物半導体層と、前記窒化物半導体層に下部を埋没するようにして前記窒化物半導体層上に設けられたゲート電極９０と、前記窒化物半導体層上に形成されたＳｉを含まない絶縁膜からなる表面保護膜１００とを備える。 （もっと読む）

【課題】ＭＰＳ構造又はＪＢＳ構造を有し、低い順方向降下電圧ＶＦ及び高い逆方向耐圧ＶＲを両立させることが可能で、さらには、逆回復時間ｔｒｒが短く、かつ、逆方向リーク電流ＩＲが低い半導体装置を提供する。
【解決手段】ｎ⁻型半導体層１１４と、ｎ⁻型半導体層１１４の第１主面側表面に選択的に形成されたｐ^＋型拡散領域１２０と、ｎ⁻型半導体層１１４の第１主面側表面上におけるｐ^＋型拡散領域１２０が形成されていない領域に形成され、ｎ⁻型半導体層１１４との間でショットキー接合を形成するバリアメタル層１３０と、バリアメタル層１３０を覆うようにｎ⁻型半導体層１１４の第１主面側全面に形成され、ｐ^＋型拡散領域１２０との間でオーミック接合を形成するオーミックメタル層１４０と、ｐ^＋型拡散領域１２０の直下にのみライフタイムキラーが導入された局所ライフタイム制御領域１５０とを備える半導体装置１００。 （もっと読む）