【課題】低電流から大電流に渡り低順方向電流電圧特性を得るショットキーバリア型半導体装置を提供する。
【解決手段】プレーナ構造とＪＢＳ構造を１チップ内で並列接続することで、低電流領域での順方向電圧特性にはＪＢＳ構造、大電流域ではバリアハイトが０．７０ｅＶより高いショットキーメタルから構成されたガードリング構造（プレーナ構造）が作用する。 （もっと読む）

【課題】 基板上に、高い精度で、形成不良なく電極を形成し得る電子部品の製造方法を提供する。
【解決手段】 本発明の電子部品の製造方法は、平板状の基板１を準備する基板準備工程と、基板１の主面上にレジストパターン２ａを形成するレジストパターン形成工程と、基板１の主面上のレジストパターン２ａが形成されていない部分にＩＤＴ電極４を薄膜技術により形成する電極形成工程と、レジストパターン２ａを除去するレジストパターン除去工程とを含み、電極形成工程は、基板１を、電極が形成される側の主面が凹むように反らせておこなうようにした。 （もっと読む）

【課題】半導体層に対するｎ側電極の密着性を向上させることが可能な窒化物系半導体発光素子を提供する。
【解決手段】この青紫色半導体レーザ素子１００（窒化物系半導体発光素子）は、ｎ型ＧａＮ基板１と、オーミック電極層３０を含むｎ側電極２２とを備える。そして、ｎ側電極２２のオーミック電極層３０は、ｎ型ＧａＮ基板１の下面１ａを部分的に覆うように形成された非晶質ＳｉからなるＳｉ層３１と、Ｓｉ層３１のｎ型ＧａＮ基板１とは反対側の表面と、Ｓｉ層３１により覆われていないｎ型ＧａＮ基板１の下面１ａとに接触するように形成されたＴｉ層３２とを有する。 （もっと読む）

【課題】下地にダメージを与えず、また、電極材料のゴミの再付着も防止される配線又は電極の形成方法と、この配線又は電極の形成方法により配線又は電極を形成する電子デバイス及びその製造方法を提供する。
【解決手段】下地２上に第１のレジスト層１を形成し、開口部５を形成し、導電材料層３を成膜する。導電材料層３の全体を覆う第２のレジスト層４を形成し、該開口部５以外の導電材料層３上の第２のレジスト層４を除去することにより、該開口部５の導電材料層３を覆う保護レジスト層４’を形成する。該保護レジスト層４’で覆われていない導電材料層３を除去し、次いで保護レジスト層１，４’を除去することにより、残留した導電材料３よりなる配線又は電極を形成する。 （もっと読む）

【課題】ＩＩＩ族窒化物半導体では、ｐ型不純物を高濃度にイオン注入すると、結晶品質が低下してしまう。結晶品質が低下するとオフ電流が増加して、電子デバイス特性が低下する可能性がある。このため、ＩＩＩ族窒化物半導体では、ｐ＋層を形成することが困難であった。
【解決手段】ＩＩＩ族窒化物半導体にドープされるとｐ型半導体になるｐ型不純物、および金属を有する合金からなる合金層と、合金層の下に接して形成され、ＩＩＩ族窒化物半導体からなり、ｐ型不純物が一部に拡散している半導体層と、合金層上に形成され、ｐ型不純物の拡散係数が、半導体層より小さい拡散防止層と、を備える半導体デバイスを提供する。 （もっと読む）

【課題】改良された付着プロセスを提供すること。
【解決手段】ビームを使用して、自発的反応の開始をサポートする条件を提供するように準備された表面の領域における前駆体ガスの自発的付着によって、材料を、所望のパターンに付着させる。いったん反応が開始されると、ビームが存在しなくなっても、反応が開始された表面の領域において反応は継続する。 （もっと読む）

【課題】窒化物化合物半導体を用いたパワーダイオード、パワーＭＯＳＦＥＴ等のパワー
半導体素子について、クラックフリーで形成されて従来よりも厚い窒化物化合物半導体層
を使用して耐圧を向上することである。
【解決手段】シリコン基板１上に厚さ１０μｍ以上の凸状に選択成長された窒化物化合物
半導体からなるキャリア移動層３と、キャリア移動層３上に形成された電極４とを有し、
１つのパワー半導体素子は１つのキャリア移動層３から構成されている。 （もっと読む）

【課題】低温条件下かつ溶液塗布プロセスにより形成可能であり、薄膜トランジスタにおける電気特性であるヒステリシス、Ｏｎ/Ｏｆｆ比が良好な薄膜トランジスタ用ゲート絶縁膜及び該絶縁膜を備えた薄膜トランジスタを提供する。
【解決手段】必須成分として（Ａ）アルケニル基を有する化合物、（Ｂ）ＳｉＨ基を有する化合物、（Ｃ）ヒドロシリル化触媒を含有する硬化性組成物を低温条件下によるポストベイクしたゲート絶縁膜を用いることにより、良好なトランジスタ特性が発現する。 （もっと読む）

【課題】微細化を達成するとともに、ゲート電極等の信頼性を確保する半導体装置の製造方法を提供する。
【解決手段】Ｎ型ＭＩＳトランジスタ及びＰ型ＭＩＳトランジスタのそれぞれのゲート形成領域において、Ｎ型ＭＩＳトランジスタのゲート形成領域の凹部内に形成されたゲート絶縁膜Ｆ０上に第１の金属含有膜Ｆ１を、Ｐ型ＭＩＳトランジスタのゲート形成領域の凹部内に形成されたゲート絶縁膜Ｆ０上に第３の金属含有膜Ｆ３を形成し、第１の金属含有膜Ｆ１上及び第３の金属含有膜Ｆ３上に第２の金属含有膜Ｆ２を形成し、Ｎ型ＭＩＳトランジスタのゲート絶縁膜Ｆ０に接する第１の金属含有膜Ｆ１の仕事関数がＰ型ＭＩＳトランジスタのゲート絶縁膜Ｆ０に接する第３の金属含有膜Ｆ３の仕事関数よりも小さい。 （もっと読む）

【課題】工程を簡素化して歩留まりを向上すると共に、安定した形状の電極を再現性よく得ることができる半導体装置の製造方法を提供する。
【解決手段】第１のレジスト膜１１と、第１のレジスト膜１１の開口よりも小さな開口を有する第２のレジスト膜１２とを用いて、ＳｉＯ_２絶縁膜１０を異方性ドライエッチングによってエッチングして、ＳｉＯ_２絶縁膜１０にテーパ状の開口部１０１を形成する。このため、ＧａＮ層１を斜めに設置し直してＳｉＯ_２絶縁膜１０をエッチングする必要がなく、ＧａＮ層１を水平に設置したままＳｉＯ_２絶縁膜１０をエッチングすることができ、工程を簡素化できる。 （もっと読む）

【課題】ドナー濃度により該電子濃度を制御可能な高比抵抗の窒化ガリウム系半導体膜を含む窒化ガリウム系ショットキバリアダイオードを提供する。
【解決手段】ショットキーバリアダイオード４１では、窒化ガリウム系エピタキシャル層４５は、導電性を有するIII族窒化物基板４５上に設けられている。窒化ガリウム系エピタキシャル層４５には、ドナードーパント元素が添加されている。窒化ガリウム系エピタキシャル層４５は２×１０^１６ｃｍ^−３未満の炭素濃度を有している。窒化ガリウム系エピタキシャル層４５は１×１０^８ｃｍ^−２未満の転位密度を有する。窒化ガリウム系エピタキシャル層４５は、５×１０^１６ｃｍ^−３未満の電子キャリア濃度を有する。電子キャリア濃度は、窒化ガリウム系エピタキシャル層４５に添加されるドナードーパントによって変更可能である。 （もっと読む）

【課題】深いレベルのドーパントがほとんど存在しない半絶縁性のＳｉＣ基板上にＭＥＳＦＥＴを形成することにより、バックゲート効果が減少された、ＳｉＣのＭＥＳＦＥＴを提供する。
【解決手段】半絶縁性の基板上１０に選択的にドープされたＰ型の炭化珪素の層１３、及びＮ型のエピタキシャル層１４を積層し、背面ゲート効果を減少させる。また２つの凹部を有するゲート構造体も備える。これにより、出力コンダクタンスを１／３に減少することができ、また電力のゲインを３ｄｂ増加することができる。クロム４２をショットキーゲート接点として利用することもでき、酸化物−窒化物−酸化物（ＯＮＯ）の保護層６０を利用して、ＭＥＳＦＥＴ内の表面効果を減少させる。また、ソース及びドレインのオーム接点をｎ型チャネル層上に直接形成して、これにより、ｎ⁺領域を製造する必要がなくなる。 （もっと読む）

【課題】本発明は、金属ナノペーストを用いた配線及び電極の形成方法に関する。
【解決手段】本発明は、金属ナノペーストが印刷された基板を炉（ｆｕｒｎａｃｅ）に入れて窒素雰囲気下で２２０〜２４０℃に昇温させる段階と、炉の温度を前記範囲に維持しながらカルボン酸と空気の混合雰囲気下で前記基板を加熱する段階と、カルボン酸と空気の混合雰囲気下で炉の温度を１００〜１５０℃に下降させる段階と、窒素雰囲気下で炉の温度を常温まで下降させる段階と、を含む焼結工程を含むことにより、低温焼結工程を経ても高温焼結工程を経た場合と同様に、金属膜の密度が高く、残留金属粒子量を最小化することができる金属配線及び電極の形成方法に関する。 （もっと読む）

【課題】埋込み部を形成する際のエッチングにより埋込みゲートが損傷をきたし、ゲート領域劣化が生じ得る。
【解決手段】ショットキーコンタクトなどのゲートコンタクトを形成する前にゲート埋込み部のアニーリングを行うことにより、ゲートリークが低減され、かつ／またはトランジスタなどの半導体デバイス内に高品質のゲートコンタクトを提供することができる。アニーリング中に封入層を使用することで、トランジスタのゲート埋込み部内の半導体への損傷がさらに低減される。アニーリングを、例えばデバイスのオーミックコンタクトのアニーリングによって提供することができる。 （もっと読む）

【課題】本発明は、金属薄膜電極及びその製造方法に関する。
【解決手段】本発明の一実施例による金属薄膜電極の製造方法は、基材上に金属粉末、有機バインダ及び有機溶媒を含む金属ペーストを塗布して金属薄膜を形成する段階と、金属薄膜を有機酸と水系液の比が１０：９０〜９０：１０の雰囲気で還元焼成する段階と、を含む。 （もっと読む）

【課題】 強誘電体層を有し、逆方向バイアス電圧印加時のリーク電流を低減させ、順方向バイアス電圧印加時の電圧降下を小さくすることができるショットキーダイオードを提供する。
【解決手段】 ショットキーダイオード１は、支持基板１１を備え、さらに、支持基板１１の表面上に形成された絶縁膜１２と、絶縁膜１２上に形成された密着層１３と、密着層１３上に形成されたショットキー金属層１４と、ショットキー金属層１４の表面上に、ショットキー金属層１４とショットキー接触されるように形成され、Ｍｎが添加された第一の誘電体層１５と、第一の誘電体層１５の表面上に形成され、Ｍｎなどの添加物が添加されていない第二の誘電体層１６と、第二の誘電体層１６上に、第二の誘電体層１６とオーミック接触するように形成されたオーミック金属層１７を備えている。 （もっと読む）

【課題】寄生容量を小さくでき、応答速度低下を抑制することが可能なＴＦＴを提供する。
【解決手段】基材１１０上に配設した有機半導体層１５０と、有機半導体層１５０と接触し、対向してチャネル領域を形成するソース電極１２０及びドレイン電極１３０と、有機半導体層１５０と絶縁層１６０を介して設けられるゲート電極１４０と、ソース電極１２０と導電接続するソース電極配線部１２５と、ドレイン電極１３０と導電接続するドレイン電極配線部１３５と、ゲート電極１４０と導電接続するゲート電極配線部１４５と、からなるＴＦＴ１００であって、積層方向からみて、有機半導体層１５０が、ゲート電極１４０を含み、ゲート電極１４０が、ソース電極１２０とドレイン電極１３０とチャネル領域とからなる領域を含み、有機半導体層１５０の周縁でソース電極配線部１２５とドレイン電極配線部１３５との間にはゲート電極配線部１４５が配される。 （もっと読む）

【課題】表面を有する基材アセンブリを提供し、この表面の少なくとも一部の上にバリアー層を提供することを含む、集積回路の製造で使用する方法を提供する。
【解決手段】バリアー層１４は、白金（ｘ）：ルテニウム（１−ｘ）合金でできており、ここでｘは約０．６０〜約０．９９５、好ましくはｘは約０．９０〜０．９８である。バリアー層１４は、化学気相堆積によって作ることができ、バリアー層１４を形成する表面の少なくとも一部は、ケイ素含有表面でよい。この方法は、キャパシター、蓄積セル、接触ライニング等の製造で使用する。 （もっと読む）

【課題】電流コラプスの発生を抑制できるIII族窒化物半導体トランジスタおよびその製造方法を提供する。
【解決手段】ＦＥＴ１では、第１窒化物半導体層１０３の上に第２窒化物半導体層１０４が設けられ、少なくとも一部が第２窒化物半導体層１０４に接するようにソース電極１０６およびドレイン電極１０７が設けられている。第２窒化物半導体層１０４の上面においてソース電極１０６とドレイン電極１０７との間に位置するように凹部１１０ａが形成されており、ゲート電極１０８が凹部１１０ａの開口を覆うように凹部１１０ａの上方に設けられている。 （もっと読む）

【課題】信頼性の劣化及び素子のばらつきを抑制しつつ、所望の閾値電圧を実現する。
【解決手段】実施形態による複数の閾値電圧を有する半導体装置５００は、基板５０２と、第１の閾値電圧を有する基板上の第１のトランジスタ５１０と、第２の閾値電圧を有する基板上の第２のトランジスタ５３０とを具備する。第１のトランジスタは、基板の第１のチャネル領域上に形成された第１の界面層５１６と、第１の界面層上に形成された第１のゲート誘電体層５１８と、第１のゲート誘電体層上に形成された第１のゲート電極５２０，５２２とを具備する。第２のトランジスタは、基板の第２のチャネル領域上に形成された第２の界面層５３６と、第２の界面層上に形成された第２のゲート誘電体層５３８と、第２のゲート誘電体層上に形成された第２のゲート電極５４０，５４２とを具備する。第２の界面層は第１の界面層内になくかつＳｉ、Ｏ及びＮと異なる添加元素を有する。第１及び第２の閾値電圧は異なる。第１及び第２のトランジスタは同一の導電型である。 （もっと読む）