【課題】可視光領域の波長のレーザーを用いて、結晶性の安定した結晶シリコン膜を形成する結晶シリコン膜の形成方法を提供する。
【解決手段】金属膜を形成する第１工程と、前記金属膜上に絶縁膜を形成する第２工程と、前記絶縁膜に多結晶Ｓｉからなる結晶シリコン膜を形成する第３工程とを含み、前記第２工程において、前記絶縁膜を１６０ｎｍ〜１９０ｎｍの膜厚範囲で形成し、前記第３工程は、前記絶縁膜にａ−Ｓｉからなる非晶質シリコン膜を３０ｎｍ〜４５ｎｍの膜厚範囲で形成する工程と、前記非晶質シリコン膜に可視光領域の波長のレーザーの光を照射することにより、前記結晶シリコン膜を形成する工程とを含む。 （もっと読む）

【課題】ｐチャネルとｎチャネルに共通の有機半導体層とソース、ドレイン電極材料の好適な組合せにより、実用上十分に良好な伝達特性を得ることが可能な有機ＦＥＴアレイを提供する。
【解決手段】有機半導体層を用いたｐチャネル電界効果トランジスタ（ｐ型有機ＦＥＴ）と、有機半導体層を用いたｎチャネル電界効果トランジスタ（ｎ型有機ＦＥＴ）とを備えた有機ＦＥＴアレイ。有機半導体層５はｐチャネルとｎチャネルに共通の材料の有機半導体単結晶により形成される。ｐ型有機ＦＥＴのソース及びドレイン電極は、仕事関数に基づいて制御される有機半導体層中の多数キャリアが正孔になるように選択されたｐチャネル金属電極６により形成され、ｎ型有機ＦＥＴのソース及びドレイン電極は、仕事関数に基づいて制御される有機半導体層中の多数キャリアが電子になるように選択されたｎチャネル金属電極７により形成される。 （もっと読む）

【課題】信頼性の高い回路基板を低コストで供給する。
【解決手段】開口部１０１を介してチップ取り出し電極２を含む基板１の一部表面が露出するようメタルマスク１００を基板１に被せ、イオン化された被着金属に、０．０１ｅＶから２５０ｅＶの被着エネルギを与えるイオンプレーティング法により金属導体を形成した後、メタルマスク１００を剥離することによって、基板１の一部表面に形成された金属導体からなる配線層２１を形成する。これにより、フォトリソグラフィー法を用いることなく、基板上に配線層２１を直接形成することができるため、生産性が高く低コストな回路基板を提供することが可能となる。 （もっと読む）

【課題】金属ゲートトランジスタ、集積回路、システム、およびその製造方法を提供する。
【解決手段】半導体デバイスであって、第１MOS構造は、基板上に配置された第１ゲート誘電体、前記第１ゲート誘電体上に配置された第１仕事関数金属層、および前記第１仕事関数金属層上に配置された第１ケイ化物を含み、且つ第２MOS構造は、前記基板上に配置された第２ゲート誘電体、前記第２ゲート誘電体上に配置された第２仕事関数金属層、および前記第２仕事関数金属層上に配置された第２ケイ化物を含む半導体デバイス。 （もっと読む）

【課題】半導体装置の開口率を向上させる。
【解決手段】同一基板上に第１の薄膜トランジスタを有する駆動回路及び第２の薄膜トランジスタを有する画素を有し、前記第１の薄膜トランジスタは、第１のゲート電極層と、ゲート絶縁層と、第１の酸化物半導体層と、第１の酸化物導電層及び第２の酸化物導電層と、前記第１の酸化物半導体層の一部に接し、且つ前記第１の酸化物導電層及び前記第２の酸化物導電層の周縁及び側面に接する酸化物絶縁層と、第１のソース電極層と、第１のドレイン電極層と、を有し、前記第２の薄膜トランジスタは、第２のゲート電極層と、第２の酸化物半導体層と、透光性を有する材料により構成された第２のソース電極層及び第２のドレイン電極層と、を有する。 （もっと読む）

【課題】同一基板上に複数種の回路を形成し、複数種の回路の特性にそれぞれ合わせた複数種の薄膜トランジスタを備えた発光装置を提供することを課題の一とする。
【解決手段】画素用薄膜トランジスタとしてソース電極層及びドレイン電極層上に重なる酸化物半導体層を有する逆コプラナ型を用い、駆動回路用薄膜トランジスタとして、チャネルストップ型を用い、画素用薄膜トランジスタと電気的に接続する発光素子と重なる位置にカラーフィルタ層を薄膜トランジスタと発光素子の間に設ける。 （もっと読む）

【課題】順方向バイアスに対する順方向電流の特性を向上させた半導体装置を提供する。
【解決手段】半導体装置は、第１導電型の半導体層と、該半導体層の表面に所定の離間間隔を有して設けられた第２導電型の半導体領域と、該半導体層及び該半導体領域の表面上に設けられた金属層とを備え、該金属層は、前記半導体層との界面においてショットキー障壁を成し、前記半導体領域との界面においてオーミック接触を成す半導体装置において、前記第１半導体領域の横幅寸法は、前記半導体領域が隣接する前記ショットキー障壁の影響を受ける距離である。 （もっと読む）

【課題】 レジスト材料の利用効率を向上させて、作製コストの削減を目的としたレジス
トパターンの作製方法、レジストパターンの除去方法、半導体装置の作製方法を提供する
ことを課題とする。
【解決手段】 本発明は、減圧下で、被加工物上に、感光剤を含む組成物を吐出してレジ
ストパターンを形成するステップを有することを特徴とする。また、前記レジストパター
ンをマスクとして前記被加工物をエッチングするステップ、若しくは、前記レジストパタ
ーンに、フォトマスクを介して前記感光剤の感光波長域の光を照射するステップ、前記レ
ジストパターンをマスクとして前記被加工物をエッチングするステップ、前記被加工物上
の前記レジストパターンを除去するステップを有することを特徴とする。 （もっと読む）

【課題】画素部の開口率を高くしながら、駆動回路部の特性を向上させた半導体装置を提供することを課題とする。または、消費電力の低い半導体装置を提供することを課題とする。または、しきい値電圧を制御できる半導体装置を提供することを課題とする。
【解決手段】絶縁面を有する基板と、基板上に設けられた画素部と、画素部を駆動する駆動回路の少なくとも一部を有し、画素部を構成するトランジスタおよび駆動回路を構成するトランジスタは、トップゲートボトムコンタクト型のトランジスタであって、画素部においては、電極および半導体層が透光性を有し、駆動回路における電極は、画素部のトランジスタが有するいずれの電極よりも低抵抗である半導体装置である。 （もっと読む）

【課題】ウェットエッチングにより形成される配線の線幅のばらつきが抑えられた半導体素子を提供する。
【解決手段】半導体素子の製造方法は、半導体層１４上に電極１１を形成する工程と、半導体層１４上に、電極１１に達する配線接続孔１２ａを有し、配線接続孔１２ａの周りに凹部１２ｂが形成された層間絶縁膜１２を形成する工程と、層間絶縁膜１２上から配線材料１８を堆積する工程であって、層間絶縁膜１２の凹部１２ｂに対応して配線材料１８に凹部１８ａが形成される工程と、配線材料１８上に、電極１１に配線接続孔１２ａを介して接続される配線１３を形成するためのレジスト膜１９を、配線材料１８に形成された凹部１８ａを覆うように形成する工程と、レジスト膜１９をマスクとしてウェットエッチングを行い、配線材料１８を選択的に除去して配線１３を形成する工程と、を含む。 （もっと読む）

【課題】寄生容量を十分に低減できる構成を備えた半導体装置を提供することを課題の一とする。また、駆動回路に用いる薄膜トランジスタの動作速度の高速化を図ることを課題の一とする。
【解決手段】酸化物絶縁層がチャネル形成領域において酸化物半導体層と接したボトムゲート構造の薄膜トランジスタにおいて、ソース電極層及びドレイン電極層がゲート電極層と重ならないように形成することにより、ソース電極層及びドレイン電極層とゲート電極層との間の距離を大きくし、寄生容量の低減を図ることができる。 （もっと読む）

【課題】酸化物半導体層と多結晶シリコン半導体層を共に用い得る有機発光表示装置及びその製造方法を提供する。
【解決手段】基板本体と、基板本体上に形成された第１ゲート電極及び第２半導体層と、第１ゲート電極及び第２半導体層の上に形成されたゲート絶縁膜と、ゲート絶縁膜を介在して第１ゲート電極及び第２半導体層上にそれぞれ形成された第１半導体層及び第２ゲート電極と、第１半導体層と少なくとも一部が相接して重畳した複数のエッチングストッパ層と、複数のエッチングストッパ層をそれぞれ露出する複数のコンタクトホールを有し、第１半導体層及び第２ゲート電極上に形成された層間絶縁膜と、層間絶縁膜上に形成され、複数のエッチングストッパ層を通じて第１半導体層とそれぞれ直接的／間接的に接続された第１ソース電極及び第１ドレイン電極と、層間絶縁膜上に形成され、第２半導体層と接続された第２ソース電極及び第２ドレイン電極とを含む。 （もっと読む）

【課題】凹凸のあるスルーホール部分であっても、層間絶縁膜の上下の導電層間で良好な電気的な接続が得られる、版を用いた印刷法による薄膜トランジスタアレイの製造方法を提供すること。
【解決手段】版に形成された画素電極パターンのスルーホールに対向する位置に保持されたインクの量を、画素電極パターンのスルーホールに対向する位置以外の部分に保持されたインクの量よりも多くすることによって、凹凸のあるスルーホール部分であっても、層間絶縁膜の上下の導電層間で良好な電気的な接続が得られる、版を用いた印刷法による薄膜トランジスタアレイの製造方法を提供することができる。 （もっと読む）

【課題】 酸化物半導体においてはイオン注入法による拡散層形成が難しいため、バルクシリコンＭＯＳトランジスタや多結晶シリコンＴＦＴのようなイオン注入法を用いた自己整合プロセスを組むことができない。本願では、リフトオフを用いる場合のような不都合の生じない自己整合プロセスを酸化物半導体において実現することを課題とする。
【解決手段】 裏面露光により製造される薄膜トランジスタ（ＴＦＴ）において、チャネル層として酸化物半導体を用い、基板上の電極をマスクとして、基板の裏面側から導電膜上のネガレジストを露光し、ネガレジストの露光部分を残し前記ネガレジストを除去し、露光部分をエッチングマスクとする導電膜のエッチングにより、電極を加工する。 （もっと読む）

【課題】消費電力を抑えつつ、走査線へ十分な振幅の信号を供給することができる半導体装置の提供を課題の一とする。また、消費電力を抑えつつ、走査線に供給する信号のなまりを抑制し、立ち上がり時間又は立ち下がり時間を短くすることができる半導体装置の提供を課題の一とする。
【解決手段】表示素子及び少なくとも１つの第１トランジスタをそれぞれ有する複数の画素と、複数の画素を選択するための信号を走査線に供給する走査線駆動回路とを有し、表示素子の画素電極層と、第１トランジスタのゲート電極層、ソース電極層及びドレイン電極層と、走査線とは、透光性を有する導電膜を用いており、走査線駆動回路は、第２トランジスタと、第２トランジスタのゲート電極層とソース電極層の間の電圧を保持する容量素子と、を有しており、第２トランジスタのソース電極層は走査線に接続されている半導体装置。 （もっと読む）

【課題】配線の設計自由度が高く、ゲート電極及びソース／ドレイン領域に接続されるコンタクト部の形成に問題が生じ難く、微細化プロセスに適した半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、（ａ）基体２１上にゲート電極３１を形成し、基体にソース／ドレイン領域３７及びチャネル形成領域３５を形成し、ソース／ドレイン領域３７上にゲート電極３１の頂面と同一平面内に頂面を有する第１層間絶縁層４１を形成した後、（ｂ）第１層間絶縁層４１に溝状の第１コンタクト部４３を形成し、（ｃ）全面に第２層間絶縁層５１を形成した後、（ｄ）第１コンタクト部４３の上の第２層間絶縁層５１の部分に孔状の第２コンタクト部５３を形成し、その後、（ｅ）第２層間絶縁層５１上に、第２コンタクト部５３と接続された配線６１を形成する各工程から成る。 （もっと読む）

【課題】高温度における電圧上昇率（ｄＶ／ｄｔ）耐量を向上し、誤動作を防止することができるサイリスタを提供する。

【解決手段】半導体層（２０）の一方の主面において、第１の導電型（ｐ型）をもつ第１の半導体層（２１）上に第１の主電極（１１）が形成され、前記第１の導電型と反対の第２の導電型（ｎ型）をもち前記第１の半導体層中に局所的に形成された第２の半導体層（２４）と、該第２の半導体層と前記第１の半導体層とに接続するゲート電極（１３）とが、前記第１の主電極が形成されていない箇所に形成され、
前記半導体層の他方の主面において、第２の主電極（１２）が形成され、
前記第１の主電極と前記第２の主電極との間に電流が流れる、サイリスタとしての動作をする半導体装置であって、
前記ゲート電極と前記第１の主電極との間に接続され、ＳＢＤ（３１、３２）から成る双方向ダイオードを具備することを特徴とする半導体装置。 （もっと読む）

【課題】薄膜トランジスタ、その製造方法及びそれを含む有機電界発光表示装置を提供する。
【解決手段】薄膜トランジスタは、基板と、上記基板上に位置するバッファ層と、上記バッファ層上に位置する半導体層と、上記半導体層上に直接接触して位置するソース／ドレイン電極と、上記基板全面にわたって位置するゲート絶縁膜と、上記ゲート絶縁膜上に位置し、上記半導体層に対応するように位置するゲート電極と、を含み、上記ソース／ドレイン電極は１つまたは多数のホールを有する。 （もっと読む）

【課題】薄膜トランジスタ及びそれを含む有機電界発光表示装置の製造において、金属膜を半導体層に直接接触させて結晶化時にアーク発生を防止し、熱伝導を効率的に行い結晶化させるとともに、工程を単純化させて収率を高くする。
【解決手段】基板を提供する工程、上記基板上にバッファ層を形成する工程、上記バッファ層上に非晶質シリコン層のパターンを形成する工程、上記基板全面にソース／ドレイン電極用金属膜を形成する工程、上記ソース／ドレイン電極用金属膜に電界を印加する工程、上記非晶質シリコン層パターンを結晶化して半導体層を形成する工程、上記ソース／ドレイン電極用金属膜をパターニングし、上記半導体層と接続するソース／ドレイン電極を形成する工程、上記基板全面にゲート絶縁膜を形成する工程、上記ゲート絶縁膜上に位置し、上記半導体層に対応するゲート電極を形成する工程、および上記基板全面に保護膜を形成する工程を含む。 （もっと読む）

【課題】半導体装置の開口率を向上することを課題の一とする。
【解決手段】同一基板上に駆動回路部と、表示部（画素部ともいう）とを有し、当該駆動回路部は、ソース電極及びドレイン電極が金属によって構成され且つチャネル層が酸化物半導体によって構成された駆動回路用チャネルエッチ型薄膜トランジスタと、金属によって構成された駆動回路用配線とを有し、当該表示部は、ソース電極層及びドレイン電極層が酸化物導電体によって構成され且つ半導体層が酸化物半導体によって構成された画素用チャネル保護型薄膜トランジスタと、酸化物導電体によって構成された表示部用配線とを有する半導体装置である。 （もっと読む）