半導体装置及び半導体装置の作製方法

【課題】半導体装置の開口率を向上させる。
【解決手段】同一基板上に第１の薄膜トランジスタを有する駆動回路及び第２の薄膜トランジスタを有する画素を有し、前記第１の薄膜トランジスタは、第１のゲート電極層と、ゲート絶縁層と、第１の酸化物半導体層と、第１の酸化物導電層及び第２の酸化物導電層と、前記第１の酸化物半導体層の一部に接し、且つ前記第１の酸化物導電層及び前記第２の酸化物導電層の周縁及び側面に接する酸化物絶縁層と、第１のソース電極層と、第１のドレイン電極層と、を有し、前記第２の薄膜トランジスタは、第２のゲート電極層と、第２の酸化物半導体層と、透光性を有する材料により構成された第２のソース電極層及び第２のドレイン電極層と、を有する。

Notice: Undefined index: DEJ in /mnt/www/gzt_disp.php on line 298

【特許請求の範囲】
【請求項１】
同一基板上に第１の薄膜トランジスタを有する駆動回路及び第２の薄膜トランジスタを有する画素を有し、
前記第１の薄膜トランジスタは、
第１のゲート電極層と、
前記第１のゲート電極層の上に設けられたゲート絶縁層と、
前記ゲート絶縁層を挟んで前記第１のゲート電極層の上に設けられ、第１のチャネル形成領域を有する第１の酸化物半導体層と、
前記第１の酸化物半導体層の上に設けられた第１の酸化物導電層及び第２の酸化物導電層と、
前記酸化物半導体層の一部に接し、且つ前記第１の酸化物導電層及び前記第２の酸化物導電層の周縁及び側面に接する酸化物絶縁層と、
前記第１の酸化物導電層に接する第１のソース電極層と、
前記第２の酸化物導電層に接する第１のドレイン電極層と、を有し、
前記第２の薄膜トランジスタは、
透光性を有する材料により構成された第２のゲート電極層と、
前記ゲート絶縁層を挟んで前記第２のゲート電極層の上に設けられ、第２のチャネル形成領域を有する第２の酸化物半導体層と、
前記第２の酸化物半導体層の上に設けられ、透光性を有する材料により構成された第２のソース電極層及び第２のドレイン電極層と、を有する半導体装置。
【請求項２】
請求項１において、
前記第１の薄膜トランジスタの前記第１のソース電極層及びドレイン電極層は、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素を主成分とする導電層、若しくはそれらの合金とを組み合わせた積層からなる半導体装置。
【請求項３】
請求項１または請求項２において、
前記第２の薄膜トランジスタの前記第２のソース電極層、ドレイン電極層は、酸化インジウム、酸化インジウム酸化スズ合金、酸化インジウム酸化亜鉛合金、又は酸化亜鉛である半導体装置。
【請求項４】
請求項１乃至３のいずれか一項において、
前記第１の薄膜トランジスタ及び前記第２の薄膜トランジスタと同一基板上に容量部を有し、
前記容量部は、容量配線及び該容量配線と重なる容量電極を有し、
前記容量配線及び前記容量電極は、透光性を有する半導体装置。
【請求項５】
請求項１乃至４のいずれか一項において、
前記第１の薄膜トランジスタの前記酸化物絶縁層の上に前記第１の酸化物半導体層のチャネル形成領域と重なる導電層を有する半導体装置。
【請求項６】
請求項１乃至５のいずれか一項において、
前記第１の酸化物導電層及び前記第２の酸化物導電層は、前記第２の薄膜トランジスタの前記第２のソース電極層及び前記第２のドレイン電極層と同じ材料により構成される半導体装置。
【請求項７】
同一基板上に第１の薄膜トランジスタを有する駆動回路と第２の薄膜トランジスタを有する画素と、を有する半導体装置の作製方法であって、
第１のゲート電極層及び第２のゲート電極層を形成し、
前記第１のゲート電極層及び前記第２のゲート電極層の上にゲート絶縁層を形成し、
前記ゲート絶縁層を挟んで前記第１のゲート電極層の上に第１の酸化物半導体層を形成し、且つ前記ゲート絶縁層を挟んで前記第２のゲート電極層の上に第２の酸化物半導体層を形成し、
前記第１の酸化物半導体層及び前記第２の酸化物半導体層を脱水化または脱水素化した後、前記第１の酸化物半導体層及び前記第２の酸化物半導体層の上に酸化物導電膜を形成し、前記酸化物導電膜の一部を除去することにより前記第１の酸化物半導体層の上に第１の酸化物導電層及び第２の酸化物導電層を形成し、且つ前記第２の酸化物半導体層の上に第２のソース電極層及び第２のドレイン電極層を形成し、
前記第１の酸化物導電層及び前記第２の酸化物導電層、並びに前記第２のソース電極層及び前記第２のドレイン電極層の上に酸化物絶縁層を形成し、
前記酸化物絶縁層の一部を除去し、前記第１の酸化物導電層の一部及び前記第２の酸化物導電層の一部を露出させ、
露出した前記第１の酸化物導電層に接する第１のソース電極層を形成し、且つ露出した前記第２の酸化物導電層に接する第１のドレイン電極層を形成することを特徴とする半導体装置の作製方法。
【請求項８】
請求項７において、
多階調マスクを用いてレジストマスクを形成し、前記レジストマスクを用いてエッチングを行うことにより、前記第１の酸化物半導体層、前記第２の酸化物半導体層、前記第１の酸化物導電層、前記第２の酸化物導電層、前記第２のソース電極層、及び前記第２のドレイン電極層を形成することを特徴とする半導体装置の作製方法。

【図１】