薄膜トランジスタ、その製造方法及びそれを含む有機電界発光表示装置
【課題】薄膜トランジスタ、その製造方法及びそれを含む有機電界発光表示装置を提供する。
【解決手段】薄膜トランジスタは、基板と、上記基板上に位置するバッファ層と、上記バッファ層上に位置する半導体層と、上記半導体層上に直接接触して位置するソース／ドレイン電極と、上記基板全面にわたって位置するゲート絶縁膜と、上記ゲート絶縁膜上に位置し、上記半導体層に対応するように位置するゲート電極と、を含み、上記ソース／ドレイン電極は１つまたは多数のホールを有する。
【解決手段】薄膜トランジスタは、基板と、上記基板上に位置するバッファ層と、上記バッファ層上に位置する半導体層と、上記半導体層上に直接接触して位置するソース／ドレイン電極と、上記基板全面にわたって位置するゲート絶縁膜と、上記ゲート絶縁膜上に位置し、上記半導体層に対応するように位置するゲート電極と、を含み、上記ソース／ドレイン電極は１つまたは多数のホールを有する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタの製造方法及びそれを含む有機電界発光表示装置の製造方法に関し、ソース／ドレイン電極用金属を利用して電界印加を用いるジュール熱(ｊｏｕｌｅ ｈｅａｔｉｎｇ)による結晶化過程を行うことで、アーク放電を防止して素子の不良を最小化し、効果的に生産収率を増進させる方法を提供する。
【背景技術】
【０００２】
一般的な熱処理方法としては、熱処理炉を用いるファーネスアニーリング(ｆｕｒｎａｃｅ ａｎｎｅａｌｉｎｇ)法、ハロゲンランプなどの放射熱を用いるＲＴＡ(ｒａｐｉｄ ｔｈｅｒｍａｌ ａｎｎｅａｌｉｎｇ)法、レーザを用いるレーザアニーリング(ｌａｓｅｒ ａｎｎｅａｌｉｎｇ)法、ジュール加熱を利用する熱処理方法などの多様な方法がある。そして、このような熱処理方法は、熱処理温度の範囲、熱処理温度の均一性、昇温速度、冷却速度、購入価格、維持コストなどを考慮し、材料及び工程の特性に合わせて選択される。特に、高温の熱処理が要求されるか、または材料及び工程の特性上に材料の局所的な領域に高速熱処理を必要とする場合は選択できる熱処理方法は非常に限定される。
【０００３】
上記の熱処理方法の中、レーザアニーリング方法は、材料の表面に急速な熱処理が可能ではあるが、レーザの波長及び熱処理を必要とする物質の種類によって熱処理可否が決まるので、熱処理できる材料は限定される。特に、大面積の熱処理を行う場合にはラインビームタイプのレーザを重畳してスキャニングしなければならないので、レーザビーム強度の不均一性及びレーザビーム自体の時間による照射量の不均一性などの問題点が発生する。また、装備の価格とともに維持コストが非常に高いという短所もある。
【０００４】
ＲＴＡ法は、半導体製造工程によく用いられるが、現在技術としては直径３００ｍｍシリコンウエハのみに適用が可能であり、それより大きい基板を均一に熱処理するには限界がある。また、熱処理の最大昇温速度が４００℃／ｓｅｃであって、それより大きい昇温速度を必要とする工程では使用ができない。
【０００５】
したがって、上記問題点を解決できるとともに、工程上の制約を受けず、熱処理できる熱処理方法に対する研究が盛んに行われている。その中に、導電層に電界を印加してジュール加熱する急速熱処理方法があって、この熱処理方法は、発生する高熱の熱伝導によって所望する素材を選択的に急速熱処理することができ、上記のＲＴＡ工程の昇温速度よりもさらに大きい昇温速度を期待することができる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】大韓民国出願公開第２００４−０１０２３５０号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかし、上記のように、電界印加によるジュール加熱を利用する熱処理方法においてジュール加熱中に発生するアークなどの物理的現象による不良が解決できない問題点がある。
【０００８】
本発明は、素子に利用する電極用金属を用いて電界印加により結晶化した半導体層を含む薄膜トランジスタの製造方法及びそれを含む有機電界発光表示装置の製造方法を提供し、金属膜を半導体層に直接接触して結晶化時にアークの発生を防止し、熱伝導を効果的に行い結晶化させることができ、また、工程を単純化して収率を高めることができる方法を提供するのに目的がある。
【課題を解決するための手段】
【０００９】
本発明は、薄膜トランジスタ及び有機電界発光表示装置の製造方法に関し、基板と、前記基板上に位置するバッファ層と、前記バッファ層上に位置する半導体層と、前記半導体層上に位置するソース／ドレイン電極と、前記基板全面にわたって位置するゲート絶縁膜と、前記ゲート絶縁膜上に位置し、前記半導体層に対応するように位置するゲート電極と含み、前記ソース／ドレイン電極は１つまたは多数のホールを含むことを特徴とする薄膜トランジスタ及びその製造方法を提供する。
【００１０】
また、基板と、前記基板上に位置するバッファ層と、前記バッファ層上に位置する半導体層と、前記半導体層上に位置するソース／ドレイン電極と、前記基板全面にわたって位置するゲート絶縁膜と、前記ゲート絶縁膜上に位置し、前記半導体層に対応するように位置するゲート電極と、前記基板全面にわたって位置する絶縁膜と、前記絶縁膜上に位置する前記ソース／ドレイン電極と電気的に接続する第１電極、有機膜及び第２電極を含み、前記ソース／ドレイン電極は１つまたは多数のホールを含むことを特徴とする有機電界発光表示装置及び製造方法を提供する。
【発明の効果】
【００１１】
本発明は電極を形成する際、用いるソース／ドレイン電極用薄膜に電界を印加して用いて非晶質シリコン層を多結晶シリコン層に結晶化することで、従来のジュール熱による多結晶シリコン層の製造時に発生するアークの問題点を解決することができ、非晶質シリコン層パターン上に金属膜が直接形成されて、効果的な結晶化を行うことができる。そして、ソース／ドレイン電極を続いてパターニングし、ホールを介して半導体層に不純物をドーピングして工程を単純化させることができる。
【図面の簡単な説明】
【００１２】
【図１Ａ】本発明に係る薄膜トランジスタに関する図である。
【図１Ｂ】本発明に係る薄膜トランジスタに関する図である。
【図１Ｃ】本発明に係る薄膜トランジスタに関する図である。
【図１Ｄ】本発明に係る薄膜トランジスタに関する図である。
【図１Ｅ】本発明に係る薄膜トランジスタに関する図である。
【図１Ｆ】本発明に係る薄膜トランジスタに関する図である。
【図１Ｇ】本発明に係る薄膜トランジスタに関する図である。
【図１Ｈ】本発明に係る薄膜トランジスタに関する図である。
【図１Ｉ】本発明に係る薄膜トランジスタに関する図である。
【図２Ａ】本発明に係る有機電界発光表示装置の製造方法に関する図である。
【図２Ｂ】本発明に係る有機電界発光表示装置の製造方法に関する図である。
【発明を実施するための形態】
【００１３】
以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
【００１４】
＜実施形態＞
図１Ａないし図１Ｄは、本発明の一実施形態に係る薄膜トランジスタに関する図である。
【００１５】
図１Ａに示すように、基板１００を準備し、前記基板１００上にバッファ層１１０を形成する。前記基板１００はガラスまたはプラスチックなどとすることができ、前記バッファ層１１０は前記基板１００から発生する水分または不純物拡散を防止したり、結晶化時の熱伝達速度を調節したりすることで、非晶質シリコン層の結晶化がよく形成できるようにする役割をし、シリコン酸化膜、シリコン窒化膜のような絶縁膜を用いて単層またはこれらの複層で形成することができる。
【００１６】
次いで、図１Ｂに示すように、前記バッファ層１１０上部に非晶質シリコン層パターン１２０’を形成する。
【００１７】
その後、図１Ｃに示すように、基板１００全面にわたってソース／ドレイン電極用金属膜１３０Ａを形成した後、電界を印加して非晶質シリコン層を結晶化して半導体層１２０に形成する。
【００１８】
前記ソース／ドレイン電極用金属膜１３０Ａは、モリブデン(Ｍｏ)、クロム(Ｃｒ)、タングステン(Ｗ)、モリブデンタングステン(ＭｏＷ)、アルミニウム(Ａｌ)、アルミニウム−ネオジム(Ａｌ−Ｎｄ)、チタン(Ｔｉ)、窒化チタン(ＴｉＮ)、銅(Ｃｕ)、モリブデン合金(Ｍｏ ａｌｌｏｙ)、アルミニウム合金(Ａｌ ａｌｌｏｙ）、及び銅合金(Ｃｕ ａｌｌｏｙ)から選択されるいずれか１つから形成することができる。
そして、前記ソース／ドレイン電極用金属膜１３０Ａは、一般に前記ソース／ドレイン電極１３０ａ、１３０ｂを形成するための厚さで形成すればよく、好ましくは５０〜３００ｎｍに形成する。その理由として、５０ｎｍよりも薄く形成した場合はソース／ドレイン電極用金属膜１３０Ａが不均一に形成されて熱伝導が均一ではなく不均一な結晶化が起きるからであって、そして、パターニングしてソース／ドレイン電極に形成する際には３００ｎｍ以下の厚さが電極としての役割に無理がなく、薄膜素子としても適当な厚さであるからである。
【００１９】
このとき、前記結晶化を好ましく行うためには約１００〜１００００Ｖ／ｃｍの電界を１ｕｓ〜１ｓｅｃ間加える。その理由は、１００Ｖ以下の電界は結晶化に不足するジュール熱を出し、１００００Ｖ以上の電界は局所的なアークを発生させる。そして、１ｕｓ以下に電界を印加すると不十分なジュール熱で結晶化を行うことが困難で、１ｓｅｃ以上電界を印加すると基板が曲がったり、熱伝導による端の結晶化不良が発生したりして素子に悪影響を与えるからである。
【００２０】
その後、図１Ｄに示すように、前記ソース／ドレイン電極用金属膜１３０Ａをパターニングしてソース／ドレイン電極１３０ａ、１３０ｂを形成する。そして、前記ソース／ドレイン電極１３０ａ、１３０ｂをパターニングする際には１つ以上のホール(ｈ；図１Ｅに示す)を一緒に形成し、このホールは前記半導体層１２０のソース／ドレイン領域１２０ａ、１２０ｂ上に位置するように形成させる。
【００２１】
このとき、前記ソース／ドレイン電極１３０ａ、１３０ｂは、半導体層１２０のソース／ドレイン領域１２０ａ、１２０ｂに対応するようにパターニングする。
【００２２】
図１Ｅは図１Ｄの平面図である。図１Ｄに示すように、前記ソース／ドレイン電極１３０ａ、１３０ｂは半導体層１２０のソース／ドレイン領域１２０ａ、１２０ｂに対応するようにパターニングし、前記ソース／ドレイン領域１２０ａ、１２０ｂ上に位置する部分には１つ以上のホール(ｈ)を含む。このとき、前記ホール(ｈ)は、後で半導体層１２０に不純物を注入するために形成したものであって、前記ホール(ｈ)の位置または形状を調節することで、半導体層内の不純物ドーピング濃度を調節することができる。
【００２３】
前記ホール(ｈ)は、ソース／ドレイン電極１３０ａ、１３０ｂをパターンする際に、一緒にパターンさせて形成する。
【００２４】
図１Ｆ及び図１Ｇは、適用可能な前記ソース／ドレイン電極１３０ａ、１３０ｂのパターン模様であり、ホールの形態がこれに限定されるものではなく、多角形、直線型などに不純物注入ができればいかなる形状であってもかまわない。
【００２５】
続いて、上記のように形成されたソース／ドレイン電極１３０ａ、１３０ｂのホール(ｈ)を介して、前記半導体層１２０のソース／ドレイン領域１２０ａ、１２０ｂに不純物イオンをドーピングする。このとき、不純物イオンは通常のＮ型またはＰ型の不純物を用いることができる。不純物がドーピングされない領域１２０ｃは、後でチャンネル領域となる。
【００２６】
その後、図１Ｈに示すように、前記基板１００の全面にわたってゲート絶縁膜１４０を形成する。前記ゲート絶縁膜１４０はシリコン酸化膜、シリコン窒化膜またはこれらのこの中層とすることができる。
【００２７】
その後、図１Ｉに示すように、前記ゲート絶縁膜１４０上に前記半導体層１２０に対応するようにゲート電極１５０を形成する。
【００２８】
前記ゲート電極１５０は、前記ソース／ドレイン電極１３０ａ、１３０ｂに重畳されないように形成して半導体層１２０のチャンネル領域１２０ｃに形成されるようにし、アルミニウム(Ａｌ)またはアルミニウム−ネオジム(Ａｌ−Ｎｄ)のようなアルミニウム合金の単一層や、クロム(Ｃｒ)またはモリブデン(Ｍｏ)合金の上にアルミニウム合金が積層された多重層に形成することができる。
【００２９】
以上のように、本発明による薄膜トランジスタが完成される。
【００３０】
図２Ａ及び図２Ｂは、前記本発明の一実施形態に係る薄膜トランジスタを含む有機電界発光表示装置の図であって、ここでは、上述の薄膜トランジスタを含むものを例として説明する。
【００３１】
図２Ａに示すように、本発明の図１Ａないし図１Ｉの実施形態に係る薄膜トランジスタを含む前記基板１００全面に絶縁膜１６０を形成させる。前記絶縁膜１６０は１つ以上の層で形成することができ、保護膜または平坦化膜を含むことができる。前記絶縁膜１６０は、無機膜であるシリコン酸化膜、シリコン窒化膜またはシリゲートオンガラスから選択されるいずれか１つまたは有機膜であるポリイミド(ｐｏｌｙｉｍｉｄｅ)、ベンゾサイクロブチン系樹脂(ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ ｓｅｒｉｅｓ ｒｅｓｉｎ)またはアクリレート(ａｃｒｙｌａｔｅ)から選択されるいずれか１つから形成することができる。また、前記無機膜と前記有機膜との積層構造に形成することもできる。
【００３２】
前記ゲート絶縁膜１４０と絶縁膜１６０をエッチングしてビアホール(ａ)を形成し、前記ソース／ドレイン電極１３０ａ、１３０ｂの一部を露出させる。
【００３３】
その後、前記ビアホール(ａ)を介して前記ソース／ドレイン電極１３０ａ、１３０ｂの中からいずれか１つに接続する第１電極１７０を形成する。前記第１電極１７０は、アノードまたはカソードで形成することができる。前記第１電極１７０がアノードの場合、前記アノードは、ＩＴＯ、ＩＺＯまたはＩＴＺＯから選択されるいずれか１つからなる透明導電膜として形成することができ、カソードの場合、前記カソードは、Ｍｇ、Ｃａ、Ａｌ、Ａｇ、Ｂａまたはこれらの合金を用いて形成することができる。
【００３４】
次いで、図２Ｂに示すように、前記第１電極１７０上に前記第１電極１７０の表面の一部を露出させる開口部を有する画素定義膜１７５を形成し、前記露出した第１電極１７０上に発光層を含む有機膜層１８０を形成する。前記有機膜層１８０には、正孔注入層、正孔輸送層、正孔抑制層、電子抑制層、電子注入層及び電子輸送層からなる群から選択される１つまたは複数層をさらに含むことができる。続いて、前記有機膜層１８０上に第２電極１８５を形成する。これにより、本発明の一実施形態に係る有機電界発光表示装置が完成される。
【００３５】
以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと了解される。
【符号の説明】
【００３６】
１００ 基板
１１０ バッファ層
１２０ 半導体層
１２０ａ、１２０ｂ ソース／ドレイン領域
１２０ｃ チャンネル領域
１３０ａ、１３０ｂ ソース／ドレイン電極
１４０ ゲート絶縁膜
１５０ ゲート電極
【技術分野】
【０００１】
本発明は、薄膜トランジスタの製造方法及びそれを含む有機電界発光表示装置の製造方法に関し、ソース／ドレイン電極用金属を利用して電界印加を用いるジュール熱(ｊｏｕｌｅ ｈｅａｔｉｎｇ)による結晶化過程を行うことで、アーク放電を防止して素子の不良を最小化し、効果的に生産収率を増進させる方法を提供する。
【背景技術】
【０００２】
一般的な熱処理方法としては、熱処理炉を用いるファーネスアニーリング(ｆｕｒｎａｃｅ ａｎｎｅａｌｉｎｇ)法、ハロゲンランプなどの放射熱を用いるＲＴＡ(ｒａｐｉｄ ｔｈｅｒｍａｌ ａｎｎｅａｌｉｎｇ)法、レーザを用いるレーザアニーリング(ｌａｓｅｒ ａｎｎｅａｌｉｎｇ)法、ジュール加熱を利用する熱処理方法などの多様な方法がある。そして、このような熱処理方法は、熱処理温度の範囲、熱処理温度の均一性、昇温速度、冷却速度、購入価格、維持コストなどを考慮し、材料及び工程の特性に合わせて選択される。特に、高温の熱処理が要求されるか、または材料及び工程の特性上に材料の局所的な領域に高速熱処理を必要とする場合は選択できる熱処理方法は非常に限定される。
【０００３】
上記の熱処理方法の中、レーザアニーリング方法は、材料の表面に急速な熱処理が可能ではあるが、レーザの波長及び熱処理を必要とする物質の種類によって熱処理可否が決まるので、熱処理できる材料は限定される。特に、大面積の熱処理を行う場合にはラインビームタイプのレーザを重畳してスキャニングしなければならないので、レーザビーム強度の不均一性及びレーザビーム自体の時間による照射量の不均一性などの問題点が発生する。また、装備の価格とともに維持コストが非常に高いという短所もある。
【０００４】
ＲＴＡ法は、半導体製造工程によく用いられるが、現在技術としては直径３００ｍｍシリコンウエハのみに適用が可能であり、それより大きい基板を均一に熱処理するには限界がある。また、熱処理の最大昇温速度が４００℃／ｓｅｃであって、それより大きい昇温速度を必要とする工程では使用ができない。
【０００５】
したがって、上記問題点を解決できるとともに、工程上の制約を受けず、熱処理できる熱処理方法に対する研究が盛んに行われている。その中に、導電層に電界を印加してジュール加熱する急速熱処理方法があって、この熱処理方法は、発生する高熱の熱伝導によって所望する素材を選択的に急速熱処理することができ、上記のＲＴＡ工程の昇温速度よりもさらに大きい昇温速度を期待することができる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】大韓民国出願公開第２００４−０１０２３５０号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかし、上記のように、電界印加によるジュール加熱を利用する熱処理方法においてジュール加熱中に発生するアークなどの物理的現象による不良が解決できない問題点がある。
【０００８】
本発明は、素子に利用する電極用金属を用いて電界印加により結晶化した半導体層を含む薄膜トランジスタの製造方法及びそれを含む有機電界発光表示装置の製造方法を提供し、金属膜を半導体層に直接接触して結晶化時にアークの発生を防止し、熱伝導を効果的に行い結晶化させることができ、また、工程を単純化して収率を高めることができる方法を提供するのに目的がある。
【課題を解決するための手段】
【０００９】
本発明は、薄膜トランジスタ及び有機電界発光表示装置の製造方法に関し、基板と、前記基板上に位置するバッファ層と、前記バッファ層上に位置する半導体層と、前記半導体層上に位置するソース／ドレイン電極と、前記基板全面にわたって位置するゲート絶縁膜と、前記ゲート絶縁膜上に位置し、前記半導体層に対応するように位置するゲート電極と含み、前記ソース／ドレイン電極は１つまたは多数のホールを含むことを特徴とする薄膜トランジスタ及びその製造方法を提供する。
【００１０】
また、基板と、前記基板上に位置するバッファ層と、前記バッファ層上に位置する半導体層と、前記半導体層上に位置するソース／ドレイン電極と、前記基板全面にわたって位置するゲート絶縁膜と、前記ゲート絶縁膜上に位置し、前記半導体層に対応するように位置するゲート電極と、前記基板全面にわたって位置する絶縁膜と、前記絶縁膜上に位置する前記ソース／ドレイン電極と電気的に接続する第１電極、有機膜及び第２電極を含み、前記ソース／ドレイン電極は１つまたは多数のホールを含むことを特徴とする有機電界発光表示装置及び製造方法を提供する。
【発明の効果】
【００１１】
本発明は電極を形成する際、用いるソース／ドレイン電極用薄膜に電界を印加して用いて非晶質シリコン層を多結晶シリコン層に結晶化することで、従来のジュール熱による多結晶シリコン層の製造時に発生するアークの問題点を解決することができ、非晶質シリコン層パターン上に金属膜が直接形成されて、効果的な結晶化を行うことができる。そして、ソース／ドレイン電極を続いてパターニングし、ホールを介して半導体層に不純物をドーピングして工程を単純化させることができる。
【図面の簡単な説明】
【００１２】
【図１Ａ】本発明に係る薄膜トランジスタに関する図である。
【図１Ｂ】本発明に係る薄膜トランジスタに関する図である。
【図１Ｃ】本発明に係る薄膜トランジスタに関する図である。
【図１Ｄ】本発明に係る薄膜トランジスタに関する図である。
【図１Ｅ】本発明に係る薄膜トランジスタに関する図である。
【図１Ｆ】本発明に係る薄膜トランジスタに関する図である。
【図１Ｇ】本発明に係る薄膜トランジスタに関する図である。
【図１Ｈ】本発明に係る薄膜トランジスタに関する図である。
【図１Ｉ】本発明に係る薄膜トランジスタに関する図である。
【図２Ａ】本発明に係る有機電界発光表示装置の製造方法に関する図である。
【図２Ｂ】本発明に係る有機電界発光表示装置の製造方法に関する図である。
【発明を実施するための形態】
【００１３】
以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
【００１４】
＜実施形態＞
図１Ａないし図１Ｄは、本発明の一実施形態に係る薄膜トランジスタに関する図である。
【００１５】
図１Ａに示すように、基板１００を準備し、前記基板１００上にバッファ層１１０を形成する。前記基板１００はガラスまたはプラスチックなどとすることができ、前記バッファ層１１０は前記基板１００から発生する水分または不純物拡散を防止したり、結晶化時の熱伝達速度を調節したりすることで、非晶質シリコン層の結晶化がよく形成できるようにする役割をし、シリコン酸化膜、シリコン窒化膜のような絶縁膜を用いて単層またはこれらの複層で形成することができる。
【００１６】
次いで、図１Ｂに示すように、前記バッファ層１１０上部に非晶質シリコン層パターン１２０’を形成する。
【００１７】
その後、図１Ｃに示すように、基板１００全面にわたってソース／ドレイン電極用金属膜１３０Ａを形成した後、電界を印加して非晶質シリコン層を結晶化して半導体層１２０に形成する。
【００１８】
前記ソース／ドレイン電極用金属膜１３０Ａは、モリブデン(Ｍｏ)、クロム(Ｃｒ)、タングステン(Ｗ)、モリブデンタングステン(ＭｏＷ)、アルミニウム(Ａｌ)、アルミニウム−ネオジム(Ａｌ−Ｎｄ)、チタン(Ｔｉ)、窒化チタン(ＴｉＮ)、銅(Ｃｕ)、モリブデン合金(Ｍｏ ａｌｌｏｙ)、アルミニウム合金(Ａｌ ａｌｌｏｙ）、及び銅合金(Ｃｕ ａｌｌｏｙ)から選択されるいずれか１つから形成することができる。
そして、前記ソース／ドレイン電極用金属膜１３０Ａは、一般に前記ソース／ドレイン電極１３０ａ、１３０ｂを形成するための厚さで形成すればよく、好ましくは５０〜３００ｎｍに形成する。その理由として、５０ｎｍよりも薄く形成した場合はソース／ドレイン電極用金属膜１３０Ａが不均一に形成されて熱伝導が均一ではなく不均一な結晶化が起きるからであって、そして、パターニングしてソース／ドレイン電極に形成する際には３００ｎｍ以下の厚さが電極としての役割に無理がなく、薄膜素子としても適当な厚さであるからである。
【００１９】
このとき、前記結晶化を好ましく行うためには約１００〜１００００Ｖ／ｃｍの電界を１ｕｓ〜１ｓｅｃ間加える。その理由は、１００Ｖ以下の電界は結晶化に不足するジュール熱を出し、１００００Ｖ以上の電界は局所的なアークを発生させる。そして、１ｕｓ以下に電界を印加すると不十分なジュール熱で結晶化を行うことが困難で、１ｓｅｃ以上電界を印加すると基板が曲がったり、熱伝導による端の結晶化不良が発生したりして素子に悪影響を与えるからである。
【００２０】
その後、図１Ｄに示すように、前記ソース／ドレイン電極用金属膜１３０Ａをパターニングしてソース／ドレイン電極１３０ａ、１３０ｂを形成する。そして、前記ソース／ドレイン電極１３０ａ、１３０ｂをパターニングする際には１つ以上のホール(ｈ；図１Ｅに示す)を一緒に形成し、このホールは前記半導体層１２０のソース／ドレイン領域１２０ａ、１２０ｂ上に位置するように形成させる。
【００２１】
このとき、前記ソース／ドレイン電極１３０ａ、１３０ｂは、半導体層１２０のソース／ドレイン領域１２０ａ、１２０ｂに対応するようにパターニングする。
【００２２】
図１Ｅは図１Ｄの平面図である。図１Ｄに示すように、前記ソース／ドレイン電極１３０ａ、１３０ｂは半導体層１２０のソース／ドレイン領域１２０ａ、１２０ｂに対応するようにパターニングし、前記ソース／ドレイン領域１２０ａ、１２０ｂ上に位置する部分には１つ以上のホール(ｈ)を含む。このとき、前記ホール(ｈ)は、後で半導体層１２０に不純物を注入するために形成したものであって、前記ホール(ｈ)の位置または形状を調節することで、半導体層内の不純物ドーピング濃度を調節することができる。
【００２３】
前記ホール(ｈ)は、ソース／ドレイン電極１３０ａ、１３０ｂをパターンする際に、一緒にパターンさせて形成する。
【００２４】
図１Ｆ及び図１Ｇは、適用可能な前記ソース／ドレイン電極１３０ａ、１３０ｂのパターン模様であり、ホールの形態がこれに限定されるものではなく、多角形、直線型などに不純物注入ができればいかなる形状であってもかまわない。
【００２５】
続いて、上記のように形成されたソース／ドレイン電極１３０ａ、１３０ｂのホール(ｈ)を介して、前記半導体層１２０のソース／ドレイン領域１２０ａ、１２０ｂに不純物イオンをドーピングする。このとき、不純物イオンは通常のＮ型またはＰ型の不純物を用いることができる。不純物がドーピングされない領域１２０ｃは、後でチャンネル領域となる。
【００２６】
その後、図１Ｈに示すように、前記基板１００の全面にわたってゲート絶縁膜１４０を形成する。前記ゲート絶縁膜１４０はシリコン酸化膜、シリコン窒化膜またはこれらのこの中層とすることができる。
【００２７】
その後、図１Ｉに示すように、前記ゲート絶縁膜１４０上に前記半導体層１２０に対応するようにゲート電極１５０を形成する。
【００２８】
前記ゲート電極１５０は、前記ソース／ドレイン電極１３０ａ、１３０ｂに重畳されないように形成して半導体層１２０のチャンネル領域１２０ｃに形成されるようにし、アルミニウム(Ａｌ)またはアルミニウム−ネオジム(Ａｌ−Ｎｄ)のようなアルミニウム合金の単一層や、クロム(Ｃｒ)またはモリブデン(Ｍｏ)合金の上にアルミニウム合金が積層された多重層に形成することができる。
【００２９】
以上のように、本発明による薄膜トランジスタが完成される。
【００３０】
図２Ａ及び図２Ｂは、前記本発明の一実施形態に係る薄膜トランジスタを含む有機電界発光表示装置の図であって、ここでは、上述の薄膜トランジスタを含むものを例として説明する。
【００３１】
図２Ａに示すように、本発明の図１Ａないし図１Ｉの実施形態に係る薄膜トランジスタを含む前記基板１００全面に絶縁膜１６０を形成させる。前記絶縁膜１６０は１つ以上の層で形成することができ、保護膜または平坦化膜を含むことができる。前記絶縁膜１６０は、無機膜であるシリコン酸化膜、シリコン窒化膜またはシリゲートオンガラスから選択されるいずれか１つまたは有機膜であるポリイミド(ｐｏｌｙｉｍｉｄｅ)、ベンゾサイクロブチン系樹脂(ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ ｓｅｒｉｅｓ ｒｅｓｉｎ)またはアクリレート(ａｃｒｙｌａｔｅ)から選択されるいずれか１つから形成することができる。また、前記無機膜と前記有機膜との積層構造に形成することもできる。
【００３２】
前記ゲート絶縁膜１４０と絶縁膜１６０をエッチングしてビアホール(ａ)を形成し、前記ソース／ドレイン電極１３０ａ、１３０ｂの一部を露出させる。
【００３３】
その後、前記ビアホール(ａ)を介して前記ソース／ドレイン電極１３０ａ、１３０ｂの中からいずれか１つに接続する第１電極１７０を形成する。前記第１電極１７０は、アノードまたはカソードで形成することができる。前記第１電極１７０がアノードの場合、前記アノードは、ＩＴＯ、ＩＺＯまたはＩＴＺＯから選択されるいずれか１つからなる透明導電膜として形成することができ、カソードの場合、前記カソードは、Ｍｇ、Ｃａ、Ａｌ、Ａｇ、Ｂａまたはこれらの合金を用いて形成することができる。
【００３４】
次いで、図２Ｂに示すように、前記第１電極１７０上に前記第１電極１７０の表面の一部を露出させる開口部を有する画素定義膜１７５を形成し、前記露出した第１電極１７０上に発光層を含む有機膜層１８０を形成する。前記有機膜層１８０には、正孔注入層、正孔輸送層、正孔抑制層、電子抑制層、電子注入層及び電子輸送層からなる群から選択される１つまたは複数層をさらに含むことができる。続いて、前記有機膜層１８０上に第２電極１８５を形成する。これにより、本発明の一実施形態に係る有機電界発光表示装置が完成される。
【００３５】
以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと了解される。
【符号の説明】
【００３６】
１００ 基板
１１０ バッファ層
１２０ 半導体層
１２０ａ、１２０ｂ ソース／ドレイン領域
１２０ｃ チャンネル領域
１３０ａ、１３０ｂ ソース／ドレイン電極
１４０ ゲート絶縁膜
１５０ ゲート電極
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に位置するバッファ層と、
前記バッファ層上に位置する半導体層と、
前記半導体層上に直接接触して位置するソース／ドレイン電極と、
前記基板全面にわたって位置するゲート絶縁膜と、
前記ゲート絶縁膜上に位置し、前記半導体層に対応するように位置するゲート電極と、を含み、
前記ソース／ドレイン電極は１つまたは多数のホールを有することを特徴とする薄膜トランジスタ。
【請求項２】
前記ホールは、前記半導体層のソース／ドレイン領域上に位置することを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項３】
前記ソース／ドレイン電極が対応する半導体層領域には不純物がドーピングされていることを特徴とする請求項１又は２のいずれかに記載の薄膜トランジスタ、
【請求項４】
前記ソース／ドレイン電極は、モリブデン(Ｍｏ)、クロム(Ｃｒ)、タングステン(Ｗ)、モリブデンタングステン(ＭｏＷ)、アルミニウム(Ａｌ)、アルミニウム−ネオジム(Ａｌ−Ｎｄ)、チタン(Ｔｉ)、窒化チタン(ＴｉＮ)、銅(Ｃｕ)、モリブデン合金(Ｍｏ ａｌｌｏｙ)、アルミニウム合金(Ａｌ ａｌｌｏｙ)、及び銅合金(Ｃｕ ａｌｌｏｙ)から選択されるいずれか１つを含むことを特徴とする請求項１〜３のいずれか１項に記載の薄膜トランジスタ。
【請求項５】
前記半導体層は、ジュール熱加熱により形成された多結晶シリコン層であることを特徴とする請求項１〜４のいずれか１項に記載の薄膜トランジスタ。
【請求項６】
前記ソース／ドレイン電極の厚さは、５０〜３００ｎｍであることを特徴とする請求項１〜５のいずれか１項に記載の薄膜トランジスタ。
【請求項７】
基板を提供する工程と、
前記基板上にバッファ層を形成する工程と、
前記バッファ層上に非晶質シリコン層パターンを形成する工程と、
前記基板全面にわたってソース／ドレイン電極用金属膜を形成する工程と、
前記ソース／ドレイン電極用金属膜に電界を印加し、前記非晶質シリコン層パターンを結晶化して半導体層に形成する工程と、
前記ソース／ドレイン電極用金属膜をパターニングし、前記半導体層と接続するソース／ドレイン電極及び前記ソース／ドレイン電極に１つまたは多数のホールを形成する工程と、
前記基板全面にわたってゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に位置し、前記半導体層と対応するゲート電極を形成する工程と、
を含むことを特徴とする薄膜トランジスタの製造方法。
【請求項８】
前記ホールを形成した後、前記ホールを介して半導体層に不純物をドーピングする工程をさらに含むことを特徴とする請求項７に記載の薄膜トランジスタの製造方法。
【請求項９】
前記不純物は、Ｎ型またはＰ型不純物であることを特徴とする請求項８に記載の薄膜トランジスタの製造方法。
【請求項１０】
前記結晶化は、前記ソース／ドレイン電極用金属膜に１００〜１００００Ｖ／ｃｍの電界を印加して行うことを特徴とする請求項７〜９のいずれか１項に記載の薄膜トランジスタの製造方法。
【請求項１１】
基板と、
前記基板上に位置するバッファ層と、
前記バッファ層上に位置する半導体層と、
前記半導体層上に直接接触して位置するソース／ドレイン電極と、
前記基板全面にわたって位置するゲート絶縁膜と、
前記ゲート絶縁膜上に位置し、前記半導体層に対応するように位置するゲート電極と、
前記基板全面にわたって位置する絶縁膜と、
前記絶縁膜上に位置する前記ソース／ドレイン電極と電気的に接続する第１電極、有機膜及び第２電極と、を含み、
前記ソース／ドレイン電極は１つ以上のホールを含むことを特徴とする有機電界発光表示装置。
【請求項１２】
前記ホールは、前記半導体層のソース／ドレイン領域上に位置することを特徴とする請求項１１に記載の有機電界発光表示装置。
【請求項１３】
前記ソース／ドレイン電極に対応する半導体層領域には、不純物がドーピングされていることを特徴とする請求項１１または１２のいずれかに記載の有機電界発光表示装置。
【請求項１４】
前記ソース／ドレイン電極は、モリブデン(Ｍｏ）、クロム(Ｃｒ)、タングステン(Ｗ)、モリブデンタングステン(ＭｏＷ)、アルミニウム(Ａｌ)、アルミニウム−ネオジム(Ａｌ−Ｎｄ)、チタン(Ｔｉ)、窒化チタン(ＴｉＮ)、銅(Ｃｕ)、モリブデン合金(Ｍｏ ａｌｌｏｙ)、アルミニウム合金(Ａｌ ａｌｌｏｙ)、及び銅合金(Ｃｕ ａｌｌｏｙ)から選択されるいずれか１つを含むことを特徴とする請求項１１〜１３のいずれか１項に記載の有機電界発光表示装置。
【請求項１５】
前記半導体層は、ジュール熱加熱により形成された多結晶シリコン層であることを特徴とする請求項１１〜１４のいずれか１項に記載の有機電界発光表示装置。
【請求項１６】
前記ソース／ドレイン電極の厚さは、５０〜３００ｎｍであることを特徴とする請求項１１〜１５のいずれか１項に記載の有機電界発光表示装置。
【請求項１７】
基板を提供する工程と、
前記基板上にバッファ層を形成する工程と、
前記バッファ層上に非晶質シリコン層パターンを形成する工程と、
前記基板全面にわたってソース／ドレイン電極用金属膜を形成する工程と、
前記ソース／ドレイン電極用金属膜に電界を印加し、前記非晶質シリコン層パターンを結晶化して半導体層に形成する工程と、
前記ソース／ドレイン電極用金属膜をパターニングし、前記半導体層と接続するソース／ドレイン電極及び前記ソース／ドレイン電極に１つまたは多数のホールを形成する工程と、
前記基板全面にわたってゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に位置し、前記半導体層と対応するゲート電極を形成する工程と、
前記基板全面にわたって絶縁膜を形成する工程と、
前記絶縁膜上に前記ソース／ドレイン電極と電気的に接続する第１電極、有機膜及び第２電極を形成する工程と、
を含むことを特徴とする有機電界発光表示装置の製造方法。
【請求項１８】
前記ホールは、前記半導体層のソース／ドレイン領域上に位置するように形成することを特徴とする請求項１７に記載の有機電界発光表示装置の製造方法。
【請求項１９】
前記ホールを介して半導体層に不純物をドーピングする工程をさらに含むことを特徴とする請求項１８に記載の有機電界発光表示装置の製造方法。
【請求項２０】
前記不純物は、Ｎ型またはＰ型不純物であることを特徴とする請求項１９に記載の有機電界発光表示装置の製造方法。
【請求項２１】
前記結晶化は、前記ソース／ドレイン電極用金属膜に１００〜１００００Ｖ／ｃｍの電界を印加して行うことを特徴とする請求項１８〜２０のいずれか１項に記載の有機電界発光表示装置の製造方法。
【請求項１】
基板と、
前記基板上に位置するバッファ層と、
前記バッファ層上に位置する半導体層と、
前記半導体層上に直接接触して位置するソース／ドレイン電極と、
前記基板全面にわたって位置するゲート絶縁膜と、
前記ゲート絶縁膜上に位置し、前記半導体層に対応するように位置するゲート電極と、を含み、
前記ソース／ドレイン電極は１つまたは多数のホールを有することを特徴とする薄膜トランジスタ。
【請求項２】
前記ホールは、前記半導体層のソース／ドレイン領域上に位置することを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項３】
前記ソース／ドレイン電極が対応する半導体層領域には不純物がドーピングされていることを特徴とする請求項１又は２のいずれかに記載の薄膜トランジスタ、
【請求項４】
前記ソース／ドレイン電極は、モリブデン(Ｍｏ)、クロム(Ｃｒ)、タングステン(Ｗ)、モリブデンタングステン(ＭｏＷ)、アルミニウム(Ａｌ)、アルミニウム−ネオジム(Ａｌ−Ｎｄ)、チタン(Ｔｉ)、窒化チタン(ＴｉＮ)、銅(Ｃｕ)、モリブデン合金(Ｍｏ ａｌｌｏｙ)、アルミニウム合金(Ａｌ ａｌｌｏｙ)、及び銅合金(Ｃｕ ａｌｌｏｙ)から選択されるいずれか１つを含むことを特徴とする請求項１〜３のいずれか１項に記載の薄膜トランジスタ。
【請求項５】
前記半導体層は、ジュール熱加熱により形成された多結晶シリコン層であることを特徴とする請求項１〜４のいずれか１項に記載の薄膜トランジスタ。
【請求項６】
前記ソース／ドレイン電極の厚さは、５０〜３００ｎｍであることを特徴とする請求項１〜５のいずれか１項に記載の薄膜トランジスタ。
【請求項７】
基板を提供する工程と、
前記基板上にバッファ層を形成する工程と、
前記バッファ層上に非晶質シリコン層パターンを形成する工程と、
前記基板全面にわたってソース／ドレイン電極用金属膜を形成する工程と、
前記ソース／ドレイン電極用金属膜に電界を印加し、前記非晶質シリコン層パターンを結晶化して半導体層に形成する工程と、
前記ソース／ドレイン電極用金属膜をパターニングし、前記半導体層と接続するソース／ドレイン電極及び前記ソース／ドレイン電極に１つまたは多数のホールを形成する工程と、
前記基板全面にわたってゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に位置し、前記半導体層と対応するゲート電極を形成する工程と、
を含むことを特徴とする薄膜トランジスタの製造方法。
【請求項８】
前記ホールを形成した後、前記ホールを介して半導体層に不純物をドーピングする工程をさらに含むことを特徴とする請求項７に記載の薄膜トランジスタの製造方法。
【請求項９】
前記不純物は、Ｎ型またはＰ型不純物であることを特徴とする請求項８に記載の薄膜トランジスタの製造方法。
【請求項１０】
前記結晶化は、前記ソース／ドレイン電極用金属膜に１００〜１００００Ｖ／ｃｍの電界を印加して行うことを特徴とする請求項７〜９のいずれか１項に記載の薄膜トランジスタの製造方法。
【請求項１１】
基板と、
前記基板上に位置するバッファ層と、
前記バッファ層上に位置する半導体層と、
前記半導体層上に直接接触して位置するソース／ドレイン電極と、
前記基板全面にわたって位置するゲート絶縁膜と、
前記ゲート絶縁膜上に位置し、前記半導体層に対応するように位置するゲート電極と、
前記基板全面にわたって位置する絶縁膜と、
前記絶縁膜上に位置する前記ソース／ドレイン電極と電気的に接続する第１電極、有機膜及び第２電極と、を含み、
前記ソース／ドレイン電極は１つ以上のホールを含むことを特徴とする有機電界発光表示装置。
【請求項１２】
前記ホールは、前記半導体層のソース／ドレイン領域上に位置することを特徴とする請求項１１に記載の有機電界発光表示装置。
【請求項１３】
前記ソース／ドレイン電極に対応する半導体層領域には、不純物がドーピングされていることを特徴とする請求項１１または１２のいずれかに記載の有機電界発光表示装置。
【請求項１４】
前記ソース／ドレイン電極は、モリブデン(Ｍｏ）、クロム(Ｃｒ)、タングステン(Ｗ)、モリブデンタングステン(ＭｏＷ)、アルミニウム(Ａｌ)、アルミニウム−ネオジム(Ａｌ−Ｎｄ)、チタン(Ｔｉ)、窒化チタン(ＴｉＮ)、銅(Ｃｕ)、モリブデン合金(Ｍｏ ａｌｌｏｙ)、アルミニウム合金(Ａｌ ａｌｌｏｙ)、及び銅合金(Ｃｕ ａｌｌｏｙ)から選択されるいずれか１つを含むことを特徴とする請求項１１〜１３のいずれか１項に記載の有機電界発光表示装置。
【請求項１５】
前記半導体層は、ジュール熱加熱により形成された多結晶シリコン層であることを特徴とする請求項１１〜１４のいずれか１項に記載の有機電界発光表示装置。
【請求項１６】
前記ソース／ドレイン電極の厚さは、５０〜３００ｎｍであることを特徴とする請求項１１〜１５のいずれか１項に記載の有機電界発光表示装置。
【請求項１７】
基板を提供する工程と、
前記基板上にバッファ層を形成する工程と、
前記バッファ層上に非晶質シリコン層パターンを形成する工程と、
前記基板全面にわたってソース／ドレイン電極用金属膜を形成する工程と、
前記ソース／ドレイン電極用金属膜に電界を印加し、前記非晶質シリコン層パターンを結晶化して半導体層に形成する工程と、
前記ソース／ドレイン電極用金属膜をパターニングし、前記半導体層と接続するソース／ドレイン電極及び前記ソース／ドレイン電極に１つまたは多数のホールを形成する工程と、
前記基板全面にわたってゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に位置し、前記半導体層と対応するゲート電極を形成する工程と、
前記基板全面にわたって絶縁膜を形成する工程と、
前記絶縁膜上に前記ソース／ドレイン電極と電気的に接続する第１電極、有機膜及び第２電極を形成する工程と、
を含むことを特徴とする有機電界発光表示装置の製造方法。
【請求項１８】
前記ホールは、前記半導体層のソース／ドレイン領域上に位置するように形成することを特徴とする請求項１７に記載の有機電界発光表示装置の製造方法。
【請求項１９】
前記ホールを介して半導体層に不純物をドーピングする工程をさらに含むことを特徴とする請求項１８に記載の有機電界発光表示装置の製造方法。
【請求項２０】
前記不純物は、Ｎ型またはＰ型不純物であることを特徴とする請求項１９に記載の有機電界発光表示装置の製造方法。
【請求項２１】
前記結晶化は、前記ソース／ドレイン電極用金属膜に１００〜１００００Ｖ／ｃｍの電界を印加して行うことを特徴とする請求項１８〜２０のいずれか１項に記載の有機電界発光表示装置の製造方法。
【図１Ａ】
【図１Ｂ】
【図１Ｃ】
【図１Ｄ】
【図１Ｅ】
【図１Ｆ】
【図１Ｇ】
【図１Ｈ】
【図１Ｉ】
【図２Ａ】
【図２Ｂ】
【図１Ｂ】
【図１Ｃ】
【図１Ｄ】
【図１Ｅ】
【図１Ｆ】
【図１Ｇ】
【図１Ｈ】
【図１Ｉ】
【図２Ａ】
【図２Ｂ】
【公開番号】特開２０１１−４０７３２（Ｐ２０１１−４０７３２Ａ）
【公開日】平成２３年２月２４日（２０１１．２．２４）
【国際特許分類】
【出願番号】特願２０１０−１６０７９４（Ｐ２０１０−１６０７９４）
【出願日】平成２２年７月１５日（２０１０．７．１５）
【出願人】（３０８０４０３５１）三星モバイルディスプレイ株式會社 (764)
【Ｆターム（参考）】
【公開日】平成２３年２月２４日（２０１１．２．２４）
【国際特許分類】
【出願日】平成２２年７月１５日（２０１０．７．１５）
【出願人】（３０８０４０３５１）三星モバイルディスプレイ株式會社 (764)
【Ｆターム（参考）】
[ Back to top ]