本発明は、滑らかな及び／又はドーム形の輪郭を備えた誘電体層、導電体層、及び／又は半導体層を有する電気的活性デバイス（例えば、キャパシタ、トランジスタ、ダイオード、浮遊ゲートメモリセルなど）と、このようなデバイスを、半導体、金属又は誘電体の前駆体を含むインク組成物を堆積又は印刷（例えば、インクジェット印刷）することによって形成する方法とに関する。滑らかな及び／又はドーム形の断面輪郭は、急激な段差がない滑らかな形状移行を可能にし、それによって堆積時のフィーチャの不連続を防止し、続いて堆積される構造体のより完全な段差被覆性を得ることができる。本発明の輪郭により、熱酸化による酸化物層の均一な成長も、それに続く構造体のほぼ均一なエッチング速度も得られる。このような酸化物層は、均一な厚さを有し、下の電気的活性フィーチャのほぼ完全な被覆を実現することができる。均一なエッチングが、単純な等方性エッチングによって電気的活性構造体の臨界寸法を低減する効率的な方法を可能にする。 （もっと読む）

【課題】製造工程を簡略化する。
【解決手段】一枚の絶縁性基板３上にｎチャネル型ＭＯＳトランジスタ２１およびｐチャネル型ＭＯＳトランジスタ２２からなる相補型半導体装置を形成する製造方法において、ｎチャネル型ＭＯＳトランジスタ２１のチャネル領域７と接合するソース領域５Ｓおよびドレイン領域５Ｄのいずれか一方をショットキー接合とし、他方をｐ−ｎ接合とする際、前記ｐ−ｎ接合を前記ショットキー接合より先の工程で形成する。 （もっと読む）

【課題】移動度の低下を極力抑えつつゲートリーク電流が低い良好なゲート絶縁膜を有するＭＯＳＦＥＴを含む半導体装置、及びその製造方法を提供する。
【解決手段】半導体層と、ゲート電極と、膜厚が１ｎｍ以上で少なくとも半導体層側からその厚み方向に１ｎｍまでの領域は窒化酸化シリコン膜（ＳｉＯＮ）から構成され、かつシリコンと酸素の原子数比（Ｏ／Ｓｉ）が０．０１〜０．３０、シリコンと窒素の原子数比（Ｎ／Ｓｉ）が０．０５〜０．３０であるゲート絶縁膜と、ソース／ドレイン領域と、を備えたＭＯＳＦＥＴを有する半導体装置。 （もっと読む）

【課題】導電型が異なるＭＩＳトランジスタにそれぞれ異なる応力を生じさせる半導体装置をより簡便に製造できるようにする。
【解決手段】半導体基板１１のｎ型トランジスタ領域Ａの上に、サイドウォール２４ａ及びｎ型ゲート電極１６を覆うように応力歪み生成膜２７を形成する。その後、半導体基板１１を加熱することにより、応力歪み生成膜２７によりｎ型トランジスタ領域Ａの活性領域１１ａに応力歪みを与える。続いて、ｎ型トランジスタ領域Ａにおいては応力歪み生成膜２７をマスクとし、ｐ型トランジスタ領域Ｂにおいてはｐ型ゲート電極１７及びサイドウォール２４ｂをマスクとして、活性領域１１ｂの上部をエッチングすることにより、活性領域１１ｂにおけるサイドウォール２４ｂの外側方にリセス部１４ａを形成する。その後、形成されたリセス部１４ａに、シリコンゲルマニウムからなる半導体層２８Ａを形成する。 （もっと読む）

【課題】Ｐ型ＦＥＴとＮ型ＦＥＴとを半導体基板に形成された半導体装置において、ゲート電極をフルシリサイド化して、Ｐ型ＦＥＴの移動度を高め、Ｎ型ＦＥＴのオン電流を増やすことを可能とする。
【解決手段】半導体基板１１にＮ型ＦＥＴとＰ型ＦＥＴとが形成され、前記Ｎ型ＦＥＴのゲート電極１４ＮとＰ型ＦＥＴのゲート電極１４Ｐとがフルシリサイド化されている半導体装置１において、前記Ｐ型ＦＥＴのゲート電極１４Ｐは、ゲート長方向の断面形状が前記半導体基板１１表面より上方に行くに従いゲート長が短くなる形状に形成されていて、前記Ｎ型ＦＥＴのゲート電極１４Ｎは、ゲート長方向の断面形状が前記半導体基板１１表面より上方に行くに従いゲート長が長くなる形状に形成されていることを特徴とする。 （もっと読む）

【課題】チャネル領域に歪みを与えてキャリア移動度を向上させつつ、ソース・ドレイン領域またはソース・ドレイン領域とシリサイド層の界面における電気抵抗の増加を抑えることのできる半導体装置を提供する。
【解決手段】本発明の一態様に係る半導体装置は、半導体基板と、
前記半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、前記半導体基板の前記ゲート電極の下方に形成されたチャネル領域と、前記チャネル領域の両側に形成され、前記チャネル領域に歪みを与える第１の結晶を含むソース・ドレイン・エクステンション領域と、前記ソース・ドレイン・エクステンション領域に隣接した前記チャネル領域と反対側の領域に形成され、内部の電気抵抗が前記第１の結晶よりも小さい性質と、シリサイドとの界面における電気抵抗が前記第１の結晶よりも小さい性質との少なくともいずれか一方を有する第２の結晶を含むソース・ドレイン領域と、を含む。 （もっと読む）

【課題】シリサイド膜上に形成されるシリコン窒化膜の膨れや剥離を抑えることができる半導体装置の製造方法を提供する。
【解決手段】表面にシリサイド膜が形成された領域を有する半導体基板を、酸素元素を含むガス雰囲気中でプラズマ処理してシリサイド膜の上に酸化膜を形成する工程と、その酸化膜を形成した後、半導体基板の表面を覆うシリコン窒化膜を形成する工程と、を備えた。 （もっと読む）

【課題】特に半導体装置の製造工程において、Ｐｔ及びＰｄの少なくとも一方を含む残留薄膜を簡易かつ効率的に除去することが可能な方法を提供する。
【解決手段】所定の容器中に、塩酸、硝酸及び水を順次に入れる、又は、硝酸、塩酸及び水を順次に入れて所定濃度の希王水を調整し、この希王水中に、製造過程にある半導体装置を浸漬し、前記半導体装置のＰｔを含む残留薄膜を除去する。 （もっと読む）

【課題】Ｇｅ又はＳｉＧｅ化合物と金属とをオーミック接触させるための新規な手法、新規な構造の提供。
【解決手段】ｉ）Ｇｅ又はＳｉＧｅ化合物；ｉｉ）金属；及びｉｉｉ） ｉ）の物質とｉｉ）金属との間に配置される絶縁体又は半導体；のみからなる部位、を有する半導体装置であって、Ｇｅ又はＳｉＧｅ化合物と金属とがオーミック接触である、上記半導体装置により、上記課題を解決する。具体的には、上記ｉｉｉ）の物質が絶縁体であり、該絶縁体の厚さが２．５ｎｍ以下であること；により、上記課題を解決する。 （もっと読む）

【課題】 本発明は、金属元素を有する絶縁膜の界面特性を向上させる半導体装置の製造方法を提供することを目的とする。
【解決手段】 本発明の半導体装置の製造方法は、下層、Ge層、Ge酸化物層、上層の順に積層された構造を形成する工程と、熱処理を用いてGe酸化物層及びGe層を除去して、上層と下層とを直接接合させる工程とを有し、上層及び下層の何れかは金属元素を有する絶縁物で形成されることを特徴とする。 （もっと読む）

【課題】ＳｉＯ_２よりも高い誘電率を有する材料からなる絶縁膜上に設けられた金属電極の仕事関数が所望の値を有する半導体装置を提供することを可能にする。
【解決手段】半導体基板３４と、半導体基板上に形成されたトンネル絶縁層３６と、トンネル絶縁層上に設けられた浮遊ゲート電極３７と、浮遊ゲート電極上に形成され高誘電率材料からなる第１絶縁層３８ａと、この第１絶縁層上に形成されシリコンおよび酸素ならびに窒素を含むかあるいはシリコンおよび窒素を含む第２絶縁層３８ｂとを有する電極間絶縁膜３８と、電極間絶縁膜上に形成された制御ゲート電極４０と、第２絶縁層と制御ゲート電極との界面に形成され１３族元素を含む界面層４４と、制御ゲート電極の両側の半導体基板に形成されたソース・ドレイン領域３５と、を含み、界面層の前記１３族元素の結合状態数は酸化、窒化、または酸窒化結合状態の総数よりも金属結合状態の数が多い。 （もっと読む）

【課題】所望の仕事関数を示すＮｉベースのフルシリサイドゲート電極を具備した半導体装置を、サーマルバジェットを大きくせずに製造する半導体装置の製造方法を提供する。
【解決手段】Ｓｉ基板１上にゲート絶縁膜２を形成し、ゲート絶縁膜２上にポリシリコンゲート電極層３を形成し、ポリシリコンゲート電極層３上に、Ｃｏ膜４を介してＮｉ膜５を形成し、アニール処理をして、ＳｉリッチなシリサイドであるＮｉＳｉ₂を含むフルシリサイドゲート電極６を形成する。 （もっと読む）

【課題】絶縁膜を研磨せずに、該絶縁膜からゲート電極の上面を露出させることが可能な半導体装置とその製造方法を提供すること。
【解決手段】シリコン基板１の上にゲート絶縁膜５を形成する工程と、ゲート絶縁膜５の上にゲート電極７ａを形成する工程と、ゲート電極７ａを覆うように液状の絶縁性材料２０を塗布する工程と、絶縁性材料２０に鋳型１００を押し当てることにより、ゲート電極７ａの上方の絶縁性材料２０を押し流す工程と、絶縁性材料２０を硬化して絶縁膜２１にする工程と、硬化の後、ゲート電極７ａ上に高融点金属膜を形成する工程と、高融点金属膜をアニールすることにより、ゲート電極７ａの全体をシリサイド化する工程とを有する半導体装置の製造方法による。 （もっと読む）

【課題】チャネル層を比較的大きなバンドギャップを有する材料で形成する場合に於いても、ソース/ドレイン(オーミック)電極のコンタクト抵抗の低減化を実現する。
【解決手段】第１窒化物半導体から成るチャネル層３と、第１窒化物半導体よりも大きなバンドギャップを有する第２窒化物半導体から成るバリア層４とがヘテロ接合を成すヘテロ接合電界効果型トランジスタにおいて、チャネル層４を成す第１窒化物半導体のバンドギャップを3.8eV以上とし、且つ、各ソース/ドレイン電極７の直下に不純物濃度が1×10¹⁸cm^-3以上の高濃度n型不純物領域６を形成する。或いは、チャネル層の第１窒化物半導体をAl_xGa_1-xN(0.16≦x<1)とし、且つ、各ソース/ドレイン電極７の直下に不純物濃度が1×10¹⁸cm^-3以上の高濃度n型不純物領域６を形成することとしても良い。 （もっと読む）

【課題】ロールオフ特性を劣化させずにチャネル領域に十分な歪みを生じさせることのできるエピタキシャル結晶を埋め込んだソース・ドレイン領域を有する半導体装置を提供する。
【解決手段】本発明の一態様に係る半導体装置は、半導体基板と、前記半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、前記半導体基板の前記ゲート電極下の領域に形成されたチャネル領域と、前記チャネル領域を挟んで形成され、チャネル方向に平行な方向の導電型不純物の濃度分布が、前記ゲート電極から遠くなるに従って濃度が増加する部分を有するソース領域およびドレイン領域と、を有する。 （もっと読む）

【課題】 ゲート電極上のシリサイド膜の断線を抑制する。
【解決手段】 ソース・ドレイン領域をデュアルシリサイド構造とし、ゲート電極の仕事関数はｎ型ＭＩＳトランジスタ、ｐ型ＭＩＳトランジスタそれぞれの有するメタルゲート電極により定める構造とし、且つ、メタルゲート電極上の多結晶シリコン層は共通のｎ＋ドーピング層とし、ゲート上シリサイド膜はn型領域に対しショットキー障壁が低くなる材料で形成する。 （もっと読む）

【課題】半導体装置の製造コストを低減する。
【解決手段】半導体装置の製造方法は、高誘電率膜が形成された基板を処理室内に搬入するステップと、前記処理室に接続されたプラズマユニットによるプラズマによって活性化した窒素原子を含むガスを前記処理室内に供給して前記高誘電率膜に対してプラズマ窒化処理を施すステップと、前記処理室内に成膜ガスを供給して前記プラズマ窒化処理後の高誘電率膜上に電極膜を形成するステップと、前記電極膜形成後の基板を前記処理室内から搬出するステップと、前記プラズマユニットによるプラズマによって活性化したクリーニングガスを前記処理室内に供給して前記処理室内をクリーニングするステップと、を有する。
（もっと読む）

【課題】表面にエクステンション層を形成したフィンを有し、十分に寄生抵抗を低減することのできる半導体装置、およびその製造方法を提供する。
【解決手段】本発明の一態様に係る半導体装置は、半導体基板と、前記半導体基板上に形成されたフィンと、ゲート絶縁膜を介して前記フィンの両側面を挟むように形成されたゲート電極と、前記ゲート電極の両側の前記フィンの側面に形成され、前記半導体基板の表面と鋭角に対向する面を有するエクステンション層と、前記半導体基板の表面と鋭角に対向する前記面の表面に形成されたシリサイド層と、を有する。 （もっと読む）

【課題】微細ショットキーＭＩＳＦＥＴのソース電極がチャネル端の表面ポテンシャルをピニングすることで発生するトランジスタ性能の劣化を防止する。
【解決手段】ショットキーＭＩＳＦＥＴを構成する、半導体基板上に形成したソース金属電極８と半導体基板中のチャネル領域１１との接触で形成されるショットキー障壁高さとφ_Ｂ０、半導体基板のバンドギャップＥ_Ｇと、半導体基板の真性キャリア濃度ｎ_ｉと、デバイスの動作温度Ｔと、ボルツマン係数ｋに対して、少なくともソース電極と接するチャネル端近傍の不純物濃度Ｎ_ＣＨを、Ｎ_ＣＨ≦ｎ_ｉ・ｅｘｐ（（ｑφ_Ｂ０−０．５Ｅ_Ｇ）／ｋＴ）の条件を満たすようにする。 （もっと読む）

【課題】ゲート電極構造が異なるＮｃｈ絶縁ゲート型電界効果トランジスタとＰｃｈ絶縁ゲート型電界効果トランジスタのゲート電極形状を安定化させる。
【解決手段】半導体装置５０には、Ｎｃｈ ＭＩＳＦＥＴとＰｃｈ ＦＭＩＳＦＥＴが半導体基板１上に設けられる。半導体基板１上に、Ｎｃｈ ＭＩＳＦＥＴのソースとドレインの間にオーバラップしてゲート絶縁膜７、ゲート電極膜８、及び絶縁膜１０が積層形成される。半導体基板１上に、Ｐｃｈ ＭＩＳＦＥＴのソースとドレインの間にオーバラップしてゲート絶縁膜７、ゲート電極膜９、及び絶縁膜１０が積層形成される。ゲート電極膜９はゲート電極膜８よりもゲート電極膜同時加工時での補正膜厚分だけ薄く形成されている。 （もっと読む）