半導体装置、およびその製造方法
【課題】表面にエクステンション層を形成したフィンを有し、十分に寄生抵抗を低減することのできる半導体装置、およびその製造方法を提供する。
【解決手段】本発明の一態様に係る半導体装置は、半導体基板と、前記半導体基板上に形成されたフィンと、ゲート絶縁膜を介して前記フィンの両側面を挟むように形成されたゲート電極と、前記ゲート電極の両側の前記フィンの側面に形成され、前記半導体基板の表面と鋭角に対向する面を有するエクステンション層と、前記半導体基板の表面と鋭角に対向する前記面の表面に形成されたシリサイド層と、を有する。
【解決手段】本発明の一態様に係る半導体装置は、半導体基板と、前記半導体基板上に形成されたフィンと、ゲート絶縁膜を介して前記フィンの両側面を挟むように形成されたゲート電極と、前記ゲート電極の両側の前記フィンの側面に形成され、前記半導体基板の表面と鋭角に対向する面を有するエクステンション層と、前記半導体基板の表面と鋭角に対向する前記面の表面に形成されたシリサイド層と、を有する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置、およびその製造方法に関する。
【背景技術】
【0002】
フィン型FET(Field Effect Transistor)の製造において、フィンの表面に結晶を選択エピタキシャル成長させてエクステンション層を形成し、ソース・ドレイン領域の寄生抵抗を低減する技術が知られている(例えば、特許文献1参照)。
【特許文献1】特開2005−86024号
【発明の開示】
【発明が解決しようとする課題】
【0003】
本発明の目的は、表面にエクステンション層を形成したフィンを有し、十分に寄生抵抗を低減することのできる半導体装置、およびその製造方法を提供することにある。
【課題を解決するための手段】
【0004】
本発明の一態様は、半導体基板と、前記半導体基板上に形成されたフィンと、ゲート絶縁膜を介して前記フィンの両側面を挟むように形成されたゲート電極と、前記ゲート電極の両側の前記フィンの側面に形成され、前記半導体基板の表面と鋭角に対向する面を有するエクステンション層と、前記半導体基板の表面と鋭角に対向する前記面の表面に形成されたシリサイド層と、を有することを特徴とする半導体装置を提供する。
【0005】
また、本発明の他の一態様は、フィンが設けられた半導体基板上に、フィンの少なくとも一部の側面を覆うように絶縁膜を形成する工程と、前記絶縁膜を加工して、前記フィンと隣接する領域に上端に開口部を有する溝を形成する工程と、前記溝を形成した前記絶縁膜上に、ゲート絶縁膜を介して前記フィンの両側面を挟むようにゲート電極を形成する工程と、前記ゲート電極を形成した後、前記フィンの側面を下地として、前記絶縁膜の前記溝の前記開口部を実質的に塞ぐように結晶をエピタキシャル成長させ、エクステンション層を形成する工程と、エクステンション層を形成した後、前記絶縁膜の高さを下げる工程と、前記絶縁膜の高さを下げた後、前記エクステンション層の表面にシリサイド層を形成する工程と、を有する半導体装置の製造方法を提供する。
【発明の効果】
【0006】
本発明によれば、表面にエクステンション層を形成したフィンを有し、十分に寄生抵抗を低減することのできる半導体装置、およびその製造方法を提供することができる。
【発明を実施するための最良の形態】
【0007】
一般に、フィン型FETの製造においては、{100}面を主面とするSi基板上に、側面の面方位が{110}であるフィンを形成し、素子分離領域としての絶縁膜にSiO2を用いることが多い。この場合、通常の気相エピタキシャル成長技術を用いてエクステンション層を形成すると、結晶成長速度の遅い面がファセットとなり、このエクステンション層のファセットと素子分離領域の間に隙間ができる。このため、後の工程において形成するゲート側壁等の材料がこの隙間に残り、エクステンション層をシリサイド化する際の障壁となる。その結果、エクステンション層のシリサイド化される面が上側の面のみとなり、ソース・ドレイン領域の寄生抵抗を十分に低減させることが難しくなる。なお、上記以外の条件であっても、エクステンション層にファセットが形成される場合には、同様の問題が生じる。
【0008】
〔第1の実施の形態〕
(半導体装置の構成)
図1は、本発明の第1の実施の形態に係る半導体装置の斜視図である。また、図2は、図1の切断線II−IIにおける断面を矢印の方向に見た断面図である。また、図3は、図1の切断線III−IIIにおける断面を矢印の方向に見た断面図である。
【0009】
半導体装置1は、半導体基板2と、半導体基板2上に形成されたフィン3と、素子分離領域としての機能を有する絶縁膜5と、ゲート絶縁膜6を介してフィン3の両側面を挟むように形成されたゲート電極7と、フィン3の上面とゲート電極7との間に形成されたキャップ層4と、ゲート電極7の側面に形成されたオフセットスペーサ8と、オフセットスペーサ8の側面に形成されたゲート側壁10と、フィン3の側面のゲート電極7およびオフセットスペーサ8に挟まれていない領域に形成されたエクステンション層9と、前記フィン3と前記エクステンション層9の表面に形成されたシリサイド層11と、ゲート電極7の上面および下面に形成されたゲートシリサイド層12と、を有して概略構成される。
【0010】
半導体基板2には、{100}面を主面とするSi基板等を用いることができる。なお、{100}面は、(100)面、および(100)面と等価な面を表す。
【0011】
フィン3は、例えば、側面の面方位が{110}となるように、半導体基板2と一体に形成される。なお、{110}面は、(110)面、および(110)面と等価な面を表す。また、フィン3は、ソース領域およびドレイン領域(図示しない)を含む。ゲート電極7に囲まれ、ソース領域とドレイン領域に挟まれたフィン3内の領域は、チャネル領域として働く。
【0012】
絶縁膜5は、例えば、SiO2等の絶縁材料からなる。また、絶縁膜5は、ゲート側壁10に対して高いエッチング選択比を有することが好ましい。
【0013】
ゲート絶縁膜6は、例えば、SiO2、SiN、SiONや、High−k材料(例えば、HfSiON、HfSiO、HfO等のHf系材料、ZrSiON、ZrSiO、ZrO等のZr系材料、Y2O3等のY系材料)からなる。
【0014】
ゲート電極7は、例えば、導電型不純物を含む多結晶シリコンや、多結晶シリコンゲルマニウムからなる。導電型不純物には、p型トランジスタの場合はB、BF2等のp型不純物イオン、n型トランジスタの場合はAs、P等のn型不純物イオンが用いられる。また、ゲート電極7は、W、Ta、Ti、Hf、Zr、Ru、Pt、Ir、Mo、Al等やこれらの化合物等からなるメタルゲート電極であってもよい。メタルゲート電極が用いられる場合は、ゲートシリサイド層12は形成されない。また、ゲート電極7は、メタルゲート電極の一種である、導電型不純物を含む多結晶シリコンや多結晶シリコンゲルマニウムを完全にシリサイド化したフルシリサイドからなるものであってもよい。また、ゲート電極7は、メタルゲート電極の上に導電型不純物を含む多結晶シリコンや、多結晶シリコンゲルマニウムを形成した積層構造であってもよい。この場合は、導電型不純物を含む多結晶シリコンや、多結晶シリコンゲルマニウム上にゲートシリサイド層12を形成することができる。
【0015】
また、ゲート電極7は、絶縁膜5との間に隙間を有する。ゲートシリサイド層12は、ゲート電極7の上面だけでなく、この隙間に面したゲート電極7の下面にも形成することができる。ゲートシリサイド層12は、例えば、Ni、Pt、Co、Er、Y、Yb、Ti、Pd、NiPt、CoNi等の金属とSiとの化合物からなる。なお、ゲート電極7の上面と下面のゲートシリサイド層12の厚さを増して、ゲート電極7をフルシリサイド化することも可能である。また、ゲート電極7と絶縁膜5との間の隙間には、絶縁性の部材が設けられてもよい。
【0016】
キャップ層4は、フィン3形成のためのRIE(Reactive Ion Etching)に用いるマスクとしての役割や、絶縁膜5の成膜後に絶縁膜5を平坦化するためのCMP(Chemical Mechanical Polishing)に用いるストッパとしての役割を有する絶縁材料からなり、例えば、SiN等を用いることができる。なお、キャップ層4を設けず、フィン3の上層にゲート絶縁膜6を設け、フィン3の上面にもチャネルが形成されるような構成としてもよい。
【0017】
オフセットスペーサ8は、例えば、SiO2、SiN等からなる。
【0018】
ゲート側壁10は、例えばSiN等の絶縁材料からなる。また、SiN、SiO2、TEOS(Tetraethoxysilane)等の複数種の絶縁材料からなる2層構造、更には3層以上の構造であってもよい。
【0019】
エクステンション層9は、気相エピタキシャル成長法、固相エピタキシャル成長法等のエピタキシャル成長法により形成されたSi、SiGe、SiC等の結晶からなる。なお、SiGe結晶、SiC結晶等の、Si結晶と異なる格子定数を有する結晶を用いた場合は、フィン3内のチャネル領域(図示しない)に歪みを与え、キャリア移動度を向上させることができる。半導体装置1がn型トランジスタである場合は、SiC結晶等のSi結晶よりも小さい格子定数を有し、チャネル領域に伸張歪みを与える結晶を用い、p型トランジスタである場合は、SiGe結晶等のSi結晶よりも大きい格子定数を有し、チャネル領域に圧縮歪みを与える結晶を用いる。
【0020】
また、エクステンション層9は、エクステンション層9の下側に形成された、半導体基板2や絶縁膜5の表面に対して鋭角に対向するファセット9aと、エクステンション層9の上側に形成された、ファセット9bを有する。なお、半導体基板2や絶縁膜5の表面に対して鋭角に対向するとは、その面がファセット9bのように上側を向いていたり、半導体基板2の表面に平行な方向を向いていたりしないという意味である。ファセット9a、9bは、結晶のエピタキシャル成長の過程で現れる結晶成長速度の遅い面であり、例えば、エクステンション層9を構成する結晶の{111}面である。なお、{111}面は、(111)面、および(111)面と等価な面を表す。
【0021】
シリサイド層11は、例えば、Ni、Pt、Co、Er、Y、Yb、Ti、Pd、NiPt、CoNi等の金属とSiとの化合物からなり、フィン3およびエクステンション層9のファセット9a、9bを含む表面に形成される。
【0022】
以下に、本実施の形態に係る半導体装置1の製造方法の一例を示す。
【0023】
(半導体装置の製造)
図4A(a)〜(c)、図4B(d)〜(f)、図4C(g)〜(i)、図4D(j)〜(k)は、本発明の第1の実施の形態に係る半導体装置の製造工程を示す斜視図である。
【0024】
まず、図4A(a)に示すように、半導体基板2上にキャップ層4の材料膜を形成した後に、例えば、フォトリソグラフィ法とRIEにより半導体基板2とキャップ層4の材料膜をパターニングし、上面にキャップ層4を有するフィン3を形成する。
【0025】
次に、図4A(b)に示すように、CVD(Chemical Vapor Deposition)法等により絶縁膜5を半導体基板2上にキャップ層4の上面の高さよりも高く堆積させた後に、キャップ層4の上面をストッパとしてこの絶縁膜5にCMP等の平坦化処理を施す。
【0026】
次に、図4A(c)に示すように、キャップ層4に選択的にエッチングを施し、所定の高さまで高さを下げる。例えば、キャップ層がSiN膜、絶縁膜がSiO2膜からなる場合は、ホットリン酸を用いたウェットエッチングにより、キャップ層4のみを選択的にエッチバックすることができる。ここで、キャップ層4の高さを調節することにより、キャップ層4の側面に面する絶縁膜5の側面が露出する面積を調節する。
【0027】
次に、図4B(d)に示すように、絶縁膜5をエッチバックする。例えば、キャップ層がSiN膜、絶縁膜がSiO2膜からなる場合は、フッ酸を用いたウェットエッチングにより、絶縁膜5のみを選択的にエッチバックすることができる。
【0028】
エッチバックされた絶縁膜5は、フィン3に隣接する領域の上面から所定の深さまでの一部に溝5bを作る傾斜5aを有する。この傾斜5aの角度は、図4A(c)に示したキャップ層4をエッチバックする工程において調節した絶縁膜5の露出した側面の面積により決定される。これは、絶縁膜5をエッチバックする際に、絶縁膜5の露出した側面からもエッチングが進行するためである。絶縁膜5の露出した側面の面積が大きいほど、傾斜5aの角度が大きくなる。なお、傾斜5aの角度は、後の工程で形成されるエクステンション層9のファセット9aの角度と一致するように形成されることが好ましい。なお、傾斜5aは直線的なものに限られない。
【0029】
また、絶縁膜5に傾斜5aを形成するための他の方法として、以下のような方法がある。図4A(b)に示した絶縁膜5に平坦化処理を施す工程の後、図4A(c)に示したキャップ層4の高さを下げる工程を行わずに、RIEにより絶縁膜5をエッチバックすると、絶縁膜5のフィン3に隣接する領域に溝5bが自然に形成され、絶縁膜5を図4B(d)に示したような形状に加工することができる。
【0030】
次に、図4B(e)に示すように、露出したフィン3の側面にゲート絶縁膜6を形成する。例えば、ゲート絶縁膜6としてSiO2膜を用いる場合は、フィン3の側面に酸化処理を施し、SiON膜を用いる場合は、フィン3の側面に酸化処理を施した後、窒化処理、または酸窒化処理を施すことによりゲート絶縁膜6を形成する。また、ゲート絶縁膜6としてSiN膜、High−k材料等を用いる場合は、CVD法等により半導体基板2上の全面にSiN膜、High−k材料膜等を堆積させた後、不要な部分を除去することによりゲート絶縁膜6を形成してもよい。
【0031】
次に、図4B(f)に示すように、上面にゲートキャップ層14を有するゲート電極7を形成し、ゲート絶縁膜6のゲート電極7に接していない部分を除去する。
【0032】
ゲート電極7、ゲートキャップ層14の形成、およびゲート絶縁膜6の加工は、例えば、以下のような工程で行われる。まず、半導体基板2上に、CVD法等を用いて多結晶Si膜等のゲート電極7の材料膜を堆積した後、CMP等により平坦化する。次に、平坦化したゲート電極7の材料膜上にSiN、SiO2等のゲートキャップ層14の材料膜を堆積させる。次に、ゲート電極7の材料膜、ゲートキャップ層14の材料膜、およびゲート絶縁膜6を、例えばフォトリソグラフィ技術とRIE法を用いてパターニングすることにより、ゲート電極7、ゲートキャップ層14を形成し、ゲート絶縁膜6を加工する。
【0033】
次に、図4C(g)に示すように、ゲート電極7、およびゲートキャップ層14の側面にオフセットスペーサ8を形成する。
【0034】
オフセットスペーサ8の形成は、例えば、以下のような工程で行われる。まず、CVD法等を用いて半導体基板2上にオフセットスペーサ8の材料膜を堆積させる。次に、異方性エッチングを施すことによりオフセットスペーサ8の材料膜を加工して、ゲート電極7、およびゲートキャップ層14の側面にオフセットスペーサ8を形成する。このとき、エッチング条件を調節することにより、フィン3側面のオフセットスペーサ8の材料膜を完全に除去しつつ、ゲート電極7、およびゲートキャップ層14の側面にオフセットスペーサ8を形成することができる。なお、オフセットスペーサ8の加工時に、キャップ層4のゲート電極7およびオフセットスペーサ8に囲まれていない部分が同時に除去される。
【0035】
その後、オフセットスペーサ8をマスクエッジとして用いて、イオン注入法、プラズマドーピング法等により導電型不純物をフィン3の両側面に鉛直方向から所定の角度をもって注入することにより、ソース・ドレイン領域のエクステンション領域(図示しない)を形成する。その後、アニールを施すことにより、エクステンション領域中の導電型不純物を活性化させる。
【0036】
次に、図4C(h)に示すように、フィン3の露出した表面を下地として、エピタキシャル成長法により結晶を成長させ、エクステンション層9を形成する。このとき、エクステンション層9のファセット9aが絶縁膜5の傾斜5aとほぼ一致し、溝5bがエクステンション層9によって埋められる。なお、ファセット9aが絶縁膜5の傾斜5aと完全に一致しなくても、後の工程においてファセット9a下の隙間にゲート側壁10の材料膜が形成されることを防止する状態、または形成されたとしても僅かな量であるために容易に除去することができる状態、すなわち、エクステンション層9が溝5bの上端の開口部を実質的に塞ぐように形成されるため、隙間にゲート側壁10の材料膜が実質的に入り込まない状態であればよい。具体的には、以下のようなケースが考えられる。
【0037】
図5(a)に示すように、傾斜5aとファセット9aの角度が一致しているものの、傾斜5aの上端の高さがファセット9aの上端の高さと異なる場合について説明する。同図に示すように、傾斜5aの上端の高さがファセット9aの上端の高さよりも高い場合は、ファセット9aと絶縁膜5との間に隙間が形成されないため、問題がない。一方、傾斜5aの上端の高さがファセット9aの上端の高さよりも低い場合は、ファセット9aの露出部分と絶縁膜5との間に隙間ができるが、後の工程においてゲート側壁10の材料が残らない程度の隙間であれば問題ない。
【0038】
また、図5(b)に示すように、傾斜5aの半導体基板2の表面に対する角度が、ファセット9aのそれよりも大きい場合について説明する。この場合、ファセット9aと絶縁膜5との間に溝5bが残るが、溝5bの上端が閉じているため、後の工程においてゲート側壁10の材料が残ることがなく、問題は生じない。なお、溝5bの上端が完全に閉じていなくても、後の工程においてゲート側壁10の材料が入り込むことを実質的に防止できればよい。また、傾斜5aの上端の高さがファセット9aの上端の高さよりも低い場合は、ファセット9aの露出部分と絶縁膜5との間に隙間ができるが、後の工程においてゲート側壁10の材料が残らない程度の隙間であれば問題ない。
【0039】
また、図5(c)に示すように、傾斜5aの半導体基板2の表面に対する角度が、ファセット9aのそれよりも小さい場合について説明する。この場合、傾斜5aの上端の高さにかかわらず、ファセット9aと絶縁膜5との間に上端が開口した溝5bが残る。しかし、この場合も、後の工程においてゲート側壁10の材料が実質的に入り込まない程度の大きさの隙間であればよい。
【0040】
次に、図4C(i)に示すように、オフセットスペーサ8の側面にゲート側壁10を形成する。
【0041】
ゲート側壁10の形成は、例えば、以下のような工程で行われる。まず、CVD法等を用いて半導体基板2上にゲート側壁10の材料膜を堆積させる。次に、異方性エッチングを施すことによりゲート側壁10の材料膜を加工して、オフセットスペーサ8の側面にゲート側壁10を形成する。ここで、エクステンション層9のファセット9aが絶縁膜5により覆われているため、ゲート側壁10の材料膜を加工する際に、ファセット9a下にゲート側壁10の材料膜が形成されない、または僅かに形成されても、ゲート側壁10の加工時に容易に除去することができるため残ることがない。
【0042】
なお、ゲート側壁10を形成した後、さらにエピタキシャル成長法を用いてエクステンション層9を成長させてもよい。なお、このとき、下地となるエクステンション層9と異なる結晶を成長させてもよい。例えば、Si結晶からなるエクステンション層9の表面にSiGe結晶、SiC等を成長させることができる。
【0043】
次に、図4D(j)に示すように、絶縁膜5をウェットエッチングによりエッチバックし、エクステンション層9のファセット9aを露出させる。この際、ゲート電極7下の絶縁膜5は残してもよいが、これを除去することにより、ゲート電極7下に隙間を形成し、ゲート電極7の下面をシリサイド化することが可能になる。また、絶縁膜5とゲート側壁10はエッチング選択比が大きいため、絶縁膜5をエッチバックする際にゲート側壁10はほとんどエッチングされない。
【0044】
なお、絶縁膜5をエッチバックしてファセット9aを露出させた後、さらにエピタキシャル成長法を用いてエクステンション層9を成長させてもよい。なお、このとき、下地となるエクステンション層9と異なる結晶を成長させてもよい。例えば、Si結晶からなるエクステンション層9の表面にSiGe結晶、SiC等を成長させることができる。
【0045】
その後、ゲート側壁10をマスクエッジとして、イオン注入法により導電型不純物をエクステンション層9を有するフィン3の両側面に鉛直方向から所定の角度をもって注入することにより、ソース・ドレイン領域(図示しない)を形成する。その後、アニールを施すことにより、ソース・ドレイン領域中の導電型不純物を活性化させる。
【0046】
次に、図4D(k)に示すように、表面にエクステンション層9を有するフィン3、およびゲート電極7の上面および下面をシリサイド化し、それぞれシリサイド層11、およびゲートシリサイド層12を形成する。エクステンション層9のファセット9a、9bは、ともにシリサイド化される。
【0047】
ここで、シリサイド層11、およびゲートシリサイド層12は、例えば、表面にエクステンション層9を有するフィン3の表面、およびゲート電極7の上面および下面を覆うようにNi等からなる金属膜をCVD、ALD(Atomic Layer Deposition)等により堆積させ、400〜500℃のRTA(Rapid Thermal Annealing)を行って金属膜と表面にエクステンション層9を有するフィン3の表面、およびゲート電極7の上面および下面をシリサイド化反応させることにより形成される。なお、金属膜の未反応部分は、硫酸と過酸化水素水の混合溶液でエッチングして除去する。
【0048】
この後、ゲート電極7と絶縁膜5の間の隙間に絶縁性の部材を埋め込み、ゲート電極7を物理的に支持することができる。
【0049】
(第1の実施の形態の効果)
本発明の第1の実施の形態によれば、ゲート側壁10を形成する工程において、エクステンション層9のファセット9aを絶縁膜5で保護することにより、ファセット9a下の隙間にゲート側壁10の材料が残ることを防ぎ、ファセット9aもシリサイド化することができる。これにより、ファセット9aをシリサイド化することができなかった従来の方法と比較して、シリサイド化する領域を増やすことができるため、寄生抵抗を十分に低減することが可能になる。
【0050】
また、ゲート電極7下の絶縁膜5を除去して、ゲート電極7と絶縁膜5との間に隙間を形成することにより、ゲート電極7の上面だけでなく、下面もシリサイド化することができる。これにより、ゲート電極7の電気抵抗をより効果的に低減することができる。
【0051】
さらに、ゲート電極7の上面と下面のゲートシリサイド層12の厚さを増して、ゲート電極7をフルシリサイド化することも可能である。この場合、シリサイド化反応がゲート電極7の上面と下面から進行するため、上面のみからシリサイド化反応を進行させる通常の方法と比較して、ゲート電極7中のシリサイドの組成の深さ方向の均一性を向上させることが可能となり、組成の不均一性に起因するトランジスタの閾値電圧のばらつきを低減させることができる。
【0052】
また、ゲート電極7と絶縁膜5の間の隙間に絶縁性の部材を埋め込んだ場合、フィンの高さに対するゲート電極と半導体基板の間の絶縁膜の厚さが従来の構造と比較して大きいため、ゲート電極と半導体基板との間の寄生容量を低減することができる。
【0053】
また、本実施例のゲート電極7の形状により、ソース・ドレインコンタクトと対向するゲート電極の面積が従来の構造よりも小さくなり、ゲート電極とソース・ドレインコンタクトとの間の寄生容量を低減することができる。
【0054】
〔第2の実施の形態〕
本発明の第2の実施の形態に係る半導体装置1は、第1の実施の形態に係る半導体装置1に、チャネル領域に歪みを与える機能を有する歪み付与膜を付加した構造を有する。なお、他の部材の構成や製造工程等、第1の実施の形態と同様の点については、簡単のために説明を省略する。
【0055】
(半導体装置の構成)
図6、および図7は、本発明の第2の実施の形態に係る半導体装置の断面図である。図6、図7に示した断面は、それぞれ第1の実施の形態に係る半導体装置1の図2、図3に示した断面に対応する。
【0056】
図6、および図7に示すように、半導体装置1の全面に歪み付与層13が形成されている。歪み付与層13は、ゲート電極7下のゲート電極7と絶縁膜5との間の隙間にも形成される。
【0057】
歪み付与膜13は、フィン3内のチャネル領域(図示しない)に歪みを与えて、キャリア移動度を向上させる機能を有する。半導体装置1がn型トランジスタである場合は、チャネル領域に伸張歪みを与える膜、p型トランジスタである場合は、チャネル領域に圧縮歪みを与える膜として形成される。
【0058】
歪み付与膜13は、CVD法等により形成されるSiN膜を用いることができる。この場合、SiN膜中の水素濃度を制御することにより、圧縮歪みを与える膜と伸張歪みを与える膜を作り分けることができる。
【0059】
また、歪み付与膜13は、歪み付与膜13上に形成される層間絶縁膜(図示しない)を、コンタクトプラグ(図示しない)を形成するためにエッチングする際に、エッチングストッパとして用いることができる。
【0060】
(第2の実施の形態の効果)
本発明の第2の実施の形態によれば、ゲート電極7下のゲート電極7と絶縁膜5との間の隙間にも歪み付与層13を形成することにより、より効果的にチャネル領域に歪みを与え、キャリア移動度を向上させることができる。
【0061】
〔第3の実施の形態〕
本発明の第3の実施の形態は、半導体装置1の製造方法において第1の実施の形態と異なる。なお、第1の実施の形態と同様の工程については、簡単のために説明を省略する。
【0062】
図8A(a)〜(c)、図8B(d)〜(f)は、本発明の第3の実施の形態に係る半導体装置の製造工程を示す断面図である。図8A(a)〜(c)、図8B(d)〜(f)は、第1の実施の形態に係る半導体装置1の図2に示した断面に対応する。
【0063】
まず、図4A(a)に示した上面にキャップ層4を有するフィン3を形成する工程を第1の実施の形態と同様に行う。
【0064】
次に、図8A(a)に示すように、CVD法等により絶縁膜5を半導体基板2上にキャップ層4の上面の高さよりも高く堆積させる。
【0065】
次に、図8A(b)に示すように、絶縁膜5を所定の高さまでエッチバックする。
【0066】
次に、図8A(c)に示すように、例えば、フォトリソグラフィ法とRIEにより、絶縁膜5のフィン3に隣接した領域を選択的にエッチングし、溝5bを形成する。
【0067】
続いて、図4B(e)に示したゲート絶縁膜6を形成する工程、図4B(f)に示したゲート電極7を形成し、ゲート絶縁膜6のゲート電極7に接していない部分を除去する工程、図4C(g)に示したオフセットスペーサ8を形成する工程、およびソース・ドレイン領域のエクステンション領域を形成する工程を第1の実施の形態と同様に行う。
【0068】
次に、図8B(d)に示すように、フィン3の露出した表面を下地として、エピタキシャル成長法により結晶を成長させ、エクステンション層9を形成する。このとき、フィン3の側面から成長したエクステンション層9の成長方向の先端(図8B(d)に示すように断面がフィン3の側面に底辺が接する三角形となる場合は、その頂点)が溝5bの側面に接し、溝5bの上端の開口部が塞がれる。なお、後の工程においてファセット9a下の隙間にゲート側壁10の材料膜が実質的に入り込まない状態であれば、エクステンション層9と溝5bの側面が接していなくてもよい。
【0069】
続いて、図4C(i)に示したゲート側壁10を形成する工程を第1の実施の形態と同様に行う。
【0070】
次に、図8B(e)に示すように、絶縁膜5の溝5bが形成されていない領域をエッチバックし、エクステンション層9のファセット9aを露出させる。
【0071】
続いて、ソース・ドレイン領域を形成する工程を第1の実施の形態と同様に行う。
【0072】
次に、図8B(f)に示すように、表面にエクステンション層9を有するフィン3、およびゲート電極7の上面および下面をシリサイド化し、それぞれシリサイド層11、およびゲートシリサイド層12を形成する。エクステンション層9のファセット9a、9bは、ともにシリサイド化される。図9は、図3に対応する断面を示す断面図である。
【0073】
この後、ゲート電極7と絶縁膜5の間の隙間にゲート電極7を物理的に支持するための絶縁性の部材や、第2の実施の形態に係る歪み付与膜13を埋め込むことができる。
【0074】
(第3の実施の形態の効果)
本発明の第3の実施の形態によれば、第1の実施の形態と異なる方法を用いて、ファセット9a下の隙間にゲート側壁10の材料が残ることを防ぎ、ファセット9aをシリサイド化することができる。
【0075】
〔他の実施の形態〕
本発明は、上記各実施の形態に限定されず、発明の主旨を逸脱しない範囲内において種々変形実施が可能である。
【0076】
例えば、上記各実施の形態においては、エクステンション層9が、ファセット9a、9bを有し、断面が三角形となる形状を有するが、実際はこの様な形状に限られない。例えば、エクステンション層9がファセット9a、9bと、フィン3の側面に平行な面を有し、断面が台形となる形状を有してもよい。
【図面の簡単な説明】
【0077】
【図1】本発明の第1の実施の形態に係る半導体装置の斜視図。
【図2】本発明の第1の実施の形態に係る半導体装置の図1の切断線II−IIにおける断面を矢印の方向に見た断面図。
【図3】本発明の第1の実施の形態に係る半導体装置の図1の切断線III−IIIにおける断面を矢印の方向に見た断面図。
【図4A】(a)〜(c)は、本発明の第1の実施の形態に係る半導体装置の製造工程を示す斜視図。
【図4B】(d)〜(f)は、本発明の第1の実施の形態に係る半導体装置の製造工程を示す斜視図。
【図4C】(g)〜(i)は、本発明の第1の実施の形態に係る半導体装置の製造工程を示す斜視図。
【図4D】(j)〜(k)は、本発明の第1の実施の形態に係る半導体装置の製造工程を示す斜視図。
【図5】(a)〜(c)は、本発明の第1の実施の形態に係る半導体装置の製造工程を示す部分断面図。
【図6】本発明の第2の実施の形態に係る半導体装置の断面図。
【図7】本発明の第2の実施の形態に係る半導体装置の断面図。
【図8A】(a)〜(c)は、本発明の第3の実施の形態に係る半導体装置の製造工程を示す断面図。
【図8B】(d)〜(f)は、本発明の第3の実施の形態に係る半導体装置の製造工程を示す断面図。
【図9】本発明の第3の実施の形態に係る半導体装置の断面図。
【符号の説明】
【0078】
1 半導体装置。2 半導体基板。3 フィン。5 絶縁膜。5b 溝。6 ゲート絶縁膜。7 ゲート電極。9 エクステンション層。10 ゲート側壁。11 シリサイド層。12 ゲートシリサイド層。13 歪み付与膜。
【技術分野】
【0001】
本発明は、半導体装置、およびその製造方法に関する。
【背景技術】
【0002】
フィン型FET(Field Effect Transistor)の製造において、フィンの表面に結晶を選択エピタキシャル成長させてエクステンション層を形成し、ソース・ドレイン領域の寄生抵抗を低減する技術が知られている(例えば、特許文献1参照)。
【特許文献1】特開2005−86024号
【発明の開示】
【発明が解決しようとする課題】
【0003】
本発明の目的は、表面にエクステンション層を形成したフィンを有し、十分に寄生抵抗を低減することのできる半導体装置、およびその製造方法を提供することにある。
【課題を解決するための手段】
【0004】
本発明の一態様は、半導体基板と、前記半導体基板上に形成されたフィンと、ゲート絶縁膜を介して前記フィンの両側面を挟むように形成されたゲート電極と、前記ゲート電極の両側の前記フィンの側面に形成され、前記半導体基板の表面と鋭角に対向する面を有するエクステンション層と、前記半導体基板の表面と鋭角に対向する前記面の表面に形成されたシリサイド層と、を有することを特徴とする半導体装置を提供する。
【0005】
また、本発明の他の一態様は、フィンが設けられた半導体基板上に、フィンの少なくとも一部の側面を覆うように絶縁膜を形成する工程と、前記絶縁膜を加工して、前記フィンと隣接する領域に上端に開口部を有する溝を形成する工程と、前記溝を形成した前記絶縁膜上に、ゲート絶縁膜を介して前記フィンの両側面を挟むようにゲート電極を形成する工程と、前記ゲート電極を形成した後、前記フィンの側面を下地として、前記絶縁膜の前記溝の前記開口部を実質的に塞ぐように結晶をエピタキシャル成長させ、エクステンション層を形成する工程と、エクステンション層を形成した後、前記絶縁膜の高さを下げる工程と、前記絶縁膜の高さを下げた後、前記エクステンション層の表面にシリサイド層を形成する工程と、を有する半導体装置の製造方法を提供する。
【発明の効果】
【0006】
本発明によれば、表面にエクステンション層を形成したフィンを有し、十分に寄生抵抗を低減することのできる半導体装置、およびその製造方法を提供することができる。
【発明を実施するための最良の形態】
【0007】
一般に、フィン型FETの製造においては、{100}面を主面とするSi基板上に、側面の面方位が{110}であるフィンを形成し、素子分離領域としての絶縁膜にSiO2を用いることが多い。この場合、通常の気相エピタキシャル成長技術を用いてエクステンション層を形成すると、結晶成長速度の遅い面がファセットとなり、このエクステンション層のファセットと素子分離領域の間に隙間ができる。このため、後の工程において形成するゲート側壁等の材料がこの隙間に残り、エクステンション層をシリサイド化する際の障壁となる。その結果、エクステンション層のシリサイド化される面が上側の面のみとなり、ソース・ドレイン領域の寄生抵抗を十分に低減させることが難しくなる。なお、上記以外の条件であっても、エクステンション層にファセットが形成される場合には、同様の問題が生じる。
【0008】
〔第1の実施の形態〕
(半導体装置の構成)
図1は、本発明の第1の実施の形態に係る半導体装置の斜視図である。また、図2は、図1の切断線II−IIにおける断面を矢印の方向に見た断面図である。また、図3は、図1の切断線III−IIIにおける断面を矢印の方向に見た断面図である。
【0009】
半導体装置1は、半導体基板2と、半導体基板2上に形成されたフィン3と、素子分離領域としての機能を有する絶縁膜5と、ゲート絶縁膜6を介してフィン3の両側面を挟むように形成されたゲート電極7と、フィン3の上面とゲート電極7との間に形成されたキャップ層4と、ゲート電極7の側面に形成されたオフセットスペーサ8と、オフセットスペーサ8の側面に形成されたゲート側壁10と、フィン3の側面のゲート電極7およびオフセットスペーサ8に挟まれていない領域に形成されたエクステンション層9と、前記フィン3と前記エクステンション層9の表面に形成されたシリサイド層11と、ゲート電極7の上面および下面に形成されたゲートシリサイド層12と、を有して概略構成される。
【0010】
半導体基板2には、{100}面を主面とするSi基板等を用いることができる。なお、{100}面は、(100)面、および(100)面と等価な面を表す。
【0011】
フィン3は、例えば、側面の面方位が{110}となるように、半導体基板2と一体に形成される。なお、{110}面は、(110)面、および(110)面と等価な面を表す。また、フィン3は、ソース領域およびドレイン領域(図示しない)を含む。ゲート電極7に囲まれ、ソース領域とドレイン領域に挟まれたフィン3内の領域は、チャネル領域として働く。
【0012】
絶縁膜5は、例えば、SiO2等の絶縁材料からなる。また、絶縁膜5は、ゲート側壁10に対して高いエッチング選択比を有することが好ましい。
【0013】
ゲート絶縁膜6は、例えば、SiO2、SiN、SiONや、High−k材料(例えば、HfSiON、HfSiO、HfO等のHf系材料、ZrSiON、ZrSiO、ZrO等のZr系材料、Y2O3等のY系材料)からなる。
【0014】
ゲート電極7は、例えば、導電型不純物を含む多結晶シリコンや、多結晶シリコンゲルマニウムからなる。導電型不純物には、p型トランジスタの場合はB、BF2等のp型不純物イオン、n型トランジスタの場合はAs、P等のn型不純物イオンが用いられる。また、ゲート電極7は、W、Ta、Ti、Hf、Zr、Ru、Pt、Ir、Mo、Al等やこれらの化合物等からなるメタルゲート電極であってもよい。メタルゲート電極が用いられる場合は、ゲートシリサイド層12は形成されない。また、ゲート電極7は、メタルゲート電極の一種である、導電型不純物を含む多結晶シリコンや多結晶シリコンゲルマニウムを完全にシリサイド化したフルシリサイドからなるものであってもよい。また、ゲート電極7は、メタルゲート電極の上に導電型不純物を含む多結晶シリコンや、多結晶シリコンゲルマニウムを形成した積層構造であってもよい。この場合は、導電型不純物を含む多結晶シリコンや、多結晶シリコンゲルマニウム上にゲートシリサイド層12を形成することができる。
【0015】
また、ゲート電極7は、絶縁膜5との間に隙間を有する。ゲートシリサイド層12は、ゲート電極7の上面だけでなく、この隙間に面したゲート電極7の下面にも形成することができる。ゲートシリサイド層12は、例えば、Ni、Pt、Co、Er、Y、Yb、Ti、Pd、NiPt、CoNi等の金属とSiとの化合物からなる。なお、ゲート電極7の上面と下面のゲートシリサイド層12の厚さを増して、ゲート電極7をフルシリサイド化することも可能である。また、ゲート電極7と絶縁膜5との間の隙間には、絶縁性の部材が設けられてもよい。
【0016】
キャップ層4は、フィン3形成のためのRIE(Reactive Ion Etching)に用いるマスクとしての役割や、絶縁膜5の成膜後に絶縁膜5を平坦化するためのCMP(Chemical Mechanical Polishing)に用いるストッパとしての役割を有する絶縁材料からなり、例えば、SiN等を用いることができる。なお、キャップ層4を設けず、フィン3の上層にゲート絶縁膜6を設け、フィン3の上面にもチャネルが形成されるような構成としてもよい。
【0017】
オフセットスペーサ8は、例えば、SiO2、SiN等からなる。
【0018】
ゲート側壁10は、例えばSiN等の絶縁材料からなる。また、SiN、SiO2、TEOS(Tetraethoxysilane)等の複数種の絶縁材料からなる2層構造、更には3層以上の構造であってもよい。
【0019】
エクステンション層9は、気相エピタキシャル成長法、固相エピタキシャル成長法等のエピタキシャル成長法により形成されたSi、SiGe、SiC等の結晶からなる。なお、SiGe結晶、SiC結晶等の、Si結晶と異なる格子定数を有する結晶を用いた場合は、フィン3内のチャネル領域(図示しない)に歪みを与え、キャリア移動度を向上させることができる。半導体装置1がn型トランジスタである場合は、SiC結晶等のSi結晶よりも小さい格子定数を有し、チャネル領域に伸張歪みを与える結晶を用い、p型トランジスタである場合は、SiGe結晶等のSi結晶よりも大きい格子定数を有し、チャネル領域に圧縮歪みを与える結晶を用いる。
【0020】
また、エクステンション層9は、エクステンション層9の下側に形成された、半導体基板2や絶縁膜5の表面に対して鋭角に対向するファセット9aと、エクステンション層9の上側に形成された、ファセット9bを有する。なお、半導体基板2や絶縁膜5の表面に対して鋭角に対向するとは、その面がファセット9bのように上側を向いていたり、半導体基板2の表面に平行な方向を向いていたりしないという意味である。ファセット9a、9bは、結晶のエピタキシャル成長の過程で現れる結晶成長速度の遅い面であり、例えば、エクステンション層9を構成する結晶の{111}面である。なお、{111}面は、(111)面、および(111)面と等価な面を表す。
【0021】
シリサイド層11は、例えば、Ni、Pt、Co、Er、Y、Yb、Ti、Pd、NiPt、CoNi等の金属とSiとの化合物からなり、フィン3およびエクステンション層9のファセット9a、9bを含む表面に形成される。
【0022】
以下に、本実施の形態に係る半導体装置1の製造方法の一例を示す。
【0023】
(半導体装置の製造)
図4A(a)〜(c)、図4B(d)〜(f)、図4C(g)〜(i)、図4D(j)〜(k)は、本発明の第1の実施の形態に係る半導体装置の製造工程を示す斜視図である。
【0024】
まず、図4A(a)に示すように、半導体基板2上にキャップ層4の材料膜を形成した後に、例えば、フォトリソグラフィ法とRIEにより半導体基板2とキャップ層4の材料膜をパターニングし、上面にキャップ層4を有するフィン3を形成する。
【0025】
次に、図4A(b)に示すように、CVD(Chemical Vapor Deposition)法等により絶縁膜5を半導体基板2上にキャップ層4の上面の高さよりも高く堆積させた後に、キャップ層4の上面をストッパとしてこの絶縁膜5にCMP等の平坦化処理を施す。
【0026】
次に、図4A(c)に示すように、キャップ層4に選択的にエッチングを施し、所定の高さまで高さを下げる。例えば、キャップ層がSiN膜、絶縁膜がSiO2膜からなる場合は、ホットリン酸を用いたウェットエッチングにより、キャップ層4のみを選択的にエッチバックすることができる。ここで、キャップ層4の高さを調節することにより、キャップ層4の側面に面する絶縁膜5の側面が露出する面積を調節する。
【0027】
次に、図4B(d)に示すように、絶縁膜5をエッチバックする。例えば、キャップ層がSiN膜、絶縁膜がSiO2膜からなる場合は、フッ酸を用いたウェットエッチングにより、絶縁膜5のみを選択的にエッチバックすることができる。
【0028】
エッチバックされた絶縁膜5は、フィン3に隣接する領域の上面から所定の深さまでの一部に溝5bを作る傾斜5aを有する。この傾斜5aの角度は、図4A(c)に示したキャップ層4をエッチバックする工程において調節した絶縁膜5の露出した側面の面積により決定される。これは、絶縁膜5をエッチバックする際に、絶縁膜5の露出した側面からもエッチングが進行するためである。絶縁膜5の露出した側面の面積が大きいほど、傾斜5aの角度が大きくなる。なお、傾斜5aの角度は、後の工程で形成されるエクステンション層9のファセット9aの角度と一致するように形成されることが好ましい。なお、傾斜5aは直線的なものに限られない。
【0029】
また、絶縁膜5に傾斜5aを形成するための他の方法として、以下のような方法がある。図4A(b)に示した絶縁膜5に平坦化処理を施す工程の後、図4A(c)に示したキャップ層4の高さを下げる工程を行わずに、RIEにより絶縁膜5をエッチバックすると、絶縁膜5のフィン3に隣接する領域に溝5bが自然に形成され、絶縁膜5を図4B(d)に示したような形状に加工することができる。
【0030】
次に、図4B(e)に示すように、露出したフィン3の側面にゲート絶縁膜6を形成する。例えば、ゲート絶縁膜6としてSiO2膜を用いる場合は、フィン3の側面に酸化処理を施し、SiON膜を用いる場合は、フィン3の側面に酸化処理を施した後、窒化処理、または酸窒化処理を施すことによりゲート絶縁膜6を形成する。また、ゲート絶縁膜6としてSiN膜、High−k材料等を用いる場合は、CVD法等により半導体基板2上の全面にSiN膜、High−k材料膜等を堆積させた後、不要な部分を除去することによりゲート絶縁膜6を形成してもよい。
【0031】
次に、図4B(f)に示すように、上面にゲートキャップ層14を有するゲート電極7を形成し、ゲート絶縁膜6のゲート電極7に接していない部分を除去する。
【0032】
ゲート電極7、ゲートキャップ層14の形成、およびゲート絶縁膜6の加工は、例えば、以下のような工程で行われる。まず、半導体基板2上に、CVD法等を用いて多結晶Si膜等のゲート電極7の材料膜を堆積した後、CMP等により平坦化する。次に、平坦化したゲート電極7の材料膜上にSiN、SiO2等のゲートキャップ層14の材料膜を堆積させる。次に、ゲート電極7の材料膜、ゲートキャップ層14の材料膜、およびゲート絶縁膜6を、例えばフォトリソグラフィ技術とRIE法を用いてパターニングすることにより、ゲート電極7、ゲートキャップ層14を形成し、ゲート絶縁膜6を加工する。
【0033】
次に、図4C(g)に示すように、ゲート電極7、およびゲートキャップ層14の側面にオフセットスペーサ8を形成する。
【0034】
オフセットスペーサ8の形成は、例えば、以下のような工程で行われる。まず、CVD法等を用いて半導体基板2上にオフセットスペーサ8の材料膜を堆積させる。次に、異方性エッチングを施すことによりオフセットスペーサ8の材料膜を加工して、ゲート電極7、およびゲートキャップ層14の側面にオフセットスペーサ8を形成する。このとき、エッチング条件を調節することにより、フィン3側面のオフセットスペーサ8の材料膜を完全に除去しつつ、ゲート電極7、およびゲートキャップ層14の側面にオフセットスペーサ8を形成することができる。なお、オフセットスペーサ8の加工時に、キャップ層4のゲート電極7およびオフセットスペーサ8に囲まれていない部分が同時に除去される。
【0035】
その後、オフセットスペーサ8をマスクエッジとして用いて、イオン注入法、プラズマドーピング法等により導電型不純物をフィン3の両側面に鉛直方向から所定の角度をもって注入することにより、ソース・ドレイン領域のエクステンション領域(図示しない)を形成する。その後、アニールを施すことにより、エクステンション領域中の導電型不純物を活性化させる。
【0036】
次に、図4C(h)に示すように、フィン3の露出した表面を下地として、エピタキシャル成長法により結晶を成長させ、エクステンション層9を形成する。このとき、エクステンション層9のファセット9aが絶縁膜5の傾斜5aとほぼ一致し、溝5bがエクステンション層9によって埋められる。なお、ファセット9aが絶縁膜5の傾斜5aと完全に一致しなくても、後の工程においてファセット9a下の隙間にゲート側壁10の材料膜が形成されることを防止する状態、または形成されたとしても僅かな量であるために容易に除去することができる状態、すなわち、エクステンション層9が溝5bの上端の開口部を実質的に塞ぐように形成されるため、隙間にゲート側壁10の材料膜が実質的に入り込まない状態であればよい。具体的には、以下のようなケースが考えられる。
【0037】
図5(a)に示すように、傾斜5aとファセット9aの角度が一致しているものの、傾斜5aの上端の高さがファセット9aの上端の高さと異なる場合について説明する。同図に示すように、傾斜5aの上端の高さがファセット9aの上端の高さよりも高い場合は、ファセット9aと絶縁膜5との間に隙間が形成されないため、問題がない。一方、傾斜5aの上端の高さがファセット9aの上端の高さよりも低い場合は、ファセット9aの露出部分と絶縁膜5との間に隙間ができるが、後の工程においてゲート側壁10の材料が残らない程度の隙間であれば問題ない。
【0038】
また、図5(b)に示すように、傾斜5aの半導体基板2の表面に対する角度が、ファセット9aのそれよりも大きい場合について説明する。この場合、ファセット9aと絶縁膜5との間に溝5bが残るが、溝5bの上端が閉じているため、後の工程においてゲート側壁10の材料が残ることがなく、問題は生じない。なお、溝5bの上端が完全に閉じていなくても、後の工程においてゲート側壁10の材料が入り込むことを実質的に防止できればよい。また、傾斜5aの上端の高さがファセット9aの上端の高さよりも低い場合は、ファセット9aの露出部分と絶縁膜5との間に隙間ができるが、後の工程においてゲート側壁10の材料が残らない程度の隙間であれば問題ない。
【0039】
また、図5(c)に示すように、傾斜5aの半導体基板2の表面に対する角度が、ファセット9aのそれよりも小さい場合について説明する。この場合、傾斜5aの上端の高さにかかわらず、ファセット9aと絶縁膜5との間に上端が開口した溝5bが残る。しかし、この場合も、後の工程においてゲート側壁10の材料が実質的に入り込まない程度の大きさの隙間であればよい。
【0040】
次に、図4C(i)に示すように、オフセットスペーサ8の側面にゲート側壁10を形成する。
【0041】
ゲート側壁10の形成は、例えば、以下のような工程で行われる。まず、CVD法等を用いて半導体基板2上にゲート側壁10の材料膜を堆積させる。次に、異方性エッチングを施すことによりゲート側壁10の材料膜を加工して、オフセットスペーサ8の側面にゲート側壁10を形成する。ここで、エクステンション層9のファセット9aが絶縁膜5により覆われているため、ゲート側壁10の材料膜を加工する際に、ファセット9a下にゲート側壁10の材料膜が形成されない、または僅かに形成されても、ゲート側壁10の加工時に容易に除去することができるため残ることがない。
【0042】
なお、ゲート側壁10を形成した後、さらにエピタキシャル成長法を用いてエクステンション層9を成長させてもよい。なお、このとき、下地となるエクステンション層9と異なる結晶を成長させてもよい。例えば、Si結晶からなるエクステンション層9の表面にSiGe結晶、SiC等を成長させることができる。
【0043】
次に、図4D(j)に示すように、絶縁膜5をウェットエッチングによりエッチバックし、エクステンション層9のファセット9aを露出させる。この際、ゲート電極7下の絶縁膜5は残してもよいが、これを除去することにより、ゲート電極7下に隙間を形成し、ゲート電極7の下面をシリサイド化することが可能になる。また、絶縁膜5とゲート側壁10はエッチング選択比が大きいため、絶縁膜5をエッチバックする際にゲート側壁10はほとんどエッチングされない。
【0044】
なお、絶縁膜5をエッチバックしてファセット9aを露出させた後、さらにエピタキシャル成長法を用いてエクステンション層9を成長させてもよい。なお、このとき、下地となるエクステンション層9と異なる結晶を成長させてもよい。例えば、Si結晶からなるエクステンション層9の表面にSiGe結晶、SiC等を成長させることができる。
【0045】
その後、ゲート側壁10をマスクエッジとして、イオン注入法により導電型不純物をエクステンション層9を有するフィン3の両側面に鉛直方向から所定の角度をもって注入することにより、ソース・ドレイン領域(図示しない)を形成する。その後、アニールを施すことにより、ソース・ドレイン領域中の導電型不純物を活性化させる。
【0046】
次に、図4D(k)に示すように、表面にエクステンション層9を有するフィン3、およびゲート電極7の上面および下面をシリサイド化し、それぞれシリサイド層11、およびゲートシリサイド層12を形成する。エクステンション層9のファセット9a、9bは、ともにシリサイド化される。
【0047】
ここで、シリサイド層11、およびゲートシリサイド層12は、例えば、表面にエクステンション層9を有するフィン3の表面、およびゲート電極7の上面および下面を覆うようにNi等からなる金属膜をCVD、ALD(Atomic Layer Deposition)等により堆積させ、400〜500℃のRTA(Rapid Thermal Annealing)を行って金属膜と表面にエクステンション層9を有するフィン3の表面、およびゲート電極7の上面および下面をシリサイド化反応させることにより形成される。なお、金属膜の未反応部分は、硫酸と過酸化水素水の混合溶液でエッチングして除去する。
【0048】
この後、ゲート電極7と絶縁膜5の間の隙間に絶縁性の部材を埋め込み、ゲート電極7を物理的に支持することができる。
【0049】
(第1の実施の形態の効果)
本発明の第1の実施の形態によれば、ゲート側壁10を形成する工程において、エクステンション層9のファセット9aを絶縁膜5で保護することにより、ファセット9a下の隙間にゲート側壁10の材料が残ることを防ぎ、ファセット9aもシリサイド化することができる。これにより、ファセット9aをシリサイド化することができなかった従来の方法と比較して、シリサイド化する領域を増やすことができるため、寄生抵抗を十分に低減することが可能になる。
【0050】
また、ゲート電極7下の絶縁膜5を除去して、ゲート電極7と絶縁膜5との間に隙間を形成することにより、ゲート電極7の上面だけでなく、下面もシリサイド化することができる。これにより、ゲート電極7の電気抵抗をより効果的に低減することができる。
【0051】
さらに、ゲート電極7の上面と下面のゲートシリサイド層12の厚さを増して、ゲート電極7をフルシリサイド化することも可能である。この場合、シリサイド化反応がゲート電極7の上面と下面から進行するため、上面のみからシリサイド化反応を進行させる通常の方法と比較して、ゲート電極7中のシリサイドの組成の深さ方向の均一性を向上させることが可能となり、組成の不均一性に起因するトランジスタの閾値電圧のばらつきを低減させることができる。
【0052】
また、ゲート電極7と絶縁膜5の間の隙間に絶縁性の部材を埋め込んだ場合、フィンの高さに対するゲート電極と半導体基板の間の絶縁膜の厚さが従来の構造と比較して大きいため、ゲート電極と半導体基板との間の寄生容量を低減することができる。
【0053】
また、本実施例のゲート電極7の形状により、ソース・ドレインコンタクトと対向するゲート電極の面積が従来の構造よりも小さくなり、ゲート電極とソース・ドレインコンタクトとの間の寄生容量を低減することができる。
【0054】
〔第2の実施の形態〕
本発明の第2の実施の形態に係る半導体装置1は、第1の実施の形態に係る半導体装置1に、チャネル領域に歪みを与える機能を有する歪み付与膜を付加した構造を有する。なお、他の部材の構成や製造工程等、第1の実施の形態と同様の点については、簡単のために説明を省略する。
【0055】
(半導体装置の構成)
図6、および図7は、本発明の第2の実施の形態に係る半導体装置の断面図である。図6、図7に示した断面は、それぞれ第1の実施の形態に係る半導体装置1の図2、図3に示した断面に対応する。
【0056】
図6、および図7に示すように、半導体装置1の全面に歪み付与層13が形成されている。歪み付与層13は、ゲート電極7下のゲート電極7と絶縁膜5との間の隙間にも形成される。
【0057】
歪み付与膜13は、フィン3内のチャネル領域(図示しない)に歪みを与えて、キャリア移動度を向上させる機能を有する。半導体装置1がn型トランジスタである場合は、チャネル領域に伸張歪みを与える膜、p型トランジスタである場合は、チャネル領域に圧縮歪みを与える膜として形成される。
【0058】
歪み付与膜13は、CVD法等により形成されるSiN膜を用いることができる。この場合、SiN膜中の水素濃度を制御することにより、圧縮歪みを与える膜と伸張歪みを与える膜を作り分けることができる。
【0059】
また、歪み付与膜13は、歪み付与膜13上に形成される層間絶縁膜(図示しない)を、コンタクトプラグ(図示しない)を形成するためにエッチングする際に、エッチングストッパとして用いることができる。
【0060】
(第2の実施の形態の効果)
本発明の第2の実施の形態によれば、ゲート電極7下のゲート電極7と絶縁膜5との間の隙間にも歪み付与層13を形成することにより、より効果的にチャネル領域に歪みを与え、キャリア移動度を向上させることができる。
【0061】
〔第3の実施の形態〕
本発明の第3の実施の形態は、半導体装置1の製造方法において第1の実施の形態と異なる。なお、第1の実施の形態と同様の工程については、簡単のために説明を省略する。
【0062】
図8A(a)〜(c)、図8B(d)〜(f)は、本発明の第3の実施の形態に係る半導体装置の製造工程を示す断面図である。図8A(a)〜(c)、図8B(d)〜(f)は、第1の実施の形態に係る半導体装置1の図2に示した断面に対応する。
【0063】
まず、図4A(a)に示した上面にキャップ層4を有するフィン3を形成する工程を第1の実施の形態と同様に行う。
【0064】
次に、図8A(a)に示すように、CVD法等により絶縁膜5を半導体基板2上にキャップ層4の上面の高さよりも高く堆積させる。
【0065】
次に、図8A(b)に示すように、絶縁膜5を所定の高さまでエッチバックする。
【0066】
次に、図8A(c)に示すように、例えば、フォトリソグラフィ法とRIEにより、絶縁膜5のフィン3に隣接した領域を選択的にエッチングし、溝5bを形成する。
【0067】
続いて、図4B(e)に示したゲート絶縁膜6を形成する工程、図4B(f)に示したゲート電極7を形成し、ゲート絶縁膜6のゲート電極7に接していない部分を除去する工程、図4C(g)に示したオフセットスペーサ8を形成する工程、およびソース・ドレイン領域のエクステンション領域を形成する工程を第1の実施の形態と同様に行う。
【0068】
次に、図8B(d)に示すように、フィン3の露出した表面を下地として、エピタキシャル成長法により結晶を成長させ、エクステンション層9を形成する。このとき、フィン3の側面から成長したエクステンション層9の成長方向の先端(図8B(d)に示すように断面がフィン3の側面に底辺が接する三角形となる場合は、その頂点)が溝5bの側面に接し、溝5bの上端の開口部が塞がれる。なお、後の工程においてファセット9a下の隙間にゲート側壁10の材料膜が実質的に入り込まない状態であれば、エクステンション層9と溝5bの側面が接していなくてもよい。
【0069】
続いて、図4C(i)に示したゲート側壁10を形成する工程を第1の実施の形態と同様に行う。
【0070】
次に、図8B(e)に示すように、絶縁膜5の溝5bが形成されていない領域をエッチバックし、エクステンション層9のファセット9aを露出させる。
【0071】
続いて、ソース・ドレイン領域を形成する工程を第1の実施の形態と同様に行う。
【0072】
次に、図8B(f)に示すように、表面にエクステンション層9を有するフィン3、およびゲート電極7の上面および下面をシリサイド化し、それぞれシリサイド層11、およびゲートシリサイド層12を形成する。エクステンション層9のファセット9a、9bは、ともにシリサイド化される。図9は、図3に対応する断面を示す断面図である。
【0073】
この後、ゲート電極7と絶縁膜5の間の隙間にゲート電極7を物理的に支持するための絶縁性の部材や、第2の実施の形態に係る歪み付与膜13を埋め込むことができる。
【0074】
(第3の実施の形態の効果)
本発明の第3の実施の形態によれば、第1の実施の形態と異なる方法を用いて、ファセット9a下の隙間にゲート側壁10の材料が残ることを防ぎ、ファセット9aをシリサイド化することができる。
【0075】
〔他の実施の形態〕
本発明は、上記各実施の形態に限定されず、発明の主旨を逸脱しない範囲内において種々変形実施が可能である。
【0076】
例えば、上記各実施の形態においては、エクステンション層9が、ファセット9a、9bを有し、断面が三角形となる形状を有するが、実際はこの様な形状に限られない。例えば、エクステンション層9がファセット9a、9bと、フィン3の側面に平行な面を有し、断面が台形となる形状を有してもよい。
【図面の簡単な説明】
【0077】
【図1】本発明の第1の実施の形態に係る半導体装置の斜視図。
【図2】本発明の第1の実施の形態に係る半導体装置の図1の切断線II−IIにおける断面を矢印の方向に見た断面図。
【図3】本発明の第1の実施の形態に係る半導体装置の図1の切断線III−IIIにおける断面を矢印の方向に見た断面図。
【図4A】(a)〜(c)は、本発明の第1の実施の形態に係る半導体装置の製造工程を示す斜視図。
【図4B】(d)〜(f)は、本発明の第1の実施の形態に係る半導体装置の製造工程を示す斜視図。
【図4C】(g)〜(i)は、本発明の第1の実施の形態に係る半導体装置の製造工程を示す斜視図。
【図4D】(j)〜(k)は、本発明の第1の実施の形態に係る半導体装置の製造工程を示す斜視図。
【図5】(a)〜(c)は、本発明の第1の実施の形態に係る半導体装置の製造工程を示す部分断面図。
【図6】本発明の第2の実施の形態に係る半導体装置の断面図。
【図7】本発明の第2の実施の形態に係る半導体装置の断面図。
【図8A】(a)〜(c)は、本発明の第3の実施の形態に係る半導体装置の製造工程を示す断面図。
【図8B】(d)〜(f)は、本発明の第3の実施の形態に係る半導体装置の製造工程を示す断面図。
【図9】本発明の第3の実施の形態に係る半導体装置の断面図。
【符号の説明】
【0078】
1 半導体装置。2 半導体基板。3 フィン。5 絶縁膜。5b 溝。6 ゲート絶縁膜。7 ゲート電極。9 エクステンション層。10 ゲート側壁。11 シリサイド層。12 ゲートシリサイド層。13 歪み付与膜。
【特許請求の範囲】
【請求項1】
半導体基板と、
前記半導体基板上に形成されたフィンと、
ゲート絶縁膜を介して前記フィンの両側面を挟むように形成されたゲート電極と、
前記ゲート電極の両側の前記フィンの側面に形成され、前記半導体基板の表面と鋭角に対向する面を有するエクステンション層と、
前記半導体基板の表面と鋭角に対向する前記面の表面に形成されたシリサイド層と、
を有することを特徴とする半導体装置。
【請求項2】
前記ゲート電極は、上面および下面にゲートシリサイド層を有することを特徴とする請求項1に記載の半導体装置。
【請求項3】
前記フィンの前記ゲート電極に挟まれた領域に歪みを与える歪み付与膜が、前記ゲート電極下に形成されたことを特徴とする請求項1に記載の半導体装置。
【請求項4】
フィンが設けられた半導体基板上に、フィンの少なくとも一部の側面を覆うように絶縁膜を形成する工程と、
前記絶縁膜を加工して、前記フィンと隣接する領域に上端に開口部を有する溝を形成する工程と、
前記溝を形成した前記絶縁膜上に、ゲート絶縁膜を介して前記フィンの両側面を挟むようにゲート電極を形成する工程と、
前記ゲート電極を形成した後、前記フィンの側面を下地として、前記絶縁膜の前記溝の前記開口部を実質的に塞ぐように結晶をエピタキシャル成長させ、エクステンション層を形成する工程と、
エクステンション層を形成した後、前記絶縁膜の高さを下げる工程と、
前記絶縁膜の高さを下げた後、前記エクステンション層の表面にシリサイド層を形成する工程と、
を有する半導体装置の製造方法。
【請求項5】
前記エクステンション層を形成した後、ゲート電極の側面にゲート側壁を形成する工程と、
前記ゲート側壁を形成した後、前記絶縁膜の高さを下げる請求項4に記載の半導体装置の製造方法。
【請求項1】
半導体基板と、
前記半導体基板上に形成されたフィンと、
ゲート絶縁膜を介して前記フィンの両側面を挟むように形成されたゲート電極と、
前記ゲート電極の両側の前記フィンの側面に形成され、前記半導体基板の表面と鋭角に対向する面を有するエクステンション層と、
前記半導体基板の表面と鋭角に対向する前記面の表面に形成されたシリサイド層と、
を有することを特徴とする半導体装置。
【請求項2】
前記ゲート電極は、上面および下面にゲートシリサイド層を有することを特徴とする請求項1に記載の半導体装置。
【請求項3】
前記フィンの前記ゲート電極に挟まれた領域に歪みを与える歪み付与膜が、前記ゲート電極下に形成されたことを特徴とする請求項1に記載の半導体装置。
【請求項4】
フィンが設けられた半導体基板上に、フィンの少なくとも一部の側面を覆うように絶縁膜を形成する工程と、
前記絶縁膜を加工して、前記フィンと隣接する領域に上端に開口部を有する溝を形成する工程と、
前記溝を形成した前記絶縁膜上に、ゲート絶縁膜を介して前記フィンの両側面を挟むようにゲート電極を形成する工程と、
前記ゲート電極を形成した後、前記フィンの側面を下地として、前記絶縁膜の前記溝の前記開口部を実質的に塞ぐように結晶をエピタキシャル成長させ、エクステンション層を形成する工程と、
エクステンション層を形成した後、前記絶縁膜の高さを下げる工程と、
前記絶縁膜の高さを下げた後、前記エクステンション層の表面にシリサイド層を形成する工程と、
を有する半導体装置の製造方法。
【請求項5】
前記エクステンション層を形成した後、ゲート電極の側面にゲート側壁を形成する工程と、
前記ゲート側壁を形成した後、前記絶縁膜の高さを下げる請求項4に記載の半導体装置の製造方法。
【図1】
【図2】
【図3】
【図4A】
【図4B】
【図4C】
【図4D】
【図5】
【図6】
【図7】
【図8A】
【図8B】
【図9】
【図2】
【図3】
【図4A】
【図4B】
【図4C】
【図4D】
【図5】
【図6】
【図7】
【図8A】
【図8B】
【図9】
【公開番号】特開2009−32955(P2009−32955A)
【公開日】平成21年2月12日(2009.2.12)
【国際特許分類】
【出願番号】特願2007−196183(P2007−196183)
【出願日】平成19年7月27日(2007.7.27)
【出願人】(000003078)株式会社東芝 (54,554)
【Fターム(参考)】
【公開日】平成21年2月12日(2009.2.12)
【国際特許分類】
【出願日】平成19年7月27日(2007.7.27)
【出願人】(000003078)株式会社東芝 (54,554)
【Fターム(参考)】
[ Back to top ]