【課題】表面平坦性に優れ、半導体基体との界面における組成の均一性に優れ、ショットキー接合層との十分に高い密着性が得られるオーミック接合層を備える半導体装置を提供する。
【解決手段】ｎ型のＳｉＣ半導体基体１と、ＳｉＣ半導体基体１の一方の主表面１ｂとオーミック接触するカソード電極５と、ＳｉＣ半導体基体１の他方の主表面１ａに形成されたｐ型ＳｉＣからなる第一半導体領域６ａと、他方の主表面１ａに形成されたｎ型ＳｉＣからなる第二半導体領域６ｂと、第一半導体領域１ａにオーミック接触するオーミック接合層７と、第二半導体領域６ｂにショットキー接触するショットキー接合層８とを備え、オーミック接合層７の二乗平均粗さが、２０ｎｍ以下である半導体装置とする。 （もっと読む）

【課題】薄膜トランジスター中間体および薄膜トランジスターを提供する。
【解決手段】ｎ⁻アモルファスＳｉ半導体膜４の上に形成されたｎ^＋アモルファスＳｉオーミック膜４´と、ｎ^＋アモルファスＳｉオーミック膜４´の上に形成されたバリア膜１１と、バリア膜１１の上に形成されたドレイン電極膜５およびソース電極膜６を有する薄膜トランジスター中間体であって、ドレイン電極膜およびソース電極膜は、バリア膜１１に接して形成されているＣａ：０．０１〜１０モル％、酸素：１〜２０モル％を含有し、残部がＣｕからなる酸素−カルシウム含有銅合金下地層１２と、酸素−カルシウム含有銅合金下地層１２の上に形成されたＣｕ層１３とからなる複合銅合金膜１４が形成されている薄膜トランジスター中間体、並びにこの薄膜トランジスター中間体をプラズマ水素処理して得られた薄膜トランジスター。 （もっと読む）

【課題】本発明の目的は、電子装置の導電性素子を作製するために適した液体処理可能な安定した銀含有ナノ粒子組成物を調製するための、よりコストの低い方法を提供することにある。
【解決手段】本発明は、カルボン酸により安定化された銀ナノ粒子を製造するための方法であって、銀塩、カルボン酸、および第三級アミンを含む混合物を形成するステップと、混合物を加熱してカルボン酸安定化銀ナノ粒子を形成するステップと、を含む。 （もっと読む）

【課題】薄膜トランジスター中間体および薄膜トランジスターを提供する。
【解決手段】ｎ⁻アモルファスＳｉ半導体膜４の上に形成されたｎ^＋アモルファスＳｉオーミック膜４´と、ｎ^＋アモルファスＳｉオーミック膜４´の上に形成されたバリア膜１１と、バリア膜１１の上に形成されたドレイン電極膜５およびソース電極膜６を有する薄膜トランジスター中間体であって、ドレイン電極膜およびソース電極膜は、バリア膜１１に接して形成されているＳｒ：０．２〜２モル％、酸素：１〜２０モル％を含有し、残部がＣｕからなる酸素−ストロンチウム含有銅合金下地層１２と、酸素−ストロンチウム含有銅合金下地層１２の上に形成されたＣｕ層１３とからなる複合銅合金膜１４が形成されている薄膜トランジスター中間体、並びにこの薄膜トランジスター中間体をプラズマ水素処理して得られた薄膜トランジスター。 （もっと読む）

【課題】ｐ型コンタクト抵抗を低減でき、素子のスイッチングスピードを下げないようにすることができる炭化珪素半導体装置およびその製造方法を提供する。
【解決手段】半導体基板６のうち第１〜第３コンタクトホール１２〜１４から露出した部位に、炭化珪素とＡｌとＮｉとが反応してそれぞれ形成された合金層１５が設けられている。この合金層１５におけるＡｌとＮｉとの元素組成比は１：４．６〜１：１０．６であり、合金層１５の厚さは２０ｎｍ以上１００ｎｍ以下になっている。これにより、合金層１５と半導体基板６とがオーミック接触となり、低いコンタクト抵抗率を得ることが可能となる。 （もっと読む）

【課題】ヒロック、エッチング残渣、ＩＴＯ等との電気化学反応の発生を防止した低抵抗な配線膜を再現性よく成膜することができ、かつスパッタ時におけるダスト発生を抑制したスパッタターゲットの製造方法を提供する。
【解決手段】Ｙ、Ｓｃ、Ｌａ、Ｃｅ、Ｎｄ、Ｓｍ、Ｇｄ、Ｔｂ、ＤｙおよびＥｒから選ばれる少なくとも１種の第１の元素を0.001〜30原子％の範囲で含み、かつ第２の元素としてＣを第１の元素に対して1.8原子ppm〜1630原子ppmの範囲で含み、残部がＡｌからなるスパッタターゲットを作製するにあたって、第１の元素を配合したＡｌを溶解した後、急冷凝固法により第１の元素とＡｌの金属間化合物が均一分散されたインゴットを作製する。このインゴットに熱間加工または冷間加工および機械加工を行ってスパッタターゲットを作製する。 （もっと読む）

本発明は、ケイ素半導体デバイスおよび光起電力電池用導電性ペーストに有用なガラス組成物に関する。厚膜導体組成物は、１つ以上の電気機能性粉末と、有機媒体に分散された１つ以上のガラスフリットとを含む。厚膜組成物はまた１つ以上の添加剤を有していてもよい。例示の添加剤としては、金属、金属酸化物または焼成中、これらの金属酸化物を生成することのできる任意の化合物を挙げることができる。 （もっと読む）

【課題】Ｇａを含有するｎ型半導体層に対して低いコンタクト抵抗を実現する。
【解決手段】本発明は、ガリウム（Ｇａ）を含有するｎ型半導体層２０１の表面に形成されるｎ側電極１１０である。電極１１０は、Ｇａ含有率が１原子数％以上２５原子数％以下の金属層２０２を有する。金属層２０２はｎ型半導体層２０１に接している。 （もっと読む）

【課題】配線材との密着性が良く、バリア性の高い金属膜をもつ半導体装置、およびその製造方法を提供する。
【解決手段】基板上に絶縁膜、金属からなるバリアメタル膜、及びＣｕ配線金属膜がこの順で積層された積層構造を具備してなり、バリアメタル膜の酸化物のＸ線回折測定による回折強度が、バリアメタル膜とＣｕ配線金属膜との化合物の回折強度の１０倍以下である。 （もっと読む）

【課題】ゲート金属起因の閾値変調効果が制御されたＣＭＩＳＦＥＴを提供する。
【解決手段】半導体基板上に設けられたＣＭＩＳＦＥＴにおいて、ｐＭＩＳＦＥＴのゲート電極は、第１のゲート絶縁膜上に形成された第１の金属層と、その上に形成されたＩＩＡ族及びＩＩＩＡ族に属する少なくとも１つの金属元素を含む第１の上部金属層とを具備し、ｎＭＩＳＦＥＴのゲート電極は、第２のゲート絶縁膜上に形成された第２の金属層と、第２の金属層上に形成され、前記第１の上部金属層と実質的に同一組成の第２の上部金属層とを具備し、第１の金属層が第２の金属層よりも厚く、第１及び第２のゲート絶縁膜は前記金属元素を含み、第１のゲート絶縁膜に含まれる前記金属元素の原子密度が、第２のゲート絶縁膜に含まれる前記金属元素の原子密度よりも低い。 （もっと読む）

本発明は、金属含有組成物に、電子部品上に電気接点構造を製造する方法に、またそのような接点を備える電子部品に関する。 （もっと読む）

【課題】多層配線構造における硼窒化ジルコニウム膜の耐酸化性を向上させることにより半導体装置の信頼性を向上させた半導体装置の製造装置及び半導体装置の製造方法を提供する。
【解決手段】絶縁膜と前記絶縁膜に囲まれた金属膜とが露出する基板を加熱した状態で収容する成膜室３１Ｓと、Ｚｒ（ＢＨ_４）_４と励起した窒素とを前記成膜室３１Ｓへ供給して加熱下である基板Ｓの表面に硼窒化ジルコニウム膜を成膜する成膜部とを備えた半導体装置の製造装置であって、前記成膜部が、成膜時間が経過するに連れて前記励起した窒素の供給量を低くすることを要旨とする。 （もっと読む）

【課題】ゲート電極間にエアギャップを制御良く形成する。
【解決手段】本発明の半導体装置の製造方法では、半導体基板２上のゲート絶縁膜３上に浮遊ゲート電極用の多結晶シリコン層４を形成するときに、多結晶シリコン層４の上下方向の中間部のドーパント濃度を、その上下部のドーパント濃度よりも高くするように形成し、この多結晶シリコン層４上に形成したゲート間絶縁膜５上に制御ゲート電極用の多結晶シリコン層９を形成するときに、多結晶シリコン層９の上下方向の中間部のドーパント濃度を、その上下部のドーパント濃度よりも高くするように形成し、複数のゲート電極の側面が露出した状態で熱酸化処理を行なった後、エッチングすることにより、多結晶シリコン層４、９の各側面に凹部１１、１２を形成し、複数のゲート電極間に絶縁膜７を埋め込み、埋め込まれた絶縁膜７の中にエアギャップ８を形成する。 （もっと読む）

【課題】ワイドバンドギャップ半導体を主たる半導体基板として用い、セルピッチを縮小することができ、良好なオーミック接触が得られ、トレンチ底の絶縁膜に過大な電界が印加されないトレンチゲート型半導体装置およびその製造方法を提供すること。
【解決手段】交差トレンチ１０ｐの形成方法として、二重トレンチ構造としたゲートトレンチ１０ｂを形成した後に、当該ゲートトレンチ１０ｂをマスク材料で埋め戻し、その後、当該マスク材料をパターニングして、交差トレンチを形成するためのマスクとして用い、ゲートトレンチに交差する交差トレンチ１０ｐをゲートトレンチ１０ｂよりも深く設け、交差トレンチ１０ｐ底部にショットキー電極２４を設けるトレンチゲート型ＭＯＳＦＥＴの製造方法とする。 （もっと読む）

【課題】ＭＩＳＦＥＴの移動度劣化を抑制する。
【解決手段】ｎＭＩＳＦＥＴＱｎは、基板１上にゲート絶縁膜３を介してゲート電極４を有している。ゲート絶縁膜３は、酸化シリコンよりも誘電率が高く、ハフニウムを含む酸化膜を有している。ゲート電極４は、ゲート絶縁膜３上に窒化チタン膜５と、窒化チタン膜５上にニッケルリッチのフルシリサイド膜６とを有している。ｐＭＩＳＦＥＴＱｐは、基板１上にゲート絶縁膜１１を介してゲート電極１２を有している。ゲート絶縁膜１１は、酸化シリコンよりも誘電率が高く、ハフニウムを含む酸化膜を有している。ゲート電極１２は、ゲート絶縁膜１１上にニッケルリッチのフルシリサイド膜６を有している。 （もっと読む）

【課題】絶縁層の上部と下部との導電体の間の導通をバンプにより十分に確保することができる薄膜トランジスタ、薄膜トランジスタアレイ及び画像表示装置を提供する。
【解決方法】バンプと、バンプにより貫通される絶縁層とを含む薄膜トランジスタにおいて、バンプがフッ素化合物を含み、絶縁層が塗布法で形成され、バンプのフッ素含有量が、０．０１ｗｔ％以上５ｗｔ％以下であり、バンプが凹版印刷法またはスクリーン印刷法で形成されていることを特徴とする薄膜トランジスタ。 （もっと読む）

【課題】ｐ型半導体層の上面に形成された透光性電極層の接触抵抗が十分に低く、駆動電圧（Ｖｆ）の低い半導体発光素子及びその製造方法を提供する。
【解決手段】基板１０１と、基板１０１上にｎ型半導体層１０４と発光層１０５とｐ型半導体層１０６とが順次形成されてなる積層半導体層２０と、ｐ型半導体層１０６の上面１０６ａに形成された透光性電極層１０９とを具備する半導体発光素子１であって、透光性電極層１０９が、ドーパント元素を含み、透光性電極層１０９中のドーパント元素の含有量が、ｐ型半導体層１０６と透光性電極層１０９との界面１０９ａに近づくに従って徐々に減少しており、透光性電極層１０９に、界面１０９ａから透光性電極層１０９内に向かってｐ型半導体層１０６を構成する元素が拡散してなる拡散領域が形成されている半導体発光素子１とする。 （もっと読む）

【課題】表示デバイスに用いられる薄膜トランジスタ基板の配線構造において、アルミニウム合金薄膜と透明画素電極を直接コンタクトさせることができるとともに、低電気抵抗率と耐熱性を両立し、薄膜トランジスタの製造プロセス中に用いられるアミン系剥離液やアルカリ性現像液に対する腐食性を改善できるアルミニウム合金膜を開発し、それを備えた表示デバイスを提供する。
【解決手段】アルミニウム合金薄膜と透明電極との直接コンタクトを可能にするために、Ａｌマトリクス中に、所定の元素を添加するとともに、３００℃以下の低温プロセスにおいても透明電極との安定コンタクトを実現し、耐食性を改善するために、アルミニウム中でＮｉ、Ａｇ、Ｚｎ、Ｃｏとの間に金属間化合物を形成・析出する元素を添加する。これらの金属間化合物のサイズが最大径１５０ｎｍ以下となっているアルミニウム合金薄膜を備えた表示デバイスが提供される。 （もっと読む）

【要 約】
【課題】酸素含有量が均一なバリア膜を形成する。
【解決手段】本発明のターゲット１１１は酸素と銅とを含有している。当該ターゲット１１１をスパッタリングして形成されるバリア膜２５は、原子組成がターゲット１１１と略等しくなるので、バリア膜２５中の酸素含有量を厳密に制御することが可能であり、しかも、バリア膜２５中の酸素の面内分布が均一になる。酸素と銅を含有するバリア膜２５はシリコン層やガラス基板への密着性が高い上に、シリコン層へ銅が拡散しないから、薄膜トランジスタ２０の、ガラス基板やシリコン層に密着する電極に適している。 （もっと読む）

【課題】低温での熱処理後も十分に低い電気抵抗率を示し、かつ直接接続された透明画素電極とのコンタクト抵抗が十分に低減されると共に、耐食性および耐熱性に優れた表示装置用Ａｌ合金膜を提供する。
【解決手段】表示装置の基板上で、透明導電膜と直接接続されるＡｌ合金膜であって、該Ａｌ合金膜は、Ｎｉを０．０５〜０．５原子％、Ｇｅを０．４〜１．５原子％、および希土類元素群から選ばれる少なくとも１種の元素を合計で０．０５〜０．３原子％含有すると共に、ＮｉおよびＧｅの合計量が１．７原子％以下である。 （もっと読む）