半導体装置およびその製造方法
【課題】ゲート電極間にエアギャップを制御良く形成する。
【解決手段】本発明の半導体装置の製造方法では、半導体基板2上のゲート絶縁膜3上に浮遊ゲート電極用の多結晶シリコン層4を形成するときに、多結晶シリコン層4の上下方向の中間部のドーパント濃度を、その上下部のドーパント濃度よりも高くするように形成し、この多結晶シリコン層4上に形成したゲート間絶縁膜5上に制御ゲート電極用の多結晶シリコン層9を形成するときに、多結晶シリコン層9の上下方向の中間部のドーパント濃度を、その上下部のドーパント濃度よりも高くするように形成し、複数のゲート電極の側面が露出した状態で熱酸化処理を行なった後、エッチングすることにより、多結晶シリコン層4、9の各側面に凹部11、12を形成し、複数のゲート電極間に絶縁膜7を埋め込み、埋め込まれた絶縁膜7の中にエアギャップ8を形成する。
【解決手段】本発明の半導体装置の製造方法では、半導体基板2上のゲート絶縁膜3上に浮遊ゲート電極用の多結晶シリコン層4を形成するときに、多結晶シリコン層4の上下方向の中間部のドーパント濃度を、その上下部のドーパント濃度よりも高くするように形成し、この多結晶シリコン層4上に形成したゲート間絶縁膜5上に制御ゲート電極用の多結晶シリコン層9を形成するときに、多結晶シリコン層9の上下方向の中間部のドーパント濃度を、その上下部のドーパント濃度よりも高くするように形成し、複数のゲート電極の側面が露出した状態で熱酸化処理を行なった後、エッチングすることにより、多結晶シリコン層4、9の各側面に凹部11、12を形成し、複数のゲート電極間に絶縁膜7を埋め込み、埋め込まれた絶縁膜7の中にエアギャップ8を形成する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、隣接メモリセル間にエアギャップを存在させるように構成された半導体装置およびその製造方法に関する。
【背景技術】
【0002】
フラッシュメモリ装置は、電源の供給がなくても記憶を保持できるため、例えばマルチメディアカード用の記憶素子として広く普及している。近年更なる大容量化が望まれており、メモリセルをさらに高集積化する必要がある。メモリセルの高集積化にともなう問題点として、隣接セル間容量の増大があげられる。通常の素子の構造においては、隣接メモリセルのゲート電極間に絶縁体として、シリコン酸化物を埋め込んでいる。これは、シリコン酸化物の形成方法が容易であると共に、他の絶縁体として一般的に用いられているシリコン窒化物と比較して、誘電率が約半分であり、隣接メモリセル間容量を低下させることが可能であるためである。しかし、メモリセル間隔が狭くなってくると、隣接メモリセル間容量は、その距離に反比例して増大するため、素子の動作速度が遅くなったり、誤動作(誤書き込みや誤読み出し)が発生することがあった。
【0003】
そこで、隣接メモリセル間容量を低下させるために、隣接メモリセルのゲート電極間に何も形成しない構成、つまり、誘電率が最小のエアギャップを存在させる構成が考えられている(特許文献1参照)。しかし、従来はゲート電極間にシリコン酸化膜を埋め込む際に、各ゲート電極の上部がシリコン酸化膜で塞がれることでエアギャップを形成していたが、この方法では制御良くエアギャップを形成するのは困難であった。
【特許文献1】特開2007−157927号公報
【発明の開示】
【発明が解決しようとする課題】
【0004】
本発明は、ゲート電極間にエアギャップを制御良く形成することができる半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【0005】
本発明の半導体装置の製造方法は、半導体基板上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に浮遊ゲート電極用の多結晶シリコン層を形成する工程であって、前記多結晶シリコン層の上下方向の中間部のドーパント濃度を、前記多結晶シリコン層の上下部のドーパント濃度よりも高くするように形成する工程と、前記浮遊ゲート電極用の多結晶シリコン層上にゲート間絶縁膜を形成する工程と、前記ゲート間絶縁膜上に制御ゲート電極用の多結晶シリコン層を形成する工程であって、前記多結晶シリコン層の上下方向の中間部のドーパント濃度を、前記多結晶シリコン層の上下部のドーパント濃度よりも高くするように形成する工程と、前記制御ゲート電極用の多結晶シリコン層上に形成されたマスクパターンをマスクとして前記各多結晶シリコン層および前記ゲート間絶縁膜を分断し、複数のゲート電極を形成する工程と、前記複数のゲート電極の側面が露出した状態で熱酸化処理を行なう工程と、薬液を用いたエッチングにより、シリコン酸化膜を選択的に除去して、前記制御ゲート電極用の多結晶シリコン層および前記浮遊ゲート電極用の多結晶シリコン層の各側面に凹部を形成する工程と、前記複数のゲート電極間に絶縁膜を埋め込み、埋め込まれた絶縁膜の中の前記凹部に対応する部分に エアギャップを形成する工程とを備えたところに特徴を有する。
【発明の効果】
【0006】
本発明によれば、ゲート電極間にエアギャップを制御良く形成することができる。
【発明を実施するための最良の形態】
【0007】
(第1の実施形態)
以下、本発明をNAND型のフラッシュメモリ装置に適用した第1の実施形態について図1ないし図11を参照しながら説明する。尚、以下の参照図面において、同一または類似の部分には同一又は類似の符号で表している。但し、図面は模式的なものであり、本実施形態に係る特徴部分を中心に示すもので、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なる。
【0008】
まず、本実施形態に係るNAND型フラッシュメモリ装置1の電気的構成を説明する。図1は、NAND型のフラッシュメモリ装置1のメモリセル領域に形成されるメモリセルアレイの一部を示す等価回路図である。
【0009】
NAND型フラッシュメモリ装置1のメモリセルアレイArは、2(複数)個の選択ゲートトランジスタTrs1、Trs2と、当該選択ゲートトランジスタTrs1、Trs2間に対して直列接続された複数個(例えば32個:2のn乗個(nは正の整数))のメモリセルトランジスタTrmとからなるNANDセルユニット(ストリングユニット)Suが行列状に形成されることにより構成されている。
【0010】
NANDセルユニットSu内において、複数個のメモリセルトランジスタTrmは隣接するもの同士でソース/ドレイン領域を共用して形成されている。図1中X方向(ワード線方向、ゲート幅方向に相当)に配列されたメモリセルトランジスタTrmは、ワード線(制御ゲート線)WLにより共通接続されている。また、図1中X方向に配列された選択ゲートトランジスタTrs1は選択ゲート線SGL1で共通接続され、選択ゲートトランジスタTrs2は選択ゲート線SGL2で共通接続されている。
【0011】
選択ゲートトランジスタTrs1のドレイン領域にはビット線コンタクトCBが接続されている。このビット線コンタクトCBは図1中X方向に直交するY方向(ゲート長方向、ビット線方向に相当)に延びるビット線BLに接続されている。また、選択ゲートトランジスタTrs2はソース領域を介してソース線SLに接続されている。
【0012】
図2はメモリセル領域の一部のレイアウトパターンを示す平面図である。また、図3は、図2のA−A線に沿う断面図を模式的に示している。半導体基板としてのシリコン基板2には、STI(Shallow Trench Isolation)構造の素子分離領域Sbが図2中Y方向に沿って形成されている。この素子分離領域Sbは、X方向に所定間隔で複数本並設されている。これにより、素子領域(活性領域:アクティブエリア)Saが、図2中のY方向に沿って形成されており、X方向に複数に分離形成されている。
【0013】
ワード線WLは、素子領域Saに交差してX方向に沿って形成されており、Y方向に離間して複数本形成されている。また、一対の選択ゲートトランジスタの選択ゲート線SGL1が図2中X方向に沿って形成されている。一対の選択ゲート線SGL1間の素子領域Sa上にはビット線コンタクトCBがそれぞれ形成されている。
【0014】
ワード線WLと交差する素子領域Sa上にはメモリセルトランジスタのゲート電極MG(積層ゲート電極に相当)が形成されている。選択ゲート線SGL1と交差する素子領域Sa上には選択ゲートトランジスタのゲート電極SGが形成されている。
【0015】
図3は、図2中のA−A線に沿う断面図(製造工程の途中の状態の断面図)を模式的に示し、素子領域Sa上のメモリセルトランジスタのゲート電極MGとその周辺構造を中心に示している。この図3に示すように、メモリセルトランジスタのゲート電極MGは、シリコン基板2上にシリコン酸化膜3を介して、多結晶シリコン層4、ゲート間絶縁膜5、金属シリサイド層6を順に積層した構造をなしている。
【0016】
シリコン酸化膜3は、シリコン基板2の表面が熱酸化処理されることによって形成され、ゲート絶縁膜、トンネル絶縁膜として機能する膜である。多結晶シリコン層4は、リン等の不純物がドープされており、浮遊ゲート電極FGとして構成される。金属シリサイド層6は、制御ゲート電極CGとして機能するように形成された合金層であり、ワード線WLの抵抗値を低減させる。尚、制御ゲート電極CGを、すべて金属シリサイド層から構成する代わりに、多結晶シリコン層と金属シリサイド層の2層構造で構成しても良い。
【0017】
ゲート間絶縁膜5は、浮遊ゲート電極FGおよび制御ゲート電極CG間の絶縁膜、多結晶シリコン層4および金属シリサイド層6の導電層間絶縁膜として機能する絶縁膜である。このゲート間絶縁膜5は、例えばONO膜、即ち、シリコン酸化膜−シリコン窒化膜−シリコン酸化膜の積層膜で構成されている。なお、ゲート間絶縁膜5としてアルミナ等の高誘電率膜で構成してもよい。
【0018】
また、メモリセルトランジスタのゲート電極MG−MG間のシリコン基板2の表層には、ソース/ドレイン領域として低濃度の不純物拡散層(図示しない)が形成されている。そして、各ゲート電極MG−MG間のシリコン基板2上には、シリコン酸化膜7が電極間絶縁膜として形成されている。更に、ゲート電極MG−MG間におけるシリコン酸化膜7の中には、何も形成しない空洞またはボイド、即ち、エアギャップ8が形成されている。
【0019】
尚、上記シリコン酸化膜7の上には、層間絶縁膜(図示しない)が形成され、この層間絶縁膜の上にはバリア膜としてシリコン窒化膜(図示しない)形成され、更に、上記シリコン窒化膜の上には層間絶縁膜(図示しない)が形成されている。
【0020】
次に、上記構造の製造方法について図4ないし図11を参照しながら説明する。尚、以下の説明では、本実施形態に係る特徴部分を中心に説明するが、本発明では以下に説明する工程のうち何れかを必要に応じて省いても良いし、図示しないその他の領域の構造を形成するために必要な工程があれば付加しても良い。
【0021】
まず、図4に示すように、シリコン基板2に熱酸化処理を施しシリコン酸化膜3を形成し、次にLP−CVD法により多結晶シリコン層4、ゲート間絶縁膜5、多結晶シリコン層9を順次積層形成する。ここで、浮遊ゲート電極FG用の多結晶シリコン層4および制御ゲート電極CG用の多結晶シリコン層9を形成する方法について、図5を参照して説明する。なお、図5は制御ゲート電極CG用の多結晶シリコン層9の形成方法を説明する図であるが、浮遊ゲート電極FG用の多結晶シリコン層4も同じ方法で形成される。この図5に示すように、まず、ゲート間絶縁膜5上に、アンドープ非晶質シリコン層9aを、第1の所定膜厚Xnm形成する。このアンドープ非晶質シリコン層9aは、500〜530℃に加熱した炉内にシラン(SiH4)ガスを200〜1000sccm流入させて形成する。
【0022】
続いて、このアンドープ非晶質シリコン層9a上にリン(P)をドーパントとしたドープ非晶質シリコン層9bを第2の所定膜厚Ynm形成する。このPドープ非晶質シリコン層9bの形成条件は、上記アンドープ非晶質シリコン層9aの上記した形成条件に、ホスフィン(PH3)を数〜200sccmの範囲で供給して形成する。次いで、Pドープ非晶質シリコン層6b上にアンドープ非晶質シリコン層9cを第3の所定膜厚Znm形成する。このアンドープ非晶質シリコン層9cの形成条件は、上記アンドープ非晶質シリコン層9aの形成条件と同じである。
【0023】
上述したように、多結晶シリコン層4、9は、それぞれPがドープされた非晶質シリコン層を上下に挟むようにアンドープ非晶質シリコン層が設けられた構成となっている。換言すると、多結晶シリコン層4、9は、それぞれアンドープ非晶質シリコン層からなる上層、下層と、Pドープ非晶質シリコン層からなる中間層から構成されている。
【0024】
尚、上記したアンドープ非晶質シリコン層9a、Pドープ非晶質シリコン層9bおよびアンドープ非晶質シリコン層9cは、同一装置にて連続して成膜を行って形成しても良いし、同一装置にて各層毎に成膜を一時中断して形成しても良いし、また、別の装置にて各層を成膜処理するように構成しても良い。この場合、各層の成膜を一時中断したり、複数の装置にて成膜を実施したりすると、各層の境界に自然酸化膜を形成することができるから、次工程以降に高温工程があった場合に、3つの層中にPが均一に拡散することを抑制できる。尚、各層の膜厚、X、Y、Znmは、所望の膜厚にそれぞれ調整することが可能である。
【0025】
そして、浮遊ゲート電極FG用の多結晶シリコン層4も、上記制御ゲート電極CG用の多結晶シリコン層9と同様にして、アンドープ非晶質シリコン層、Pドープ非晶質シリコン層およびアンドープ非晶質シリコン層から構成されている。
【0026】
この後、上記制御ゲート電極CG用の多結晶シリコン層9(非晶質シリコン層9a、9b、9c)上に、これを加工するためのハードマスクとしてシリコン窒化膜10を形成する(図6参照)。このシリコン窒化膜10の形成時に温度を上げすぎると、制御ゲート電極CG用の非晶質シリコン層9a、9b、9cの中のドーパントPが各層内に均一に拡散してしまうおそれがある。このため、シリコン窒化膜10を形成する方法として、ドーパントPが均一に拡散しない500℃以下の低温で形成可能な成膜方法を用いる。
【0027】
次に、シリコン窒化膜10の上にレジスト(図示しない)を塗布してフォトリソグラフィ処理によりパターンニングし、ドライエッチング処理(例えばRIE(Reactive Ion Etching)法)によりシリコン窒化膜10を加工する(図6参照)。続いて、当該加工されたシリコン窒化膜10をマスクとしてRIE法によるエッチング処理にてメモリセルトランジスタのゲート電極MG形成用の積層膜、即ち、非晶質シリコン層(多結晶シリコン層)9、ゲート間絶縁膜5、非晶質シリコン層(多結晶シリコン層)4、シリコン酸化膜3を加工する(図6参照)。次いで、レジストを除去する。尚、レジストの除去処理は、シリコン窒化膜10を加工した直後であっても良い。また、ゲート電極形成領域MG−MG間のシリコン酸化膜3も加工しているが、残存させても良い。
【0028】
加工形成された多結晶シリコン層4、9は、それぞれ中央部で濃く、端部に向かうにしたがい薄くなるドーパント(P)濃度勾配を有している。
この後、ゲート電極MGの側面(即ち、ワードラインの側面)が露出した状態で、熱酸化処理を実施する。具体的には、酸素雰囲気下で、950〜1100℃、20〜60秒の熱酸化処理を実施する。この工程で、制御ゲート電極CG用の非晶質シリコン層9および浮遊ゲート電極FG用の非晶質シリコン層4は多結晶化される。また、非晶質シリコン層4、9の側面がそれぞれ酸化される。この酸化においては、ドーパント(P)の濃度の違いによって酸化の進行度合いが異なり、P濃度の濃い各非晶質シリコン層の上下方向における中間領域(図7において、符号4d、9dで示す領域)で酸化膜厚が最大となり、上下端部に向かうにしたがって酸化膜厚が減少するようにシリコン酸化膜が形成される。
【0029】
続いて、図8に示すように、薬液を用いたエッチングにより、浮遊ゲート電極FGおよび制御ゲート電極CGの側壁に形成されたシリコン酸化膜を選択的に除去する。本工程により、ゲート電極MGの側面(即ち、ワードラインの側面)のうちの、制御ゲート電極CG9および浮遊ゲート電極FG4の側面に、凹部11および凹部12が形成される。凹部11および凹部12は、全体として浅底形状の凹部であり、その上下方向の中間部分が深く、上下端部が浅い形状である。すなわち、各ゲート電極MGは、それぞれ制御ゲート電極6および浮遊ゲート電極4の上下方向における中間部のゲート幅が上下端部のゲート幅より狭い形状となるように形成される。
【0030】
各ゲート電極MGの制御ゲート電極6および浮遊ゲート電極4のそれぞれに凹部11、12が形成されることにより、隣接するゲート電極間の距離は制御ゲート電極6および浮遊ゲート電極4それぞれの中央付近で最大となりそれぞれの端部に向かうに従い減少する構成となる。
【0031】
次に、図9に示すように、ゲート電極MG−MG間(即ち、ワードライン間)にLP−CVD法により、シリコン酸化膜7を形成する。この場合、具体的には、600〜700℃の範囲で、テトラエトキシシラン(TEOS)を100〜1000sccm供給し、ゲート電極MG−MG間にシリコン酸化膜7を埋め込む。本工程において、シリコン酸化膜7は、ゲート電極MGの側面に沿って一様に形成されるため、上記凹部11、12に対応する部分には、最終的に何も成膜されないボイド、即ち、 エアギャップ8が形成される。
【0032】
この後、図10に示すように、ゲート電極MG−MG間のシリコン酸化膜7を部分的に除去すると共に、ハードマスク用のシリコン窒化膜10を除去する。次いで、図11に示すように、制御ゲート電極CG用の多結晶シリコン層9およびシリコン酸化膜7上に金属膜13をスパッタにより形成する。この場合、金属膜13としては、Co、Ni、Ru、W等の金属を用いる。
【0033】
次に、熱処理により、金属膜13と多結晶シリコン層9とを化合させることによって、制御ゲート電極CG用の金属シリサイド膜6を形成する。この後、未反応の金属膜13を剥離する金属剥離処理を行なうことにより、図3に示す構成を得る。
【0034】
このような構成の本実施形態によれば、ゲート電極MGの側面に凹部11、12を形成することにより、ゲート電極MG−MG間にシリコン酸化膜7が存在しないボイド、即ち、シリコン酸化膜7が埋まらないエアギャップ8を確実に形成することができる。これにより、ゲート電極MG−MG間の隣接メモリセル間容量を効果的に抑制することができ、従って、メモリセルに対して書き込みまたは読み出し動作をさせる際、誤書き込みや誤読み出しを防止することができる。特に、本実施形態の場合、制御ゲート電極CG用の非晶質シリコン層9および浮遊ゲート電極FG用の非晶質シリコン層4のP濃度プロファイルを適宜調整することにより、深さや横方向の大きさ等が種々異なる形状のエアギャップ8を形成することが可能となる。
【0035】
(他の実施形態)
本発明は、上記実施形態にのみ限定されるものではなく、次のように変形または拡張できる。
【0036】
上記実施形態では、ワードラインの側面に凹部11、12を形成するときに、非晶質シリコン層4、9内にP濃度差を設け、P濃度差による酸化速度の違いを利用し、形成されたシリコン酸化膜を薬液を用いたエッチングにより除去して、凹部11、12を形成したが、これに代えて、非晶質シリコン層4、9内にP濃度差を設け、P濃度差によるドライエッチング速度の違いを利用して凹部11、12を形成するように構成しても良い。
【0037】
この場合、具体的には、非晶質シリコン層4、9内にP濃度差を設けるまでの工程、即ち、図4〜図6までの工程は、上記実施形態と同じである。この後、ゲート電極MGの側面が露出した状態(図6に示す状態)で、ドライエッチング処理を実施する。この場合、オクタフルオロシクロブテン(C4F8)ガスを用い、シリコン基板に対して高選択な条件でドライエッチングする。この工程において、制御ゲート電極CG用の非晶質シリコン層9および浮遊ゲート電極FG用の非晶質シリコン層4は、その内部のP濃度の違いによって、ドライエッチングの進行度合いが異なるため、P濃度の濃い領域のみ選択的にエッチングされることから、図8に示す構成が得られる。尚、この後の工程(図9、図10、図11、図3)は、上記実施形態と同じである。そして、このような構成の変形実施形態においても、上記実施形態とほぼ同じ作用効果を得ることができる。
【0038】
また、本発明はNAND型フラッシュメモリ装置に限らず、NOR型、AND型などその他の不揮発性半導体装置に適用することができる。
【図面の簡単な説明】
【0039】
【図1】本発明の第1の実施形態に係るメモリセル領域の電気的構成を示す図
【図2】模式的に示す平面図
【図3】図2のA−A線に沿って示す模式的な縦断側面図
【図4】製造工程の一段階を模式的に示す縦断側面図(その1)
【図5】制御ゲート電極CG用の多結晶シリコン層(非晶質シリコン層)を拡大して模式的に示す縦断側面図
【図6】製造工程の一段階を模式的に示す縦断側面図(その2)
【図7】製造工程の一段階を模式的に示す縦断側面図(その3)
【図8】製造工程の一段階を模式的に示す縦断側面図(その4)
【図9】製造工程の一段階を模式的に示す縦断側面図(その5)
【図10】製造工程の一段階を模式的に示す縦断側面図(その6)
【図11】製造工程の一段階を模式的に示す縦断側面図(その7)
【符号の説明】
【0040】
図面中、1はフラッシュメモリ装置、2はシリコン基板、3はシリコン酸化膜、4は多結晶シリコン層、5はゲート間絶縁膜、6は金属シリサイド層、7はシリコン酸化膜、8はエアギャップ、9は多結晶シリコン層、9aはアンドープ非晶質シリコン層、9bはPドープ非晶質シリコン層、9cはアンドープ非晶質シリコン層、11、12は凹部である。
【技術分野】
【0001】
本発明は、隣接メモリセル間にエアギャップを存在させるように構成された半導体装置およびその製造方法に関する。
【背景技術】
【0002】
フラッシュメモリ装置は、電源の供給がなくても記憶を保持できるため、例えばマルチメディアカード用の記憶素子として広く普及している。近年更なる大容量化が望まれており、メモリセルをさらに高集積化する必要がある。メモリセルの高集積化にともなう問題点として、隣接セル間容量の増大があげられる。通常の素子の構造においては、隣接メモリセルのゲート電極間に絶縁体として、シリコン酸化物を埋め込んでいる。これは、シリコン酸化物の形成方法が容易であると共に、他の絶縁体として一般的に用いられているシリコン窒化物と比較して、誘電率が約半分であり、隣接メモリセル間容量を低下させることが可能であるためである。しかし、メモリセル間隔が狭くなってくると、隣接メモリセル間容量は、その距離に反比例して増大するため、素子の動作速度が遅くなったり、誤動作(誤書き込みや誤読み出し)が発生することがあった。
【0003】
そこで、隣接メモリセル間容量を低下させるために、隣接メモリセルのゲート電極間に何も形成しない構成、つまり、誘電率が最小のエアギャップを存在させる構成が考えられている(特許文献1参照)。しかし、従来はゲート電極間にシリコン酸化膜を埋め込む際に、各ゲート電極の上部がシリコン酸化膜で塞がれることでエアギャップを形成していたが、この方法では制御良くエアギャップを形成するのは困難であった。
【特許文献1】特開2007−157927号公報
【発明の開示】
【発明が解決しようとする課題】
【0004】
本発明は、ゲート電極間にエアギャップを制御良く形成することができる半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【0005】
本発明の半導体装置の製造方法は、半導体基板上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に浮遊ゲート電極用の多結晶シリコン層を形成する工程であって、前記多結晶シリコン層の上下方向の中間部のドーパント濃度を、前記多結晶シリコン層の上下部のドーパント濃度よりも高くするように形成する工程と、前記浮遊ゲート電極用の多結晶シリコン層上にゲート間絶縁膜を形成する工程と、前記ゲート間絶縁膜上に制御ゲート電極用の多結晶シリコン層を形成する工程であって、前記多結晶シリコン層の上下方向の中間部のドーパント濃度を、前記多結晶シリコン層の上下部のドーパント濃度よりも高くするように形成する工程と、前記制御ゲート電極用の多結晶シリコン層上に形成されたマスクパターンをマスクとして前記各多結晶シリコン層および前記ゲート間絶縁膜を分断し、複数のゲート電極を形成する工程と、前記複数のゲート電極の側面が露出した状態で熱酸化処理を行なう工程と、薬液を用いたエッチングにより、シリコン酸化膜を選択的に除去して、前記制御ゲート電極用の多結晶シリコン層および前記浮遊ゲート電極用の多結晶シリコン層の各側面に凹部を形成する工程と、前記複数のゲート電極間に絶縁膜を埋め込み、埋め込まれた絶縁膜の中の前記凹部に対応する部分に エアギャップを形成する工程とを備えたところに特徴を有する。
【発明の効果】
【0006】
本発明によれば、ゲート電極間にエアギャップを制御良く形成することができる。
【発明を実施するための最良の形態】
【0007】
(第1の実施形態)
以下、本発明をNAND型のフラッシュメモリ装置に適用した第1の実施形態について図1ないし図11を参照しながら説明する。尚、以下の参照図面において、同一または類似の部分には同一又は類似の符号で表している。但し、図面は模式的なものであり、本実施形態に係る特徴部分を中心に示すもので、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なる。
【0008】
まず、本実施形態に係るNAND型フラッシュメモリ装置1の電気的構成を説明する。図1は、NAND型のフラッシュメモリ装置1のメモリセル領域に形成されるメモリセルアレイの一部を示す等価回路図である。
【0009】
NAND型フラッシュメモリ装置1のメモリセルアレイArは、2(複数)個の選択ゲートトランジスタTrs1、Trs2と、当該選択ゲートトランジスタTrs1、Trs2間に対して直列接続された複数個(例えば32個:2のn乗個(nは正の整数))のメモリセルトランジスタTrmとからなるNANDセルユニット(ストリングユニット)Suが行列状に形成されることにより構成されている。
【0010】
NANDセルユニットSu内において、複数個のメモリセルトランジスタTrmは隣接するもの同士でソース/ドレイン領域を共用して形成されている。図1中X方向(ワード線方向、ゲート幅方向に相当)に配列されたメモリセルトランジスタTrmは、ワード線(制御ゲート線)WLにより共通接続されている。また、図1中X方向に配列された選択ゲートトランジスタTrs1は選択ゲート線SGL1で共通接続され、選択ゲートトランジスタTrs2は選択ゲート線SGL2で共通接続されている。
【0011】
選択ゲートトランジスタTrs1のドレイン領域にはビット線コンタクトCBが接続されている。このビット線コンタクトCBは図1中X方向に直交するY方向(ゲート長方向、ビット線方向に相当)に延びるビット線BLに接続されている。また、選択ゲートトランジスタTrs2はソース領域を介してソース線SLに接続されている。
【0012】
図2はメモリセル領域の一部のレイアウトパターンを示す平面図である。また、図3は、図2のA−A線に沿う断面図を模式的に示している。半導体基板としてのシリコン基板2には、STI(Shallow Trench Isolation)構造の素子分離領域Sbが図2中Y方向に沿って形成されている。この素子分離領域Sbは、X方向に所定間隔で複数本並設されている。これにより、素子領域(活性領域:アクティブエリア)Saが、図2中のY方向に沿って形成されており、X方向に複数に分離形成されている。
【0013】
ワード線WLは、素子領域Saに交差してX方向に沿って形成されており、Y方向に離間して複数本形成されている。また、一対の選択ゲートトランジスタの選択ゲート線SGL1が図2中X方向に沿って形成されている。一対の選択ゲート線SGL1間の素子領域Sa上にはビット線コンタクトCBがそれぞれ形成されている。
【0014】
ワード線WLと交差する素子領域Sa上にはメモリセルトランジスタのゲート電極MG(積層ゲート電極に相当)が形成されている。選択ゲート線SGL1と交差する素子領域Sa上には選択ゲートトランジスタのゲート電極SGが形成されている。
【0015】
図3は、図2中のA−A線に沿う断面図(製造工程の途中の状態の断面図)を模式的に示し、素子領域Sa上のメモリセルトランジスタのゲート電極MGとその周辺構造を中心に示している。この図3に示すように、メモリセルトランジスタのゲート電極MGは、シリコン基板2上にシリコン酸化膜3を介して、多結晶シリコン層4、ゲート間絶縁膜5、金属シリサイド層6を順に積層した構造をなしている。
【0016】
シリコン酸化膜3は、シリコン基板2の表面が熱酸化処理されることによって形成され、ゲート絶縁膜、トンネル絶縁膜として機能する膜である。多結晶シリコン層4は、リン等の不純物がドープされており、浮遊ゲート電極FGとして構成される。金属シリサイド層6は、制御ゲート電極CGとして機能するように形成された合金層であり、ワード線WLの抵抗値を低減させる。尚、制御ゲート電極CGを、すべて金属シリサイド層から構成する代わりに、多結晶シリコン層と金属シリサイド層の2層構造で構成しても良い。
【0017】
ゲート間絶縁膜5は、浮遊ゲート電極FGおよび制御ゲート電極CG間の絶縁膜、多結晶シリコン層4および金属シリサイド層6の導電層間絶縁膜として機能する絶縁膜である。このゲート間絶縁膜5は、例えばONO膜、即ち、シリコン酸化膜−シリコン窒化膜−シリコン酸化膜の積層膜で構成されている。なお、ゲート間絶縁膜5としてアルミナ等の高誘電率膜で構成してもよい。
【0018】
また、メモリセルトランジスタのゲート電極MG−MG間のシリコン基板2の表層には、ソース/ドレイン領域として低濃度の不純物拡散層(図示しない)が形成されている。そして、各ゲート電極MG−MG間のシリコン基板2上には、シリコン酸化膜7が電極間絶縁膜として形成されている。更に、ゲート電極MG−MG間におけるシリコン酸化膜7の中には、何も形成しない空洞またはボイド、即ち、エアギャップ8が形成されている。
【0019】
尚、上記シリコン酸化膜7の上には、層間絶縁膜(図示しない)が形成され、この層間絶縁膜の上にはバリア膜としてシリコン窒化膜(図示しない)形成され、更に、上記シリコン窒化膜の上には層間絶縁膜(図示しない)が形成されている。
【0020】
次に、上記構造の製造方法について図4ないし図11を参照しながら説明する。尚、以下の説明では、本実施形態に係る特徴部分を中心に説明するが、本発明では以下に説明する工程のうち何れかを必要に応じて省いても良いし、図示しないその他の領域の構造を形成するために必要な工程があれば付加しても良い。
【0021】
まず、図4に示すように、シリコン基板2に熱酸化処理を施しシリコン酸化膜3を形成し、次にLP−CVD法により多結晶シリコン層4、ゲート間絶縁膜5、多結晶シリコン層9を順次積層形成する。ここで、浮遊ゲート電極FG用の多結晶シリコン層4および制御ゲート電極CG用の多結晶シリコン層9を形成する方法について、図5を参照して説明する。なお、図5は制御ゲート電極CG用の多結晶シリコン層9の形成方法を説明する図であるが、浮遊ゲート電極FG用の多結晶シリコン層4も同じ方法で形成される。この図5に示すように、まず、ゲート間絶縁膜5上に、アンドープ非晶質シリコン層9aを、第1の所定膜厚Xnm形成する。このアンドープ非晶質シリコン層9aは、500〜530℃に加熱した炉内にシラン(SiH4)ガスを200〜1000sccm流入させて形成する。
【0022】
続いて、このアンドープ非晶質シリコン層9a上にリン(P)をドーパントとしたドープ非晶質シリコン層9bを第2の所定膜厚Ynm形成する。このPドープ非晶質シリコン層9bの形成条件は、上記アンドープ非晶質シリコン層9aの上記した形成条件に、ホスフィン(PH3)を数〜200sccmの範囲で供給して形成する。次いで、Pドープ非晶質シリコン層6b上にアンドープ非晶質シリコン層9cを第3の所定膜厚Znm形成する。このアンドープ非晶質シリコン層9cの形成条件は、上記アンドープ非晶質シリコン層9aの形成条件と同じである。
【0023】
上述したように、多結晶シリコン層4、9は、それぞれPがドープされた非晶質シリコン層を上下に挟むようにアンドープ非晶質シリコン層が設けられた構成となっている。換言すると、多結晶シリコン層4、9は、それぞれアンドープ非晶質シリコン層からなる上層、下層と、Pドープ非晶質シリコン層からなる中間層から構成されている。
【0024】
尚、上記したアンドープ非晶質シリコン層9a、Pドープ非晶質シリコン層9bおよびアンドープ非晶質シリコン層9cは、同一装置にて連続して成膜を行って形成しても良いし、同一装置にて各層毎に成膜を一時中断して形成しても良いし、また、別の装置にて各層を成膜処理するように構成しても良い。この場合、各層の成膜を一時中断したり、複数の装置にて成膜を実施したりすると、各層の境界に自然酸化膜を形成することができるから、次工程以降に高温工程があった場合に、3つの層中にPが均一に拡散することを抑制できる。尚、各層の膜厚、X、Y、Znmは、所望の膜厚にそれぞれ調整することが可能である。
【0025】
そして、浮遊ゲート電極FG用の多結晶シリコン層4も、上記制御ゲート電極CG用の多結晶シリコン層9と同様にして、アンドープ非晶質シリコン層、Pドープ非晶質シリコン層およびアンドープ非晶質シリコン層から構成されている。
【0026】
この後、上記制御ゲート電極CG用の多結晶シリコン層9(非晶質シリコン層9a、9b、9c)上に、これを加工するためのハードマスクとしてシリコン窒化膜10を形成する(図6参照)。このシリコン窒化膜10の形成時に温度を上げすぎると、制御ゲート電極CG用の非晶質シリコン層9a、9b、9cの中のドーパントPが各層内に均一に拡散してしまうおそれがある。このため、シリコン窒化膜10を形成する方法として、ドーパントPが均一に拡散しない500℃以下の低温で形成可能な成膜方法を用いる。
【0027】
次に、シリコン窒化膜10の上にレジスト(図示しない)を塗布してフォトリソグラフィ処理によりパターンニングし、ドライエッチング処理(例えばRIE(Reactive Ion Etching)法)によりシリコン窒化膜10を加工する(図6参照)。続いて、当該加工されたシリコン窒化膜10をマスクとしてRIE法によるエッチング処理にてメモリセルトランジスタのゲート電極MG形成用の積層膜、即ち、非晶質シリコン層(多結晶シリコン層)9、ゲート間絶縁膜5、非晶質シリコン層(多結晶シリコン層)4、シリコン酸化膜3を加工する(図6参照)。次いで、レジストを除去する。尚、レジストの除去処理は、シリコン窒化膜10を加工した直後であっても良い。また、ゲート電極形成領域MG−MG間のシリコン酸化膜3も加工しているが、残存させても良い。
【0028】
加工形成された多結晶シリコン層4、9は、それぞれ中央部で濃く、端部に向かうにしたがい薄くなるドーパント(P)濃度勾配を有している。
この後、ゲート電極MGの側面(即ち、ワードラインの側面)が露出した状態で、熱酸化処理を実施する。具体的には、酸素雰囲気下で、950〜1100℃、20〜60秒の熱酸化処理を実施する。この工程で、制御ゲート電極CG用の非晶質シリコン層9および浮遊ゲート電極FG用の非晶質シリコン層4は多結晶化される。また、非晶質シリコン層4、9の側面がそれぞれ酸化される。この酸化においては、ドーパント(P)の濃度の違いによって酸化の進行度合いが異なり、P濃度の濃い各非晶質シリコン層の上下方向における中間領域(図7において、符号4d、9dで示す領域)で酸化膜厚が最大となり、上下端部に向かうにしたがって酸化膜厚が減少するようにシリコン酸化膜が形成される。
【0029】
続いて、図8に示すように、薬液を用いたエッチングにより、浮遊ゲート電極FGおよび制御ゲート電極CGの側壁に形成されたシリコン酸化膜を選択的に除去する。本工程により、ゲート電極MGの側面(即ち、ワードラインの側面)のうちの、制御ゲート電極CG9および浮遊ゲート電極FG4の側面に、凹部11および凹部12が形成される。凹部11および凹部12は、全体として浅底形状の凹部であり、その上下方向の中間部分が深く、上下端部が浅い形状である。すなわち、各ゲート電極MGは、それぞれ制御ゲート電極6および浮遊ゲート電極4の上下方向における中間部のゲート幅が上下端部のゲート幅より狭い形状となるように形成される。
【0030】
各ゲート電極MGの制御ゲート電極6および浮遊ゲート電極4のそれぞれに凹部11、12が形成されることにより、隣接するゲート電極間の距離は制御ゲート電極6および浮遊ゲート電極4それぞれの中央付近で最大となりそれぞれの端部に向かうに従い減少する構成となる。
【0031】
次に、図9に示すように、ゲート電極MG−MG間(即ち、ワードライン間)にLP−CVD法により、シリコン酸化膜7を形成する。この場合、具体的には、600〜700℃の範囲で、テトラエトキシシラン(TEOS)を100〜1000sccm供給し、ゲート電極MG−MG間にシリコン酸化膜7を埋め込む。本工程において、シリコン酸化膜7は、ゲート電極MGの側面に沿って一様に形成されるため、上記凹部11、12に対応する部分には、最終的に何も成膜されないボイド、即ち、 エアギャップ8が形成される。
【0032】
この後、図10に示すように、ゲート電極MG−MG間のシリコン酸化膜7を部分的に除去すると共に、ハードマスク用のシリコン窒化膜10を除去する。次いで、図11に示すように、制御ゲート電極CG用の多結晶シリコン層9およびシリコン酸化膜7上に金属膜13をスパッタにより形成する。この場合、金属膜13としては、Co、Ni、Ru、W等の金属を用いる。
【0033】
次に、熱処理により、金属膜13と多結晶シリコン層9とを化合させることによって、制御ゲート電極CG用の金属シリサイド膜6を形成する。この後、未反応の金属膜13を剥離する金属剥離処理を行なうことにより、図3に示す構成を得る。
【0034】
このような構成の本実施形態によれば、ゲート電極MGの側面に凹部11、12を形成することにより、ゲート電極MG−MG間にシリコン酸化膜7が存在しないボイド、即ち、シリコン酸化膜7が埋まらないエアギャップ8を確実に形成することができる。これにより、ゲート電極MG−MG間の隣接メモリセル間容量を効果的に抑制することができ、従って、メモリセルに対して書き込みまたは読み出し動作をさせる際、誤書き込みや誤読み出しを防止することができる。特に、本実施形態の場合、制御ゲート電極CG用の非晶質シリコン層9および浮遊ゲート電極FG用の非晶質シリコン層4のP濃度プロファイルを適宜調整することにより、深さや横方向の大きさ等が種々異なる形状のエアギャップ8を形成することが可能となる。
【0035】
(他の実施形態)
本発明は、上記実施形態にのみ限定されるものではなく、次のように変形または拡張できる。
【0036】
上記実施形態では、ワードラインの側面に凹部11、12を形成するときに、非晶質シリコン層4、9内にP濃度差を設け、P濃度差による酸化速度の違いを利用し、形成されたシリコン酸化膜を薬液を用いたエッチングにより除去して、凹部11、12を形成したが、これに代えて、非晶質シリコン層4、9内にP濃度差を設け、P濃度差によるドライエッチング速度の違いを利用して凹部11、12を形成するように構成しても良い。
【0037】
この場合、具体的には、非晶質シリコン層4、9内にP濃度差を設けるまでの工程、即ち、図4〜図6までの工程は、上記実施形態と同じである。この後、ゲート電極MGの側面が露出した状態(図6に示す状態)で、ドライエッチング処理を実施する。この場合、オクタフルオロシクロブテン(C4F8)ガスを用い、シリコン基板に対して高選択な条件でドライエッチングする。この工程において、制御ゲート電極CG用の非晶質シリコン層9および浮遊ゲート電極FG用の非晶質シリコン層4は、その内部のP濃度の違いによって、ドライエッチングの進行度合いが異なるため、P濃度の濃い領域のみ選択的にエッチングされることから、図8に示す構成が得られる。尚、この後の工程(図9、図10、図11、図3)は、上記実施形態と同じである。そして、このような構成の変形実施形態においても、上記実施形態とほぼ同じ作用効果を得ることができる。
【0038】
また、本発明はNAND型フラッシュメモリ装置に限らず、NOR型、AND型などその他の不揮発性半導体装置に適用することができる。
【図面の簡単な説明】
【0039】
【図1】本発明の第1の実施形態に係るメモリセル領域の電気的構成を示す図
【図2】模式的に示す平面図
【図3】図2のA−A線に沿って示す模式的な縦断側面図
【図4】製造工程の一段階を模式的に示す縦断側面図(その1)
【図5】制御ゲート電極CG用の多結晶シリコン層(非晶質シリコン層)を拡大して模式的に示す縦断側面図
【図6】製造工程の一段階を模式的に示す縦断側面図(その2)
【図7】製造工程の一段階を模式的に示す縦断側面図(その3)
【図8】製造工程の一段階を模式的に示す縦断側面図(その4)
【図9】製造工程の一段階を模式的に示す縦断側面図(その5)
【図10】製造工程の一段階を模式的に示す縦断側面図(その6)
【図11】製造工程の一段階を模式的に示す縦断側面図(その7)
【符号の説明】
【0040】
図面中、1はフラッシュメモリ装置、2はシリコン基板、3はシリコン酸化膜、4は多結晶シリコン層、5はゲート間絶縁膜、6は金属シリサイド層、7はシリコン酸化膜、8はエアギャップ、9は多結晶シリコン層、9aはアンドープ非晶質シリコン層、9bはPドープ非晶質シリコン層、9cはアンドープ非晶質シリコン層、11、12は凹部である。
【特許請求の範囲】
【請求項1】
半導体基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に浮遊ゲート電極用の多結晶シリコン層を形成する工程であって、前記多結晶シリコン層の上下方向の中間部のドーパント濃度を、前記多結晶シリコン層の上下部のドーパント濃度よりも高くするように形成する工程と、
前記浮遊ゲート電極用の多結晶シリコン層上にゲート間絶縁膜を形成する工程と、
前記ゲート間絶縁膜上に制御ゲート電極用の多結晶シリコン層を形成する工程であって、前記多結晶シリコン層の上下方向の中間部のドーパント濃度を、前記多結晶シリコン層の上下部のドーパント濃度よりも高くするように形成する工程と、
前記制御ゲート電極用の多結晶シリコン層上に形成されたマスクパターンをマスクとして前記各多結晶シリコン層および前記ゲート間絶縁膜を分断し、複数のゲート電極を形成する工程と、
前記複数のゲート電極の側面が露出した状態で熱酸化処理を行なう工程と、
薬液を用いたエッチングにより、シリコン酸化膜を選択的に除去して、前記制御ゲート電極用の多結晶シリコン層および前記浮遊ゲート電極用の多結晶シリコン層の各側面に凹部を形成する工程と、
前記複数のゲート電極間に絶縁膜を埋め込み、埋め込まれた絶縁膜の中の前記凹部に対応する部分に エアギャップを形成する工程と
を備えたことを特徴とする半導体装置の製造方法。
【請求項2】
半導体基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に浮遊ゲート電極用の多結晶シリコン層を形成する工程であって、前記多結晶シリコン層の上下方向の中間部のドーパント濃度を、前記多結晶シリコン層の上下部のドーパント濃度よりも高くするように形成する工程と、
前記浮遊ゲート電極用の多結晶シリコン層上にゲート間絶縁膜を形成する工程と、
前記ゲート間絶縁膜上に制御ゲート電極用の多結晶シリコン層を形成する工程であって、前記多結晶シリコン層の上下方向の中間部のドーパント濃度を、前記多結晶シリコン層の上下部のドーパント濃度よりも高くするように形成する工程と、
前記制御ゲート電極用の多結晶シリコン層上に形成されたマスクパターンをマスクとして前記各多結晶シリコン層および前記ゲート間絶縁膜を分断し、複数のゲート電極を形成する工程と、
前記複数のゲート電極の側面が露出した状態でドライエッチングを行なうことにより、前記制御ゲート電極用の多結晶シリコン層および前記浮遊ゲート電極用の多結晶シリコン層の各側面に凹部を形成する工程と、
前記複数のゲート電極間に絶縁膜を埋め込み、埋め込まれた絶縁膜の中の前記凹部に対応する部分に エアギャップを形成する工程と
を備えたことを特徴とする半導体装置の製造方法。
【請求項3】
前記多結晶シリコン層にドープするドーパントは、リン(P)であることを特徴とする請求項1または2記載の半導体装置の製造方法。
【請求項4】
半導体基板と、
前記半導体基板の表面に形成されたトンネル絶縁膜と、
前記トンネル絶縁膜上に形成された複数のゲート電極であって、それぞれ、前記トンネル絶縁膜上に形成された浮遊ゲート電極と、前記浮遊ゲート電極上に形成されたゲート間絶縁膜と、前記ゲート間絶縁膜上に形成された制御ゲート電極とを有するゲート電極と、
前記ゲート電極間の前記半導体基板上に形成された電極間絶縁膜と
を具備し、
前記複数のゲート電極の前記浮遊ゲート電極および前記制御ゲート電極は、それぞれ中間部のゲート幅が端部のゲート幅より狭い形状を有し、
前記電極間絶縁膜の前記浮遊ゲート電極および前記制御ゲート電極の前記中間部に対応する部分にエアギャップが形成されていることを特徴とする半導体装置。
【請求項1】
半導体基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に浮遊ゲート電極用の多結晶シリコン層を形成する工程であって、前記多結晶シリコン層の上下方向の中間部のドーパント濃度を、前記多結晶シリコン層の上下部のドーパント濃度よりも高くするように形成する工程と、
前記浮遊ゲート電極用の多結晶シリコン層上にゲート間絶縁膜を形成する工程と、
前記ゲート間絶縁膜上に制御ゲート電極用の多結晶シリコン層を形成する工程であって、前記多結晶シリコン層の上下方向の中間部のドーパント濃度を、前記多結晶シリコン層の上下部のドーパント濃度よりも高くするように形成する工程と、
前記制御ゲート電極用の多結晶シリコン層上に形成されたマスクパターンをマスクとして前記各多結晶シリコン層および前記ゲート間絶縁膜を分断し、複数のゲート電極を形成する工程と、
前記複数のゲート電極の側面が露出した状態で熱酸化処理を行なう工程と、
薬液を用いたエッチングにより、シリコン酸化膜を選択的に除去して、前記制御ゲート電極用の多結晶シリコン層および前記浮遊ゲート電極用の多結晶シリコン層の各側面に凹部を形成する工程と、
前記複数のゲート電極間に絶縁膜を埋め込み、埋め込まれた絶縁膜の中の前記凹部に対応する部分に エアギャップを形成する工程と
を備えたことを特徴とする半導体装置の製造方法。
【請求項2】
半導体基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に浮遊ゲート電極用の多結晶シリコン層を形成する工程であって、前記多結晶シリコン層の上下方向の中間部のドーパント濃度を、前記多結晶シリコン層の上下部のドーパント濃度よりも高くするように形成する工程と、
前記浮遊ゲート電極用の多結晶シリコン層上にゲート間絶縁膜を形成する工程と、
前記ゲート間絶縁膜上に制御ゲート電極用の多結晶シリコン層を形成する工程であって、前記多結晶シリコン層の上下方向の中間部のドーパント濃度を、前記多結晶シリコン層の上下部のドーパント濃度よりも高くするように形成する工程と、
前記制御ゲート電極用の多結晶シリコン層上に形成されたマスクパターンをマスクとして前記各多結晶シリコン層および前記ゲート間絶縁膜を分断し、複数のゲート電極を形成する工程と、
前記複数のゲート電極の側面が露出した状態でドライエッチングを行なうことにより、前記制御ゲート電極用の多結晶シリコン層および前記浮遊ゲート電極用の多結晶シリコン層の各側面に凹部を形成する工程と、
前記複数のゲート電極間に絶縁膜を埋め込み、埋め込まれた絶縁膜の中の前記凹部に対応する部分に エアギャップを形成する工程と
を備えたことを特徴とする半導体装置の製造方法。
【請求項3】
前記多結晶シリコン層にドープするドーパントは、リン(P)であることを特徴とする請求項1または2記載の半導体装置の製造方法。
【請求項4】
半導体基板と、
前記半導体基板の表面に形成されたトンネル絶縁膜と、
前記トンネル絶縁膜上に形成された複数のゲート電極であって、それぞれ、前記トンネル絶縁膜上に形成された浮遊ゲート電極と、前記浮遊ゲート電極上に形成されたゲート間絶縁膜と、前記ゲート間絶縁膜上に形成された制御ゲート電極とを有するゲート電極と、
前記ゲート電極間の前記半導体基板上に形成された電極間絶縁膜と
を具備し、
前記複数のゲート電極の前記浮遊ゲート電極および前記制御ゲート電極は、それぞれ中間部のゲート幅が端部のゲート幅より狭い形状を有し、
前記電極間絶縁膜の前記浮遊ゲート電極および前記制御ゲート電極の前記中間部に対応する部分にエアギャップが形成されていることを特徴とする半導体装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【公開番号】特開2009−302116(P2009−302116A)
【公開日】平成21年12月24日(2009.12.24)
【国際特許分類】
【出願番号】特願2008−151625(P2008−151625)
【出願日】平成20年6月10日(2008.6.10)
【出願人】(000003078)株式会社東芝 (54,554)
【Fターム(参考)】
【公開日】平成21年12月24日(2009.12.24)
【国際特許分類】
【出願日】平成20年6月10日(2008.6.10)
【出願人】(000003078)株式会社東芝 (54,554)
【Fターム(参考)】
[ Back to top ]