【課題】 単結晶ベースを有するヘテロ構造バイポーラ・トランジスタ及びこれに関連する方法を提供すること。
【解決手段】 ヘテロ構造バイポーラ・トランジスタ（ＨＢＴ）及び関連する方法が開示される。一実施形態において、ＨＢＴは、基板と、基板の上のポリシリコン・エミッタと、基板内のコレクタと、コレクタに隣接した少なくとも１つの分離領域と、各分離領域の上に延びる単結晶シリコン・ゲルマニウムを含む真性ベースと、単結晶外部ベースとを含む。１つの方法は、分離領域の形成を、後で誘電体に変換される注入された多孔質シリコンの形成と置き換えるステップを含む。結果的に、分離領域の上に横方向の寸法が拡張された単結晶シリコン・ゲルマニウム・ベース・プロファイル層を形成することができる。 （もっと読む）

【課題】ゲート電極を好適な仕事関数を有する導電材料から構成することができ、ゲート電極の構成材料と層間絶縁層のエッチング条件との関係を考慮する必要のない半導体装置を提供する。
【解決手段】ＮＭＩＳＦＥＴ及びＰＭＩＳＦＥＴを含む半導体装置であって、各ゲート電極32A,32Bは、層間絶縁層の下層部28Aに設けられたゲート電極形成用開口部に埋め込まれており、ＮＭＩＳＦＥＴのゲート電極32Aの少なくとも底面部と側面部は第１の導電材料33Aから構成されており、ＰＭＩＳＦＥＴのゲート電極32Bの少なくとも底面部と側面部は第１の導電材料とは異なる第２の導電材料33Bから構成されており、各ゲート電極32A,32Bの頂面上には、導電性を有する保護層35A,35Bが形成されており、各ゲート電極用コンタクトプラグ44A,44Bは、保護層35A,35Bを介して、各ゲート電極32A,32Bの頂面に接続されている。 （もっと読む）

【課題】 ダマシンゲート技術等を用いてゲート電極が作製される半導体装置において、半導体装置の微細化等を可能にする。
【解決手段】 Ｎ型ＭＩＳトランジスタ及びＰ型ＭＩＳトランジスタそれぞれのゲート電極が半導体基板に形成された凹部内にゲート絶縁膜を介して形成されている半導体装置であって、Ｎ型ＭＩＳトランジスタ及びＰ型ＭＩＳトランジスタの一方のゲート電極は第１の金属含有膜Ｆ１及び第１の金属含有膜上の第２の金属含有膜Ｆ２の積層構造によって構成され、Ｎ型ＭＩＳトランジスタ及びＰ型ＭＩＳトランジスタの他方のゲート電極は第３の金属含有膜Ｆ３及び第３の金属含有膜上の第２の金属含有膜Ｆ２の積層構造によって構成されている。 （もっと読む）

【課題】素子構造部にダメージを与えずに側壁スペーサ膜等を除去し、高集積化された高性能な半導体装置を製造することができる半導体装置の製造方法を提供する。
【解決手段】被処理基体上にＧｅＣＯＨまたはＧｅＣＨからなる第１の薄膜を形成すると、この第１の薄膜の一部を除去する工程と、第１の薄膜の除去された部位を介して被処理基体に所定の処理を施す処理工程と、第1の薄膜を除去する工程とを備えたことを特徴とする。ＧｅＣＯＨまたはＧｅＣＨからなる側壁スペーサ膜３０を用い、ソース、ドレイン領域形成処理を行った後、これを除去する。 （もっと読む）

【課題】リーク電流が少ない半導体装置の製造方法を提供する。
【解決手段】ＧａＮ層３上に形成された第１の半導体層４上の一部の領域に無機膜５を形成すると共に、無機膜５を介して相互に対向する領域に電極６及び７を形成する。第１の半導体層４はＡｌＧａＮ層とする。次に、第１の半導体層４上における無機膜５と電極６とに挟まれた領域、及び無機膜５と電極７とに挟まれた領域の各々に、第２の半導体層８を形成する。第２の半導体層８としては、ＭＯＣＶＤ法によりＡｌＧａＮ層を形成する。その後、無機膜５を除去し、凹み９を形成する。次に、絶縁膜１０を形成し、凹み９内に電極１１を形成する。これにより、半導体装置１９が作製される。 （もっと読む）

【課題】 ゲート長の異なるＭＩＳＦＥＴ間のしきい値のばらつきを抑制した半導体装置及びその製造方法を提供すること。
【解決手段】 半導体基板１００の第一及び第二領域１１２、１１３上にゲート絶縁膜１０３及びダミー層１１１を形成し、ダミー層１１１を加工して第一のダミーゲート１１４と第一のダミーゲート１１４よりゲート長の長い第二のダミーゲート１１５を形成。第一及び第二のダミーゲート１１４、１１５を利用してダミー絶縁層１１６を形成し、第一及び第二のダミーゲート１１４、１１５を除去してダミー絶縁層１１６に第一と第二の開口部１１７、１１８を形成し、第一の開口部１１７全体及び第二の開口部１１８の一部に第一の導電膜１０７を形成し、第二の開口部１１８に第一の導電膜１０７とは異なる仕事関数の第二の導電膜１０８を、第一領域１１２上に第一のＭＩＳＦＥＴ１０５、第二領域１１３上に第二のＭＩＳＦＥＴ１０６とを形成する。 （もっと読む）

【課題】セル面積の縮小化とともに、シェアードコンタクト形成時のゲート電極側部に形成されたサイドウォールの膜減りによる半導体基板への突き抜けを防止する。
【解決手段】半導体基板上にゲート絶縁膜を介してゲート電極１３が形成され、その両側にサイドウォール１５，１６が形成され、ゲート電極１３両側の半導体基板にソース・ドレイン１７，１８が形成されている半導体基板上に、ゲート電極１３、ソース・ドレイン１７，１８等を被覆する犠牲膜２３を形成する工程と、犠牲膜２３にゲート電極１３上から一方側のソース・ドレイン１８上を開口するシェアードコンタクト２４を形成する工程と、シェアードコンタクト２４の内部にゲート電極１３と一方側のソース・ドレイン１８に接続する導電性プラグ２６を形成する工程と、犠牲膜２３を除去する工程とを備えたことを特徴とする。 （もっと読む）

【課題】同一基板上において誘電率の異なる複数種類のゲート絶縁膜を必要性に応じて使い分けた半導体装置の構造、及び当該構造を実現する簡便な製造方法を提供する。
【解決手段】基板１の活性領域１ａ上に高誘電率ゲート絶縁膜４を介してゲート電極７Ａが形成されている。基板１の活性領域１ｂ上にゲート酸化膜６を介してゲート電極７Ｂが形成されている。ゲート電極７Ａ及び７Ｂのそれぞれの側面に同一構造の絶縁性サイドウォールスペーサ８Ａ及び８Ｂが形成されている。 （もっと読む）

【課題】ＦＵＳＩ電極を備え、歩留まり良く製造できる半導体装置およびその製造方法を提供する。
【解決手段】半導体装置は、ゲート長方向に所定の間隔で配置され、全体がシリサイド化されたゲート電極４１ａと、素子分離領域２上に設けられ、ゲート長方向に間隔Ｃを空けて配置され、間隔Ｂを空けてゲート電極４１ａに隣接する配線４ａとを備えている。間隔Ｂおよび間隔Ｃは間隔Ａ以下となっている。 （もっと読む）

【課題】フルシリサイド化されたゲート電極を有する半導体装置の製造方法において、活性領域と素子分離領域との段差による影響を受けることなく、活性領域上と素子分離領域上とに形成されたそれぞれのゲート電極形成膜及びゲート配線形成膜の露出を精度良う。
【解決手段】活性領域１１を囲む素子分離領域１２が形成された半導体基板１０の上に形成された保護膜１５ａ及び保護膜１５ｂを覆うように下地保護膜１９及び層間絶縁膜２０を形成した後、化学機械研磨（ＣＭＰ）法により、保護膜１５ａの上面が露出するまで、層間絶縁膜２０、下地保護膜１９及び保護膜１５ｂを研磨除去する。 （もっと読む）

【課題】基板上に形成された濡れパターンの検査を、簡易にかつ確実に実行する。
【解決手段】パターン形成装置は、同一のゲート電極パターンが多数規則的に形成された透明な基板にパターンを形成する。液膜塗布手段は、基板１６に感光性撥液膜１８を塗布可能である。露光装置１０は、基板の裏面側に配置され基板上に塗布された撥液膜をゲート電極１３に応じたパターンに形成する。滴下装置５５は、露光手段が形成した撥液膜パターンを有する基板表面に検査液を滴下する。計測手段５８は、滴下装置が滴下した液滴を検出する。検出手段が検出した液滴に応じて露光装置の形成した撥液膜パターンの良否を判断手段が判断する。 （もっと読む）

【課題】 窒化物半導体層に形成される制御電極のショットキ特性の向上、高耐圧化、周波数分散の抑制を可能とし、スレッショホールド電圧の制御が容易なノーマリーオフ動作を実現できる窒化物半導体装置及びその製造方法を提供する。
【解決手段】 基板上に、第１の窒化物半導体層と微結晶構造からなる第２の窒化物半導体層を形成し、制御電極形成領域にマスク膜を形成する。マスク膜を用いて露出する第１の窒化物半導体層上に、第３の窒化物半導体層と微結晶構造からなる第４の窒化物半導体層を形成する。マスク膜を除去し、第２の窒化物半導体層上に制御電極を形成する。 （もっと読む）

一連の自己整合スペーサを用いて、最初のパターン層の上に形成されたフィーチャの密度を増加させる、層をパターンする方法。エッチング予定層が設けられ、その後、例えば光学的リソグラフィを用いて形成される最初の犠牲パターン層がエッチング予定層の上に形成される。実施形態に応じて、パターン層がトリミングされてもよく、その後一連のスペーサ層が形成され、エッチングされる。スペーサ層の数とその目標とする寸法は、フィーチャ密度の所望される増加率による。製造中の半導体デバイスと電子システムもまた説明される。
（もっと読む）

【課題】ゲート電極を埋め込み形成する際の埋め込み特性を改善する半導体装置の製造方法および半導体装置を提供する。
【解決手段】半導体基板１上にゲート絶縁膜２を介して、第１ゲート電極層３ａと第２ゲート電極層３ｂとをこの順に積層してなるゲート電極３を形成する半導体装置の製造方法であって、まず、半導体基板１上に、ゲート絶縁膜２と、ゲート電極３の仕事関数を規定する金属含有材料からなる第１ゲート電極層３ａとをこの順に積層する工程を行う。次に、第１ゲート電極層３ａ上に、第１ゲート電極層３ａに達する凹部８を有する絶縁層７を形成する工程を行う。次いで、凹部８に、第１ゲート電極層３ａよりも抵抗値の低い金属含有材料からなる第２ゲート電極層３ｂを埋め込む工程を行う。その後、第２ゲート電極層３ｂをマスクとして、第１ゲート電極層３ａをパターンニングする工程を行うことを特徴とする半導体装置の製造方法と半導体装置である。 （もっと読む）

【課題】ＣＶＤ法により上部電極を成膜する際の下地層へのダメージを防止する半導体装置の製造方法および半導体装置を提供する。
【解決手段】半導体基板１１上の層間絶縁膜１６に設けられた凹部１７の内壁を覆う状態で、層間絶縁膜１６上にゲート絶縁膜１８を形成する工程と、ゲート絶縁膜１８上に、仕事関数を制御する第１ゲート電極層１９ａを形成する第１工程と、第１ゲート電極層１９ａ上に、下地層へのバリア性を有する第２ゲート電極層１９ｂを形成する第２工程と、第２ゲート電極層１９ｂが設けられた凹部１７を埋め込む状態で、第２ゲート電極層１９ｂ上に、化学的気相成長法により、第１ゲート電極層１９ａよりも抵抗の低い第３ゲート電極層１９ｃを形成する第３工程とを行うことを特徴とする半導体装置の製造方法と半導体装置である。 （もっと読む）

【課題】キャリアの移動度に優れ、且つ、微細化への適用に優れた構造を有する半導体装置を提供する。
【解決手段】半導体装置は、素子分離領域11によって囲まれた第１の活性領域10aと、第１の活性領域10a上に形成され、且つ、素子分離領域11上に突き出している突き出し部を有する第１のゲート電極13aと、第１の側壁絶縁膜15a,16aと、第１のゲート電極13aの突き出し部とゲート幅方向に間隔をおいて形成された補助パターン13bと、第２の側壁絶縁膜15a,16aと、内部応力を持つ応力絶縁膜19とを備える。第１のゲート電極13aと補助パターン13bとの間隔は、第１の側壁絶縁膜15a,16aの膜厚と第２の側壁絶縁膜15a,16aの膜厚との和と、応力絶縁膜19の膜厚の２倍の値との合計値よりも小さい。 （もっと読む）

【課題】不純物濃度を抑えることなくエピタキシャル成長層の端面での垂直成長面の発生を防止でき、これにより特性の優れた半導体装置を得ることが可能な製造方法を提供する。
【解決手段】ゲート電極脇の半導体基板上にエピタキシャル成長層からなるソース・ドレインを備えた半導体装置の製造方法であって、シリコンからなる半導体基板１上にゲート絶縁膜２ａを介してゲート電極３ａを形成し、ゲート絶縁膜２ａおよびゲート電極３ａの側壁にＴＥＯＳサイドウォール５を形成する。ゲート電極３ａおよびＴＥＯＳサイドウォール５から露出された半導体基板１の表面層に対して、フッ酸ガスとアンモニアガスとを供給する処理とその後の熱処理とを行う表面ガスエッチング反応による前処理を行い、自然酸化膜６を除去する。その後、前処理された半導体基板１の露出表面上に、ソース・ドレインのエクステンション領域７をエピタキシャル成長させる。 （もっと読む）

【課題】チャネル領域の電位に対するゲート電極の制御性を向上させ、且つ電流駆動力が高くすることを可能にする。
【解決手段】半導体基板１に形成された、特定の導電型の不純物を含む半導体領域３と、半導体領域中に相互に向かい合う様に形成され、金属または金属と半導体領域をなす半導体との化合物を含むソースおよびドレイン領域４ａ、４ｂと、ソースおよびドレイン領域と、ソース領域とドレイン領域との間の半導体領域を覆うとともにソースおよびドレイン領域のそれぞれの一部を覆うように形成された絶縁膜５と、絶縁膜上に形成されたゲート電極６と、を有し、ソースおよびドレイン領域間の半導体領域の少なくとも一部の領域上に於ける絶縁膜とゲート電極との界面は、ソースおよびドレイン領域と半導体領域との接合部の上に於ける絶縁膜とゲート電極との界面よりも半導体領域側に存在する。 （もっと読む）

半導体デバイスの形成方法は、半導体層（１２）を提供する工程、側壁を備える開口部（２４）を有するパッシベーション層（２０）を前記半導体層の上に形成する工程、前記半導体層の上にフィン（１６）を形成し、前記パッシベーション層の形成後に前記フィンを前記開口部内に配置する工程、及び、前記開口部内にゲートの一部分を形成する工程を含む。一実施形態において、ダミーゲート（５２）が用いられる。一実施形態において、スペーサ（２８，５６）が前記パッシベーション層の開口部内に形成される。更にその構造が説明される。
（もっと読む）

【課題】埋め込み特性や膜特性に優れたシリコン酸化膜を高アスペクト比を有する凹部に形成することが可能な半導体装置の製造方法を提供すること。
【解決手段】半導体装置の製造方法は、半導体基板の主表面側の下地領域 ３５０に形成された凹部３５１内全体にシリコン窒化膜３５２を形成する工程と、前記シリコン窒化膜３５２を酸化して該シリコン窒化膜３５２をシリコン酸化膜３５３に変換することにより、前記凹部内全体に絶縁領域を形成する工程とを有することを特徴とする。 （もっと読む）