【課題】金属薄膜パターンの端部におけるバリ発生を確実に防止できる金属薄膜の製造方法および半導体装置の製造方法を提供する。
【解決手段】本発明は、所定パターンの金属薄膜パターン８を形成するための方法であって、下地の上に、前記パターンのエッジに対応する位置近傍に壁面を有する段差パターン３を形成する工程と、段差パターン３を含む下地全体にレジスト４を塗布する工程と、塗布したレジスト４に対して、前記パターンの反転パターンとなるようにパターニングを施す工程と、レジスト４および段差パターン３を含む下地全体に金属薄膜５を形成する工程と、溶剤を塗布して、レジスト４および該レジスト４上に位置する金属薄膜５を除去する工程とを含む。 （もっと読む）

【課題】可撓性を有する電子デバイスを、素子の劣化を防いで簡易に且つ短時間で製造することができる電子デバイスの製造方法を提供する。
【解決手段】支持基板１２上に、特定の刺激によって発泡する発泡材を含む剥離層１４を形成する工程と、前記剥離層上に電子デバイスを構成する素子を含む構造体１１を形成する工程と、前記剥離層に前記特定の刺激を加えることにより該剥離層に含まれる前記発泡材を発泡させ、該剥離層を介して前記構造体を前記支持基板から剥離させる工程と、を有する電子デバイス１０の製造方法。好ましくは、発泡材として熱膨張性マイクロカプセル１５を用いる。 （もっと読む）

【課題】 従来のダイオードでは、微小な電圧領域では、十分な検波特性が得られない。
【解決手段】 電子及び正孔が、ダイレクトトンネル現象により透過可能な厚さの空乏層を挟んでｐ型半導体層及びｎ型半導体層が相互に接合されている。ｎ型半導体層とｐ型半導体層との間に、両者のエネルギバンドがフラットになるフラットバンド電圧を印加した状態で、ｎ型半導体層の禁制帯とｐ型半導体層の禁制帯とが部分的に重なる。電圧無印加時の平衡状態で、空乏層に連続するエネルギバンドの曲がり部よりも空乏層から離れた領域において、ｐ型半導体層の価電子帯上端の電子のエネルギレベルが、ｎ型半導体層の伝導帯下端の電子のエネルギレベルと同等か、またはそれよりも高い。 （もっと読む）

【課題】低温で簡便なプロセスにより形成可能で、移動度、ｏｎ／ｏｆｆ比に優れ、立ち上がり電圧のマイナス側へのシフト、Ｓ値劣化、素子間の性能バラツキを改良した、安定性の高い薄膜トランジスタ、および該薄膜トランジスタの製造方法を提供する。
【解決手段】基板１０６上にゲート電極１０４、ゲート絶縁層１０５、ソース電極１０２、ドレイン電極１０３、及び半導体層１０１を有する薄膜トランジスタにおいて、半導体層１０１が塗布によって形成された酸化物半導体からなり、フッ素化合物含有層１０７がゲート電極１０４と半導体層１０１との間に設けられる。 （もっと読む）

【課題】ＮチャネルＭＯＳＦＥＴとＰチャネルＭＯＳＦＥＴを備える半導体装置において、ＰチャネルＭＯＳＦＥＴの閾値電圧のばらつきを抑制し、製造歩留まりを上げる。
【解決手段】半導体基板１０３の上にゲート絶縁膜１１０Ａ、１１０Ｂを形成した後、ＰチャネルＭＯＳＦＥＴ形成領域１０７に形成されたゲート絶縁膜１１０Ｂを第一マスク１１１で覆う。次に、ＮチャネルＭＯＳＦＥＴ形成領域１０６およびＰチャネルＭＯＳＦＥＴ形成領域１０７に第一金属層１１２を形成し、ＰチャネルＭＯＳＦＥＴ形成領域１０７から第一金属層１１２および第一マスク１１１を除去することにより、ＰチャネルＭＯＳＦＥＴ形成領域１０７に形成されたゲート絶縁膜１１０Ｂを露出させる。その後、ＮチャネルＭＯＳＦＥＴ形成領域１０６およびＰチャネルＭＯＳＦＥＴ形成領域に１０７ゲート電極を形成する。 （もっと読む）

【課題】少ない工程数で製造可能であり、かつゲート電極付近の電界集中を緩和させる。
【解決手段】下地１１上に第１及び第２絶縁膜１３及び１５を順次形成し、第２絶縁膜に表面から第１開口パターン、及び第１絶縁膜を露出させ、かつ第１開口パターンよりも開口端の第１方向に沿った長さが短い第２開口パターンを形成し、第１開口パターンを厚み方向に沿って拡大することによって第１開口部１９、第１及び第２開口パターンからの露出面から第１絶縁膜を部分的に除去することによって、第１開口部から連続し、かつ第１開口部１９よりも開口端の第１方向に沿った長さが短い第２開口部２１、及び第２開口部から連続した、下地面を露出させ、かつ第２開口部よりも開口端の第１方向に沿った長さが短い第３開口部２３を形成し、第１〜第３開口部を含む電極形成用開口部１７を埋め込むとともに、電極形成用開口部周辺の第２絶縁膜の表面を被覆する電極を形成する。 （もっと読む）

【課題】低温プロセスで製造でき、リーク電流が抑制された電子素子を提供する。
【解決手段】基板１０上に、端部断面のテーパー角度が６０°以下である下部電極２２と、前記下部電極２２上に配置され、水素原子の含有率が３原子％以下であり、波長６５０ｎｍにおける屈折率ｎが１．４７５以下であるＳｉＯ_２膜２４と、前記ＳｉＯ_２膜２４上に配置され、前記下部電極２２と重なり部を有する上部電極２６と、を有する電子素子である。 （もっと読む）

【課題】ソース抵抗を低減できる半導体装置およびその製造方法を提供する。
【解決手段】基板１０上に配置された窒化物系化合物半導体層１２と、窒化物系化合物半導体層１２上に配置され、アルミニウム窒化ガリウム層１８からなる活性領域ＡＡと、活性領域ＡＡ上に配置されたゲート電極２４、ソース電極２０およびドレイン電極２２と、窒化物系化合物半導体層１２上に配置され、それぞれゲート電極２４、ソース電極２０およびドレイン電極２２に接続されたゲート端子電極ＧＥ１〜ＧＥ３、ソース端子電極ＳＥ１〜ＳＥ４およびドレイン端子電極ＤＥと、ソース端子電極が配置される側の基板の端面に配置され、ソース端子電極と接続された端面電極ＳＣ１〜ＳＣ４と、端面電極上に配置され、ダイボンディングで使用する半田層がソース端子電極ＳＥ１〜ＳＥ４に到達するのを防止する突起電極３４とを備える半導体装置およびその製造方法。 （もっと読む）

【課題】本発明によれば、ＳｉＣを用いた微細化可能で、超低オン抵抗、かつ信頼性にも優れた半導体装置および半導体装置の製造方法を提供する。
【解決手段】炭化珪素基板と、その第１の主面の第１導電型の第１の炭化珪素層と、この表面の第２導電型の第１の炭化珪素領域と、この表面の第１導電型の第２の炭化珪素領域と、その下部の第２導電型の第３の炭化珪素領域と、第２の炭化珪素領域を貫通し、第３の炭化珪素領域に達するトレンチと、ゲート絶縁膜と、ゲート電極と、ゲート電極を被覆する層間絶縁膜と、トレンチ側面の第２の炭化珪素領域上および層間絶縁膜上に形成されたＮｉ、Ｔｉ、Ｔａ、ＭｏおよびＷからなる群から選択される金属元素を含有する第１の電極と、トレンチ底部の第３の炭化珪素領域上および第１の電極上に形成されたＡｌを含有する第２の電極と、第２の電極上の第１の主電極と、炭化珪素基板の第２の主面に形成された第２の主電極と、を有する半導体装置。 （もっと読む）

【課題】蒸着の回数などの工程数増加によるコストも抑えることができ、また電極のめくれ、ハガレの不良の発生を防ぐことを考慮しつつ、ＬＥＤランプ組立工程でのワイヤーボンド部のワイヤーと電極と間の圧着部分の密着強度の強い電極の形成方法を提供する。
【解決手段】少なくとも、ｎ型半導体結晶と発光層とｐ型半導体結晶とがこの順で形成された半導体結晶にオーミック電極を形成する方法であって、半導体結晶のｐ型半導体結晶の表面上に、少なくとも、第一金属層としてＡｕを蒸着させ、第一金属層上に第二金属層としてＡｕＢｅ合金材料とＡｕの混合物を蒸着させてＡｕＢｅ合金を形成し、第二金属層上に第三金属層としてＡｕを蒸着させ、その後熱処理を行ってオーミック電極を形成することを特徴とする電極の形成方法。 （もっと読む）

【課題】歩留まりの低下を防止して、製造工程の簡素化を図ることが可能になるとともに、製造コストの低減を図ることができる表示装置及びその製造方法を提供することを目的とする。
【解決手段】半導体ナノワイヤ３とリフトオフレジスト１２と金属膜１３とが形成された基板１を、気体のマイクロバブルが混合された液体により構成された剥離液に浸漬させることにより、リフトオフレジスト１２とともにリフトオフレジスト１２上の金属膜１３を剥離して、基板２上に金属膜１３からなる所定のパターンを形成する。 （もっと読む）

【課題】容易にノーマリオフ特性を向上させることができる半導体装置及び半導体装置の製造方法を提供する。
【解決手段】半導体装置１は、一方の主面５ａの一部に凹部１６が形成された窒化物系半導体層３〜５と、一方の主面５ａに設けられたソース電極７と、凹部１６を挟みソース電極７とは反対側であって、一方の主面５ａに設けられたドレイン電極８と、一方の主面５ａの凹部１６を挟み両側に形成され、凹部１６側の壁面１７が傾斜した絶縁層６と、凹部１６の底面１６ａ上及び側面１６ｂ上並びに絶縁層６の凹部１６側の壁面１７上に設けられたゲート電極１０とを備えている。絶縁層６の壁面１７の傾斜角βは、凹部１６の側面１６ｂの傾斜角αよりも大きい。 （もっと読む）

【課題】ソース電極とドレイン電極を均一且つ効率的に製造でき、薄膜トランジスタの半導体特性を低下させない薄膜トランジスタアレイ及びその製造方法を提供する。
【解決手段】基板１上にスキャンライン２を形成する工程と、外部接続用開口部１１以外の領域に絶縁層２を形成する工程と、塗布型電極材料を全面に塗布、焼成して塗布電極層を形成した後にエッチングして少なくともソース電極４ｓ及びドレイン電極４ｄを形成する工程と、ソース電極４ｓ及びドレイン電極４ｄとを跨ぐ半導体層５を形成する工程と、封止層６を、外部接続用開口部１１に露出しているスキャンライン２ａ上には少なくとも形成しないようにして形成する工程と、封止層６上に表示電極層８を形成した後にエッチングして表示電極８を形成する工程とを有する。この場合において、表示電極形成時のエッチングにより、外部接続用開口部１１に露出しているスキャンライン２ａ上に残った余分な塗布電極層を除去する。 （もっと読む）

【課題】従来よりもゲート寸法が縮小され、高周波性能の高い電界効果トランジスタを、均一なゲート寸法でかつ低コストで提供すること。
【解決手段】ゲート電極を形成するための開口部を設ける工程において、投影露光装置を用いて、レジストを露光して前記開口部を作成する際に、露光されるレジストにおいて、該露光により形成される半導体基板上での開口部の幅が、レチクルおよび露光装置の縮小比によって規定されるウエハー上での光束寸法よりも小さな幅として形成されるように、ソース電極およびドレイン電極の厚さを、それぞれ所定の値に設定する。 （もっと読む）

【課題】電流コラプスを抑制しながら、高いドレイン電流を得ることができる化合物半導体装置及びその製造方法を提供する。
【解決手段】化合物半導体積層構造２と、化合物半導体積層構造２上方に形成されたソース電極５ｓ、ドレイン電極５ｄ及びゲート電極５ｇと、が設けられている。更に、ソース電極５ｓとゲート電極５ｇとの間の化合物半導体積層構造２上に形成され、シリコンを含む第１の保護膜６と、ドレイン電極５ｄとゲート電極５ｇと間の化合物半導体積層構造２上に形成され、第１の保護膜６より多くシリコンを含む第２の保護膜７と、が設けられている。 （もっと読む）

【課題】
透明導電膜の微細パターニングを可能とするリフトオフ法によるパターニング方法、及び該パターニング方法を用いて形成された透明導電パターン膜を提供する。
【解決手段】
基材上に有機溶媒可溶性でかつ水不溶性のフォトレジストパターンを形成するパターンレジスト形成工程、前記フォトレジストパターンが形成された基材上の全面に導電性酸化物微粒子と無機バインダーと溶媒とからなる透明導電膜形成用塗布液を塗布、乾燥、硬化して導電性酸化物微粒子と無機バインダーマトリックスを主成分とする透明導電膜を形成する透明導電膜形成工程、前記フォトレジストパターンを有機溶媒で溶解除去による現像をすることでフォトレジストパターン上に形成された透明導電膜を除去して透明導電パターン膜を得る透明導電膜パターニング工程を具備し、前記透明導電膜形成用塗布液の溶媒は、水又は水−アルコール混合溶液を主成分とすることを特徴とする。 （もっと読む）

【課題】窒化物半導体層を有する半導体装置を低コストで製造する。
【解決手段】基板上に第１の窒化物半導体の犠牲層を形成する犠牲層形成工程と、前記犠牲層上に第２の窒化物半導体層を形成し、前記第２の窒化物半導体層上に窒化物半導体層を積層した積層窒化物半導体層を形成する積層半導体形成工程と、前記犠牲層の表面が露出するまで、前記第２の窒化物半導体層及び前記積層窒化物半導体層をエッチングすることによりトレンチを形成し、前記トレンチ及び前記積層窒化物半導体層表面に接続電極を形成する接続電極形成工程と、前記接続電極の形成された前記基板を電解液に浸漬させ、前記電解液に対し前記接続電極に電位を印加し、前記犠牲層を除去し前記基板を剥離する犠牲層除去工程とを有することを特徴とする半導体装置の製造方法により上記課題を解決する。 （もっと読む）

本発明は、ＵＶＬＥＤ装置及びその製造方法を提供する。この装置は、基板（１）上に下から上への順で設けられたＡｌＮ核層（２、３）、真性ＡｌＧａＮエピタキシャル層（４）、ｎ−型ＡｌＧａＮバリア層（５）、活性領域（６）、第１のｐ−型ＡｌＧａＮバリア層（７）、第２のｐ−型ＡｌＧａＮバリア層（８）、及びｐ−型ＧａＮキャップ層（９）を含備える。ｐ−型ＧａＮキャップ層には、発生した光を発するためのウインド領域（１０、Ｗ、Ａ）をエッチングしている。 （もっと読む）

【課題】大きなドレイン電圧が印加された場合のドレインリーク電流を抑制することができる化合物半導体装置及びその製造方法を提供する。
【解決手段】基板１と、基板１上方に形成された電子走行層３と、電子走行層３上方に形成され、ＡｌＧａＮを含む電子供給層４及び５と、電子供給層４及び５上に形成され、ＩｎＡｌＮを含むショットキーバリア層６と、が設けられている。ショットキーバリア層６を構成する結晶の格子定数は、電子供給層４及び５を構成する結晶の格子定数よりも大きく、ショットキーバリア層６を構成する材料のバンドギャップは、電子供給層４及び５を構成する材料のバンドギャップよりも大きい。 （もっと読む）

【課題】耐圧性が高い電界効果トランジスタを提供すること。
【解決手段】ｐ型の導電型を有する基板と、前記基板上に形成された高抵抗層と、前記高抵抗層上に形成され、ｐ型の導電型を有するｐ型半導体層を前記基板側に配置したリサーフ構造を有する半導体動作層と、前記半導体動作層上に形成されたソース電極、ドレイン電極、およびゲート電極と、を備える。好ましくは、前記リサーフ構造は、前記ｐ型半導体層上に形成されたｎ型の導電型を有するリサーフ層を備える。また、好ましくは、前記リサーフ構造は、前記ｐ型半導体層上に形成されたアンドープのキャリア走行層と、前記キャリア走行層上に形成され該キャリア走行層とはバンドギャップエネルギーが異なるキャリア供給層とを備える。 （もっと読む）