半導体装置及び半導体装置の製造方法
【課題】容易にノーマリオフ特性を向上させることができる半導体装置及び半導体装置の製造方法を提供する。
【解決手段】半導体装置1は、一方の主面5aの一部に凹部16が形成された窒化物系半導体層3〜5と、一方の主面5aに設けられたソース電極7と、凹部16を挟みソース電極7とは反対側であって、一方の主面5aに設けられたドレイン電極8と、一方の主面5aの凹部16を挟み両側に形成され、凹部16側の壁面17が傾斜した絶縁層6と、凹部16の底面16a上及び側面16b上並びに絶縁層6の凹部16側の壁面17上に設けられたゲート電極10とを備えている。絶縁層6の壁面17の傾斜角βは、凹部16の側面16bの傾斜角αよりも大きい。
【解決手段】半導体装置1は、一方の主面5aの一部に凹部16が形成された窒化物系半導体層3〜5と、一方の主面5aに設けられたソース電極7と、凹部16を挟みソース電極7とは反対側であって、一方の主面5aに設けられたドレイン電極8と、一方の主面5aの凹部16を挟み両側に形成され、凹部16側の壁面17が傾斜した絶縁層6と、凹部16の底面16a上及び側面16b上並びに絶縁層6の凹部16側の壁面17上に設けられたゲート電極10とを備えている。絶縁層6の壁面17の傾斜角βは、凹部16の側面16bの傾斜角αよりも大きい。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、窒化物系半導体層を有する半導体装置及び半導体装置の製造方法に関する。
【背景技術】
【0002】
従来、窒化物系半導体層を有する半導体装置及びその製造方法が知られている。
【0003】
特許文献1には、SiCからなる基板と、基板上に形成されたバッファ層と、バッファ層上に形成されたGaNからなるチャネル層と、チャネル層上に形成されたAlGaNからなるバリア層と、バリア層上の異なる位置に形成されたソース電極、ドレイン電極及びゲート電極とを備えた半導体装置(HJFET:ヘテロ接合電界効果型トランジスタ)が開示されている。更に、特許文献1の半導体装置は、チャネル層とゲート電極との間のバリア層には凹部が設けられている。
【0004】
特許文献1の半導体装置では、ゲート電極として一般的に使用されるNi等に比べて仕事関数の大きい導電性酸化物(例えば、ZnInSnO)を使用してゲート電極の下方の2次元電子ガス層を消失させて、ノーマリオフ特性を得ることができる。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開2007−149794号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
特許文献1の技術では、ドレイン電極及びソース電極を形成するためのマスクとして使用した酸化膜にフッ化水素酸を用いたウエットエッチングにより開口を形成する。次に、開口によって露出したバリア層の露出部をエッチングして凹部を形成する。その後、凹部の底面に接するようにゲート電極を形成する。しかしながら、ウエットエッチングを用いた場合、凹部の開口部側の側面は急峻となり、凹部の側面の下方で電界集中が生じるといった課題がある。
【0007】
本発明は、上述した課題を解決するために創案されたものであり、ノーマリオフ特性を有し、容易に凹部の側面の下方の電界集中を抑制できる半導体装置及び半導体装置の製造方法を提供することを目的としている。
【課題を解決するための手段】
【0008】
上記目的を達成するために、請求項1に記載の発明は、一方の主面の一部に側面が傾斜した凹部が形成された窒化物系半導体層と、前記一方の主面に設けられた第1の電極と、前記凹部を挟み前記第1の電極とは反対側であって、前記一方の主面に設けられた第2の電極と、前記一方の主面の前記凹部を挟み両側に形成され、前記凹部側の壁面が傾斜した絶縁層と、前記凹部の底面上及び側面上並びに前記絶縁層の前記凹部側の壁面の少なくとも一部上に設けられた制御電極とを備え、前記絶縁層の壁面の傾斜角は、前記凹部の側面の傾斜角よりも大きいことを特徴とするものである。
【0009】
また、請求項2に記載の発明は、前記窒化物系半導体層は、第1の窒化物系半導体層と、前記第1の窒化物系半導体層とは少なくとも組成が一部異なり、前記第1の窒化物系半導体層上に形成され、前記凹部が形成される第2の窒化物系半導体層とを有し、前記第1の窒化物系半導体層と前記第2の窒化物系半導体層との界面近傍に2次元電子ガス層が形成され、前記凹部の底面は、前記界面に達していないことを特徴とするものである。
【0010】
また、請求項3に記載の発明は、前記絶縁層の壁面と前記凹部との間に間隔が形成され、前記窒化物系半導体層の上面が露出していることを特徴とするものである。
【0011】
また、請求項4に記載の発明は、前記凹部の底面及び側面、並びに、前記絶縁層の前記凹部側の壁面と前記制御電極との間に金属酸化物半導体層を有することを特徴とするものである。
【0012】
また、請求項5に記載の発明は、窒化物系半導体層の一方の主面上に絶縁層を形成する工程と、前記絶縁層上に一部が開口されたレジスト膜を形成する工程と、前記レジスト膜をマスクとして、前記絶縁層をドライエッチングする工程と、前記レジスト膜をマスクとして、前記絶縁層をウエットエッチングして傾斜した壁面を形成する工程と、前記レジスト膜をマスクとして前記窒化物系半導体層をドライエッチングして前記窒化物系半導体層の一方の主面に凹部を形成する工程と、前記凹部底面上及び側面上並びに前記絶縁層の前記凹部側の傾斜した壁面の少なくとも一部上に制御電極を形成する工程とを備えていることを特徴とするものである。
【0013】
また、請求項6に記載の発明は、前記制御電極と前記凹部の底面及び側面、並びに前記絶縁層の傾斜した壁面との間に金属酸化物半導体層を形成する工程を有することを特徴とするものである。
【発明の効果】
【0014】
本発明によれば、凹部の側面の傾斜を緩やかにすることによって、ノーマリオフ特性を有しつつ、容易に凹部の側面の下方の電界集中を抑制できる。
【図面の簡単な説明】
【0015】
【図1】第1実施形態による半導体装置の断面図である。
【図2】製造工程における半導体装置の断面図である。
【図3】製造工程における半導体装置の断面図である。
【図4】製造工程における半導体装置の断面図である。
【図5】製造工程における半導体装置の断面図である。
【図6】製造工程における半導体装置の断面図である。
【図7】製造工程における半導体装置の断面図である。
【図8】製造工程における半導体装置の断面図である。
【図9】製造工程における半導体装置の断面図である。
【図10】製造工程における半導体装置の断面図である。
【図11】第2実施形態による半導体装置の断面図である。
【図12】第3実施形態による半導体装置の断面図である。
【発明を実施するための形態】
【0016】
(第1実施形態)
以下、図面を参照して、本発明をHEMTに適用した第1実施形態について説明する。図1は、第1実施形態による半導体装置の断面図である。
【0017】
第1実施形態による半導体装置1は、基板2と、バッファ層3と、第1の窒化物系半導体層である電子走行層4と、第2の窒化物系半導体層である電子供給層5と、絶縁層6と、ソース電極7と、ドレイン電極8と、金属酸化物半導体層9と、ゲート電極10と、ゲートフィールドプレート11とを備えている。
【0018】
基板2は、各層3〜5を成長主面2aにエピタキシャル成長させるための成長基板として機能する。また、基板2は、各構成3〜11を機械的に支持する支持基板としても機能する。基板2は、シリコンからなる。
【0019】
バッファ層3は、基板2と各層3〜5との格子定数の差を緩やかにして、応力を緩和するものである。バッファ層3は、AlN(窒化アルミニウム)からなる第1副層と、GaN(窒化ガリウム)からなる第2副層とが交互に周期的に積層された構造を有する。バッファ層3は、基板2の成長主面2a上に形成されている。
【0020】
電子走行層4は、電子供給層5とのヘテロ接合面の近傍にチャネルとして機能する2次元電子ガス層15を形成するものである。電子走行層4は、導電性の不純物を含まないノンドープのGaNからなる。電子走行層4は、約0.3μm〜約10μmの厚みを有する。電子走行層4は、バッファ層3上に形成されている。
【0021】
電子供給層5は、電子走行層4に電子を供給するものである。電子供給層5は、導電性の不純物を含まないノンドープのAl0.3Ga0.7Nからなる。電子供給層5は、約10nm〜約50nmの厚みを有する。このように、電子供給層5が薄く形成されているので、電子走行層4は、厚み方向にトンネル効果を有する。電子供給層5は、電子走行層4上に形成されている。電子供給層5の一方の主面5aの中央部には、凹部16が形成されている。凹部16の底面16aと電子走行層4との間に電子供給層5の一部が残るように、凹部16は形成されている。凹部16の側面16bと水平面(基板2の成長主面2a)との間の傾斜角αは、約45°に構成されている。尚、傾斜角αは、45°に限定されるものではなく、30°〜60°程度に形成してもよい。また、凹部16の開口部の幅は、2.1μm〜3.1μm、凹部16の底面16aの幅は2μm〜3μmに形成される。
【0022】
絶縁層6は、それ自身に圧縮応力を生じさせて、2次元電子ガス層のキャリア濃度を高める機能を有する。また、絶縁層6は、一般的保護膜としての機能、傾斜フィールドプレートとして機能するゲートフィールドプレート11を上面及び壁面17に形成するための機能を有する。絶縁層6は、SiO2からなる。絶縁層6は、約300nm〜約700nm、好ましくは、約500nmの厚みを有する。絶縁層6は、電子供給層5の主面5a上に形成されている。ここで、絶縁層6は、図1の断面で見たとき、凹部16を挟み両側に形成されている。また、絶縁層6は、凹部16と、凹部16の開口部からドレイン電極8側、ソース電極7側へと延びる電子供給層5の一部(段部18)と、ソース電極7と、ドレイン電極8とが形成される領域には形成されていない。凹部16側の絶縁層6の壁面17と水平面(電子供給層5の主面5a)との間の傾斜角βは、約60°に構成されている。尚、傾斜角βは、傾斜角αよりも大きければよく、60°に限定されるものではなく、45°〜75°程度に形成してもよい。絶縁層6の壁面17は、凹部16から所定の間隔(0.05μm〜2.0μm)を開けて、凹部16の開口部よりも外側(ドレイン電極8側、ソース電極7側)に形成されている。これにより、絶縁層6の壁面17と凹部16との間には、電子供給層5の主面5aが露出して、段部18が形成される。
【0023】
ソース電極7及びドレイン電極8は、約25nmの厚みを有するチタン(Ti)層と約300nmの厚みを有するアルミニウム(Al)層とが積層された構造を有する。ソース電極7及びドレイン電極8は、絶縁層6から露出した電子供給層5の主面5a上に形成されている。ドレイン電極8は、凹部16を挟みソース電極7とは反対側に配置されている。尚、上述したように、電子供給層5は極めて薄く、トンネル効果によって、ソース電極7及びドレイン電極8は、2次元電子ガス層15と電気的に接続される。
【0024】
金属酸化物半導体層9は、ノーマリオフ特性及びターンオン特性を向上させるものである。金属酸化物半導体層9は、p型の酸化ニッケル(NiO)からなる。金属酸化物半導体層9は、約200nmの厚みを有する。ここで、金属酸化物半導体層9の厚みは、200nmに限定されるものではなく、約3nm〜約1000nm、好ましくは、約10nm〜約500nmでもよい。ここで、金属酸化物半導体層9が3nmよりも薄くなると、ノーマリオフ特性が低下する。金属酸化物半導体層9は、凹部16の底面16a及び側面16bと、凹部16の開口の周りで絶縁層6から露出している電子供給層5の段部18の上面と、絶縁層6の壁面17及び上面の一部を覆うように形成されている。金属酸化物半導体層9は、ソース電極7及びドレイン電極8とは一定の間隔を開けて形成されている。
【0025】
ゲート電極10は、ソース電極7とドレイン電極8との間に流れる電流を制御するものである。ゲート電極10は、約25nmの厚みを有するニッケル(Ni)層と、約300nmの厚みを有する金(Au)層とが積層された構造を有する。ゲート電極10は、凹部16の底面16a、側面16b、段部18と対向する領域の金属酸化物半導体層9上に形成されている。
【0026】
ゲートフィールドプレート11は、ゲート電極10の端部における電界集中を緩和するものである。ゲートフィールドプレート11は、ゲート電極10と同じ材料及び同じ積層構造からなる。ゲートフィールドプレート11は、ゲート電極10と連続して、一体的に形成されている。即ち、ゲートフィールドプレート11は、ゲート電極10と電気的に接続されている。ゲートフィールドプレート11は、絶縁層6の壁面17及び絶縁膜6の上面に設けられた金属酸化物半導体層9の領域上に形成されたゲート電極10からゲート電極10が形成されていないソース電極7及びドレイン電極8へと延びる領域の金属酸化物半導体層9上に形成されている。上述したように、絶縁層6の壁面17は傾斜している。これにより、壁面17に形成されたゲートフィールドプレート11は、凹部16から離れるに連れて、電子供給層5との距離が徐々に大きくなる。この結果、ゲート電極10の端部における電界集中の緩和効果を向上させる。
【0027】
次に、図面を参照して、上述した第1実施形態による半導体装置1の製造方法について説明する。図2〜図10は、各製造工程における半導体装置の断面図である。
【0028】
まず、シリコンからなる基板2の成長主面2aをHF系エッチャントにより前処理する。次に、基板2をMOCVD(Metal Organic Chemical Vapor Deposition:有機金属化学気相成長法)装置の反応室内に導入する。その後、基板2を、約1100℃の温度で、約10分間サーマルアニーリングを行って表面の酸化膜を除去する。
【0029】
次に、反応室内にTMA(トリメチルアンモニウム)ガス及びNH3(アンモニア)ガスを供給して、基板2の成長主面2aにAlN層をエピタキシャル成長させる。その後、TMG(トリメチルガリウム)ガス及びNH3ガスを供給して、AlN層上にGaN層をエピタキシャル成長させる。そして、これらを所望の回数繰り返すことによって、図2に示すバッファ層3を形成する。
【0030】
次に、反応室内にTMGガス及びNH3ガスを供給して、バッファ層3上に約0.3μm〜約10μmの厚みのノンドープのGaNからなる電子走行層4を形成する。
【0031】
次に、反応室内にTMAガスと、TMGガスと、NH3ガスとを供給して電子走行層4上に約25nmの厚みを有するAl0.3Ga0.7Nからなる電子供給層5を形成する。
【0032】
次に、MOCVD装置から上述の工程が終了して、バッファ層3、電子走行層4及び電子供給層5が形成された基板2を取り出す。
【0033】
次に、図2に示すように、プラズマCVD(Chemical Vapor Deposition)法によって、電子供給層5の主面5a上に約500nmの厚みのSiO2からなる絶縁層6を形成する。その後、フォトリソグラフィー技術により、ソース電極7及びドレイン電極8を形成する領域が開口されたレジスト膜31を絶縁層6上に形成する。
【0034】
次に、図3に示すように、レジスト膜31をマスクとして、フッ酸系エッチャントを用いたウエットエッチングにより、絶縁層6にソース電極7及びドレイン電極8を形成するための開口を形成する。その後、電子ビーム蒸着法を用いて、TiとAlとを順次積層する。次に、レジスト膜31とともに、その上の金属膜32を除去する(リフトオフ法)。次に、N2(窒素)雰囲気中で、約500℃、30分間のアニールを行って、ソース電極7及びドレイン電極8と電子供給層5との間にオーミック接続を形成する。これにより、ソース電極7及びドレイン電極8が完成する。
【0035】
次に、図4に示すように、フォトリソグラフィー技術により、ゲート電極10を形成する領域が開口されたレジスト膜33を絶縁層6上に形成する。ゲート電極10を形成する領域の開口幅を0.5μm〜4μm(例えば、2μm)とする。
【0036】
次に、図5に示すように、レジスト膜33をマスクとし、CF4やCHF3等を用いて、絶縁層6をプラズマエッチング(ドライエッチング)する。ここで、プラズマエッチング法を用いているので、絶縁層6の壁面17aは、略鉛直となる。これにより、壁面17aの開口部は従来のウエットエッチングで形成した場合と比較して狭くなる。尚、絶縁層6は、エッチング領域においても、50nm〜200nm程度(例えば、100nm)の厚み方向の一部が残るようにエッチングされる。
【0037】
次に、図6に示すように、同じレジスト膜33をマスクとし、フッ酸系エッチャントを用いて、図5で示す厚み方向の一部が残る絶縁膜6の部分が除去され、電子供給層5の一方の主面5aが、幅約2.6μm程度露出するまで、絶縁層6をウエットエッチングして、絶縁層6の壁面17を形成する。この工程では、ウエットエッチング法を用いたが、先にドライエッチングを行っているので、絶縁層6の壁面17の傾斜は急になる。即ち、従来のウエットエッチングで絶縁層の壁面を形成した場合と比べて、傾斜角βが大きくなる。また、エッチャントがレジスト膜33の下側に回り込むので、絶縁層6の上側の開口のみならず下側の開口もレジスト膜33の開口よりも大きくなるように、レジスト膜33が絶縁層6の上側の開口からはみ出している。
【0038】
次に、図7に示すように、図6の工程で使用したレジスト膜33をそのままマスクとして利用し、塩素ガスを用いて、電子供給層5の一方の主面5aをプラズマエッチングすることにより凹部16を形成する。尚、凹部16の深さは約5nmであり、凹部16の底面16aの下には、電子供給層5の一部が残るようにエッチングされる。ここで、この工程では、ドライエッチングを用いているので、凹部16の底面16aは、レジスト膜33の開口幅に対応した幅になる。一方、凹部16の開口は、プラズマガスが回り込むことにより、凹部16の側面16bの傾斜は緩やかになり、レジスト膜33の開口よりも大きくエッチングされる。ここで、レジスト膜33と電子供給層5との間には、絶縁層6の厚みと同じ大きい空間が形成されるので、レジスト膜33の開口側の下面には、絶縁層6をマスクにしているのではないので、多くのプラズマガスが回り込む。これにより、凹部16の側面16bの傾斜は、絶縁層6の壁面17の傾斜よりも緩やかになる。また、図7で示すように、上側に絶縁層6が形成されていない露出した電子供給層5の一方の主面5aの一部(段部18)が残るようにドライエッチングされる。
【0039】
次に、図8に示すように、レジスト膜33を除去する。
【0040】
この後、図9に示すように、フォトリソグラフィー技術により、金属酸化物半導体層9を形成する領域が開口されたレジスト膜34を形成する。レジスト膜34の開口は、絶縁層6の下側の開口よりも大きい。
【0041】
次に、図10に示すように、酸素を含む雰囲気中、例えば、アルゴンと酸素を含む混合ガス中で、NiOをマグネトロンスパッタリングすることにより、NiOからなる金属酸化物半導体層9を形成する。その後、金属酸化物半導体層9のp型特性を向上させるために、熱処理、オゾンアッシング処理、酸素アッシング処理等を行ってもよい。次に、マグネトロンスパッタリングにより、Ni(ニッケル)とAu(金)とを順次積層して、ゲート電極10及びゲートフィールドプレート11を形成する。
【0042】
次に、図10に示すレジスト膜34とともに、その上の金属酸化物半導体層35及び金属膜36を除去する(リフトオフ法)。これにより、図1に示すように、金属酸化物半導体層9と、ゲート電極10と、ゲートフィールドプレート11とが完成する。
【0043】
最後に、周知のダイシング工程により、基板2を素子単位で分離して、第1実施形態による半導体装置1が完成する。
【0044】
次に、上述した第1実施形態による半導体装置1の動作を説明する。
【0045】
まず、ドレイン電極7が高電位になるように、ドレイン電極7とソース電極7との間に電圧が印加される。この状態で、ゲート電極10に閾値電圧よりも高い所望の制御電圧が印加されると、金属酸化物半導体層9に分極が生じる。これにより、金属酸化物半導体層9の電子供給層5側に正孔が集まり、電子走行層4の電子供給層5に接する側に電子が誘起される。そして、電子走行層4のゲート電極10の対向する領域にチャネルが形成される。この結果、ソース電極7とドレイン電極8との間がオン状態になり、電子がソース電極7、電子供給層5、電子走行層4の2次元電子ガス層15、電子供給層5、ドレイン電極8の経路で流れる。尚、電子供給層5は、非常に薄いので、厚み方向にはトンネル効果により電子が通過する。そして、この電子の経路と逆方向に電流が流れる。ここで、電流の大きさは、ゲート電極10に印加される制御電圧によって制御される。
【0046】
上述したように第1実施形態による半導体装置1では、金属酸化物半導体層9を形成している。ここで、金属酸化物半導体層9は、酸素を含む雰囲気中でスパッタリング(マグネトロンスパッタリング)によって形成することにより、容易に形成でき且つ正孔濃度を高めることができる。これにより、金属酸化物半導体層9は、ゲート電極10の下方のポテンシャルを下げ、ノーマリ時にゲート電極10の下方の電子走行層4に2次元電子ガス層15が形成されることを抑制できる。この結果、半導体装置1は、ノーマリオフ特性を容易に向上させることができる。
【0047】
また、半導体装置1では、絶縁層6の壁面17の傾斜角βを凹部16の側面16bの傾斜角αよりも大きくしている。これにより、絶縁層6の壁面17の薄い領域を低減することができるので、製造工程におけるドライエッチング等に起因する絶縁層6の壁面17の破損を抑制することができる。また、絶縁層6ではなくレジスト膜33をマスクとして、凹部16を形成しているので、絶縁層6の破損をより抑制することができる。従って、絶縁層6の破損によりゲート電極10に流れるリーク電流を抑制することができるので、耐圧を向上させることができる。
【0048】
また、半導体装置1では、凹部16の側面16bの傾斜角αを絶縁層6の壁面17の傾斜角βよりも小さくしている。これにより、凹部16の側面16bの下方の電界集中を緩和することができる。
【0049】
また、半導体装置1では、凹部16、段部18、絶縁層6の壁面17にわたって金属酸化物半導体層9及びゲート電極10が形成されているので、ゲート電極10近傍の電界集中を緩和することができる。
【0050】
更に、半導体装置1の製造方法では、絶縁層6と凹部16を同じレジスト膜33によってエッチングすることにより、凹部16の幅を小さくすることができる。この結果、半導体装置1のオン抵抗を、より小さくすることができる。
【0051】
また、半導体装置1の製造方法では、レジスト膜33をマスクとして、凹部16をエッチングにて形成することにより、絶縁層6をマスクとしてエッチングにて凹部16を形成する場合に比べて、絶縁層6の破損をより抑制できる。
【0052】
(第2実施形態)
次に、図面を参照して、上述した第1実施形態の一部を変更した第2実施形態について説明する。図11は、第2実施形態による半導体装置の断面図である。尚、上述した実施形態と同様の構成には、同じ符号を付けて説明を省略する。
【0053】
図11に示すように第2実施形態による半導体装置1Aでは、金属酸化物半導体層9Aと、ゲートフィールドプレート11Aとが第1実施形態とは異なる。
【0054】
具体的には、金属酸化物半導体層9Aとゲートフィールドプレート11Aが、絶縁層6の上面に形成されていない。即ち、金属酸化物半導体層9Aとゲートフィールドプレート11Aが、絶縁層6の壁面17の途中部まで形成されている。
【0055】
(第3実施形態)
次に、図面を参照して、上述した実施形態の一部を変更した第3実施形態について説明する。図12は、第3実施形態による半導体装置の断面図である。尚、上述した実施形態と同様の構成には、同じ符号を付けて説明を省略する。
【0056】
図12に示す第3実施形態による半導体装置1Bのように、絶縁層6の開口部の幅を更に広げるために、絶縁層6の壁面を下側の壁面17aと上側の壁面17bとによって形成してもよい。
【0057】
以上、実施形態を用いて本発明を詳細に説明したが、本発明は本明細書中に説明した実施形態に限定されるものではない。本発明の範囲は、特許請求の範囲の記載及び特許請求の範囲の記載と均等の範囲により決定されるものである。以下、上記実施形態を一部変更した変更形態について説明する。
【0058】
例えば、上述した各実施形態に記載の材料、数値、形状等は適宜変更可能である。
【0059】
上述の実施形態では、基板2をシリコンにより構成したが、シリコンカーバイド(SiC)等の半導体材料、サファイア、セラミック等の絶縁体で構成してもよい。
【0060】
また、上述の実施形態では、バッファ層3をAlNとGaNとの積層構造により構成したが、他の窒化物系半導体、III−V族化合物半導体、または、単層構造の半導体により構成してもよい。
【0061】
また、上述の実施形態では、電子走行層4をGaNにより構成したが、他の窒化物系半導体材料または化合物半導体材料により電子走行層を構成してもよい。一例として、
AlaInbGa1-a-bN
0≦a<1
0≦b<1
を上げることできる。
【0062】
また、上述の実施形態では、電子供給層5をAl0.3Ga0.7Nにより構成したが、他の窒化物系半導体材料または化合物半導体材料により電子供給層を構成してもよい。一例として、
AlxInyGa1-x-yN
0<x<1 (好ましくは、0.1<x<0.4)
0≦y<1
を上げることできる。更に、n型の不純物をドープしたAlxInyGa1-x-yNで形成してもよい。尚、電子供給層5は、電子走行層4よりも大きいバンドギャップを有し、且つ、電子走行層4よりも小さい格子定数を有する半導体材料で構成することが好ましい。
【0063】
また、上述の実施形態では、電子走行層と電子供給層とを窒化物系半導体材料により構成したが、AlGaAs/GaAs等の窒化物系半導体材料以外の材料からなるヘテロ構造により構成してもよい。
【0064】
また、上述の実施形態では、絶縁層をSiO2により構成したが、他のシリコン酸化物(例えば、SiOx)やシリコン窒化物(SiNx)等の絶縁材料によって構成してもよい。
【0065】
また、上述の実施形態では、ソース電極7及びドレイン電極8をチタン及びアルミニウムの積層構造としたが、他のオーミック接触可能な金属で形成してもよい。
【0066】
また、上述の実施形態では、金属酸化物半導体層9、9AをNiOにより構成したが、他の金属酸化物半導体により構成してもよい。適用できる金属酸化物半導体は、酸化鉄(FeOx、xは任意の整数)、酸化コバルト(CoOx、xは任意の整数)、酸化マンガン(MnOx、xは任意の整数)、酸化銅(CuOx、xは任意の整数)等である。更に、金属酸化物半導体層9、9Aを上述の材料を複数積層した多層構造にしてもよい。この場合、p型(またはn型)の不純物の濃度を厚み方向に徐々に変えた多層構造にしてもよい。尚、また、金属酸化物半導体層を配設せず、ゲート電極10をショットキー電極材料で構成してもよい。また、金属酸化物半導体層の代わりにp−GaN等のp型半導体層に置き換えてもよい。電子供給層等の窒化物系半導体層をp型で構成する場合、金属酸化物半導体層をn型で構成してもよい。
【0067】
また、上述の実施形態では、ゲート電極10をNiとAuにより構成したが、Ni、Au及びTiの三層構造、アルミニウム層、導電性を有するポリシリコン層等により構成してもよい。
【0068】
また、上述の実施形態では、絶縁層6と凹部16、16Bとの間に段部18が形成されている例を示したが、段部18はなくてもよい。
【0069】
また、金属酸化物半導体層9、9Aとゲート電極10との間や電子供給層5と金属酸化物半導体層9、9Aとの間に金属酸化物半導体層9、9Aよりも厚みの薄いHfOやSiOx等の絶縁膜を形成してもよい。
【0070】
また、上述の実施形態では、金属酸化物半導体層9、9Aと、ゲート電極10及びゲートフィールドプレート11、11Aとを同じ形状に形成したが、これらを異なる形状に形成してもよい。金属酸化物半導体層9、9Aと、ゲート電極10及びゲートフィールドプレート11、11Aとを異なる形状に形成する場合、異なるレジスト膜により形成することができる。
【0071】
また、上述の実施形態では、凹部16、16Bを形成する際に、絶縁層6を形成するためのレジスト膜33をマスクとして用いたが、当該レジスト膜33を除去した後、絶縁層6をマスクとして凹部16、16Bをエッチングしてもよい。
【0072】
また、上述の実施形態では、本発明をHEMTに適用する例を示したが、MESFET(Metal-Semiconductor Field Effect Transistor:ショットキーゲート電界効果トランジスタ)、絶縁ゲート型電界効果トランジスタ、ダイオード等に本発明を適用してもよい。
【符号の説明】
【0073】
1、1A、1B半導体装置
2 基板
2a 成長主面
3 バッファ層
4 電子走行層
5 電子供給層
5a 主面
6 絶縁層
7 ソース電極
7 ドレイン電極
8 ドレイン電極
9、9A 金属酸化物半導体層
10 ゲート電極
11、11A ゲートフィールドプレート
15 2次元電子ガス層
16、16B 凹部
16a 底面
16b 側面
17 壁面
17a 壁面
18 段部
31、33、34 レジスト膜
32 金属膜
35 金属酸化物半導体層
36 金属膜
α 傾斜角
β 傾斜角
【技術分野】
【0001】
本発明は、窒化物系半導体層を有する半導体装置及び半導体装置の製造方法に関する。
【背景技術】
【0002】
従来、窒化物系半導体層を有する半導体装置及びその製造方法が知られている。
【0003】
特許文献1には、SiCからなる基板と、基板上に形成されたバッファ層と、バッファ層上に形成されたGaNからなるチャネル層と、チャネル層上に形成されたAlGaNからなるバリア層と、バリア層上の異なる位置に形成されたソース電極、ドレイン電極及びゲート電極とを備えた半導体装置(HJFET:ヘテロ接合電界効果型トランジスタ)が開示されている。更に、特許文献1の半導体装置は、チャネル層とゲート電極との間のバリア層には凹部が設けられている。
【0004】
特許文献1の半導体装置では、ゲート電極として一般的に使用されるNi等に比べて仕事関数の大きい導電性酸化物(例えば、ZnInSnO)を使用してゲート電極の下方の2次元電子ガス層を消失させて、ノーマリオフ特性を得ることができる。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開2007−149794号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
特許文献1の技術では、ドレイン電極及びソース電極を形成するためのマスクとして使用した酸化膜にフッ化水素酸を用いたウエットエッチングにより開口を形成する。次に、開口によって露出したバリア層の露出部をエッチングして凹部を形成する。その後、凹部の底面に接するようにゲート電極を形成する。しかしながら、ウエットエッチングを用いた場合、凹部の開口部側の側面は急峻となり、凹部の側面の下方で電界集中が生じるといった課題がある。
【0007】
本発明は、上述した課題を解決するために創案されたものであり、ノーマリオフ特性を有し、容易に凹部の側面の下方の電界集中を抑制できる半導体装置及び半導体装置の製造方法を提供することを目的としている。
【課題を解決するための手段】
【0008】
上記目的を達成するために、請求項1に記載の発明は、一方の主面の一部に側面が傾斜した凹部が形成された窒化物系半導体層と、前記一方の主面に設けられた第1の電極と、前記凹部を挟み前記第1の電極とは反対側であって、前記一方の主面に設けられた第2の電極と、前記一方の主面の前記凹部を挟み両側に形成され、前記凹部側の壁面が傾斜した絶縁層と、前記凹部の底面上及び側面上並びに前記絶縁層の前記凹部側の壁面の少なくとも一部上に設けられた制御電極とを備え、前記絶縁層の壁面の傾斜角は、前記凹部の側面の傾斜角よりも大きいことを特徴とするものである。
【0009】
また、請求項2に記載の発明は、前記窒化物系半導体層は、第1の窒化物系半導体層と、前記第1の窒化物系半導体層とは少なくとも組成が一部異なり、前記第1の窒化物系半導体層上に形成され、前記凹部が形成される第2の窒化物系半導体層とを有し、前記第1の窒化物系半導体層と前記第2の窒化物系半導体層との界面近傍に2次元電子ガス層が形成され、前記凹部の底面は、前記界面に達していないことを特徴とするものである。
【0010】
また、請求項3に記載の発明は、前記絶縁層の壁面と前記凹部との間に間隔が形成され、前記窒化物系半導体層の上面が露出していることを特徴とするものである。
【0011】
また、請求項4に記載の発明は、前記凹部の底面及び側面、並びに、前記絶縁層の前記凹部側の壁面と前記制御電極との間に金属酸化物半導体層を有することを特徴とするものである。
【0012】
また、請求項5に記載の発明は、窒化物系半導体層の一方の主面上に絶縁層を形成する工程と、前記絶縁層上に一部が開口されたレジスト膜を形成する工程と、前記レジスト膜をマスクとして、前記絶縁層をドライエッチングする工程と、前記レジスト膜をマスクとして、前記絶縁層をウエットエッチングして傾斜した壁面を形成する工程と、前記レジスト膜をマスクとして前記窒化物系半導体層をドライエッチングして前記窒化物系半導体層の一方の主面に凹部を形成する工程と、前記凹部底面上及び側面上並びに前記絶縁層の前記凹部側の傾斜した壁面の少なくとも一部上に制御電極を形成する工程とを備えていることを特徴とするものである。
【0013】
また、請求項6に記載の発明は、前記制御電極と前記凹部の底面及び側面、並びに前記絶縁層の傾斜した壁面との間に金属酸化物半導体層を形成する工程を有することを特徴とするものである。
【発明の効果】
【0014】
本発明によれば、凹部の側面の傾斜を緩やかにすることによって、ノーマリオフ特性を有しつつ、容易に凹部の側面の下方の電界集中を抑制できる。
【図面の簡単な説明】
【0015】
【図1】第1実施形態による半導体装置の断面図である。
【図2】製造工程における半導体装置の断面図である。
【図3】製造工程における半導体装置の断面図である。
【図4】製造工程における半導体装置の断面図である。
【図5】製造工程における半導体装置の断面図である。
【図6】製造工程における半導体装置の断面図である。
【図7】製造工程における半導体装置の断面図である。
【図8】製造工程における半導体装置の断面図である。
【図9】製造工程における半導体装置の断面図である。
【図10】製造工程における半導体装置の断面図である。
【図11】第2実施形態による半導体装置の断面図である。
【図12】第3実施形態による半導体装置の断面図である。
【発明を実施するための形態】
【0016】
(第1実施形態)
以下、図面を参照して、本発明をHEMTに適用した第1実施形態について説明する。図1は、第1実施形態による半導体装置の断面図である。
【0017】
第1実施形態による半導体装置1は、基板2と、バッファ層3と、第1の窒化物系半導体層である電子走行層4と、第2の窒化物系半導体層である電子供給層5と、絶縁層6と、ソース電極7と、ドレイン電極8と、金属酸化物半導体層9と、ゲート電極10と、ゲートフィールドプレート11とを備えている。
【0018】
基板2は、各層3〜5を成長主面2aにエピタキシャル成長させるための成長基板として機能する。また、基板2は、各構成3〜11を機械的に支持する支持基板としても機能する。基板2は、シリコンからなる。
【0019】
バッファ層3は、基板2と各層3〜5との格子定数の差を緩やかにして、応力を緩和するものである。バッファ層3は、AlN(窒化アルミニウム)からなる第1副層と、GaN(窒化ガリウム)からなる第2副層とが交互に周期的に積層された構造を有する。バッファ層3は、基板2の成長主面2a上に形成されている。
【0020】
電子走行層4は、電子供給層5とのヘテロ接合面の近傍にチャネルとして機能する2次元電子ガス層15を形成するものである。電子走行層4は、導電性の不純物を含まないノンドープのGaNからなる。電子走行層4は、約0.3μm〜約10μmの厚みを有する。電子走行層4は、バッファ層3上に形成されている。
【0021】
電子供給層5は、電子走行層4に電子を供給するものである。電子供給層5は、導電性の不純物を含まないノンドープのAl0.3Ga0.7Nからなる。電子供給層5は、約10nm〜約50nmの厚みを有する。このように、電子供給層5が薄く形成されているので、電子走行層4は、厚み方向にトンネル効果を有する。電子供給層5は、電子走行層4上に形成されている。電子供給層5の一方の主面5aの中央部には、凹部16が形成されている。凹部16の底面16aと電子走行層4との間に電子供給層5の一部が残るように、凹部16は形成されている。凹部16の側面16bと水平面(基板2の成長主面2a)との間の傾斜角αは、約45°に構成されている。尚、傾斜角αは、45°に限定されるものではなく、30°〜60°程度に形成してもよい。また、凹部16の開口部の幅は、2.1μm〜3.1μm、凹部16の底面16aの幅は2μm〜3μmに形成される。
【0022】
絶縁層6は、それ自身に圧縮応力を生じさせて、2次元電子ガス層のキャリア濃度を高める機能を有する。また、絶縁層6は、一般的保護膜としての機能、傾斜フィールドプレートとして機能するゲートフィールドプレート11を上面及び壁面17に形成するための機能を有する。絶縁層6は、SiO2からなる。絶縁層6は、約300nm〜約700nm、好ましくは、約500nmの厚みを有する。絶縁層6は、電子供給層5の主面5a上に形成されている。ここで、絶縁層6は、図1の断面で見たとき、凹部16を挟み両側に形成されている。また、絶縁層6は、凹部16と、凹部16の開口部からドレイン電極8側、ソース電極7側へと延びる電子供給層5の一部(段部18)と、ソース電極7と、ドレイン電極8とが形成される領域には形成されていない。凹部16側の絶縁層6の壁面17と水平面(電子供給層5の主面5a)との間の傾斜角βは、約60°に構成されている。尚、傾斜角βは、傾斜角αよりも大きければよく、60°に限定されるものではなく、45°〜75°程度に形成してもよい。絶縁層6の壁面17は、凹部16から所定の間隔(0.05μm〜2.0μm)を開けて、凹部16の開口部よりも外側(ドレイン電極8側、ソース電極7側)に形成されている。これにより、絶縁層6の壁面17と凹部16との間には、電子供給層5の主面5aが露出して、段部18が形成される。
【0023】
ソース電極7及びドレイン電極8は、約25nmの厚みを有するチタン(Ti)層と約300nmの厚みを有するアルミニウム(Al)層とが積層された構造を有する。ソース電極7及びドレイン電極8は、絶縁層6から露出した電子供給層5の主面5a上に形成されている。ドレイン電極8は、凹部16を挟みソース電極7とは反対側に配置されている。尚、上述したように、電子供給層5は極めて薄く、トンネル効果によって、ソース電極7及びドレイン電極8は、2次元電子ガス層15と電気的に接続される。
【0024】
金属酸化物半導体層9は、ノーマリオフ特性及びターンオン特性を向上させるものである。金属酸化物半導体層9は、p型の酸化ニッケル(NiO)からなる。金属酸化物半導体層9は、約200nmの厚みを有する。ここで、金属酸化物半導体層9の厚みは、200nmに限定されるものではなく、約3nm〜約1000nm、好ましくは、約10nm〜約500nmでもよい。ここで、金属酸化物半導体層9が3nmよりも薄くなると、ノーマリオフ特性が低下する。金属酸化物半導体層9は、凹部16の底面16a及び側面16bと、凹部16の開口の周りで絶縁層6から露出している電子供給層5の段部18の上面と、絶縁層6の壁面17及び上面の一部を覆うように形成されている。金属酸化物半導体層9は、ソース電極7及びドレイン電極8とは一定の間隔を開けて形成されている。
【0025】
ゲート電極10は、ソース電極7とドレイン電極8との間に流れる電流を制御するものである。ゲート電極10は、約25nmの厚みを有するニッケル(Ni)層と、約300nmの厚みを有する金(Au)層とが積層された構造を有する。ゲート電極10は、凹部16の底面16a、側面16b、段部18と対向する領域の金属酸化物半導体層9上に形成されている。
【0026】
ゲートフィールドプレート11は、ゲート電極10の端部における電界集中を緩和するものである。ゲートフィールドプレート11は、ゲート電極10と同じ材料及び同じ積層構造からなる。ゲートフィールドプレート11は、ゲート電極10と連続して、一体的に形成されている。即ち、ゲートフィールドプレート11は、ゲート電極10と電気的に接続されている。ゲートフィールドプレート11は、絶縁層6の壁面17及び絶縁膜6の上面に設けられた金属酸化物半導体層9の領域上に形成されたゲート電極10からゲート電極10が形成されていないソース電極7及びドレイン電極8へと延びる領域の金属酸化物半導体層9上に形成されている。上述したように、絶縁層6の壁面17は傾斜している。これにより、壁面17に形成されたゲートフィールドプレート11は、凹部16から離れるに連れて、電子供給層5との距離が徐々に大きくなる。この結果、ゲート電極10の端部における電界集中の緩和効果を向上させる。
【0027】
次に、図面を参照して、上述した第1実施形態による半導体装置1の製造方法について説明する。図2〜図10は、各製造工程における半導体装置の断面図である。
【0028】
まず、シリコンからなる基板2の成長主面2aをHF系エッチャントにより前処理する。次に、基板2をMOCVD(Metal Organic Chemical Vapor Deposition:有機金属化学気相成長法)装置の反応室内に導入する。その後、基板2を、約1100℃の温度で、約10分間サーマルアニーリングを行って表面の酸化膜を除去する。
【0029】
次に、反応室内にTMA(トリメチルアンモニウム)ガス及びNH3(アンモニア)ガスを供給して、基板2の成長主面2aにAlN層をエピタキシャル成長させる。その後、TMG(トリメチルガリウム)ガス及びNH3ガスを供給して、AlN層上にGaN層をエピタキシャル成長させる。そして、これらを所望の回数繰り返すことによって、図2に示すバッファ層3を形成する。
【0030】
次に、反応室内にTMGガス及びNH3ガスを供給して、バッファ層3上に約0.3μm〜約10μmの厚みのノンドープのGaNからなる電子走行層4を形成する。
【0031】
次に、反応室内にTMAガスと、TMGガスと、NH3ガスとを供給して電子走行層4上に約25nmの厚みを有するAl0.3Ga0.7Nからなる電子供給層5を形成する。
【0032】
次に、MOCVD装置から上述の工程が終了して、バッファ層3、電子走行層4及び電子供給層5が形成された基板2を取り出す。
【0033】
次に、図2に示すように、プラズマCVD(Chemical Vapor Deposition)法によって、電子供給層5の主面5a上に約500nmの厚みのSiO2からなる絶縁層6を形成する。その後、フォトリソグラフィー技術により、ソース電極7及びドレイン電極8を形成する領域が開口されたレジスト膜31を絶縁層6上に形成する。
【0034】
次に、図3に示すように、レジスト膜31をマスクとして、フッ酸系エッチャントを用いたウエットエッチングにより、絶縁層6にソース電極7及びドレイン電極8を形成するための開口を形成する。その後、電子ビーム蒸着法を用いて、TiとAlとを順次積層する。次に、レジスト膜31とともに、その上の金属膜32を除去する(リフトオフ法)。次に、N2(窒素)雰囲気中で、約500℃、30分間のアニールを行って、ソース電極7及びドレイン電極8と電子供給層5との間にオーミック接続を形成する。これにより、ソース電極7及びドレイン電極8が完成する。
【0035】
次に、図4に示すように、フォトリソグラフィー技術により、ゲート電極10を形成する領域が開口されたレジスト膜33を絶縁層6上に形成する。ゲート電極10を形成する領域の開口幅を0.5μm〜4μm(例えば、2μm)とする。
【0036】
次に、図5に示すように、レジスト膜33をマスクとし、CF4やCHF3等を用いて、絶縁層6をプラズマエッチング(ドライエッチング)する。ここで、プラズマエッチング法を用いているので、絶縁層6の壁面17aは、略鉛直となる。これにより、壁面17aの開口部は従来のウエットエッチングで形成した場合と比較して狭くなる。尚、絶縁層6は、エッチング領域においても、50nm〜200nm程度(例えば、100nm)の厚み方向の一部が残るようにエッチングされる。
【0037】
次に、図6に示すように、同じレジスト膜33をマスクとし、フッ酸系エッチャントを用いて、図5で示す厚み方向の一部が残る絶縁膜6の部分が除去され、電子供給層5の一方の主面5aが、幅約2.6μm程度露出するまで、絶縁層6をウエットエッチングして、絶縁層6の壁面17を形成する。この工程では、ウエットエッチング法を用いたが、先にドライエッチングを行っているので、絶縁層6の壁面17の傾斜は急になる。即ち、従来のウエットエッチングで絶縁層の壁面を形成した場合と比べて、傾斜角βが大きくなる。また、エッチャントがレジスト膜33の下側に回り込むので、絶縁層6の上側の開口のみならず下側の開口もレジスト膜33の開口よりも大きくなるように、レジスト膜33が絶縁層6の上側の開口からはみ出している。
【0038】
次に、図7に示すように、図6の工程で使用したレジスト膜33をそのままマスクとして利用し、塩素ガスを用いて、電子供給層5の一方の主面5aをプラズマエッチングすることにより凹部16を形成する。尚、凹部16の深さは約5nmであり、凹部16の底面16aの下には、電子供給層5の一部が残るようにエッチングされる。ここで、この工程では、ドライエッチングを用いているので、凹部16の底面16aは、レジスト膜33の開口幅に対応した幅になる。一方、凹部16の開口は、プラズマガスが回り込むことにより、凹部16の側面16bの傾斜は緩やかになり、レジスト膜33の開口よりも大きくエッチングされる。ここで、レジスト膜33と電子供給層5との間には、絶縁層6の厚みと同じ大きい空間が形成されるので、レジスト膜33の開口側の下面には、絶縁層6をマスクにしているのではないので、多くのプラズマガスが回り込む。これにより、凹部16の側面16bの傾斜は、絶縁層6の壁面17の傾斜よりも緩やかになる。また、図7で示すように、上側に絶縁層6が形成されていない露出した電子供給層5の一方の主面5aの一部(段部18)が残るようにドライエッチングされる。
【0039】
次に、図8に示すように、レジスト膜33を除去する。
【0040】
この後、図9に示すように、フォトリソグラフィー技術により、金属酸化物半導体層9を形成する領域が開口されたレジスト膜34を形成する。レジスト膜34の開口は、絶縁層6の下側の開口よりも大きい。
【0041】
次に、図10に示すように、酸素を含む雰囲気中、例えば、アルゴンと酸素を含む混合ガス中で、NiOをマグネトロンスパッタリングすることにより、NiOからなる金属酸化物半導体層9を形成する。その後、金属酸化物半導体層9のp型特性を向上させるために、熱処理、オゾンアッシング処理、酸素アッシング処理等を行ってもよい。次に、マグネトロンスパッタリングにより、Ni(ニッケル)とAu(金)とを順次積層して、ゲート電極10及びゲートフィールドプレート11を形成する。
【0042】
次に、図10に示すレジスト膜34とともに、その上の金属酸化物半導体層35及び金属膜36を除去する(リフトオフ法)。これにより、図1に示すように、金属酸化物半導体層9と、ゲート電極10と、ゲートフィールドプレート11とが完成する。
【0043】
最後に、周知のダイシング工程により、基板2を素子単位で分離して、第1実施形態による半導体装置1が完成する。
【0044】
次に、上述した第1実施形態による半導体装置1の動作を説明する。
【0045】
まず、ドレイン電極7が高電位になるように、ドレイン電極7とソース電極7との間に電圧が印加される。この状態で、ゲート電極10に閾値電圧よりも高い所望の制御電圧が印加されると、金属酸化物半導体層9に分極が生じる。これにより、金属酸化物半導体層9の電子供給層5側に正孔が集まり、電子走行層4の電子供給層5に接する側に電子が誘起される。そして、電子走行層4のゲート電極10の対向する領域にチャネルが形成される。この結果、ソース電極7とドレイン電極8との間がオン状態になり、電子がソース電極7、電子供給層5、電子走行層4の2次元電子ガス層15、電子供給層5、ドレイン電極8の経路で流れる。尚、電子供給層5は、非常に薄いので、厚み方向にはトンネル効果により電子が通過する。そして、この電子の経路と逆方向に電流が流れる。ここで、電流の大きさは、ゲート電極10に印加される制御電圧によって制御される。
【0046】
上述したように第1実施形態による半導体装置1では、金属酸化物半導体層9を形成している。ここで、金属酸化物半導体層9は、酸素を含む雰囲気中でスパッタリング(マグネトロンスパッタリング)によって形成することにより、容易に形成でき且つ正孔濃度を高めることができる。これにより、金属酸化物半導体層9は、ゲート電極10の下方のポテンシャルを下げ、ノーマリ時にゲート電極10の下方の電子走行層4に2次元電子ガス層15が形成されることを抑制できる。この結果、半導体装置1は、ノーマリオフ特性を容易に向上させることができる。
【0047】
また、半導体装置1では、絶縁層6の壁面17の傾斜角βを凹部16の側面16bの傾斜角αよりも大きくしている。これにより、絶縁層6の壁面17の薄い領域を低減することができるので、製造工程におけるドライエッチング等に起因する絶縁層6の壁面17の破損を抑制することができる。また、絶縁層6ではなくレジスト膜33をマスクとして、凹部16を形成しているので、絶縁層6の破損をより抑制することができる。従って、絶縁層6の破損によりゲート電極10に流れるリーク電流を抑制することができるので、耐圧を向上させることができる。
【0048】
また、半導体装置1では、凹部16の側面16bの傾斜角αを絶縁層6の壁面17の傾斜角βよりも小さくしている。これにより、凹部16の側面16bの下方の電界集中を緩和することができる。
【0049】
また、半導体装置1では、凹部16、段部18、絶縁層6の壁面17にわたって金属酸化物半導体層9及びゲート電極10が形成されているので、ゲート電極10近傍の電界集中を緩和することができる。
【0050】
更に、半導体装置1の製造方法では、絶縁層6と凹部16を同じレジスト膜33によってエッチングすることにより、凹部16の幅を小さくすることができる。この結果、半導体装置1のオン抵抗を、より小さくすることができる。
【0051】
また、半導体装置1の製造方法では、レジスト膜33をマスクとして、凹部16をエッチングにて形成することにより、絶縁層6をマスクとしてエッチングにて凹部16を形成する場合に比べて、絶縁層6の破損をより抑制できる。
【0052】
(第2実施形態)
次に、図面を参照して、上述した第1実施形態の一部を変更した第2実施形態について説明する。図11は、第2実施形態による半導体装置の断面図である。尚、上述した実施形態と同様の構成には、同じ符号を付けて説明を省略する。
【0053】
図11に示すように第2実施形態による半導体装置1Aでは、金属酸化物半導体層9Aと、ゲートフィールドプレート11Aとが第1実施形態とは異なる。
【0054】
具体的には、金属酸化物半導体層9Aとゲートフィールドプレート11Aが、絶縁層6の上面に形成されていない。即ち、金属酸化物半導体層9Aとゲートフィールドプレート11Aが、絶縁層6の壁面17の途中部まで形成されている。
【0055】
(第3実施形態)
次に、図面を参照して、上述した実施形態の一部を変更した第3実施形態について説明する。図12は、第3実施形態による半導体装置の断面図である。尚、上述した実施形態と同様の構成には、同じ符号を付けて説明を省略する。
【0056】
図12に示す第3実施形態による半導体装置1Bのように、絶縁層6の開口部の幅を更に広げるために、絶縁層6の壁面を下側の壁面17aと上側の壁面17bとによって形成してもよい。
【0057】
以上、実施形態を用いて本発明を詳細に説明したが、本発明は本明細書中に説明した実施形態に限定されるものではない。本発明の範囲は、特許請求の範囲の記載及び特許請求の範囲の記載と均等の範囲により決定されるものである。以下、上記実施形態を一部変更した変更形態について説明する。
【0058】
例えば、上述した各実施形態に記載の材料、数値、形状等は適宜変更可能である。
【0059】
上述の実施形態では、基板2をシリコンにより構成したが、シリコンカーバイド(SiC)等の半導体材料、サファイア、セラミック等の絶縁体で構成してもよい。
【0060】
また、上述の実施形態では、バッファ層3をAlNとGaNとの積層構造により構成したが、他の窒化物系半導体、III−V族化合物半導体、または、単層構造の半導体により構成してもよい。
【0061】
また、上述の実施形態では、電子走行層4をGaNにより構成したが、他の窒化物系半導体材料または化合物半導体材料により電子走行層を構成してもよい。一例として、
AlaInbGa1-a-bN
0≦a<1
0≦b<1
を上げることできる。
【0062】
また、上述の実施形態では、電子供給層5をAl0.3Ga0.7Nにより構成したが、他の窒化物系半導体材料または化合物半導体材料により電子供給層を構成してもよい。一例として、
AlxInyGa1-x-yN
0<x<1 (好ましくは、0.1<x<0.4)
0≦y<1
を上げることできる。更に、n型の不純物をドープしたAlxInyGa1-x-yNで形成してもよい。尚、電子供給層5は、電子走行層4よりも大きいバンドギャップを有し、且つ、電子走行層4よりも小さい格子定数を有する半導体材料で構成することが好ましい。
【0063】
また、上述の実施形態では、電子走行層と電子供給層とを窒化物系半導体材料により構成したが、AlGaAs/GaAs等の窒化物系半導体材料以外の材料からなるヘテロ構造により構成してもよい。
【0064】
また、上述の実施形態では、絶縁層をSiO2により構成したが、他のシリコン酸化物(例えば、SiOx)やシリコン窒化物(SiNx)等の絶縁材料によって構成してもよい。
【0065】
また、上述の実施形態では、ソース電極7及びドレイン電極8をチタン及びアルミニウムの積層構造としたが、他のオーミック接触可能な金属で形成してもよい。
【0066】
また、上述の実施形態では、金属酸化物半導体層9、9AをNiOにより構成したが、他の金属酸化物半導体により構成してもよい。適用できる金属酸化物半導体は、酸化鉄(FeOx、xは任意の整数)、酸化コバルト(CoOx、xは任意の整数)、酸化マンガン(MnOx、xは任意の整数)、酸化銅(CuOx、xは任意の整数)等である。更に、金属酸化物半導体層9、9Aを上述の材料を複数積層した多層構造にしてもよい。この場合、p型(またはn型)の不純物の濃度を厚み方向に徐々に変えた多層構造にしてもよい。尚、また、金属酸化物半導体層を配設せず、ゲート電極10をショットキー電極材料で構成してもよい。また、金属酸化物半導体層の代わりにp−GaN等のp型半導体層に置き換えてもよい。電子供給層等の窒化物系半導体層をp型で構成する場合、金属酸化物半導体層をn型で構成してもよい。
【0067】
また、上述の実施形態では、ゲート電極10をNiとAuにより構成したが、Ni、Au及びTiの三層構造、アルミニウム層、導電性を有するポリシリコン層等により構成してもよい。
【0068】
また、上述の実施形態では、絶縁層6と凹部16、16Bとの間に段部18が形成されている例を示したが、段部18はなくてもよい。
【0069】
また、金属酸化物半導体層9、9Aとゲート電極10との間や電子供給層5と金属酸化物半導体層9、9Aとの間に金属酸化物半導体層9、9Aよりも厚みの薄いHfOやSiOx等の絶縁膜を形成してもよい。
【0070】
また、上述の実施形態では、金属酸化物半導体層9、9Aと、ゲート電極10及びゲートフィールドプレート11、11Aとを同じ形状に形成したが、これらを異なる形状に形成してもよい。金属酸化物半導体層9、9Aと、ゲート電極10及びゲートフィールドプレート11、11Aとを異なる形状に形成する場合、異なるレジスト膜により形成することができる。
【0071】
また、上述の実施形態では、凹部16、16Bを形成する際に、絶縁層6を形成するためのレジスト膜33をマスクとして用いたが、当該レジスト膜33を除去した後、絶縁層6をマスクとして凹部16、16Bをエッチングしてもよい。
【0072】
また、上述の実施形態では、本発明をHEMTに適用する例を示したが、MESFET(Metal-Semiconductor Field Effect Transistor:ショットキーゲート電界効果トランジスタ)、絶縁ゲート型電界効果トランジスタ、ダイオード等に本発明を適用してもよい。
【符号の説明】
【0073】
1、1A、1B半導体装置
2 基板
2a 成長主面
3 バッファ層
4 電子走行層
5 電子供給層
5a 主面
6 絶縁層
7 ソース電極
7 ドレイン電極
8 ドレイン電極
9、9A 金属酸化物半導体層
10 ゲート電極
11、11A ゲートフィールドプレート
15 2次元電子ガス層
16、16B 凹部
16a 底面
16b 側面
17 壁面
17a 壁面
18 段部
31、33、34 レジスト膜
32 金属膜
35 金属酸化物半導体層
36 金属膜
α 傾斜角
β 傾斜角
【特許請求の範囲】
【請求項1】
一方の主面の一部に側面が傾斜した凹部が形成された窒化物系半導体層と、
前記一方の主面に設けられた第1の電極と、
前記凹部を挟み前記第1の電極とは反対側であって、前記一方の主面に設けられた第2の電極と、
前記一方の主面の前記凹部を挟み両側に形成され、前記凹部側の壁面が傾斜した絶縁層と、
前記凹部の底面上及び側面上並びに前記絶縁層の前記凹部側の壁面の少なくとも一部上に設けられた制御電極と
を備え、
前記絶縁層の壁面の傾斜角は、前記凹部の側面の傾斜角よりも大きいことを特徴とする半導体装置。
【請求項2】
前記窒化物系半導体層は、
第1の窒化物系半導体層と、
前記第1の窒化物系半導体層とは少なくとも組成が一部異なり、前記第1の窒化物系半導体層上に形成され、前記凹部が形成される第2の窒化物系半導体層とを有し、
前記第1の窒化物系半導体層と前記第2の窒化物系半導体層との界面近傍に2次元電子ガス層が形成され、
前記凹部の底面は、前記第1の窒化物系半導体層の界面に達していないことを特徴とする請求項1に記載の半導体装置。
【請求項3】
前記絶縁層の壁面と前記凹部との間に間隔が形成され、前記窒化物系半導体層の上面が露出していることを特徴とする請求項1または請求項2に記載の半導体装置。
【請求項4】
前記凹部の底面及び側面、並びに、前記絶縁層の前記凹部側の壁面と前記制御電極との間に金属酸化物半導体層を有することを特徴とする請求項1〜請求項3のいずれか1項に記載の半導体装置。
【請求項5】
窒化物系半導体層の一方の主面上に絶縁層を形成する工程と、
前記絶縁層上に一部が開口されたレジスト膜を形成する工程と、
前記レジスト膜をマスクとして、前記絶縁層をドライエッチングする工程と、
前記レジスト膜をマスクとして、前記絶縁層をウエットエッチングして傾斜した壁面を形成する工程と、
前記レジスト膜をマスクとして前記窒化物系半導体層をドライエッチングして前記窒化物系半導体層の一方の主面に凹部を形成する工程と、
前記凹部底面上及び側面上並びに前記絶縁層の前記凹部側の傾斜した壁面少なくとも一部上に制御電極を形成する工程とを備えていることを特徴とする半導体装置の製造方法。
【請求項6】
前記制御電極と前記凹部の底面及び側面、並びに前記絶縁層の傾斜した壁面との間に金属酸化物半導体層を形成する工程を有することを特徴とする請求項5に記載の半導体装置の製造方法。
【請求項1】
一方の主面の一部に側面が傾斜した凹部が形成された窒化物系半導体層と、
前記一方の主面に設けられた第1の電極と、
前記凹部を挟み前記第1の電極とは反対側であって、前記一方の主面に設けられた第2の電極と、
前記一方の主面の前記凹部を挟み両側に形成され、前記凹部側の壁面が傾斜した絶縁層と、
前記凹部の底面上及び側面上並びに前記絶縁層の前記凹部側の壁面の少なくとも一部上に設けられた制御電極と
を備え、
前記絶縁層の壁面の傾斜角は、前記凹部の側面の傾斜角よりも大きいことを特徴とする半導体装置。
【請求項2】
前記窒化物系半導体層は、
第1の窒化物系半導体層と、
前記第1の窒化物系半導体層とは少なくとも組成が一部異なり、前記第1の窒化物系半導体層上に形成され、前記凹部が形成される第2の窒化物系半導体層とを有し、
前記第1の窒化物系半導体層と前記第2の窒化物系半導体層との界面近傍に2次元電子ガス層が形成され、
前記凹部の底面は、前記第1の窒化物系半導体層の界面に達していないことを特徴とする請求項1に記載の半導体装置。
【請求項3】
前記絶縁層の壁面と前記凹部との間に間隔が形成され、前記窒化物系半導体層の上面が露出していることを特徴とする請求項1または請求項2に記載の半導体装置。
【請求項4】
前記凹部の底面及び側面、並びに、前記絶縁層の前記凹部側の壁面と前記制御電極との間に金属酸化物半導体層を有することを特徴とする請求項1〜請求項3のいずれか1項に記載の半導体装置。
【請求項5】
窒化物系半導体層の一方の主面上に絶縁層を形成する工程と、
前記絶縁層上に一部が開口されたレジスト膜を形成する工程と、
前記レジスト膜をマスクとして、前記絶縁層をドライエッチングする工程と、
前記レジスト膜をマスクとして、前記絶縁層をウエットエッチングして傾斜した壁面を形成する工程と、
前記レジスト膜をマスクとして前記窒化物系半導体層をドライエッチングして前記窒化物系半導体層の一方の主面に凹部を形成する工程と、
前記凹部底面上及び側面上並びに前記絶縁層の前記凹部側の傾斜した壁面少なくとも一部上に制御電極を形成する工程とを備えていることを特徴とする半導体装置の製造方法。
【請求項6】
前記制御電極と前記凹部の底面及び側面、並びに前記絶縁層の傾斜した壁面との間に金属酸化物半導体層を形成する工程を有することを特徴とする請求項5に記載の半導体装置の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【公開番号】特開2010−238838(P2010−238838A)
【公開日】平成22年10月21日(2010.10.21)
【国際特許分類】
【出願番号】特願2009−83944(P2009−83944)
【出願日】平成21年3月31日(2009.3.31)
【出願人】(000106276)サンケン電気株式会社 (982)
【Fターム(参考)】
【公開日】平成22年10月21日(2010.10.21)
【国際特許分類】
【出願日】平成21年3月31日(2009.3.31)
【出願人】(000106276)サンケン電気株式会社 (982)
【Fターム(参考)】
[ Back to top ]