ポリメタルゲートを構成する高融点金属膜の洗浄工程における欠けを防止し、装置の特性を向上させ、また、洗浄効率を向上させるため、基板１上の低抵抗多結晶シリコン膜９ａ、ＷＮ膜９ｂおよびＷ膜９ｃを、窒化シリコン膜１０をマスクにドライエッチングし、これらの膜よりなるゲート電極９を形成し、ウエットハイドロゲン酸化により薄い酸化膜９ｄを形成した後、ＲＰＮ法を用いて窒化処理を行い、ゲート電極の側壁から露出したＷ膜９ｃをＷＮ膜９ｅとする。その結果、その後の洗浄工程、例えば、ｎ⁻型半導体領域１１やｐ⁻型半導体領域１２の形成時に行われる、１）レジスト膜のホトリソグラフィー工程、２）不純物の注入工程、３）レジスト膜の除去工程および４）基板表面の洗浄工程が繰り返し行われても、Ｗ膜９ｃの欠けを防止でき、また、洗浄液としてＵ洗浄液やフッ酸系の洗浄液のような強い洗浄液を用いることができる。
（もっと読む）

【課題】 信頼性の高いフルシリサイドＭＯＳＦＥＴおよびシリサイドＭＯＳＦＥＴを従来よりも簡単に同一基板上に形成することができる半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、半導体基板１０上にゲート絶縁膜３０を形成し、ゲート絶縁膜上に第１のゲート電極４０および第２のゲート電極４２を形成し、第１のゲート電極および第２のゲート電極上にマスク材料９０を堆積し、第２のゲート電極を被覆したまま第１のゲート電極の上面を露出させるようにマスク材料をパターニングし、マスク材料を利用して第１のゲート電極の上部をエッチングし、マスク材料を除去し、第１のゲート電極および第２のゲート電極上に金属膜１００を堆積し、第１のゲート電極の全部および第２のゲート電極の上部をシリサイド化することを具備する。 （もっと読む）

【課題】低抵抗、且つ高耐熱性を有するゲート電極またはゲート配線を備えた高性能な半導体装置を実現する。
【解決手段】ゲート電極またはゲート配線を三層以上の積層構造とし、例えば、第１の導電層１０６ａ／第２の導電層１０６ｂ／第３の導電層１０６ｃを形成する。さらに、第２の導電層の幅は、第１の導電層及び第３の導電層の幅よりも狭いことを特徴とする。そして第１の導電層及び第３の導電層は高融点金属でなる。これにより高性能な半導体装置を実現できる。 （もっと読む）

【課題】 本発明は、ゲート電極の空乏化を抑制すると共に、シリサイドの高抵抗化を防止することができる半導体装置及びその製造方法を提供する。
【解決手段】 ゲート絶縁膜上に、所定の半導体材料とゲルマニウムとを含む膜を形成するステップと、膜を酸化することにより、ゲート絶縁膜上に、当該膜よりもゲルマニウム濃度が高くかつ膜厚が薄い第１の膜を形成すると共に、第１の膜上に酸化膜を形成するステップと、酸化膜を除去するステップと、第１の膜上に、半導体材料を含み、第１の膜よりもゲルマニウム濃度が低い第２の膜を形成するステップと、第２の膜及び第１の膜にエッチングを行うことにより、ゲート電極を形成するステップとを備えることを特徴とする。 （もっと読む）

エレクトロマイグレーション及びその悪影響の制御方法、パターン化された半導体デバイスの導電層（９）。複数の空孔障壁（１０）は、選択された原子を打込むことによって、金属相互接続部（９）に沿って各々の位置で生成させる。各々空孔障壁（１０）は、エレクトロマイグレーション（８）によって生成された空孔がそこに蓄積させる、このことにより導線（９）に沿ってこのようなエレクトロマイグレーションの全体の効果を分布し、及び半導体デバイスの寿命をかなり増やす。
（もっと読む）

【課題】 基板への接着性が良好で、且つ、良好に駆動可能な有機薄膜トランジスタ、該有機薄膜トランジスタを設けた有機薄膜トランジスタシート及びこれらの製造方法の提供。
【解決手段】 支持体と金属箔とをラミネートする接着層を支持体上に有し、前記支持体と前記金属箔とが前記接着層によりラミネートされ、前記支持体上にラミネートされた前記金属箔表面が研磨されたものであることを特徴とする有機薄膜トランジスタ。 （もっと読む）

【課題】 絶縁膜に形成された凹部に埋め込んだ銅配線の表面をパラジウム置換めっきするにあたり、銅配線の表面がエッチングされることを抑え、良好な電気特性を長期に亘り維持可能な半導体装置を製造すること。
【解決手段】 絶縁膜例えばＳｉＯＣ膜２１をエッチングすることにより形成した凹部２００に銅を埋め込んで銅配線２５を形成した後、カルボキシル基を有する有機酸溶液にパラジウムを溶かしてなる置換めっき液を用いて前記凹部２００に埋め込まれた銅配線２５の表面をパラジウム置換めっきする。そしてパラジウム膜２６が形成された銅配線２５の表面に無電解めっき液を用いて密着層２７を形成する構成とする。この場合、有機酸を選択したことにより、パラジウム置換めっき時に銅配線２５がエッチングさせることを抑えることができる。 （もっと読む）

本発明は、ＣＭＯＳ素子を製造する方法に関し、その方法は、絶縁材料層（１０２）をその中に有する半導体基板（１０１）を準備するステップと、絶縁層（１０２）の上に第１の材料層（１０６）を形成するステップとを備え、第１の材料層（１０６）の厚さが、第１の能動素子を担持する第１の領域（１０３）では、第２の能動素子を担持する第２の領域（１０４）より薄い。次いで、第２の材料層（１０７）が、第１の材料層（１０６）上に形成され、次いで、その構造体に熱処理が行われて、第１と第２の材料が合金化される。第１の領域上の両層部分は全体が合金化されるが、第２の領域上の両層部分はそうはならず、その結果、第１の材料層（１０６）の一部分（１０９）が残留する。
（もっと読む）

【課題】銅を含む導電性コア領域と界面領域とを有する導電性材料及び該導電性材料の製造方法を提供すること。
【解決手段】銅と、０．００１原子百分率から０．６原子百分率までの、イリジウム、オスミウム、及びレニウムから選択された１つ又はそれ以上の金属とを含む導電性コア領域、及び界面領域を備える導電性材料である。界面領域は、少なくとも８０原子百分率又はそれ以上の１つ又はそれ以上の金属を含む。界面領域は、銅と、イリジウム、オスミウム、及びレニウムから選択された１つ又はそれ以上の金属とを含むシード層を形成し、その上に銅からなる導電性層を形成し、導電性層を研磨して、研磨された銅の表面材料を構成し、シード層から研磨された表面への１つ又はそれ以上の金属のマイグレーションを引き起こすのに十分な温度で該研磨された銅の表面材料をアニールして形成される。 （もっと読む）

【課題】 リーク電流の少ない半導体装置を提供する。
【解決手段】 半導体装置は、第１導電型を有する半導体基板１を含む。第２導電型を有する１対のソース／ドレイン領域４が半導体基板の表面に形成される。ゲート絶縁膜３がソース／ドレイン領域相互間のチャネル領域上に配設される。第１導電型を有するゲート電極５がゲート絶縁膜上に配設される。ゲート電極は、チャネル領域の上方に位置する第１部分５ａと、ソース／ドレイン領域の上方に位置する第２部分５ｂとを有する。第２部分の多数キャリア濃度は第１部分の多数キャリア濃度より低い。 （もっと読む）

【課題】 弾性表面波共振片の電極パターンに形成される陽極酸化膜の厚さを一定にするとともに、弾性表面波共振片の共振周波数を一定にする陽極酸化装置および終点検出方法を提供する。
【解決手段】 陽極酸化装置１０は、被処理物に形成される陽極酸化膜の厚さに応じて前記被処理物に印加される電圧値を求めるとともに、前記電圧値より陽極酸化を終了する終点電流設定値を求める電源制御部２０と、前記電源制御部２０で求めた値の電圧を陽極酸化槽１２の電解液中に浸漬された前記被処理物に印加するとともに、前記電源制御部２０によって前記被処理物への電源供給が制御される電源部１８と、前記被処理物に供給される電流値を監視するとともに、前記電流値が前記終点電流設定値を下回ったときに陽極酸化の終点と判定する監視部２４とを有する構成である。 （もっと読む）

【課題】 再現性の高い工程を用いて低抵抗のゲート電極を有するＧＯＬＤ構造を構成できるようにし、それにより、微細化が可能であるとともに信頼性の高いＭＯＳトランジスタを提供する。
【解決手段】 半導体基板１に形成したソース及びドレイン領域１０ａ，１０ｂと、酸化膜３ｂを介して形成したゲート電極５と、前記ソース及びドレイン領域１０ａ，１０ｂとチャネル形成領域３０の間に前記ソース及びドレイン領域１０ａ，１０ｂを取り囲むソース及びドレイン低濃度領域６ａ’，６ｂ’とを有するＭＯＳトランジスタにおいて、前記酸化膜３ｂを介して前記ソース及びドレイン低濃度領域６ａ’，６ｂ’に接する導電性である２つのサイドスペーサ９ａと、前記ゲート電極５及び前記サイドスペーサ９ａ上に形成された導電性薄膜１５とを有する。 （もっと読む）