【課題】 塗布技術や印刷技術を用いて形成した薄膜トランジスタを微細に形成し、さらに、ホトコンを低減することにより、高性能な薄膜トランジスタ、及びそれを用いた半導体装置を安価に提供すること。
【解決手段】 絶縁基板上に、ソース・ドレイン電極、ゲート絶縁膜、有機半導体層、ゲート電極の各部材が積層された薄膜トランジスタ、およびそのトランジスタを含む表示装置、ＩＣタグ装置、センサー装置において、有機半導体層は塗布法もしくは印刷法で形成されており、ソース・ドレイン電極上の有機半導体層の概略パターン平面形状の少なくとも一部（少なくともチャネル長方向の端部）がソース・ドレイン電極上のパターン形状と自己整合的な形状である構成とした。 （もっと読む）

【課題】本発明は、弊害なく半導体装置の高耐圧化、耐圧安定化、電極の電位安定化、耐圧保持領域のシュリンクなどに活用される半絶縁性膜を形成することができる半導体装置の製造方法を提供することを目的とする。
【解決手段】
半導体基板表面にＰ型領域を形成する工程と、該Ｐ型領域上にＡｌ電極を形成する工程と、該Ａｌ電極と接し、Ａｌと比較してＳｉと反応しづらい物質からなる層間膜を形成する工程と、該層間膜上にＳｉを含有する半絶縁性膜を形成する工程とを備えることを特徴とする。 （もっと読む）

【課題】炭化珪素半導体基板と電極膜との間のコンタクト抵抗が低く、炭化珪素半導体基板から電極膜が剥離しにくい炭化珪素半導体装置およびその製造方法を提供すること。
【解決手段】ｐ型炭化珪素エピタキシャル層３の表面層に、ｐ⁺コンタクト領域６を形成する。炭化珪素半導体基板の表面にパッシベーション膜８を形成し、ｐ⁺コンタクト領域６上のパッシベーション膜８を除去する。ついで、炭化珪素半導体基板の表面に、第１のニッケル膜９、第２のチタン膜１０、第３のニッケル膜１１を順次積層する。ついで、エッチングにより、ｐ⁺コンタクト領域６上にのみ、第１のニッケル膜９および第２のチタン膜１０を残す。ついで、熱処理を行い、ニッケルシリサイドおよびチタンカーバイドからなるコンタクト電極を形成する。ニッケル膜のエッチングには、酸系薬液を用いる。チタン膜のエッチングには、アンモニア水もしくは過酸化水素水を用いる。 （もっと読む）

【課題】無機半導体と有機物とを能動的な役割に用い、かつ有機物の劣化を防止することができる半導体素子を提供する。
【解決手段】ＺｎＯ系半導体１上に有機物電極２が形成されており、有機物電極２の上にはＡｕ膜３が形成されている。ＺｎＯ系半導体１の裏面には有機物電極２に対向するように、Ｔｉ膜４とＡｕ膜５の多層金属膜で構成された電極が形成されている。有機物電極２とＺｎＯ系半導体１との接合界面は、ショットキー障壁が形成されており、これらの間で整流作用が発生する。しかも、有機物電極２の表面には、撥水膜３が被覆されているため、水等から有機物電極２表面を防護することができ、有機物電極の劣化を防止することができる。 （もっと読む）

別途の熱処理工程を省略することができる多層金属薄膜製造方法及びその製造装置を提供する。多層金属薄膜製造方法は、（ａ）第１反応容器に第１金属前駆体を流入して、基板上に第１金属膜を形成する工程と、（ｂ）第２反応容器に第２金属前駆体を流入して、前記第１金属膜上に第２金属膜を形成する工程とを含み、前記（ｂ）工程は、前記第１金属膜が熱処理されながら前記第２金属膜が形成されるように、前記第１金属膜の熱処理温度の範囲内でなされる。
（もっと読む）

【解決手段】 パターニングされた金属フィーチャの上方に誘電体エッチストップ層を選択的に形成する方法を開示する。実施形態には、当該方法に従って形成されたエッチストップ層をゲート電極の上方に設けているトランジスタが含まれる。本発明の特定の実施形態によると、ゲート電極の表面上に金属を選択的に形成して、当該金属をケイ化物またはゲルマニウム化物に変換する。他の実施形態によると、ゲート電極の表面上に選択的に形成された金属によって、ゲート電極の上方にシリコンまたはゲルマニウムのメサを触媒成長させる。ケイ化物、ゲルマニウム化物、シリコンメサ、またはゲルマニウムメサの少なくとも一部を酸化、窒化、または炭化して、ゲート電極の上方にのみ誘電体エッチストップ層を形成する。 （もっと読む）

【課題】 各種半導体装置の製造過程で、プラズマ窒化処理によって形成された窒素含有層を不必要な部位に残存させない半導体装置の製造方法を提供する。
【解決手段】 プラズマ窒化処理工程の後に、選択エッチング処理工程を設け、電極層１０７に形成された窒化珪素膜１０９を残しつつ、素子分離膜１０３および絶縁膜１０５の表面に形成された窒化酸化珪素膜１１１を除去する。選択エッチング工程により、素子分離膜１０３および絶縁膜１０５の表面に形成された窒化酸化珪素膜１１１が除去される。 （もっと読む）

【課題】装置の高いスループットを維持しつつ、バリアメタルの酸化工程の追加や異なる種類のシード層の積層、バリア層の積層等を行い配線の信頼性を向上させる。
【解決手段】薄膜の合金シード層を成長させるチャンバー、または、薄膜のバリアメタルを成長させるチャンバーのうち、最も短いタクト時間のチャンバー数を最も少なくして、あるいは、統一して１台の装置で専用に用い、タクト時間の長い工程のチャンバーを２または、３チャンバー以上にすることにより、薄膜工程のチャンバー間バラツキを無くして、装置のスループットを向上させる。 （もっと読む）

【課題】生産性が向上し、かつ寸法精度が良い金属配線の製造方法、ＴＦＴの製造方法、及びそれを用いて製造されたＴＦＴを提供すること。
【解決手段】本発明にかかる金属配線の製造方法では、まず、主成分金属に、主成分金属より酸化物の生成エネルギーが低い添加金属が添加された第２の金属膜３０を成膜する。そして、第２の金属膜３０を酸化させて金属酸化物を形成し、第２の金属膜３０の表面に酸化層３２を形成する。次に、酸化層３２上にフォトレジスト３１を形成して、第１のドライエッチング条件により、酸化層３２をエッチングする。そして、第１のドライエッチング条件の場合と比較して、主成分金属の金属酸化物に対する選択比が高い第２のドライエッチング条件により、下層の第２の金属膜３０をエッチングする。 （もっと読む）

【課題】クリーニング処理開始前の被処理体の処理枚数に関係なく、ジャストエッチの時点を自動的に確実に把握することにより、エッチング処理の適正な終点時点を決定することが可能な処理装置を提供する。
【解決手段】真空引き可能になされた処理チャンバー１６と、所定の処理が施される被処理体Ｗを載置する載置台２０と、処理チャンバーへ必要なガスを供給するガス供給手段４０と、途中に真空ポンプが介設されて処理チャンバー内の雰囲気を真空引きする排気系６とを有す処理装置において、排気ガス中に含まれるパーティクル数を計測するために前記排気系に設けられたパーティクル計測手段８と、処理チャンバー内にクリーニングガスを流してクリーニング処理を行う時にパーティクル計測手段の計測値に基づいてクリーニング処理の終点時点を決定するクリーニング終点決定手段１４とを備える。 （もっと読む）

【課題】ゲート酸化膜の信頼性を阻害せずに、ゲート電極の低抵抗化を実現可能な半導体装置およびその製造方法を提供することを目的とする。
【解決手段】本発明に係る半導体装置は、炭化珪素からなり、表面にエピタキシャル結晶成長層２が形成された半導体基板１と、エピタキシャル結晶成長層２上部に選択的に形成されたウェル領域３とを備える。そして、ウェル領域３上部に選択的に形成されたソース領域４と、ソース領域４とエピタキシャル結晶成長層２とに挟まれたウェル領域３の表面を覆うゲート絶縁膜６上に形成されたゲート電極７とを備える。ゲート電極７は、珪素層７ａと、炭化珪素層７ｂとの積層構造からなり、ゲート電極７上部に形成されたシリサイド層７ｃをさらに備える。 （もっと読む）

【課題】低抵抗でかつ信頼性の高いコンタクトプラグを有する半導体装置およびその製造方法を提供する。
【解決手段】半導体装置の製造方法は、コンタクトホール１０３が設けられた半導体基板１００上に絶縁膜１０２を形成する工程と、基板全面上に第１の導電膜１０４を形成する工程と、第１の導電膜１０４上に窒化金属膜１０６を形成する工程と、窒化金属膜１０６上にコンタクトホール１０３を埋める第２の導電膜１０７を形成する工程と、第２の導電膜１０７、窒化金属膜１０６、および第１の導電膜１０４の一部を除去することで、コンタクトプラグ１０９を形成する工程（ｅ）とを備える。（コンタクトホールの底面上に設けられた窒化金属膜の膜厚）／（コンタクトホールの底面上に設けられた第１の導電膜の膜厚）の値は０．８より大きく２．５より小さい。 （もっと読む）

【課題】同一基板上に形成されたメモリセル、トランジスタ及び抵抗素子それぞれの特性を向上させる。
【解決手段】半導体記憶装置は、半導体基板１１と、半導体基板１１に設けられ、かつトンネル絶縁膜１５、電荷蓄積層１６、ブロック絶縁膜１７、制御ゲート電極１８が順に積層された積層ゲート構造１４を有するメモリセルＭＴと、半導体基板１１上にゲート絶縁膜２２を介して設けられたゲート電極２３を有するトランジスタＳＴと、半導体基板１１上に設けられ、かつ多結晶シリコンからなる抵抗素子２４とを具備する。制御ゲート電極１８は、全体がシリサイド層からなり、ゲート電極２３は、その上部の一部にシリサイド層を含む。 （もっと読む）

【目的】コンタクトプラグ材料の基板への拡散を抑制する半導体装置及び半導体装置の製造方法を提供することを目的とする。
【構成】本発明の一態様の半導体装置は、半導体基板２００と導通するコンタクトプラグとなるＣｕ膜２６０と、Ｃｕ膜２６０の少なくとも底面側に、半導体基板２００と接触して配置された柱状結晶構造をもつＴｉＮ膜２４２と、Ｃｕ膜２６０の少なくとも底面側に、ＴｉＮ膜２４２と接触して配置された、ＴｉＮのアモルファス膜２４４と、Ｃｕ膜２６０の底面側と側面側に、少なくとも一部がアモルファス膜２４４とＣｕ膜２６０とに接触して配置された、ＴｉＮ膜２４２材と同じ材料で柱状結晶構造をもつＴｉＮ膜２４６と、Ｃｕ膜２６０の側面側に配置されたＳｉＯ_２膜２２０と、を備えたことを特徴とする。 （もっと読む）

【課題】 ゲート電極とドレイン領域間のリーク電流の増加を抑制する。
【解決手段】 半導体基板上にゲート酸化膜を介してゲート電極を形成する工程と、ゲート電極に第１の不純物を注入し、ゲート電極をマスクとして半導体基板に第１の不純物を注入する第１の不純物注入工程と、第１の不純物を活性化させる第１の熱処理を行う工程と、ゲート電極のゲート絶縁膜から離間させた位置に第２の不純物を注入する第２の不純物注入工程と、第２の不純物を含有する領域を活性化する形成する第２の熱処置を行う工程と、を含み、第１の不純物はリンからなる。 （もっと読む）

【課題】 凹凸形状を有するシリコンの酸化処理において、側壁に形成されるシリコン酸化膜の膜厚を底部に比べて極力薄く形成する。
【解決手段】 複数のマイクロ波放射孔３２を有する平面アンテナ板３１によりチャンバー１内にマイクロ波を導入するプラズマ処理装置１００を用い、載置台２に高周波電力を印加しながら、処理ガス中の酸素の割合が０．１％以上５０％以下の範囲内であり、かつ処理圧力が１．３Ｐａ異常６６７Ｐａ以下の範囲内の条件でプラズマを生成させる。このプラズマにより、ウエハＷ上に形成された凹凸形状のシリコンの側壁面に形成されるシリコン酸化膜の膜厚と、凹部の底壁面に形成されるシリコン酸化膜の膜厚との比［側壁面の膜厚／底壁面の膜厚］が０．６以下の範囲内となるようにする。 （もっと読む）

【課題】特性劣化を引き起こすゲート電極表面の凹凸が抑えられた、可視光に対して透明な薄膜トランジスタおよびその製造方法を提供する。
【解決手段】基板と、ゲート電極と、ゲート絶縁層と、半導体層と、ソース電極と、ドレイン電極と、から少なくとも構成されるボトムゲート型の薄膜トランジスタであって、該トランジスタを構成するすべての部材は、可視光に対して透明であり、該ゲート電極と該ゲート絶縁層との界面において、該界面の垂直方向の凹部と凸部の差は３０ｎｍ以下であることを特徴とする薄膜トランジスタ。 （もっと読む）

【課題】所望のＭＯＳトランジスタのみにチャネル領域に引っ張り応力を印加してキャリア移動度を向上させ、且つ、製造工程の複雑化を抑える。
【解決手段】シリコン基板１０上にｎＭＯＳトランジスタのゲート絶縁膜１３およびゲート電極１４を非単結晶シリコンで形成し、ゲート電極１４をマスクとして例えばＡｓやＳｂ等の比較的質量数が大きい（質量数７０以上）ｎ型ドーパントを注入することで、ｎＭＯＳトランジスタのソースドレイン領域を形成する。それにより、ゲート電極１４は非晶質化する。そして、ゲート電極１４が再結晶化する温度（約５５０℃）以下の温度条件でゲート電極１４を覆うようにシリコン酸化膜４０を形成し、その後１０００℃程度の加熱処理を行う。それにより、ゲート電極１４内に強い圧縮応力が残留すると共に、その下のチャネル領域には強い引っ張り応力が印加され、当該ｎＭＯＳトランジスタのキャリア移動度は向上する。 （もっと読む）

【課題】
深さ方向の圧縮応力を印加して、ＮＭＯＳトランジスタの性能を向上した半導体装置を提供する。
【解決手段】
ＣＭＯＳ型半導体装置用シリコン基板のＮＭＯＳトランジスタ領域、ＰＭＯＳトランジスタ領域上方に多結晶シリコンのゲート電極を形成し、ゲート電極側壁上に第１サイドウォールスペーサを形成し、ＮＭＯＳトランジスタ領域、ＰＭＯＳトランジスタ領域に選択的にイオン注入を行ない、第１サイドウォールスペーサに整合した低抵抗ソース／ドレイン領域を形成する際、ＮＭＯＳトランジスタ領域においてはゲート電極の上部をアモルファス化し、少なくともＮＭＯＳトランジスタ領域において第１サイドウォールスペーサを実質的に除去し、ゲート電極を覆ってキャップ膜を形成し、低抵抗ソース／ドレイン領域の活性化を行うと共にアモルファス化されたゲート電極の再結晶化を行う熱処理を行ない、キャップ膜を異方性エッチングして第２サイドウォールスペーサに加工する。 （もっと読む）

【課題】アクティブマトリックス型表示装置の製造プロセスを短縮化し、投資効率、生産効率と生産歩留りを向上させ、かつ大幅なアクティブマトリックス素子の高性能化を実現する。
【解決手段】アクティブマトリックス型薄膜トランジスタ素子基板の製造工程において、ゲート電極をパターンニング後、ゲート絶縁膜を成膜する。
次に半導体層としてポリシリコン半導体層を成膜後アモルファスシリコン半導体層を真空をやぶらずに連続成膜する。その後ｎ^＋アモルファスシリコン半導体層を成膜してから、映像信号配線とドレイン電極を形成するための金属電極層を成膜する。その後、ホトリソグラフィー工程で、薄膜トランジスタ素子のチャネル領域の露光光量を変調可能なホトマスクを用いて、薄膜半導体層の素子分離形成と映像信号配線とドレイン電極の形成を１回のホトリソグラフィー工程で同時に形成する。 （もっと読む）